KR20100058168A - Semiconductor device package and method of forming the same - Google Patents

Semiconductor device package and method of forming the same Download PDF

Info

Publication number
KR20100058168A
KR20100058168A KR1020080116888A KR20080116888A KR20100058168A KR 20100058168 A KR20100058168 A KR 20100058168A KR 1020080116888 A KR1020080116888 A KR 1020080116888A KR 20080116888 A KR20080116888 A KR 20080116888A KR 20100058168 A KR20100058168 A KR 20100058168A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
transfer member
heat transfer
semiconductor
heat dissipation
Prior art date
Application number
KR1020080116888A
Other languages
Korean (ko)
Inventor
고지한
김길한
이왕주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080116888A priority Critical patent/KR20100058168A/en
Publication of KR20100058168A publication Critical patent/KR20100058168A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PURPOSE: A semiconductor device package and a method for manufacturing the same are provided to improve the electrical property and the reliability of the package by including a heat emission unit through a via. CONSTITUTION: A semiconductor chip(130) is formed on a wiring substrate(100). A bonding pad(140) is formed on the semiconductor chip. The semiconductor chip is molded with an encapsulating material. A via is formed in the encapsulating material. A heat transfer unit(170) is formed on the bonding pad. A heat emission unit(180) is formed on the heat transfer unit.

Description

반도체 소자 패키지 및 그 제조 방법{SEMICONDUCTOR DEVICE PACKAGE AND METHOD OF FORMING THE SAME}Semiconductor device package and manufacturing method therefor {SEMICONDUCTOR DEVICE PACKAGE AND METHOD OF FORMING THE SAME}

본 발명은 반도체 소자 패키지 및 그 제조 방법에 관한 것으로, 보다 구체적으로는 반도체 소자 패키지의 방열 구조 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor device package and a method for manufacturing the same, and more particularly, to a heat dissipation structure of the semiconductor device package and a method for manufacturing the same.

전자기기의 고성능화에 따라 반도체 칩의 동작속도 또한 빨라지고 있다. 또한 전자기기의 소형화에 따라 반도체 패키지의 크기 또한 점점 축소화, 박형화 및 경량화되어 가고 있는 것이 최근의 추세이다. 반도체 패키지는 하나의 반도체 칩을 포함하고 있으나 최근에는 집적화에 따라 하나의 패키지 내에 복수의 반도체 칩을 수직 적층하는 구조(Wafer Stack Package: WSP)가 사용되고 있다. 또한 하나의 패키지 내에 서로 다른 기능을 갖는 다수의 반도체 칩들이 탑재되는 이른바 멀티칩 패키지(MCP)가 주로 개발되고 있다. 멀티칩 패키지는 크기가 동일하거나 다양한 반도체 칩들이 다수개 적층될 수 있다. 이와 같은 고성능화 또는 멀티칩 패키지 기술에 있어서, 전력 소모량 증가에 따라 반도체 칩에서 많은 양의 열이 발생할 수 있다. As the performance of electronic devices increases, the operating speed of semiconductor chips is also increasing. In addition, with the miniaturization of electronic devices, the size of semiconductor packages is also becoming smaller, thinner, and lighter. The semiconductor package includes one semiconductor chip, but recently, a wafer stack package (WSP) has been used to vertically stack a plurality of semiconductor chips in one package according to integration. In addition, a so-called multichip package (MCP) in which a plurality of semiconductor chips having different functions in one package are mounted is mainly developed. The multichip package may have a plurality of semiconductor chips having the same size or various stacks. In such a high performance or multi-chip package technology, a large amount of heat may be generated in the semiconductor chip as power consumption increases.

본 발명이 해결하고자 하는 과제는 방열특성이 향상된 반도체 패키지 및 그 제조방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a semiconductor package having improved heat dissipation and a method of manufacturing the same.

본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problem to be solved by the present invention is not limited to the above-mentioned problem, and other tasks not mentioned will be clearly understood by those skilled in the art from the following description.

상술한 기술적 과제를 해결하기 위한 반도체 패키지를 제공한다. 이 반도체 패키지는 배선기판 상에 제공된 반도체 칩, 상기 반도체 칩 상의 본딩패드, 상기 본딩패드 상의 열전달 부재, 및 상기 열전달 부재 상에 방열장치를 포함한다.Provided is a semiconductor package for solving the above technical problem. The semiconductor package includes a semiconductor chip provided on a wiring board, a bonding pad on the semiconductor chip, a heat transfer member on the bonding pad, and a heat dissipation device on the heat transfer member.

상술한 기술적 과제를 해결하기 위한 반도체 패키지 형성방법을 제공한다. 이 방법은 배선기판 상에 반도체 칩을 형성하는 것, 상기 반도체 칩 상에 본딩패드를 형성하는 것, 상기 반도체 칩을 봉지재로 몰딩하는 것, 상기 봉지재에 비아(via)를 형성하여 상기 방열패드를 노출하는 것, 상기 방열패드 상에 열전달 부재를 형성하는 것, 및 상기 열전달 부재 상에 방열 장치를 형성하는 것을 포함한다.Provided are a method of forming a semiconductor package for solving the above technical problem. The method includes forming a semiconductor chip on a wiring board, forming a bonding pad on the semiconductor chip, molding the semiconductor chip with an encapsulant, and forming a via in the encapsulant to dissipate the heat. Exposing a pad, forming a heat transfer member on the heat dissipation pad, and forming a heat dissipation device on the heat transfer member.

본 발명이 해결하고자 하는 과제는 반도체 칩 상에 비아를 통한 방열 장치를 제공하여 전기적 특성 및 신뢰성이 향상된 반도체 패키지 및 그 형성방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a semiconductor package and a method of forming the same, which have improved electrical characteristics and reliability by providing a heat dissipation device through vias on a semiconductor chip.

본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problem to be solved by the present invention is not limited to the above-mentioned problem, and other tasks not mentioned will be clearly understood by those skilled in the art from the following description.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention, and methods for achieving them will be apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms. It is provided to fully convey the scope of the invention to those skilled in the art, and the present invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout the specification.

본 명세서에서, 도전성막, 반도체막, 또는 절연성막 등의 어떤 물질막이 다른 물질막 또는 기판"상"에 있다고 언급되는 경우에, 그 어떤 물질막은 다른 물질막 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 또 다른 물질막이 개재될 수도 있다는 것을 의미한다. 또 본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 물질막 또는 공정 단계를 기술하기 위해서 사용되었지만, 이는 단지 어느 특정 물질막 또는 공정 단계를 다른 물질막 또는 다른 공정 단계와 구별시키기 위해서 사용되었을 뿐이며, 이 같은 용어들에 의해서 한정되어서는 안된다. In the present specification, when a material film such as a conductive film, a semiconductor film, or an insulating film is referred to as being "on" another material film or substrate, the material film may be formed directly on another material film or substrate, or It means that another material film may be interposed between them. Also, in various embodiments of the present specification, the terms first, second, third, etc. are used to describe a material film or a process step, but it is only necessary to replace any specific material film or process step with another material film or another process step. It is only used to distinguish it from and should not be limited by such terms.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In this specification, the singular also includes the plural unless specifically stated otherwise in the phrase. As used herein, the terms 'comprises' and / or 'comprising' mean that the stated element, step, operation and / or element does not imply the presence of one or more other elements, steps, operations and / Or additions.

또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.In addition, the embodiments described herein will be described with reference to cross-sectional and / or plan views, which are ideal exemplary views of the present invention. In the drawings, the thicknesses of films and regions are exaggerated for effective explanation of technical content. Accordingly, shapes of the exemplary views may be modified by manufacturing techniques and / or tolerances. Accordingly, the embodiments of the present invention are not limited to the specific forms shown, but also include variations in forms generated by the manufacturing process. For example, the etched regions shown at right angles may be rounded or have a predetermined curvature. Accordingly, the regions illustrated in the figures have schematic attributes, and the shape of the regions illustrated in the figures is intended to illustrate a particular form of region of the device and not to limit the scope of the invention.

이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 반도체 패키지 및 그 제조방법에 대해 상세히 설명하기로 한다. Hereinafter, a semiconductor package and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the drawings.

도 1을 참조하여, 배선 기판(100) 상에 반도체 칩(130)이 형성된다. 상기 배선 기판(100)은 인쇄 회로 기판(Printed Circuit Board: PCB)을 포함하는 시스템 기판일 수 있다. 상기 반도체 칩(130)은 상기 본딩층(120)을 매개로 하여 배선 기판(100) 상에 적층될 수 있다. 상기 반도체 칩(130)은 비휘발성 메모리, 임의의 수시 접근이 가능한 휘발성 메모리 및/또는 기타 다양한 종류의 메모리를 포함할 수 있다. 상기 반도체 칩(130)은 복수의 반도체 칩이 적층된 멀티칩 패키지(Multi-chip Package: MCP)일 수 있다. 상기 반도체 칩(130)은 관통 전극(Through Silicon Via: TSV) 또는 와이어를 통하여 상기 배선 기판(100)과 전기적으로 연결될 수 있다. 상기 상기 반도체 칩(130) 상에는 상기 본딩 패드(140)가 제공될 수 있다. 상기 본딩 패드(140)는 복수개 일 수 있다. 상기 본딩 패드(140)는 열전도율이 우수한 금속재료일 수 있다. 상기 본딩 패드는(140)는 이하 설명될 열전달 부재와 상기 반도체 칩(130) 사이에 열전달 통로가 될 수 있다. 또한 상기 본딩 패드는(140)는 이하 설명될 열전달 부재와 상기 반도체 칩(130) 사이에 접착력을 제공할 수 있다. 상기 본딩 패드(140)는 재배선 구조체 형성방법으로 제공될 수 있다. Referring to FIG. 1, a semiconductor chip 130 is formed on a wiring board 100. The wiring board 100 may be a system board including a printed circuit board (PCB). The semiconductor chip 130 may be stacked on the wiring board 100 through the bonding layer 120. The semiconductor chip 130 may include a nonvolatile memory, a volatile memory that can be accessed at any time, and / or various other types of memory. The semiconductor chip 130 may be a multi-chip package (MCP) in which a plurality of semiconductor chips are stacked. The semiconductor chip 130 may be electrically connected to the wiring board 100 through a through silicon via (TSV) or a wire. The bonding pad 140 may be provided on the semiconductor chip 130. The bonding pads 140 may be plural in number. The bonding pad 140 may be a metal material having excellent thermal conductivity. The bonding pad 140 may be a heat transfer path between the heat transfer member and the semiconductor chip 130, which will be described below. In addition, the bonding pad 140 may provide an adhesive force between the heat transfer member and the semiconductor chip 130 to be described below. The bonding pad 140 may be provided by a method of forming a redistribution structure.

도 2를 참조하여, 상기 반도체 칩(130) 상에 몰딩막(110)이 형성된다. 상기 몰딩막(110)에 의해 칩과 연결선을 외부 충격, 부식 및 접촉으로부터 보호할 수 있다. 상기 몰딩막(110)은 반도체 봉지재(Epoxy Molding Compound: EMC)일 수 있다. 상기 몰딩막(110)은 반도체 봉지재를 금형 틀 내부로 주입 및 밀봉시킴으로써 형성될 수 있다. 상기 몰딩막(110)이 형성된 뒤, 금형 간격의 불일치 등에 의한 프레시(flash)를 제거하는 프레시 제거(Deflashing)공정을 할 수 있다.Referring to FIG. 2, a molding film 110 is formed on the semiconductor chip 130. The molding layer 110 may protect the chip and the connection line from external impact, corrosion and contact. The molding layer 110 may be a semiconductor encapsulating material (EMC). The molding layer 110 may be formed by injecting and sealing a semiconductor encapsulant into a mold mold. After the molding film 110 is formed, a fresh deflashing process may be performed to remove flashes due to inconsistency between mold gaps.

도 3을 참조하여, 상기 몰딩막(110)에 비아(via)(150)를 형성한다. 상기 비아(150)의 형성에 의해 상기 본딩 패드(140)가 노출된다. 상기 비아(150)는 플라즈마 식각(Plasma etch)에 의해 형성될 수 있다. 상기 비아(150)의 형태는 도 3과 같이 측면이 경사지게 형성될 수 있으나, 이에 한정되지 않는다. 상기 배선 기판(100)의 하부에는 외부 단자(160)가 제공될 수 있다. 상기 외부 단자(160)는 상기 반도체 패키지와 외부 회로(미도시) 사이의 전기적인 연결을 제공할 수 있다. Referring to FIG. 3, vias 150 are formed in the molding layer 110. The bonding pads 140 are exposed by the formation of the vias 150. The via 150 may be formed by plasma etching. The via 150 may have an inclined side surface as shown in FIG. 3, but is not limited thereto. An external terminal 160 may be provided below the wiring board 100. The external terminal 160 may provide an electrical connection between the semiconductor package and an external circuit (not shown).

도 4를 참조하여, 상기 비아(150)에 열전달 부재(170)가 형성된다. 상기 열전달 부재(170)는 상기 반도체 칩(130)에서 발생한 열을 외부로 방출하는 역할을 할 수 있다. 상기 열전달 부재(170)는 솔더볼(Soler ball)일 수 있다. 상기 열전달 부재(170)는 금, 은, 니켈, 구리 및 주석 합금 중에서 선택된 하나를 포함할 수 있다. Referring to FIG. 4, a heat transfer member 170 is formed in the via 150. The heat transfer member 170 may serve to release heat generated from the semiconductor chip 130 to the outside. The heat transfer member 170 may be a solder ball. The heat transfer member 170 may include one selected from gold, silver, nickel, copper, and tin alloys.

도 5를 참조하여, 상기 열전달 부재(170) 상에 방열 장치(180)가 제공될 수 있다. 상기 방열 장치(180)는 상기 열전달 부재(170)와 열적으로 연결될 수 있다. 또한, 상기 방열 장치(180)는 상기 반도체 칩(130)과 재배선 구조체를 통하여 전기적으로 연결될 수 있다. 상기 방열 장치(180)는 방열판(Heat Spreader), 히트싱크(Heat Sink), 히트 파이프(Heat Pipe), 열전냉각소자(Thermal Electronic Cooler)를 포함한다. 상기 방열 장치(180)에 의해 상기 반도체 칩(130)의 열이 외부로 보다 효과적으로 방출될 수 있다. Referring to FIG. 5, a heat dissipation device 180 may be provided on the heat transfer member 170. The heat dissipation device 180 may be thermally connected to the heat transfer member 170. In addition, the heat dissipation device 180 may be electrically connected to the semiconductor chip 130 through the redistribution structure. The heat dissipation device 180 includes a heat spreader, a heat sink, a heat pipe, and a thermal electronic cooler. The heat of the semiconductor chip 130 may be more effectively discharged to the outside by the heat dissipation device 180.

본 발명의 다른 실시예에 따른 반도체 패키지 및 그 제조 방법이 설명된다.A semiconductor package and a method of manufacturing the same according to another embodiment of the present invention are described.

열전달 부재 및 방열 장치의 형성방법의 차이를 제외하면 이 실시예는 앞서 제 1 실시예의 그것과 유사하다. 따라서, 설명의 간결함을 위해, 중복되는 기술적 특징들에 대한 설명은 아래에서 생략된다. This embodiment is similar to that of the first embodiment except for the difference in the method of forming the heat transfer member and the heat dissipation device. Thus, for the sake of brevity of description, descriptions of overlapping technical features are omitted below.

본 실시예에 따른 반도체 패키지는 배선 기판(200), 몰딩막(210), 본딩층(220), 반도체 칩(230), 본딩 패드(240), 비아(250), 외부 단자(260), 열전달 부재(270), 방열 장치(280)를 포함할 수 있다. In the semiconductor package according to the present exemplary embodiment, the wiring board 200, the molding layer 210, the bonding layer 220, the semiconductor chip 230, the bonding pad 240, the via 250, the external terminal 260, and heat transfer The member 270 and the heat dissipation device 280 may be included.

도 6을 참조하여, 상기 열전달 부재(270)가 상기 방열 장치(280)에 부착된 상태로 상기 본딩 패드(240) 상에 제공된다. 상기 열전달 부재(270)와 상기 방열 장치(280) 사이에 본딩 패드(미도시)가 형성될 수 있다. 상기 본딩 패드(미도시)는 상기 열전달 부재(270)와 상기 방열 장치(280) 사이에 접촉력을 제공할 수 있다. Referring to FIG. 6, the heat transfer member 270 is provided on the bonding pad 240 while being attached to the heat dissipation device 280. A bonding pad (not shown) may be formed between the heat transfer member 270 and the heat dissipation device 280. The bonding pad (not shown) may provide a contact force between the heat transfer member 270 and the heat dissipation device 280.

본 발명의 또 다른 실시예에 따른 반도체 패키지 및 그 제조 방법이 설명된다. 반도체 칩 사이의 방열 플러그의 유무를 제외하면 이 실시예는 앞서 제 1 실시예의 그것과 유사하다. 따라서, 설명의 간결함을 위해, 중복되는 기술적 특징들에 대한 설명은 아래에서 생략된다. A semiconductor package and a method of manufacturing the same according to another embodiment of the present invention are described. This embodiment is similar to that of the first embodiment except for the presence or absence of a heat dissipation plug between semiconductor chips. Thus, for the sake of brevity of description, descriptions of overlapping technical features are omitted below.

도 7을 참조하여, 배선 기판(300) 상에 제 1 반도체 칩(330) 및 제 2 반도체 칩(331)이 형성된다. 상기 배선 기판(300)은 인쇄 회로 기판(Printed Circuit Board: PCB)을 포함하는 시스템 기판일 수 있다. 상기 제 1 반도체 칩(330)은 제 1 본딩층(320)을 매개로 하여 배선 기판(300) 상에 적층될 수 있다. 상기 제 1 반도체 칩(330) 상에 제 2 반도체 칩(331)이 형성될 수 있다. 상기 제 1 반도체 칩(330)과 상기 제 2 반도체 칩(331) 사이에는 제 2 본딩층(321)이 형성될 수 있다. 상기 제 1 반도체 칩(330)과 상기 제 2 반도체 칩(331)은 관통 전극(Through Silicon Via: TSV)(365) 또는 와이어(미도시)를 통하여 상기 배선 기판(300)과 전기적으로 연결될 수 있다. Referring to FIG. 7, a first semiconductor chip 330 and a second semiconductor chip 331 are formed on the wiring board 300. The wiring board 300 may be a system board including a printed circuit board (PCB). The first semiconductor chip 330 may be stacked on the wiring board 300 via the first bonding layer 320. A second semiconductor chip 331 may be formed on the first semiconductor chip 330. A second bonding layer 321 may be formed between the first semiconductor chip 330 and the second semiconductor chip 331. The first semiconductor chip 330 and the second semiconductor chip 331 may be electrically connected to the wiring board 300 through a through silicon via (TSV) 365 or a wire (not shown). .

도 8을 참조하여, 상기 제 1 반도체 칩(330) 및 상기 제 2 반도체 칩(331)을 관통하는 방열 비아(355)를 형성한다. 상기 방열 비아(355)는 플라즈마 식각에 의해 형성될 수 있다. Referring to FIG. 8, a heat dissipation via 355 penetrating the first semiconductor chip 330 and the second semiconductor chip 331 is formed. The heat dissipation via 355 may be formed by plasma etching.

도 9를 참조하여, 상기 방열 비아(355) 내에 방열 플러그(356)가 형성된다. 상기 방열 플러그(356)는 구리, 알루미늄 등 열전도율이 우수한 금속 재료로 구성된다. 상기 방열 플러그(356)는 PVD, CVD 등에 의해 증착되어 형성될 수 있다. 상기 증착 공정 후, 화학적-기계적 평탄화(CMP)에 의해 상기 방열 플러그(356)를 형성할 수 있다.Referring to FIG. 9, a heat radiation plug 356 is formed in the heat radiation via 355. The heat dissipation plug 356 is made of a metal material having excellent thermal conductivity such as copper and aluminum. The heat dissipation plug 356 may be deposited by PVD, CVD, or the like. After the deposition process, the heat dissipation plug 356 may be formed by chemical-mechanical planarization (CMP).

도 10을 참조하여, 상기 제 2 반도체 칩(331) 상에 본딩 패드(340)가 제공될 수 있다. 상기 본딩 패드(340)의 개수는 복수개 일 수 있다. 상기 본딩 패드(340)는 열전도율이 우수한 금속재료일 수 있다. 상기 본딩 패드(340)는 이하 설명될 열전달 부재와 상기 제 2 반도체 칩(331) 사이에 열전달 통로가 될 수 있다. 또한, 상기 본딩 패드는(340) 이하 설명될 열전달 부재와 상기 제 2 반도체 칩(331) 사이에 접착력을 제공할 수 있다. 상기 본딩 패드(340)는 재배선 구조체 형성방법으로 제공될 수 있다. Referring to FIG. 10, a bonding pad 340 may be provided on the second semiconductor chip 331. The number of the bonding pads 340 may be plural. The bonding pad 340 may be a metal material having excellent thermal conductivity. The bonding pad 340 may be a heat transfer path between the heat transfer member and the second semiconductor chip 331 which will be described below. In addition, the bonding pad 340 may provide an adhesive force between the heat transfer member and the second semiconductor chip 331 to be described below. The bonding pad 340 may be provided by a method of forming a redistribution structure.

도 11을 참조하여, 상기 제 1 반도체 칩(330) 및 상기 제 2 반도체 칩(331) 상에 몰딩막(310)이 형성된다. 상기 몰딩막(310)에 의해 칩과 연결선을 외부 충격, 부식 및 접촉으로부터 보호할 수 있다. 상기 몰딩막(310)은 반도체 봉지재(Epoxy Molding Compound: EMC)일 수 있다. 상기 몰딩막(310)은 반도체 봉지재를 금형 틀 내부로 주입 및 밀봉시킴으로써 형성될 수 있다. 상기 몰딩막(310)이 형성된 뒤, 금형 간격의 불일치 등에 의한 프레시(flash)를 제거하는 프레시 제거(Deflashing)공정을 할 수 있다.Referring to FIG. 11, a molding layer 310 is formed on the first semiconductor chip 330 and the second semiconductor chip 331. The molding layer 310 may protect the chip and the connection line from external impact, corrosion and contact. The molding layer 310 may be a semiconductor encapsulating material (EMC). The molding layer 310 may be formed by injecting and sealing a semiconductor encapsulant into a mold mold. After the molding film 310 is formed, a deflashing process may be performed to remove flashes due to inconsistency between mold gaps.

도 12를 참조하여, 상기 몰딩막(310)에 비아(via)(350)를 형성한다. 상기 비 아(350)의 형성에 의해 상기 본딩 패드(340)가 노출된다. 상기 비아(350)는 플라즈마 식각(Plasma etch)에 의해 형성될 수 있다. 상기 비아(350)의 형태는 도 12와 같이 측면이 경사지게 형성될 수 있으나, 이에 한정되지 않는다.Referring to FIG. 12, vias 350 are formed in the molding layer 310. The bonding pads 340 are exposed by the formation of the vias 350. The via 350 may be formed by plasma etching. The via 350 may have an inclined side surface as shown in FIG. 12, but is not limited thereto.

도 13을 참조하여, 상기 비아(360)에 열전달 부재(370)가 형성된다. 상기 열전달 부재(370)는 상기 제 1 반도체 칩(330) 및 제 2 반도체 칩(331)에서 발생한 열을 외부로 방출하는 역할을 할 수 있다. 상기 열전달 부재(370)는 솔더볼(Soler ball)일 수 있다. 상기 열전달 부재(370)는 금, 은, 니켈, 구리 및 주석 합금 중에서 선택된 하나를 포함할 수 있다. 상기 배선 기판(300)의 하부에는 외부 단자(360)가 제공될 수 있다. 상기 외부 단자(360)는 상기 반도체 패키지와 외부 회로(미도시) 사이의 전기적인 연결을 제공할 수 있다. Referring to FIG. 13, a heat transfer member 370 is formed in the via 360. The heat transfer member 370 may serve to discharge heat generated from the first semiconductor chip 330 and the second semiconductor chip 331 to the outside. The heat transfer member 370 may be a solder ball. The heat transfer member 370 may include one selected from gold, silver, nickel, copper, and tin alloys. An external terminal 360 may be provided below the wiring board 300. The external terminal 360 may provide an electrical connection between the semiconductor package and an external circuit (not shown).

도 14를 참조하여, 상기 열전달 부재(370) 상에 방열 장치(380)가 제공될 수 있다. 상기 방열 장치(180)는 상기 열전달 부재(370)와 열적으로 연결될 수 있다. 또한, 상기 방열 장치(380)는 상기 제 1 반도체 칩(330) 또는 상기 제 2 반도체 칩(331)과 재배선 구조체를 통하여 전기적으로 연결될 수 있다. 상기 방열 장치(380)는 방열판(Heat Spreader), 히트싱크(Heat Sink), 히트 파이프(Heat Pipe), 열전냉각소자(Thermal Electronic Cooler)를 포함한다. 상기 방열 장치(380)에 의해 상기 제 1 반도체 칩(330) 및 상기 제 2 반도체 칩(331)의 열이 외부로 보다 효과적으로 방출될 수 있다. Referring to FIG. 14, a heat radiation device 380 may be provided on the heat transfer member 370. The heat dissipation device 180 may be thermally connected to the heat transfer member 370. In addition, the heat dissipation device 380 may be electrically connected to the first semiconductor chip 330 or the second semiconductor chip 331 through a redistribution structure. The heat dissipation device 380 includes a heat spreader, a heat sink, a heat pipe, and a thermal electronic cooler. The heat of the first semiconductor chip 330 and the second semiconductor chip 331 may be more effectively discharged to the outside by the heat dissipation device 380.

본 발명의 또 다른 실시예에 따른 반도체 패키지 및 그 제조 방법이 설명된다.A semiconductor package and a method of manufacturing the same according to another embodiment of the present invention are described.

열전달 부재 및 방열 장치의 형성방법의 차이를 제외하면 이 실시예는 앞서 제 1 실시예의 그것과 유사하다. 따라서, 설명의 간결함을 위해, 중복되는 기술적 특징들에 대한 설명은 아래에서 생략된다. This embodiment is similar to that of the first embodiment except for the difference in the method of forming the heat transfer member and the heat dissipation device. Thus, for the sake of brevity of description, descriptions of overlapping technical features are omitted below.

본 실시예에 따른 반도체 패키지는 배선 기판(400), 몰딩막(410), 제 1 본딩층(420), 제 2 본딩층(421), 제 1 반도체 칩(430), 제 2 반도체 칩(431), 본딩 패드(440), 비아(450), 방열 플러그(456), 외부 단자(460), 관통 전극(465), 열전달 부재(470), 방열 장치(480)를 포함할 수 있다. In the semiconductor package according to the present exemplary embodiment, the wiring board 400, the molding layer 410, the first bonding layer 420, the second bonding layer 421, the first semiconductor chip 430, and the second semiconductor chip 431. ), A bonding pad 440, a via 450, a heat dissipation plug 456, an external terminal 460, a through electrode 465, a heat transfer member 470, and a heat dissipation device 480.

도 15를 참조하여, 상기 열전달 부재(470)가 상기 방열 장치(480)에 부착된 상태로 상기 본딩 패드(440) 상에 제공된다. 상기 열전달 부재(470)와 상기 방열 장치(480) 사이에 본딩 패드(미도시)가 형성될 수 있다. 상기 본딩 패드(미도시)는 상기 열전달 부재(470)와 상기 방열 장치(480) 사이에 접촉력을 제공할 수 있다. Referring to FIG. 15, the heat transfer member 470 is provided on the bonding pad 440 in a state of being attached to the heat dissipation device 480. A bonding pad (not shown) may be formed between the heat transfer member 470 and the heat dissipation device 480. The bonding pad (not shown) may provide a contact force between the heat transfer member 470 and the heat dissipation device 480.

도 16을 참조하여, 본 발명의 실시예들에 따른 반도체 패키지를 포함하는 메모리 카드 시스템(800)이 설명된다. 상기 메모리 카드 시스템(800)은 컨트롤러(810), 메모리(820) 및 인터페이서(830)를 포함할 수 있다. 상기 메모리(820)는, 예를 들어, 상기 컨트롤러(810)에 의해 실행되는 명령어(command), 및/또는 사용자의 데이터(data)를 저장하는 데 사용될 수 있다. 상기 컨트롤러(810)와 상기 메모리(820)는 상기 명령어 및/또는 데이터를 주고 받을 수 있도록 구성될 수 있다. 상기 인터페이서(830)는 외부와의 데이터의 입출력을 담당할 수 있다. 본 발명의 실시예들에 따른 반도체 패키지는 열적 신뢰성이 양호한 멀티칩 패키지(multi chip package: MCP)로서 컨트롤러(810) 및 메모리(820)의 기능을 수행할 수 있다. Referring to FIG. 16, a memory card system 800 including a semiconductor package according to embodiments of the present invention is described. The memory card system 800 may include a controller 810, a memory 820, and an interfacer 830. The memory 820 may be used to store, for example, a command executed by the controller 810 and / or user data. The controller 810 and the memory 820 may be configured to exchange commands and / or data. The interface 830 may be in charge of input / output of data with the outside. The semiconductor package according to the exemplary embodiments of the present invention may perform the functions of the controller 810 and the memory 820 as a multi chip package (MCP) having good thermal reliability.

상기 메모리 카드 시스템(800)은 멀티 미디어 카드(multimedia card: MMC), 시큐어 디지털 카드(secure digital card: SD) 또는 휴대용 데이터 저장장치일 수 있다. The memory card system 800 may be a multimedia card (MMC), a secure digital card (SD), or a portable data storage device.

도 17을 참조하여, 본 발명의 실시예들에 따른 반도체 패키지를 포함하는 전자장치(1000)가 설명된다. 상기 전자장치(1000)는 프로세서(1010), 메모리(1020) 및 입출력 장치(I/O, 1030)를 포함할 수 있다. 상기 프로세서(1010), 메모리(1020) 및 입출력 장치(1030)는 버스(1040)를 통하여 연결될 수 있다. 상기 메모리(1020)는 상기 프로세서(1010)로부터, RAS*, WE*, CAS* 등의 제어 신호를 받을 수 있다. 상기 메모리(1020)는 버스(1040)를 통하여 액세스 되는 데이터를 저장하도록 사용될 수 있다. 발명의 구체적인 실현 및 변형을 위하여, 추가적인 회로 및 제어 신호들이 제공될 수 있음은 통상의 지식을 가진 자에게 자명할 것이다.Referring to FIG. 17, an electronic device 1000 including a semiconductor package according to embodiments of the present disclosure is described. The electronic device 1000 may include a processor 1010, a memory 1020, and an input / output device (I / O) 1030. The processor 1010, the memory 1020, and the input / output device 1030 may be connected through a bus 1040. The memory 1020 may receive a control signal such as RAS *, WE *, CAS *, etc. from the processor 1010. The memory 1020 may be used to store data accessed via the bus 1040. It will be apparent to those skilled in the art that additional circuitry and control signals may be provided for specific implementation and modification of the invention.

상기 전자 장치(1000)는 컴퓨터 시스템, 무선통신 장치, 예를 들어 PDA, 랩톱(laptop) 컴퓨터, 휴대용 컴퓨터, 웹 태블릿(web tablet), 무선 전화기, 휴대폰, 디지털 음악 재생기(digital music player), MP3 플레이어, 네비게이션, 솔리드 스테이트 디스크(solid state disk: SSD), 가전제품(household appliance), 또는 정보를 무선환경에서 송수신할 수 있는 모든 소자에 사용될 수 있다.The electronic device 1000 may be a computer system, a wireless communication device such as a PDA, a laptop computer, a portable computer, a web tablet, a cordless phone, a mobile phone, a digital music player, or an MP3. It can be used in players, navigation, solid state disks (SSDs), household appliances, or any device that can send and receive information in a wireless environment.

도 1 내지 도 5는 본 발명의 일 실시예에 따른 반도체 패키지 및 그 형성방법을 설명하기 위한 도면이다.1 to 5 are diagrams for describing a semiconductor package and a method of forming the same according to an embodiment of the present invention.

도 6은 본 발명의 다른 실시예에 따른 반도체 패키지의 형성방법을 설명하기 위한 도면이다.6 is a view for explaining a method of forming a semiconductor package according to another embodiment of the present invention.

도 7내지 도 14는 본 발명의 또 다른 실시예에 따른 반도체 패키지 및 그 형성방법을 설명하기 위한 도면이다.7 to 14 are diagrams for describing a semiconductor package and a method of forming the same according to another embodiment of the present invention.

도 15는 본 발명의 또 다른 실시예에 따른 반도체 패키지 형성방법을 설명하기 위한 도면이다.15 is a view for explaining a method of forming a semiconductor package according to another embodiment of the present invention.

도 16은 본 발명의 실시예들에 따른 반도체 패키지를 포함하는 메모리 카드 시스템을 보여주기 위한 도면이다.FIG. 16 is a diagram illustrating a memory card system including a semiconductor package according to example embodiments. FIG.

도 17은 본 발명의 실시예들에 따른 반도체 패키지를 포함하는 전자장치를 설명하기 위한 블럭도이다.17 is a block diagram illustrating an electronic device including a semiconductor package according to embodiments of the present disclosure.

<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>

100,200,300,400: 배선 기판 110, 210, 310, 410: 몰딩막100, 200, 300, 400: wiring board 110, 210, 310, 410: molding film

120, 220, 320, 420: 본딩층 130, 230, 330,331,430,431: 반도체칩120, 220, 320, 420: bonding layers 130, 230, 330, 331, 430, 431: semiconductor chips

140, 240, 340, 440: 본딩 패드 150, 250, 350, 450: 비아140, 240, 340, 440: bonding pads 150, 250, 350, 450: vias

160, 260, 360, 460: 외부 단자 170, 270, 370, 470: 열전달 부재160, 260, 360, 460: External terminals 170, 270, 370, 470: Heat transfer member

180, 280, 380, 480: 방열 장치 365: 관통 전극180, 280, 380, 480: heat dissipation device 365: through electrode

355: 방열 비아 356, 456: 방열 플러그355: heat dissipation via 356, 456: heat dissipation plug

Claims (9)

배선기판 상에 제공된 반도체 칩;A semiconductor chip provided on the wiring board; 상기 반도체 칩 상의 본딩패드;Bonding pads on the semiconductor chip; 상기 본딩패드 상의 열전달 부재; 및A heat transfer member on the bonding pad; And 상기 열전달 부재 상에 방열장치를 포함하는 반도체 패키지.And a heat dissipation device on the heat transfer member. 제 1 항에 있어서, 상기 본딩패드는 재배선 구조층인 반도체 패키지.The semiconductor package of claim 1, wherein the bonding pad is a redistribution structure layer. 제 1 항에 있어서, 상기 열전달 부재는 솔더볼인 반도체 패키지.The semiconductor package of claim 1, wherein the heat transfer member is a solder ball. 제 1 항에 있어서, 상기 방열장치는 방열판, 히트싱크, 히트파이프 또는 열전냉각소자를 포함하는 반도체 패키지.The semiconductor package of claim 1, wherein the heat dissipation device comprises a heat sink, a heat sink, a heat pipe, or a thermoelectric cooling element. 제 1 항에 있어서, 상기 반도체 칩은 복수의 반도체 칩들이고, 상기 복수의 반도체 칩들 사이를 열적으로 상호 연결하는 방열 플러그를 더 포함하는 반도체 패키지.The semiconductor package of claim 1, wherein the semiconductor chip comprises a plurality of semiconductor chips, and further comprising a heat dissipation plug that thermally interconnects the plurality of semiconductor chips. 배선기판 상에 반도체 칩을 형성하는 것;Forming a semiconductor chip on the wiring board; 상기 반도체 칩 상에 본딩패드를 형성하는 것;Forming a bonding pad on the semiconductor chip; 상기 반도체 칩을 봉지재로 몰딩하는 것;Molding the semiconductor chip with an encapsulant; 상기 봉지재에 비아(via)를 형성하여 상기 방열패드를 노출하는 것;Forming vias in the encapsulant to expose the heat dissipation pads; 상기 방열패드 상에 열전달 부재를 형성하는 것; 및Forming a heat transfer member on the heat dissipation pad; And 상기 열전달 부재 상에 방열 장치를 형성하는 것을 포함하는 반도체 패키지 형성방법.And forming a heat dissipation device on the heat transfer member. 제 6 항에 있어서, 상기 열전달 부재는 솔더볼인 반도체 패키지 형성방법.The method of claim 6, wherein the heat transfer member is a solder ball. 제 6 항에 있어서, 상기 열전달 부재를 제공하는 것은 상기 열전달 부재 상에 상기 방열장치가 부착된 상태로 제공하는 반도체 패키지 형성방법.The method of claim 6, wherein the providing of the heat transfer member is performed with the heat dissipation device attached to the heat transfer member. 제 6 항에 있어서, 상기 반도체 칩은 복수의 반도체 칩들이고, 상기 복수의 반도체 칩들 사이를 열적으로 상호 연결하는 방열 플러그를 형성하는 것을 더 포함하는 반도체 패키지 형성방법.7. The method of claim 6, wherein the semiconductor chip is a plurality of semiconductor chips, and further comprising forming a heat dissipation plug that thermally interconnects the plurality of semiconductor chips.
KR1020080116888A 2008-11-24 2008-11-24 Semiconductor device package and method of forming the same KR20100058168A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080116888A KR20100058168A (en) 2008-11-24 2008-11-24 Semiconductor device package and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080116888A KR20100058168A (en) 2008-11-24 2008-11-24 Semiconductor device package and method of forming the same

Publications (1)

Publication Number Publication Date
KR20100058168A true KR20100058168A (en) 2010-06-03

Family

ID=42359856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080116888A KR20100058168A (en) 2008-11-24 2008-11-24 Semiconductor device package and method of forming the same

Country Status (1)

Country Link
KR (1) KR20100058168A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150030023A (en) * 2013-09-11 2015-03-19 삼성전자주식회사 Semiconductor package And Method Of Fabricating The Same
US9668377B2 (en) 2012-07-19 2017-05-30 Samsung Electronics Co., Ltd. Storage device
KR20190016338A (en) * 2017-08-08 2019-02-18 삼성전자주식회사 Semiconductor package
KR20200050411A (en) * 2018-10-30 2020-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Semiconductor device with enhanced thermal dissipation and method for making the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9668377B2 (en) 2012-07-19 2017-05-30 Samsung Electronics Co., Ltd. Storage device
KR20150030023A (en) * 2013-09-11 2015-03-19 삼성전자주식회사 Semiconductor package And Method Of Fabricating The Same
KR20190016338A (en) * 2017-08-08 2019-02-18 삼성전자주식회사 Semiconductor package
KR20200050411A (en) * 2018-10-30 2020-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Semiconductor device with enhanced thermal dissipation and method for making the same
US11626343B2 (en) 2018-10-30 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with enhanced thermal dissipation and method for making the same

Similar Documents

Publication Publication Date Title
US8492902B2 (en) Multi-layer TSV insulation and methods of fabricating the same
US9343432B2 (en) Semiconductor chip stack having improved encapsulation
JP6122863B2 (en) Stacked semiconductor die assemblies with multiple thermal paths, and related systems and methods
KR101739939B1 (en) Method of forming semiconductor device
KR101780423B1 (en) Semiconductor device and method of forming the same
KR101479509B1 (en) Semiconductor Package
KR101624972B1 (en) Multichip package having semiconductor chips of different thickness each other and related device
KR102341755B1 (en) Semiconductor packages and methods for fabricating the same
KR100891805B1 (en) Wafer level system in package and fabrication method thereof
US20150130078A1 (en) Semiconductor chip and semiconductor package having same
US9793165B2 (en) Methods of fabricating semiconductor devices
TWI778197B (en) Stack packages including bridge dies
KR20140130920A (en) Package on package device and method of fabricating the device
KR20120057693A (en) Stacked semiconductor device, and method of fabricating the stacked semiconductor device
TW201503294A (en) Semiconductor chip and stacked type semiconductor package having the same
KR101709635B1 (en) Semiconductor Devices and Methods of Fabricating the Same
US11205637B2 (en) Semiconductor packages having improved thermal discharge and electromagnetic shielding characteristics
US11114362B2 (en) Stacked semiconductor package having heat dissipation structure
US9059067B2 (en) Semiconductor device with interposer and method manufacturing same
US8169066B2 (en) Semiconductor package
KR20100058168A (en) Semiconductor device package and method of forming the same
US20160118371A1 (en) Semiconductor package
KR20110063266A (en) Semiconductor devices
US20170287734A1 (en) Semiconductor packages including interposer and methods of manufacturing the same
US20190181093A1 (en) Active package substrate having embedded interposer

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid