KR20100055035A - 내부전압 생성을 위한 집적회로 - Google Patents

Abstract

저주파 동작에서 안정적인 내부전압을 생성하는 집적회로와, 웨이퍼 레벨 테스트 모드에서 내부전압생성기가 불량으로 잘못 판정되어 제품 수율이 저하되는 것을 방지하기 위한 집적회로가 개시되는 바, 이를 위한 집적회로는 내부전압 노드로 내부전압을 발생시키는 내부전압발생부; 동작 주파수 정보를 갖는 제어신호를 생성하는 제어부; 및 상기 제어신호에 응답하여, 저주파 동작에서 상기 내부전압 노드에 유입되는 스탠바이 누설전류를 디스차지하는 디스차지부를 포함한다.

집적회로, 스탠바이, 저주파, 누설 전류, 디스차지

Description

내부전압 생성을 위한 집적회로{INTEGRATED CIRCUIT FOR GENERATING INTERNAL VOLTAGE}

본 발명은 집적회로에 관한 것으로, 특히 내부전압 생성을 위한 집적회로에 관한 것이다.

잘 알려진 바와 같이 반도체 집적회로는 외부 전원 전압 VDD를 공급받아 내부 전압 발생기를 통해 내부 전압을 생성하고 이를 칩의 내부 회로에 공급한다.

도 1은 집적회로에 내장되는 내부전압생성기와, 내부전압생성기 주변의 장치를 도시한 블록 구성도이다.

도 1을 참조하면, 기준 전압 발생기(110)에서 생성되는 제1기준전압 VREF1은 제1 내부 전압 발생기(120A)에 입력되고, 제1 내부 전압 발생기(120A)는 제1기준전압 VREF1을 기준으로 하여 제1내부전압 VINT1을 생성한다.

기준 전압 발생기(110)에서 생성되는 제2기준전압 VREF2은 제2 내부 전압 발생기(120B)에 입력되어지고 제2 내부 전압 발생기(120B)는 제2기준전압 VREF2을 기 준으로 하여 제2내부전압 VINT2을 생성한다.

이렇게 만들어진 제1내부전압 VINT1 및 제2내부전압 VINT2은 집적회로 내의 내부 회로(130)에 공급된다.

반도체 집적회로의 종류에 따라 내부 전압은 1개만이 사용될 수 있고, 도 1에 도시된 바와 같이 2개 또는 그 이상이 사용될 수 있다. 때문에 집적회로의 종류에 따라, 내부전압 생성기는 하나, 또는 2개 이상 필요할 수 있다.

내부전압생성기(120A, 120B)는 내부전압을 피드백받아 기준전압과 비교한 후, 그 결과 값에 따라 내부전압의 레벨을 제어하는 방식을 사용할 수 있다.

다른 방식으로, 내부전압생성기(120A, 120B)는 펌핑 동작에 의해 내부전압을 생성하도록 구성될 수 있다.

한편, 집적회로는 설계 이후 공정 단계를 거쳐 제품이 양산되며, 양산된 제품은 양품을 추출하기 위해 테스트 단계를 거친다. 이 테스트 단계는 느린 동작 주파수를 갖는 웨이퍼 레벨 테스트와, 빠른 동작 주파수를 갖는 패키지 레벨 테스트로 구분된다..

실제로 반도체가 완제품에 들어가서 동작하는 주파수는 고속의 주파수이므로 이에 그 설계의 특성을 맞춰야 한다. 하지만, 이 경우 웨이퍼 레벨 테스트를 위한 저주파수 동작에서는 불량이 발생할 수 있다.

즉, 주파수에 따라 내부전압 생성을 위한 내부전압을 생성하기 위한 전류 사용량이 달라지며, 고주파에서는 그 사용량이 저주파 대비 크다. 이는 칩의 동작 상태일 뿐 아니라 스탠바이 상태에서도 마찬가지이다.

따라서, 내부전압생성기의 스탠바이 상태일 때, 저주파의 동작에서는 외부 전원 전압 VDD 노드로부터 내부전압 VINT 노드로 흐르는 누설 전류가 무시 못할 값이 된다.

도 2a 및 도 2b를 통해 이러한 문제점을 보다 상세히 설명한다.

도 2a 및 도 2b는 내부전압생성기의 스탠바이 상태에서, 외부 전원 전압 VDD에 따른 내부 전압 VINT의 레벨을 나타낸 그래프이다. 도 2a는 저주파일 때이고, 도 2b는 고주파일 때를 도시한 것이다.

고주파일 때는 외부 전원 전압 VDD가 상승하더라도 내부전압 VINT을 생성하기 위한 전류량이 상대적으로 많기 때문에 내부전압 VINT는 항상 설계치를 유지한다.

하지만, 저주파일때 외부 전원 전압 VDD가 상승하면, 사용하는 전류량이 VDD노드에서 VINT노드로 누설되는 누설 전류량보다 적으므로, 내부전압 VINT 값은 외부 전원전압 VDD가 상승할 수록 상승하게 된다.

상술한 바와 같이 종래의 내부전압 발생기는 고주파 동작에 맞춰 설계되어지나, 테스트시에 저주파 동작이 수반된다. 그리고, 저주파 테스트시에 누설전류의 영향으로 인해 내부전압이 상승한다. 결국, 완제품에서는 문제가 없는 칩인데도, 저주파 테스트에서 불량이 발생하여 그 칩을 불량 처리해 버림으로써, 제품의 수율을 떨어뜨리게 된다.

본 발명은 저주파 동작에서 안정적인 내부전압을 생성하는 집적회로를 제공하는데 그 목적이 있다.

본 발명은 웨이퍼 레벨 테스트 모드에서 내부전압생성기가 불량으로 잘못 판정되어 제품 수율이 저하되는 것을 방지하기 위한 집적회로를 제공하는데 다른 목적이 있다.

본 발명의 일실시예에 따른 집적회로는, 내부전압 노드를 외부전압으로 드라이빙하여 내부전압을 제공하는 드라이버; 상기 드라이버를 통해 상기 내부전압 노드에 유입되는 누설전류를 디스차지하기 위한 디지차지부; 및 상기 디스차지부의 구동을 제어하는 제어부를 포함한다.

본 발명의 다른 실시예에 따른 집적회로는, 내부전압 노드로 내부전압을 발생시키는 내부전압발생부; 동작 주파수 정보를 갖는 제어신호를 생성하는 제어부; 및 상기 제어신호에 응답하여, 저주파 동작에서 상기 내부전압 노드에 유입되는 스탠바이 누설전류를 디스차지하는 디스차지부를 포함한다.

본 발명의 또 다른 실시예에 따른 집적회로는, 제1 내부전압을 생성하여 제1 내부전압 노드에 제공하는 제1 드라이버; 상기 제1 드라이버를 통해 상기 제1 내부전압 노드에 유입되는 누설전류를 디스차지하기 위한 제1 디지차지부; 제2 내부전 압을 생성하여 제2 내부전압 출력 노드에 제공하는 제2 드라이버; 상기 제2 드라이버를 통해 상기 제2 내부전압 노드에 유입되는 누설전류를 디스차지하기 위한 제2 디지차지부; 복수의 제어신호를 생성하는 제어부; 및 상기 복수의 제어신호를 디코딩하여 상기 제1 및 제2 디스차지부를 구동하는 디코딩부를 포함한다.

본 발명의 또 다른 실시예에 따른 집적회로는, 제1 내부전압 노드로 제1 내부전압을 발생시키는 제1 내부전압발생부; 제2 내부전압 노드로 제2 내부전압을 발생시키는 제2 내부전압발생부; 저주파 동작에서 상기 제1 내부전압 노드에 유입되는 스탠바이 누설전류를 디스차지하는 제1 디스차지부; 저주파 동작에서 상기 제2 내부전압 노드에 유입되는 스탠바이 누설전류를 디스차지하는 제2 디스차지부; 동작 주파수 정보를 갖는 복수의 제어신호를 생성하는 제어부; 및 상기 복수의 제어신호를 디코딩하여 상기 제1 및 제2 디스차지부를 구동하는 디코딩부를 포함한다.

본 발명에 따른 집적회로는 저주파수 동작에서, 스탠바이 전류와 같은 누설전류를 디스차지시켜 주므로써 안정적인 내부전압을 생성할 수 있다.

또한, 본 발명의 집적회로는 웨이퍼 레벨 테스트 모드에서 내부전압생성기가 불량으로 잘못 판정되어 제품 수율이 저하되는 것을 방지한다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 3은 본 발명의 일실시예에 따른 집적회로의 블록 구성도로서, 내부전압발생기와 함께 칩에 집적되는 내부회로가 하나의 내부전압만이 사용할 때를 예시한 것이다.

도 3을 참조하면, 본 발명의 일실시예에 따른 집적회로는 내부전압발생기 (320)와, 디스차지부(340) 및 제어부(350)을 포함한다.

내부전압발생기(320)는 내부전압 노드(305)로 내부전압 VINT를 발생시킨다. 제어부(350)는 동작 주파수 정보를 갖는 제어신호 CONTL를 생성한다. 디스차지부(340)은 제어신호 CONTL에 응답하여, 저주파 동작에서 내부전압 노드(305)에 유입되는 스탠바이 누설전류를 디스차지한다.

디스차지부(340)은 제어신호 CONTL가 활성화될 때, 즉 저주파 동작일 때 내부전압 노드(305)의 스탠바이 누설전류를 디스차지시키는 트랜지스터로서 구현가능하다. 이는 이후 또 다른 실시에에서 구체적으로 설명될 것이다.

본 발명의 일실시예에 따른 집적회로는, 내부전압발생기(320)에 기준전압 VREF를 공급하는 기준전압발생기(310)와, 내부전압 VINT를 인가받아 사용하는 내부회로(330)을 더 포함할 수 있다.

도 4는 본 발명의 다른 실시예에 따른 집적회로의 블록 구성도로서, 내부회로가 다양한 내부전압을 사용하는 경우를 예시한 것이다.

도 4를 참조하면, 본 발명의 다른 실시예에 따른 집적회로는 제1 내부전압발생기(420A), 제2 내부전압발생기(420B)와 제1 디스차지부(440A) 및 제2 디스차지부(440B), 디코딩부(450), 및 제어부(460)을 포함한다.

제1 내부전압발생기(420A)는 제1 내부전압 노드(405)로 제1 내부전압 VINT1을 발생시킨다. 제2 내부전압발생기(420B)는 제2 내부전압 노드(407)로 제2 내부전압 VINT2를 발생시킨다. 제1 디스차지부(440A)는 저주파수 동작에서 제1 내부전압 노드(405)에 유입되는 스탠바이 누설전류를 디스차지한다. 제2 디스차지부(440B)는 저주파 동작에서 제2 내부전압 노드(407)에 유입되는 스탠바이 누설전류를 디스차지한다. 제어부(460)는 동작 주파수 정보를 갖는 복수의 제어신호 T1, T2를 생성한다. 디코딩부(450)은 복수의 제어신호 T1, T2를 디코딩하여 제1 및 제2 디스차지부(440A, 440B)를 구동한다.

본 발명의 다른 실시예에 따른 집적회로는, 기준전압발생기(410)와, 내부회로(430)을 더 포함할 수 있다. 기준전압발생기(410)는 제1 내부전압발생기(420A)에 제1 기준전압 VREF1을 제공하고, 제2 내부전압발생기(420B)에 제2 기준전압 VREF2를 제공한다. 내부회로(430)은 제1 내부전압 VINT1 및 제2 내부전압 VINT2를 사용한다.

도 5는 본 발명의 제2실시예에 따른 집적회로에서, 제1 및 제2 디스차지부와, 디코딩부를 함께 도시한 회로적 구성도이다.

도 5를 참조하면, 제1 디스차지부(440A)는 제1 내부전압 노드(405)와 소정의 전원전압단(406, 예컨대 접지전원단) 사이에 접속된 NMOS 트랜지스터로서 구성된 다. 제2 디스차지부(440B) 역시 제2 내부전압 노드(407)와 소정의 전원전압단(408) 사이에 접속된 NMOS 트랜지스터로서 구성된다.

디코딩부(450)는 제어부(도 4의 460)에서 제공되는 제어신호 T1, T2를 디코딩하는 제1 디코딩부(450A)와 제2 디코딩부(450B)로 구성된다. 제1 디코딩부(450A)는 제1 디스차지부(440A)를 구성하는 트랜지스터의 게이트단을 디스차지 신호 L1으로 제어하여, 그의 디스차지 구동을 제어한다. 제2 디코딩부(450B)는 제2 디스차지부(440B)를 구성하는 트랜지스터의 게이트단을 디스차지 신호 L2로 제어하여, 그의 디스차지 구동을 제어한다.

도 5에 도시된 회로의 구체적인 동작을 살펴본다.

먼저, 고주파일 때의 동작을 살펴보면, 제1 및 제2 디스차지부는 모두 디스에이블된다.

구체적으로, 고주파일 때는 제어신호 T1, T2가 모두 로우 값을 갖는다. 신호 T2가 로우레벨이므로 제1디코딩부(450A)를 거친 신호 L1은 로우 레벨을 갖는다. 신호 L1이 로우 레벨이므로 제1디스차지부(440A)의 NMOS 트랜지스터는 턴-오프되어 제1 내부전압 노드(405)는 접지전원으로 방전되지 않는다.

또한 제어신호 T1가 로우 레벨이므로 제2디코딩부(450B)를 거친 출력 L2은 로우 레벨을 갖는다. 신호 L2이 로우 레벨이므로 제2디스차지부(440B)는 턴-오프되어 제2 내부전압 노드(407)은 접지전원으로 방전되지 않는다.

다음, 예컨대 웨이퍼 레벨 테스트와 같은 저주파 동작일 때를 살펴본다.

제1 내부전압 노드(405)로 스탠바이 누설전류가 유입된 경우, 제어신호 T1은 논리 '로우', 제어신호 T2는 논리 '하이'를 갖는다. 이에 의해 제1디스차지부(440A)가 구동되어 제1 내부전압 노드(405)는 방전하게 된다. 물론, 이 경우 접지 전원으로 방전되는 전류는 외부전원 VDD단에서 내부전압 노드로 유입되는 누설전류 만큼만 방전시켜야 한다. 결국, 제1 내부전압 VINT1는 저주파 스탠바이 일 때 외부 VDD가 상승함에 따라 상승하지 않게 된다. 제어신호 T1이 로우 레벨이므로 제2디스차지부는 디스에이블 된다. 한편, 제2 내부전압 노드(405)로 스탠바이 누설전류가 유입된 경우, 제어신호 T1은 논리 '하이', 제어신호 T2는 논리 '로우'를 갖으며, 이때는 제2디스차지부(440B)만이 구동된다.

도 6은 도 3 내지 도 4를 통해 보여준 본 발명의 실시예들에 따른 집적회로에서, 내부전압발생기가 구성될 수 있는 일예를 보여준다.

여기서 보여주는 내부전압발생기는 내부전압의 레벨을 피드백받아 기준전압과 비교한 후, 그 결과 값에 따라 내부전압의 레벨을 드라이빙하는 방식이다.

그러나, 이에 한정되지 않고 내부전압발생기는 펌핑 드라이빙에 의해 내부전압을 생성하는 펌핑 회로로 구현이 가능하다.

내부전압 발생기가 어떠한 방식의 회로적 구현을 갖더라도, 드라이버를 통해 누설전류(특히 스탠바이 누설전류)가 유입되는 회로적 구성을 갖는 내부전압발생기에서 본 발명은 적용되게 된다. 이는 이후 더욱 상세히 설명될 것이다.

도 6을 참조하면, 비교기(610)의 한 쪽 단자에 기준 전압 VREF이 입력되고, 디바이더부(630)의 출력, 즉 내부전압 VINT을 저항 R1, R2로 전압 디바이딩한 피드백 신호 HALF가 비교기(610)의 다른 쪽 단자에 입력되어 진다.

비교기(610)은 기준전압 VREF과 피드백 전압 HALF의 레벨을 비교한 후, 그 결과신호 ONB0를 출력한다. 신호 ONB0가 로우 레벨인 경우(즉, 피드백 전압이 기준전압 보다 적은 경우) 드라이버(620)를 구성하는 PMOS 트랜지스터가 턴-온 되어 내부전압 노드(605)의 내부전압 VINT는 상승한다.

내부전압 VINT이 높아지면 비교기의 동작에 의해 PMOS 트랜지스터가 턴-오프 되어, 내부전압 노드(505)의 내부전압 VINT는 더 이상 상승되지 않는다.

여기서, 내부 전압 발생기는 저전압에서 동작을 보장하기 위하여 드라이버부의 PMOS 트랜지스터의 채널 폭(Width)는 키우고, 채널 길이(Length)는 최소한으로 하여 그 트랜지스터의 드라이빙 능력을 확대한다. 하지만, 종래기술에서 설명한 바와 같이, 이 경우 PMOS 트랜지스터의 누설 전류에 의하여 내부전압 VINT은 상승을 하게 된다. 즉, 외부 공급 전원 VDD가 상승할 수록 PMOS 트랜지스터의 Vds가 더 커지므로 누설 전류는 더 상승하게 된다. 본 발명에서는 이와 같이 드라이버를 통해 유입되는 누설전류를 디스차지 시키는 것이다.

도 7은 본 발명의 제3실시예에 따른 직접회로를 개념적으로 나타낸 구성도로서, 드라이버와, 드라이버를 통해 유입되는 누설전류를 방전시키기 위한 디스차지회로를 함께 도시한 것이다.

도 7을 참조하면, 본 실시예에 따른 집적회로는, 내부전압 노드(705)를 외부전압 VDD로 드라이빙하여 내부전압 VINT을 제공하는 드라이버(720); 드라이버(720)를 통해 내부전압 노드(705)에 유입되는 누설전류를 디스차지하기 위한 디지차지 부(740); 및 제어신호 CONTS에 의해 디스차지부(740)의 구동을 제어하는 제어부(760)으로 구성된다. 드라이버(720)는 인에이블신호 EN에 의해 구동된다.

디스차지부(740)은 저주파 동작에서 내부전압 노드(705)에 유입되는 누설전류를 디스차지한다, 이를 위해 제어부(760)는 저주파 동작에서 활성화되는 제어신호 CONTS를 생성하여 디스차지부(740)에 제공한다.

또한, 디스차지부(740)은 드라이버(720)의 디스에이블 상태(인에이블신호 EN이 논리 '하이'로 비활성화된 경우)에서 내부전압 노드(705)에 유입되는 누설전류를 디스차지한다. 이를 위해 제어부(760)은 드라이버의 디스에이블 상태에서 활성화되는 제어신호 CONTS를 생성하여 디스차지부에 제공한다.

또한, 디스차지부는 저주파수를 사용하는 웨이퍼 레벨 테스트 동작시에 내부전압 노드에 유입되는 스탠바이 누설전류를 디스차지하도록 구성될 수 있다. 이를 위해 제어부(760)는 웨이퍼 레벨 테스트시에 활성화되는 제어신호를 디스차지부(740)에 제공하도록 구성될 수 있다.

도 8은 본 발명의 제4실시예에 따른 집적회로의 구성도로서, 도 7과 달리 다양한 내부전압을 사용하는 경우를 예시한 것이다.

도 8을 참조하면, 제1 내부전압 VINT1을 생성하여 제1 내부전압 노드 N1에 제공하는 제1 드라이버(820A); 제1 드라이버를 통해 상기 제1 내부전압 노드에 유입되는 누설전류를 디스차지하기 위한 제1 디지차지부(840A); 제2 내부전압 VINT2을 생성하여 제2 내부전압 출력 노드 N2에 제공하는 제2 드라이버(820B); 제2 드라 이버를 통해 상기 제2 내부전압 노드에 유입되는 누설전류를 디스차지하기 위한 제2 디지차지부(840B); 제어신호 T1, T2를 생성하는 제어부(880); 및 복수의 제어신호를 디코딩하여 디스차지 신호 L1 및 L2를 생성하고, 이 신호 L1, L2에 의해 제1 및 제2 디스차지부를 구동하는 디코딩부(860)으로 구성된다.

제1 디스차지부(840A)는 드라이버(820A)의 디스에이블 상태(인에이블신호 EN1이 논리 '하이'로 비활성화된 경우)에서 내부전압 노드(N1)에 유입되는 스탠바이 누설전류를 디스차지한다.

이러한 동작을 위해 제어부(880) 및 디코딩부(860)는, 예컨대 도 6을 통해 설명된 바와 같은 회로적 구성을 통해서, 제어신호 T1, T2 및 디스차지 구동신호 L1, L2를 생성한다.

도 7 및 도 8의 구성에서, 디스차지부에 의해 방전되는 전하는 외부전원 VDD단에서 내부전압 노드로 유입되는 누설전류에 대응하는 양 만큼이 되도록 한다. 유입되는 누설전류는 예컨대 드라이버를 구성하는 PMOS 트랜지스터의 사이즈에 의해 결정된다. 따라서 PMOS 트랜지스터의 사이즈에 대응하여 디스차지부를 구성하는 NMOS트랜지스터의 사이즈는 설계 될 것이다. 또한, 테스트를 통해서 내부전압 노드에 유입되는 누설전류의 양을 체크한 다음, 이를 방전시키도록 디스차지부를 설계하는 것이 가능하다.

도 9a 및 도 9b는 내부전압생성기의 스탠바이 상태에서, 외부 전원 전압 VDD에 따른 내부 전압 VINT의 레벨을 나타낸 그래프이다. 도 9a는 저주파일 때이고, 도 9b는 고주파일 때를 도시한 것이다. 고주파 동작은 물론 저주파 동작에서도 안정적인 내부전압이 생성된다는 것을 나타낸 것이다.

여기서 설명된 실시예들은 적어도 2개의 내부전압이 사용되는 집적회로만을 설명하였다. 그러나, 3개 이상의 내부전압이 사용되는 경우에도, 디스차지 트랜지스터 및 디코딩 회로를 더 추가하므로써, 다양한 내부전압을 안정적으로 만들 수 있다.

이렇듯, 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

도 1은 집적회로에 내장되는 내부전압생성기와, 내부전압생성기 주변의 장치를 도시한 블록 구성도이다.

도 2a 및 도 2b는 내부전압생성기의 스탠바이 상태에서, 외부 전원 전압 VDD에 따른 내부 전압 VINT의 레벨을 나타낸 그래프이다. 도 2a는 저주파일 때이고, 도 2b는 고주파일 때를 도시한 것이다.

도 3은 본 발명의 일실시예에 따른 집적회로의 블록 구성도로서, 내부전압발생기와 함께 칩에 집적되는 내부회로가 하나의 내부전압만이 사용할 때를 예시한 것이다.

도 4는 본 발명의 다른 실시예에 따른 집적회로의 블록 구성도로서, 내부회로가 다양한 내부전압을 사용하는 경우를 예시한 것이다.

도 5는 본 발명의 제2실시예에 따른 집적회로에서, 제1 및 제2 디스차지부와, 디코딩부를 함께 도시한 회로적 구성도이다.

도 6은 도 3 내지 도 4를 통해 보여준 본 발명의 실시예들에 따른 집적회로에서, 내부전압발생기가 구성될 수 있는 예시도.

도 7은 본 발명의 제3실시예에 따른 직접회로를 개념적으로 나타낸 구성도로서, 드라이버와, 드라이버를 통해 유입되는 누설전류를 방전시키기 위한 디스차지회로를 함께 도시한 것이다.

도 8은 본 발명의 제4실시예에 따른 집적회로의 구성도로서, 도 7과 달리 다양한 내부전압을 사용하는 경우를 예시한 것이다.

도 9a 및 도 9b는 본 발명의 구성에 따라 구성된 집적회로에서, 스탠바이 상태에서 외부 전원 전압 VDD에 따른 내부 전압 VINT의 레벨을 나타낸 그래프이다. 도 9a는 저주파일 때이고, 도 9b는 고주파일 때를 도시한 것이다. 고주파 동작은 물론 저주파 동작에서도 안정적인 내부전압이 생성된다는 것을 나타낸 것이다.

Claims (34)

1. 내부전압 노드를 외부전압으로 드라이빙하여 내부전압을 제공하는 드라이버;

   상기 드라이버를 통해 상기 내부전압 노드에 유입되는 누설전류를 디스차지하기 위한 디지차지부; 및

   상기 디스차지부의 구동을 제어하는 제어부를 포함하는

   집적회로.
2. 제1항에 있어서,

   상기 디스차지부는 저주파 동작에서 상기 내부전압 노드에 유입되는 누설전류를 디스차지하는

   집적회로,
3. 제1항에 있어서,

   상기 디스차지부는 상기 드라이버의 디스에이블 상태에서 상기 내부전압 노드에 유입되는 누설전류를 디스차지하는

   집적회로.
4. 제1항에 있어서,

   상기 디스차지부는 웨이퍼 레벨 테스트 동작시에 상기 내부전압 노드에 유입되는 스탠바이 누설전류를 디스차지하는

   집적회로,
5. 제1항에 있어서,

   상기 디스차지부는 상기 누설전류에 대응하는 전하양만큼을 디스차지하는

   집적회로.
6. 제1항에 있어서,

   상기 드라이버와 상기 디스차지부는 각각 모스트랜지스터로서 구성되고, 상기 디스차지부 모스트랜지스터의 사이즈는 상기 드라이버 모스트랜지스터의 사이즈에 대응하여 설계된

   집적회로.
7. 제1항에 있어서,

   상기 제어부는 저주파 동작에서 활성화되는 제어신호를 생성하여 상기 디스차지부에 제공하는

   집적회로.
8. 제1항에 있어서,

   상기 제어부는 상기 드라이버의 디스에이블 상태에서 활성화되는 제어신호를 생성하여 상기 디스차지부에 제공하는

   집적회로.
9. 제1항에 있어서,

   상기 제어부는 웨이퍼 레벨 테스트시에 활성화되는 제어신호를 상기 디스차지부에 제공하는

   집적회로.
10. 내부전압 노드에 내부전압을 발생시키는 내부전압발생부;

    동작 주파수 정보를 갖는 제어신호를 생성하는 제어부; 및

    상기 제어신호에 응답하여, 저주파 동작에서 상기 내부전압 노드에 유입되는 스탠바이 누설전류를 디스차지하는 디스차지부를 포함하는

    집적회로.
11. 제10항에 있어서,

    상기 내부전압발생기는 스탠바이 모드에서 상기 내부전압 노드에 누설전류를 유입하는 드라이버를 포함하는

    집적회로.
12. 제11항에 있어서,

    상기 디스차지부는 상기 드라이버의 디스에이블 상태에서 상기 내부전압 노드에 유입되는 누설전류를 디스차지하는

    집적회로.
13. 제10항에 있어서,

    상기 디스차지부는 웨이퍼 레벨 테스트 동작시에 상기 내부전압 노드에 유입되는 스탠바이 누설전류를 디스차지하는

    집적회로,
14. 제10항에 있어서,

    상기 디스차지부는 상기 누설전류에 대응하는 전하양만큼을 디스차지하는

    집적회로.
15. 제11항에 있어서,

    상기 드라이버와 상기 디스차지부는 각각 모스트랜지스터로서 구성되고, 상기 디스차지부 모스트랜지스터의 사이즈는 상기 드라이버 모스트랜지스터의 사이즈에 대응하여 설계된

    집적회로.
16. 제11항에 있어서,

    상기 제어부는 상기 드라이버의 디스에이블 상태에서 활성화되는 제어신호를 생성하여 상기 디스차지부에 제공하는

    집적회로.
17. 제10항에 있어서,

    상기 제어부는 웨이퍼 레벨 테스트시에 활성화되는 제어신호를 상기 디스차지부에 제공하는

    집적회로.
18. 제1 내부전압을 생성하여 제1 내부전압 노드에 제공하는 제1 드라이버;

    상기 제1 드라이버를 통해 상기 제1 내부전압 노드에 유입되는 누설전류를 디스차지하기 위한 제1 디지차지부;

    제2 내부전압을 생성하여 제2 내부전압 출력 노드에 제공하는 제2 드라이버;

    상기 제2 드라이버를 통해 상기 제2 내부전압 노드에 유입되는 누설전류를 디스차지하기 위한 제2 디지차지부;

    복수의 제어신호를 생성하는 제어부; 및

    상기 복수의 제어신호를 디코딩하여 상기 제1 및 제2 디스차지부를 구동하는디코딩부

    를 포함하는 집적회로.
19. 제18에 있어서,

    상기 제1 디스차지부는 저주파 동작에서 상기 제1 내부전압 노드에 유입되는 누설전류를 디스차지하고,

    상기 제2 디스차지부는 저주파 동작에서 상기 제2 내부전압 노드에 유입되는 누설전류를 디스차지하는

    집적회로,
20. 제18항에 있어서,

    상기 제1 디스차지부는 상기 제1 드라이버의 디스에이블 상태에서 상기 제1 내부전압 노드에 유입되는 누설전류를 디스차지하고,

    상기 제2 디스차지부는 상기 제2 드라이버의 디스에이블 상태에서 상기 제2 내부전압 노드에 유입되는 누설전류를 디스차지하는

    집적회로.
21. 제18항에 있어서,

    상기 제1 디스차지부는 웨이퍼 레벨 테스트시에 상기 제1 내부전압 노드에 유입되는 누설전류를 디스차지하고,

    상기 제2 디스차지부는 웨이퍼 레벨 테스트시에 상기 제2 내부전압 노드에 유입되는 누설전류를 디스차지하는

    집적회로,
22. 제18항에 있어서,

    상기 제1 및 제2 디스차지부는 유입되는 누설전류에 대응하는 전하양만큼을 디스차지하는

    집적회로.
23. 제18항에 있어서,

    상기 제1 및 제2 드라이버와 상기 제1 및 제2 디스차지부는 각각 모스트랜지스터로서 구성되고, 상기 제1 및 제2 디스차지부 모스트랜지스터의 사이즈는 상기 제1 및 제2 드라이버 모스트랜지스터의 사이즈에 대응하여 설계된

    집적회로.
24. 제1 내부전압 노드로 제1 내부전압을 발생시키는 제1 내부전압발생부;

    제2 내부전압 노드로 제2 내부전압을 발생시키는 제2 내부전압발생부;

    저주파 동작에서 상기 제1 내부전압 노드에 유입되는 스탠바이 누설전류를 디스차지하는 제1 디스차지부;

    저주파 동작에서 상기 제2 내부전압 노드에 유입되는 스탠바이 누설전류를 디스차지하는 제2 디스차지부;

    동작 주파수 정보를 갖는 복수의 제어신호를 생성하는 제어부; 및

    상기 복수의 제어신호를 디코딩하여 상기 제1 및 제2 디스차지부를 구동하는 디코딩부

    를 포함하는 집적회로.
25. 제24항에 있어서,

    상기 제1 내부전압발생기는 스탠바이 모드에서 상기 제1 내부전압 노드에 누설전류를 유입하는 제1 드라이버를 포함하고,

    상기 제2 내부전압발생기는 스탠바이 모드에서 상기 제2 내부전압 노드에 누설전류를 유입하는 제2 드라이버를 포함하는

    집적회로.
26. 제25항에 있어서,

    상기 제1 디스차지부는 상기 제1 드라이버의 디스에이블 상태에서 상기 제1 내부전압 노드에 유입되는 누설전류를 디스차지하고,

    상기 제2 디스차지부는 상기 제2 드라이버의 디스에이블 상태에서 상기 제2 내부전압 노드에 유입되는 누설전류를 디스차지하는

    집적회로.
27. 제24항에 있어서,

    상기 제1 및 제2 디스차지부는 웨이퍼 레벨 테스트 동작시에 상기 제1 및 제2 내부전압 노드에 유입되는 스탠바이 누설전류를 디스차지하는

    집적회로,
28. 제24항에 있어서,

    상기 제1 및 제2 디스차지부는 유입된 상기 누설전류에 대응하는 전하양만큼을 디스차지하는

    집적회로.
29. 제24항에 있어서,

    상기 제1 및 제2 드라이버와 상기 제1 및 제2 디스차지부는 각각 모스트랜지스터로서 구성되고, 상기 제1 및 제2 디스차지부 모스트랜지스터의 사이즈는 상기 제1 및 제2 드라이버 모스트랜지스터의 사이즈에 대응하여 설계된

    집적회로.
30. 내부전압 노드에 내부전압을 발생시키는 단계;

    상기 내부전압 노드에 스탠바이 누설전류가 유입되는 단계;

    동작 주파수 정보를 갖는 제어신호를 생성하는 단계; 및

    상기 제어신호에 근거하여 상기 유입된 스탠바이 누설전류를 방전시키는 단계를 포함하는

    내부 전압 생성 방법.
31. 제30항에 있어서,

    상기 제어신호를 저주파 동작에서 활성화시키는

    내부 전압 생성 방법.
32. 제30항에 있어서,

    상기 제어신호를 웨이퍼 레벨 테스트 시에 활성화시키는

    내부 전압 생성 방법.
33. 제1노드에 제1내부전압을 생성하고, 제2노드에 제2내부전압을 발생시키는 단계;

    상기 제1노드 또는 제2노드에 스탠바이 누설전류가 유입되는 단계;

    동작 주파수 정보 및 테스트 모드 정보를 갖는 복수의 제어신호를 생성하는 단계; 및

    상기 복수의 제어신호를 디코딩하여 제1 디스차지 신호 및 제2 디스차지 신호를 생성하는 단계;

    상기 제1 및 제2 디스차지 신호에 근거하여 상기 제1 노드 또는 제2 노드에 유입된 스탠바이 누설전류를 방전시키는 단계를 포함하는

    내부 전압 생성 방법.
34. 제33항에 있어서,

    저주파 동작의 웨이퍼 레벨 테스트시에 상기 제1 디스차지 신호 또는 제2 디스차지 신호를 활성화시키는

    내부전압 생성 방법.

Images