CN110970312B - 封装件及其形成方法 - Google Patents

封装件及其形成方法 Download PDF

Info

Publication number
CN110970312B
CN110970312B CN201910917900.5A CN201910917900A CN110970312B CN 110970312 B CN110970312 B CN 110970312B CN 201910917900 A CN201910917900 A CN 201910917900A CN 110970312 B CN110970312 B CN 110970312B
Authority
CN
China
Prior art keywords
interposer
package
substrate
conductive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910917900.5A
Other languages
English (en)
Other versions
CN110970312A (zh
Inventor
蔡柏豪
游明志
许佳桂
郑心圃
庄博尧
林孟良
洪士庭
林柏尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/371,917 external-priority patent/US11164754B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110970312A publication Critical patent/CN110970312A/zh
Application granted granted Critical
Publication of CN110970312B publication Critical patent/CN110970312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/81948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

实施例包括形成中介层，该中介层具有设置在中介层的核心层中的增强结构。中介层可以通过电连接件附接到封装器件。增强结构为封装器件提供刚性和散热。一些实施例可以包括中介层，该中介层在中介层的上部核心层中具有到凹陷接合焊盘的开口。一些实施例还可以在中介层和封装器件之间使用连接件，其中连接到中介层的焊料材料围绕连接到封装器件的金属柱。本发明的实施例还涉及封装件及其形成方法。

Description

封装件及其形成方法
技术领域
本发明的实施例涉及封装件及其形成方法。
背景技术
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速增长。在大多数情况下，集成密度的提高是由于最小部件尺寸的反复减小，这允许将更多组件集成到给定区域中。随着对缩小电子器件的需求的增长，出现了对更小和更有创意的半导体管芯的封装技术的需求。这种封装***的实例是叠层封装(PoP)技术。在PoP器件中，顶部半导体封装件件堆叠在底部半导体封装件的顶部，以提供高水平的集成和组件密度。PoP技术通常能够在印刷电路板(PCB)上生产具有增强的功能和小占用面积的半导体器件。
发明内容
本发明的实施例提供了一种形成封装件的方法，包括：在中介层的核心层中形成开口；在所述开口中形成增强结构，所述增强结构从所述中介层的第一表面延伸到所述中介层的第二表面，所述增强结构与所述中介层的导电部件电隔离；在所述中介层的所述第一表面处的所述中介层上形成第一连接件；将所述中介层的所述第一连接件接合到第一封装器件的第二连接件；以及在所述中介层和所述第一封装器件之间形成模塑料。
本发明的另一实施例提供了一种形成封装件的方法，包括：使第一封装元件的第一连接件与第二封装元件的第二连接件对准，所述第一连接件包括焊接材料，每个所述第二连接件包括从金属阶梯突出的金属柱；使所述第一连接件与所述第二连接件接触；回流所述焊料材料，所述焊料材料流动以围绕每个所述金属柱并且接触每个所述金属阶梯，其中，围绕所述金属柱的所述焊料材料的部分位于所述金属阶梯的横向范围内。
本发明的又一实施例提供了一种封装件结构，包括：第一器件封装件，所述第一器件封装件包括：具有有源侧的集成电路管芯，所述有源侧面向下，再分布结构，耦合到所述集成电路管芯的一个或多个接触件，和第一接触件，设置在所述再分布结构的上表面处；以及中介层，所述中介层包括：衬底核心层，一个或多个金属通孔，设置在所述衬底核心层中，一个或多个增强结构，设置在所述衬底核心层中，所述一个或多个增强结构是电解耦的，和第二接触件，设置在所述中介层的下表面处，所述第一接触件耦合到相应的所述第二接触件。
附图说明
当结合附图进行阅读时，从以下详细描述可以最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比率绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1至图13示出了根据一些实施例的形成中介层的工艺中的各个中间步骤。
图14至图30示出了根据一些实施例的形成中介层的工艺中的各个中间步骤。
图31至图36示出了根据一些实施例的形成扇出式底部封装件的工艺中的各个中间步骤。
图36至图45示出了根据一些实施例的形成包括扇出式底部封装件和中介层的封装结构的工艺中的各个中间步骤。
图46至图47示出了根据一些实施例的封装件的视图，该封装件包括扇出式底部封装件和第二器件，它们在没有中介层的情况下附接在一起，但是使用围绕金属柱的连接件。
图48至图50示出了根据一些实施例的形成封装结构的工艺中的各个中间步骤，该封装结构包括扇出式底部封装件和中介层，其中在它们之间形成有粘合剂。
图51至图54示出了根据一些实施例的形成封装结构的工艺中的各个中间步骤，该封装结构包括扇出式底部封装件和中介层，扇出式底部封装件具有预先在其上形成的模塑料。
图55至图70示出了根据一些实施例的形成封装结构的工艺中的各个中间步骤，该封装结构包括扇出式底部封装件以及其中形成有空腔或贯通孔的中介层。
图71至图79示出了根据一些实施例的形成封装结构的工艺中的各个中间步骤，该封装结构包括扇出式底部封装件和具有上部核心层的中介层，该上部核心层具有形成在其中的凹陷接合焊盘。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，在各个实例中，本发明可以重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
一些实施例包括扇出式底部封装件，其包括管芯并且具有与其附接的中介层。中介层可以包括穿过中介层的核心层设置的增强结构。增强结构可以有助于提供支撑、刚性和散热。由于具有增强结构的中介层的附加刚性，可以降低封装处理风险。此外，可以使用中介层提供的支撑来更好地控制封装翘曲，从而提供更好的动态随机存取存储器(DRAM)或表面安装技术(SMT)接头窗口。在一些实施例中，中介层可以具有设置在其中的空腔或贯通孔，空腔或贯通孔与扇出式底部封装件的管芯对准，其中管芯至少部分地设置在空腔或贯通孔中以减小封装件的整体厚度。在一些实施例中，可以在中介层和扇出式底部封装件的管芯之间使用粘合剂。
在一些实施例中，中介层可以具有设置在第一核心层上方的第二核心层，其中凹陷接合焊盘设置在第一和第二核心层之间。凹陷接合焊盘通过第二核心层暴露，以为连接件提供到上面的器件或封装件的深凹槽，从而降低整体封装件高度。凹陷接合焊盘还提供与上面的器件的良好对准。在一些实施例中，中介层可以具有第二核心层和设置在一个或两个核心层中的增强结构。在一些实施例中，中介层可以具有设置在其中的空腔或贯通孔，空腔或贯通孔与扇出式底部封装件的管芯对准，其中管芯至少部分地设置在空腔或贯通孔内。
在一些实施例中，可以在扇出式底部封装件和上面的顶部封装件(例如中介层或第二器件)之间使用阶梯式接合焊盘。阶梯式接合焊盘提供增强且坚固的结可靠性，否则可能由于上面的顶部封装件的翘曲而遭受破裂。阶梯式接合焊盘还支撑细间距工艺，以减小连接件之间的间距。阶梯式接合焊盘还在扇出式底部封装件和上面的顶部封装件之间提供可控的接头支座。阶梯式接合焊盘还提供良好的自对准，用于接合上面的顶部封装件。阶梯式接合焊盘可以与本文所述的任何其他实施例一起使用，包括本文所讨论的任何中介层。阶梯式接合焊盘可以用在不包含中介层的实施例中，但是上面的封装件是接合到扇出式底部封装件的器件封装件。
将通过附图的描述详细讨论这些实施例。然而，应该理解的是，本文详细讨论的每个实施例的特征可以以任何合适的方式组合，即使在没有明确公开这种组合的情况下也是如此。
图1至图30示出了根据一些实施例的用于形成中介衬底100(图1至图13)或中介衬底200(图14至图30)的工艺的中间步骤的截面图。中介衬底100包括如下面进一步描述的一个核心层，并且中介衬底200包括如下面进一步描述的多于一个的核心层。尽管示出了例如图1至图12中的一个中介衬底100的形成，并且例如在图13至图29中示出了一个中介衬底200的形成，但是应当理解，多个中介衬底100或多个中介衬底200可以使用相同的晶圆或衬底同时形成，并且可以随后被分割以形成单独的中介衬底100或中介衬底200。
图1至图13示出了用于形成中介衬底100的工艺的中间步骤的截面图。在图1中，提供了载体衬底102，并且在载体衬底102上形成释放层104。载体衬底102可以是玻璃载体衬底、陶瓷载体衬底等。载体衬底102可以是晶圆，使得可以同时在载体衬底102上形成多个封装件。释放层104可以由基于聚合物的材料形成，释放层104可以与载体衬底102一起从将在后续步骤中形成的上面的结构去除。在一些实施例中，释放层104是基于环氧树脂的热释放材料，其在加热时失去其粘合性，诸如光热转换(LTHC)释放涂层。在其他实施例中，释放层104可以是紫外(UV)胶，当暴露于UV光时其失去其粘合性。释放层104可以作为液体分配并固化，可以是层压在载体衬底102上的层压膜等。释放层104的顶面可以是水平的。
可以在释放层104上方形成导电层105。导电层105可以是一层或多层铜、钛、镍、铝、其组合物等，并且可以使用任何适当的工艺形成，诸如通过金属箔层压、化学气相沉积(CVD)、物理气相沉积(PVD)等。
现在参照图2，可以使用可接受的光刻技术将导电层105图案化以形成导线106的导电图案。例如，可以在导电层105上方沉积光刻胶，使光刻胶显影以暴露导电图案的负性部分，并且通过可接受的蚀刻技术去除导电层105的暴露部分。导线106的导电图案可以在随后形成的中介核心层的表面上方路由信号、电源和/或接地线，例如，从穿过核心层的一个通孔到核心层中的另一个通孔。
在一些实施例中，形成导线106的导电图案的工艺可以重复多次以形成再分布结构，诸如下面参照图32讨论的再分布结构306。在这样的实施例中，如下面关于再分布结构306所讨论的，可以使用介电层来分离导线106的不同层。
参考图3，在导线106上方形成一个或多个衬底核心。为了便于参考，这些将统称为衬底核心110。衬底核心110可以由预浸渍的复合材料纤维(“预浸料”)、绝缘膜或积层膜、纸、玻璃纤维、非织造玻璃织物、硅等形成。在一些实施例中，衬底核心110由包括玻璃纤维和树脂的预浸料形成。在一些实施例中，衬底核心110可以是覆铜环氧树脂浸渍的玻璃布层压板、覆铜聚酰亚胺浸渍的玻璃布层压板等。衬底核心110可以具有20μm至约200μm之间的厚度T1，诸如约100μm，但是可以预期并且可以使用其他厚度。衬底核心110可以由几个不同的层制成。
导电层112可以形成在衬底核心110上方。导电层112可以是一层或多层铜、钛、镍、铝、其组合物等，并且可以使用任何适当的工艺形成，诸如通过金属箔层压、化学气相沉积(CVD)、物理气相沉积(PVD)等。在一些实施例中，导电层112可以是箔，其热层压到衬底核心110。
在图4中，穿过导电层112到衬底核心110形成开口114。在一些实施例中，开口114通过激光钻孔形成。其他工艺(诸如使用钻头的机械钻孔)也可以用于形成开口114。可以使用任何其他合适的工艺来形成开口114。开口114可以具有任何顶视图形状，诸如多边形、圆形等。然后可以执行清洁工艺以清洁开口114附近的区域，该区域可能已经被衬底核心110的被去除的材料弄脏。开口114可以具有在约50μm和约250μm之间的宽度W1，诸如约100μm，但是可以预期并且可以使用其他值。在一些实施例中，开口114可以以规则图案形成，具有在100μm和约300μm之间的间距P1，诸如约230μm，但是可以预期并且可以使用其他值。在一些实施例中，开口114的宽度W1可以在衬底核心110的不同部分中不同。例如，图9示出了由相应的不规则开口114产生的不规则增强结构122。在一些实施例中，对于随后形成的增强结构与导电通孔，开口114的图案可以不同。在一些实施例中，对于随后形成的增强结构与导电通孔，开口114可以是随机的。
在图5中，导电通孔116形成在一些开口114中，并且增强结构120形成在剩余的开口114中。此外，导电层112用于在衬底核心110上形成导线113。
关于导电通孔116和导线113，导电通孔116可以由诸如铜、钛、钨、铝等的导电材料形成。在一些实施例中，导电通孔116和导线113可以由相同材料或不同材料形成，并且可以通过相同工艺或不同工艺形成。在其他实施例中，导电通孔116通过第一工艺形成，而导线113通过第二工艺形成。
关于增强结构120，在一些实施例中，增强结构120可以与导电通孔116在相同或不同的工艺中形成。在增强结构120以与导电通孔116相同的工艺形成的实施例中，增强结构120和导电通孔116可以由相同的导电材料形成，然而，增强结构120的导电材料是非耦合的并且是电浮动的。在增强结构120以与导电通孔116不同的工艺形成的实施例中，增强结构120可以使用与导电通孔116相同或不同的材料形成。在这样的实施例中，可以首先形成导电通孔116或增强结构120中的任一个。
参考导电通孔116和导线113的形成，导电通孔116和导线113可以通过任何合适的工艺形成。例如，在一些实施例中，随后将成为增强结构120的开口114被掩蔽，而将成为导电通孔116的开口114暴露。
在分别形成导电通孔116和导线113的工艺中，可以在暴露的开口114中形成晶种层(未示出)。可以使用诸如电镀或化学镀的镀工艺来在开口114中沉积导电材料，从而形成导电通孔116。为了形成导线113，可以在导电层112上方形成光刻胶，并用导线113的相反图像图案化，以暴露未包括在导线113的图案中的导电层112的部分。然后，例如，可以通过适当的蚀刻工艺(例如通过湿或干蚀刻)去除导电层112的暴露部分，以形成导线113。可以通过可接受的灰化或剥离工艺去除光刻胶，诸如使用氧等离子体等。可以在形成导电通孔116之前或之后形成导线113。在图5中放大(左放大)示出了由该工艺产生的示例结构。
在以相同的工艺形成导电通孔116和导线113的工艺中，形成在暴露开口114中的晶种层(未示出)也可以在导电层112的将成为导线113的部分上方延伸。可以在导电层112和晶种层上方形成光刻胶，并用导线113的图像图案化，以暴露晶种层的包括在导线113的图案中的部分。镀工艺可以是用于在晶种层上沉积导电材料，位于开口114中的导电材料形成导电通孔116，并且通过光刻胶暴露的导电材料形成导电材料112p。在镀之后，可以通过可接受的灰化或剥离工艺去除光刻胶，诸如使用氧等离子体等。然后，可以去除晶种层的暴露部分，然后去除导电层112的暴露部分。去除晶种层和导电层112的部分可以通过可接受的蚀刻工艺，诸如通过湿或干蚀刻。由该工艺产生的示例结构在图5中放大示出(右放大)。
上面使用的光刻胶可以通过旋涂等形成，并且可以暴露于光以用于图案化。根据诸如上面描述的所使用的工艺，光刻胶的图案对应于导线113的导电图案或导线113的导电图案的相反图案。
在一些实施例中，形成导线113的工艺可以重复任何次数以形成再分布结构，诸如下面参照图32讨论的再分布结构306。在这样的实施例中，介电层可以用于分离导线113的不同层，如下面关于再分布结构306所讨论的。
现在参考增强结构120，在一些开口114中形成增强结构120。在一些实施例中，增强结构120可以由具有高导热率的材料形成，例如在约10W/m·K和475W/m·K之间，诸如约400W/m·K，但是可以预期并且使用其他值。在一些实施例中，增强结构120可以由具有高刚度(杨氏模量)的材料形成，例如在约10GPa和约380GPa之间，诸如约120GPa，但是可以预期并且可以使用其他值。在一些实施例中，增强结构120可以由具有与衬底核心110类似的热膨胀系数(CTE)的材料形成，例如在每摄氏度约百万分之20(PPM/℃)至约100PPM/℃之间，诸如约30PPM/℃，但是可以预期并且使用其他值。可以选择增强结构120以具有高导热率、高刚度和特定CTE中的一种或多种。
在一些实施例中，增强结构120的材料可以是金属材料，诸如铜、钛、钨、铝等。在一些实施例中，增强结构120可以由陶瓷形成，诸如氧化铝、氧化锆等。在其他实施例中，增强结构120可以由聚合物材料、石墨材料、硅材料或金属或非金属导电膜形成。在一些实施例中，增强结构120可以由复合材料或任何上述的组合形成。
增强结构120改善了散热并且同时减小了翘曲。具有较大杨氏模量的增强结构120可以增加衬底核心110的强度。通常，衬底核心110中的增强结构120的密度越大，在随后的热工艺中发生的翘曲越小。当增强结构120具有较大的杨氏模量和较高的热导率时，热量通过增强结构120从发热组件分散，增强结构120比周围的衬底核心110的材料更不易受到应力。
增强结构120可以是电浮动的，而不是电耦合到任何其他连接件。在顶视图中，增强结构120可以具有不同的形状和尺寸(例如，参见图9，示出增强结构122)，并且可以以图案或随机布置。
在其他实施例中，导电通孔116用不同的工艺形成。取决于增强结构120的材料，可以使用任何合适的工艺形成增强结构120。例如，可以以与上面关于导电通孔116描述的方式类似的方式形成金属。可以通过使用光刻形成其他材料，以掩蔽其他开口114或导电通孔116，并且暴露用于形成相应的增强结构120的开口114。可以例如通过旋涂或层压形成光刻胶，然后通过暴露于合适的光源来图案化光刻胶，以暴露将用于增强结构120的开口114。在暴露开口114之后，可以通过电镀或化学镀金属材料等来形成增强结构120。在形成增强结构120之后，可以通过湿和/或干工艺(诸如通过灰化技术)去除光刻胶。在另一个示例中，在增强结构120由陶瓷形成的情况下，可以使用CVD工艺沉积陶瓷。在又一个示例中，在增强结构120由聚合物形成的情况下，可以使用旋涂或分配技术沉积聚合物并固化。可以预期并且可以使用其他沉积方法。
在一些实施例中，可以使用诸如平坦化工艺的去除工艺来去除增强结构120的材料的部分，例如，以使增强结构120的顶部与中介衬底100的另一层齐平。在形成导电层112之前形成增强结构120的实施例中，增强结构120的顶部可以与衬底核心110的顶部齐平。在其他实施例中，增强结构的顶部可以与导线113的顶部或导电通孔116的顶部齐平。在一些实施例中，可以使用相同的去除工艺或单独的去除工艺(诸如平坦化工艺)来使导线113的顶部与导电通孔116的顶部齐平。
在图6中，去除载体衬底102。载体衬底102可以从衬底核心110分离(或“脱粘”)。在一些实施例中，脱粘包括在释放层104上投射诸如激光或UV光的光，使得释放层104在光的热量下分解，并且可以去除载体衬底102。
在衬底核心110的相对侧上、在导线106和导线113上形成阻焊层124。阻焊层124保护衬底核心110的区域免受外部损坏。在一些实施例中，通过沉积光敏介电层，用光学图案曝光光敏材料，以及显影曝光层以形成开口124o来形成阻焊层124。在一些实施例中，通过沉积非光敏介电层(例如，氧化硅或氮化硅等)，以及利用可接受的光刻和蚀刻技术对介电层进行图案化以形成开口124o来形成阻焊层124。开口124o暴露下面的导线113和导线106的部分，该部分可以在后续工艺中用作连接件焊盘或凸块下金属化。开口124o可以是锥形的，在开口124o的最深部分处具有较小的宽度W2，而在开口124o的最浅部分处具有较大的宽度W3。宽度W2可以在约55μm和约320μm之间，诸如约180μm，但是可以预期并且可以使用其他尺寸。宽度W3可以在约70μm和约350μm之间，诸如约210μm，但是可以预期并且可以使用其他尺寸。每个阻焊层的厚度T2可以在约5μm和约50μm之间，诸如约25μm，但是可以预期其他厚度。中介衬底100的总厚度T3可以在约50μm和约300μm之间，诸如约100μm，但是可以预期其他厚度。
在图7中，导电连接件126形成在开口124o中(参见图6)。导电连接件126可以接触导线106的暴露部分。导电连接件126可以是球栅阵列(BGA)连接件、焊球、金属柱、可控塌陷芯片连接(C4)凸块、微凸块、化学镀镍化学镀钯浸金技术(ENEPIG)形成的凸块等。导电连接件126可以包括导电材料，诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合。在一些实施例中，导电连接件126是共晶连接件，其通过首先通过诸如蒸发、镀、印刷、焊料转移、球放置等常用方法形成诸如焊料的共晶材料层而形成。一旦在结构上形成了一层焊料，就可以进行回流以将材料成形为期望的凸块形状。在另一实施例中，导电连接件126包括通过印刷、电镀、化学镀、化学气相沉积(CVD)、物理气相沉积(PVD)等形成的金属柱(诸如铜柱)。金属柱可以是无焊料的并且具有基本垂直的侧壁。
图8和图9是根据各种实施例的穿过中介衬底100的衬底核心110的水平横截面视图。在图8所示的中介衬底100的实施例中，增强结构120形成在整个中介衬底100的各个位置处。增强结构120可以具有与导电通孔116大致相同的尺寸或不同的尺寸。增强结构120可以以与导电通孔116的图案相同的图案或不同的图案形成。在一些实施例中，增强结构120可以随机分布。图9中所示的中介衬底100的实施例示出了增强结构122，其具有不规则的形状并且包括在增强结构120的其他区域的面积的约2倍和100倍之间的区域，但是该区域可以小于增强结构122的面积的2倍或大于增强结构122的面积的100倍。增强结构122可以位于并且设计成对应于附接的封装件中的特定器件或热点，并且可以有助于从附接的封装件散热。
图8和图9都示出了线AA，线AA示出了图7所截取的横截面。在图8和图9所示的视图中，所有增强结构120和增强结构122的总面积可以在顶视图中的中介衬底100的总面积的5％和约80％之间。所有增强结构120和增强结构122的总体积可以在中介衬底100的衬底核心110的体积的约5％和约80％之间。
图10示出了中介衬底100的顶视图、中间视图和底视图。如图10所示，导电通孔116可以位于中介衬底100的外周区域中，并且导线113可以提供从一个导电通孔116到另一导电通孔116的布线。可以穿过衬底核心110的中间形成增强结构120和/或122。
图11示出了根据一些实施例的中介衬底100，其具有设置在其中的空腔130。可以通过在形成导电连接件126之前或之后去除部分衬底核心110和阻焊层124来形成空腔130。可以通过具有计算机数字控制的机械钻孔工艺来完成材料的去除以形成空腔130。在这样的实施例中，通过机械钻头去除材料，钻头的位置由计算机或控制器控制。去除也可以通过其他工艺完成，诸如激光切割工艺、激光钻孔工艺等。材料的剩余部分形成中介衬底100。空腔130可以具有介于约20μm和约270μm之间的高度H1，诸如约50μm，但是可以预期并且可以使用其他高度。在这样的实施例中，增强结构120和/或122可以设置在中介衬底100的薄部分中和/或设置在中介衬底100的外周部分中。因此，当形成空腔130时，一些这样的增强结构120和/或122可以同样地被薄化。空腔130可以形成在中介衬底100的位置，使得其与底部扇出式封装件的安装器件(下面进一步详细讨论)对准，以减小在中介衬底100附接到底部扇出式封装件时形成的封装件的总厚度。
图12示出了根据一些实施例的中介衬底100，其具有设置在其中的贯通孔140，提供环形形状。在一些实施例中，空腔130可以形成为完全穿过衬底核心110和阻焊层124，以形成贯通孔140。在这样的实施例中，增强结构120和/或122可以设置在中介衬底100的外周部分中。贯通孔140可以形成在中介衬底100的位置，使得它与底部扇出式封装件的安装器件(下面进一步详细讨论)对准，以减小当中介衬底100附接到底部扇出式封装件时形成的封装件的总厚度。
图13示出了根据一些实施例的穿过如图12所示的环形中介衬底100的衬底核心110的水平横截面视图。线AA示出了图12所截取的横截面。增强结构120形成在整个中介衬底100的各个位置处。增强结构120可以具有与导电通孔116大致相同的尺寸或不同的尺寸。增强结构120可以以与导电通孔116的图案相同的图案或不同的图案形成。在一些实施例中，增强结构120可以随机分布。尽管未在该视图中示出，但是可以包括增强结构122(参见图9)。所有增强结构120和/或增强结构122的总面积可以在中介衬底100的总面积的约5％和约80％之间。所有增强结构120和增强结构122的总体积可以是中介衬底100的衬底核心110的体积的约5％至约80％之间。
图14至图30示出了中介衬底200的各种实施例，中介衬底200包括一个或多个附加的衬底核心210层。图14示出了根据一些实施例的在衬底核心110和导线113上方形成的第二衬底核心210。在形成图5的导电通孔116和导线113之后，可以将第二衬底核心210层压到第一衬底核心110和导线113。可以使用与以上关于衬底核心110所讨论的那些类似的材料和工艺来形成第二衬底核心210，并且不再重复。导线212可以形成在第二衬底核心210上方。导线212可以通过首先使用与上面关于导电层112所讨论的那些类似的工艺和材料形成导电层，然后使用以上在导线113的图案化中讨论的那些类似的工艺和材料图案化导电层以产生导线212来形成，并且不再重复。如图14所示，在一些实施例中，衬底核心110和衬底核心210都不具有设置在其中的增强结构。在一些实施例中，形成导线212的工艺可以重复任何次数以形成再分布结构，例如下面关于图32讨论的再分布结构306。在这样的实施例中，介电层可以用于分离导线212的不同层，如下面关于再分布结构306所讨论的。
图15示出了根据一些实施例的在衬底核心110和导线113上方形成的第二衬底核心210。在形成图5的导电通孔116、导线113和增强结构120之后，第二衬底核心210可以层压到第一衬底核心110和导线113。第二衬底核心210和导线212可以以与图14的第二衬底核心210所讨论的方式类似的方式形成。如图15所示，在一些实施例中，在已经将增强结构120放置在衬底核心110中之后，可以在衬底核心110上方形成衬底核心210，但没有增强结构。
图16示出了根据一些实施例的在衬底核心110和导线113上方形成的第二衬底核心210。在形成图5的导电通孔116、导线113和增强结构120之后，第二衬底核心210可以层压到第一衬底核心110和导线113。在一些实施例中，增强结构220可以形成在第二衬底核心210内。在一些实施例中，一些或所有增强结构220可以与相应的增强结构120对准，而在其他实施例中，增强结构220中没有一个与增强结构120对准。在一些实施例中，增强结构220可以包括类似于上面讨论的增强结构122的不规则形状的增强结构。增强结构220可以使用与上面在增强结构120和/或122的形成中讨论的那些类似的工艺和材料形成，并且不再重复。
图17至图21示出了完成中介衬底200的各个中间工艺。尽管图17至图21是基于如图14所示的中介衬底200示出的，但应该理解，这些工艺可以应用于也与图15和图16中所示的那些一致的中介衬底200的实施例。
图17示出了在第二衬底核心210中形成凹槽250以暴露对应于导线113的一部分的凹陷接合焊盘113p之后的图14的中介衬底。在一些实施例中，凹槽250由激光钻孔形成。其他工艺(诸如用钻头进行机械钻孔)也可以用于形成凹槽250。可以使用任何其他合适的工艺来形成凹槽250。凹槽250可以具有任何顶视图形状，诸如多边形、圆形等。然后可以执行清洁工艺以清洁凹槽250附近的区域，该区域可能已经被衬底核心210的被去除材料弄脏。凹槽250可以具有在约70μm和约350μm之间的宽度W4，诸如约210μm，但是可以预期并且可以使用其他值。在一些实施例中，凹槽250可以以规则图案形成，具有70μm和约400μm之间的间距P4，诸如约260μm，但是可以预期并且可以使用其他值。在一些实施例中，凹槽250的顶部处的宽度W4可以宽于凹槽250的底部的处宽度W5，凹槽250具有锥形形状。宽度W5可以在约55μm和约320μm之间，诸如约180μm。凹陷250可以具有在约20μm和约300μm之间的高度H4，诸如约30μm，但是可以预期并且可以使用其他值。
在图18中，去除载体衬底102。载体衬底102可以从衬底核心110分离(或“脱粘”)。在一些实施例中，脱粘包括在释放层104上投射诸如激光或UV光的光，使得释放层104在光的热量下分解，并且可以去除载体衬底102。在一些实施例中，可以以类似于上面关于衬底核心210所讨论的方式添加额外的衬底核心层，其中导线、通孔和增强结构以与上面讨论的方式一致的方式设置在其中，并且最顶部衬底核心具有形成在其中的凹槽250。
在图19中，阻焊层124形成在衬底核心110和衬底核心210的相对侧上、导线106和导线212上。阻焊层124保护衬底核心110和衬底核心210的区域免受外部损害。可以使用与以上关于图6所讨论的那些类似的工艺和材料来形成阻焊层124，并且不再重复。可以以与上述类似的方式在阻焊层124中制造开口。每个阻焊层的厚度T4可以在约5μm和约50μm之间，诸如约25μm，但是也可以预期其他厚度。中介衬底200的总厚度T5可以在约30μm和约1500μm之间，诸如约200μm，但是可以预期其他厚度。
在图20中，可以形成可选的金属衬垫260，其中金属衬垫260衬于第二衬底核心210的凹槽250以提供凸块下金属化。在一些实施例中，金属衬垫260可以在载体衬底102仍然附接时并且在形成阻焊层124之前形成，例如，在形成图17中的凹槽250之后。在其他实施例中，金属衬垫260可以在形成阻焊层124之后形成。金属衬垫260可以是一层或多层铜、钛、镍、铝、它们的组合物等，并且可以使用任何适当的工艺形成，例如通过金属箔层压、化学气相沉积(CVD)、物理气相沉积(PVD)等。应该理解的是，金属衬垫260是可选的，即使在下面讨论的包括中介衬底200的图中描绘了金属衬垫260。
在一些实施例中，为了形成金属衬垫260，可以首先在衬底核心210上方形成晶种层(未示出)。接下来，在晶种层上方形成光刻胶(未示出)并且图案化以暴露凹槽250。然后，金属衬垫260可以形成在凹槽250中。在形成金属衬垫260之后，可以去除光刻胶，例如通过灰化，并且诸如通过湿或干蚀刻可以去除晶种层的现在暴露的部分。
在其他实施例中，为了形成金属衬垫260，可以在衬底核心210上方形成金属层，并且在金属层上方沉积光刻胶(未示出)。可以图案化光刻胶以暴露金属层的不被保持的部分，并且可以去除那些部分，诸如通过湿或干蚀刻。可以诸如通过灰化去除光刻胶，并且金属层的剩余部分可以变成金属衬垫260。
在图21中，导电连接件126形成在阻焊层124中的开口中。导电连接件126可以使用与上面关于图7的导电连接件126所讨论的任何工艺和材料类似的工艺和材料形成。
图22至图25示出了根据一些实施例的中介衬底200，其具有设置在其中的空腔230(图22至图24)或贯通孔240(图25)。空腔230或贯通孔240可以使用上面关于空腔130和贯通孔140讨论的任何工艺形成，并且不再重复。空腔230可以具有在约20μm和约1470μm之间的高度H2，但是可以预期并且可以使用其他高度。图22示出了一个实施例，其中形成空腔230，使得被去除部分的高度H2对应于衬底核心110的厚度。图23示出了一个实施例，其中形成空腔230，使得被去除部分的高度H2小于衬底核心110的厚度。图24示出了一个实施例，其中形成空腔230，使得被去除部分的高度H2大于衬底核心110的厚度并且延伸到，但不是穿过第二衬底核心210。图25示出了一个实施例，其中贯通孔240完全延伸穿过衬底核心110和第二衬底核心210。
图26示出了具有设置在其中的增强结构120和增强结构220的中介衬底200，其可以遵循例如图16所示的中间工艺。应当理解，增强结构220是可选的，诸如上面讨论的。
图27至图30示出了根据一些实施例的中介衬底200，其具有设置在其中的空腔230(图27至图29)或贯通孔240(图30)。空腔230或贯通孔240可以使用上面关于空腔130和贯通孔140讨论的任何工艺形成，并且不再重复。图27至图30中所示的实施例具有设置在它们各自的衬底核心内的增强结构120(和/或增强结构122)和/或增强结构220。
图27示出了一个实施例，形成空腔230，使得被去除部分的高度H2对应于衬底核心110的厚度。增强结构120可以设置在衬底核心110的外周部分，并且增强结构220可以设置在第二衬底核心210的与空腔230对准的部分中和/或设置在第二衬底核心210的围绕空腔230的外周部分中。
图28示出了一个实施例，形成空腔230，使得被去除的部分的高度H2小于衬底核心110的厚度。增强结构120可以设置在衬底核心110的外周部分中和/或衬底核心110的与空腔230对准的部分中，并且该部分通过形成空腔230的工艺减薄。增强结构220可以设置在第二衬底核心210的与空腔230对准的部分中和/或设置在第二衬底核心210的围绕空腔230的外周部分中。
图29示出了一个实施例，其中形成空腔230，使得被去除部分的高度H2大于衬底核心110的厚度，并且延伸到第二衬底核心210，但不一直穿过第二衬底核心210。增强结构120可以设置在衬底核心110的外周部分中。增强结构220可以设置在第二衬底核心210的围绕空腔230的外周部分中和/或可以设置在第二衬底核心的部分中，该部分与空腔230对准并且可以通过形成空腔230的工艺减薄。
图30示出了一个实施例，其中贯通孔240完全延伸穿过衬底核心110和第二衬底核心210。增强结构120可以设置在衬底核心110的外周部分中，并且增强结构220可以设置在第二衬底核心210的外周部分中。
图31至图79示出了根据一些实施例的用于将中介衬底100或中介衬底200与其他器件封装以形成各种封装组件的工艺的中间步骤的截面图。封装组件可以包括多个区域，并且在每个区域中封装一个中介衬底100或中介衬底200。示出了封装组件的一个区域。
图31至图42示出了根据一些实施例的用于形成底部扇出式封装件300的工艺的中间步骤的截面图。底部扇出式封装件300的形成可以用在下面讨论的任何实施例中。在图31中，提供载体衬底302，并且在载体衬底302上形成释放层304。载体衬底302可以类似于载体衬底102的任何候选，并且释放层304可以类似于释放层104的任何候选，每个都在上面参照图1讨论。释放层304的顶面可以是水平的并且可以具有高度的共面性。
在图32中，在释放层304上形成第一再分布结构306。第一再分布结构306包括介电层308、312、316和320；金属化图案310、314和318。金属化图案也可以称为再分布层或再分布线。第一再分布结构306被示出为示例。可以在第一再分布结构306中形成更多或更少的介电层和金属化图案。如果要形成更少的介电层和金属化图案，则可以省略下面讨论的步骤和工艺。如果要形成更多的介电层和金属化图案，则可以重复下面讨论的步骤和工艺。
作为形成第一再分布结构306的示例，介电层308沉积在释放层304上。在一些实施例中，介电层308由光敏材料形成，诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等，可以使用光刻掩模图案化。可以通过旋涂、层压、CVD等或它们的组合形成介电层308。然后图案化介电层308。图案化形成暴露释放层304的部分的开口。图案化可以通过可接受的工艺，诸如在介电层308是光敏材料时通过将介电层308暴露于光或者通过使用例如各向异性蚀刻的蚀刻。如果介电层308是光敏材料，则可以在曝光之后显影介电层308。
然后形成金属化图案310。金属化图案310包括位于介电层308的主表面上并且沿着介电层308的主表面延伸的导线。金属化图案310还包括延伸穿过介电层308的导电通孔。为了形成金属化图案310，在介电层308上方并且在延伸穿过介电层308的开口中形成晶种层。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和钛层上方的铜层。可以使用例如PVD等形成晶种层。然后在晶种层上形成并且图案化光刻胶。光刻胶可以通过旋涂等形成，并且可以暴露于光以用于图案化。光刻胶的图案对应于金属化图案310。图案化形成穿过光刻胶的开口以暴露晶种层。然后在光刻胶的开口中和晶种层的暴露部分上形成导电材料。导电材料可以通过镀形成，诸如电镀或化学镀等。导电材料可以包括金属，如铜、钛、钨、铝等。导电材料和下面的晶种层的部分的组合形成金属化图案310。去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺去除光刻胶，诸如使用氧等离子体等。一旦去除光刻胶，就去除晶种层的暴露部分，诸如通过使用可接受的蚀刻工艺，诸如通过湿或干蚀刻。
介电层312沉积在金属化图案310和介电层308上。介电层312可以以与介电层308类似的方式形成，并且可以由与介电层308相同的材料形成。
然后形成金属化图案314。金属化图案314包括位于介电层312的主表面上并且沿着介电层312的主表面延伸的导线。金属化图案314还包括延伸穿过介电层312的导电通孔，以物理和电连接到金属化图案310。金属化图案314可以以与金属化图案310类似的方式形成，并且可以由与金属化图案310相同的材料形成。金属化图案314的导电通孔的宽度小于金属化图案310的导电通孔的宽度。由此，当图案化介电层312用于金属化图案314时，介电层312中的开口的宽度小于介电层308中的开口的宽度。
介电层316沉积在金属化图案314和介电层312上。介电层316可以以与介电层308类似的方式形成，并且可以由与介电层308相同的材料形成。
然后形成金属化图案318。金属化图案318包括位于介电层316的主表面上并且沿着介电层316的主表面延伸的导线。金属化图案318还包括延伸穿过介电层316的导电通孔，以物理和电连接到金属化图案314。金属化图案318可以以与金属化图案310类似的方式形成，并且可以由与金属化图案310相同的材料形成。金属化图案318的导电通孔的宽度小于金属化图案310的导电通孔的宽度。由此，当图案化介电层316用于金属化图案318时，介电层316中的开口的宽度小于介电层308中的开口的宽度。
介电层320沉积在金属化图案318和介电层316上。介电层320可以以与介电层308类似的方式形成，并且可以由与介电层308相同的材料形成。
在图33中，UBM 322形成在介电层320上并且延伸穿过介电层320。作为形成UBM322的示例，可以图案化介电层320以形成暴露金属化图案318的部分的开口。可以通过可接受的工艺，诸如在介电层320是光敏材料时通过将介电层320暴露于光，或者通过使用例如各向异性蚀刻的蚀刻。如果介电层320是光敏材料，则可以在曝光之后显影介电层320。在一些实施例中，用于UBM 322的开口可以比用于金属化图案310、314和318的导电通孔部分的开口宽。在一些实施例中，UBM 322的开口可以窄于用于金属化图案310、314和318的导电通孔部分的开口或具有与用于金属化图案310、314和318的导电通孔部分的开口的宽度相同的宽度。在介电层320上和开口中形成晶种层。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和钛层上方的铜层。可以使用例如PVD等形成晶种层。然后在晶种层上形成并且图案化光刻胶。可以通过旋涂等形成光刻胶，并且可以将光刻胶暴露于光以用于图案化。光刻胶的图案对应于UBM 322。图案化形成穿过光刻胶的开口以暴露晶种层。在光刻胶的开口中和晶种层的暴露部分上形成导电材料。导电材料可以通过镀形成，诸如电镀或化学镀等。导电材料可以包括金属，如铜、镍、钛、钨、铝等。然后，去除光刻胶和其上未形成导电材料的晶种层的部分。可以通过可接受的灰化或剥离工艺去除光刻胶，诸如使用氧等离子体等。一旦去除光刻胶，就去除晶种层的暴露部分，诸如通过使用可接受的蚀刻工艺，诸如通过湿或干蚀刻。晶种层的剩余部分和导电材料形成UBM 322。在UBM 322不同地形成的实施例中，可以使用更多的光刻胶和图案化步骤。
UBM 322可能不都具有相同的宽度。在一些实施例中，第一再分布结构306的第一区域306A中的UBM 322的第一子集具有第一宽度W6，并且第一再分布结构306的第二区域306B中的UBM 322的第二子集具有第二宽度W7。第一宽度W6可以与第二宽度W7不同，并且在一些实施例中，第一宽度W6大于第二宽度W7。宽度W6可以在约100μm和约250μm之间，诸如约170μm，但是可以预期并且可以使用其他值。宽度W7可以在约30μm和约70μm之间，诸如约48μm，但是可以预期并且可以使用其他值。
在图34中，根据一些实施例，第一区域306A的一些或全部UBM 322可以替代地形成为导电柱322p。可以通过穿过光刻胶继续镀第一区域306A的UBM 322直到导电柱322p达到期望高度H8，诸如在约10μm和约150μm之间，诸如约60μm，来形成导电柱322p，但是预期并且可以使用其他值。在一些实施例中，导电柱的宽度W8可以对应于介电层320中的开口，其中介电层320被图案化以暴露金属化图案318的部分。在一些实施例中，宽度W8可以比介电层320中的开口更宽或更窄。宽度W8可以在约80μm和约230μm之间，诸如约150μm，但是可以预期并且可以使用其他值。
在图35中，根据一些实施例，第一区域306A的一些或所有UBM 322可以具有设置在其上的导电柱322p。在形成UBM 322之后，可以通过旋涂等形成另一光刻胶并暴露于光以进行图案化。光刻胶的图案对应于导电柱322p的图案。图案化在光刻胶中形成开口以暴露UBM322。导电柱322p的导电材料可以通过镀形成，诸如电镀或化学镀等，直到导电柱322p达到期望的高度H9，诸如在约10μm和约150μm之间，诸如约60μm，但是预期并且可以使用其他值。导电柱的宽度W9对应于光刻胶的图案的开口的宽度。宽度W9可以在约80μm和约230μm之间，诸如约150μm，但是预期并且可以使用其他值。导电材料可以包括金属，如铜、钛、钨、铝等。然后，可以通过可接受的灰化或剥离工艺去除光刻胶，诸如使用氧等离子体等。所得到的结构可以具有围绕导电柱322p的基部的UBM 322的肩部322s。
尽管其余附图示出了如关于图35所描述的那样配置的导电柱322p，但是应当理解，除非另有说明，如果适当，可以替换如关于图34所描述的那样配置的导电柱322p(即，没有UBM 322)。
图36至图45示出了根据一些实施例的形成包括扇出式底部封装件和中介层的封装结构的工艺中的各个中间步骤。在图36中，集成电路管芯324放置在第一再分布结构306上方。集成电路管芯324可以是逻辑管芯(例如，中央处理单元、微控制器等)、存储器管芯(例如，动态随机存取存储器(DRAM)管芯、静态随机存取存储器(SRAM)管芯等)、电源管理管芯(例如，电源管理集成电路(PMIC)管芯)、射频(RF)管芯、传感器管芯、微机电***(MEMS)管芯、信号处理管芯(例如，数字信号处理(DSP)管芯)、前端管芯(例如，模拟前端(AFE)管芯)等或它们的组合(例如，片上***(SoC))。
集成电路管芯324包括半导体衬底，其中在半导体衬底中和/或上形成诸如晶体管、二极管、电容器、电阻器等的器件。器件可以通过互连结构互连，该互连结构由例如半导体衬底上的一个或多个介电层中的金属化图案形成，以形成集成电路。集成电路管芯324还包括焊盘326，诸如铝焊盘，外部连接形成在焊盘326上。焊盘326位于可以称为集成电路管芯324的相应有源侧的部分上，并且可以位于互连结构的最上层中。因为集成电路管芯324的有源侧面向第一再分布结构306，所以第一再分布结构306也可以称为前侧再分布结构。并且因为集成电路管芯324的有源侧向下面向第一再分布结构306，所以所得到的封装件可以被称为底部扇出式封装件。导电连接件328可以形成在焊盘326上。导电连接件328可以由导电材料形成，诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合。在一些实施例中，导电连接件328是焊料连接件。
可以使用例如拾取和放置工具对准和放置集成电路管芯324。集成电路管芯324放置在再分布结构306上，使得导电连接件328与第二区域306B中的UBM 322对准。在放置集成电路管芯324之后，回流导电连接件328以在对应的UBM 322和焊盘326之间形成接头，将集成电路管芯324物理地和电气地连接到第一再分布结构306。
底部填充物330可以形成在集成电路管芯324和第一再分布结构306之间，围绕导电连接件328。这样，可以保护导电连接件328免受机械力。底部填充物330可以在集成电路管芯324附接之后通过毛细管流动工艺形成，或者可以在集成电路管芯324附接之前通过合适的沉积方法形成。
在图37中，根据一些实施例，中介衬底100(参见例如图7)与导电柱322p对准，以将导电连接件126耦合到相应的导电柱322p。可以使用例如拾取和放置工具对准和放置中介衬底100。中介衬底100放置在再分布结构306上，使得导电连接件126与第一区域306A中的UBM 322和/或导电柱322p对准。
在图38中，在放置中介衬底100之后，回流导电连接件126以在相应的导电柱322p和导线106之间形成接头，将中介衬底100物理地和电气地连接到第一再分布结构306。密封剂334形成在各种组件上。密封剂334可以是模塑料、环氧树脂等，并且可以通过压缩模塑、传递模塑等施加。密封剂334可以形成在第一再分布结构306上方，使得掩埋或覆盖集成电路管芯324，并且填充中介衬底100和再分布结构306之间的空间。然后使密封剂334固化。在一些实施例中，密封剂334也形成在第一再分布结构306和集成电路管芯324之间，例如，在省略底部填充物330的实施例中。
在一些实施例中，例如图39中所示，可以回流导电连接件126以形成在导电柱322p周围。在放置集成电路管芯324之后，回流导电连接件126以在相应的导电柱322p和导线106之间形成接头，将中介衬底100物理地和电气地连接到第一再分布结构306。在这样的实施例中，导电连接件126可以用一定量的材料形成，使得材料向下延伸导电柱322p的整个长度并且接触UBM 322的肩部322s部分，从而将导电柱322p嵌入导电连接件126的材料中。UBM322的肩部322s部分也可以称为“阶梯”。在图40中放大以虚线绘制的框。
在图40中，根据一些实施例，提供了图39的连接件的放大视图。如图39所示，在回流之后，导电连接件126的材料沿导电柱322p向下延伸，覆盖导电柱322p的顶部和侧壁。导电连接件126的材料延伸到UBM 322的肩部322s，肩部322s围绕导电柱322p。导电连接件126的材料形成在UBM 322的横向范围内。当回流导电连接件126的材料时，导电柱322p充当材料流动的模板，在导电柱322p的侧壁上形成基本均匀的材料层。UBM 322的肩部322s或阶梯用作模板以限定回流的导电连接件126的外部宽度的限制。导电柱322p具有可以在约80μm和约230μm之间的宽度D1，以及可以在约10μm和约150μm之间的高度D2。导电连接件126可以具有围绕导电柱322p的宽度D3，宽度D3在约100μm和约250μm之间，其中D3大于D1。在一些实施例中，导电柱322p之上的宽度D4可以等于围绕导电柱322p的宽度D3，产生等于1的比率D4/D3。在一些实施例中，D4可以小于或大于D3，其中D4/D3的比率在约0.8和约1.4之间。回流之后的导电连接件126的高度D5对应于中介衬底100的衬底核心110与再分布结构306之间的间隔，并且可以在约80μm和约180μm之间。应该理解的是，这些尺寸是示例，并且可以适当地使用其他尺寸。
因为导电柱322p由导电连接件126的材料封装，所以形成强接头，可以更好地耐受由不同形成的结构(诸如中介衬底100和再分布结构306)之间的CTE失配引起的翘曲应力。耐受翘曲应力可以减少接头故障并且减小翘曲。在导电柱322p和导电连接件126之间形成接头的工艺还具有降低桥接到其他连接件的风险的优点，因为导电柱322p和肩部322s用作控制回流的模板。尽管能够实现细间距接头，但该工艺仍能实现良好的自对准。坚固的接头提供高接合率和接头可以靠性。而且，该工艺使用导电柱322p提供可控的接头间隙。
在图41中，去除载体衬底302。载体衬底302可以与再分布结构306分离(或“脱粘”)。在一些实施例中，脱粘包括在释放层304上投射诸如激光或UV光的光，使得释放层304在光的热量下分解，并且可以去除载体衬底302。然后将结构翻转并放在胶带上。脱粘暴露出再分布结构306的金属化图案310。
在图42中，导电连接件352形成在再分布结构306上方。导电连接件352接触金属化图案310的暴露部分。在一些实施例中，在形成导电连接件352之前，可以在金属化图案310上方使用钝化层并且将其图案化，以暴露金属化图案310的部分。在一些实施例中，可以在金属化图案310的暴露部分上方形成UBM。在这样的实施例中，可以使用与UBM 322类似的工艺和材料形成UBM。导电连接件352可以是球栅阵列(BGA)连接件、焊球、金属柱、可控塌陷芯片连接(C4)凸块、微凸块、化学镀镍化学镀钯浸金技术(ENEPIG)形成的凸块等。导电连接件352可以包括导电材料，诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合。在一些实施例中，导电连接件352是焊料连接件，其通过最初通过诸如蒸发、电镀、印刷、焊料转移、球放置等常用方法形成焊料层而形成。一旦在结构上形成了一层焊料，就可以进行回流以将材料成形为期望的凸块形状。在另一实施例中，导电连接件352包括通过印刷、电镀、化学镀、化学气相沉积(CVD)、物理气相沉积(PVD)等形成的金属柱(诸如铜柱)。金属柱可以是无焊料的并且具有基本垂直的侧壁。在形成导电连接件352之后，可以将结构翻转并放置在胶带上或通过导电连接件352固定。在一些实施例中，在形成导电连接件352之后，可以在胶带上将封装件300直接分割为管芯(未示出)。
在图43中，器件500可以安装到中介衬底100以形成3D封装件600。器件500可以包括集成电路管芯或另一个中介层。器件500可以包括可选的再分布结构506和器件衬底510。再分布结构506可以使用类似于上面关于再分布结构306所讨论的那些的工艺和材料形成。器件衬底510可以包括集成电路管芯，包括天线、存储器管芯、RF管芯、无源器件或它们的组合等。集成电路管芯可以包括半导体衬底，其中诸如晶体管、二极管、电容器、电阻器等的器件形成在半导体衬底中和/或上。器件可以通过互连结构互连，该互连结构由例如半导体衬底上的一个或多个介电层中的金属化图案形成，以形成集成电路。器件500可以包括形成在再分布结构506上的导电连接件536。导电连接件536可以由导电材料形成，诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合。通过将导电连接件536耦合到穿过阻焊层124暴露的导线113的部分，可以将器件500安装到中介衬底100。在一些实施例中，回流导电连接件536以将器件500附接到导线113。
在图44中，可以使用导电连接件352将封装件600(参见例如图43)安装到封装衬底650，以形成3D封装件700。封装衬底650可以由半导体材料制成，诸如硅、锗、金刚石等。可选地，也可以使用诸如硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳化硅锗、磷砷化镓、磷化镓铟、它们的组合等的化合物材料。另外，封装衬底650可以是绝缘体上硅(SOI)衬底。通常，SOI衬底包括半导体材料层，诸如外延硅、锗、硅锗、SOI、绝缘体上硅锗(SGOI)或它们的组合。在一个可选实施例中，封装衬底650基于绝缘芯，诸如玻璃纤维增强树脂芯。一种示例芯材料是玻璃纤维树脂，诸如FR4。芯材料的替代物包括双马来酰亚胺三嗪(BT)树脂，或者可选地，其他PCB材料或膜。诸如味之素积层膜(ABF)、多层核心(MLC)衬底或其他层压板的积层膜可以用于封装衬底650。
封装衬底650可以包括有源和无源器件(未示出)。如本领域普通技术人员将认识到的，可以使用诸如晶体管、电容器、电阻器、这些的组合等各种各样的器件来产生封装衬底650的设计的结构和功能要求。可以使用任何合适的方法形成器件。
封装衬底650还可以包括金属化层和通孔(未示出)和位于金属化层和通孔上方的接合焊盘664。金属化层可以形成在有源和无源器件上，并设计成连接各种器件以形成功能电路。金属化层可以由交替的介电层(例如，低k介电材料)和导电材料(例如，铜)形成，其中通孔互连导电材料层并且可以通过任何合适的工艺(诸如沉积、镶嵌、双镶嵌等)形成。在一些实施例中，封装衬底650基本上没有有源和无源器件。
在一些实施例中，回流导电连接件352以将封装件600(图43)附接到封装衬底650的接合焊盘664。导电连接件352将封装衬底650(包括封装衬底650中的金属化层)电气地和/或物理地耦合到封装件300的再分布结构306。在一些实施例中，在安装在封装衬底650之前，无源器件(例如，表面安装器件(SMD)，未示出)可以附接到封装件300(例如，接合到再分布结构306的表面)。在这样的实施例中，无源器件可以与导电连接件352接合到封装件300的相同表面。
在一些实施例中，底部填充物(未示出)可以形成在封装件300和封装衬底650之间并且围绕导电连接件352。底部填充物可以在附接封装件600(图43)之后通过毛细管流动工艺形成，或者可以在附接封装件600之前，通过合适的沉积方法形成。
还可以包括其他部件和工艺。例如，可以包括测试结构以帮助3D封装或3DIC器件的验证测试。测试结构可以包括例如在再分布层中或在衬底上形成的测试焊盘，允许测试3D封装或3DIC、探针和/或探针卡的使用等。验证测试可以在中间结构以及最终结构上执行。另外，本文公开的结构和方法可以与测试方法结合使用，所述测试方法结合已知良好管芯的中间验证以增加产量并且降低成本。
图45示出了封装件700，其类似于图44的封装件700，除了如上面关于图39所讨论的那样形成封装件300，即，具有沿导电柱322p向下延伸并且接触肩部322s的导电连接件126。
图46至图47示出了根据一些实施例的封装件的视图，该封装件包括扇出式底部封装件和第二器件，它们在没有中介层的情况下附接在一起，但是使用围绕金属柱的连接件。图46示出了封装件700'，封装件700'类似于图45的封装件700，除了不包括中介衬底100。如上所述，中介衬底100的目的之一可以提供支撑以减少翘曲并且减少封装件之间的故障接头的可能性。导电连接件126(例如以上关于图39和图40所讨论的)提供了牢固的连接，使得在一些实施例中，可以省略中介衬底100。在这样的实施例中，类似于上面参考图39和图40讨论的将中介衬底100安装到导电柱322p的方式，器件500可以安装到导电柱322p。
图47示出了封装件700'，其类似于图46的封装件700'，除了可以在器件500和集成电路管芯324之间使用粘合层332之外。粘合层332可以是任何合适的粘合剂、环氧树脂、底部填充物、管芯附接膜(DAF)、热界面材料等。对于每个集成电路管芯324，粘合层332可以施加到集成电路管芯324的背侧，或者可以施加到器件500的管芯附接区域。例如，可以在分割以分离集成电路管芯324之前将粘合层332施加到集成电路管芯324的背侧，或者可以在分割以分离器件500之前将粘合层332施加到器件500的前侧。在一些实施例中，可以在将器件500接合到导电柱322p之前，可以在单独的工艺中将粘合层332添加到集成电路管芯324或器件500。
图48至图79示出了对先前讨论的实施例的变型的实施例，其结合了不同的和/或附加的部件。图48至图50示出了根据一些实施例的形成封装结构的工艺中的各个中间步骤，该封装结构包括其间形成有粘合剂的扇出式底部封装件和中介层。图48示出了如上关于图37所讨论的实施例。在图48中，在将中介衬底100连接到导电柱322p之前，粘合层332可以设置在中介衬底100和/或集成电路管芯324上。粘合层332可以是任何合适的粘合剂、环氧树脂、底部填充物、管芯附接膜(DAF)、热界面材料等。对于每个集成电路管芯324，粘合层332可以施加到集成电路管芯324的背侧，或者可以施加到中介衬底100的管芯附接区域。例如，可以在分割以分离集成电路管芯324之前，将粘合层332施加到集成电路管芯324的背侧，或者可以在分割以分离中介衬底100之前将粘合层332施加到中介衬底100的前侧。
在图48中，根据一些实施例，中介衬底100与导电柱322p对准。可以使用例如拾取和放置工具对准和放置中介衬底100。中介衬底100放置在再分布结构306上，使得导电连接件126与第一区域306A中的UBM 322和/或导电柱322p对准。
在图49中，在放置中介衬底100之后，回流导电连接件126以在相应的导电柱322p和导线106之间形成接头，将中介衬底100物理地和电气地连接到第一再分布结构306。可以形成密封剂334，诸如以上关于图38所讨论的。
在图50中，去除载体衬底302，诸如以上关于图41所讨论的。导电连接件352形成在再分布结构306上方，诸如以上关于图42所讨论的。器件500可以安装到中介衬底100，诸如以上关于图43所讨论的，以形成封装件600。封装件600可以安装到封装衬底650，诸如上面参考图44所讨论的。
图51示出了如上关于图36所讨论的实施例。在安装集成电路管芯324之后，可以在再分布结构306上方形成密封剂334，以横向围绕集成电路管芯324和导电柱322p。在一些实施例中，密封剂334还可以在集成电路管芯324和/或导电柱322p的顶面上方延伸。然后可以通过去除工艺去除密封剂334的上部，以使导电柱322p的顶面彼此齐平。在一些实施例中，也可以通过去除工艺使导电柱322p的顶面与集成电路管芯324的顶面齐平。去除工艺可以是例如CMP和/或回蚀刻工艺。可以使用与以上关于图38讨论的那些类似的工艺和材料来形成密封剂334。
在图52中，在将中介衬底100连接到导电柱322p之前，粘合层332可以设置在中介衬底100和/或集成电路管芯324上。粘合层332可以类似于图48的粘合层332。中介衬底100与导电柱322p对准。可以使用例如拾取和放置工具对准和放置中介衬底100。中介衬底100放置在密封剂334上，使得导电连接件126与第一区域306A中的导电柱322p对准。
在图53中，在放置中介衬底100之后，回流导电连接件126以在相应的导电柱322p和导线106之间形成接头，将中介衬底100物理地和电气地连接到第一再分布结构306。粘合层332可以***在中介衬底100和集成电路管芯324之间，使得粘合层332接触中介衬底100和集成电路管芯324。
在图54中，去除载体衬底302，诸如以上关于图41所讨论的。在再分布结构306上方形成导电连接件352，诸如以上关于图42所讨论的。器件500可以安装到中介衬底100，诸如以上关于图43所讨论的，以形成封装件600。封装件600可以安装到封装衬底650，诸如上面参考图44所讨论的。
图55至图70示出了根据一些实施例的形成封装结构的工艺中的各个中间步骤，该封装结构包括扇出式底部封装件和其中形成有空腔或贯通孔的中介层。在图55中，提供了中介衬底100，其具有形成在阻焊层124中的空腔124c。空腔124c可以以类似于上面参照图11所讨论的空腔130的形成的方式形成。可以形成空腔124c，使得一旦中介衬底100安装到导电柱322p和/或UBM 322，增强结构120和/或增强结构122更靠近集成电路管芯324。在一些实施例中，空腔124c的尺寸和位置可以设置成允许集成电路管芯324在安装时凹入空腔124c中。这可以有助于减小完成的封装的总高度，以及提供从集成电路管芯324到增强结构120和/或增强结构122的更好的散热。
根据一些实施例，中介衬底100与导电柱322p对准。可以使用例如拾取和放置工具对准和放置中介衬底100。中介衬底100放置在再分布结构306上，使得导电连接件126与第一区域306A中的UBM 322和/或导电柱322p对准。
在图56中，在放置中介衬底100之后，回流导电连接件126以在相应的导电柱322p和导线106之间形成接头，将中介衬底100物理地和电气地连接到第一再分布结构306。可以形成密封剂334，诸如以上关于图38所讨论的。在一些实施例中，密封剂334可以流到集成电路管芯324和中介衬底100之间的空间，使得密封剂334设置在集成电路管芯324的顶面和中介衬底100的衬底核心110的底部之间。
在图57中，去除载体衬底302，诸如以上关于图41所讨论的。导电连接件352形成在再分布结构306上方，诸如以上关于图42所讨论的。器件500可以安装到中介衬底100，诸如以上关于图43所讨论的，以形成封装件600。封装件600可以安装到封装衬底650，诸如上面参考图44所讨论的。
在图58中，提供了中介衬底100，其具有形成在阻焊层124中的开口124o，诸如以上关于图55所讨论的。在将中介衬底100连接到导电柱322p之前，粘合层332可以设置在中介衬底100和/或集成电路管芯324上。粘合层332可以类似于图48的粘合层332。中介衬底100与导电柱322p对准。可以使用例如拾取和放置工具对准和放置中介衬底100。中介衬底100放置在再分布结构306上，使得导电连接件126与第一区域306A中的导电柱322p对准。
在图59中，在放置中介衬底100之后，回流导电连接件126以在对应的导电柱322p和导线106之间形成接头，将中介衬底100物理地和电连接到第一再分布结构306。粘合层332可以***在中介衬底100和集成电路管芯324之间，使得粘合层332接触中介衬底100和集成电路管芯324。
在图60中，去除载体衬底302，诸如以上关于图41所讨论的。导电连接件352形成在再分布结构306上方，诸如以上关于图42所讨论的。器件500可以安装到中介衬底100，诸如以上关于图43所讨论的，以形成封装件600。封装件600可以安装到封装衬底650，诸如上面参考图44所讨论的。
在图61中，提供了中介衬底100，其具有形成在衬底核心110中的空腔130(参见图11)。空腔130可以形成为使得其与集成电路管芯324对准，使得一旦中介衬底100安装到导电柱322p和/或UBM 322，集成电路管芯324就至少部分地设置在空腔130内。这可以帮助减小完成的封装件的总高度。增强结构120和/或增强结构122还可以提供支撑和集成电路管芯324的散热。
根据一些实施例，中介衬底100与导电柱322p对准。可以使用例如拾取和放置工具对准和放置中介衬底100。中介衬底100放置在再分布结构306上，使得导电连接件126与第一区域306A中的导电柱322p对准。
在图62中，在放置中介衬底100之后，回流导电连接件126以在相应的导电柱322p和导线106之间形成接头，将中介衬底100物理地和电气地连接到第一再分布结构306。可以形成密封剂334，诸如以上关于图38所讨论的。在一些实施例中，密封剂334可以流到集成电路管芯324和中介衬底100之间的空间，使得密封剂334设置在空腔130中的集成电路管芯324的顶面和中介衬底100的衬底核心110的底部之间。
在一些实施例中，在将中介衬底100连接到导电柱322p之后，集成电路管芯324可以至少部分地设置在空腔130中(参见图61)。
在图63中，去除载体衬底302，诸如以上关于图41所讨论的。在再分布结构306上方形成导电连接件352，诸如以上关于图42所讨论的。器件500可以安装到中介衬底100，诸如以上关于图43所讨论的，以形成封装件600。封装件600可以安装到封装衬底650，诸如上面参考图44所讨论的。
在图64中，提供了中介衬底100，其具有形成在其中的空腔130，诸如以上关于图61所讨论的。在将中介衬底100连接到导电柱322p之前，粘合层332可以设置在中介衬底100和/或集成电路管芯324上。粘合层332可以类似于图48的粘合层332。中介衬底100与导电柱322p对准。可以使用例如拾取和放置工具对准和放置中介衬底100。中介衬底100放置在再分布结构306上，使得导电连接件126与第一区域306A中的导电柱322p对准。
在图65中，在放置中介衬底100之后，回流导电连接件126以在对应的导电柱322p和导线106之间形成接头，将中介衬底100物理地和电气地连接到第一再分布结构306。粘合层332可以***在中介衬底100和集成电路管芯324之间，使得粘合层332接触中介衬底100和集成电路管芯324。
在一些实施例中，在将中介衬底100连接到导电柱322p之后，集成电路管芯324可以至少部分地设置在空腔130中(参见图64)。
在图66中，去除载体衬底302，诸如以上关于图41所讨论的。在再分布结构306上方形成导电连接件352，诸如以上关于图42所讨论的。器件500可以安装到中介衬底100，诸如以上关于图43所讨论的，以形成封装件600。封装件600可以安装到封装衬底650，诸如上面参考图44所讨论的，以形成封装件700。
在图67中，提供了中介衬底100，其具有形成在衬底核心110中的贯通孔140(参见图12)。贯通孔140可以形成为使得其与集成电路管芯324对准，使得一旦中介衬底100安装到导电柱322p和/或UBM 322，集成电路管芯324至少部分地设置在贯通孔140内。在一些实施例中，集成电路管芯324可以安装在贯通孔140中，使得集成电路管芯324的顶面与中介衬底100的顶面齐平或低于中介衬底100的顶面。这可以减小完成的封装件的总高度。增强结构120和/或增强结构122可以设置在中介衬底100的外周部分中。
根据一些实施例，中介衬底100与导电柱322p或UBM 322对准。可以使用例如拾取和放置工具对准和放置中介衬底100。中介衬底100放置在再分布结构306上，使得导电连接件126与第一区域306A中的导电柱322p或UBM 322对准。
在图68中，在放置中介衬底100之后，回流导电连接件126以在对应的导电柱322p或UBM 322与导线106之间形成接头，将中介衬底100物理地和电气地连接到第一再分布结构306。可以形成密封剂334，诸如以上关于图38所讨论的。在一些实施例中，密封剂334可以流到集成电路管芯324和中介衬底100周围，使得密封剂334***在集成电路管芯324的侧面和中介衬底100的贯通孔140的侧壁之间。密封剂334也可以在中介层的顶面上方流动。可以使用诸如CMP和/或回蚀刻工艺的去除工艺使密封剂334的顶面与中介衬底100和/或集成电路管芯324的顶面齐平。
在一些实施例中，在将中介衬底100连接到导电柱322p或UBM 322之后，集成电路管芯324可以至少部分地设置在贯通孔140中(参见图67)。
在图69中，去除载体衬底302，诸如以上关于图41所讨论的。在再分布结构306上方形成导电连接件352，诸如以上关于图42所讨论的。器件500可以安装到中介衬底100，诸如以上关于图43所讨论的，以形成封装件600。封装件600可以安装到封装衬底650，诸如上面参考图44所讨论的，以形成封装件700。
在图70中，在将中介衬底100连接到导电柱322p之前，粘合层332可以设置在器件500和/或集成电路管芯324上。粘合层332可以类似于粘合剂图47的层332。粘合层332可以帮助提供更好的稳定性并且减小由于CTE不匹配引起的翘曲。粘合层332也可以是热化合物，以帮助从集成电路管芯324散发热量。中介衬底100与第一区域306A中的导电柱322p或UBM 322对准。可以使用例如拾取和放置工具对准和放置中介衬底100。中介衬底100放置在再分布结构306上，使得导电连接件126与第一区域306A中的导电柱322p或UBM 322对准。
图71至图79示出了与上面参照图44至图70讨论的那些类似的各种实施例，除了使用中介衬底200之外。如上所述，中介衬底200具有至少两个核心衬底层，核心衬底层中形成有凹陷接合焊盘，例如，核心衬底层如图71所示的衬底核心110和衬底核心210。图71还示出了中介衬底200具有穿过顶部衬底核心210形成的凹槽250，凹槽250暴露下面的凹陷接合焊盘113p。中介衬底200还示出为具有衬于凹槽250上的金属衬垫260，诸如上面参考图21所讨论的。应当理解，金属衬垫260是可选的，即使它在下面讨论的附图中示出。例如在图71中示出了增强结构120和增强结构220，其形成在中介衬底200中。如上面关于图17至图25所讨论的，可以可选地省略任何增强结构120、122和/或220。应当理解，尽管为了上下文示出了增强结构120和220，但是包括不具有增强结构120、122和/或220的实施例。
当附加器件或封装件接合到凹陷接合焊盘113p时，中介衬底200中的凹陷250降低了整体封装高度。深凹槽还提供用于接合附加器件或封装件的良好对准。即使没有可选的增强结构120、122或220，中介衬底200仍提供一些结构支撑并且有助于减小翘曲。
在图71中，根据一些实施例，中介衬底200与导电柱322p对准。可以使用例如拾取和放置工具对准和放置中介衬底200。中介衬底200放置在再分布结构306上，使得导电连接件126与第一区域306A中的导电柱322p对准。
在放置中介衬底200之后，回流导电连接件126以在对应的导电柱322p和/或UBM322与导线106之间形成接头，将中介衬底200物理地和电气地连接到第一再分布结构306。如图71所示，在一些实施例中，导电连接件126可以与导电连接件126a从中介衬底200延伸到UBM 322。可以形成密封剂334，诸如上面参考图38所讨论的。
在图72中，去除载体衬底302，诸如以上关于图41所讨论的。在再分布结构306上方形成导电连接件352，诸如以上关于图42所讨论的。器件500可以安装到中介衬底200，诸如以上关于图43所讨论的，以形成封装件600。封装件600可以安装到封装衬底650，诸如上面参考图44所讨论的，以形成封装800。
在图73中，在将中介衬底200连接到导电柱322p之前，粘合层332可以设置在器件500和/或集成电路管芯324上。粘合层332可以类似于图47的粘合层332。
在图74中，提供了中介衬底200，其中形成有空腔230(参见图27至图29)。空腔230可以形成为使得其与集成电路管芯324对准，使得一旦中介衬底200安装到导电柱322p，集成电路管芯324至少部分地设置在空腔230内。这有助于减小完成的封装件的整体高度。空腔230的高度可以如上面关于图22至图24和图27至图29所讨论的那样变化。增强结构120和/或增强结构122和/或增强结构220也可以提供支撑和集成电路管芯324的散热。
根据一些实施例，中介衬底200与导电柱322p对准。可以使用例如拾取和放置工具对准和放置中介衬底200。中介衬底200放置在再分布结构306上，使得导电连接件126与第一区域306A中的导电柱322p对准。
在放置中介衬底200之后，回流导电连接件126以在相应的导电柱322p和导线106之间形成接头，将中介衬底200物理地和电气地连接到第一再分布结构306。可以形成密封剂334，诸如以上关于图38讨论的。在一些实施例中，密封剂334可以流到集成电路管芯324和中介衬底200之间的空间，使得密封剂334设置在空腔230中的集成电路管芯324的顶面和中介衬底200的衬底核心110的底部之间。
在一些实施例中，在将中介衬底200连接到导电柱322p之后，集成电路管芯324可以至少部分地设置在空腔230中。
在图75中，去除载体衬底302，诸如以上关于图41所讨论的。在再分布结构306上方形成导电连接件352，诸如以上关于图42所讨论的。器件500可以安装到中介衬底200，诸如上面参考图43所讨论的，以形成封装件600。因为中介衬底200具有凹陷接合焊盘113p，所以相对于接合焊盘没有凹陷，使用较大的导电连接件536牢固地附接器件500。凹陷接合焊盘113p还可以帮助减小整体封装件高度。封装件600可以安装到封装衬底650，诸如以上关于图44所讨论的。
在图76中，在将中介衬底200连接到导电柱322p之前，粘合层332可以设置在器件500和/或集成电路管芯324上。粘合层332可以类似于图47的粘合层332。
在图77中，提供了中介衬底200，其中形成有贯通孔240(参见例如图25或图30)。贯通孔240可以形成为使得其与集成电路管芯324对准，使得一旦中介衬底200安装到导电柱322p和/或UBM 322，集成电路管芯324至少部分地设置在贯通孔240内。这有助于减小完成的封装件的整体高度。在一些实施例中，集成电路管芯324可以安装在贯通孔240中，使得集成电路管芯324的顶面与中介衬底200的顶面齐平或低于中介衬底200的顶面。增强结构120和/或者增强结构122和/或增强结构220可以设置在中介衬底200的外周部分中，并且可以提供支撑和集成电路管芯324的散热。
根据一些实施例，中介衬底200与导电柱322p和/或UBM 322对准。可以使用例如拾取和放置工具对准和放置中介衬底200。中介衬底200放置在再分布结构306上，使得导电连接件126与第一区域306A中的导电柱322p和/或UBM 322对准。
在放置中介衬底200之后，回流导电连接件126以在相应的导电柱322p和/或UBM322与导线106之间形成接头，将中介衬底200物理地和电气地连接到第一再分布结构306。可以形成密封剂334，诸如以上关于图38所讨论的。在一些实施例中，密封剂334可以在集成电路管芯324周围和上方流动，诸如以上关于图68所描述的。
在一些实施例中，在将中介衬底200连接到导电柱322p和/或UBM 322之后，集成电路管芯324可以至少部分地设置在贯通孔240中。
在图78中，去除载体衬底302，诸如以上关于图41所讨论的。在再分布结构306上方形成导电连接件352，诸如以上关于图42所讨论的。器件500可以安装到中介衬底200，诸如上面参考图43所讨论的，以形成封装件600。因为中介衬底200具有凹陷接合焊盘113p，所以相对于接合焊盘没有凹陷，使用较大的导电连接件536牢固地附接器件500。凹陷接合焊盘还有助于减小整体封装件高度。封装件600可以安装到封装衬底650，诸如以上关于图44所讨论的。
在图79中，在将中介衬底200连接到导电柱322p和/或UBM 322之前，粘合层332可以设置在器件500和/或集成电路管芯324上。粘合层332可以类似于图47的粘合层332。
实施例提供了一种接合到封装器件的中介层，其中中介层包括增强结构120、不规则增强结构122、增强结构220或它们的组合。增强结构提供刚性、散热，有助于减小应力和封装件的翘曲。可以在中介层和集成电路管芯之间使用粘合层以改善粘附和/或散热。在一些实施例中，可以在将中介层接合到封装器件之前形成模塑料，而在其他实施例中，可以在将中介层接合到封装器件之后形成模塑料。
在一些实施例中，可以在中介层中形成空腔或贯通孔，以通过使空腔或贯通孔与封装器件的集成电路管芯对准，使得集成电路管芯至少部分地设置在空腔或贯通孔中来帮助减小封装件的总高度。在使用空腔的情况下，可以在中介层和集成电路管芯之间使用粘合层。在使用贯通孔的情况下，可以在集成电路管芯和接合到中介层的顶部的上面的器件之间使用粘合层。
在一些实施例中，中介层可以具有至少第二核心衬底层，使得可以在两个核心衬底层之间形成凹陷接合焊盘。凹陷接合焊盘提供了一个强大的界面点，用于将器件安装在中介层的顶部。凹陷接合焊盘还有助于减小完成的封装件的整体高度。可以在中介层和安装在中介层的顶部的器件之间使用可选的粘合层。在一些实施例中，凹陷接合焊盘还可以包括金属衬垫，该金属衬垫衬于中介层中的开口到凹陷接合焊盘。在具有至少第二核心层的实施例中，可以从中介层中省略增强结构。
这些实施例中的每一个可以包括用于将中介层耦合到封装器件的耦合技术，该封装器件使用阶梯式接合焊盘，该阶梯式接合焊盘将金属柱嵌入来自中介层的焊料材料中。在一些实施例中，使用阶梯式接合焊盘的耦合技术可以用于将器件直接安装到封装器件，而无需使用中介层。
实施例提供了各种方式来利用底部扇出式器件封装件和中介层(包括例如增强结构、凹陷接合焊盘和阶梯式接合焊盘)来增加完成的封装件的刚度和强度。一些实施例还使用技术来减小封装件的总高度，以有利地帮助节省空间并且通过较薄的组件提供更有效的散热。
虽然已经努力描述实施例的变型，但是应当理解，可以组合在此讨论的实施例中描述的技术以产生这些实施例的变型，其将来自一个实施例的方面与来自一个或多个其他实施例的方面相结合。这种组合不应该被认为过于繁琐或需要过多的实验，并且应该被认为是在本发明的范围内。
一个实施例是一种方法，包括在中介层的核心层中形成开口。在开口中形成增强结构，增强结构从中介层的第一表面延伸到中介层的第二表面，其中增强结构与中介层的导电部件电隔离。在中介层的第一表面处的中介层上形成第一连接件。中介层的第一连接件接合到第一封装器件的第二连接件。在中介层和第一封装器件之间形成模塑料。
在上述方法中，还包括：在所述第一封装器件的集成电路管芯和所述中介层之间形成粘合层，所述粘合层接触所述集成电路管芯和所述中介层。
在上述方法中，还包括：在所述中介层的所述核心层中形成空腔，其中，在将所述第一连接件接合到所述第二连接件之后，所述集成电路管芯至少部分地设置在所述空腔内。
在上述方法中，还包括：在所述中介层的所述核心层中形成空腔，其中，在将所述第一连接件接合到所述第二连接件之后，所述集成电路管芯至少部分地设置在所述空腔内，其中，所述空腔完全延伸穿过所述中介层以形成贯通孔。
在上述方法中，其中，所述中介层的所述核心层是第一核心层，所述方法还包括：形成所述中介层的第二核心层；以及在所述中介层的所述第二核心层中形成第二开口，所述第二开口暴露设置在所述第一核心层和所述第二核心层之间的凹陷接合焊盘。
在上述方法中，其中，所述中介层的所述核心层是第一核心层，所述方法还包括：形成所述中介层的第二核心层；以及在所述中介层的所述第二核心层中形成第二开口，所述第二开口暴露设置在所述第一核心层和所述第二核心层之间的凹陷接合焊盘，还包括：在所述第二开口中形成金属膜，所述金属膜衬于所述第二开口的侧壁和底部。
在上述方法中，其中，将所述中介层的所述第一连接件接合到所述第一封装器件的所述第二连接件包括：使所述第一连接件与所述第二连接件对准；以及回流共晶材料以将所述第一连接件耦合到所述第二连接件。
在上述方法中，其中，将所述中介层的所述第一连接件接合到所述第一封装器件的所述第二连接件包括：使所述第一连接件与所述第二连接件对准；以及回流共晶材料以将所述第一连接件耦合到所述第二连接件，其中，所述共晶材料横向密封所述第二连接件的第一垂直部分并且接触所述第二连接件的第二水平部分，所述第一垂直部分包括金属柱，所述第二水平部分包括阶梯，所述金属柱从所述阶梯突出。
在上述方法中，其中，将所述中介层的所述第一连接件接合到所述第一封装器件的所述第二连接件包括：使所述第一连接件与所述第二连接件对准；以及回流共晶材料以将所述第一连接件耦合到所述第二连接件，其中，所述共晶材料横向密封所述第二连接件的第一垂直部分并且接触所述第二连接件的第二水平部分，所述第一垂直部分包括金属柱，所述第二水平部分包括阶梯，所述金属柱从所述阶梯突出，其中，所述共晶材料位于所述第二水平部分的横向范围内。
另一个实施例是一种方法，包括使第一封装元件的第一连接件与第二封装元件的第二连接件对准，第一连接件包括焊接材料，每个第二连接件包括从金属阶梯突出的金属柱。第一连接件与第二连接件接触，并且回流焊料材料，其中焊料材料流动以围绕每个金属柱并且接触每个金属阶梯。围绕金属柱的焊料材料的部分位于金属阶梯的横向范围内。
在上述方法中，其中，所述第一封装元件包括中介层或集成电路管芯，并且所述第二封装元件对应于底部扇出式封装件。
在上述方法中，还包括：在回流所述焊料材料之后，在所述第一封装元件和所述第二封装元件沉积模塑料，所述模塑料围绕所述焊料材料。
在上述方法中，还包括：在回流所述焊料材料之后，在所述第一封装元件和所述第二封装元件沉积模塑料，所述模塑料围绕所述焊料材料，其中，所述第二封装元件在所述第一封装元件的第一表面处耦合到所述第一封装元件，所述方法还包括：将第三封装元件耦合到所述第一封装元件的第二表面，所述第二表面与所述第一表面相对。
在上述方法中，还包括：在所述第一封装元件和所述第二封装元件之间形成热粘合层，所述热粘合层接触所述第一封装元件与所述第二封装元件的集成电路管芯。
在上述方法中，其中，所述第一封装元件包括一个或多个核心衬底层，所述核心衬底层具有设置在其中的增强结构，每个所述增强结构是电浮动的。
另一实施例是一种结构，包括第一器件封装件，第一器件封装件包括具有有源侧的集成电路管芯，有源侧面向下。第一器件封装件还包括耦合到集成电路管芯的一个或多个接触件的再分布结构和设置在再分布结构的上表面处的第一接触件。该结构还包括中介层，中介层包括衬底核心层和一个或多个增强结构，衬底核心层具有设置在衬底核心层中的一个或多个金属通孔，一个或多个增强结构设置在衬底核心层中。一个或多个增强结构是电解耦的。第二接触件设置在中介层的下表面处，第一接触件耦合到相应的第二接触件。
在上述结构中，其中，所述中介层还包括：金属化件，形成在所述衬底核心层上，所述金属化件包括接合焊盘；第二衬底核心层，形成在所述金属化件上方；以及第三接触件，形成为穿过所述第二衬底核心层并且耦合到所述接合焊盘。
在上述结构中，其中，所述中介层还包括：金属化件，形成在所述衬底核心层上，所述金属化件包括接合焊盘；第二衬底核心层，形成在所述金属化件上方；以及第三接触件，形成为穿过所述第二衬底核心层并且耦合到所述接合焊盘，其中，所述中介层还包括围绕每个所述第三接触件的侧面和底部的金属衬垫层，所述金属衬垫层***在所述第三接触件和所述接合焊盘之间。
在上述结构中，其中，在顶视图中，所述一个或多个增强结构的总面积在所述衬底核心层的总面积的5％和80％之间。
在上述结构中，其中，每个所述第二接触件包括设置在金属肩部的顶部上的金属柱，其中，每个所述第一接触件包括电耦合到所述一个或多个金属通孔的相应的金属通孔的焊料材料，其中，所述焊料材料密封所述金属柱，并且其中，所述焊料材料的横向范围在所述金属肩部的横向范围内。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并且不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (20)

1.一种形成封装件结构的方法，包括：
在中介层的核心层中形成开口；
在所述开口中形成增强结构，所述增强结构从所述中介层的第一表面延伸到所述中介层的第二表面，所述增强结构与所述中介层的导电部件电隔离；
在所述中介层的所述第一表面处的所述中介层上形成第一连接件；
将所述中介层的所述第一连接件接合到第一封装器件的第二连接件；以及
在所述中介层和所述第一封装器件之间形成模塑料，
其中，所述第二连接件包括从阶梯垂直延伸的金属柱，其中，将所述中介层的所述第一连接件接合到所述第一封装器件的所述第二连接件包括：
使所述第一连接件与所述第二连接件对准，其中，所述第一连接件包括共晶材料；以及
回流所述共晶材料以将所述第一连接件耦合到所述第二连接件，
其中，所述共晶材料密封所述金属柱，所述共晶材料的横向范围在所述阶梯的横向范围内。
2.根据权利要求1所述的方法，还包括：
在所述第一封装器件的集成电路管芯和所述中介层之间形成粘合层，所述粘合层接触所述集成电路管芯和所述中介层。
3.根据权利要求2所述的方法，还包括：
在所述中介层的所述核心层中形成空腔，其中，在将所述第一连接件接合到所述第二连接件之后，所述集成电路管芯至少部分地设置在所述空腔内。
4.根据权利要求3所述的方法，其中，所述空腔完全延伸穿过所述中介层以形成贯通孔。
5.根据权利要求1所述的方法，其中，所述中介层的所述核心层是第一核心层，所述方法还包括：
形成所述中介层的第二核心层；以及
在所述中介层的所述第二核心层中形成第二开口，所述第二开口暴露设置在所述第一核心层和所述第二核心层之间的凹陷接合焊盘。
6.根据权利要求5所述的方法，还包括：
在所述第二开口中形成金属膜，所述金属膜衬于所述第二开口的侧壁和底部。
7.根据权利要求1所述的方法，其中，所述增强结构与所述中介层的导电部件由不同的材料形成。
8.根据权利要求1所述的方法，其中，所述共晶材料接触所述第二连接件的阶梯。
9.根据权利要求1所述的方法，其中，在顶视图中，所述增强结构的总面积在所述核心层的总面积的5％和80％之间。
10.一种形成封装件结构的方法，包括：
使第一封装元件的第一连接件与第二封装元件的第二连接件对准，所述第一连接件包括焊料材料，每个所述第二连接件包括从金属阶梯突出的金属柱；
使所述第一连接件与所述第二连接件接触；
回流所述焊料材料，所述焊料材料流动以围绕每个所述金属柱并且接触每个所述金属阶梯，其中，围绕所述金属柱的所述焊料材料的部分位于所述金属阶梯的横向范围内，
其中，所述第一封装元件包括一个或多个核心衬底层，所述核心衬底层具有设置在其中的增强结构，每个所述增强结构是电浮动的。
11.根据权利要求10所述的方法，其中，所述第一封装元件包括中介层或集成电路管芯，并且所述第二封装元件对应于底部扇出式封装件。
12.根据权利要求10所述的方法，还包括：
在回流所述焊料材料之后，在所述第一封装元件和所述第二封装元件沉积模塑料，所述模塑料围绕所述焊料材料。
13.根据权利要求12所述的方法，其中，所述第二封装元件在所述第一封装元件的第一表面处耦合到所述第一封装元件，所述方法还包括：
将第三封装元件耦合到所述第一封装元件的第二表面，所述第二表面与所述第一表面相对。
14.根据权利要求10所述的方法，还包括：
在所述第一封装元件和所述第二封装元件之间形成热粘合层，所述热粘合层接触所述第一封装元件与所述第二封装元件的集成电路管芯。
15.根据权利要求10所述的方法，还包括：在所述一个或多个核心衬底层中形成空腔。
16.一种封装件结构，包括：
第一器件封装件，所述第一器件封装件包括：
具有有源侧的集成电路管芯，所述有源侧面向下，
再分布结构，耦合到所述集成电路管芯的一个或多个接触件，和
第一接触件，设置在所述再分布结构的上表面处；以及
中介层，所述中介层包括：
衬底核心层，
一个或多个金属通孔，设置在所述衬底核心层中，
一个或多个增强结构，设置在所述衬底核心层中，所述一个或多个增强结构是电解耦的，和
第二接触件，设置在所述中介层的下表面处，所述第一接触件耦合到相应的所述第二接触件，
其中，每个所述第二接触件包括设置在金属肩部的顶部上的金属柱，其中，每个所述第一接触件包括电耦合到所述一个或多个金属通孔的相应的金属通孔的焊料材料，其中，所述焊料材料密封所述金属柱，并且其中，所述焊料材料的横向范围在所述金属肩部的横向范围内。
17.根据权利要求16所述的封装件结构，其中，所述中介层还包括：
金属化件，形成在所述衬底核心层上，所述金属化件包括接合焊盘；
第二衬底核心层，形成在所述金属化件上方；以及
第三接触件，形成为穿过所述第二衬底核心层并且耦合到所述接合焊盘。
18.根据权利要求17所述的封装件结构，其中，所述中介层还包括围绕每个所述第三接触件的侧面和底部的金属衬垫层，所述金属衬垫层***在所述第三接触件和所述接合焊盘之间。
19.根据权利要求16所述的封装件结构，其中，在顶视图中，所述一个或多个增强结构的总面积在所述衬底核心层的总面积的5％和80％之间。
20.根据权利要求16所述的封装件结构，其中，所述一个或多个增强结构与所述一个或多个金属通孔由不同的材料形成。
CN201910917900.5A 2018-09-28 2019-09-26 封装件及其形成方法 Active CN110970312B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862738918P 2018-09-28 2018-09-28
US62/738,918 2018-09-28
US16/371,917 US11164754B2 (en) 2018-09-28 2019-04-01 Fan-out packages and methods of forming the same
US16/371,917 2019-04-01

Publications (2)

Publication Number Publication Date
CN110970312A CN110970312A (zh) 2020-04-07
CN110970312B true CN110970312B (zh) 2022-03-04

Family

ID=69781285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910917900.5A Active CN110970312B (zh) 2018-09-28 2019-09-26 封装件及其形成方法

Country Status (4)

Country Link
KR (2) KR102383912B1 (zh)
CN (1) CN110970312B (zh)
DE (1) DE102019117199A1 (zh)
TW (1) TWI754839B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552029B2 (en) 2020-09-04 2023-01-10 Micron Technology, Inc. Semiconductor devices with reinforced substrates
TWI789682B (zh) * 2021-01-15 2023-01-11 友達光電股份有限公司 封裝結構及其製作方法
CN113130420A (zh) * 2021-03-19 2021-07-16 南通越亚半导体有限公司 一种嵌埋封装结构及其制造方法
US11804445B2 (en) * 2021-04-29 2023-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming chip package structure
US11817324B2 (en) * 2021-05-13 2023-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Info packages including thermal dissipation blocks
US20230260942A1 (en) * 2022-02-16 2023-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bond routing structure for stacked wafers
CN116417353B (zh) * 2023-04-07 2023-11-03 江苏中科智芯集成科技有限公司 一种半导体封装结构的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386113A (zh) * 2010-09-03 2012-03-21 新科金朋有限公司 一种半导体器件及其制造方法
CN202423279U (zh) * 2011-12-29 2012-09-05 日月光半导体制造股份有限公司 多芯片晶圆级半导体封装构造
CN103681368A (zh) * 2012-09-14 2014-03-26 新科金朋有限公司 半导体装置和将线柱形成为fo-wlp中的垂直互连的方法
CN103811448A (zh) * 2012-11-07 2014-05-21 台湾积体电路制造股份有限公司 弯曲轮廓的堆叠封装件接头
CN105101636A (zh) * 2014-05-23 2015-11-25 三星电机株式会社 印刷电路板、其制造方法及具有印刷电路板的堆叠封装件
CN105934822A (zh) * 2014-01-23 2016-09-07 高通股份有限公司 基板和形成基板的方法
CN106558574A (zh) * 2016-11-18 2017-04-05 华为技术有限公司 芯片封装结构和方法
CN107195618A (zh) * 2016-03-15 2017-09-22 台湾积体电路制造股份有限公司 重布线路结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2206145A4 (en) * 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
US8193039B2 (en) * 2010-09-24 2012-06-05 Advanced Micro Devices, Inc. Semiconductor chip with reinforcing through-silicon-vias
US9385052B2 (en) * 2012-09-14 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over carrier for testing at interim stages
KR102134133B1 (ko) * 2013-09-23 2020-07-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9527723B2 (en) * 2014-03-13 2016-12-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming microelectromechanical systems (MEMS) package
KR102372300B1 (ko) * 2015-11-26 2022-03-08 삼성전자주식회사 스택 패키지 및 그 제조 방법
KR102400534B1 (ko) * 2016-12-28 2022-05-20 삼성전기주식회사 팬-아웃 반도체 패키지 모듈

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386113A (zh) * 2010-09-03 2012-03-21 新科金朋有限公司 一种半导体器件及其制造方法
CN202423279U (zh) * 2011-12-29 2012-09-05 日月光半导体制造股份有限公司 多芯片晶圆级半导体封装构造
CN103681368A (zh) * 2012-09-14 2014-03-26 新科金朋有限公司 半导体装置和将线柱形成为fo-wlp中的垂直互连的方法
CN103811448A (zh) * 2012-11-07 2014-05-21 台湾积体电路制造股份有限公司 弯曲轮廓的堆叠封装件接头
CN105934822A (zh) * 2014-01-23 2016-09-07 高通股份有限公司 基板和形成基板的方法
CN105101636A (zh) * 2014-05-23 2015-11-25 三星电机株式会社 印刷电路板、其制造方法及具有印刷电路板的堆叠封装件
CN107195618A (zh) * 2016-03-15 2017-09-22 台湾积体电路制造股份有限公司 重布线路结构
CN106558574A (zh) * 2016-11-18 2017-04-05 华为技术有限公司 芯片封装结构和方法

Also Published As

Publication number Publication date
TWI754839B (zh) 2022-02-11
KR102494297B1 (ko) 2023-02-06
DE102019117199A1 (de) 2020-04-02
CN110970312A (zh) 2020-04-07
KR102383912B1 (ko) 2022-04-08
KR20220045950A (ko) 2022-04-13
KR20200037066A (ko) 2020-04-08
TW202032679A (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
US11164754B2 (en) Fan-out packages and methods of forming the same
US20210384120A1 (en) Semiconductor packages and methods of forming same
US11652063B2 (en) Semiconductor package and method of forming the same
US10950577B2 (en) Redistribution layers in semiconductor packages and methods of forming same
US10950575B2 (en) Package structure and method of forming the same
US10037963B2 (en) Package structure and method of forming the same
CN110957281B (zh) 集成电路封装件和方法
US11177201B2 (en) Semiconductor packages including routing dies and methods of forming same
US11417604B2 (en) Dense redistribution layers in semiconductor packages and methods of forming the same
KR102397032B1 (ko) 반도체 디바이스 및 제조 방법
US10304801B2 (en) Redistribution layers in semiconductor packages and methods of forming same
CN110970312B (zh) 封装件及其形成方法
US11942403B2 (en) Integrated circuit package and method
KR102329567B1 (ko) 반도체 패키지 및 그를 형성하는 방법
US11158619B2 (en) Redistribution layers in semiconductor packages and methods of forming same
CN113140516A (zh) 封装件及其形成方法
CN112864119A (zh) 集成电路封装件及其形成方法
CN112530818A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant