KR20100039129A - Plasma display apparatus - Google Patents

Plasma display apparatus Download PDF

Info

Publication number
KR20100039129A
KR20100039129A KR1020080098360A KR20080098360A KR20100039129A KR 20100039129 A KR20100039129 A KR 20100039129A KR 1020080098360 A KR1020080098360 A KR 1020080098360A KR 20080098360 A KR20080098360 A KR 20080098360A KR 20100039129 A KR20100039129 A KR 20100039129A
Authority
KR
South Korea
Prior art keywords
scan
period
group
voltage
down period
Prior art date
Application number
KR1020080098360A
Other languages
Korean (ko)
Inventor
김형재
박동현
김석호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020080098360A priority Critical patent/KR20100039129A/en
Publication of KR20100039129A publication Critical patent/KR20100039129A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

PURPOSE: A plasma display apparatus is provided to improve image quality of a display by reducing an erroneous discharge of a panel. CONSTITUTION: A plasma display apparatus comprises a plurality of scan electrodes, a plurality of sustain electrodes, and a plurality of address electrodes. A plurality of scan electrodes divides into two or more groups. At least one subfield comprises a first set-down period, a first scan period, a second set-down period, and a second scan period. The first set-down period gradually drops a voltage applied to the first group. The first scan signal is supplied to the first group for the first sand period. The second set-down period gradually drops the voltage applied to the second group.

Description

플라즈마 디스플레이 장치{plasma display apparatus}Plasma display apparatus

본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 보다 상세하게는 플라즈마 디스플레이 패널을 구동시키는 장치에 관한 것이다.The present invention relates to a plasma display device, and more particularly, to an apparatus for driving a plasma display panel.

플라즈마 디스플레이 장치는 격벽이 형성된 배면기판 및 이와 대향되는 전면기판 사이에 복수의 방전셀들이 형성되는 패널을 포함하고, 입력되는 영상 신호에 따라 상기 복수의 방전셀들을 선택적으로 방전시켜 상기 방전에 의해 발생하는 진공 자외선이 형광체를 발광시키도록 함으로써 영상을 디스플레이하는 장치이다.The plasma display apparatus includes a panel in which a plurality of discharge cells are formed between a rear substrate having a partition wall and a front substrate opposite thereto, and is selectively generated by discharge of the plurality of discharge cells according to an input image signal. A device for displaying an image by causing vacuum ultraviolet rays to emit phosphors.

영상의 효과적인 디스플레이를 위해, 플라즈마 디스플레이 장치는 일반적으로 입력되는 영상 신호를 처리하여 패널에 포함된 복수의 전극들에 구동 신호를 공급하는 구동부로 출력하는 구동 제어 장치를 포함한다.In order to effectively display an image, a plasma display apparatus generally includes a driving control device which processes an input image signal and outputs the driving signal to a driving unit which supplies a driving signal to a plurality of electrodes included in the panel.

대화면의 플라즈마 디스플레이 장치의 경우, 패널 구동을 위한 시간 마진 (margin)이 부족하여, 패널을 안정적으로 고속 구동시키는 것이 필요하다.In the case of the plasma display apparatus of the large screen, the time margin for driving the panel is insufficient, and it is necessary to stably drive the panel at high speed.

본 발명의 기술적 과제는 플라즈마 디스플레이 패널의 고속 구동시 발생할 수 있는 어드레스 오방전을 감소시켜 디스플레이 영상의 화질을 개선하고 발열량을 감소시켜 보다 신뢰성 있는 플라즈마 디스플레이 장치를 제공하는데 있다.An object of the present invention is to provide a more reliable plasma display device by improving the image quality of the display image and reducing the amount of heat generated by reducing address mis-discharge that may occur during high-speed driving of the plasma display panel.

본발명에 따른 플라즈마 디스플레이 장치는, 상부기판에 형성되는 복수의 스캔전극 및 서스테인전극과 하부기판에 형성되는 복수의 어드레스전극을 구비하며, 복수의 스캔 전극은 제1, 2 그룹을 포함하는 적어도 2개 이상의 그룹으로 나뉘고, 복수의 서브필드들 중 적어도 어느 하나의 서브필드는 제1 그룹에 공급되는 전압이 점진적으로 하강하는 제1 셋다운구간; 제1 그룹에 제1 스캔신호를 공급하는 제1 스캔구간;제2 그룹에 공급되는 전압이 점진적으로 하강하는 제2 셋다운구간; 제2 그룹에 제2 스캔신호를 공급하는 제2 스캔구간을 순차적으로 포함하며, 제1 셋다운구간의 최저 전압과 제1 스캔구간의 최저 전압의 차이는 제2 셋다운구간의 최저 전압과 제2 스캔구간의 최저 전압의 차이와 상이한 것을 특징으로 한다.A plasma display device according to the present invention includes a plurality of scan electrodes and sustain electrodes formed on an upper substrate, and a plurality of address electrodes formed on a lower substrate, and the plurality of scan electrodes include at least two including first and second groups. At least one of the plurality of subfields includes: a first setdown period in which a voltage supplied to the first group gradually decreases; A first scan section for supplying a first scan signal to a first group; a second set-down section for gradually decreasing a voltage supplied to a second group; And a second scan section sequentially supplying a second scan signal to the second group, wherein a difference between the lowest voltage of the first setdown section and the lowest voltage of the first scan section is determined by the lowest voltage and the second scan section of the second setdown section. It is characterized by different from the difference in the lowest voltage of the interval.

본 발명에 따른 플라즈마 디스플레이 장치에 의하면, 패널의 어드레스 오방전을 감소시킬 수 있으며, 그로 인해 디스플레이 영상의 화질을 개선할 수 있다. 또한, 어드레스 전압을 낮춤으로써, 회로 소자의 발열량을 감소시켜, 플라즈마 디스플레이 장치의 신뢰성을 높일 수 있다.According to the plasma display device according to the present invention, the address mis-discharge of the panel can be reduced, thereby improving the image quality of the display image. In addition, by lowering the address voltage, the amount of heat generated by the circuit element can be reduced, thereby increasing the reliability of the plasma display device.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법 및 그를 이용한 플라즈마 디스플레이 장치에 관하여 상세히 설명한다. 도 1은 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 사시도로 도시한 것이다.Hereinafter, a method of driving a plasma display panel and a plasma display apparatus using the same will be described in detail with reference to the accompanying drawings. 1 is a perspective view illustrating an embodiment of a structure of a plasma display panel.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.As shown in FIG. 1, the plasma display panel includes a scan electrode 11, a sustain electrode 12, a sustain electrode pair formed on the upper substrate 10, and an address electrode 22 formed on the lower substrate 20. It includes.

상기 유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.The sustain electrode pairs 11 and 12 generally include transparent electrodes 11a and 12a and bus electrodes 11b and 12b formed of indium tin oxide (ITO), and the bus electrodes 11b and 12b. 12b) may be formed of a metal such as silver (Ag) or chromium (Cr) or a stack of chromium / copper / chromium (Cr / Cu / Cr) or a stack of chromium / aluminum / chromium (Cr / Al / Cr). . The bus electrodes 11b and 12b are formed on the transparent electrodes 11a and 12a to serve to reduce voltage drop caused by the transparent electrodes 11a and 12a having high resistance.

한편, 본 발명의 일실시예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전극(11b, 12b)이 적층된 구조 뿐만 아니라, 투명 전극(11a, 12a)이 없이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 재료등 다양한 재료가 가능할 것이다.Meanwhile, according to the exemplary embodiment of the present invention, the sustain electrode pairs 11 and 12 may not only have a structure in which the transparent electrodes 11a 12a and the bus electrodes 11b and 12b are stacked, but also the buses without the transparent electrodes 11a and 12a. Only the electrodes 11b and 12b may be configured. This structure does not use the transparent electrodes (11a, 12a), there is an advantage that can lower the cost of manufacturing the panel. The bus electrodes 11b and 12b used in this structure may be various materials such as photosensitive materials in addition to the materials listed above.

스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM, 15)가 배열된다.Light between the scan electrodes 11 and the sustain electrodes 12 between the transparent electrodes 11a and 12a and the bus electrodes 11b and 11c to absorb external light generated outside the upper substrate 10 to reduce reflection. A black matrix (BM, 15) is arranged that functions to block and to improve the purity and contrast of the upper substrate 10.

본 발명의 일실시예에 따른 블랙 매트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제 1 블랙 매트릭스(15)와 블랙층 또는 블랙 전극층이라고도 하는 제 2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있다. The black matrix 15 according to the exemplary embodiment of the present invention is formed on the upper substrate 10, the first black matrix 15 and the transparent electrodes 11a and 12a formed at positions overlapping the partition wall 21. And the second black matrices 11c and 12c formed between the bus electrodes 11b and 12b. Here, the first black matrix 15 and the second black matrices 11c and 12c, also referred to as black layers or black electrode layers, may be simultaneously formed and physically connected in the formation process, or may not be simultaneously formed and thus not physically connected. .

또한, 물리적으로 연결되어 형성되는 경우, 제 1 블랙 매트릭스(15)와 제 2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.In addition, when physically connected and formed, the first black matrix 15 and the second black matrix 11c and 12c may be formed of the same material, but may be formed of different materials when they are formed separately.

스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다.The upper dielectric layer 13 and the passivation layer 14 are stacked on the upper substrate 10 having the scan electrode 11 and the sustain electrode 12 side by side. Charged particles generated by the discharge are accumulated in the upper dielectric layer 13, and the protective electrode pairs 11 and 12 may be protected. The protective film 14 protects the upper dielectric layer 13 from sputtering of charged particles generated during gas discharge, and increases emission efficiency of secondary electrons.

또한, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(23)과 격벽(21)이 형성된다.In addition, the address electrode 22 is formed in a direction crossing the scan electrode 11 and the sustain electrode 12. In addition, the lower dielectric layer 23 and the partition wall 21 are formed on the lower substrate 20 on which the address electrode 22 is formed.

또한, 하부 유전체층(24)과 격벽(21)의 표면에는 형광체층(23)이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.In addition, the phosphor layer 23 is formed on the surfaces of the lower dielectric layer 24 and the partition wall 21. The partition wall 21 has a vertical partition wall 21a and a horizontal partition wall 21b formed in a closed shape, and physically distinguishes discharge cells, and prevents ultraviolet rays and visible light generated by the discharge from leaking into adjacent discharge cells.

본 발명의 일실시예에는 도 1에 도시된 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 적어도 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다. In an embodiment of the present invention, not only the structure of the partition wall 21 illustrated in FIG. 1, but also the structure of the partition wall 21 having various shapes may be possible. For example, a channel in which a channel usable as an exhaust passage is formed in at least one of the differential partition structure, the vertical partition 21a, or the horizontal partition 21b having different heights of the vertical partition 21a and the horizontal partition 21b. A grooved partition structure having a groove formed in at least one of the type partition wall structure, the vertical partition wall 21a, or the horizontal partition wall 21b may be possible.

여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.Here, in the case of the differential partition wall structure, the height of the horizontal partition wall 21b is more preferable, and in the case of the channel partition wall structure or the groove partition wall structure, it is preferable that a channel is formed or the groove is formed in the horizontal partition wall 21b. something to do.

한편, 본 발명의 일실시예에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상 뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.Meanwhile, in one embodiment of the present invention, although the R, G and B discharge cells are shown and described as being arranged on the same line, it may be arranged in other shapes. For example, a Delta type arrangement in which R, G, and B discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may be not only rectangular, but also various polygonal shapes such as a pentagon and a hexagon.

또한, 형광체층(23)은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.In addition, the phosphor layer 23 emits light by ultraviolet rays generated during gas discharge to generate visible light of any one of red (R), green (G), and blue (B). Here, an inert mixed gas such as He + Xe, Ne + Xe and He + Ne + Xe for discharging is injected into the discharge space provided between the upper / lower substrates 10 and 20 and the partition wall 21.

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.FIG. 2 illustrates an embodiment of an electrode arrangement of a plasma display panel, and a plurality of discharge cells constituting the plasma display panel are preferably arranged in a matrix form as shown in FIG. 2. The plurality of discharge cells are provided at the intersections of the scan electrode lines Y1 to Ym, the sustain electrode lines Z1 to Zm, and the address electrode lines X1 to Xn, respectively. The scan electrode lines Y1 to Ym may be driven sequentially or simultaneously, and the sustain electrode lines Z1 to Zm may be driven simultaneously. The address electrode lines X1 to Xn may be driven by being divided into odd-numbered lines and even-numbered lines, or sequentially driven.

도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상하 또는 좌우로 분할되어 구동될 수도 있다.Since the electrode arrangement shown in FIG. 2 is only an embodiment of the electrode arrangement of the plasma panel according to the present invention, the present invention is not limited to the electrode arrangement and driving method of the plasma display panel shown in FIG. 2. For example, a dual scan method in which two scan electrode lines among the scan electrode lines Y1 to Ym are simultaneously scanned is possible. In addition, the address electrode lines X1 to Xn may be driven by being divided up and down or left and right in the center portion of the panel.

도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.3 is a timing diagram illustrating an embodiment of a time division driving method by dividing a frame into a plurality of subfields. The unit frame may be divided into a predetermined number, for example, eight subfields SF1, ..., SF8 to realize time division gray scale display. Each subfield SF1, ... SF8 is divided into a reset section (not shown), an address section A1, ..., A8 and a sustain section S1, ..., S8.

여기서, 본 발명의 일실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.Here, according to an embodiment of the present invention, the reset period may be omitted in at least one of the plurality of subfields. For example, the reset period may exist only in the first subfield or may exist only in a subfield about halfway between the first subfield and all the subfields.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.In each address section A1, ..., A8, a display data signal is applied to the address electrode X, and scan pulses corresponding to each scan electrode Y are sequentially applied.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.In each of the sustain periods S1, ..., S8, a sustain pulse is alternately applied to the scan electrode Y and the sustain electrode Z to form wall charges in the address periods A1, ..., A8. Sustain discharge occurs in the discharge cells.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.The luminance of the plasma display panel is proportional to the number of sustain discharge pulses in the sustain discharge periods S1, ..., S8 occupied in the unit frame. When one frame forming one image is represented by eight subfields and 256 gradations, each subfield in turn has different sustains at a ratio of 1, 2, 4, 8, 16, 32, 64, and 128. The number of pulses can be assigned. In order to obtain luminance of 133 gradations, cells may be sustained by addressing the cells during the subfield 1 section, the subfield 3 section, and the subfield 8 section.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에 서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.The number of sustain discharges allocated to each subfield may be variably determined according to weights of the subfields according to the APC (Automatic Power Control) step. That is, in FIG. 3, a case in which one frame is divided into eight subfields has been described as an example. However, the present invention is not limited thereto, and the number of subfields forming one frame may be variously modified according to design specifications. Do. For example, a plasma display panel may be driven by dividing one frame into eight or more subfields, such as 12 or 16 subfields.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.The number of sustain discharges allocated to each subfield can be variously modified in consideration of gamma characteristics and panel characteristics. For example, the gray level assigned to subfield 4 may be lowered from 8 to 6, and the gray level assigned to subfield 6 may be increased from 32 to 34.

도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호에 대한 일실시예를 타이밍도로 도시한 것이다.4 is a timing diagram illustrating an embodiment of a drive signal for driving a plasma display panel.

상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함할 수 있다.The subfield is a wall formed by a pre-reset section and a pre-reset section for forming positive wall charges on the scan electrodes Y and negative wall charges on the sustain electrodes Z. It may include a reset section for initializing the discharge cells of the entire screen by using the charge distribution, an address section for selecting the discharge cells, and a sustain section for maintaining the discharge of the selected discharge cells. have.

리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋 다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.The reset section includes a setup section and a setdown section. In the setup section, rising ramp waveforms (Ramp-up) are simultaneously applied to all scan electrodes to generate fine discharges in all discharge cells. Thus, wall charges are generated. In the set down period, a falling ramp waveform (Ramp-down) falling at a positive voltage lower than the peak voltage of the rising ramp waveform (Ramp-up) is simultaneously applied to all the scan electrodes (Y), thereby erasing and discharging the discharge cells. Is generated, thereby eliminating unnecessary charges during wall charges and space charges generated by the setup discharges.

어드레스 구간에는 스캔 전극으로 부극성의 스캔 전압(Vsc)을 가지는 스캔 신호가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 신호가 인가된다. 이러한 상기 스캔 신호와 데이터 신호 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 어드레스 방전의 효율을 높이기 위해, 상기 어드레스 구간 동안 서스테인 바이어스 전압(Vzb)이 서스테인 전극에 인가된다.In the address period, a scan signal having a negative scan voltage Vsc is sequentially applied to the scan electrode, and at the same time, a positive data signal is applied to the address electrode X. The address discharge is generated by the voltage difference between the scan signal and the data signal and the wall voltage generated during the reset period, thereby selecting the cell. On the other hand, in order to increase the efficiency of the address discharge, a sustain bias voltage Vzb is applied to the sustain electrode during the address period.

상기 어드레스 구간동안, 복수의 스캔 전극(Y)은 2 이상의 그룹으로 나뉘어 그룹별로 순차적으로 스캔 신호들이 공급될 수 있으며, 상기 분할된 그룹들 각각은 다시 2 이상의 서브 그룹으로 나뉘어 상기 서브 그룹별로 순차적으로 스캔 신호들이 공급될 수 있다. 예를 들어 복수의 스캔 전극(Y)은 제1 그룹 및 제2 그룹으로 분할되고, 상기 제1 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급된 후, 상기 제2 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급될 수 있다.During the address period, the plurality of scan electrodes Y may be divided into two or more groups, and scan signals may be sequentially supplied to each group, and each of the divided groups may be further divided into two or more subgroups and sequentially, for each of the subgroups. Scan signals can be supplied. For example, the plurality of scan electrodes Y is divided into a first group and a second group, and scan signals are sequentially supplied to scan electrodes belonging to the first group, and then scan electrodes belonging to the second group The scan signals can be supplied sequentially.

본 발명에 따른 일실시예로서 복수의 스캔 전극들(Y)은 패널 상에 형성된 위치에 따라 우수(even) 번째에 위치하는 제1 그룹과 기수(odd) 번째에 위치하는 제2 그룹으로 분할될 수 있으며, 또 다른 실시예로서 패널의 중심을 기준으로 상측에 위치하는 제1 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.According to an embodiment of the present invention, the plurality of scan electrodes Y may be divided into a first group located at an even number and a second group located at an odd number according to a position formed on a panel. In another embodiment, the panel may be divided into a first group positioned above and a second group positioned below the center of the panel.

상기와 같은 방법에 의해 분할된 제1 그룹에 속하는 스캔 전극들을 다시 우수(even) 번째에 위치하는 제1 서브 그룹과 기수(odd) 번째에 위치하는 제2 서브 그룹으로 분할되거나, 상기 제1 그룹의 중심을 기준으로 상측에 위치하는 제1 서브 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.The scan electrodes belonging to the first group divided by the above method are further divided into a first subgroup located at an even number and a second subgroup located at an odd number, or the first group. The first subgroup positioned above and the second group positioned below may be divided based on the center of the.

서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 전압(Vs)을 가지는 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.In the sustain period, a sustain pulse having a sustain voltage Vs is alternately applied to the scan electrode and the sustain electrode to generate sustain discharge in the form of surface discharge between the scan electrode and the sustain electrode.

서스테인 구간에서 스캔 전극과 서스테인 전극에 교번적으로 공급되는 복수의 서스테인 신호들 중 첫번째 서스테인 신호 또는 마지막 서스테인 신호의 폭은 나머지 서스테인 펄스의 폭보다 클 수 있다.The width of the first sustain signal or the last sustain signal among the plurality of sustain signals alternately supplied to the scan electrode and the sustain electrode in the sustain period may be greater than the width of the remaining sustain pulses.

상기 서스테인 방전이 발생한 후, 어드레스 구간에서 선택된 온셀(ON cell)의 스캔 전극 또는 서스테인 전극에 남아있는 벽전하를 약한 방전을 발생시킴에 의해 소거시키는 소거 구간이 서스테인 구간 이후에 더 포함될 수 있다.After the sustain discharge occurs, an erase period for erasing the wall charge remaining in the scan electrode or the sustain electrode of the selected ON cell in the address period by generating a weak discharge may be further included after the sustain period.

상기 소거 구간은 복수의 서브필드 전체 또는 그 중 일부의 서브필드에 포함될 수 있으며, 서스테인 구간에서 마지막 서스테인 펄스가 인가되지 않은 전극에 상기 약한 방전을 위한 소거 신호가 인가되는 것이 바람직하다.The erase period may be included in all or some of the plurality of subfields, and the erase signal for the weak discharge is preferably applied to the electrode to which the last sustain pulse is not applied in the sustain period.

상기 소거 신호는 점진적으로 증가하는 램프(ramp) 형태의 신호, 저전압 광폭 펄스(low-voltage wide pulse), 고전압 협폭 펄스(high-voltage narrow pulse), 기하급수적으로 증가하는 신호(exponential signal) 또는 half-sinusoidal pulse 등이 사용될 수 있다.The cancellation signal is a ramp-type signal that gradually increases, a low-voltage wide pulse, a high-voltage narrow pulse, an exponential signal, or half Sinusoidal pulses can be used.

또한, 상기 약한 방전을 발생시키기 위해 스캔 전극 또는 서스테인 전극에 복수의 펄스가 순차적으로 인가될 수도 있다.In addition, a plurality of pulses may be sequentially applied to the scan electrode or the sustain electrode to generate the weak discharge.

도 4에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 일실시예로서, 상기 도 4에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.The driving waveforms shown in FIG. 4 are exemplary embodiments of signals for driving the plasma display panel according to the present invention, and the present invention is not limited to the waveforms shown in FIG. 4. For example, the pre-reset period may be omitted, and the polarity and the voltage level of the driving signals illustrated in FIG. 4 may be changed as necessary. After the sustain discharge is completed, an erase signal for erasing wall charge may be applied to the sustain electrode. May be authorized. In addition, the single sustain driving may be performed by applying the sustain signal to only one of the scan electrode (Y) and the sustain (Z) electrode to generate a sustain discharge.

스캔 전극들은 적어도 2개 이상의 그룹으로 분할 구동될 수 있다. 도 5는 플라즈마 디스플레이 패널의 스캔 전극을 2개의 그룹으로 나누어 구동시키는 일실시예를 나타내는 타이밍도이다. 상기 복수의 스캔 전극은 우수번째에 위치하는 상기 제1 그룹과 기수번째에 위치하는 상기 제2 그룹으로 나누어질 수 있다.The scan electrodes may be dividedly driven into at least two groups. FIG. 5 is a timing diagram illustrating an exemplary embodiment in which scan electrodes of a plasma display panel are divided into two groups and driven. The plurality of scan electrodes may be divided into the first group located in the even-numbered second and the second group located in the odd-numbered.

2번째 서브필드(2SF)를 중심으로 살펴보면, 적어도 어느 하나의 서브필드에서 리셋구간, 복수의 스캔 및 유지구간, 셋다운구간을 포함할 수 있다. Referring to the second subfield 2SF, the at least one subfield may include a reset section, a plurality of scan and sustain sections, and a setdown section.

리셋구간은 모든 그룹 즉 1,2그룹의 모든 스캔 전극(Y)에 형성되는 벽전하 상태를 초기화하는 기간이다. The reset period is a period of initializing the wall charge states formed in all the scan electrodes Y in all groups, that is, the first and second groups.

제1 스캔구간에서는 제1 그룹의 스캔 전극에 의해 형성되는 방전 셀에 대하 여 스캔 펄스가 인가되고, 이에 대응하여 어드레스 전극으로 데이터 펄스가 인가되어 어드레스 동작이 수행된다. 따라서 제1 그룹의 스캔 전극 중 켜질 셀이 선택된다. 그리고 제1 그룹의 켜질 셀을 유지(서스테인) 방전시키는 제1 유지구간이 수행된다.In the first scan section, a scan pulse is applied to the discharge cells formed by the first group of scan electrodes, and correspondingly, a data pulse is applied to the address electrode to perform an address operation. Accordingly, cells to be turned on among the scan electrodes of the first group are selected. A first holding period for sustaining (sustaining) and discharging cells to be turned on in the first group is performed.

이후, 불필요한 벽전하를 소거하고 벽전하 분포를 균일하게 하는 제2 셋다운구간이 더 포함된다.Thereafter, the second set-down section further eliminates unnecessary wall charges and makes the wall charge distribution uniform.

그 이후에는 제2 스캔구간에서는 제2 그룹의 스캔 전극에 의해 형성되는 방전 셀에 대하여 스캔 펄스가 인가되고, 이에 대응하여 어드레스 전극으로 데이터 펄스가 인가되어 어드레스 동작이 수행된다. 따라서 제2 그룹의 스캔 전극 중 켜질 셀이 선택된다. 그리고 제2 그룹의 켜질 셀을 유지(서스테인) 방전시키는 제2 유지구간이 수행된다. 제2 유지구간은 해당 서브필드의 필요 방전 횟수에 따라 제2 그룹의 유지방전 이후 전체 켜질 셀에 대한 유지방전을 수행하는 구간을 더 포함할 수 있다.After that, a scan pulse is applied to the discharge cells formed by the second group of scan electrodes in the second scan section, and correspondingly, a data pulse is applied to the address electrodes to perform the address operation. Therefore, the cells to be turned on among the scan electrodes of the second group are selected. A second holding period for sustaining (sustaining) and discharging the cells to be turned on in the second group is performed. The second sustain section may further include a section for performing sustain discharge on all cells to be turned on after sustain discharge of the second group according to the required number of discharges of the corresponding subfield.

이와 같이, 패널을 구성하는 셀들을 전극 라인별로 구분하여 구동하면, 제1 그룹에 대하여 어드레스 동작 및 유지 방전 동작을 수행하고, 다음 제2 그룹에 대하여 어드레스 동작 및 유지 방전 동작을 수행하게 된다. 그러면, 제1 그룹에 대하여 어드레스 동작을 수행하고 그 다음 유지 방전 동작을 수행하는 경우 걸리는 시간이 전체 라인 스캔 전극에 대하여 어드레스 동작을 수행하고, 그 다음 유지 방전 동작을 수행하는 경우 걸리는 시간보다 짧다. 따라서, 어드레스(스캔) 구간과 유지구간 사이의 시간적인 갭을 최소화하여 유지구간에서 원활한 유지방전이 일어나도 록 할 수 있다.As such, when the cells constituting the panel are driven by the electrode lines, the address operation and the sustain discharge operation are performed on the first group, and the address operation and the sustain discharge operation are performed on the next second group. Then, the time taken to perform the address operation on the first group and then the sustain discharge operation is shorter than the time taken to perform the address operation on the entire line scan electrode and then to the sustain discharge operation. Therefore, the temporal gap between the address (scan) section and the sustain section can be minimized to enable smooth sustain discharge in the sustain section.

셋업구간에서는 모든 스캔 전극(Y)들로 정극성의 전압을 인가하여 셋업 방전을 발생시켜 벽전하를 축적한다. 상기 스캔 전극에 공급되는 리셋 신호는 셋업구간, 부극성 전압까지 점진적으로 하강하는 제1 셋다운 구간을 포함하며, 상기 리셋 신호와 적어도 일부가 중첩되도록 상기 서스테인 전극에 바이어스 전압(Vzb)이 공급 될 수 있다. In the setup section, a positive voltage is applied to all the scan electrodes Y to generate a setup discharge to accumulate wall charges. The reset signal supplied to the scan electrode may include a setup period and a first set-down period that gradually decreases to a negative voltage, and a bias voltage Vzb may be supplied to the sustain electrode to overlap at least a portion of the reset signal. have.

리셋 구간 중 상기 제1 셋다운 구간에서는 부극성 전압까지 점진적으로 하강하는 신호가 제1 그룹의 스캔 전극(Y)에 공급됨에 따라, 셋업 구간에서 스캔 전극(Y)에 형성된 벽전하 중 불요 전하를 소거한다.In the first set-down period, as the signal gradually descending to the negative voltage is supplied to the scan electrode Y of the first group, the unnecessary charge of the wall charges formed on the scan electrode Y is erased in the setup period. do.

상기 제1 셋다운 구간동안 상기 제1 그룹의 스캔 전극(Y)에 부극성의 전압까지 점진적으로 하강하는 전압이 공급되고 서스테인 전극(Z)으로는 정극성의 바이어스 전압(Vzb)이 공급되어, 상기 양 전극 사이에 약한 방전이 발생하며, 상기 방전에 의해 불요 벽전하가 소거 된다. 이러한 소거 방전으로 통해 어드레스 방전이 일어나게 될 각각의 방전셀 내에서의 벽전하의 분포가 고르게 된다.During the first set-down period, a voltage that gradually decreases to a negative voltage is supplied to the scan electrode Y of the first group, and a positive bias voltage Vzb is supplied to the sustain electrode Z. Weak discharge occurs between the electrodes, and the unwanted wall charges are erased by the discharge. Such erasure discharge results in an even distribution of wall charges in each discharge cell in which the address discharge is to occur.

그러나, 상기 제2 그룹은 제1 유지구간 이후의 제2 스캔 구간에서 어드레스 방전이 이루어지므로, 제2 셋다운구간에서 벽전하를 소거한다. 따라서 제1 셋다운 구간에서는 전압을 완만하게 하강시켜 약방전이 발생하지 않도록 할 수 있다. 이 경우 상기 제2 그룹의 스캔 전극을 플로팅시켜 전압이 완만하게 하강하도록 할 수도 있다.However, since the address discharge is generated in the second scan period after the first sustain period, the second group erases wall charges in the second set-down period. Therefore, in the first set-down period, the voltage may be gently lowered to prevent weak discharge. In this case, the second group of scan electrodes may be floated to allow the voltage to drop gently.

셋업, 셋다운이 끝나는 시점으로부터 스캔 전극에 스캔 펄스가 공급되는 시 점까지의 시간이 길어지면 질수록 방전셀 내에서 벽전하들이 감소하는 비율이 더욱 증가하게 된다. 이는 방전셀 내에서 벽전하와 이러한 방전셀 내부 공간의 공간 전하들이 결합하기 때문이다.       As the time from the end of setup and set-down to the time when the scan pulse is supplied to the scan electrode becomes longer, the rate of decrease of wall charges in the discharge cell increases. This is because the wall charges in the discharge cell and the space charges in the space inside the discharge cell are combined.

이에 따라, 스캔 순서가 늦은 상기 제2 그룹에서는 어드레스 방전이 발생할 시점에서의 벽전하 양이 감소하여 빠르게 어드레스 방전이 이루어진 상기 제1 그룹에 비해 상대적으로 약한 어드레스 방전 또는 오방전이 발생할 수 있다. 또한, 각각의 스캔 전극의 어드레스 방전의 세기가 서로 달라지면 이후의 유지구간에서의 유지 방전의 세기 또한 서로 다르게 되어 각각의 스캔 전극별로 휘도차가 발생하게 될 위험이 있다.      Accordingly, in the second group, which has a late scan order, the amount of wall charges at the time of the address discharge is reduced, so that a relatively weak address discharge or misdischarge may occur compared to the first group in which the address discharge is quickly performed. In addition, when the intensity of the address discharge of each scan electrode is different from each other, there is a risk that the intensity of the sustain discharge in the subsequent sustain period is also different and that a luminance difference occurs for each scan electrode.

도 5를 살펴보면, 제1,2 셋다운 기간에 스캔 전극(Y)으로 인가되는 전압의 최저 전압과 어드레스 기간에서 스캔 전극(Y)으로 인가되는 스캔 펄스와의 전압차이(ΔVy)는 모든 스캔 전극(Y)에서 동일하게 설정된다. 즉, 상대적으로 스캔 순서가 빠른 제1 그룹의 스캔 전극에서의 제1 셋다운구간 최저 전압과 제1 스캔구간에서의 스캔 펄스와의 전압 차이(ΔVy)는 상대적으로 스캔 순서가 늦은 제2 그룹의 스캔 전극에서의 제2 셋다운구간 최저 전압과 제2 스캔구간에서의 스캔 펄스와의 전압 차이(ΔVy)가 동일하다.Referring to FIG. 5, the voltage difference ΔVy between the lowest voltage of the voltage applied to the scan electrode Y in the first and second set-down periods and the scan pulse applied to the scan electrode Y in the address period is all scan electrodes ( The same is set in Y). That is, the voltage difference ΔVy between the lowest voltage of the first set-down period and the scan pulse in the first scan period in the first group of scan electrodes in which the scan order is relatively quick is the scan of the second group in which the scan order is relatively late. The voltage difference ΔVy between the lowest voltage of the second setdown section at the electrode and the scan pulse at the second scan section is the same.

따라서, 스캔 순서가 늦어 벽전하 손실량이 많을 수 있는 제2 그룹에도 제1 그룹과 동일한 양의 벽전하를 소거하여 제2 스캔 구간에서의 벽전하가 부족하게 될 수 있다. 그러면 상기한 바와 같이 오방전 및 휘도차 문제가 발생할 가능성이 더 커질 수 있다.       Therefore, the second group, which may have a large amount of wall charge loss due to a late scan order, may erase the same amount of wall charge as that of the first group, thereby causing insufficient wall charge in the second scan section. Then, as described above, there is a greater possibility of the problem of mis-discharge and luminance difference.

본 발명에 의한 플라즈마 디스플레이 장치는, 상부기판에 형성되는 복수의 스캔전극 및 서스테인전극과 하부기판에 형성되는 복수의 어드레스전극을 구비하며, 상기 복수의 스캔 전극은 제1, 2 그룹을 포함하는 적어도 2개 이상의 그룹으로 나뉘고, 복수의 서브필드들 중 적어도 어느 하나의 서브필드는       A plasma display device according to the present invention includes a plurality of scan electrodes and sustain electrodes formed on an upper substrate, and a plurality of address electrodes formed on a lower substrate, the plurality of scan electrodes including at least one of first and second groups. Divided into two or more groups, and at least one of the plurality of subfields

상기 제1 그룹에 공급되는 전압이 점진적으로 하강하는 제1 셋다운구간;A first set-down period in which the voltage supplied to the first group gradually decreases;

상기 제1 그룹에 제1 스캔신호를 공급하는 제1 스캔구간; A first scan section supplying a first scan signal to the first group;

상기 제2 그룹에 공급되는 전압이 점진적으로 하강하는 제2 셋다운구간; A second set down period in which the voltage supplied to the second group is gradually decreased;

상기 제2 그룹에 제2 스캔신호를 공급하는 제2 스캔구간을 순차적으로 포함하며, 상기 제1 셋다운구간과 상기 제1 스캔구간의 최저 전압의 차이는 상기 제2 셋다운구간과 상기 제2 스캔구간의 최저 전압의 차이와 상이한 것을 특징으로 한다.And a second scan period for supplying a second scan signal to the second group, wherein a difference between the lowest voltage between the first setdown period and the first scan period is determined by the second setdown period and the second scan period. It is characterized by different from the lowest voltage difference.

복수의 스캔 전극은 적어도 2개 이상의 그룹으로 분할 구동될 수 있으며, 또한, 상기 복수의 스캔 전극은 우수번째에 위치하는 상기 제1 그룹과 기수번째에 위치하는 상기 제2 그룹으로 나누어질 수 있다.The plurality of scan electrodes may be dividedly driven into at least two groups, and the plurality of scan electrodes may be divided into the first group located at the even-numbered second and the second group located at the odd-numbered.

도 6 내지 도9는 패널의 스캔 전극들을 2개의 그룹으로 나누어 구동시키는 플라즈마 디스플레이 장치에 대한 일실시예들을 나타내는 타이밍도이다.6 to 9 are timing diagrams illustrating exemplary embodiments of a plasma display apparatus for driving the scan electrodes of the panel into two groups.

도 6을 살펴보면, 복수의 서브필드 중 적어도 어느 하나의 서브필드에서, 상기 제1 셋다운구간과 상기 제1 스캔구간의 최저 전압의 차이(ΔVy1)과 상기 제2 셋다운구간과 상기 제2 스캔구간의 최저 전압의 차이(ΔVy2)는 서로 상이하다.Referring to FIG. 6, in at least one subfield among a plurality of subfields, a difference ΔVy1 between a minimum voltage between the first setdown period and the first scan period, and the second setdown period and the second scan period. The difference ΔVy2 of the lowest voltages is different from each other.

또한, 상기 제1 셋다운구간과 상기 제1 스캔구간의 최저 전압사이의 전위차 (ΔVy1)는 상기 제2 셋다운구간과 상기 제2 스캔구간의 최저 전압사이의 전위차(ΔVy2)보다 작을 수 있다.In addition, the potential difference ΔVy1 between the first setdown period and the lowest voltage of the first scan period may be smaller than the potential difference ΔVy2 between the second setdown period and the lowest voltage of the second scan period.

하기의 표1은 ΔVy1과 ΔVy2의 전위차를 조정하여 제1,2 스캔구간에 어드레스 전극으로 인가되는 데이터 신호의 전압값(Va) 변화를 측정한 데이터이다. Table 1 below is data obtained by measuring the change in voltage value Va of the data signal applied to the address electrode in the first and second scan intervals by adjusting the potential difference between ΔVy1 and ΔVy2.

하기의 표1에서 확인할 수 있듯이 ΔVy1과 ΔVy2의 전위차가 0V, 즉 상기 제1 셋다운구간과 상기 제1 스캔구간의 최저 전압사이의 전위차(ΔVy1)는 상기 제2 셋다운구간과 상기 제2 스캔구간의 최저 전압사이의 전위차(ΔVy2)는 동일하도록 구성된 경우보다 상이하도록 구성하는 것이 데이터 신호의 어드레스 전압(Va)을 감소시킬 수 있다. As can be seen in Table 1 below, the potential difference between ΔVy1 and ΔVy2 is 0V, that is, the potential difference ΔVy1 between the first set-down period and the lowest voltage of the first scan period is determined by the second set-down period and the second scan period. Configuring the potential difference ΔVy2 between the lowest voltages to be different than when configured to be the same may reduce the address voltage Va of the data signal.

ΔVy1과 ΔVy2의 전위차Potential difference between ΔVy1 and ΔVy2 Va 전압Va voltage 0V0 V 47V47 V 3V3 V 42V42 V 5V5 V 43V43 V 7V7 V 46V46 V 8V8V 49V49 V 10V10 V 52V52 V

즉, 스캔 순서가 상대적으로 늦은 상기 제2 그룹에서는 제2 셋다운구간의 최저 전압(V2)과 제2 스캔구간에서 공급되는 스캔 펄스의 최저 전압(-Vy)간의 차이를 ΔVy2로 스캔 순서가 상대적으로 빠른 상기 제1 그룹의 ΔVy1보다 더 크게 함으로써, 셋다운 시 발생하는 셋다운 방전을 상대적으로 약하게 하고 이러한 셋다운 기간에서 소거되는 벽전하의 양을 줄이게 된다.      That is, in the second group having a relatively late scan order, the difference between the lowest voltage V2 of the second set-down period and the lowest voltage (-Vy) of the scan pulse supplied from the second scan period is ΔVy2, and the scan order is relatively. By making it larger than [Delta] Vy1 of the fast first group, the setdown discharge occurring during setdown is relatively weakened and the amount of wall charges erased in this setdown period is reduced.

이에 따라, 셋업 방전후 방전셀 내에 위치하는 벽전하의 양이 상대적으로 스캔 순서가 늦어져서 셋다운 기간이 끝나는 시점으로부터 어드레스 방전이 발생하는 시점까지의 기간의 길이가 길어지더라도 어드레스 방전 시의 방전셀 내의 벽전하의 양은 상대적으로 스캔 순서가 빠른 상기 제1 그룹과 유사하게 한다. 따라서 전체 스캔 전극에서 안정적인 어드레스 방전이 가능하도록 할 수 있다.As a result, the amount of wall charges located in the discharge cells after the set-up discharge is relatively slow, so that even if the length of the period from the end of the set-down period to the time when the address discharge occurs becomes longer, the discharge cells at the address discharge The amount of wall charge in the interior is similar to the first group in which the scan order is relatively fast. Therefore, it is possible to enable stable address discharge in the entire scan electrode.

높은 해상도를 가지는 플라즈마 디스플레이 패널의 경우, 패널 구동을 위한 전력 소모가 크게 증가될 수 있고, 전극 라인의 개수가 크게 증가함에 따라 패널의 구동 마진 확보에 어려움이 있으며, 구동 마진 확보를 위해 스캔 신호 등의 폭이 감소하여 어드레스 오방전 가능성이 높아질 수 있다. 안정적인 어드레스 방전을 위하여 어드레스 전압을 높이기도 하지만 전력 소모가 커질 뿐만 아니라 어드레스 전극 구동부의 발열 증가로 데이터 IC 등의 회로 소자가 손상될 위험이 커진다.In the case of a plasma display panel having a high resolution, power consumption for driving the panel may be greatly increased, and as the number of electrode lines is greatly increased, it is difficult to secure driving margin of the panel. By reducing the width of the circuit, the possibility of address mis-discharge can be increased. Although the address voltage is increased for stable address discharge, not only power consumption is increased but also heat generation of the address electrode driver increases the risk of damage to circuit elements such as data ICs.

본 발명에 의하면, 소비 전력을 낮출 수 있을 뿐만 아니라. 정상적인 어드레스 방전을 발생시킬 수 있는 어드레스 전압을 낮출 수 있으므로, 어드레스 전극부의 발열량을 감소시키고, 그에 따라 플라즈마 디스플레이 장치의 신뢰성이 향상된다.         According to the present invention, not only the power consumption can be lowered. Since the address voltage capable of generating normal address discharge can be lowered, the amount of heat generated in the address electrode portion is reduced, thereby improving the reliability of the plasma display apparatus.

상기의 표1을 살펴보면, 보다 바람직하게는 상기 제1 셋다운구간과 상기 제1 스캔구간의 최저 전압사이의 전위차(ΔVy1)는 상기 제2 셋다운구간과 상기 제2 스캔구간의 최저 전압사이의 전위차(ΔVy2)보다 3V 내지 7V 작은 것이 데이터 신호의 어드레스 전압을 낮추는데 더 효과적이다.       Referring to Table 1 above, more preferably, the potential difference ΔVy1 between the first set-down period and the lowest voltage of the first scan period is equal to the potential difference between the second set-down period and the lowest voltage of the second scan period. 3V to 7V smaller than ΔVy2) is more effective for lowering the address voltage of the data signal.

ΔVy1과 ΔVy2의 전위차가 3V 보다 작은 경우에는 고온 등 구동환경에 따라서 ΔVy1과 ΔVy2의 전위차가 없는 경우와 유의차가 없을 수 있고, ΔVy1과 ΔVy2의 전위차가 7V 보다 큰 경우에는 오프(off) 셀 영역에서 어드레스 오방전이 발생할 가능성이 커져 어드레스 전압을 증가하게 된다. 따라서 상기의 표1과 같이 ΔVy1과 ΔVy2의 전위차가 8V인 경우 어드레스 전압이 49V로 증가하였음을 확인할 수 있다.       When the potential difference between ΔVy1 and ΔVy2 is less than 3V, there may be no significant difference between the case where there is no potential difference between ΔVy1 and ΔVy2 depending on the driving environment such as high temperature, and when the potential difference between ΔVy1 and ΔVy2 is greater than 7V, The possibility of address mis-discharge increases, which increases the address voltage. Therefore, as shown in Table 1, when the potential difference between ΔVy1 and ΔVy2 is 8V, it can be seen that the address voltage has increased to 49V.

본 발명에 따른 플라즈마 디스플레이 장치에 충전되는 방전가스는 방전 효율의 향상을 위해 크세논(Xe)을 포함하는 것이 바람직하다. 즉, 방전가스에 포함된 크세논(Xe)은 방전시 발생되는 진공 자외선(UV)의 량을 증가시킬 수 있으며, 그에 따라 형광체층이 진공 자외선(UV)에 의해 여기되어 발생하는 가시광선의 량이 증가되어 디스플레이 영상의 휘도가 향상될 수 있다.The discharge gas charged in the plasma display device according to the present invention preferably includes xenon (Xe) to improve the discharge efficiency. That is, xenon (Xe) contained in the discharge gas may increase the amount of vacuum ultraviolet (UV) generated during discharge, thereby increasing the amount of visible light generated by the phosphor layer excited by the vacuum ultraviolet (UV). The brightness of the display image may be improved.

상기 방전가스의 크세논(Xe) 혼합비가 증가할 수록 방전 효율이 개선되어 디스플레이 영상의 휘도는 향상될 수 있으나, 패널을 구동시키기 위해 전극들에 공급되어야하는 구동 신호들의 전압이 높아져야하는 문제가 있을 수 있다.As the xenon (Xe) mixing ratio of the discharge gas is increased, the discharge efficiency may be improved so that the brightness of the display image may be improved, but there may be a problem that the voltage of the driving signals to be supplied to the electrodes to drive the panel must be increased. have.

즉, 크세논(Xe)은 2차 전자 방출 계수가 매우 낮아, 방전가스의 크세논(Xe) 혼합비가 높아질수록 이온(ion) 충돌 시 보호막으로부터 방출되는 2차 전자 량이 감소하게 되며, 그에 따라 방전 개시 전압이 증가되어 안정된 방전을 발생시키기 위한 구동 전압들의 크기가 증가되어야 한다.That is, xenon (Xe) has a very low secondary electron emission coefficient, and as the xenon (Xe) mixing ratio of the discharge gas increases, the amount of secondary electrons emitted from the protective film during ion collision decreases, and thus the discharge start voltage The magnitude of the drive voltages to increase to generate a stable discharge must be increased.

따라서, 구동 전압들을 낮출 수 있으면, 방전 효율 향상을 위해 크세논(Xe)의 함량비를 높일 수 있는 장점이 있다.      Therefore, if the driving voltages can be lowered, there is an advantage of increasing the content ratio of xenon (Xe) to improve the discharge efficiency.

하기의 표2는 방전가스의 크세논(Xe) 혼합비가 15%인 경우, ΔVy1과 ΔVy2을 상대적으로 변화시켜 전위차를 조정하여 제1,2 스캔구간에 어드레스 전극으로 인가되는 데이터 신호의 전압값(Va) 변화를 측정한 데이터이다.       Table 2 below shows the voltage value (Va) of the data signal applied to the address electrode in the first and second scan periods by adjusting the potential difference by relatively changing ΔVy1 and ΔVy2 when the xenon (Xe) mixing ratio of discharge gas is 15%. ) This is the data that measured the change.

하기의 표2를 살펴보면, ΔVy2의 전위차가 ΔVy1의 전위차와 동일한 경우, 즉, ΔVy1과 ΔVy2의 전위차가 없는 경우는 Va전압이 59V이다. 하지만, ΔVy1과 ΔVy2의 전위차가 있는 경우, ΔVy2의 전위차가 ΔVy1의 전위차보다 큰 경우에는 Va전압이 59V보다 감소한다. 또한, ΔVy2의 전위차가 ΔVy1의 전위차보다 1.5배 이상 큰 경우에는 어드레스 전압 변화가 거의 없어진다.       Referring to Table 2 below, when the potential difference of ΔVy2 is equal to the potential difference of ΔVy1, that is, when there is no potential difference between ΔVy1 and ΔVy2, the Va voltage is 59V. However, when there is a potential difference between ΔVy1 and ΔVy2, when the potential difference of ΔVy2 is greater than the potential difference of ΔVy1, the Va voltage decreases from 59V. In addition, when the potential difference of ΔVy2 is 1.5 times or more larger than the potential difference of ΔVy1, the change in the address voltage is almost eliminated.

따라서, 상기 제1 셋다운구간과 상기 제1 스캔구간의 최저 전압사이의 전위차는 상기 제2 셋다운구간과 상기 제2 스캔구간의 최저 전압사이의 전위차보다 크고, 상기 제2 셋다운구간과 상기 제2 스캔구간의 최저 전압사이의 전위차의 1.5배 보다 작은 것이 보다 더 바람직하다.      Thus, the potential difference between the lowest voltage of the first set down period and the first scan period is greater than the potential difference between the lowest voltage of the second set down period and the second scan period, and the second set down period and the second scan. More preferably, less than 1.5 times the potential difference between the lowest voltages of the intervals.

ΔVy2ΔVy2 Va 전압Va voltage ΔVy1ΔVy1 59V59 V 1.1ΔVy11.1ΔVy1 47V47 V 1.2ΔVy11.2ΔVy1 49V49 V 1.3ΔVy11.3ΔVy1 50V50 V 1.4ΔVy11.4ΔVy1 51V51 V 1.5ΔVy11.5ΔVy1 52V52 V 1.6ΔVy11.6ΔVy1 52V52 V 1.7ΔVy11.7ΔVy1 52V52 V

또한, 제1 셋다운구간의 최저 전압(V1)의 절대값은 제2 셋다운구간의 최저 전압(V2)의 절대값보다 클 수 있다. 즉, 제1 셋다운구간의 최저 전압(V1)이 제2 셋다운구간의 최저 전압(V2)보다 낮다. Also, an absolute value of the lowest voltage V1 of the first set down period may be greater than an absolute value of the lowest voltage V2 of the second set down period. That is, the lowest voltage V1 of the first set down period is lower than the lowest voltage V2 of the second set down period.

상기한 바와 같이 제2 그룹 스캔 전극에 형성된 벽전하가 제1 그룹 스캔 구간동안 손실되는 것을 보상하기 위해 제2 셋다운구간 중 제2 그룹 스캔 전극에 공급되는 셋다운 신호의 최저 전압을 높일 수 있다. 그에 따라, 제2 그룹에 공급되는 셋다운 신호와 스캔 신호의 최저 전압 차이(△Vy2)는 제1 그룹에 공급되는 셋다운 신호와 스캔 신호의 최저 전압 차이(△Vy1)보다 클 수 있다. 제2 셋다운구간에서 부극성의 전압을 크게 하지 않도록 하여 소거되는 벽전하량을 줄이고, 따라서 제2 스캔 구간에서의 어드레스 방전에 사용될 벽전하를 유지할 수 있다. As described above, in order to compensate for the loss of wall charges formed in the second group scan electrode during the first group scan period, the lowest voltage of the set down signal supplied to the second group scan electrode of the second set down period may be increased. Accordingly, the minimum voltage difference ΔVy2 between the setdown signal and the scan signal supplied to the second group may be greater than the minimum voltage difference ΔVy1 between the setdown signal and the scan signal supplied to the first group. The amount of wall charges to be erased is reduced by not increasing the negative voltage in the second set-down period, and thus, wall charges to be used for the address discharge in the second scan period can be maintained.

또한, 상기 제1 셋다운구간에, 상기 제1 그룹에 공급되는 전압의 하강 기울기는 상기 제2 그룹에 공급되는 전압의 하강 기울기보다 크도록 할 수 있다. 제1 셋다운구간 이후의 제1 스캔구간에서는 상기 제1 그룹에서만 어드레스 방전이 일어나므로 상기 제2 그룹에 공급되는 전압의 하강 기울기를 완만하게 구성하여 벽전하가 소거되지 않도록 하거나 소거량을 감소시킬 수 있다.The falling slope of the voltage supplied to the first group may be greater than the falling slope of the voltage supplied to the second group in the first set down period. In the first scan period after the first set-down period, since address discharge occurs only in the first group, the falling slope of the voltage supplied to the second group may be configured to prevent the wall charges from being erased or to reduce the erase amount. have.

또한, 상기 제2 셋다운구간에, 상기 제2 그룹에 공급되는 전압의 하강 기울기는 상기 제1 그룹에 공급되는 전압의 하강 기울기보다 크도록 할 수 있다. 제2 셋다운구간 이후의 제2 스캔구간에서는 상기 제2 그룹에서만 어드레스 방전이 일어나므로 상기 제1 그룹에 공급되는 전압의 하강 기울기를 완만하게 구성하여 벽전하가 소거되지 않도록 하거나 소거량을 감소시킬 수 있다.       The falling slope of the voltage supplied to the second group may be greater than the falling slope of the voltage supplied to the first group. Since the address discharge occurs only in the second group in the second scan period after the second set-down period, the falling slope of the voltage supplied to the first group may be configured to prevent the wall charges from being erased or to reduce the erase amount. have.

도7과 같이, 상기 제2 셋다운구간에서 상기 제2 그룹의 스캔 전극은 플로팅되는 것을 특징으로 할 수 있다. 플로팅으로 인하여 전압은 점진적으로 완만하게 하강하고 약방전이 발생하지 않아, 제2 그룹의 벽전하 상태를 어드레스 방전까지 유지하도록 할 수 있다.       As illustrated in FIG. 7, the scan electrode of the second group may be floated in the second set-down period. Due to the floating, the voltage gradually decreases gradually and weak discharge does not occur, so that the second group of wall charge states can be maintained until the address discharge.

상기 제1 셋다운구간과 상기 제1 스캔구간의 최저 전압의 차이(ΔVy1)과 상기 제2 셋다운구간과 상기 제2 스캔구간의 최저 전압의 차이(ΔVy2)를 조정하는 것은 제1 셋다운구간의 최저 전압(V1) 또는 제2 셋다운구간의 최저 전압(V2)을 변화시키는 것으로 구성할 수 있으나, 제1 스캔구간의 최저 전압(V3) 또는 제2 스캔구간의 최저 전압(V2)을 변화시키는 것으로도 구성 가능하다.       Adjusting the difference ΔVy1 between the lowest voltage of the first setdown period and the first scan period and the difference ΔVy2 between the lowest voltage of the second setdown period and the second scan period is the lowest voltage of the first setdown period. (V1) or the lowest voltage (V2) of the second set-down period may be changed, but the minimum voltage (V3) of the first scan period or the minimum voltage (V2) of the second scan period is also configured. It is possible.

도 8을 살펴보면, 제1 셋다운구간의 최저 전압(V1)과 제2 셋다운구간의 최저 전압(V2)은 동일하나 제1 스캔구간의 최저 전압(V3)보다 제2 스캔구간의 최저 전압(V4)이 높다. 즉 제1 스캔구간의 최저 전압(V3)보다 제2 스캔구간의 최저 전압(V4)의 절대값이 작도록 구성하여 상기 제1 셋다운구간과 상기 제1 스캔구간의 최저 전압의 차이(ΔVy1)과 상기 제2 셋다운구간과 상기 제2 스캔구간의 최저 전압의 차이(ΔVy2)를 조정하는 일실시예를 보여준다. 벽전하의 축적량과 구동 환경에 따라 스캔구간에서의 스캔 전압의 높이와 폭을 가변할 수 있다.       Referring to FIG. 8, the lowest voltage V1 of the first set-down period and the lowest voltage V2 of the second set-down period are the same, but the lowest voltage V4 of the second scan period is lower than the minimum voltage V3 of the first scan period. This is high. That is, the absolute value of the lowest voltage V4 of the second scan period is smaller than the lowest voltage V3 of the first scan period, so that the difference between the minimum voltage ΔVy1 of the first set-down period and the first scan period and An embodiment of adjusting the difference ΔVy2 between the lowest voltage between the second set-down period and the second scan period is shown. The height and width of the scan voltage in the scan section can be varied according to the accumulation of wall charge and the driving environment.

또한, 제1 셋다운구간의 최저 전압(V1)과 제2 셋다운구간의 최저 전압(V2)은 상이하도록 구성할 수 있다.        In addition, the lowest voltage V1 of the first set-down period and the lowest voltage V2 of the second set-down period may be configured to be different.

도 9와 같이, 제1 셋다운구간의 최저 전압(V1), 제2 셋다운구간의 최저 전압(V2), 제1 스캔구간의 최저 전압(V3), 제2 스캔구간의 최저 전압(V4) 모두를 조절하여 상기 제1 셋다운구간과 상기 제1 스캔구간의 최저 전압의 차이(ΔVy1)과 상기 제2 셋다운구간과 상기 제2 스캔구간의 최저 전압의 차이(ΔVy2)는 서로 상이하게 할 수 있다. 도 9에서는 V1의 절대값이 V2의 절대값보다 크고, V3의 절대값이 V4의 절대값보다 큰 일실시예를 도시하였다. 이 경우, V2까지 점진적으로 하강하는 전압은 상기 제2 그룹의 스캔 전극을 플로팅시켜 구성할 수도 있다.도 9의 도시와는 다르게 각 전압값을 다양하게 조합하여 구동 파형 설계를 다양하게 할 수 있을 것이다.        As shown in FIG. 9, the lowest voltage V1 of the first set-down section, the lowest voltage V2 of the second set-down section, the lowest voltage V3 of the first scan section, and the lowest voltage V4 of the second scan section are all represented. By adjusting, the difference ΔVy1 of the lowest voltage of the first setdown period and the first scan period and the difference ΔVy2 of the lowest voltage of the second setdown period and the second scan period may be different from each other. 9 illustrates an embodiment in which the absolute value of V1 is greater than the absolute value of V2 and the absolute value of V3 is greater than the absolute value of V4. In this case, the voltage gradually falling down to V2 may be configured by plotting the scan electrode of the second group. Unlike in FIG. 9, the driving waveform design may be varied by various combinations of voltage values. will be.

상기한 바와 같이 본 발명에 따른 플라즈마 디스플레이 장치는 정상적인 어드레스 방전을 발생시킬 수 있는 어드레스 전압을 낮출 수 있으므로, 소비 전력을 낮출 수 있을 뿐만 아니라. 어드레스 전극부의 발열량을 감소시키고, 그에 따라 플라즈마 디스플레이 장치의 신뢰성 및 안정성이 향상된다.        As described above, since the plasma display apparatus according to the present invention can lower the address voltage which can generate a normal address discharge, it can not only lower power consumption. The amount of heat generated in the address electrode portion is reduced, thereby improving the reliability and stability of the plasma display device.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.       Although a preferred embodiment of the present invention has been described in detail above, those skilled in the art to which the present invention pertains can make various changes without departing from the spirit and scope of the invention as defined in the appended claims. It will be appreciated that modifications or variations may be made to the branches. Accordingly, modifications of the embodiments of the present invention will not depart from the scope of the present invention.

도 1은 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 나타내는 사시도이다.1 is a perspective view illustrating an embodiment of a structure of a plasma display panel.

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 도면이다. 2 is a diagram illustrating an embodiment of an electrode arrangement of a plasma display panel.

도 3은 하나의 프레임(frame)을 복수의 서브필드(subfield)로 나누어 플라즈마 디스플레이 패널을 시분할 구동시키는 방법에 대한 일실시예를 나타내는 타이밍도이다.FIG. 3 is a timing diagram illustrating an embodiment of a method of time-divisionally driving a plasma display panel by dividing one frame into a plurality of subfields.

도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호의 파형에 대한 일실시예를 나타내는 타이밍도이다.4 is a timing diagram illustrating an embodiment of a waveform of a driving signal for driving a plasma display panel.

도 5는 플라즈마 디스플레이 패널의 스캔 전극들을 2개의 그룹으로 나누어 구동시키는 장치에 대한 실시예를 나타내는 타이밍도이다.5 is a timing diagram illustrating an embodiment of an apparatus for driving the scan electrodes of the plasma display panel in two groups.

도 6 내지 도 9는 플라즈마 디스플레이 패널의 스캔 전극들을 2개의 그룹으로 나누어 구동시키는 장치에 대한 실시예들을 나타내는 타이밍도이다.6 to 9 are timing diagrams illustrating embodiments of an apparatus for driving the scan electrodes of the plasma display panel into two groups.

Claims (9)

상부기판에 형성되는 복수의 스캔전극 및 서스테인전극과 하부기판에 형성되는 복수의 어드레스전극을 구비하는 플라즈마 디스플레이 장치에 있어서,In the plasma display device having a plurality of scan electrodes and sustain electrodes formed on the upper substrate and a plurality of address electrodes formed on the lower substrate, 상기 복수의 스캔 전극은 제1, 2 그룹을 포함하는 적어도 2개 이상의 그룹으로 나뉘고, The plurality of scan electrodes are divided into at least two groups including first and second groups, 복수의 서브필드들 중 적어도 어느 하나의 서브필드는 At least one subfield of the plurality of subfields 상기 제1 그룹에 공급되는 전압이 점진적으로 하강하는 제1 셋다운구간;A first set-down period in which the voltage supplied to the first group gradually decreases; 상기 제1 그룹에 제1 스캔신호를 공급하는 제1 스캔구간; A first scan section supplying a first scan signal to the first group; 상기 제2 그룹에 공급되는 전압이 점진적으로 하강하는 제2 셋다운구간; A second set down period in which the voltage supplied to the second group is gradually decreased; 상기 제2 그룹에 제2 스캔신호를 공급하는 제2 스캔구간을 순차적으로 포함하며,Sequentially including a second scan section for supplying a second scan signal to the second group, 상기 제1 셋다운구간과 상기 제1 스캔구간의 최저 전압사이의 전위차는 상기 제2 셋다운구간과 상기 제2 스캔구간의 최저 전압사이의 전위차와 상이한 것을 특징으로 하는 플라즈마 디스플레이 장치.And a potential difference between the first set-down period and the lowest voltage of the first scan period is different from a potential difference between the second set-down period and the lowest voltage of the second scan period. 제1항에 있어서,The method of claim 1, 상기 복수의 스캔 전극은 우수번째에 위치하는 상기 제1 그룹과 기수번째에 위치하는 상기 제2 그룹으로 나누어지는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the plurality of scan electrodes are divided into the first group located at the even-numbered number and the second group located at the odd-numbered number. 제1항에 있어서,The method of claim 1, 상기 제1 셋다운구간과 상기 제1 스캔구간의 최저 전압사이의 전위차는 상기 제2 셋다운구간과 상기 제2 스캔구간의 최저 전압사이의 전위차보다 작은 것을 특징으로 하는 플라즈마 디스플레이 장치.And a potential difference between the first set-down period and the lowest voltage of the first scan period is smaller than a potential difference between the second set-down period and the lowest voltage of the second scan period. 제3항에 있어서,The method of claim 3, 상기 제1 셋다운구간과 상기 제1 스캔구간의 최저 전압사이의 전위차는 상기 제2 셋다운구간과 상기 제2 스캔구간의 최저 전압사이의 전위차보다 3V 내지 7V 작은 것을 특징으로 하는 플라즈마 디스플레이 장치.And a potential difference between the first set-down period and the lowest voltage of the first scan period is 3 V to 7 V smaller than the potential difference between the second set-down period and the lowest voltage of the second scan period. 제3항에 있어서,The method of claim 3, 상기 제1 셋다운구간과 상기 제1 스캔구간의 최저 전압사이의 전위차는 상기 제2 셋다운구간과 상기 제2 스캔구간의 최저 전압사이의 전위차보다 크고, 상기 제2 셋다운구간과 상기 제2 스캔구간의 최저 전압사이의 전위차의 1.5배 보다 작은 것을 특징으로 하는 플라즈마 디스플레이 장치.The potential difference between the first set down period and the lowest voltage of the first scan period is greater than the potential difference between the second set down period and the lowest voltage of the second scan period, and the second set down period and the second scan period. A plasma display device, characterized in that less than 1.5 times the potential difference between the lowest voltages. 제1항에 있어서,The method of claim 1, 상기 제1 셋다운구간의 최저 전압의 절대값은 상기 제2 셋다운구간의 최저 전압의 절대값보다 큰 것을 특징으로 하는 플라즈마 디스플레이 장치.The absolute value of the lowest voltage of the first set down period is greater than the absolute value of the lowest voltage of the second set down period. 제1항에 있어서,The method of claim 1, 상기 제1 셋다운구간에 상기 제1 그룹에 공급되는 전압의 하강 기울기는 상기 제1 셋다운구간에 상기 제2 그룹에 공급되는 전압의 하강 기울기보다 큰 것을 특징으로 하는 플라즈마 디스플레이 장치.And the falling slope of the voltage supplied to the first group in the first set down period is greater than the falling slope of the voltage supplied to the second group in the first set down period. 제1항에 있어서,The method of claim 1, 상기 제2 셋다운구간에 상기 제2 그룹에 공급되는 전압의 하강 기울기는 상기 제2 셋다운구간에 상기 제1 그룹에 공급되는 전압의 하강 기울기보다 큰 것을 특징으로 하는 플라즈마 디스플레이 장치.And the falling slope of the voltage supplied to the second group in the second set down period is greater than the falling slope of the voltage supplied to the first group in the second set down period. 제1항에 있어서,The method of claim 1, 상기 제2 셋다운구간에서 상기 제2 그룹의 스캔 전극은 플로팅되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the scan electrodes of the second group are floated in the second set-down period.
KR1020080098360A 2008-10-07 2008-10-07 Plasma display apparatus KR20100039129A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080098360A KR20100039129A (en) 2008-10-07 2008-10-07 Plasma display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080098360A KR20100039129A (en) 2008-10-07 2008-10-07 Plasma display apparatus

Publications (1)

Publication Number Publication Date
KR20100039129A true KR20100039129A (en) 2010-04-15

Family

ID=42215744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080098360A KR20100039129A (en) 2008-10-07 2008-10-07 Plasma display apparatus

Country Status (1)

Country Link
KR (1) KR20100039129A (en)

Similar Documents

Publication Publication Date Title
KR100900065B1 (en) Method for driving plasma display panel and plasma display device thereof
KR20080006987A (en) Plasma display apparatus
KR20100022381A (en) Plasma display apparatus
KR20100026349A (en) Plasma display apparatus
KR100903647B1 (en) Apparatus for driving plasma display panel and plasma display apparatus thereof
KR20080006370A (en) Plasma display apparatus
KR100895333B1 (en) Method for driving plasma display panel and plasma display device thereof
KR20090059784A (en) Plasma display device thereof
KR20090106804A (en) Plasma display apparatus
KR20100039129A (en) Plasma display apparatus
KR20100033802A (en) Plasma display apparatus
KR100837660B1 (en) Plasma display device
KR100913586B1 (en) Plasma display device thereof
KR20090035196A (en) Plasma display apparatus
KR20090050309A (en) Plasma display apparatus
KR20080059902A (en) Plasma display device
KR20100081157A (en) Plasma display apparatus
KR20080061635A (en) Plasma display apparatus
KR20100026350A (en) Plasma display apparatus
KR20090072155A (en) Plasma display device thereof
KR20100032195A (en) Plasma display apparatus
KR20090034092A (en) Apparatus for driving plasma display panel
KR20090053430A (en) Plasma display device thereof
KR20080113630A (en) Plasma display apparatus
KR20090048070A (en) Plasma display device thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination