KR20100035455A - 유기발광 표시장치 및 그 제조방법 - Google Patents
유기발광 표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20100035455A KR20100035455A KR1020080094851A KR20080094851A KR20100035455A KR 20100035455 A KR20100035455 A KR 20100035455A KR 1020080094851 A KR1020080094851 A KR 1020080094851A KR 20080094851 A KR20080094851 A KR 20080094851A KR 20100035455 A KR20100035455 A KR 20100035455A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- contact
- pad
- thin film
- data
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 37
- 239000000758 substrate Substances 0.000 claims abstract description 161
- 239000010409 thin film Substances 0.000 claims abstract description 111
- 239000010408 film Substances 0.000 claims abstract description 40
- 230000001681 protective effect Effects 0.000 claims abstract description 19
- 238000002161 passivation Methods 0.000 claims description 77
- 125000006850 spacer group Chemical group 0.000 claims description 59
- 230000000149 penetrating effect Effects 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 abstract description 178
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 239000002356 single layer Substances 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 description 26
- 238000005530 etching Methods 0.000 description 14
- 238000000151 deposition Methods 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 12
- 230000009977 dual effect Effects 0.000 description 11
- 238000002347 injection Methods 0.000 description 11
- 239000007924 injection Substances 0.000 description 11
- 229920001621 AMOLED Polymers 0.000 description 9
- 239000010949 copper Substances 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 238000005192 partition Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 230000005525 hole transport Effects 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000001186 cumulative effect Effects 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 4
- 229910001887 tin oxide Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- -1 Ti) Chemical class 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 2
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910016027 MoTi Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
- H01L2027/11809—Microarchitecture
- H01L2027/11859—Connectibility characteristics, i.e. diffusion and polysilicon geometries
- H01L2027/11866—Gate electrode terminals or contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
- H01L2027/11868—Macro-architecture
- H01L2027/11874—Layout specification, i.e. inner core region
- H01L2027/11879—Data lines (buses)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13069—Thin film transistor [TFT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 유기발광 표시장치 및 그 제조방법에 관한 것으로, 양극 및 음극과, 상기 양극 및 음극 사이의 유기 발광층으로 구성된 유기발광 다이오드를 포함하는 상부 기판과, 상기 상부 기판과 마주보며, 게이트 절연막을 사이에 두고 교차되어 형성된 게이트 라인 및 데이터 라인과, 상기 게이트 라인 및 데이터 라인과 접속된 스위칭 박막 트랜지스터와, 상기 스위칭 트랜지스터 및 상기 유기 발광 다이오드와 접속된 구동 박막 트랜지스터와, 상기 스위치 박막 트랜지스터 및 상기 구동 박막 트랜지스터 상에 형성된 보호막과, 상기 보호막을 관통하여 상기 박막 트랜지스터의 드레인 전극을 노출시키는 콘택홀과, 상기 게이트 절연막 및 상기 보호막을 관통하여 상기 기판을 노출시키는 개구부와, 상기 콘택홀을 통해 상기 드레인 전극과 접속되는 화소 전극과, 상기 화소 전극 상에서 상기 화소 전극과 접촉되고, 상기 개구부를 통해 노출된 상기 기판과 접촉되어 형성되는 상기 콘택 전극을 포함하는 하부 기판과, 상기 상부 기판 상에 상기 하부 기판의 상기 콘택 전극과 접속되는 콘택 스페이서를 포함하며, 상기 콘택 스페이서와 접속하는 콘택 전극 하부는 상기 개구부를 통해 노출된 상기 하부 기판과 접속되는 것을 특징으로 한다.
유기발광 표시장치, 콘택 스페이서, 듀얼 플레이트
Description
본 발명은 유기발광 표시장치에 관한 것으로, 특히 하부 기판의 두께 편차를 줄임으로써 상부 기판 및 하부 기판의 콘택 불량을 방지할 수 있는 유기발광 표시장치 및 그 제조방법에 관한 것이다.
최근 다양한 정보를 화면으로 구현해 주는 다양한 표시 장치들 중 e-Paper와 같이 박막화가 가능한 유기 전계발광(Electro-Luminescence) 표시장치가 주목받고 있다. 유기 전계발광 표시장치는 전극 사이의 얇은 유기 발광층을 이용한 자발광 소자로 유기 EL 또는 OLED(Organic Light Emitting Diode) 표시장치라고 부르며 이하에서는 OLED 표시장치를 사용한다. OLED 표시장치는 액정 표시장치와 비교하여 저소비전력, 박형, 자발광 등의 장점을 갖지만, 수명이 짧다는 단점을 갖는다.
OLED 표시장치는 한 화소를 구성하는 3색(R, G, B) 서브 화소 각각을 독립적으로 구동하여 동영상을 표시하기에 적합한 액티브 매트릭스 타입을 중심으로 발전되고 있다. 액티브 매트릭스 OLED(이하, AMOLED) 표시장치의 각 서브 화소는 양극 및 음극 사이의 유기 발광층으로 구성된 OLED와, OLED를 독립적으로 구동하는 서브 화소 구동부를 구비한다. 서브 화소 구동부는 적어도 2개의 박막 트랜지스터와 스토리지 커패시터를 포함하여 데이터 신호에 따라 OLED로 공급되는 전류량을 제어하여 OLED의 밝기를 제어한다. OLED는 양극과 음극 사이에 유기물로 적층된 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층을 포함한다. 양극과 음극 사이에 순방향 전압이 인가되면 음극으로부터의 전자가 전자 주입층 및 전자 수송층을 통해 발광층으로 이동하고, 양극으로부터의 정공이 정공 주입층 및 정공 수송층을 통해 발광층으로 이동한다. 발광층은 전자 수송층으로부터의 전자와 정공 수송층으로부터의 정공의 재결합에 의한 엑시톤(Exiton) 형성 후 여기 상태(Exited State)에서 기저 상태(Ground State)로 변화될 때 빛을 방출하고, 빛의 밝기는 양극과 음극 사이에 흐르는 전류량에 의해 조절된다.
AMOLED 표시장치는 서브화소 구동부 어레이와 OLED 어레이가 형성된 기판에 패키징판이 합착된 인캡슐레이션(Encapsulation) 구조로 그 기판을 통해 빛을 방출한다. 패키징 판에는 수분 및 가스를 흡착하는 게터가 형성되어 유기 발광층의 열화를 방지한다. 그러나, 종래의 AMOLED 표시장치는 서브화소 구동부의 공정이 완료된 다음 OLED 어레이의 공정에서 불량이 발생하면 기판 전체를 모두 불량 처리해야 하므로 전체 공정 수율이 낮은 문제점이 있다. 또한, 패키징판은 개구율을 제한하고 고해상도 표시장치에 적용되기 어려운 문제점이 있다.
이러한 문제점들을 해결하기 위한 방안으로 최근에는 서브 화소 구동부 어레이와 OLED 어레이가 서로 다른 기판에 분리 형성되어 합착된 듀얼 플레이트 타입(Dual Plate Type)의 AMOLED가 제안되었다. 듀얼 플레이트 타입의 AMOLED 표시 장치는 상하판 합착시 콘택 스페이서에 의해 각 서브 화소의 서브 화소 구동부와 OLED가 단순하게 콘택되면서 전기적으로 연결된다.
이와 같은 듀얼 플레이트 타입의 유기발광 표시장치의 하부 기판은 다층의 박막으로 적층된 구조로 형성되는데, 일반적으로 박막을 증착하기 위해 스퍼터(Sputter), PECVD(Plasma Enhanced Chemical Vapor Deposition), CVD(Chemical Vapor Deposition) 등의 증착 방법을 사용한다. 이와 같은 증착 방법을 통해 증착된 박막의 두께 산포는 적어도 5％∼10％의 차이를 나타내며, 이러한 차이가 발생하였을 경우 적층 박막의 수가 많아질수록 그 편차는 누적이 되어 액정 패널의 중앙부와 외곽부간의 누적 두께 편차가 커지게 되고 그 결과 콘택 스페이서가 형성된 상부 기판과 하부 기판과의 콘택 특성이 나빠져 콘택 불량이 발생하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 것으로, 본 발명은 하부 기판의 두께 편차를 줄임으로써 상부 기판 및 하부 기판의 콘택 불량을 방지할 수 있는 유기발광 표시장치 및 그 제조방법을 제공하는데 목적이 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 특징에 따른 유기발광 표시장치는 양극 및 음극과, 상기 양극 및 음극 사이의 유기 발광층으로 구성된 유기발광 다이오드를 포함하는 상부 기판과, 상기 상부 기판과 마주보며, 게이트 절연막을 사이에 두고 교차되어 형성된 게이트 라인 및 데이터 라인과, 상기 게이트 라인 및 데이터 라인과 접속된 스위칭 박막 트랜지스터와, 상기 스위칭 트랜지스터 및 상기 유기 발광 다이오드와 접속된 구동 박막 트랜지스터와, 상기 스위치 박막 트랜지스터 및 상기 구동 박막 트랜지스터 상에 형성된 보호막과, 상기 보호막을 관통하여 상기 박막 트랜지스터의 드레인 전극을 노출시키는 콘택홀과, 상기 게이트 절연막 및 상기 보호막을 관통하여 상기 기판을 노출시키는 개구부와, 상기 콘택홀을 통해 상기 드레인 전극과 접속되는 화소 전극과, 상기 화소 전극 상에서 상기 화소 전극과 접촉되고, 상기 개구부를 통해 노출된 상기 기판과 접촉되어 형성되는 상기 콘택 전극을 포함하는 하부 기판과, 상기 상부 기판 상에 상기 하부 기판의 상기 콘택 전극과 접속되는 콘택 스페이서를 포함하며, 상기 콘택 스페이서와 접속하는 콘택 전극 하부는 상기 개구부를 통해 노출된 상기 하부 기판과 접속되는 것 을 특징으로 한다.
또한, 양극 및 음극과, 상기 양극 및 음극 사이의 유기 발광층으로 구성된 유기발광 다이오드를 포함하는 상부 기판과, 상기 상부 기판과 마주보며, 게이트 절연막을 사이에 두고 교차되어 형성되는 게이트 라인 및 데이터 라인과, 상기 게이트 라인 및 데이터 라인과 접속된 스위칭 박막 트랜지스터와, 상기 스위칭 트랜지스터 및 상기 유기 발광 다이오드와 접속된 구동 박막 트랜지스터와, 상기 구동 박막 트랜지스터의 드레인 전극을 노출시키는 콘택홀을 구비하는 보호막과, 상기 콘택홀을 통해 노출된 상기 구동 박막 트랜지스터의 드레인 전극과 접속된 화소 전극과, 상기 화소 전극과 접속되며 상기 화소 전극보다 넓은 폭으로 형성된 콘택 전극을 포함하는 하부 기판과, 상기 상부 기판 상에 상기 하부 기판의 상기 콘택 전극과 접속되는 콘택 스페이서를 포함하며, 상기 콘택 스페이서와 접속하는 상기 콘택 전극 하부는 상기 게이트 절연막과 상기 보호막으로 이루어지는 것을 특징으로 한다.
또한, 양극 및 음극과, 상기 양극 및 음극 사이의 유기 발광층으로 구성된 유기발광 다이오드를 포함하는 상부 기판과, 상기 상부 기판과 마주보며, 게이트 절연막을 사이에 두고 교차되어 형성되는 게이트 라인 및 데이터 라인과, 상기 게이트 라인 및 데이터 라인과 접속된 스위칭 박막 트랜지스터와, 상기 스위칭 트랜지스터 및 상기 유기발광 다이오드와 접속된 구동 박막 트랜지스터와, 상기 구동 박막 트랜지스터의 드레인 전극을 노출시키는 콘택홀을 구비한 제 1 보호막과, 상기 콘택홀을 통해 상기 드레인 전극과 접속된 화소 전극과, 상기 화소 전극을 노출 시키는 개구부를 구비한 제 2 보호막과, 상기 개구부를 통해 상기 화소 전극과 접속되어 형성된 콘택 전극을 포함하는 하부 기판과, 상기 상부 기판 상에 상기 하부 기판의 상기 콘택 전극과 접속되는 콘택 스페이서를 포함하며, 상기 콘택 스페이서와 접속하는 상기 콘택 전극 하부는 상기 게이트 절연막, 상기 제 1 보호막, 상기 화소 전극으로 이루어지는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 유기발광 표시장치의 제조방법은 양극 및 음극과, 상기 양극 및 음극 사이의 유기 발광층으로 구성된 유기발광 다이오드와, 콘택 스페이서를 포함하는 상부 기판을 마련하는 단계와, 상기 상부 기판과 마주보는 하부 기판을 마련하는 단계와, 상기 상부 기판의 콘택 스페이서와 상기 하부 기판이 접속되도록 합착하는 단계를 포함하며, 상기 하부 기판을 마련하는 단계는, 상기 유기발광 다이오드와 접속된 구동 박막 트랜지스터와, 상기 구동 박막 트랜지스터와 접속된 스위칭 박막 트랜지스터와, 상기 스위칭 박막 트랜지스터와 접속되고 게이트 절연막을 사이에 두고 교차되어 형성된 게이트 라인 및 데이터 라인을 형성하는 단계와, 상기 스위치 박막 트랜지스터 및 상기 구동 박막 트랜지스터 상에 보호막을 형성하는 단계와, 상기 보호막을 관통하여 상기 구동 박막 트랜지스터의 드레인 전극을 노출하는 콘택홀을 형성하는 단계와, 상기 콘택홀을 통해 노출된 상기 드레인 전극과 접속되는 화소 전극을 형성하는 단계와, 상기 화소 전극 상에 상기 콘택 스페이서와 접속되는 상기 콘택 전극을 형성하는 단계를 포함하며, 상기 콘택 스페이서와 접속하는 상기 콘택 전극 하부는 상기 게이트 절연막과 상기 보호막으로 이루어지는 것을 특징으로 한다.
또한, 양극 및 음극과, 상기 양극 및 음극 사이의 유기 발광층으로 구성된 유기발광 다이오드와, 콘택 스페이서를 포함하는 상부 기판을 마련하는 단계와, 상기 상부 기판과 마주보는 하부 기판을 마련하는 단계와, 상기 상부 기판의 콘택 스페이서와 상기 하부 기판이 접속되도록 합착하는 단계를 포함하며, 상기 하부 기판을 마련하는 단계는, 상기 유기발광 다이오드와 접속된 구동 박막 트랜지스터와, 상기 구동 박막 트랜지스터와 접속된 스위칭 박막 트랜지스터와, 상기 스위칭 박막 트랜지스터와 접속되고 게이트 절연막을 사이에 두고 교차되어 형성된 게이트 라인 및 데이터 라인을 형성하는 단계와, 상기 스위치 박막 트랜지스터 및 상기 구동 박막 트랜지스터 상에 보호막을 형성하는 단계와, 상기 보호막을 관통하여 상기 박막 트랜지스터의 드레인 전극을 노출시키는 콘택홀과, 상기 게이트 절연막 및 상기 보호막을 관통하여 상기 기판을 노출시키는 개구부를 형성하는 단계와, 상기 콘택홀을 통해 상기 드레인 전극과 접속되는 화소 전극을 형성하는 단계와, 상기 화소 전극 상에서 상기 화소 전극과 접촉되고, 상기 개구부를 통해 노출된 상기 하부 기판과 접촉되어 형성되는 상기 콘택 전극을 형성하는 단계를 포함하며, 상기 콘택 스페이서와 접속하는 콘택 전극 하부는 상기 개구부를 통해 노출된 상기 하부 기판과 접속되는 것을 특징으로 한다.
또한, 양극 및 음극과, 상기 양극 및 음극 사이의 유기 발광층으로 구성된 유기발광 다이오드와, 콘택 스페이서를 포함하는 상부 기판을 마련하는 단계와, 상기 상부 기판과 마주보는 하부 기판을 마련하는 단계와, 상기 상부 기판의 콘택 스페이서와 상기 하부 기판이 접속되도록 합착하는 단계를 포함하며, 상기 하부 기판 을 마련하는 단계는, 상기 유기발광 다이오드와 접속된 구동 박막 트랜지스터와, 상기 구동 박막 트랜지스터와 접속된 스위칭 박막 트랜지스터와, 상기 스위칭 박막 트랜지스터와 접속되고 게이트 절연막을 사이에 두고 교차되어 형성된 게이트 라인 및 데이터 라인을 형성하는 단계와, 상기 스위치 박막 트랜지스터 및 상기 구동 박막 트랜지스터 상에 제 1 보호막을 형성하는 단계와, 상기 제 1 보호막을 관통하여 상기 박막 트랜지스터의 드레인 전극을 노출시키는 콘택홀을 형성하는 단계와, 상기 콘택홀을 통해 상기 드레인 전극과 접속되는 화소 전극을 형성하는 단계와, 상기 화소 전극 상에 제 2 보호막을 형성하는 단계와, 상기 제 2 보호막을 관통하여 상기 화소 전극을 노출시키는 개구부를 형성하는 단계와, 상기 개구부를 통해 노출된 상기 화소 전극과 접촉되어 형성되는 상기 콘택 전극을 형성하는 단계를 포함하며, 상기 콘택 스페이서와 접속하는 상기 콘택 전극 하부는 상기 게이트 절연막, 상기 제 1 보호막, 상기 화소 전극으로 이루어지는 것을 특징으로 한다.
본 발명에 따른 유기발광 표시장치 및 그 제조방법은 다음과 같은 효과가 있다.
하부 기판의 콘택 스페이서와 대응하는 영역에서 반드시 필요한 적어도 한층의 박막을 형성함으로써 불필요한 두께 편차를 제거하여 단차로 인한 상부 기판과의 콘택 불량을 방지할 수 있다.
도 1은 본 발명에 따른 유기발광 표시장치의 기본 화소에 대한 등가 회로도 이다.
도 1에 도시된 유기발광 표시장치 한 화소는 게이트 라인(GL)과 수직하게 교차하는 데이터 라인(DL)과, 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 스위칭 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T1)와 전원 라인(PL) 사이에서 유기발광 다이오드(E)와 접속된 구동 박막 트랜지스터(T2)와, 구동 박막 트랜지스터(T2)의 게이트 전극과 전원 라인(PL) 사이에 접속된 스토리지 캐패시터(C)를 구비한다.
스위칭 박막 트랜지스터(T1)는 게이트 라인(GL)의 스캔 신호에 응답하여 데이터 라인(DL)의 데이터 신호를 구동 박막 트랜지스터(T2)의 게이트 전극 및 스토리지 캐패시터(C)에 공급한다.
구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)로부터 데이터 신호에 응답하여 전원 라인(PL)으로부터 유기발광 다이오드(E)로 공급되는 전류를 조절하여 유기발광 다이오드(E)의 밝기를 제어한다.
스토리지 캐패시터(C)는 스위칭 박막 트랜지스터(T1)로부터의 데이터 신호를 충전하고, 충전된 전압을 구동 박막 트랜지스터(T2)에 공급하여 스위칭 박막 트랜지스터(T1)가 오프(OFF)되더라도 구동 박막 트랜지스터(T2)가 일정한 전류를 공급할 수 있다.
이와 같은 유기발광 표시장치는 한 화소를 구성하는 3색(R, G, B) 서브 화소 각각을 독립적으로 구동하며, 공정 수율 향상을 위해 서브 화소 구동부 어레이와 OLED 어레이가 서로 다른 기판에 분리 형성되어 합착된 듀얼 플레이트 타입(Dual Plate Type)의 액티브 매트릭스 OLED(이하, AMOLED)가 제안되었다. 듀얼 플레이트 타입의 AMOLED 표시장치는 상하판 합착시 콘택 스페이서에 의해 각 서브 화소의 서브 화소 구동부와 OLED가 단순하게 콘택되면서 전기적으로 연결된다.
각 서브 화소는 양극 및 음극 사이의 유기 발광층으로 구성된 유기발광 다이오드와, 유기발광 다이오드를 독립적으로 구동하는 서브 화소 구동부를 구비한다. 서브 화소 구동부는 적어도 2개의 박막 트랜지스터와 스토리지 캐패시터를 포함하여 데이터 신호에 따라 유기발광 다이오드로 공급되는 전류량을 제어하여 유기발광 다이오드의 밝기를 제어한다.
유기 발광층은 양극과 음극 사이에 유기물로 적층된 정공 주입층(Hole Injection Layer : HIL), 정공 수송층(Hole Transporting Layer : HTL), 발광층(Emission Layer : EML), 전자 수송층(Electron Transporting Layer : ETL), 전자 주입층(Electron Injection Layer : EIL)을 포함한다. 양극과 음극 사이에 순방향 전압이 인가되면 음극으로부터의 전자가 전자 주입층 및 전자 수송층을 통해 발광층으로 이동하고, 양극으로부터의 정공이 정공 주입층 및 정공 수송층을 통해 발광층으로 이동한다. 이러한, 유기 발광층에 포함된 발광층 내에서 전자 수송층으로부터의 전자와 정공 수송층으로부터의 정공의 결합 형태인 여기자가 바닥 상태로 돌아가면서 발생된 빛은 하부 기판 방향으로 발광되며, 밝기는 양극과 음극 사이에 흐르는 전류량에 비례한다.
도 2는 본 발명의 제 1 실시예에 따른 듀얼 플레이트 타입의 유기발광 표시장치를 나타내는 단면도이다.
도 2에 도시된 유기발광 표시장치는 서브 화소 구동부 어레이가 형성된 하부 기판(102)과, OLED 어레이가 형성된 상부 기판(202)이 실링재(도시하지 않음)에 의해 합착된 구조를 갖는다.
여기서, 서브 화소 구동부 어레이는 화상 표시부를 구성하는 다수의 서브 화소의 서브 화소 구동부들을 포함하고, OLED 어레이는 다수의 서브 화소의 OLED들을 포함한다.
하부 기판(102)은 제 1 절연 기판(100)에 형성된 다수의 신호 라인과 적어도 하나의 박막 트랜지스터를 포함하는 서브 화소 구동부 어레이를 포함한다.
각 서브 화소에 형성된 서브 화소 구동부는 주로 2개의 박막 트랜지스터와 하나의 커패시터를 포함한다. 예를 들면, 게이트 라인의 스캔 신호에 응답하여 데이터 라인으로부터의 데이터 신호를 공급하는 스위칭 박막 트랜지스터(T1)와, 스위칭 박막 트랜지스터(T1)로부터의 데이터 신호에 응답하여 OLED를 흐르는 전류량을 제어하는 구동 박막 트랜지스터(T2)와, 스위칭 박막 트랜지스터(T1)가 턴-오프되더라도 구동 박막 트랜지스터(T2)를 통해 일정한 전류가 흐르게 하는 스토리지 커패시터를 포함한다.
스위칭 박막 트랜지스터(T1)는 게이트 라인(GL)과 접속된 제 1 게이트 전극(104), 제 1 게이트 전극(104)이 형성된 제 1 절연 기판(100) 전면에 형성된 게이트 절연막(112)과, 게이트 절연막(112) 상에 제 1 게이트 전극(104)과 중첩되게 형성된 제 1 반도체층(107)과, 데이터 라인(DL)에서 분기되어 제 1 반도체층(107) 상에 형성되는 제 1 소스 전극(110a), 제 1 소스 전극(110a)과 마주하며 구동 박막 트랜지스터(T2)의 제 2 게이트 전극(140)과 연결 전극(170)을 통해 접속된 제 1 드레인 전극(110b)으로 구성된다.
구동 박막 트랜지스터(T2)는 스위치 박막 트랜지스터(T1)의 제 1 드레인 전극(110b)과 연결 전극(170)을 통해 전기적으로 접속된 제 2 게이트 전극(140), 제 2 게이트 전극(140)과 중첩되게 형성된 제 2 반도체층(109)과, 제 2 반도체층(109) 상에 형성된 제 2 소스 전극(142a), 제 2 소스 전극(142a)과 마주하며 화소 전극(172)과 접속된 제 2 드레인 전극(142b)으로 구성된다.
이와 같이 형성된 스위칭 박막 트랜지스터(T1)와 구동 박막 트랜지스터(T2) 상에는 제 1 드레인 전극(110b)을 노출하는 제 1 콘택홀(160)과, 제 2 게이트 전극(140)을 노출하는 제 2 콘택홀(162)과, 제 2 드레인 전극(142b)을 노출하는 제 3 콘택홀(164)과, 게이트 하부 패드(145a)를 노출하는 게이트 하부 콘택홀(166)과, 데이터 하부 패드(150a)를 노출하는 데이터 하부 콘택홀(168)을 구비하는 제 1 보호막(130)이 형성된다.
연결 전극(170)은 제 1 콘택홀(160) 및 제 2 콘택홀(162)을 통해 스위칭 박막 트랜지스터(T1)의 제 1 드레인 전극(110b)과 구동 박막 트랜지스터(T2)의 제 2 게이트 전극(140)을 전기적으로 연결한다. 여기서, 제 1 콘택홀(160) 형성을 위한 식각 공정시 제 1 콘택홀(160) 하부의 게이트 절연막(112)이 식각되는 것을 방지하기 위해 제 3 반도체층(111)을 추가로 형성한다.
화소 전극(172)은 화소 영역 중 콘택 스페이서(219)와 대응되는 영역을 제외한 영역에서 제 3 콘택홀(164)을 통해 제 2 드레인 전극(142b)과 전기적으로 연결 된다. 화소 전극(172) 상부에는 화소 전극(172)과 직접 접촉되고, 화소 전극(172)을 포함하는 제 1 보호막(130) 상에 상부 기판(202)의 콘택 스페이서(219)와 접촉되는 콘택 전극(180)이 형성된다.
콘택 스페이서(219)와 하부 기판(102)의 제 1 절연 기판(100) 사이에는 제 2 반도체층(109), 소스/드레인 금속층없이 게이트 절연막(112), 제 1 보호막(130) 및 콘택 전극(180)이 적층되어 있다. 따라서, 콘택 스페이서(219)와 제 1 절연 기판(100) 사이에서 제 2 반도체층(109), 소스/드레인 금속층으로 인한 두께 편차가 제거되어 단차로 인한 상부 기판(202)과의 콘택 불량을 방지할 수 있다.
또한, 제 1 절연 기판(100) 상에 게이트 라인(GL)과 접속되는 게이트 패드(145)와, 데이터 라인(DL)과 접속되는 데이터 패드(150)를 구비한다.
게이트 패드(145)는 제 1 및 제 2 게이트 전극(104, 140)과 동일 물질로 형성된 게이트 하부 패드(145a)와, 화소 전극(172)과 동일 물질로 형성되며, 게이트 하부 콘택홀(166)을 통해 게이트 하부 패드(145a)와 전기적으로 접속되는 게이트 상부 패드(145b)를 포함한다.
데이터 패드(150)는 게이트 절연막(112) 상의 제 4 반도체층(113) 상에 소스/드레인 금속층으로 형성된 데이터 하부 패드(150a)와, 화소 전극(172)과 동일한 물질로 형성되며, 데이터 하부 콘택홀(168)을 통해 데이터 하부 패드(150a)와 전기적으로 접속되는 데이터 상부 패드(150b)를 포함한다.
연결 전극(170), 화소 전극(172), 게이트 상부 패드(145b) 및 데이터 상부 패드(150b)는 투명 도전 물질로 형성되며, 투명 도전 물질로는 인듐주석산화 물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide : ITZO) 등으로 형성된다.
콘택 전극(180)은 저 저항 금속 물질로 형성되며, 저 저항 금속 물질로는 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 은(Ag), 구리 합금 중 적어도 하나의 금속물질로 형성된다.
제 1 내지 제 4 반도체층(107, 109, 111, 113)은 오믹 콘택층(108a) 및 활성층(108b)으로 구성된다.
상부 기판(202)은 하부 기판(102)의 서브 화소 구동부와 접속된 제 2 전극(230)과, 발광부를 노출시키는 버퍼층(210)과, 제 2 전극(230)과 유기 발광층(220)을 사이에 두고 형성된 제 1 전극(204)과, 각 서브 화소 단위로 분리시키는 격벽(217)과, 제 2 전극(230)을 하부 기판(102)과 접속시키기 위한 콘택 스페이서(219)가 형성되며, 제 2 전극(230)은 콘택 스페이서(219)를 감싸도록 유기 발광층(220) 상에 형성된다.
격벽(217)은 버퍼층(210) 상에서 각 서브 화소를 감싸도록 형성되며, 격벽(217)으로 둘러싸인 내부에는 각 서브 화소별로 적색(R), 녹색(G), 청색(B)을 발광하는 유기 발광층(187)이 형성되어 있다. 또한, 격벽(217)의 측면은 그 위에 형성되는 유기 발광층(220)과 제 2 전극(230)의 분리를 위하여 역테이퍼 형상을 갖는다.
콘택 스페이서(184)는 버퍼층(210) 상에서 상부 및 하부 기판(202, 102)의 셀갭 높이로 형성되며 상부 및 하부 기판(202, 102)에서 전기적인 접속이 필요한 부분, 즉 각 서브 화소 구동부와 OLED의 접속 부분에만 정렬되어 형성된다. 여기서, 콘택 스페이서(219)는 버퍼층(210)과 접촉하는 밑면으로부터 위로 갈수록 폭이 점진적으로 감소하여 순방향의 경사면을 갖는 사다리꼴 형태로 형성하거나, 반원 형태로 형성한다.
제 1 전극(204)은 제 2 절연 기판(200) 상에 유기 발광층(220)으로부터의 빛을 투과시키기 위하여 투명 도전층으로 형성되고, 제 2 전극(230)은 일함수가 낮으며 불투명하면서도 빛의 반사성이 높은 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 리튬(Li) 등의 금속과 이들의 합금이 어느 하나의 물질로 단층으로 형성되거나 복수층 구조로 형성된다.
제 1 전극(204) 하부에는 격벽(217)과 중첩되도록 제 1 전극(204)의 전기 전도도를 높여주기 위한 보조 전극(207)이 형성된다. 예를 들어, 제 1 전극(204)을 형성하는 물질이 ITO 물질일 경우, 보조 전극(207)은 저항이 낮은 저 저항 금속물질로 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금, 구리(Cu), 은(Ag), 구리 합금 중 적어도 하나의 금속물질로 형성된다. 여기서, OLED의 제 1 전극(175)은 양극 및 음극 중 어느 하나의 전극으로 이용되고, 제 2 전극(190)은 나머지 전극으로 이용된다.
여기서, 유기 발광층(220)은 정공 주입층(hole injection layer : HIL), 정공 수송층(hole transporting layer : HTL), 발광층(emission layer : EML), 전자 수송층(electron transporting layer : ETL), 전자 주입층(electron injection layer : EIL)을 포함한다.
이와 같은 상부 기판(202)과 하부 기판(102)은 실링재(도시하지 않음)에 의해 합착되어진다. 그러나, 하부 기판(102)에 증착된 박막의 두께 산포는 적어도 5％∼10％의 차이를 나타내며, 이러한 차이가 발생하였을 경우 적층 박막의 수가 많아질수록 그 편차는 누적이 되어 액정 패널의 중앙부와 외곽부간의 누적 두께 편차가 커지게 되고 그 결과 콘택 스페이서(219)가 형성된 상부 기판(202)과 하부 기판(102)과의 콘택 특성이 나빠져 콘택 불량이 발생한다. 이를 해결하기 위해 하부 기판(102)의 콘택 스페이서(219)와 대응하는 영역에서 제 2 게이트 전극(140), 제 2 반도체층(109), 제 2 소스 및 드레인 전극(142a, 142b)없이 게이트 절연막(112), 제 1 보호막(130), 콘택 전극(180)만을 형성하여 제 2 게이트 전극(140), 제 2 반도체층(109), 제 2 소스 및 드레인 전극(142a, 142b)으로 인한 두께 편차를 제거하여 단차로 인한 상부 기판(202)과의 콘택 불량을 방지할 수 있다.
도 3a 내지 도 3f는 도 2에 도시된 하부 기판의 제조공정을 나타낸 단면도들이다.
도 3a를 참조하면, 제 1 절연 기판(100) 상에 제 1 및 제 2 게이트 전극(104, 140), 게이트 하부 패드(145a)를 포함하는 게이트 패턴을 형성한다.
구체적으로, 제 1 절연 기판(100) 상에 게이트 금속층을 스퍼터링 등의 증착 방법으로 형성한다. 이어서, 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝하여 제 1 및 제 2 게이트 전극(104, 140), 게이트 하부 패드(145a)를 포함하는 게이트 패턴이 형성된다.
게이트 금속층은 몰리브덴(Molybdenum : Mo), 알루미늄(Aluminum : Al), 알루미늄-네오디뮴(Aluminum-Neodymium : Al-Nd), 구리(Copper : Cu), 크롬(Chromium : Cr), 티타늄(Titanium : Ti) 등의 금속과 이의 합금이 단일층 또는 복수층 구조로 형성된다.
도 3b를 참조하면, 게이트 패턴 상에 게이트 절연막(112)과, 활성층(108b) 및 오믹 콘택층(108a)으로 이루어진 제 1 내지 제 4 반도체층(107, 109, 111, 113)을 포함하는 반도체 패턴을 순차적으로 형성한다.
구체적으로, 게이트 패턴을 포함하는 제 1 절연 기판(100) 전면에 PECVD(Plasma Enhanced Chemical Vapor Deposition)등의 증착 방법으로 게이트 절연막(112), 비정질실리콘(a-Si)층 및 불순물(n+)이 도핑된 비정질 실리콘층을 순차적으로 증착한 후, 포토리쏘그래피 공정 및 식각 공정으로 비정질 실리콘(a-Si)층 및 불순물(n+)이 도핑된 비정질 실리콘층을 패터닝하여 활성층(108b) 및 오믹 콘택층(108a)으로 이루어진 제 1 내지 제 4 반도체층(107, 109, 111, 113)을 포함하는 반도체 패턴을 형성한다.
게이트 절연막(112)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다.
도 3c를 참조하면, 반도체 패턴을 포함하는 게이트 절연막(112) 상에 소스/드레인 금속층을 스퍼터링 등의 증착 방법으로 증착한 후, 포토리쏘그래피 공정 및 식각 공정으로 소스/드레인 금속층을 패터닝 하여 제 1 드레인 전극(110b) 및 제 1 소스 전극(110a), 제 2 드레인 전극(142b) 및 제 2 소스 전극(142a), 데이터 하부 패드(150a)를 포함하는 소스/드레인 패턴을 형성한다.
이어서, 건식 식각 공정을 통해 제 1 소스 전극(110a) 및 제 1 드레인 전극(110b) 사이와, 제 2 소스 전극(142a) 및 제 2 드레인 전극(142b) 사이로 노출된 오믹 콘택층(108a)이 제거된다.
소스/드레인 금속층은 몰리브덴(Molybdenum : Mo), 알루미늄(Aluminum : Al), 알루미늄-네오디뮴(Aluminum-Neodymium : Al-Nd), 구리(Copper : Cu), 크롬(Chromium : Cr), 티타늄(Titanium : Ti), 몰리티타늄 합금(MoTi), 몰리니오븀 합금(MoNb), 티타니오븀 합금(TiNb) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다.
도 3d를 참조하면, 소스/드레인 패턴 상에 제 1 내지 제 3 콘택홀(160, 162, 164)과, 게이트 하부 콘택홀(166), 데이터 하부 콘택홀(168)을 포함하는 제 1 보호막(130)을 형성한다.
구체적으로, 제 1 드레인 전극(110b) 및 제 1 소스 전극(110a), 제 2 드레인 전극(142b) 및 제 2 소스 전극(142a), 데이터 하부 패드(150a)를 포함하는 소스/드레인 패턴이 형성된 게이트 절연막(112) 상에 제 1 보호막(130)을 형성한다. 이어서, 제 1 보호막(130) 상에 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 패터닝하여 제 1 드레인 전극(110b)을 노출하는 제 1 콘택홀(160)과, 제 2 게이트 전극(140)을 노출하는 제 2 콘택홀(162)과, 제 2 드레인 전극(142b)을 노출하는 제 3 콘택홀(164)과, 게이트 하부 패드(145a)를 노출하는 게이트 하부 콘택홀(166)과, 데이터 하부 패드(150a)를 노출하는 데이터 하부 콘택홀(168)을 형성한 다.
제 1 보호막(130)은 게이트 절연막(112)과 같은 무기 절연물질이 PECVD 등의 증착 방법으로 증착되어 형성되거나, 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB(Benzocyclobuten), PFCB(Perfluorocyclobutane), 테프론(teflon), 사이토프(Cytop) 등과 같은 유기 절연물질이 스핀 또는 스핀리스 등의 코팅 방법으로 코팅되어 형성된다.
도 3e를 참조하면, 제 1 보호막(130) 상에 연결 전극(170), 화소 전극(172), 게이트 상부 패드(145b) 및 데이터 상부 패드(150b)를 포함하는 투명 도전 패턴을 형성한다.
구체적으로, 제 1 보호막(130) 상에 투명 도전 물질을 증착한 후 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 패터닝하여 제 1 및 제 2 콘택홀(160, 162)을 통해 스위칭 박막 트랜지스터(T1)의 제 1 드레인 전극(110b)과 구동 박막 트랜지스터(T2)의 제 2 게이트 전극(140)을 전기적으로 연결하는 연결 전극(170)과, 제 3 콘택홀(164)을 통해 제 2 드레인 전극(142b)과 전기적으로 접속된 화소 전극(172)과, 게이트 하부 콘택홀(166)을 통해 게이트 하부 패드(140a)와 전기적으로 접속된 게이트 상부 패드(145b)와, 데이터 하부 콘택홀(168)을 통해 데이터 하부 패드(150a)와 전기적으로 접속된 데이터 상부 패드(150b)를 형성한다.
제 1 콘택홀(160) 하부에 형성된 제 3 반도체층(111)은 제 1 콘택홀(160) 형성을 위한 식각 공정시 게이트 절연막(112)이 식각되는 것을 방지하기 위해 형성된다.
투명 도전 물질로는 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide : ITZO) 등으로 형성된다.
도 3f를 참조하면, 화소 전극(172) 상에 콘택 전극(180)이 형성된다.
구체적으로, 투명 도전 패턴을 포함하는 제 1 보호막(130) 상에 콘택 전극층을 스퍼터링 등의 증착 방법으로 증착한 후, 포토리쏘그래피 공정 및 식각 공정으로 콘택 전극층을 패터닝 하여 화소 전극(172) 상에 화소 전극(172)보다 넓은 폭으로 콘택 전극(180)을 형성한다. 콘택 전극(180)은 상부 기판(202)의 콘택 스페이서(219)와 접속되며, 콘택 스페이서(219)와 제 1 절연 기판(100) 사이에는 게이트 절연막(112), 제 1 보호막(130), 콘택 전극(180)만이 형성되어 제 2 게이트 전극(140), 제 2 반도체층(109), 제 2 소스 및 드레인 전극(142a, 142b)으로 인한 두께 편차가 제거됨으로써 단차로 인한 상부 기판(202)과 하부 기판(102)의 콘택 불량을 방지할 수 있다.
도 4는 본 발명의 제 2 실시예에 따른 듀얼 플레이트 타입의 유기발광 표시장치의 하부 기판을 나타내는 단면도이다. 도 4에 도시된 하부 기판은 도 2와 대비하여 중복된 구성 요소들에 대한 설명은 생략하기로 한다.
도 4를 참조하면, 상부 기판(202)의 콘택 스페이서(219)와 대응되는 게이트 절연막(112) 및 제 1 보호막(130)을 관통하여 하부 기판(102)의 제 1 절연 기판(100)을 노출시키는 개구부(190)를 구비하며, 화소 전극(172)과 직접 접촉되고, 개구부(190)를 통해 노출된 제 1 절연 기판(100)과, 게이트 절연막(112) 및 제 1 보호막(130)의 측면과, 제 1 보호막(130)의 상부면과 접촉되어 형성된 콘택 전극(180)을 구비한다.
콘택 스페이서(219)와 제 1 절연 기판(100) 사이에는 제 2 게이트 전극(140), 게이트 절연막(112), 제 2 반도체층(109), 제 2 소스 및 드레인 전극(142a, 142b), 제 1 보호막(130)없이 콘택 전극(180)만이 존재하므로 상부 기판(202) 및 하부 기판(102)간의 거리가 짧아지게 된다. 이와 같이, 상부 및 하부 기판(202, 102)간의 거리가 짧아지게 될 경우 이물에 의한 불량 발생의 문제점이 있으므로 콘택 스페이서(219)의 높이를 4㎛∼5㎛로 종래보다 높게 형성하는 것이 바람직하다.
제 2 게이트 전극(140), 게이트 절연막(112), 제 2 반도체층(109), 제 2 소스 및 드레인 전극(142a, 142b), 제 1 보호막(130)으로 인한 두께 편차가 제거됨으로 단차로 인한 상부 기판(202)과의 콘택 불량을 방지할 수 있다.
도 5a 내지 도 5f는 도 4에 도시된 하부 기판의 제조공정을 나타낸 단면도들이다. 도 5a 내지 도 5c는 제 1 실시예인 도 3a 내지 도 3c와 동일하므로 생략하기로 한다.
도 5d를 참조하면, 소스/드레인 패턴 상에 제 1 내지 제 3 콘택홀(160, 162, 164)과, 개구부(190), 게이트 하부 콘택홀(166), 데이터 하부 콘택홀(168)을 포함하는 제 1 보호막(130)이 형성된다.
구체적으로, 제 1 드레인 전극(110b) 및 제 1 소스 전극(110a), 제 2 드레인 전극(142b) 및 제 2 소스 전극(142a), 데이터 하부 패드(150a)를 포함하는 소스/드 레인 패턴이 형성된 게이트 절연막(112) 상에 제 1 보호막(130)이 형성된다. 이어서, 제 1 보호막(130) 상에 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 패터닝하여 제 1 드레인 전극(110b)을 노출하는 제 1 콘택홀(160)과, 제 2 게이트 전극(140)을 노출하는 제 2 콘택홀(162)과, 제 2 드레인 전극(142b)을 노출하는 제 3 콘택홀(164)과, 콘택 스페이서(219)와 대응되는 영역의 제 1 절연기판(100)을 노출하는 개구부(190)과, 게이트 하부 패드(145a)를 노출하는 게이트 하부 콘택홀(166)과, 데이터 하부 패드(150a)를 노출하는 데이터 하부 콘택홀(168)이 형성된다.
도 5e를 참조하면, 제 1 보호막(130) 상에 연결 전극(170), 화소 전극(172), 게이트 상부 패드(145b) 및 데이터 상부 패드(150b)를 포함하는 투명 도전 패턴이 형성된다.
구체적으로, 제 1 보호막(130) 상에 투명 도전 물질을 증착한 후 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 패터닝하여 제 1 및 제 2 콘택홀(160, 162)을 통해 스위칭 박막 트랜지스터(T1)의 제 1 드레인 전극(110b)과 구동 박막 트랜지스터(T2)의 제 2 게이트 전극(140)을 전기적으로 연결하는 연결 전극(170)과, 제 3 콘택홀(164)을 통해 제 2 드레인 전극(142b)과 전기적으로 접속된 화소 전극(172)과, 게이트 하부 콘택홀(166)을 통해 게이트 하부 패드(145a)와 전기적으로 접속된 게이트 상부 패드(145b)와, 데이터 하부 콘택홀(168)을 통해 데이터 하부 패드(150a)와 전기적으로 접속된 데이터 상부 패드(150b)를 형성한다.
도 5f를 참조하면, 화소 전극(172)과 접속되는 콘택 전극(180)이 형성된다.
구체적으로, 투명 도전 패턴을 포함하는 제 1 보호막(130) 상에 콘택 전극층을 스퍼터링 등의 증착 방법으로 증착한 후, 포토리쏘그래피 공정 및 식각 공정으로 콘택 전극층을 패터닝 하여 화소 전극(172) 상에 화소 전극(172)보다 넓은 폭으로 콘택 전극(180)이 형성된다. 콘택 전극(180)은 화소 전극(172)과 직접 접촉되고, 개구부(190)를 통해 노출된 제 1 절연 기판(100)과, 게이트 절연막(112) 및 제 1 보호막(130)의 측면과, 제 1 보호막(130)의 상부면과 접촉되어 형성된다.
콘택 스페이서(219)와 제 1 절연 기판(100) 사이에는 제 2 게이트 전극(140), 게이트 절연막(112), 제 2 반도체층(109), 제 2 소스 및 드레인 전극(142a, 142b), 제 1 보호막(130)없이 콘택 전극(180)만이 존재하므로 즉, 제 2 게이트 전극(140), 게이트 절연막(112), 제 2 반도체층(109), 제 2 소스 및 드레인 전극(142a, 142b), 제 1 보호막(130)으로 인한 두께 편차가 제거됨으로 단차로 인한 상부 기판(202)과의 콘택 불량을 방지할 수 있다.
도 6은 본 발명의 제 3 실시예에 따른 듀얼 플레이트 타입의 유기발광 표시장치의 하부 기판을 나타내는 단면도이다. 도 6에 도시된 하부 기판은 도 4와 대비하여 중복된 구성 요소들에 대한 설명은 생략하기로 한다.
도 6을 참조하면, 연결 전극(170), 화소 전극(172), 게이트 상부 패드(145b), 데이터 상부 패드(150b)를 포함하는 투명 도전 패턴 상에 제 2 보호막(138)이 추가로 형성된다. 여기서, 제 2 보호막(138)은 콘택 스페이서(219)와 대응되는 영역의 화소 전극(172)을 노출시키는 개구부(192)와, 게이트 상부 패드(145b)를 노출시키는 게이트 상부 콘택홀(194)과, 데이터 상부 패드(150b)를 노 출시키는 데이터 상부 콘택홀(196)을 추가로 구비한다.
개구부(192)를 통해 노출된 화소 전극(172)과 전기적으로 접속된 콘택 전극(180)이 형성되며, 상부 기판(202)의 콘택 스페이서(219)와 제 1 절연 기판(100) 사이에는 게이트 절연막(112), 제 1 보호막(130), 화소 전극(172), 콘택 전극(180)이 적층되어 형성된다.
도 7a 내지 도 7f는 도 6에 도시된 하부 기판의 제조공정을 나타낸 단면도들이다. 도 7a 내지 도 7c는 제 1 실시예인 도 3a 내지 도 3c와 동일하므로 생략하기로 한다.
도 7d를 참조하면, 제 1 보호막(130) 상에 연결 전극(170), 화소 전극(172), 게이트 상부 패드(145b) 및 데이터 상부 패드(150b)를 포함하는 투명 도전 패턴이 형성된다.
구체적으로, 제 1 보호막(130) 상에 투명 도전 물질을 증착한 후 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 패터닝하여 제 1 및 제 2 콘택홀(160, 162)을 통해 스위칭 박막 트랜지스터(T1)의 제 1 드레인 전극(110b)과 구동 박막 트랜지스터(T2)의 제 2 게이트 전극(140)을 전기적으로 연결하는 연결 전극(170)과, 제 3 콘택홀(164)을 통해 제 2 드레인 전극(142b)과 전기적으로 접속된 화소 전극(172)과, 게이트 하부 콘택홀(166)을 통해 게이트 하부 패드(145a)와 전기적으로 접속된 게이트 상부 패드(145b)와, 데이터 하부 콘택홀(168)을 통해 데이터 하부 패드(150a)와 전기적으로 접속된 데이터 상부 패드(150b)를 형성한다.
도 7e를 참조하면, 투명 도전 패턴이 형성된 제 1 보호막(130) 상에 제 2 보 호막(138)이 형성된다.
구체적으로, 투명 도전 패턴을 포함하는 제 1 보호막(130) 상에 제 2 보호막(138)을 형성한 후, 제 2 보호막(138) 상에 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 패터닝하여 콘택 스페이서(219)와 대응되는 영역의 화소 전극(172)을 노출시키는 개구부(192)와, 게이트 상부 패드(145b)를 노출하는 게이트 상부 콘택홀(194)과, 데이터 상부 패드(150b)를 노출하는 데이터 상부 콘택홀(196)을 형성한다.
도 7f를 참조하면, 제 2 보호막(138) 상에 화소 전극(172)과 접속되는 콘택 전극(180)이 형성된다.
구체적으로, 제 2 보호막(138) 상에 콘택 전극층을 스퍼터링 등의 증착 방법으로 증착한 후, 포토리쏘그래피 공정 및 식각 공정으로 콘택 전극층을 패터닝 하여 개구부(192)를 통해 노출된 화소 전극(172)과 전기적으로 접속되도록 콘택 전극(180)이 형성된다.
상부 기판(202)의 콘택 스페이서(219)와 제 1 절연 기판(100) 사이에는 게이트 절연막(112), 제 1 보호막(130), 화소 전극(172), 콘택 전극(180)이 적층되어 형성된다.
이와 같이, 콘택 스페이서(219)와 제 1 절연 기판(100) 사이에 제 2 게이트 전극(140), 제 2 반도체층(109), 제 2 소스 및 드레인 전극(142a, 142b)없이 게이트 절연막(112), 제 1 보호막(130), 화소 전극(172), 콘택 전극(180)만이 존재하므로 즉, 제 2 게이트 전극(140), 제 2 반도체층(109), 제 2 소스 및 드레인 전 극(142a, 142b)으로 인한 두께 편차가 제거됨으로 단차로 인한 상부 기판(202)과의 콘택 불량을 방지할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 본 발명에 따른 유기발광 표시장치의 기본 화소에 대한 등가 회로도이다.
도 2는 본 발명의 제 1 실시예에 따른 듀얼 플레이트 타입의 유기발광 표시장치를 나타내는 단면도이다.
도 3a 내지 도 3f는 도 2에 도시된 하부 기판의 제조공정을 나타낸 단면도들이다.
도 4는 본 발명의 제 2 실시예에 따른 듀얼 플레이트 타입의 유기발광 표시장치의 하부 기판을 나타내는 단면도이다.
도 5a 내지 도 5f는 도 4에 도시된 하부 기판의 제조공정을 나타낸 단면도들이다.
도 6은 본 발명의 제 3 실시예에 따른 듀얼 플레이트 타입의 유기발광 표시장치의 하부 기판을 나타내는 단면도이다.
도 7a 내지 도 7f는 도 6에 도시된 하부 기판의 제조공정을 나타낸 단면도들이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100, 200 : 제 1 및 제 2 절연 기판 104 : 제 1 게이트 전극
107, 109, 111, 113 : 반도체층 140 : 제 2 게이트 전극
170 : 연결 전극 172 : 화소 전극
180 : 콘택 전극 204 : 제 1 전극
210 : 버퍼층 217 : 격벽
219 : 콘택 스페이서 220 : 유기 발광층
Claims (10)
- 양극 및 음극과, 상기 양극 및 음극 사이의 유기 발광층으로 구성된 유기발광 다이오드를 포함하는 상부 기판과,상기 상부 기판과 마주보며, 기판 상에 게이트 절연막을 사이에 두고 교차되어 형성된 게이트 라인 및 데이터 라인과, 상기 게이트 라인 및 데이터 라인과 접속된 스위칭 박막 트랜지스터와, 상기 스위칭 트랜지스터 및 상기 유기 발광 다이오드와 접속된 구동 박막 트랜지스터와, 상기 스위치 박막 트랜지스터 및 상기 구동 박막 트랜지스터 상에 형성된 보호막과, 상기 보호막을 관통하여 상기 박막 트랜지스터의 드레인 전극을 노출시키는 콘택홀과, 상기 게이트 절연막 및 상기 보호막을 관통하여 상기 기판을 노출시키는 개구부와, 상기 콘택홀을 통해 상기 드레인 전극과 접속되는 화소 전극과, 상기 화소 전극 상에서 상기 화소 전극과 접촉되고, 상기 개구부를 통해 노출된 상기 기판과 접촉되어 형성되는 상기 콘택 전극을 포함하는 하부 기판과,상기 상부 기판 상에 상기 하부 기판의 상기 콘택 전극과 접속되는 콘택 스페이서를 포함하며,상기 콘택 스페이서와 접속하는 콘택 전극 하부는 상기 개구부를 통해 노출된 상기 기판과 접속되는 것을 특징으로 하는 유기발광 표시장치.
- 양극 및 음극과, 상기 양극 및 음극 사이의 유기 발광층으로 구성된 유기발 광 다이오드를 포함하는 상부 기판과,상기 상부 기판과 마주보며, 게이트 절연막을 사이에 두고 교차되어 형성되는 게이트 라인 및 데이터 라인과, 상기 게이트 라인 및 데이터 라인과 접속된 스위칭 박막 트랜지스터와, 상기 스위칭 트랜지스터 및 상기 유기 발광 다이오드와 접속된 구동 박막 트랜지스터와, 상기 구동 박막 트랜지스터의 드레인 전극을 노출시키는 콘택홀을 구비하는 보호막과, 상기 콘택홀을 통해 노출된 상기 구동 박막 트랜지스터의 드레인 전극과 접속된 화소 전극과, 상기 화소 전극과 접속되며 상기 화소 전극보다 넓은 폭으로 형성된 콘택 전극을 포함하는 하부 기판과,상기 상부 기판 상에 상기 하부 기판의 상기 콘택 전극과 접속되는 콘택 스페이서를 포함하며,상기 콘택 스페이서와 접속하는 상기 콘택 전극 하부는 상기 게이트 절연막과 상기 보호막으로 이루어지는 것을 특징으로 하는 유기발광 표시장치.
- 제 1 항 및 제 2 항 중 어느 한 항에 있어서,상기 게이트 라인과 접속되어 형성된 게이트 패드와,상기 데이터 라인과 접속되어 형성된 데이터 패드를 추가로 구비하며,상기 게이트 패드는 상기 게이트 라인과 동일 물질로 형성된 게이트 하부 패드와, 상기 게이트 하부 패드가 노출되도록 상기 게이트 절연막 및 상기 보호막을 관통하는 게이트 하부 콘택홀을 통해 상기 게이트 하부 패드와 접속된 게이트 상부 패드를 포함하고,상기 데이터 패드는 상기 데이터 라인과 동일 물질로 형성된 데이터 하부 패드와, 상기 데이터 하부 패드가 노출되도록 상기 보호막을 관통하는 데이터 하부 콘택홀을 통해 상기 데이터 하부 패드와 접속된 데이터 상부 패드를 포함하는 것을 특징으로 하는 유기발광 표시장치.
- 양극 및 음극과, 상기 양극 및 음극 사이의 유기 발광층으로 구성된 유기발광 다이오드를 포함하는 상부 기판과,상기 상부 기판과 마주보며, 게이트 절연막을 사이에 두고 교차되어 형성되는 게이트 라인 및 데이터 라인과, 상기 게이트 라인 및 데이터 라인과 접속된 스위칭 박막 트랜지스터와, 상기 스위칭 트랜지스터 및 상기 유기발광 다이오드와 접속된 구동 박막 트랜지스터와, 상기 구동 박막 트랜지스터의 드레인 전극을 노출시키는 콘택홀을 구비한 제 1 보호막과, 상기 콘택홀을 통해 상기 드레인 전극과 접속된 화소 전극과, 상기 화소 전극을 노출시키는 개구부를 구비한 제 2 보호막과, 상기 개구부를 통해 상기 화소 전극과 접속되어 형성된 콘택 전극을 포함하는 하부 기판과,상기 상부 기판 상에 상기 하부 기판의 상기 콘택 전극과 접속되는 콘택 스페이서를 포함하며,상기 콘택 스페이서와 접속하는 상기 콘택 전극 하부는 상기 게이트 절연막, 상기 제 1 보호막, 상기 화소 전극으로 이루어지는 것을 특징으로 하는 유기발광 표시장치.
- 제 4 항에 있어서,상기 게이트 라인과 접속되어 형성되는 게이트 패드와,상기 데이터 라인과 접속되어 형성되는 데이터 패드를 추가로 구비하며,상기 게이트 패드는 상기 게이트 라인과 동일 물질로 형성된 게이트 하부 패드와, 상기 게이트 하부 패드가 노출되도록 상기 게이트 절연막 및 상기 제 1 보호막을 관통하는 게이트 하부 콘택홀을 통해 상기 게이트 하부 패드와 접속되고, 상기 제 2 보호막의 게이트 상부 콘택홀을 통해 노출되는 게이트 상부 패드를 포함하고,상기 데이터 라인과 동일 물질로 형성된 데이터 하부 패드와, 상기 데이터 하부 패드가 노출되도록 제 1 보호막을 관통하는 데이터 하부 콘택홀을 통해 상기 데이터 하부 패드와 접속되고, 상기 제 2 보호막의 데이터 상부 콘택홀을 통해 노출되는 데이터 상부 패드를 포함하는 것을 특징으로 하는 유기발광 표시장치.
- 양극 및 음극과, 상기 양극 및 음극 사이의 유기 발광층으로 구성된 유기발광 다이오드와, 콘택 스페이서를 포함하는 상부 기판을 마련하는 단계와,상기 상부 기판과 마주보는 하부 기판을 마련하는 단계와,상기 상부 기판의 콘택 스페이서와 상기 하부 기판이 접속되도록 합착하는 단계를 포함하며,상기 하부 기판을 마련하는 단계는,상기 유기발광 다이오드와 접속된 구동 박막 트랜지스터와, 상기 구동 박막 트랜지스터와 접속된 스위칭 박막 트랜지스터와, 상기 스위칭 박막 트랜지스터와 접속되고 게이트 절연막을 사이에 두고 교차되어 형성된 게이트 라인 및 데이터 라인을 형성하는 단계와,상기 스위치 박막 트랜지스터 및 상기 구동 박막 트랜지스터 상에 보호막을 형성하는 단계와,상기 보호막을 관통하여 상기 구동 박막 트랜지스터의 드레인 전극을 노출하는 콘택홀을 형성하는 단계와,상기 콘택홀을 통해 노출된 상기 드레인 전극과 접속되는 화소 전극을 형성하는 단계와,상기 화소 전극 상에 상기 콘택 스페이서와 접속되는 상기 콘택 전극을 형성하는 단계를 포함하며,상기 콘택 스페이서와 접속하는 상기 콘택 전극 하부는 상기 게이트 절연막과 상기 보호막으로 이루어지는 것을 특징으로 하는 유기발광 표시장치의 제조방법.
- 양극 및 음극과, 상기 양극 및 음극 사이의 유기 발광층으로 구성된 유기발광 다이오드와, 콘택 스페이서를 포함하는 상부 기판을 마련하는 단계와,상기 상부 기판과 마주보는 하부 기판을 마련하는 단계와,상기 상부 기판의 콘택 스페이서와 상기 하부 기판이 접속되도록 합착하는 단계를 포함하며,상기 하부 기판을 마련하는 단계는,기판 상에 상기 유기발광 다이오드와 접속된 구동 박막 트랜지스터와, 상기 구동 박막 트랜지스터와 접속된 스위칭 박막 트랜지스터와, 상기 스위칭 박막 트랜지스터와 접속되고 게이트 절연막을 사이에 두고 교차되어 형성된 게이트 라인 및 데이터 라인을 형성하는 단계와,상기 스위치 박막 트랜지스터 및 상기 구동 박막 트랜지스터 상에 보호막을 형성하는 단계와,상기 보호막을 관통하여 상기 박막 트랜지스터의 드레인 전극을 노출시키는 콘택홀과, 상기 게이트 절연막 및 상기 보호막을 관통하여 상기 하부 기판을 노출시키는 개구부를 형성하는 단계와,상기 콘택홀을 통해 상기 드레인 전극과 접속되는 화소 전극을 형성하는 단계와,상기 화소 전극 상에서 상기 화소 전극과 접촉되고, 상기 개구부를 통해 노출된 상기 기판과 접촉되어 형성되는 상기 콘택 전극을 형성하는 단계를 포함하며,상기 콘택 스페이서와 접속하는 콘택 전극 하부는 상기 개구부를 통해 노출된 상기 기판과 접속되는 것을 특징으로 하는 유기발광 표시장치의 제조방법.
- 양극 및 음극과, 상기 양극 및 음극 사이의 유기 발광층으로 구성된 유기발광 다이오드와, 콘택 스페이서를 포함하는 상부 기판을 마련하는 단계와,상기 상부 기판과 마주보는 하부 기판을 마련하는 단계와,상기 상부 기판의 콘택 스페이서와 상기 하부 기판이 접속되도록 합착하는 단계를 포함하며,상기 하부 기판을 마련하는 단계는,상기 유기발광 다이오드와 접속된 구동 박막 트랜지스터와, 상기 구동 박막 트랜지스터와 접속된 스위칭 박막 트랜지스터와, 상기 스위칭 박막 트랜지스터와 접속되고 게이트 절연막을 사이에 두고 교차되어 형성된 게이트 라인 및 데이터 라인을 형성하는 단계와,상기 스위치 박막 트랜지스터 및 상기 구동 박막 트랜지스터 상에 제 1 보호막을 형성하는 단계와,상기 제 1 보호막을 관통하여 상기 박막 트랜지스터의 드레인 전극을 노출시키는 콘택홀을 형성하는 단계와,상기 콘택홀을 통해 상기 드레인 전극과 접속되는 화소 전극을 형성하는 단계와,상기 화소 전극 상에 제 2 보호막을 형성하는 단계와,상기 제 2 보호막을 관통하여 상기 화소 전극을 노출시키는 개구부를 형성하는 단계와,상기 개구부를 통해 노출된 상기 화소 전극과 접촉되어 형성되는 상기 콘택 전극을 형성하는 단계를 포함하며,상기 콘택 스페이서와 접속하는 상기 콘택 전극 하부는 상기 게이트 절연막, 상기 제 1 보호막, 상기 화소 전극으로 이루어지는 것을 특징으로 하는 유기발광 표시장치의 제조방법.
- 제 6 항 및 제 7 항 중 어느 한 항에 있어서,상기 게이트 라인과 접속되는 게이트 패드를 형성하는 단계와,상기 데이터 라인과 접속되어 데이터 패드를 형성하는 단계를 추가로 구비하며,상기 게이트 패드를 형성하는 단계는,상기 게이트 라인과 동일층에 게이트 하부 패드를 형성하는 단계와,상기 게이트 하부 패드 상에 상기 게이트 절연막 및 보호막을 형성하는 단계와,상기 게이트 하부 패드가 노출되도록 상기 게이트 절연막 및 상기 보호막을 관통하는 게이트 하부 콘택홀을 통해 상기 게이트 하부 패드와 접속되는 게이트 상부 패드를 형성하는 단계를 포함하고,상기 데이터 패드를 형성하는 단계는,상기 게이트 절연막 상에 데이터 하부 패드를 형성하는 단계와,상기 데이터 하부 패드 상에 보호막을 형성하는 단계와,상기 데이터 하부 패드가 노출되도록 보호막을 관통하는 데이터 하부 콘택홀을 통해 상기 데이터 하부 패드와 접속된 데이터 상부 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 유기발광 표시장치의 제조방법.
- 제 8 항에 있어서,상기 게이트 라인과 동일층에 게이트 하부 패드를 형성하는 단계와,상기 게이트 하부 패드 상에 상기 게이트 절연막 및 상기 제 1 보호막을 형성하는 단계와,상기 게이트 하부 패드가 노출되도록 상기 게이트 절연막 및 상기 제 1 보호막을 관통하는 게이트 하부 콘택홀을 형성하는 단계와,상기 게이트 하부 콘택홀을 통해 노출된 상기 게이트 하부 패드와 접속되는 게이트 상부 패드를 형성하는 단계와,상기 게이트 상부 패드 상에 상기 제 2 보호막을 형성하는 단계와,상기 게이트 상부 패드가 노출되도록 상기 제 2 보호막을 관통하는 게이트 상부 콘택홀을 형성하는 단계를 포함하고,상기 데이터 패드를 형성하는 단계는,상기 게이트 절연막 상에 데이터 하부 패드를 형성하는 단계와,상기 데이터 하부 패드 상에 상기 제 1 보호막을 형성하는 단계와,상기 데이터 하부 패드가 노출되도록 상기 제 1 보호막을 관통하는 데이터 하부 콘택홀을 형성하는 단계와,상기 데이터 하부 콘택홀을 통해 노출된 상기 데이터 하부 패드와 접속되는 데이터 상부 패드를 형성하는 단계와,상기 데이터 상부 패드 상에 상기 제 2 보호막을 형성하는 단계와,상기 데이터 상부 패드가 노출되도록 상기 제 2 보호막을 관통하는 데이터 상부 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 유기발광 표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080094851A KR20100035455A (ko) | 2008-09-26 | 2008-09-26 | 유기발광 표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080094851A KR20100035455A (ko) | 2008-09-26 | 2008-09-26 | 유기발광 표시장치 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100035455A true KR20100035455A (ko) | 2010-04-05 |
Family
ID=42213329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080094851A KR20100035455A (ko) | 2008-09-26 | 2008-09-26 | 유기발광 표시장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100035455A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160029945A (ko) * | 2014-09-05 | 2016-03-16 | 엘지디스플레이 주식회사 | 유기발광소자 |
| WO2020133938A1 (zh) * | 2018-12-29 | 2020-07-02 | 云谷（固安）科技有限公司 | 显示面板、显示面板制备方法、显示屏及显示终端 |
-
2008
- 2008-09-26 KR KR1020080094851A patent/KR20100035455A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160029945A (ko) * | 2014-09-05 | 2016-03-16 | 엘지디스플레이 주식회사 | 유기발광소자 |
| WO2020133938A1 (zh) * | 2018-12-29 | 2020-07-02 | 云谷（固安）科技有限公司 | 显示面板、显示面板制备方法、显示屏及显示终端 |
| US12004401B2 (en) | 2018-12-29 | 2024-06-04 | Yungu (Gu'an) Technology Co., Ltd. | Display panel, display panel manufacturing method, and display screen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10374027B2 (en) | Organic light emitting diode display device and method for manufacturing the same | |
| US8963137B2 (en) | Organic light-emitting display device and method of fabricating the same | |
| KR101309863B1 (ko) | 발광 표시 장치 및 그 제조 방법 | |
| KR101254644B1 (ko) | 유기 전계발광 표시장치와 그의 제조 방법 | |
| KR101719372B1 (ko) | 반사 전극을 구비한 유기전계발광 표시장치 제조 방법 | |
| KR20150061921A (ko) | 유기전계발광표시장치 | |
| KR20150041509A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR20150079094A (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| KR101352105B1 (ko) | 유기발광표시장치 및 그 제조방법 | |
| KR101352118B1 (ko) | 발광 표시장치 및 이의 제조방법 | |
| KR20040079476A (ko) | 유기전계 발광소자와 그 제조방법 | |
| KR101796934B1 (ko) | 반사 전극을 구비한 유기전계발광 표시장치 및 그 제조 방법 | |
| KR101560233B1 (ko) | 유기전계발광 표시장치 및 그 제조방법 | |
| KR20090058283A (ko) | 유기 전계 발광 표시 장치 및 그 제조 방법 | |
| KR20080062308A (ko) | 유기 전계발광소자 및 그 제조방법 | |
| KR20110004170A (ko) | 유기전계발광소자 및 그 제조방법 | |
| KR102355605B1 (ko) | 유기발광다이오드 표시장치 및 그 제조방법 | |
| KR101469477B1 (ko) | 유기발광 표시장치 및 그 제조방법 | |
| KR102049601B1 (ko) | 유기발광다이오드 표시장치 및 그 제조방법 | |
| KR20100035455A (ko) | 유기발광 표시장치 및 그 제조방법 | |
| KR20100024033A (ko) | 유기발광 표시장치 및 그 제조방법 | |
| KR100813841B1 (ko) | 유기 발광 디스플레이 장치 | |
| KR101696460B1 (ko) | 유기전계발광표시장치 | |
| KR20100029350A (ko) | 유기발광 표시장치 및 그 제조방법 | |
| KR20100011525A (ko) | 유기발광 표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |