KR20100029108A - 표시 장치용 기판 - Google Patents

표시 장치용 기판 Download PDF

Info

Publication number
KR20100029108A
KR20100029108A KR1020100008202A KR20100008202A KR20100029108A KR 20100029108 A KR20100029108 A KR 20100029108A KR 1020100008202 A KR1020100008202 A KR 1020100008202A KR 20100008202 A KR20100008202 A KR 20100008202A KR 20100029108 A KR20100029108 A KR 20100029108A
Authority
KR
South Korea
Prior art keywords
pixel electrode
substrate
signal line
pixel
line
Prior art date
Application number
KR1020100008202A
Other languages
English (en)
Inventor
도시히데 쯔바따
모리히데 오사끼
마사노리 다께우찌
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20100029108A publication Critical patent/KR20100029108A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명에 따른 표시 장치용 기판은, 화소 전극이 형성되어 있지 않는 영역에 소스 라인이 형성되어 있음과 아울러, 소스 라인과 화소 전극 사이에 간극이 형성되고, 또한 소스 라인의 표면을 피복하는 블랙 매트릭스(차광막)와 화소 전극이 중첩되도록 배치되어 있다. 이에 의해, 화소 전극과 소스 라인 사이의 기생 용량(Csd)이 표시 영역 내에서 벗어나는 것을 방지할 수 있기 때문에, 본 표시 장치용 기판을 이용한 액정 표시 장치의 표시 얼룩을 저감하는 것이 가능하게 된다.

Description

표시 장치용 기판{DISPLAY DEVICE SUBSTRATE}
본 발명은 표시 장치의 표시 품위를 향상시킬 수 있는 표시 장치용 기판과, 그 기판을 갖는 액정 표시 장치에 관한 것이다.
[종래기술의 문헌 정보]
[특허문헌 1] 일본 공개 공보 특개평10-170957호 공보
[특허문헌 2] 일본 공개 공보 특개2001-33816호 공보
현재, 액정 표시 장치는, 소형, 박형, 저소비 전력, 및 경량 등의 특징을 갖고 각종 전자 기기에 널리 이용되고 있다. 특히, 스위칭 소자를 능동 소자로서 갖는 액티브 매트릭스형의 액정 표시 장치(액정 표시 패널)는 CRT와 동등한 표시 특성이 얻어지기 때문에, 퍼스널 컴퓨터 등의 OA 기기, 텔레비전 등의 AV 기기나 휴대 전화 등에 널리 응용되고 있다. 또한, 최근, 액정 표시 장치의 대형화와, 고정밀화, 화소 유효 면적 비율 향상(고개구율화) 등의 품위 향상이 급속히 진행하고 있다.
액티브 매트릭스 기판 상에서, 화소 전극과 소스 라인(신호선)이 동일 평면 상에 형성되는 기술에 있어서는, 고정밀화 및 고개구율화를 도모하는 경우, 유효 화소 영역을 늘리기 위해서 화소와 소스 버스 라인(이하, 간단히 소스 라인을 표기함)과의 사이의 거리의 단축화, 소스 라인의 세선화가 이루어져 왔다.
그러나, 화소와 소스 라인 사이의 거리를 단축시키면 단락 불량이 발생하기쉽게 된다. 또한, 소스 라인을 세선화하면 단선 불량이 발생하기 쉽게 된다. 즉, 액티브 매트릭스 기판 상에서, 화소 전극과 소스 라인이 동일 평면상에 형성되는 기술에 있어서는, 단락 불량 및 단선 불량의 발생 등에 의해서 수율의 저하가 발생한다.
따라서, 이들 단락 불량 및 단선 불량을 방지하여 상기 수율의 저하를 개선하기 위해서, 예를 들면 하기 (a)∼(c)와 같은 액티브 매트릭스 기판의 제조 방법이 제안되어 있다.
(a) 능동 소자와 소스 라인을 형성한 후에 투명 층간 절연막을 배치한다.
(b) 능동 소자와 투명 화소 전극을 컨택트홀을 통해서 접촉(컨택트)시킨다.
(c) 투명 층간 절연막 상에 화소 전극을 형성하여 동일 평면에서 소스 라인과 화소 전극을 분리한다.
또한, 상기한 바와 같이 제조된 액티브 매트릭스 기판과 대향하도록 컬러 필터 기판을 접합하고, 이들 양 기판 사이에 액정을 주입함으로써, 액정 표시 장치는 제조된다. 여기서 말하는 컬러 필터 기판으로는, 예를 들면 R(적), G(녹), B(청)의 색 영역이 액티브 매트릭스 기판측의 화소 영역과 일치하도록 작성되고, 또한 각 화소 영역 이외의 부분에는 블랙매트릭스(차광막)가 매립되고 있는 기판을 들 수 있다.
상기한 바와 같은 컬러 필터를 이용한 액정 표시 장치의 제조 방법에 있어서, 블랙매트릭스(이하, 블랙매트릭스를 적절하게 「BM」이라고 표기함)의 정밀도는 개구율에 영향을 미친다. 이 BM의 정밀도는, 액티브 매트릭스 기판 및 컬러 필터 기판의 접합 정밀도와 원하는 BM의 폭을 형성하는 정밀도의 합이 된다. 이 문제를 개선하는 방법으로서, 아래에 나타내는 일본 공개 공보 특개평10-170957호 공보(공개일: 1998년 6월 26일) 및 일본 공개 공보 특개2001-33816호 공보(공개일: 2001년 2월 9일)에서는, 액티브 매트릭스 기판측에 자기 정합적으로 BM을 형성함으로써 개구율의 향상을 실현하고 있다.
상기한 바와 같이, BM을 자기 정합적으로 형성한 액티브 매트릭스 기판의 구체예에 대하여 도 12 및 도 13을 참조하여 설명한다.
도 12는 종래의 액티브 매트릭스 기판(박막 트랜지스터 어레이)에 있어서의 1 화소와, 그 1 화소의 이웃에 위치하는 화소의 일부를 도시하는 평면도이다. 도 12에 도시한 바와 같이, 액티브 매트릭스 기판의 1 화소에 있어서, 게이트 버스 라인(주사선; 이하 간단히 게이트 라인이라고 표기함)(101)과 소스 버스 라인(신호선; 이하 간단히 소스 라인이라고 표기함)(102)은 상호 교차하도록 배치되어 있다. 그 교차하는 부분에는 화소 전극(103)이 배치되어 있다.
상기 게이트 라인(101)에는 게이트 전극(104)이 형성되어 있다. 소스 라인(102)에는 소스 전극(105)이 형성되어 있다. 또한, 화소 전극(103)은 드레인 전극(106)과 접속되어 있다. 그리고, 화소 전극(103)을 갖는 화소의 이웃 화소에는 화소 전극(103)과 마찬가지의 화소 전극(103')이 형성되어 있다. 화소 전극(103)과 화소 전극(103') 사이에는 소스 라인(102)이 형성되어 있다.
화소 전극(103)에는, 컨택트홀(109)을 통하여 드레인 전극(106)이 접속되어 있다. 마찬가지로, 화소 전극(103)에는 컨택트홀(109')을 통하여 보조 용량 버스 라인(이하, 단순히 보조 용량 라인이라고 표기함)(107)이 접속되어 있다.
다음으로, 상기 액티브 매트릭스 기판, 특히 박막 트랜지스터 어레이의 제조 방법에 대하여 도 12 및 도 13을 이용하여 간단히 설명한다. 도 13은 도 12에 도시하는 박막 트랜지스터 어레이의 A-A'선에서의 단면도이다.
우선, 유리 등의 투명 절연성 기판으로 이루어지는 기판(110) 상에, 게이트 라인(게이트선)(101)과, 게이트 전극(104)과, 보조 용량 라인(107)을 동일 공정에 의해 형성한다. 다음으로, 이들의 위에 게이트 절연막(111)을 형성한다.
그 후, 박막 트랜지스터(TFT) 등의 능동 소자(114)를 형성한다. 도 12 및 도 13에 있어서는, 우선, 활성 반도체층(112)을 형성한다. 다음으로, 비정질 실리콘(예를 들면 n형 비정질 실리콘)층(113)을 형성한다. 또한, 소스 라인(102)과, 소스 전극(105)과, 드레인 전극(106)을 형성(소스 라인(102) 및 소스 전극(105)은 동일 공정에 의해 형성)한다.
다음으로, 능동 소자(114)(컨택트홀(109) 및 그 주변부를 제외함)와, 소스 라인(102)과, 게이트 라인(101)과, 보조 용량 라인(107)(컨택트홀(109') 및 그 주변부를 제외함)을 피복하도록, 절연층 패턴으로 이루어지는 BM(108)를 형성한다.
블랙매트릭스(108)는, 화소 전극을 제외한 각 구성 요소 영역 상에 자기 정합적으로 형성되어 있다. 이 BM(108)은, 기판(110)의 이면에서 노광함으로써, 게이트 라인(101), 소스 라인(102), 능동 소자(114), 및 보조 용량 라인(107)에 대하여, 자기 정합적으로 작성한다.
그 후, 전면을 피복하도록 층간 절연막(115)을 형성한다. 다음으로, 컨택트홀(109)과 컨택트홀(109')을 형성한다. 다음으로, 컨택트홀(109, 109')을 피복하도록 화소 전극(103, 103')을 형성한다. 또, 상기 컨택트홀(109)에 의해 능동 소자의 드레인 전극(106)과 화소 전극(103)이 접속된다. 또한, 상기 컨택트홀(109')에 의해, 보조 용량을 형성하기 위한 보조 용량 라인(107)과 화소 전극(103)이 접속된다.
상기 제조 방법에 의해, 액티브 매트릭스 기판에 있어서, 소스 라인(102)과 화소 전극(103)을 층간 절연막(115)을 사이에 끼워 분리할 수 있다.
상기한 바와 같은 소스 라인과 화소 전극과의 분리에 의해서, 도 13에 도시한 바와 같이, 화소 전극(103, 103')과 소스 라인(102)을 정합시킬 수 있다. 종래에, 이 중첩과, 필요 최소한의 BM 패턴을 자기 정합적으로 형성하는 것에 의해 액정 표시 장치의 개구율을 개선하고 있다.
상기 화소 전극과 소스 라인의 정합에 대하여 도 13을 이용하여 설명한다. 도 12, 도 13에 나타내는 「z」 및 「z'」은 소스 라인(102)과 화소 전극(103, 103')과의 중첩 거리를 나타내고 있다. 또한, 도 13에 따르면, z는 z1과 z2 사이의 거리이다. 마찬가지로, z'은 z1'과 z2' 사이의 거리이다.
상기 z1은 소스 라인(102)의 끝의 위치를 나타내는 것으로, 소스 라인(102)의 끝으로부터 소스 라인(102)의 면에 대하여 수직으로 연장한 선이다. 마찬가지로, z1'은 소스 라인(102)의 끝의 위치를 나타내는 것으로, 소스 라인(102)의 끝으로부터 소스 라인(102)의 면에 대하여 수직으로 연장한 선이다. 또한, 상기 z1는 대상으로 하는 화소에 인접하고 있는 화소 전극(103')에 가까운 쪽의 끝이다. 상기 z1'은 대상으로 하는 화소의 화소 전극(103)에 가까운 쪽의 끝이다.
z2는 화소 전극(103')의 끝의 위치를 나타내는 것으로, 화소 전극(103')의 끝으로부터 화소 전극(103')의 면에 대하여 수직으로 연장한 선이다. 마찬가지로, z2'은 화소 전극(103)의 끝의 위치를 나타내는 것으로, 화소 전극(103)의 끝으로부터 화소 전극(103)의 면에 대하여 수직으로 연장한 선이다.
그러나, 상기 기판의 제조 방법에 따르면, 화소 전극과 소스 라인 사이의 기생 용량(Csd)이 표시 영역 내에서 차이가 나게 된다. 그 차이에 의해서, 각 화소의 액정 용량에 보유되어 있는 전하량에 면내차가 발생한다. 이러한 면내차는 액정 표시 장치의 표시 얼룩의 원인이 되는 문제점이 있다.
상기 문제점은, 포토리소그래피 공정의 노광기 정밀도의 편차에 의해, 소스 라인 패턴과 화소 전극 패턴의 위치 관계가 표시 영역 내에서 차이 나는 것에 기인하고 있다. 액티브 매트릭스의 제조 공정에서의 포토리소그래피 공정의 샷 사이(발광 부분과 비발광 부분)의 얼라이먼트 정밀도는 현재 일반적으로 ±0.3㎛ 정도이다.
본 발명의 목적은, 표시 장치, 특히 액정 표시 장치의 표시 얼룩을 저감할 수 있는 표시 장치용 기판을 제공하는 것에 있다.
상기의 목적을 달성하기 위해서, 본 발명에 따른 표시 장치용 기판은, 신호선과 주사선이 절연성 기판상에 형성되어 있고, 신호선 및 주사선이 교차하는 교차부마다 형성되어 있는 화소 전극과, 신호선 및 화소 전극의 사이에 적층되어 있는 층간 절연막을 구비하며, 상기 절연성 기판의 표면에 대하여 수직 방향에서 보았을 때, 상기 화소 전극이 형성되어 있지 않는 영역에 신호선이 형성되어 있음과 아울러, 상기 신호선과 상기 화소 전극 사이에는 간극이 형성되어 있는 것을 특징으로 한다.
또한, 본 발명의 액정 표시 장치는 본 발명에 따른 상기 표시 장치용 기판을 갖는 것을 특징으로 한다.
본 발명의 다른 목적, 특징, 및 우수한 점은 이하에 나타내는 기재에 의해서 충분히 알 수 있을 것이다. 또한, 본 발명의 이점은 첨부 도면을 참조한 다음의 설명으로 명백하게 될 것이다.
본 발명에 따른 표시 장치용 기판에 따르면, 절연성 기판의 표면에 대하여 수직 방향에서 보았을 때, 신호선(소스 라인)과 화소 전극 사이에는 간극이 형성되어 있다. 이와 같이, 신호선(소스 라인)과 화소 전극 사이에 간극을 형성하면, 표시 장치의 표시 얼룩과 상관이 있는 값(△△β)이 작아진다. 이 △△β가 작아지면, 화소 전위 실효값(Vd)의 차가 작아진다. 그 결과, 표시 장치의 표시 얼룩을 저감할 수 있다.
본 발명의 액정 표시 장치에 따르면, 본 발명의 액정 표시 장치가 갖고 있는 상기 표시 장치용 기판에 있어서, 절연성 기판의 표면에 대하여 수직 방향에서 보았을 때, 화소 전극이 형성되어 있지 않는 영역에 신호선이 형성되어 있음과 아울러, 신호선과 화소 전극 사이에는 간극이 형성되어 있다. 이와 같이, 신호선(소스 라인)과 화소 전극 사이에 간극을 형성하면, 표시 장치의 표시 얼룩과 상관이 있는 값(△△β)이 작아진다. 이 △△β가 작아지면 화소 전위 실행값(Vd)의 차가 작아진다. 그에 따라, 상기의 구성에 따라, 표시 얼룩의 저감이 가능한 액정 표시 장치를 제공할 수 있다.
이상에서 상세히 설명한 바와 같이, 본 발명은 표시 장치의 표시 품위를 향상시키는 효과가 있다.
도 1은 본 발명의 액정 표시 장치의 일 실시 형태를 도시하는 단면도.
도 2는 본 발명의 표시 장치용 기판의 일 실시 형태를 도시하는 평면도.
도 3은 도 2에 도시하는 표시 장치용 기판의 B-B'선에서의 단면도.
도 4는 본 발명의 표시 장치용 기판의 다른 실시 형태를 도시하는 단면도.
도 5는 표시 장치용 기판에서, 화소 전극 및 소스 라인의 거리와, △△β 값과의 관계를 나타내는 그래프.
도 6은 본 발명의 실시예에 있어서의 액티브 매트릭스형의 액정 표시 장치를 나타내는 간단한 등가 회로.
도 7은 본 발명의 실시예에 있어서의 △△β와 Vd의 차의 관계를 설명하기 위해서 이용한 화소와 소스 라인의 관계를 나타내는 모식도.
도 8은 본 발명의 실시예에 있어서의 Vd의 근사식을 설명하기 위한 수평 2H 주기의 DOT 반전 구동에서의 각종 파형을 도시하는 모식도.
도 9는 도 8에서의 소스 전압의 위상의 예를 상세히 기재한 모식도.
도 10은 도 8에서의 Vd의 파형(화소 1A)을 상세히 기재한 모식도.
도 11은 도 8에서의 Vd의 파형(화소 2A)을 상세히 기재한 모식도.
도 12는 종래의 표시 장치용 기판을 도시하는 평면도.
도 13은 종래의 표시 장치용 기판을 도시하는 단면도.
<제1 실시 형태>
본 발명의 제1 실시 형태에 대하여 도 1 내지 도 3에 기초하여 설명하면 이하와 같다.
본 실시 형태에서는, 표시 장치용 기판의 구체예로서 액정 표시 장치용의 액티브 매트릭스 기판에 대하여 설명한다.
도 1은 본 발명의 액정 표시 장치의 일례를 도시하는 단면도이다. 액정 표시 장치(40)는 액티브 매트릭스 기판(30)과 대향 기판(33)을 갖고, 이들 기판은 액정층(32)을 사이에 끼우고 있다. 액정층(32)은 대향 기판(33)의 배향막과, 액티브 매트릭스 기판(30)의 배향막(31) 사이에 끼워져 있다.
도 2는 본 발명의 액티브 매트릭스 기판(30)(표시 장치용 기판)에 있어서의 1 화소와, 그 1 화소의 이웃에 위치하는 화소의 일부를 도시하는 평면도이다. 도 2에 도시한 바와 같이, 소스 라인(신호선)(2)과 게이트 라인(주사선)(1)과 화소 전극(3)은 절연성 기판(10) 상에 적층되어 있다. 그 게이트 라인(1)과 소스 라인(2)은 상호 교차하도록 배치되어 있다. 그리고, 이들이 교차하는 교차부마다 화소 전극(3)이 형성되어 있다. 또, 절연성 기판(10)은, 도 2의 경우에는 최배면에 위치하고, 도 3의 단면도에 도시하는 위치에 배치되어 있다.
상기 게이트 라인(1)에는 게이트 전극(4)이 형성되어 있다. 소스 라인(2)에는 소스 전극(5)이 형성되어 있다. 또한, 화소 전극(3)은 드레인 전극(6)과 접속되어 있다. 그리고, 화소 전극(3)을 갖는 화소의 이웃 화소에는 화소 전극(3)과 마찬가지의 화소 전극(3')이 형성되어 있다. 화소 전극(3)과 화소 전극(3') 사이에는 소스 라인(2)이 형성되어 있다.
화소 전극(3)에는 컨택트홀(9)을 통하여 드레인 전극(6)이 접속되어 있다. 마찬가지로, 화소 전극(3)에는 컨택트홀(9')을 통하여 보조 용량 버스 라인(이하, 간단히 보조 용량 라인이라고 표기함)(보조 용량선)(7)이 접속되어 있다.
도 2에 도시한 바와 같이, 능동 소자(14), 게이트 라인(1), 및 소스 라인(2)의 표면을 피복하도록, 블랙매트릭스(이하, BM이라고 표기함)(차광막)(8)가 형성되어 있다. 또한, 도 2에 따르면, 절연성 기판(10)의 표면에 대하여 수직 방향에서 보았을 때, 소스 라인(2)의 표면을 피복하는 BM(8)과 화소 전극(3)이 중첩되어 있다. 마찬가지로, 화소 전극(3')과 BM(8)이 중첩되어 있다. 즉, 특정한 화소에 있어서의 신호선의 표면을 피복하는 BM(8)과, 특정한 화소로부터 신호선을 사이에 두고 이웃에 위치하는 화소 전극(3')이 중첩되어 있다. 도 2에서, 화소 전극(3')과 BM(8)과의 중첩의 폭(거리)을 y로 나타내고 있다.
또한, 도 2에 도시한 바와 같이, 절연성 기판(10)의 표면에 대하여 수직 방향에서 보았을 때 화소 전극이 형성되어 있지 않는 영역, 즉, 화소 전극(3)과 화소 전극(3') 사이의 영역에 소스 라인(2)이 형성되어 있다. 또한, 소스 라인(2)과 화소 전극(3') 사이에는 간극(x)이 형성되어 있다. 마찬가지로, 절연성 기판(10)의 표면에 대하여 수직 방향에서 보았을 때 소스 라인(2)과 화소 전극(3) 사이에는 간극(x')이 형성되어 있다.
상기 「절연성 기판(10)의 표면에 대하여 수직 방향에서 보았을 때」라고 하는 것은, 바꾸어 말하면, 「절연성 기판(10)의 표면에서, 대상이 되는 것의 정사영을 보았을 때」를 의미하는 것이다. 보다 구체적으로 말하면, 「대상이 되는 것의 각 점에서부터 절연성 기판(10)의 표면에 내린 수선의 끝의 모임을 보았을 때」를 의미하는 것이 된다.
예를 들면, 상기 화소 전극(3')과 BM(8)이 중첩되어 있다고 하는 것은, 절연성 기판(10)의 표면에서의 화소 전극(3')의 정사영과 절연성 기판(10)의 표면에서의 BM(8)의 정사영이 중첩되어 있는 것을 의미한다. 또한, 상기 소스 라인(2)과 화소 전극(3') 사이에 형성되어 있는 간극(x)은, 절연성 기판(10)의 표면에서의 소스 라인(2)의 정사영과 절연성 기판(10)의 표면에서의 화소 전극(3')의 정사영과의 사이에 형성되어 있는 간극을 의미한다.
또한, 소스 라인(2)과 화소 전극(3, 3') 사이에 간극 (x'·x)이 형성되어 있는 것은, 화소 전극과 신호선 사이에 화소 전극(3, 3')에의 전압 인가 시에 액정층(32)에 대하여 화소 전극(3, 3')으로부터 전압이 인가되지 않는 영역이 존재하고 있는 것을 의미한다.
다음으로, 전류 및 전압의 제어에 대하여 간단히 설명한다. 게이트 라인(1)이 선택되면 게이트 전극(4)에 전압이 인가된다. 이 게이트 전극(4)에 인가되는 전압에 의해 소스 전극(5) 및 드레인 전극(6) 사이를 흐르는 전류가 제어된다. 즉, 소스 라인(2)으로부터 전송된 신호에 기초하여, 소스 전극(5)으로부터 드레인 전극(6)으로, 드레인 전극(6)으로부터 화소 전극(3)으로 전류가 흐르는 것에 의해서, 화소 전극(3)은 소정의 표시를 행하게 된다. 보조 용량 라인(7)은 소정의 표시를 유지하기 위해서 보조적으로 설치된다.
다음으로, 상기 액티브 매트릭스 기판(30)의 제조 방법에 대하여 도 2 및 도 3을 이용하여 설명한다. 도 3은 도 2에 도시하는 B-B'선에서의 단면도이다.
우선, 유리 등의 투명한 절연체로 이루어지는 절연성 기판(10) 상에, 게이트 라인(1), 게이트 전극(4), 및 보조 용량 라인(7)을 동일 공정에 의해 형성한다. 다음으로, 이들의 표면에 게이트 절연막(11)을 형성한다. 다음으로, 박막 트랜지스터(TFT) 등의 능동 소자(14)와, 소스 라인(2)과, 소스 전극(5)을 형성한다. 소스 라인(2) 및 소스 전극(5)은 동일 공정에 의해 형성한다.
또, 도 2 및 도 3에 도시하는 능동 소자(14)의 형성에 있어서는, 우선, 활성 반도체층(12)을 형성한다. 다음으로, 비정질 실리콘(예를 들면 n형 비정질 실리콘)층(13)을 형성한다. 또한, 소스 라인(2)과, 소스 전극(5)과, 드레인 전극(6)을 형성(소스 라인(2) 및 소스 전극(5)은 동일 공정에 의해 형성)한다.
상기 액티브 매트릭스 소자(14), 소스 라인(2), 및 소스 전극(5) 형성 후, BM(BM 패턴)(8)을 형성한다. 이 BM(8)은, 예를 들면 차광성을 갖는 수지제의 절연층 패턴으로 형성할 수 있다. 예를 들면, BM의 재료로서는 드라이 필름 라미네이트 방식의, 카본이 분산된 감광성 수지 재료 등을 들 수 있다.
BM(8)의 형성 방법으로서는, 우선, 기판 표면에, 흑색의 수지막을 갖는 드라이 필름을 라미네이트하고, 커버 필름을 박리함으로써, 흑색의 수지막을 전사한다. 다음으로, 드레인 전극(6), 소스 전극(5), 능동 소자(14), 소스 라인(2), 게이트 라인(1), 보조 용량 라인(7)을 피복하도록, 또한 화소 전극(3 및 3')과 평면적으로 중첩하도록(중첩은 도 3의「y」로 나타냄), 패턴 마스크를 이용하여 노광, 현상, 및 포스트베이킹을 행하여 BM(8)(BM 패턴)을 완성한다. 도 2 및 도 3에 도시한 바와 같이, 컨택트홀(9, 9') 부분과 이들의 주위 부분에는 BM(8)을 형성하지 않는다.
다음으로, 상기 BM(8)가 형성된 절연성 기판(10)의 전면을 피복하도록 층간 절연막(15)을 형성한다. 그 층간 절연막(15)의 재료로서는, 예를 들면 네가티브형 감광성 투명 수지를 이용할 수 있다. 구체적으로는, 감광성 투명 수지로서는, 예를 들면 아크릴계 수지, 에폭시계 수지, 폴리우레탄계 수지, 폴리이미드계 수지 등의 수지를 들 수 있다. 그러나, 이것에 한정되는 것이 아니고, 층간 절연막(15)의 재료로서, 예를 들면 CVD(Chemical vapor deposition)법에 의한 SiNx막(질화 규소막) 등, 원하는 유전율, 투과율을 얻을 수 있는 재료를 이용하는 것도 가능하다.
다음으로, 능동 소자(14)의 드레인 전극(6) 및 화소 전극(3)을 접속하기 위한 컨택트홀(9)과, 보조 용량을 형성하기 위한 보조 용량 라인(7)과 화소 전극(3)을 접속하기 위한 컨택트홀(9')을 형성한다. 그 후, 컨택트홀(9, 9')을 피복하도록 투명한 화소 전극을 성막한다. 다음으로, 소스 라인(2)과의 평면적인 거리 x를 확보하도록, 성막한 투명 화소 전극을 패터닝하여 화소 전극(3, 3')을 얻는다.
본 실시 형태에 있어서, 게이트 라인(1) 및 소스 라인(2)의 재료로서는 알루미늄(Al)을 사용하고 있다. 그러나, 게이트 라인(1) 및 소스 라인(2)의 재료로서는 원하는 라인 저항이 얻어지는 금속이면 된다. 예를 들면 탄탈(Ta), 티탄(Ti), 크롬(Cr) 등의 금속 및 이들 금속의 합금 등을 게이트 라인(1) 및 소스 라인(2)의 재료로서 사용해도 된다. 또한, TaN/Ta/TaN, Ti/Al/Ti 등의 적층 구조로 이루어지는 막을 게이트 라인(1) 및 소스 라인(2)의 재료로서 이용하는 것도 가능하다. 또한, 소스 라인(2)의 재료로서는, 일반적인 금속막뿐만 아니라, 예를 들면 ITO(Indium Tin Oxide) 등의 투명 도전성막을 사용할 수도 있다.
또한, 본 실시 형태에 있어서, 능동 소자(스위칭 소자)(14)에는, 비정질 실리콘 박막 트랜지스터를 이용하였다. 그러나, 스위칭 소자로서는, 예를 들면 마이크로 크리스탈 실리콘 박막 트랜지스터, 폴리실리콘 박막 트랜지스터, CGS(연속입계 결정 실리콘) 박막 트랜지스터, MIM(Metal Insulator Metal) 등도 이용할 수 있다.
BM(8)의 수지층에는, OD값 3.0, 막 두께 2.5㎛의 트랜스 필름 방식의 카본이 분산된 감광성 수지 재료를 이용하였다. 그러나, 이러한 수지 재료에 한정되지 않고, 원하는 OD값, 테이퍼 형상, 및 유전율을 얻을 수 있는 다른 재료를 이용하는 것도 가능하다. BM(8)의 재료로서는, 예를 들면 안료 분산형 흑색 레지스트 등을 들 수 있다. 또, 상기 OD는 Optical Density의 약어이다. 또한, OD값은 물질의 투과율을 나타내는 값이고, OD값이 큰 물질일수록 투과율은 낮다.
또한, 화소 전극(3 및 3')에는 ITO를 이용하였다. 그러나, IZO(Indium Zinc Oxide) 등의 투명 화소 전극을 화소 전극(3 및 3')에 이용하는 것도 가능하다.
또한, 본 실시 형태에서는, BM(8)을, 드레인 전극(6), 소스 전극(5), 능동 소자(14), 소스 라인(2), 게이트 라인(1), 보조 용량 라인(7)을 피복함과 아울러, 화소 전극(3, 3')과 평면적으로 중첩하도록 형성하는 구성으로 하였지만, 이것에 한정되는 것은 아니고, 상기 BM(8)은 적어도 소스 라인(2)의 표면을 피복하도록 형성되어 있으면 된다. 이 경우, 도 2에 도시한 바와 같이, 상기 절연성 기판(10)의 표면에 대하여 수직인 방향에서 보았을 때, 소스 라인(2)과 화소 전극(3, 3') 사이에는 간극이 형성되어 있음과 아울러, 상호 인접하는 화소 전극(3, 3') 사이의 간극, 즉 상기 소스 라인(2)을 사이에 끼워 상호 인접하는 각 화소 전극(3, 3') 사이의 간극은 상기 BM(8)에 의해 피복되어 있는 것이 바람직하며, 소스 라인(2)의 표면을 피복하는 BM(8)과 화소 전극(3, 3')은, 중첩되어 있지 않더라도 상관없지만, 중첩되도록 형성되어 있는 것이 보다 바람직하다.
상기 BM(8)과 화소 전극(3, 3')이 중첩되어 있는 경우에는, 포토리소그래피 등을 이용하여 BM(8)의 패턴 형성을 행할 때, 얼라이먼트 차이가 있다고 해도, 확실하게 광 누설을 방지할 수 있다.
즉, 상기 BM(8)은 드레인 전극(6), 소스 전극(5), 능동 소자(14), 소스 라인(2), 게이트 라인(1), 보조 용량 라인(7) 중, 적어도 소스 라인(2)의 표면을 피복함으로써, 광 누설을 억제, 적합하게는 방지할 수 있으면 된다. 또, 상기한 바와 같이 상기 BM(8)은, 적어도 소스 라인(2)의 표면을 피복하도록 형성되어 있으면 되지만, 능동 소자(14)의 표면을 피복하도록 형성되어 있는 것이 더욱 바람직하고, 또한 상기 게이트 라인(1)의 표면을 피복하도록 형성되어 있는 것이 보다 바람직하다.
다음으로, 도 3을 이용하여, 도 2에 도시한 중첩의 폭 y와, 간극 x 및 x'에 대하여 설명한다. 도 3에 도시하는 x1'은 화소 전극(3)의 끝(소스 전극(5) 및 소스 라인(2) 형성측 단부)으로부터 절연성 기판(10)의 표면에 대하여 수직으로 연장한 직선이다. x2'은 소스 라인(2)의 끝(능동 소자(스위칭 소자)(14)쪽의 단부)로부터 절연성 기판(10)의 표면에 대하여 수직으로 연장한 직선이다. 그리고, x'은 x1' 및 x2'의 양쪽의 선 사이에서의 거리(최단 거리)이다. 즉, 소스 라인(2)의 끝(능동 소자(스위칭 소자)(14)측)과 화소 전극(3)의 끝(소스 전극(5) 및 소스 라인(2) 형성측) 사이, 즉 상기 화소 전극의 정사영과 소스 라인(2)의 정사영 사이에 간극 x'이 형성되어 있는 것을 나타내고 있다. 바꾸어 말하면, x'은 절연성 기판(10)의 표면에 대하여 수직인, 화소 전극(3)의 단부면(소스 전극(5) 및 소스 라인(2) 형성측 단부면)을 포함하는 면과 절연성 기판(10)의 표면에 대하여 수직인, 소스 라인(2)의 단부면(능동 소자(스위칭 소자)(14)측의 단부면)을 포함하는 면과의 사이의 거리(최단 거리)와 같다.
또한, 도 3에 도시하는 x1은 화소 전극(3')의 끝(상기 소스 라인측, 즉 상기 화소 전극(3)과 대향하는 측의 단부)으로부터 절연성 기판(10)의 표면에 대하여 수직으로 연장한 직선이다. x2는 소스 라인(2)의 끝(화소 전극(3')측의 단부)으로부터 절연성 기판(10)의 표면에 대하여 수직으로 연장한 직선이다. 그리고, x는 x1 및 x2의 양쪽의 선 사이에서의 거리(최단 거리)이다. 즉, 화소 전극(3)으로부터 보았을 때 소스 라인(2)을 사이에 끼운 위치에 있는 화소 전극(3')과 그 소스 라인(2)과의 사이, 즉 그 소스 라인(2)의 정사영과 화소 전극(3)의 정사영 사이에, 간극 x가 형성되어 있는 것을 나타내고 있다. 바꾸어 말하면, x는 절연성 기판(10)의 표면에 대하여 수직인, 화소 전극(3')의 단부면(상기 소스 라인측, 즉 상기 화소 전극(3)과 대향하는 측의 단부면)을 포함하는 면과 절연성 기판(10)의 표면에 대하여 수직인, 소스 라인(2)의 단부면(화소 전극(3')측의 단부면)을 포함하는 면과의 사이의 거리(최단 거리)와 같다.
상기 x 및 x'이 클수록 표시 얼룩의 저감 효과가 높으며, 적합하게는 1㎛ 이상, 더욱 적합하게는 5㎛ 이상, 보다 적합하게는 10㎛ 이상, 특히 적합하게는 15㎛ 이상이 되도록 설정되어 있으며, 표시 장치의 표시 얼룩과 상관이 있는 값(△△β)을 저감하여 표시 장치의 표시 얼룩을 저감시키는 데에 바람직하다.
바꾸어 말하면, 상기 x 및 x'은, 상기 △△β가 적합하게는 0.08 이하, 또한 더욱 적합하게는 0.04 이하, 보다 적합하게는 0.01 이하로 되도록 설정되어 있는 것이 바람직하다.
그러나, 상기 x 및 x'이 10㎛, 특히 15㎛을 초과하면, △△β의 값이 충분히 저감되어 포화하여, x 및 x'의 증가에 적당한 △△β의 저감 효과가 얻어지지 않게 된다. 한편, 상기 x 및 x'이 커짐에 따라서 개구율이 저하한다. 따라서, 상기 x 및 x'에 대해서는, 상술한 값을 하한으로 하고, 그 상한을, 적합하게는 20㎛, 보다 적합하게는 15㎛로 되는 범위 내에 설정되어 있는 것, 구체적으로는 예를 들면 상기 x 및 x'이 1㎛ 이상, 20㎛ 이하의 범위 내에 설정되어 있음으로써, 표시 장치의 표시 얼룩 품위를 충분히 개선하면서도 개구율의 저하를 억제할 수 있다.
도 3에 도시하는 y1은 화소 전극(3')측에서의 BM(8)의 끝으로부터 절연성 기판(10)의 표면에 대하여 수직으로 연장한 직선이다. 도 3에 따르면, 이 직선 y1이 화소 전극(3')과 교차하고 있는 것을 알 수 있다. 즉, 화소 전극(3')과 BM(8)이 중첩되어 있는 것을 알 수 있다. 또한, 도 3에 도시하는 직선 y2(x1과 동일)는 화소 전극(3')의 끝으로부터 절연성 기판(10)의 표면에 대하여 수직으로 연장한 직선이다. 그리고, y는 y1 및 y2의 양쪽의 선 사이에서의 거리(최단 거리)이다. 바꾸어 말하면, y는 절연성 기판(10)의 표면에 대하여 수직인, 화소 전극(3')측의 BM(8)의 단부면을 포함하는 면과, 절연성 기판(10)의 표면에 대하여 수직인, 화소 전극(3')의 단부면(상기 소스 라인측, 즉 상기 화소 전극(3)과 대향하는 측의 단부면)을 포함하는 면과의 사이의 거리(최단 거리)와 같다. 즉, y는 어떤 화소에 있어서의 BM(8)과 그 화소의 이웃에 위치하는 화소 전극(3')의 중첩의 폭을 나타내고 있다.
상기 y는, BM(8) 형성 시의 포토리소그래피 공정의 얼라이먼트 정밀도를 고려하면 0.6㎛ 이상인 것이 바람직하며, 개구율의 저하를 억제하는 데에 있어서, 5㎛ 이하로 설정되어 있는 것이 바람직하다. 상기 y의 값이 0.6㎛ 이상, 5㎛ 이하의 범위 내에 설정되어 있음으로써, 충분한 개구율을 확보하면서도, 상기 포토리소그래피 공정에서 얼라이먼트 차이가 발생한다고 해도 상기 간극을 확실하게 BM(8)로 피복할 수 있다.
이상과 같이, 본 실시 형태의 액티브 매트릭스 기판(30), 즉 표시 장치용 기판은, 화소 전극(3)이 소스 라인(2)이 형성되어 있는 평면과는 다른 평면에 형성되어 있고, 상기 절연성 기판(10)의 표면에 대하여 수직 방향에서 보았을 때, 상기 화소 전극(3)이 형성되어 있지 않는 영역에 소스 라인(2)이 형성되어 있음과 아울러, 상기 소스 라인(2)과 상기 화소 전극(3) 사이에 간극이 형성되어 있는 구성을 갖고 있으면 된다. 상기의 구성에 의해, 화소 전극(3)과 소스 라인(2) 사이의 기생 용량(Csd)이 표시 영역 내에서 차이가 나는 것을 방지할 수 있다. 따라서, 상기 액티브 매트릭스 기판(30)을 액정 표시 장치(40)에 이용한 경우에, 표시 얼룩을 저감시키는 것이 가능하다.
또한, 본 실시 형태에서는, 고개구율화를 위해, 액티브 매트릭스 기판(30)측에 BM(8)을 형성하는 구성으로 하였지만, BM(8)을, 액티브 매트릭스 기판(30)과 액정층(32)을 사이에 끼워 대향하는 대향 기판(33)에 형성하는 구성으로 하는 것도 가능하다. 상기 BM(8)을 대향 기판(33)에 형성함으로써, 당연한 것이지만, 상기 기생 용량(Csd)이, 표시 영역 내에서 차이가 나는 것에 기인하는 표시 얼룩을 개선하여 수율의 향상에 기여할 수 있다. 또, 상기 BM(8)을 액티브 매트릭스 기판(30)측에 형성함으로써, 상기 표시 얼룩의 개선 및 수율의 향상 외에, 상기한 바와 같이 개구율의 향상에 기여할 수 있다. 또, 상기 BM(8)은, 한쪽의 기판에만 형성되어 있어도 되며, 한쪽의 기판과 그것에 대향 배치되어 있는 다른 쪽의 기판에 형성되어 있는 구성으로 하여도 된다.
또한, 본 실시 형태에서는, 상기 액티브 매트릭스 기판(30)에 BM(8)을 형성하는 구성에 대하여 주로 설명하였지만, 본 발명에 따른 표시 장치용 기판은 이것에 한정되는 것은 아니고, 화소 전극이, 신호선이 형성되어 있는 평면과는 다른 평면에 형성되어 있고, 절연성 기판의 표면에 대하여 수직 방향에서 보았을 때, 상기 화소 전극이 형성되어 있지 않는 영역에 신호선이 형성되어 있음과 아울러, 상기 신호선과 상기 화소 전극 사이에 간극이 형성되어 있는 구성을 갖고 있으면 되며, BM이 형성되어 있지 않는 구성을 갖고 있어도 된다. 즉, 본 발명에 따르면, 절연성 기판의 표면에 대하여 수직 방향에서 보았을 때, 상기 신호선과 상기 화소 전극 사이에 간극을 형성함으로써, 표시 장치의 표시 얼룩과 상관이 있는 값(△△β)이 작아져, 화소 전위 실효값(Vd)의 차를 작게 할 수 있어, 표시 장치의 표시 얼룩을 저감하는 것이 가능하게 된다.
액정 표시 장치는, 일반적으로, 화소 전극에 관한 신호(전압)에 의해 액정을 제어함으로써 소정의 화상 표시를 행한다. 이 때문에, 화소 전극이 존재하지 않는 영역, 구체적으로는 절연성 기판의 표면에 대하여 수직 방향에서 보았을 때, 신호선과 화소 전극과의 간극에 위치하는 액정층은 화소 전극으로부터 전압이 걸리지 않는 상태가 되기 때문에, 원하는 제어를 행하는 것이 곤란하게 되는 경우가 있다. 따라서, 전압 무인가 시에 광을 투과시키고, 전압 인가 시에 광을 차단하는 노멀 화이트 모드의 표시 장치에서는, 화소가 흑 표시가 되었을 때, 화소 전극과 신호선과의 간극은 백 표시가 되어, 표시 화상의 콘트라스트가 저하할 우려가 있다.
그러나, 전압 무인가 시에 광을 차단하고, 전압 인가 시에 광을 투과시키는 노멀 블랙 모드의 표시 장치에서는, 신호선과 화소 전극과의 간극에 있는 액정층은 항상 흑 표시가 되기 때문에, 표시 화상의 콘트라스트가 저하하지 않는다. 이 때문에, 상기 표시 장치용 기판을 노멀 블랙 모드의 표시 장치용의 기판으로서 이용하는 경우에는, 신호선을 사이에 끼워 상호 인접하는 화소 전극 사이의 간극에 반드시 차광막이 형성되어 있지는 않아도 된다.
한편, 상기 표시 장치 기판을 노멀 화이트 모드의 표시 장치용의 기판으로서 이용하는 경우에는, 상기 절연성 기판의 표면에 대하여 수직 방향에서 보았을 때, 상기 신호선의 표면 및 상기 신호선과 상기 화소 전극과의 간극, 즉 상기 신호선을 사이에 끼워 상호 인접하는 각 화소 전극 사이의 간극은 상기 차광막으로 피복되어 있는 것이 바람직하다. 이에 의해, 표시 화상의 콘트라스트의 저하를 방지할 수 있음과 아울러, 화소가 백 표시가 되었을 때 상기 간극에 있는 백의 응답 속도가 느린 부분이 숨겨지기 때문에, 표시 장치의 기입 응답 속도를 높일 수 있다. 따라서, 본 실시 형태에 따른 차광막을 갖는 표시 장치용 기판, 구체적으로는 본 실시 형태에 따른 상기 액티브 매트릭스 기판(30)은 노멀 블랙 모드의 표시 장치에 적합하게 이용할 수 있는 것은 물론이며, 노멀 화이트 모드의 표시 장치에 특히 적합하게 이용할 수 있다.
또, 본 실시 형태에 따른 차광막을 갖는 표시 장치용 기판을 노멀 블랙 모드의 표시 장치에 이용하는 경우에는, 화소가 흑 표시가 되었을 때, 상기 간극에 위치하는 흑의 응답 속도가 느린 부분은 상기 차광막에 의해서 숨겨지기 때문에, 표시 장치의 기입 응답 속도를 높일 수 있다.
또, 본 실시 형태에 따른 표시 장치에 있어서, 상기한 각 모드(노멀 화이트 모드, 노멀 블랙 모드)는, 각 모드에 대응하여 편광판의 방향이나 사용하는 액정 재료를 결정하는 등, 상용의 수단을 이용함으로써 각 모드에 적합한 표시 장치로 할 수 있다.
또한, 본 실시 형태에 있어서는, 표시 소자용 기판의 구체예로서 액정 표시 장치용의 액티브 매트릭스 기판에 대하여 설명했지만, 본 발명은 이것에 한정되는 것은 아니고, 액정 표시 장치 이외의 표시 장치용 기판으로서 이용하는 것도 가능하다.
<제2 실시 형태>
본 발명의 일 실시 형태에 대하여, 도 2 내지 도 4에 기초하여 설명하면 이하와 같다. 설명의 편의상, 제1 실시 형태의 도면에 도시한 부재와 동일한 기능을 갖는 부재에 대해서는 동일한 부호를 붙이고 그 설명을 생략한다. 또한, 제1 실시 형태에서 진술한 각종 특징점에 대해서는 본 실시 형태에서도 조합하여 적용할 수 있는 것으로 한다.
제2 실시 형태에서는, 층간 절연막이 2층 이상의 적층체로 되어 있는 액티브 매트릭스 기판(30)에 대하여 도 2 및 도 4를 이용하여 설명한다. 평면도(도 2)는 제1 실시 형태와 마찬가지이다. 도 4는 도 2에 도시하는 B-B'선에서의 단면도이다.
이하, 층간 절연막이 2층 이상 적층되어 있는 액티브 매트릭스 기판(30)의 제조 방법에 대하여 설명한다.
우선, 유리 등의 투명한 절연체로 이루어지는 절연성 기판(10) 상에, 게이트 라인(1), 게이트 전극(4), 및 보조 용량 라인(7)을 동일 공정에 의해 형성한다. 다음으로, 이들의 표면에 게이트 절연막(11)을 형성한다.
다음으로, 박막 트랜지스터(TFT) 등의 능동 소자(14)와, 소스 라인(2)과, 소스 전극(5)을 형성한다. 소스 라인(2) 및 소스 전극(5)은 동일 공정에 의해 형성한다.
또한, 도 2 및 도 4에 도시하는 능동 소자(14)의 형성에 있어서는, 우선 활성 반도체층(12)을 형성한다. 다음으로, 비정질 실리콘(예를 들면 n형 비정질 실리콘)층(13)을 형성한다. 또한, 소스 라인(2)과, 소스 전극(5)과, 드레인 전극(6)을 형성(소스 라인(2) 및 소스 전극(5)은 동일 공정에 의해 형성)한다.
다음으로, 제2 층간 절연막(20)을 CVD법으로써 성막하고 패터닝한다. 그 제2 층간 절연막(20)에는, 능동 소자(14)의 드레인 전극(6) 및 화소 전극(3)을 접속하기 위한 컨택트홀(9)과, 보조 용량을 형성하기 위한 보조 용량 라인(7) 및 화소 전극(3)을 접속하기 위한 컨택트홀(9')을 형성한다.
다음으로 BM(8)을 형성한다. 본 실시 형태에서 BM(8)의 재료에는 탄탈(Ta)을 이용하였다. 구체적으로는, 우선, 스퍼터링 장치에 의해 Ta막을 성막한다. 다음으로, 능동 소자(14)와, 소스 라인(2)과, 게이트 라인(1)과, 보조 용량 라인(7)을 피복하도록, 또한 화소 전극(3, 3')과 평면적으로 중첩하도록, Ta막을 패터닝하여 BM(8)을 얻는다. 또, 그 패터닝은 패턴 마스크를 이용한 포토리소그래피 패터닝에 의해 행하였다. 또, 도 2 및 도 4에 도시한 바와 같이, 컨택트홀(9, 9') 부분과, 이들의 주위 부분에는 BM(8)을 형성하지 않다.
그 후, 네가티브형의 감광성 투명 수지를 이용하여, 상기 BM(8)이 형성된 절연성 기판(10)의 전면을 피복하도록 층간 절연막(15)을 형성한다. 다음으로, 컨택트홀(9, 9')을 층간 절연막(15)에 형성한다. 다음으로, 컨택트홀(9, 9')을 피복하도록 투명 화소 전극을 성막한다. 다음으로, 그 투명 화소 전극을 패터닝하여 화소 전극(3, 3')을 얻는다. 그 패터닝에 의해서 소스 라인(2)과 화소 전극(3, 3')의 평면적인 거리를 확보한다.
본 실시 형태에 있어서는, 도 4에 도시한 바와 같이, 층간 절연막으로서 2층(층간 절연막(15) 및 제2 층간 절연막(20)) 적층되어 있다. 즉, 층간 절연막은 2층 이상의 적층체로서 구성되어 있다.
또한, 층간 절연막(15)으로서는, 네가티브형의 감광성 투명 수지를 이용하였지만, 이것에 한정되는 것은 아니고, 예를 들면 CVD법에 의한 SiNx막(질화 규소막) 등, 원하는 유전율, 투과율을 갖는 재료를 이용할 수 있다. 또한, 제2 층간 절연막(20)에는, CVD법에 의한 SiNx막을 이용하였지만, 기타 네가티브형의 감광성 투명 수지를 이용하여도 된다. 이용할 수 있는 감광성 투명 수지로서는, 예를 들면 아크릴계 수지, 에폭시계 수지, 폴리우레탄계 수지, 폴리이미드계 수지 등의 수지를 들 수 있다.
또한, BM(8)(차광막)은 층간 절연막을 구성하는 최상층(층간 절연막(15))과 최하층(제2 층간 절연막(20)) 사이에 적층되어 있다. 본 실시 형태에서, BM(8)에는 금속을 이용하고 있다. 구체적으로 말하면, 스퍼터링에 의해 성막되는 Ta를 BM(8)에 이용하였다. 그러나, BM(8)의 재료는 Ta에 한정되는 것은 아니고, Ta 이외의 다른 재료, 예를 들면 Cr(크롬) 등의 금속, 및 제1 실시 형태에서 이용한 BM의 재료 등을 본 실시 형태에서의 BM(8)의 재료로서 이용할 수 있다. 상기한 바와 같이, 층간 절연막을 구성하는 최상층(층간 절연막(15))과 최하층(제2 층간 절연막(20)) 사이에 BM(8)(차광막)을 적층하는, 즉 상기 BM(8)을 층간 절연막을 통하여 적층함으로써, BM(8)에 금속을 사용하거나 절연성을 갖는 수지를 사용할 수 있다. 이에 의해, 특정한 재료(절연성 재료)를 이용할 필요가 없어진다.
또, 본 실시 형태에서도, 상기 제1 실시 형태와 마찬가지로 도 4에 도시하는 간극 x 및 x'의 하한은 적합하게는 1㎛, 더욱 적합하게는 5㎛, 보다 적합하게는 10㎛, 특히 적합하게는 15㎛이고, 그 상한은 20㎛, 보다 적합하게는 15㎛의 범위 내로 설정되는 것이 바람직하고, 임의의 화소에서의 BM(8)과 그 화소의 이웃에 위치하는 화소 전극(3')의 중첩의 폭 y는 0.6㎛ 이상이고 5㎛ 이하의 범위 내로 설정되는 것이 바람직하다.
또한, 본 실시 형태에 있어서도, 상기 차광막을 갖는 표시 장치용 기판, 즉 본 실시 형태에 따른 액티브 매트릭스 기판(30)을 노멀 블랙 모드의 표시 장치에 적합하게 이용할 수 있는 것은 물론이며, 노멀 화이트 모드의 표시 장치에 특히 적합하게 이용할 수 있다.
이상과 같이, 본 발명의 표시 장치용 기판은, 신호선과 주사선이 절연성 기판상에 형성되어 있고, 신호선 및 주사선이 교차하는 교차부마다 형성되어 있는 화소 전극과, 신호선 및 화소 전극 사이에 적층되어 있는 층간 절연막을 구비하며, 상기 절연성 기판의 표면에 대하여 수직 방향에서 보았을 때, 상기 화소 전극이 형성되어 있지 않는 영역에 신호선이 형성되어 있음과 아울러, 상기 신호선과 상기 화소 전극 사이에는 간극이 형성되어 있는 구성이다.
본 발명의 표시 장치용 기판은, 이상과 같이, 상기 신호선과 상기 화소 전극 사이에는 간극이 형성되어 있기 때문에, 표시 장치의 표시 얼룩과 상관이 있는 값(△△β)이 작아진다. 이 △△β이 작아지면, 화소 전위 실효값(Vd)의 차가 작아진다. 그 결과, 표시 장치의 표시 얼룩을 저감할 수 있다.
또한, 본 발명의 표시 장치용 기판은, 상기 절연성 기판의 표면에 대하여 수직 방향에서 보았을 때, 상기 신호선(소스 라인)의 표면 및 상기 신호선과 상기 화소 전극과의 간극이 차광막으로 피복되어 있기 때문에, 상기 효과 외에, 광 누설을 방지하여, 본 기판을 표시 장치에 이용하였을 때, 보다 좋은 표시 성능을 발휘할 수 있는 효과가 있다.
또한, 본 발명의 표시 장치용 기판은, 상기 신호선(소스 라인)과 주사선(게이트 라인)이 교차하는 교차부마다 형성되어 있는 능동 소자와, 상기 능동 소자, 신호선, 및 주사선 중, 적어도 상기 신호선의 표면을 피복하도록 형성되어 있는 차광막을 갖고, 상기 절연성 기판의 표면에 대하여 수직 방향에서 보았을 때, 상기 신호선을 사이에 끼워 상호 인접하는 화소 전극 사이의 간극이 상기 차광막으로 피복되어 있는 구성이다.
상기의 구성에 따르면, 광 누설을 방지하여, 본 기판을 표시 장치에 이용했을 때, 보다 좋은 표시 성능을 발휘할 수 있는 효과가 있다.
또한, 본 발명의 표시 장치용 기판은, 상기 효과 외에, 상기 신호선(소스 라인)과 주사선(게이트 라인)이 교차하는 교차부마다 형성되어 있는 능동 소자와, 상기 능동 소자, 신호선, 및 주사선 중, 적어도 상기 신호선의 표면을 피복하도록 형성되어 있는 차광막을 갖고, 상기 절연성 기판의 표면에 대하여 수직 방향에서 보았을 때, 상기 신호선의 표면을 피복하는 차광막과 화소 전극이 중첩되어 있는 구성이어도 된다.
상기의 구성에 따르면, 광 누설을 방지하여, 본 기판을 표시 장치에 이용했을 때, 보다 좋은 표시 성능을 발휘할 수 있는 효과가 있다. 특히, 상기 구성에 따르면, 상기 차광막과 화소 전극이 중첩되어 있기 때문에, 포토리소그래피 등을 이용하여 패턴 형성을 행할 때에, 얼라이먼트 차이가 있다고 해도 확실하게 광 누설을 방지할 수 있는 효과가 있다.
또한, 본 발명의 표시 장치용 기판은, 상기 신호선(소스 라인)과 주사선(게이트 라인)이 교차하는 교차부마다 형성되어 있는 능동 소자와, 상기 능동 소자와 화소 전극을 접촉시키는 컨택트홀과, 상기 능동 소자, 신호선, 및 주사선의 표면을 피복하도록 형성되어 있는 차광막을 갖고, 상기 절연성 기판의 표면에 대하여 수직 방향에서 보았을 때, 상기 신호선의 표면을 피복하는 차광막과 화소 전극이 중첩되어 있는 구성이어도 된다.
상기의 구성에 따르면, 광 누설을 방지하여, 본 기판을 표시 장치에 이용했을 때, 보다 좋은 표시 성능을 발휘할 수 있는 효과가 있다. 또한, 상기 구성에서도, 상기 차광막과 화소 전극이 중첩되고 있음으로써, 포토리소그래피 등을 이용하여 패턴 형성을 행할 때에, 얼라이먼트 차이가 있다고 하여도, 확실하게 광 누설을 방지할 수 있는 효과가 있다.
또한, 상기 구성에 따르면, 능동 소자와 화소 전극을 컨택트홀을 통해서 접촉(컨택트)시키고 층간 절연막 상에 화소 전극을 형성하는 것에 의해, 동일 평면에서 신호선(소스 라인)과 화소 전극을 분리할 수 있다. 그 결과, 상기 효과 외에, 화소 전극과 신호선(소스 라인)에 의한 단락 불량 및 단선 불량을 방지하여, 수율의 저하를 억제할 수 있는 효과가 더불어 있다.
또한, 본 발명의 표시 장치용 기판은, 상기 신호선(소스 라인)과 주사선(게이트 라인)이 교차하는 교차부마다 형성되어 있는 능동 소자와, 상기 능동 소자와 화소 전극을 접촉시키는 컨택트홀과, 상기 능동 소자, 신호선, 및 주사선 중, 적어도 상기 신호선의 표면을 피복하도록 형성되어 있는 차광막을 갖고, 상기 층간 절연막은 2층 이상의 적층체이고, 상기 차광막은 상기 층간 절연막을 구성하는 최상층과 최하층 사이에 적층되어 있고, 상기 절연성 기판의 표면에 대하여 수직 방향에서 보았을 때, 상기 신호선을 사이에 끼워 상호 인접하는 화소 전극 사이의 간극은 상기 차광막으로 피복되어 있는 구성이다.
상기 구성에 따르면, 신호선과 화소 전극 사이에 적층되어 있는 층간 절연막은 2층 이상의 적층체이고, 그 층간 절연막을 구성하는 최상층과 최하층 사이에 차광막이 적층되어 있기 때문에, 상기 차광막에 특정한 재료를 이용할 필요가 없게 된다. 그에 따라, 상기 구성에 따르면, 상기 효과 외에, 차광성과 절연성을 갖는 수지 외에, 차광막의 재료로서, 예를 들면 금속 등도 이용하는 것이 가능하게 되는 효과가 있다.
또한, 본 발명의 표시 장치용 기판은, 상기 신호선(소스 라인)과 주사선(게이트 라인)이 교차하는 교차부마다 형성되어 있는 능동 소자와, 상기 능동 소자와 화소 전극을 접촉시키는 컨택트홀과, 상기 능동 소자, 신호선, 및 주사선 중, 적어도 상기 신호선의 표면을 피복하도록 형성되어 있는 차광막을 갖고, 상기 층간 절연막은 2층 이상의 적층체이고, 상기 차광막은 상기 층간 절연막을 구성하는 최상층과 최하층 사이에 적층되어 있고, 상기 절연성 기판의 표면에 대하여 수직 방향에서 보았을 때, 신호선의 표면을 피복하는 차광막과 화소 전극이 중첩되어 있는 구성이어도 된다.
상기 구성에 따르면, 신호선과 화소 전극 사이에 적층되어 있는 층간 절연막은 2층 이상의 적층체이고, 그 층간 절연막을 구성하는 최상층과 최하층 사이에 차광막이 적층되어 있기 때문에, 상기 차광막에 특정한 재료를 이용할 필요가 없게 된다. 그에 따라, 상기 구성에 따르면, 상기 효과 외에, 차광성과 절연성을 갖는 수지 외에, 차광막의 재료로서, 예를 들면 금속 등도 이용하는 것이 가능하게 되는 효과가 있다.
또한, 본 발명의 표시 장치용 기판은, 상기 신호선(소스 라인)과 주사선(게이트 라인)이 교차하는 교차부마다 형성되어 있는 능동 소자와, 상기 능동 소자와 화소 전극을 접촉시키는 컨택트홀과, 상기 능동 소자, 상기 신호선 및 상기 주사선의 표면을 피복하도록 형성되어 있는 차광막을 갖고, 상기 층간 절연막은 2층 이상의 적층체이고, 상기 차광막은 상기 층간 절연막을 구성하는 최상층과 최하층 사이에 적층되어 있고, 상기 절연성 기판의 표면에 대하여 수직 방향에서 보았을 때, 신호선의 표면을 피복하는 차광막과 화소 전극이 중첩되어 있는 구성으로 하는 것도 가능하다.
상기 구성에 따르면, 신호선과 화소 전극 사이에 적층되어 있는 층간 절연막은 2층 이상의 적층체이고, 그 층간 절연막을 구성하는 최상층과 최하층 사이에 차광막이 적층되어 있기 때문에, 상기 차광막에 특정한 재료를 이용할 필요가 없게 된다. 그에 따라, 상기 구성에 따르면, 상기 효과 외에, 차광성과 절연성을 갖는 수지 외에, 차광막의 재료로서, 예를 들면 금속 등도 이용하는 것이 가능하게 되는 효과가 있다.
또한, 본 발명의 표시 장치용 기판에 있어서, 상기 차광막은 절연성을 갖는 수지로 이루어지는 것이 바람직하다.
상기의 구성에 따르면, 비교적 용이하게 차광막을 형성할 수 있다. 그에 따라, 상기 효과 외에, 예를 들면 드라이 필름 라미네이트 방식의, 카본이 분산한 감광성 수지 재료 등을 이용하여 차광막을 형성할 수 있다.
또한, 본 발명의 표시 장치용 기판에 있어서, 상기 차광막은 금속으로 이루어지는 것이 바람직하다.
상기의 구성에 따르면, 차광성이 높은 차광막을 용이하게 형성할 수 있다. 또, 본 발명의 표시 장치용 기판은, 이상과 같이, 상기 간극이 1㎛ 이상, 20㎛ 이하의 범위 내일 때, △△β가 충분히 저감되고, 또한 포화한 영역에 있는 값이 되기 때문에, 상기 간극이 상기 범위 내에 설정되어 있음으로써, 표시 장치의 표시 얼룩 품위를 충분히 개선하면서 개구율의 저하를 억제할 수 있는 효과가 있다.
본 발명의 표시 장치용 기판에 있어서, 상기 층간 절연막은 2층 이상의 적층체이고, 상기 층간 절연막을 구성하는 최상층과 최하층 사이에 상기 신호선의 표면을 피복하도록 금속 차광막이 적층되어 있음과 아울러, 상기 신호선과 상기 금속 차광막 사이의 층간 절연막에 컨택트홀을 갖고, 상기 금속 차광막은 상기 컨택트홀을 통하여 신호선과 접속되어 있는 구성이어도 된다.
또한, 본 발명의 액정 표시 장치는 본 발명의 표시 장치용 기판을 갖는 구성으로 할 수 있다.
상기의 구성에 따르면, 본 발명의 액정 표시 장치가 갖고 있는 표시 장치용 기판은, 절연성 기판의 표면에 대하여 수직 방향에서 보았을 때, 화소 전극이 형성되어 있지 않는 영역에 신호선이 형성되어 있음과 아울러, 신호선과 화소 전극 사이에는 간극이 형성되어 있다. 이와 같이, 신호선과 화소 전극 사이에 간극을 형성하면, 표시 장치의 표시 얼룩과 상관이 있는 값(△△β)이 작아진다. 이 △△β이 작아지면, 화소 전위 실행값(Vd)의 차가 작아진다. 그에 따라, 상기의 구성에 따라, 표시 얼룩의 저감이 가능한 액정 표시 장치를 제공할 수 있다.
이상과 같이, 본 발명의 표시 장치용 기판은, 화소 전극과 신호선 사이의 기생 용량이 표시 영역 내에서 차이가 남으로 인한 표시 얼룩을 개선할 수 있다. 그 표시 장치용 기판은, 예를 들면 액티브 매트릭스형의 액정 표시 장치 등의 표시 장치에 적합하고, 예를 들면 퍼스널 컴퓨터 등의 OA 기기, 텔레비전 등의 AV 기기나 휴대 전화 등의 각종 전자 기기에 널리 이용할 수 있다.
또, 본 발명은 청구항에 나타낸 범위에서 여러가지의 변경이 가능하고, 다른 실시예 및 실시 형태에 각각 개시된 기술 수단을 적절하게 조합하여 얻어지는 실시 형태도 본 발명의 기술적 범위에 포함된다.
<실시예>
본 발명의 실시예에 대하여 도 5 내지 도 13에 기초하여 설명하면 이하와 같다.
이하, 본 발명의 실시예로서, 화소 전극과 소스 라인 사이의 기생 용량(Csd)의 표시 영역 내에서의 차이가 나는 것을 저감하는 것에 의해 표시 얼룩을 저감한 예를 나타낸다.
도 5에 표시 얼룩과 상관이 있는 △△β 값과, 화소 전극 및 소스 라인 사이의 간극(거리) x의 관계를 도시한다. 또한, 도 6에는 액티브 매트릭스형의 액정 표시 장치의 간략한 등가 회로를 도시한다.
도 5에서 종축은 △△β의 값을 나타내고 있다. 횡축은 화소 전극 및 소스 라인 사이의 간극 x의 값을 나타내고 있다. x의 값이 제로보다 작은 값인 경우에는 소스 라인과 화소 전극이 중첩을 이루고 있는 경우이다.
도 5에 도시하는 블록에서의 △△β의 값은 하기의 조건으로 구하였다. 본 실시예에서는, 도 2 및 도 3에 도시하는 x 및 x'을 동일한 값(x=x')으로 설정하여, 도 5에 나타내는 그래프의 값을 구하였다. 또한, BM의 막 두께는 1.0㎛, 층간 절연막의 막 두께는 2.5㎛, y=2.0㎛로 하였다. BM에는, 카본을 분산시킨 아크릴계 수지(유전율 4.0)를, 층간 절연막에는 아크릴계 투명 수지(유전율 3.7)를 이용하였다. 또한, 화소 ITO 포토리소그래프 시의 노광 샷 간의 얼라이먼트 차(소스 패턴과 화소 ITO 패턴의 상대적 차이)는 0.1㎛로 하였다. 또한, 차이에 관해서, 화소 1A의 차이는 0, 화소 2A의 차이는 0.1㎛(자(自)소스가 작아지는 방향)로 하였다. 그리고, 입력 계조는 중간조, 입력 계조 전압은 Vs=2.5V(TN품)로 하였다. 회소(화소) 사이즈는 15'' XGA(회소(화소) 피치 99㎛)로 하였다.
도 5에 나타내는 그래프에 따르면, x의 수치가 클수록 △△β 값은 작아지는 것을 알 수 있다.
다음으로, 도트 반전 구동을 예로, △△β 값(%)과 표시 얼룩의 관계에 대하여 설명한다. 화소 용량을 Clc, 화소 보조 용량을 Ccs, 게이트 라인과 화소 전극 사이의 기생 용량을 Cgd, 소스 라인과 화소 전극 사이의 기생 용량을 Csd로 한다. 그리고, 액티브 매트릭스형의 액정 표시 장치를 나타내는 간략한 등가 회로를 도 6에 도시한다. 또한, Cpix를, Clc과 Ccs와 Cgd와 Csd와의 합(Cpix=Clc+Ccs+Cgd+Csd)으로 한다. 또한, β를 β=Csd/Cpix로 한다.
도트 반전 구동 방식에서는, Csd를, 대상 화소 전극을 구동하는 소스 라인에 의한 용량 성분 Csd1과, 이웃의 화소 전극을 구동하는 소스 라인에 의한 용량 성분 Csd2로 나누어 고려한다. 또한, 소스 신호 진폭을 Vspp로 한다. 또한, △β를 △β=(Csd1-Csd2)/Cpix로 한다. 이 때, 소스 전압 Vs에 의해 화소 충전 후의 화소 전위 실효값 Vd는 아래와 같은 근사식으로 나타낼 수 있다.
Figure pat00001
표시 얼룩은 Vd의 차에 의해 발생한다. 이 Vd의 차와 △△β와의 관계에 대하여 아래에 설명한다. 이 Vd의 차와 △△β의 관계를 도 7에 도시하는 화소와 소스 라인과의 모식도를 이용하여 설명한다. 도 7에 도시한 바와 같이, 능동 소자를 통하여 화소 1A의 화소 전극과 접속되어 있는 소스 라인을 S1이라 한다. 능동 소자를 통하여 화소 2A의 화소 전극과 접속되어 있는 소스 라인을 S2라 한다. 마찬가지로, 능동 소자를 통하여 화소 NA와 접속되어 있는 소스 라인을 S(N)이라 한다. 또한, 자신의 (특정한) 화소를 충전하는 소스 라인을 자(自)소스라 정의한다. 그리고, 화소 전극 및 용량을 갖지만 그 특정한 화소의 충전을 하지 않는 소스 라인을 타(他)소스라 정의한다.
도 7에서, 화소 1A에 대하여, 자소스와 타소스와의 관계는 이하와 같아 진다. 즉, 자소스는 S1(자소스=S1), 타소스는 S2(타소스=S2)가 된다. 화소 2A에 대하여, 자소스 및 타소스의 관계는 자소스=S2, 타소스=S3가 된다. 마찬가지로, 화소 NA에 대하여, 자소스 및 타소스의 관계는 자소스=S(N), 타소스=S(N+1)가 된다.
또, 화소 전극∼자소스간 용량(Csd자(自))를 Csd11, 즉 화소 전극∼자소스간 용량=Csd자=Csd11로 한다. 또한, 화소 전극∼타소스간 용량(Csd타(他))을 Csd12, 즉 화소 전극∼타소스간 용량=Csd타=Csd12로 한다.
화소 1A에서의 화소 전극의 △β를 △β1로 하고, 화소 2A에서의 화소 전극의 △β를 △β2로 한다. 이 때, △β1은 △β1=Csd자/Cpix-Csd타/Cpix, 즉 △β1=(Csd11-Csd12)/Cpix이다. 마찬가지로, △β2는 △β2=(Csd22-Csd23)/Cpix이다.
도트 반전 구동과 같이 인접하는 소스의 극성이 다른 구동인 경우, 화소 전극∼자타소스간 용량(Csd자·타) 각각의 Cpix비((Csd자·타)/Cpix=β자·타)의 차(β자-β타=△β)에 의해서, 표시 특성(입력 계조 전압 Vs와 실 계조 전압=실효값 Vd와의 차)이 결정된다. 예를 들면, 어떠한 원인, 구체적으로는 포토리소그래피 공정의 샷 간 얼라이먼트 차(일반적으로는 ±0.3㎛)가 발생하는 등의 원인에 의해서, 화소 1A에서의 화소 전극과 소스 라인의 위치 관계 및 화소 2A에서의 화소 전극과 소스 라인의 위치 관계가 차이가 나게 된 경우, △β1과 △β2의 값은 다른 것으로 된다.
상기한 바와 같이, △β가 다르면, 서로의 Vd에 차가 발생하여, 얼룩(휘도 차)으로 되어 나타난다. 즉, 얼룩(휘도 차)의 정도는, 상대적으로 △△β=△β1-△β2로 비교할 수 있다. 이것을 상기 수학식 1을 이용하여 설명하면, 아래의 수학식 2가 된다. 따라서, △△β가 작아지면 Vd의 차가 작아져, 그 결과 표시 얼룩이 저감하는 것을 알 수 있다.
화소 전극(1)의 △β(△β1) 및 화소 전극(2)의 △β(△β2)는,
Figure pat00002
이다.
또한, 화소 전극(1)의 Vd를 Vd1, 화소 전극(2)의 Vd를 Vd2로 한다. 이 때, Vd1과 Vd2의 실효값 차는 휘도차로 되어 나타나기 때문에, 표시 얼룩의 원인이 된다.
Vd1과 Vd2의 차를 Vd의 근사식을 이용하여 나타내면,
Figure pat00003
가 된다.
그런데, Vd를 구할 때 상기 근사식을 이용하였다. 이 Vd의 근사식에 대하여 도 8∼도 11을 이용하여 설명한다. 도 8은 수평 2H 주기의 DOT 반전 구동(1 프레임 단위의 극성 반전)에 있어서의 파형을 도시하고 있다. 도 9는 도 8에서의 소스 전압의 위상의 예 만을 상세히 도시한 것이다. 도 10은 도 8에서의 Vd 파형의 예(화소 1A) 만을 상세히 도시한 것이다. 도 11은 도 8에서의 Vd 파형의 예(화소 2A) 만을 상세히 도시한 것이다.
도 10에 도시한 바와 같이, 전압 변화가 매우 작을 때, Vd는 Vs와 Vs+△Vs와의 평균과 거의 동일하다. 또한, 도 10에 도시한 바와 같이, △Vs는 △Vs=소스 전압 변화×용량의 Cpix비의 총합이라고 생각할 수 있다. 그 결과, 도 10에 도시하는 예에서는, △Vs=-Vspp×△β1이고, Vd1은 Vd1=Vs-(Vspp/2)×△β1으로 근사할 수 있다. 마찬가지로, 도 11에 도시하는 예에서는, Vd2=Vs-(Vspp/2)×△β2로 근사할 수 있다.
발명의 상세한 설명에서 이루어진 구체적인 실시 형태 또는 실시예는, 어디까지나 본 발명의 기술 내용을 분명히 하는 것으로서, 그와 같은 구체예에만 한정하여 협의로 해석되어야 하는 것은 아니고, 본 발명의 정신과 다음에 기재하는 특허 청구 범위 내에서 여러가지로 변경하여 실시할 수 있다.
1 : 게이트 라인
2 : 소스 라인
3, 3' : 화소 전극
4 : 게이트 전극
5 : 소스 전극
6 : 드레인 전극
7 : 보조 용량 라인
8 : 블랙매트릭스
9, 9' : 컨택트홀
10 : 기판
14 : 능동 소자
30 : 액티브 매트릭스 기판
31 : 배향막
32 : 액정층
33 : 대향 기판
40 : 액정 표시 장치

Claims (14)

  1. 표시 장치용 기판으로서,
    기판상에 형성된 신호선과 주사선의 각각의 교차부에 각각 형성되는 복수의 화소 전극과,
    상기 신호선과 상기 화소 전극 사이에 형성되는 층간 절연막
    을 포함하고,
    상기 기판의 표면에 대하여 수직 방향에서 보았을 때, 상기 화소 전극이 형성되지 않은 영역에 상기 신호선이 형성되고, 이에 의해 상기 신호선과 상기 화소 전극 사이에는 간극(gap)이 형성되며,
    상기 간극의 크기는 표시 얼룩(display unevenness)과 상관이 있는 △△β 값이 0.08 이하가 되도록 설정되는 표시 장치용 기판.
  2. 제1항에 있어서,
    상기 신호선 및 상기 간극을 포함하는 영역 위에 설치되는 차광막을 더 포함하고,
    상기 화소 전극의 일부는 상기 차광막의 일부의 위에 설치되는 표시 장치용 기판.
  3. 제2항에 있어서,
    상기 차광막은 절연 특성을 갖는 수지를 포함하는 표시 장치용 기판.
  4. 제2항에 있어서,
    상기 신호선에 접속된 신호 전극과 상기 주사선에 접속된 주사 전극의 교차부마다 형성되는 능동 소자를 더 포함하고,
    상기 차광막은 적어도 상기 신호선, 상기 능동 소자 및 상기 주사선의 표면을 피복하기 위하여 형성되는 표시 장치용 기판.
  5. 제2항에 있어서,
    상기 차광막은 제1 화소 전극에 전기적으로 접속된 신호선을 피복하고, 제2 화소 전극에 의해 중첩되며,
    상기 제1 화소 전극은 상기 제1 화소 전극에 전기적으로 접속된 신호선에 의해 직접 구동되며, 상기 제2 화소 전극은 상기 제1 화소 전극에 전기적으로 접속된 신호선에 의해 직접 구동되지 않으며,
    상기 제2 화소 전극과 상기 차광막의 중첩은 폭 y를 갖고,
    상기 y는 0.6㎛ 내지 5㎛인 표시 장치용 기판.
  6. 제1항에 있어서,
    상기 △△β 값은 0.04 이하인 표시 장치용 기판.
  7. 제1항에 있어서,
    적어도 상기 신호선 및 상기 간극의 위에 설치된 차광막을 구비함과 함께, 상기 층간 절연막은 상부 층간 절연막 및 하부 층간 절연막을 구비하고, 상기 차광막은 상기 상부 층간 절연막과 상기 하부 층간 절연막 사이에 형성되는 표시 장치용 기판.
  8. 제7항에 있어서,
    상기 상부 층간 절연막은 3.7의 유전율을 갖는 표시 장치용 기판.
  9. 제7항에 있어서,
    상기 상부 층간 절연막은 2.5㎛의 두께를 갖는 표시 장치용 기판.
  10. 제1항에 있어서,
    상기 간극은 1㎛ 내지 20㎛ 범위의 폭을 갖는 표시 장치용 기판.
  11. 제1항에 있어서,
    상기 기판의 상기 화소 전극은 도트 반전 구동 시스템에 의해 구동되는 표시 장치용 기판.
  12. 제1항에 있어서,
    각 화소 전극에 접속된 능동 소자를 더 포함하고,
    상기 능동 소자는 게이트 전극과 소스 전극을 구비하고,
    상기 화소 전극은 상기 화소 전극에 접속된 능동 소자의 게이트 전극과 소스 전극의 위에 형성되는 표시 장치용 기판.
  13. 표시 장치용 기판으로서,
    기판상에 형성된 신호선과 주사선의 각각의 교차부에 각각 형성되는 복수의 화소 전극과,
    상기 신호선과 상기 화소 전극 사이에 형성되는 적층체 -상기 적층체는 상부 층간 절연막 및 하부 층간 절연막을 포함하고, 상기 기판의 표면에 대하여 수직 방향에서 보았을 때, 상기 화소 전극이 형성되지 않은 영역에 상기 신호선이 형성되고, 이에 의해 상기 신호선과 상기 화소 전극 사이에는 간극이 형성됨- 와,
    상기 신호선 및 상기 간극을 포함하는 영역 위에 설치되는 차광막
    을 포함하고,
    상기 화소 전극의 일부는 상기 차광막의 일부의 위에 설치되며, 상기 차광막은 상기 상부 층간 절연막과 상기 하부 층간 절연막 사이에 형성되고,
    상기 간극의 크기는 표시 얼룩과 상관이 있는 △△β 값이 0.08 이하가 되도록 설정되는 표시 장치용 기판.
  14. 제13항에 있어서,
    상기 △△β 값은 0.04 이하인 표시 장치용 기판.
KR1020100008202A 2002-12-27 2010-01-29 표시 장치용 기판 KR20100029108A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2002-381669 2002-12-27
JP2002381669 2002-12-27
JP2003372584A JP2004219991A (ja) 2002-12-27 2003-10-31 表示装置用基板およびこれを有する液晶表示装置
JPJP-P-2003-372584 2003-10-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020060038558A Division KR100959434B1 (ko) 2002-12-27 2006-04-28 표시 장치용 기판

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020100075817A Division KR101116075B1 (ko) 2002-12-27 2010-08-06 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20100029108A true KR20100029108A (ko) 2010-03-15

Family

ID=32716334

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020030097307A KR100625703B1 (ko) 2002-12-27 2003-12-26 표시 장치용 기판 및 이것을 갖는 액정 표시 장치
KR1020060038558A KR100959434B1 (ko) 2002-12-27 2006-04-28 표시 장치용 기판
KR1020100008202A KR20100029108A (ko) 2002-12-27 2010-01-29 표시 장치용 기판
KR1020100075817A KR101116075B1 (ko) 2002-12-27 2010-08-06 액정 표시 장치

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020030097307A KR100625703B1 (ko) 2002-12-27 2003-12-26 표시 장치용 기판 및 이것을 갖는 액정 표시 장치
KR1020060038558A KR100959434B1 (ko) 2002-12-27 2006-04-28 표시 장치용 기판

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020100075817A KR101116075B1 (ko) 2002-12-27 2010-08-06 액정 표시 장치

Country Status (5)

Country Link
US (4) US7602358B2 (ko)
JP (1) JP2004219991A (ko)
KR (4) KR100625703B1 (ko)
CN (1) CN1252528C (ko)
TW (1) TWI315437B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004219991A (ja) * 2002-12-27 2004-08-05 Sharp Corp 表示装置用基板およびこれを有する液晶表示装置
JP4301259B2 (ja) * 2005-09-13 2009-07-22 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
JP4784382B2 (ja) 2005-09-26 2011-10-05 ソニー株式会社 液晶表示装置
EP1967050B1 (en) * 2005-12-22 2011-11-02 Koninklijke Philips Electronics N.V. User interface and method for control of light systems
JP2007334297A (ja) * 2006-05-10 2007-12-27 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP4211855B2 (ja) * 2006-05-29 2009-01-21 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
KR101215512B1 (ko) * 2006-08-21 2012-12-26 삼성디스플레이 주식회사 액정표시장치
JP4285533B2 (ja) * 2006-12-04 2009-06-24 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
CN101971234B (zh) * 2007-09-05 2012-11-07 夏普株式会社 有源矩阵基板、显示装置、有源矩阵基板的制造方法
US8619055B2 (en) * 2008-04-14 2013-12-31 Microsoft Corporation Active matrix touch sensing
WO2011039903A1 (ja) * 2009-09-30 2011-04-07 シャープ株式会社 液晶表示装置
CN102116986B (zh) * 2009-12-31 2013-03-27 上海天马微电子有限公司 电子纸显示装置及其制造方法
US9869908B2 (en) 2012-03-06 2018-01-16 Apple Inc. Pixel inversion artifact reduction
TWI504981B (zh) * 2013-02-22 2015-10-21 Innolux Corp 液晶顯示面板
CN104007593B (zh) * 2013-02-22 2016-11-23 群创光电股份有限公司 液晶显示面板
CN103149763B (zh) * 2013-02-28 2016-04-13 京东方科技集团股份有限公司 Tft-lcd阵列基板、显示面板及其制作方法
KR102410039B1 (ko) * 2015-11-30 2022-06-20 엘지디스플레이 주식회사 표시장치의 화소구조 및 이를 포함한 터치스크린 내장형 표시장치
WO2019013152A1 (ja) * 2017-07-14 2019-01-17 シャープ株式会社 液晶パネルおよび液晶表示装置
JP7240921B2 (ja) * 2019-03-26 2023-03-16 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2007A (en) * 1841-03-16 Improvement in the mode of harvesting grain
JP3307150B2 (ja) * 1995-03-20 2002-07-24 ソニー株式会社 アクティブマトリクス型表示装置
FR2622149B1 (fr) 1987-10-26 1991-01-25 Michelin & Cie Jante pour pneumatique comprenant un boudin qui permet de rouler a l'etat degonfle
JPH05249478A (ja) * 1991-12-25 1993-09-28 Toshiba Corp 液晶表示装置
JPH05210110A (ja) 1992-01-31 1993-08-20 Canon Inc アクティブマトリクス液晶表示装置
JP3267011B2 (ja) 1993-11-04 2002-03-18 セイコーエプソン株式会社 液晶表示装置
JPH08122768A (ja) 1994-10-19 1996-05-17 Sony Corp 表示装置
JP3083712B2 (ja) 1994-11-02 2000-09-04 シャープ株式会社 液晶表示装置
JPH08201853A (ja) * 1994-11-24 1996-08-09 Toshiba Electron Eng Corp 電極基板および平面表示装置
JPH08297301A (ja) 1995-02-28 1996-11-12 Nec Corp 液晶表示装置
US5936685A (en) 1995-02-28 1999-08-10 Nec Corporation Liquid crystal display device with pixel electrode overlapping drain wiring
JP3999824B2 (ja) * 1995-08-21 2007-10-31 東芝電子エンジニアリング株式会社 液晶表示素子
JPH1039292A (ja) 1996-07-24 1998-02-13 Toshiba Electron Eng Corp 液晶表示素子
KR100586244B1 (ko) 1996-10-30 2006-08-23 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
KR100223879B1 (ko) 1996-11-23 1999-10-15 구자홍 액정표시장치 및 그 제조방법
JPH10170957A (ja) 1996-12-13 1998-06-26 Matsushita Electric Ind Co Ltd 液晶表示装置用のアクティブマトリックス基板およびその基板の製造方法ならびに液晶表示装置
JPH10240162A (ja) * 1997-02-28 1998-09-11 Sony Corp アクティブマトリクス表示装置
JPH1152353A (ja) 1997-06-02 1999-02-26 Canon Inc 液晶素子の製造方法及び液晶素子
US5976734A (en) * 1997-06-02 1999-11-02 Canon Kabushiki Kaisha Preparation process of color liquid crystal display device
EP0884626B1 (en) 1997-06-12 2008-01-02 Sharp Kabushiki Kaisha Vertically-aligned (VA) liquid crystal display device
JPH11119251A (ja) 1997-10-14 1999-04-30 Matsushita Electric Ind Co Ltd アクティブマトリックス基板の製造方法
JP3998317B2 (ja) * 1998-03-12 2007-10-24 東芝電子エンジニアリング株式会社 液晶表示装置の製造方法
KR20000014532A (ko) 1998-08-21 2000-03-15 윤종용 액정 표시 장치 패널의 화소 구조
JP3723389B2 (ja) 1999-10-27 2005-12-07 三洋電機株式会社 アクティブマトリクス型表示装置
KR100400627B1 (ko) * 1999-03-18 2003-10-08 산요덴키가부시키가이샤 액티브 매트릭스형 표시 장치
TWI245950B (en) * 1999-03-19 2005-12-21 Sharp Kk Liquid crystal display apparatus
JP3391304B2 (ja) 1999-07-19 2003-03-31 松下電器産業株式会社 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP3391343B2 (ja) * 1999-10-26 2003-03-31 日本電気株式会社 アクティブマトリクス基板及びその製造方法
TW495625B (en) * 2000-03-07 2002-07-21 Ind Tech Res Inst Structure and manufacturing method of a multi-domain wide viewing angle liquid crystal display
US6995753B2 (en) * 2000-06-06 2006-02-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP4446577B2 (ja) * 2000-09-06 2010-04-07 エーユー オプトロニクス コーポレイション 表示パネル、表示装置
JP2002116712A (ja) 2000-10-04 2002-04-19 Advanced Display Inc 表示装置および表示装置の製造方法
KR100476044B1 (ko) 2000-12-05 2005-03-10 비오이 하이디스 테크놀로지 주식회사 개구율이 향상된 액정표시장치
KR100741892B1 (ko) 2000-12-14 2007-07-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP2003131240A (ja) 2001-10-29 2003-05-08 Hitachi Ltd 液晶表示装置
JP2004219991A (ja) 2002-12-27 2004-08-05 Sharp Corp 表示装置用基板およびこれを有する液晶表示装置

Also Published As

Publication number Publication date
US8605016B2 (en) 2013-12-10
US20070242063A1 (en) 2007-10-18
TWI315437B (en) 2009-10-01
KR20040060788A (ko) 2004-07-06
CN1252528C (zh) 2006-04-19
US7483009B2 (en) 2009-01-27
US7576721B2 (en) 2009-08-18
TW200416464A (en) 2004-09-01
US20070247451A1 (en) 2007-10-25
KR101116075B1 (ko) 2012-03-13
US20040141100A1 (en) 2004-07-22
KR100625703B1 (ko) 2006-09-20
KR20100105513A (ko) 2010-09-29
KR100959434B1 (ko) 2010-05-25
JP2004219991A (ja) 2004-08-05
US20100053050A1 (en) 2010-03-04
CN1512252A (zh) 2004-07-14
KR20060054263A (ko) 2006-05-22
US7602358B2 (en) 2009-10-13

Similar Documents

Publication Publication Date Title
KR100959434B1 (ko) 표시 장치용 기판
US9905191B2 (en) Display device and driving method thereof
JP4438665B2 (ja) 液晶表示装置
US7554630B2 (en) Liquid crystal display device having common line parallel to and between gate line and pixel electrode with light shield projecting from common line parallel to data line and overlapping area between data line and pixel electrode
KR101246756B1 (ko) 액정 표시 장치 및 그 제조 방법
US8035108B2 (en) Thin film transistor substrate, liquid crystal display panel including the same, and method of manufacturing liquid crystal display panel
KR100481608B1 (ko) 액정 표시 장치
US20070146563A1 (en) Liquid crystal display and method of manufacturing thereof
JP4065645B2 (ja) アクティブマトリクス型液晶表示装置
US9091889B2 (en) Liquid crystal display device having columnar spacers
US20160178945A1 (en) Thin film display panel and liquid crystal display device including the same
US7432995B2 (en) Liquid crystal display device comprising one pair of thin film transistors per pixel and method for fabricating the same
JP2010091904A (ja) 液晶表示装置
KR20080019800A (ko) 액정표시장치의 어레이 기판
JP2008304951A (ja) 表示装置用基板およびこれを有する液晶表示装置
JP5213587B2 (ja) 液晶表示装置
US20090268114A1 (en) Liquid crystal display panel
KR102000053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20070067957A (ko) 액정표시장치 및 이의 제조방법
KR20070076903A (ko) 박막 트랜지스터 기판과 그 제조 방법 및 이를 포함한 액정표시 장치
KR20060112571A (ko) 어레이 기판 및 이를 갖는 액정표시패널

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E601 Decision to refuse application