KR20100016195A - 희생층의 계면 변형에 의한 해제 에칭 공격의 제거방법 - Google Patents

희생층의 계면 변형에 의한 해제 에칭 공격의 제거방법 Download PDF

Info

Publication number
KR20100016195A
KR20100016195A KR1020097023009A KR20097023009A KR20100016195A KR 20100016195 A KR20100016195 A KR 20100016195A KR 1020097023009 A KR1020097023009 A KR 1020097023009A KR 20097023009 A KR20097023009 A KR 20097023009A KR 20100016195 A KR20100016195 A KR 20100016195A
Authority
KR
South Korea
Prior art keywords
layer
sacrificial
sacrificial layer
treated
electrode
Prior art date
Application number
KR1020097023009A
Other languages
English (en)
Inventor
탄 응히아 튜
치 루오
치아 웨이 양
데이비드 헤럴드
예프게니 고세프
치-웨이 치앙
Original Assignee
퀄컴 엠이엠스 테크놀로지스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 엠이엠스 테크놀로지스, 인크. filed Critical 퀄컴 엠이엠스 테크놀로지스, 인크.
Publication of KR20100016195A publication Critical patent/KR20100016195A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468—Releasing structures
    • B81C1/00476—Releasing structures removing a sacrificial layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/047—Optical MEMS not provided for in B81B2201/042 - B81B2201/045

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)

Abstract

마이크로전자기계 시스템(MEMS)의 제조방법이 기재되어 있다. 몇몇 실시형태에 있어서, 상기 방법은 기판 위에 희생층을 형성하는 단계; 상기 희생층의 적어도 일부를 처리해서 처리된 희생부를 형성하는 단계; 상기 처리된 희생부의 적어도 일부 위에 상위층을 형성하는 단계; 및 상기 처리된 희생부를 적어도 부분적으로 제거하여 상기 기판과 상위층 사이에 위치된 공동부를 형성하는 단계를 포함하되, 상기 상위층은 상기 공동부에 노출되고 있다.
마이크로전자기계 시스템, 희생층, 공동부, 몰리브덴 산화물, 알루미늄

Description

희생층의 계면 변형에 의한 해제 에칭 공격의 제거방법{ELIMINATE RELEASE ETCH ATTACK BY INTERFACE MODIFICATION IN SACRIFICIAL LAYERS}
관련 출원에 대한 교차 참조
본 출원은 미국 가출원 제60/910,184호(출원일: 2007년 4월 4일, 발명의 명칭: "TREATING UNDERLYING LAYERS FOR CONTROL OF HILLOCK FORMATION IN REFLECTING LAYERS")의 우선권의 이득을 주장하며, 이 기초 출원은 참조로 그의 전문이 본원에 원용된다.
발명의 기술분야
본 발명은 처리된 희생층의 제거 동안 및/또는 제거 후 상위층(overlying layer) 및/또는 하위의 희생층(underlying sacrificial layer)의 각종 특성에 영향을 미치도록 하위의 희생층을 처리하는 방법에 관한 것으로서, 이때, 상기 상위층은 상기 처리된 희생층 위에 형성되어 있다. 본 발명은 또한 이러한 처리에 의해 영향을 받는 표면 외형(contour)을 지닌 상위층을 포함하는 마이크로전자기계 시스템(MEMS: microelectromechanical system)을 제조하는 방법에 관한 것이다.
마이크로전자기계 시스템(MEMS)은 마이크로기계 소자, 작동기 및 전자 기기를 포함한다. 마이크로기계 소자는 기판 및/또는 증착(혹은 침착(depositing)): 이하 본 명세서에서는 일괄적으로 "증착"이라 표기함)된 재료층의 일부를 에칭해내거나 층들을 추가하여 전기 및 전자기계 장치를 형성하는 증착, 에칭 및/또는 기타 미세기계가공(micromachining) 공정들을 이용하여 형성될 수도 있다. MEMS 장치의 한 형태는 간섭계 변조기(interferometric modulator)라 불린다. 본 명세서에서 이용되는 바와 같이, 간섭계 변조기 또는 간섭계 광 변조기(interferometric light modulator)라는 용어는 광학적 간섭의 원리를 이용하여 광을 선택적으로 흡수 및/또는 반사하는 장치를 의미한다. 소정의 실시형태에 있어서, 간섭계 표시장치 변조기는 1쌍의 도전판을 포함할 수도 있는 데, 상기 1쌍의 도전판의 어느 하나 또는 양쪽 모두가 전체 또는 부분적으로 투과형 및/또는 반사형일 수도 있고 적절한 전기 신호의 인가시 상대 운동을 할 수 있다. 특별한 실시형태에 있어서, 하나의 도전판은 기판에 증착된 고정층을 포함할 수도 있고, 다른 하나의 도전판은 공기 간극(air gap)에 의해 고정층과는 분리된 금속막을 포함할 수도 있다. 본 명세서에서 보다 더 상세히 설명하는 바와 같이, 도전판의 상대적 위치에 의해서 간섭계 변조기에 입사되는 광의 광학적 간섭은 변화될 수 있다. 이러한 장치들의 적용 범위는 광범위하며, 기존의 제품들을 개선시키는 데 있어서, 그리고 아직 개발되지 않은 새로운 제품들을 만들어내는 데 있어서 이러한 유형의 장치 특성들이 사용될 수 있도록 이들 장치의 특징들을 이용 및/또는 변경하는 것은 해당 기술 분야에서 유용할 것이다.
발명의 개요
본 명세서에 개시된 시스템, 방법 및 장치는 각각 수개의 측면들을 지니고 있으며, 이들 각각의 어느 하나만이 단독으로 그것의 목적으로 하는 속성을 담당하지는 않는다. 본 발명의 범위를 한정하는 일없이, 본 발명의 더욱 뛰어난 특징들이 지금부터 간단하게 논의될 것이다. 당업자는, 이 논의를 고려한 후에, 그리고 특히 "실시예" 부분을 읽은 후에, 본 발명의 특징들이 어떻게 다른 표시장치에 비해 장점을 제공하는지 이해할 수 있을 것이다.
일 실시형태는 마이크로전자기계 시스템(MEMS) 장치를 제조하는 방법을 제공한다. 이 실시형태의 방법은 기판 위에 희생층을 형성하는 단계; 상기 희생층의 적어도 일부를 처리해서 처리된 희생부를 형성하는 처리단계; 상기 처리된 희생부의 적어도 일부 위에 상위층을 형성하는 단계; 및 상기 처리된 희생부를 적어도 부분적으로 제거하여 상기 기판과 상위층 사이에 위치된 공동부(cavity)를 형성하는 단계를 포함하되, 상기 상위층은 상기 공동부에 노출되고 있다. 상기 처리단계는 상기 희생층을 산화시키는 단계 및/또는 질소, 불소 및 염소 중 1종 이상에 상기 희생층을 노출시키는 단계를 포함할 수 있다. 상기 공동부는 간섭계 변조 공동부(interferometric modulation cavity)일 수 있다. 상기 처리된 희생부는 상부의 처리된 희생층을 포함하고, 상기 희생층의 나머지 부분은 하부의 실질적으로 미처리된 희생층을 포함할 수 있다. 상기 상부의 처리된 희생층은 상기 기판에 대해서 수직인 방향에서 측정한 깊이가 실질적으로 균일할 수 있다. 상기 방법은 상기 상부의 처리된 희생층의 적어도 일부와 상기 하부의 실질적으로 미처리된 희생층의 적어도 일부를 제거하는 단계를 추가로 포함할 수 있고, 상기 상부의 처리된 희생층의 에칭 속도는 상기 하부의 실질적으로 미처리된 희생층의 에칭 속도보다 높을 수 있다. 상기 하부의 실질적으로 미처리된 희생층은 몰리브덴을 포함할 수 있다. 상기 상부의 처리된 희생층은 몰리브덴 산화물(산화몰리브덴) 및/또는 금속을 포함할 수 있다. 상기 금속은 알루미늄을 포함할 수 있다. 상기 방법은 상기 처리된 희생부의 적어도 부분적인 제거 후에 상기 상위의 알루미늄층 내의 힐록(hillock) 형성을 저감시키도록, 상기 희생층을 처리하여 해당 처리된 희생부를 형성하기 위한 처리 조건을 선택하는 단계를 추가로 포함할 수 있고, 또, 상기 방법은, 상기 처리된 희생부의 적어도 부분적인 제거 후에 다른 힐록-유발 조건에 상기 MEMS 장치를 노출시키는 단계를 추가로 포함할 수 있다. 상기 방법은 상기 힐록의 개수를 저감시키는 처리 조건 및/또는 상기 힐록의 크기를 저감시키는 처리 조건을 선택하는 단계를 추가로 포함할 수 있다. 상기 힐록은 열-유발 힐록(heat-induced hillock)을 포함할 수 있다. 상기 다른 힐록-유발 조건은 상기 MEMS 장치를 약 100℃ 이상, 약 200℃ 이상 및/또는 약 500℃ 이상의 온도에 노출시키는 단계를 포함할 수 있다. 상기 방법은 상기 처리 전의 희생층에 비해서, 상기 상부의 처리된 희생층과 상기 하부의 실질적으로 미처리된 희생층의 합한 두께를 증가시키도록, 및/또는 상기 처리된 희생부의 적어도 부분적인 제거 동안 상기 상위층과 상기 처리된 희생부 사이의 접착도를 감소시키도록, 상기 희생층을 처리해서 상기 처리된 희생부를 형성하기 위한 처리 조건을 선택하는 단계를 추가로 포함할 수 있다. 상기 상위층은 부동태화층(passivation layer) 및 상기 부동태화층 위에 형성된 전기 전도층을 포함하되, 상기 부동태화층은 상기 처리된 희생부의 적어도 부분적인 제거 동안 상기 전기 전도층으로부터 상기 처리된 희생부를 분리시키는 것을 돕도록 구성될 수 있다. 상기 방법은 상기 처리 전의 상기 희생층의 표면보다 더욱 평활한 상기 처리된 희생부의 표면을 제공하도록, 상기 희생층을 처리해서 상기 처리된 희생부를 형성하는 처리 조건을 선택하는 단계를 추가로 포함할 수 있다. 상기 처리 조건은 N2O 처리 혹은 O2 처리, 또는 이들 양쪽 모두의 처리를 포함할 수 있다. 상기 처리단계(즉, 상기 희생층의 일부를 처리하는 단계)는 상기 희생층의 표면을 산소-함유 분자 혹은 라디칼에 노출시키는 단계를 포함할 수 있다. 상기 산소는 이온화된 산소를 포함할 수 있다. 상기 처리단계는 상기 희생층을 가열하는 단계를 포함할 수 있다. 상기 처리단계는 상기 희생층을 플라즈마에 노출시키는 단계를 포함할 수 있다. 상기 방법은 상기 처리된 희생부를 실질적으로 모두 제거하는 단계를 추가로 포함할 수 있다. 상기 방법은 상기 희생층의 표면을 육불화황에 노출시킴으로써 해당 희생층의 표면을 처리하는 단계; 및 상기 육불화황-처리된 표면 위에 상기 상위층을 형성하는 단계를 추가로 포함할 수 있다. 상기 방법은 상기 기판 위에 전극을 형성하는 단계; 및 상기 전극 위에 상기 희생층을 형성하는 단계를 추가로 포함하되, 상기 공동부는 상기 전극과 상기 상위층 사이에 위치되어 있을 수 있다. 상기 방법은 상기 전극 위에 절연층을 형성하는 단계를 추가로 포함할 수 있다. 상기 방법은 상기 전극과 상기 상위층을 분리하는 적어도 하나의 지지 구조체를 형성하는 단계를 추가로 포함할 수 있다.
몇몇 실시형태에 있어서, 기판 위에 형성된 제1전극; 상기 제1전극 위쪽에 위치되어, 해당 제1전극에 대해서 실질적으로 평행한 이동식 제2전극; 및 상기 이동식 제2전극을 지지하도록 상기 제1전극과 상기 이동식 제2전극 사이에 위치된 복수의 지지부를 포함하되, 상기 제2전극은 상기 제1전극과 상기 제2전극 사이에 형성된 공동부와 대면하는 처리된 표면 외형을 포함하는 것인 간섭계 표시장치(interferometric display device)가 제공된다. 상기 이동식 제2전극은 알루미늄을 포함할 수 있다. 상기 이동식 제2전극의 공동부-측의 상기 처리된 표면 외형은 상기 고온에 실질적으로 영향을 받지 않을 수 있다. 상기 장치는 상기 제1전극 상에 위치된 절연층을 추가로 포함할 수 있다. 상기 고온은 약 100℃, 200℃ 및/또는 500℃ 이상일 수 있다. 상기 제2전극의 공동부-측의 상기 처리된 표면 외형은 고온에 노출 시 힐록을 형성하는 저감된 경향을 지니도록 구성될 수 있다. 몇몇 실시형태에 있어서, 본 명세서에 기재된 바와 같은 간섭계 표시장치들의 어레이를 포함하는 표시장치가 제공된다. 상기 표시장치는 상기 어레이와 통신하며, 이미지 데이터를 처리하는 프로세서; 및 상기 프로세서와 통신하는 메모리 장치를 추가로 포함할 수 있다. 상기 표시장치는 상기 어레이에 적어도 1개의 신호를 전송하는 드라이버 회로를 추가로 포함할 수 있다. 상기 표시장치는 상기 이미지 데이터의 적어도 일부를 상기 드라이버 회로로 전송하는 제어기를 추가로 포함할 수 있다. 상기 표시장치는 상기 이미지 데이터를 상기 프로세서에 전송하는 이미지 소스 모듈을 추가로 포함할 수 있다. 상기 이미지 소스 모듈은 수신기, 트랜스시버(transceiver) 및 송신기 중 적어도 하나를 포함할 수 있다. 상기 표시장치는 상기 입력 데이터를 수신해서 해당 입력 데이터를 상기 프로세서에 전달하는 입력 장치를 추가로 포함할 수 있다.
몇몇 실시형태에 있어서, 기판 위에 형성된 제1전극; 상기 제1전극의 적어도 일부 위에 형성되어, 제1희생재료를 포함하는 제1희생층; 상기 제1희생층의 적어도 일부 위에 형성되어, 상기 제1희생재료의 처리된 변종(treated variant)을 포함하는 제2희생층; 상기 제2희생층의 적어도 일부 위에 형성된 제2전극; 및 상기 제1희생층과 제2희생층의 제거 시 상기 제2전극을 지지하도록 상기 제1전극과 상기 제2전극 사이에 위치된 복수의 지지부를 포함하는 미해제된(unreleased) 간섭계 표시장치가 제공된다. 상기 처리된 변종은 산화된 변종을 포함할 수 있다. 상기 제2희생층은 상기 기판에 대해서 실질적으로 수직으로 측정한 깊이가 실질적으로 균일할 수 있다. 상기 제1희생층은 몰리브덴을 포함할 수 있다. 상기 제2희생층은 몰리브덴-산화물을 포함할 수 있다. 상기 상위층은 금속을 포함할 수 있다. 상기 금속은 알루미늄을 포함할 수 있다.
몇몇 실시형태에 있어서, 표시장치의 적어도 일부를 지지하는 제1지지수단; 상기 제1지지수단 위에 형성되어, 광에 대해서 적어도 부분적으로는 반사성이고 광에 대해서 적어도 부분적으로는 투과성인, 광을 반사하는 제1반사수단; 상기 제1반사수단 위에 이동가능하게 위치되어, 광에 대해서 적어도 부분적으로는 반사성이고 광에 대해서 적어도 부분적으로는 투과성인, 광을 반사하는 제2반사수단; 및 상기 제1반사수단 위쪽에서 상기 제2반사수단을 지지하는 제2지지수단을 포함하되, 상기 제2반사수단은 상기 제1반사수단과 상기 제2반사수단 사이에 간섭계 공동부와 대면하는 처리된 표면 외형을 포함하는 것인 간섭계 표시장치가 제공된다. 상기 제1지지수단은 기판을 포함할 수 있다. 상기 제1반사수단은 광학 적층부를 포함할 수 있다. 상기 제2반사수단은 이동식 반사층을 포함할 수 있다. 상기 제1지지수단은 지지 기둥부를 포함할 수 있다.
몇몇 실시형태에 있어서, 하위층의 표면을 처리해서 처리된 표면을 형성하는, 하위층의 표면처리단계; 및 상기 처리된 표면 상에 은-함유 막을 증착시키는 단계를 포함하되, 상기 처리는 상기 은-함유 막 내의 힐록 형성을 저감시키는 것인, 은-함유 막의 증착방법이 제공된다. 상기 힐록 형성은 열-유발 힐록 형성을 포함할 수 있다. 상기 하위층의 표면처리단계는 육불화황, 산소 및 플라즈마 중 하나 이상에 상기 표면을 노출시키는 단계를 포함할 수 있다. 상기 하위층의 표면처리단계는 상기 표면을 가열시키는 단계를 포함할 수 있다. 상기 방법은 상기 은-함유 막을 다른 힐록-유발 온도까지 가열시키는 단계를 포함할 수 있다. 상기 방법은 상기 하위층의 적어도 일부를 제거하여, 상기 처리된 표면과 미리 접촉하는 상기 은-함유 막의 적어도 일부를 노출시키는 단계를 추가로 포함할 수 있다. 상기 방법은 상기 은-함유 막을 상기 다른 힐록-유발 온도까지 가열시키기 전에 상기 하위층을 제거하는 단계를 추가로 포함할 수 있다. 상기 하위층의 표면처리단계는 상기 표면을 평활화시키는 단계를 포함할 수 있다.
이들 및 기타 실시형태는 이하에 더욱 상세히 설명한다.
도 1은 제1간섭계 변조기의 이동식 반사층이 이완 위치에 있고, 제2간섭계 변조기의 이동식 반사층이 작동 위치에 있는 간섭계 변조기 디스플레이(표시장치) 의 일 실시형태의 일부를 나타낸 등각 투상도;
도 2는 3×3 간섭계 변조기 디스플레이를 내장하는 전자 장치의 일 실시형태를 예시한 시스템 블록도;
도 3은 도 1의 간섭계 변조기의 예시적인 일 실시형태에 대해 이동식 미러(movable mirror)의 위치 대 인가된 전압을 나타낸 선도;
도 4는 간섭계 변조기 디스플레이를 구동하는 데 사용될 수 있는 한 세트의 행방향 전압(row voltage) 및 열방향 전압(column voltage)을 나타낸 도면;
도 5a 및 도 5b는 도 2의 3×3 간섭계 변조기 디스플레이에 대해서 표시 데이터의 프레임을 기록하는(write) 데 이용될 수 있는 행방향 신호 및 열방향 신호의 하나의 예시적인 타이밍 선도를 나타낸 도면
도 6a 및 도 6b는 복수개의 간섭계 변조기를 포함하는 비쥬얼 표시장치(visual display device)의 일 실시형태를 나타낸 시스템 블록도;
도 7a는 도 1의 장치의 단면도;
도 7b는 간섭계 변조기의 대안적인 실시형태의 단면도;
도 7c는 간섭계 변조기의 다른 대안적인 실시형태의 단면도;
도 7d는 간섭계 변조기의 또 다른 대안적인 실시형태의 단면도;
도 7e는 간섭계 변조기의 추가의 대안적인 실시형태의 단면도;
도 8은 간섭계 변조기의 제조방법의 일 실시형태에서의 소정의 스텝들을 나타낸 흐름도;
도 9는 MEMS 장치의 제조방법의 일 실시형태를 나타낸 순서도;
도 10a 내지 도 10h는 MEMS 장치의 제조방법의 일 실시형태를 개략적으로 나타낸 도면;
도 11은 산화에 의해 처리된 몰리브덴의 팽창 특성을 검증하기 위한 실험에 이용되는 다층 적층부의 일례를 나타낸 도면.
이하의 상세한 설명은 본 발명의 임의의 특정 실시형태들에 관한 것이지만, 본 발명은 다양한 방법들로 구현될 수 있다. 본 설명에 있어서, 도면 전체에 걸쳐서 동일한 구성 요소들은 동일한 참조 번호들로 표기된 도면을 참조한다. 실시형태들은 동화상(예를 들어, 비디오)인지 또는 정지화상(예를 들어, 스틸 이미지(still image))인지, 그리고 문자인지 그림인지의 여부에 따라 이미지(즉, 화상)를 표시하도록 구성되는 장치이면 어떠한 장치에서도 구현될 수도 있다. 더욱 상세하게는, 휴대폰, 무선 장치, PDA(personal data assistant), 초소형 또는 휴대용 컴퓨터, GPS 수신기/네비게이션, 카메라, MP3 플레이어, 캠코더, 게임 콘솔(game console), 손목 시계, 시계, 계산기, 텔레비전 모니터, 평판형 디스플레이, 컴퓨터 모니터, 자동차 디스플레이(예를 들어, 주행 기록계 디스플레이 등), 콕핏 제어기(cockpit control) 및/또는 디스플레이, 카메라 뷰 디스플레이(예를 들어, 차량의 리어 뷰(rear view) 카메라의 디스플레이), 전자 사진, 전자 광고판 또는 간판, 프로젝터, 건축 구조물, 포장물 및 미술 구조물(예를 들어, 보석류에 대한 이미지의 디스플레이)을 포함하지만 이들로 한정되지는 않는 다양한 전자 장치들로 구현되거나 또는 그 다양한 전자 장치들과 관련될 수 있는 것을 고려할 수 있다. 본 명세서에서 설명하는 것들과 유사한 구조의 MEMS 장치는 또한 전자 스위칭 장치 등에서와 같이 표시장치가 아닌 응용품에도 사용될 수 있다.
MEMS 장치는 금속 반사층을 포함할 수 있다. 예를 들어, MEMS 장치는 공동부에 의해 기판으로부터 이간된 이동식 층을 포함할 수 있다. 상기 공동부의 형성은 희생층의 형성 단계 후 상위층의 형성 단계를 포함할 수 있다. 후술하는 방법 중 하나 이상을 이용해서 희생층(또는 기타 하위층)을 처리하는 것은 희생층의 제거 동안 및/또는 제거 후 상기 희생층 및/또는 상위층의 하나 이상의 특징을 향상시킬 수 있는 것으로 판명되어 있다. 몇몇 실시형태에 있어서, 상기 처리는 희생층을 산화시키는 단계를 포함할 수 있다. 몇몇 실시형태에 있어서, 상기 처리된 층 위에 형성된 상기 상위층(예를 들어, 알루미늄 및/또는 은을 포함하는 층)은 힐록을 형성하는 저감된 경향을 지닌다. 열 혹은 응력(stress)은, 예를 들어, 이들 힐록의 형성을 유발할 수 있다. 몇몇 실시형태에 있어서, 상기 하위층의 에칭 속도는 증가되고, 이에 따라, 희생층의 제거 동안 상기 상위층에 대한 보다 적은 응력을 부여하는 동시에 상기 상위층의 손상 가능성을 저감시킨다. 몇몇 실시형태에 있어서, 상기 희생층의 두께는, 동일량의 미처리된 재료에 의해 제공되는 두께에 비해서, 주어진 양의 재료에 대해서 증가된다. 몇몇 실시형태에 있어서, 상기 상위층과 상기 처리된 희생층과의 접착은 상기 상위층과 상기 미처리된 희생층과의 접착에 비해서 저감된다. 몇몇 실시형태에 있어서, 상기 처리는 희생층에 형성되어 있던 핀홀을 폐쇄하여, 당해 희생층의 제거 동안 다른 층에 대한 손상을 방지한다. 또 다른 실시형태에 있어서, 상기 희생층의 처리는 처리 전의 희생층의 표면 보다 더욱 평활한 표면을 제공한다.
간섭계 MEMS 표시 소자를 포함하는 간섭계 변조기 디스플레이의 일 실시형태가 도 1에 예시되어 있다. 이들 장치에 있어서, 화소들은 밝은 상태 또는 어두운 상태이다. 밝은("이완된(relaxed) 또는 "열린") 상태에서, 표시 소자는 입사되는 가시 광선의 많은 부분을 사용자에게 반사시킨다. 어두운("작동된(actuated)" 또는 "닫힌") 상태에 있을 경우, 표시 소자는 입사되는 가시 광선을 사용자에게 거의 반사하지 않는다. 본 실시형태에 따르면, "온" 및 "오프" 상태의 광 반사 특성은 반대로 되어 있을 수도 있다. MEMS 화소들은 선택된 색에서 우선적으로 반사하도록 구성되어 백색 및 흑백 표시에 부가해서 컬러 표시를 가능하게 한다.
도 1은 비쥬얼 디스플레이의 일련의 화소에 있어서 두 개의 인접한 화소들을 나타낸 등각 투상도인 데, 여기서 각 화소는 MEMS 간섭계 변조기를 포함한다. 소정의 실시형태에서, 간섭계 변조기 디스플레이는 이들 간섭계 변조기의 행/열 어레이를 포함한다. 각각의 간섭계 변조기는 서로 간에 가변적이고 제어 가능한 거리에 위치된 1쌍의 반사층을 포함하여 적어도 하나의 가변 치수를 가진 공진 광학 간극(resonant optical gap)을 형성한다. 일 실시형태에 있어서, 반사층들 중 하나는 두 위치 사이에서 움직일 수도 있다. 여기서 이완 위치라고도 칭해지는 제1위치에서, 이동식 반사층은 고정된 부분 반사층으로부터 상대적으로 먼 거리에 위치된다. 여기서 작동 위치라고도 칭해지는 제2위치에서, 이동식 반사층은 상기 부분 반사층에 더 가까이 인접하여 위치된다. 두 반사층에서 반사된 입사광은 이동식 반사층의 위치에 따라서 보강(constructively) 간섭 또는 소멸(destructively) 간 섭하여 각 화소에 대해 전체 반사 상태 또는 비반사 상태를 생성한다.
도 1에 있어서 화소 어레이의 도시된 부분은 두 개의 인접한 간섭계 변조기(12a), (12b)를 포함한다. 왼쪽에 위치한 간섭계 변조기(12a)에는 부분 반사층을 포함하는 광학 적층부(optical stack)(16a)로부터 소정 거리 떨어진 이완 위치에 이동식 반사층(14a)이 예시되어 있다. 오른쪽에 위치한 간섭계 변조기(12b)에는 광학 적층부(16b)에 인접한 작동 위치에 이동식 반사층(14b)이 예시되어 있다.
여기서 참조 기호로 표시되는 바와 같은 광학 적층부(16a), (16b)(일괄해서 광학 적층부(16)라 표기함)는 전형적으로 수 개의 융합층(fused layer)을 포함하는 데, 이들 융합층은 산화인듐주석(indium tin oxide: ITO)과 같은 전극층, 크롬과 같은 부분 반사층 및 투명 유전체를 포함할 수 있다. 따라서, 광학 적층부(16)는 전기 전도성이고, 부분적으로 투명하며, 부분적으로 반사성이고, 예를 들어 하나 이상의 상기 층들을 투명 기판(20) 위에 증착함으로써 제조될 수 있다. 부분 반사층은 각종 금속, 반도체 및 유전체 등의 부분적으로 반사성인 각종 재료로 형성될 수 있다. 부분 반사층은 1층 이상의 재료 층으로 형성될 수 있고, 이들 각 층은 단일 재료 혹은 재료들의 조합으로 형성될 수도 있다.
소정의 실시형태에서는, 이하에 더욱 설명되는 바와 같이, 광학 적층부(16)의 층들은 평행 스트립(strip)들로 패터닝되고, 표시장치 내에서 행방향 전극들을 형성할 수도 있다. 이동식 반사층(14a), (14b)은 기둥부(즉, 지지부)(18) 사이에 증착되는 중재 희생 재료 및 기둥부(18)의 상부면에 증착된 지주를 형성하는 증착 금속층 또는 증착 금속층들(광학 적층부(16a), (16b)의 행방향 전극에 직교)로 이 루어진 일련의 평행 스트립들로서 형성될 수도 있다. 희생 재료를 에칭하여 제거하면, 이동식 반사층(14a), (14b)은 광학 적층부(16b), (16b)로부터 소정의 간극(19)만큼 분리되게 된다. 알루미늄과 같은 고 전도성·반사성 재료가 반사층(14)에 사용될 수 있고, 이들 스트립들은 표시장치에서 열방향 전극들을 형성할 수도 있다. 단 도 1은 일정 척도로 되어 있지 않을 수 있다. 몇몇 실시형태에 있어서, 기둥부(18)들 간의 간격은 10 내지 100㎛ 차수로 되어 있을 수 있는 반면, 간극(19)은 <1000Å 차수로 되어 있을 수 있다.
도 1에 있어서 화소(12a)로 예시된 바와 같이, 전압이 인가되지 않을 경우, 이동식 반사층(14a)이 기계적으로 이완 상태인 채로, 간극, 즉, 공동부(19)가 이동식 반사층(14a)과 광학 적층부(16a) 사이에서 유지된다. 그러나, 선택된 행 및 열에 전위차가 인가될 경우, 대응하는 화소에서 행방향 전극과 열방향 전극의 교차점에 형성된 커패시터는 충전되고, 정전기력은 전극들을 함께 당긴다. 전압이 충분히 높다면, 이동식 반사층(14)은 변형이 일어나 광학 적층부(16)에 대해서 힘을 가한다. 도 1의 오른쪽에 위치한 작동 화소(12b)로 표시된 바와 같이, 광학 적층부(16) 내의 유전체 층(도 1에서는 도시 생략)은 단락이 방지되어 층(14)과 층(16) 간의 이격 거리를 조절한다. 이러한 거동은 인가된 전위차의 극성에 상관없이 동일하다.
도 2 내지 도 5b는 디스플레이 적용에 있어서 간섭계 변조기들의 어레이를 사용하기 위한 하나의 예시적 과정 및 시스템을 예시한다.
도 2는 간섭계 변조기를 내포할 수도 있는 전자 장치의 일 실시형태를 예시 한 시스템 블록도이다. 전자 장치는 프로세서(21)를 포함하는 데, 이 프로세서는 ARM(등록상표), 펜티엄(Pentium)(등록상표), 8051, MIPS(등록상표), Power PC(등록상표), ALPHA(등록상표)와 같은 범용 단일 칩 프로세서 또는 멀티 칩 마이크로 프로세서, 또는 디지털 신호 프로세서, 마이크로제어기와 같은 특수 목적의 마이크로프로세서, 또는 프로그래밍가능한 게이트 어레이일 수도 있다. 종래 기술에서와 같이, 상기 프로세서(21)는 하나 이상의 소프트웨어 모듈을 실행하도록 구성될 수도 있다. 오퍼레이팅 시스템(operating system)의 실행과 더불어, 상기 프로세서는 웹 브라우저(web browser), 전화 애플리케이션(application), 이메일 프로그램 또는 기타 임의의 소프트웨어 애플리케이션을 비롯한 하나 이상의 소프트웨어 애플리케이션을 실행하도록 구성될 수도 있다.
일 실시형태에 있어서, 프로세서(21)는 또한 어레이 드라이버(22)와 통신하도록 구성된다. 일 실시형태에 있어서, 어레이 드라이버(22)는 디스플레이 어레이(디스플레이) 혹은 패널(30)에 신호를 제공하는 행방향 드라이버 회로(24) 및 열방향 드라이버 회로(26)를 포함한다. 도 1에 예시된 어레이의 단면은 도 2의 1-1선으로 도시된다. 단, 도 2는 명확하게 하기 위하여 간섭계 변조기의 3×3 어레이를 예시하고 있지만, 디스플레이 어레이(30)는 매우 다수의 간섭계 변조기를 포함할 수 있고, 또한, 열 방향과는 다른 개수의 행방향의 간섭계 변조기(예를 들어, 행당 300개의 화소 × 열당 190개의 화소)를 지닐 수 있다.
도 3은 도 1의 간섭계 변조기의 예시적인 일 실시형태에 대해 이동식 미러의 위치 대 인가된 전압을 나타낸 선도이다. MEMS 간섭계 변조기에 대해서, 행/열방 향 작동 프로토콜은 도 3에 도시된 이들 장치의 히스테리시스 창테리시스 특성을 이용할 수도 있다. 간섭계 변조기는, 예를 들어, 이완 상태에서 작동 상태로 이동식 층을 변형시키기 위해 10 볼트의 전위차를 필요로 할 수도 있다. 그러나, 이러한 값으로부터 전압이 감소될 경우, 전압이 10 볼트 미만으로 다시 떨어질 때에 이동식 층은 그 상태를 유지한다. 도 3의 예시적 실시형태에 있어서, 전압이 2 볼트 미만으로 떨어질 때까지 이동식 층은 완전히 이완되지 않는다. 이와 같이 해서, 도 3에 예시된 예에서 약 3 내지 7 V의 인가된 전압의 창이 존재하고, 이 범위 내에서는 장치가 이완 또는 작동 상태에서 안정적이다. 이것을 여기서는 "히스테리시스 창"(hysteresis window) 또는 "안정성 창"이라고 칭한다. 도 3의 히스테리시스 특성을 가지는 디스플레이 어레이에 대해서, 행방향 스트로빙(strobing) 동안 스트로빙된 행에 있는 작동될 화소들이 약 10 볼트의 전압차에 노출되고, 이완될 화소들이 0 볼트에 근접한 전압차에 노출되도록 행/열방향 작동 프로토콜을 설계할 수 있다. 스트로빙 후에, 화소들은 약 5 볼트의 정상 상태 전압차에 노출되므로, 이들은 행방향 스트로빙이 화소들을 어떤 상태에 두었던지 그 상태를 유지하게 된다. 이러한 예에서, 각 화소는, 기록된 후에, 3 내지 7 볼트의 "안정성 창" 내에서 전위차를 보인다. 이러한 특성으로 작동 또는 이완의 기존 상태에서 동일한 인가 전압 조건 하에서 도 1에 예시된 화소 설계가 안정화된다. 간섭계 변조기의 각 화소는 작동 상태인지 혹은 이완 상태인지에 따라 본질적으로 고정식 반사층 및 이동식 반사층에 의해 형성된 커패시터이기 때문에, 이러한 안정한 상태는 전력 손실이 거의 없이 히스테리시스 창 내의 전압에서 유지될 수 있다. 인가된 전위가 고 정되어 있다면 화소로 들어가는 전류 흐름은 실질적으로 없다.
이하에 더욱 설명하는 바와 같이, 전형적인 응용에 있어서, 제1행에 있는 원하는 세트의 작동 화소에 따라 열방향 전극 세트를 가로질러 한 세트의 데이터 신호(각각은 소정의 전압 레벨을 지님)를 전송함으로써 화상의 프레임을 생성할 수도 있다. 다음에, 행방향 펄스가 제1행의 전극에 인가되어, 해당 데이터 신호의 세트에 대응하는 화소를 작동시킨다. 그 후, 상기 데이터 신호의 세트는 제2행에 있는 원하는 작동 화소의 세트에 대응하도록 변경된다. 이어서, 펄스가 제2행의 전극에 인가되어, 해당 데이터 신호에 따라서 제2행에 있는 적절한 화소들을 작동시킨다. 제1행의 화소들은 제2행의 펄스의 영향을 받지 않고 제1행의 펄스 동안 그들이 설정되었던 상태로 유지된다. 이것은 프레임을 작성하기 위하여 일련의 전체 행들에 대해서 순차적으로 반복될 수도 있다. 일반적으로, 이러한 과정을 초당 원하는 프레임 수만큼 계속적으로 반복함으로써 프레임들은 새로운 표시 데이터로 리프레시(refresh) 및/또는 갱신된다. 더불어, 화상 프레임을 작성하는 화소 어레이의 행방향 전극 및 열방향 전극을 구동하기 위한 매우 다양한 프로토콜이 이용될 수도 있다.
도 4, 도 5a 및 도 5b는 도 2의 3×3 어레이 위에 표시 프레임을 생성하기 위한 하나의 가능한 작동 프로토콜을 예시한다. 도 4는 도 3의 히스테리시스 곡선을 나타내는 화소를 위해 사용될 수도 있는 가능한 세트의 행방향 전압 레벨들 및 열방향 전압 레벨들을 예시한다. 도 4의 실시형태에서, 화소를 작동시키기 위해서 는 적절한 열을 -Vbias로 설정하고 적절한 행을 +ΔV로 설정하는 것이 필요한데, -Vbias 및 +ΔV는 각각 -5 볼트 및 +5 볼트에 대응한다. 화소에 대한 볼트 전위차가 0이 되는 동일한 +ΔV로 적절한 행을 설정하고 +Vbias로 적절한 열을 설정함으로써 화소의 이완을 수행한다. 행방향 전압이 0볼트로 유지되는 이들 행에서, 열이 -Vbias이거나 +Vbias인 것에 상관없이, 화소들은 그들의 원래 상태가 어떠하든 안정하다. 도 4에 또한 예시된 바와 같이, 앞서 설명한 것과 반대 극성의 전압이 사용될 수 있다는 것을 이해할 수 있을 것이다. 예를 들어, 화소를 작동시키는 것은 적절한 열을 +Vbias로 설정하고 적절한 행을 -ΔV로 설정하는 것을 수반할 수 있다. 본 실시형태에 있어서, 화소에 대한 0 볼트 전위차를 생성하는 동일한 -ΔV로 적절한 행을 설정하고 -Vbias로 적절한 열을 설정함으로써 화소의 이완을 수행한다.
도 5b는 도 5a에 예시된 디스플레이 구성으로 되는 도 2의 3×3 어레이에 인가되는 일련의 행방향 신호 및 열방향 신호를 나타낸 타이밍도로서, 여기서 작동 화소들은 비반사형이다. 도 5a에 예시된 프레임을 기록하기에 앞서, 화소들은 임의의 상태에 있을 수 있고, 이 예에서, 모든 행들은 0볼트이고 모든 열들은 +5 볼트이다. 이들 인가 전압에 의하면, 화소는 모두 그들의 기존의 작동 또는 이완 상태에서 안정하다.
도 5a의 프레임에서, (1,1), (1,2), (2,2), (3,2) 및 (3,3) 화소들이 작동된다. 이것을 달성하기 위해서, 제1행에 대한 "라인 시간"(line time) 동안 제1열과 제2열은 -5볼트로 설정되고, 제3열은 +5볼트로 설정된다. 이것은 임의의 화소들의 상태를 변화시키지 않는 데, 그 이유는 모든 화소들이 3 내지 7볼트 안정성 창에 유지되기 때문이다. 다음에, 제1행은 0볼트에서 5볼트까지 가고 다시 0볼트로 가는 펄스로 스트로빙된다. 이것은 (1,1) 화소 및 (1,2) 화소를 작동시키고 (1,3) 화소를 이완시킨다. 어레이 내의 다른 화소들은 영향을 받지 않는다. 원하는 바와 같이 제2행을 설정하기 위하여, 제2열을 -5볼트로 설정하고 제1열 및 제3열을 +5볼트로 설정한다. 다음에, 제2행에 인가된 동일한 스트로브(strobe)는 (2,2) 화소를 작동시키고 (2,1) 및 (2,3) 화소를 이완시킬 것이다. 재차, 어레이의 다른 화소들은 영향받지 않는다. 제3행은 제2열 및 제3열을 -5볼트로 설정하고 제1열을 +5볼트로 설정함으로써 마찬가지로 설정된다. 제3행의 스트로브는 도 5a에 도시된 바와 같이 제3행의 화소들을 설정한다. 프레임을 기록한 후에, 행방향 전위들은 0이고 열방향 전위들은 +5볼트 또는 -5볼트로 유지될 수 있게 되어, 디스플레이는 도 5a의 구성에서 안정적이다. 수십 또는 수백 개의 행과 열들을 가진 어레이들에 대해서 동일한 과정을 이용할 수 있다는 것을 이해할 수 있을 것이다. 행 및 열 작동을 수행시키는 데 사용되는 타이밍, 수순 및 전압 레벨들은 상기의 일반적인 원리 범위 안에서 매우 다양할 수 있고, 상기 예는 다만 예시적인 것에 불과하며, 다른 작동 전압 방법이 본 명세서에 기재된 시스템 및 방법과 함께 사용될 수 있다는 것을 또한 이해할 수 있을 것이다.
도 6a 및 도 6b는 표시장치(40)의 일 실시형태를 예시한 시스템 블록도이다. 예를 들어, 표시장치(40)는 이동 전화기 또는 휴대 전화기일 수 있다. 그러나, 표 시장치(40)의 동일한 구성 요소들 또는 그것의 약간의 변경으로는 또한 텔레비전 및 휴대용 미디어 플레이어와 같은 다양한 유형의 표시장치를 들 수 있다.
표시장치(40)는 하우징(housing)(41), 디스플레이(30), 안테나(43), 스피커(45), 입력 장치(48) 및 마이크(46)를 포함한다. 일반적으로 하우징(41)은 사출 성형 및 진공 성형을 비롯한 당업자들에게 잘 알려진 다양한 제조 과정들 중의 어떤 것으로 형성된다. 또한, 하우징(41)은 플라스틱, 금속, 유리, 고무 및 세라믹, 또는 이들의 조합을 포함하지만, 이들로 한정되지 않는 다양한 재료 중의 어떤 것으로 만들어질 수도 있다. 일 실시형태에 있어서, 하우징(41)은 다른 색깔을 가지거나 다른 로고, 그림 또는 기호를 포함하는 분리 가능한 부분들과 호환될 수도 있는 분리 가능한 부분(도시 생략)을 포함한다.
예시적인 표시장치(40)의 디스플레이(30)는 여기에서 설명되는 바와 같이, 쌍안정 디스플레이를 비롯한 다양한 디스플레이들 중의 어떤 것일 수도 있다. 다른 실시형태에 있어서, 디스플레이(30)는 앞서 설명한 바와 같은 플라즈마, EL, OLED, STN LCD 또는 TFT LCD와 같은 평판형 디스플레이, 또는 CRT나 다른 종류의 관(tube) 장치와 같은 비평판형(non-flat-panel) 디스플레이를 포함한다. 그러나, 본 실시형태를 설명할 목적으로, 상기 디스플레이(30)는 여기에서 설명하는 바와 같이 간섭계 변조기 디스플레이를 포함한다.
예시적 표시장치(40)의 일 실시형태의 구성 요소들은 도 6b에 개략적으로 도시되어 있다. 도시된 예시적 표시장치(40)는 하우징(41)을 포함하고 적어도 그 속에 부분적으로 수용된 추가적인 구성 요소들을 포함할 수 있다. 예를 들어, 일 실 시형태에 있어서, 예시적 표시장치(40)는 트랜스시버(47)에 결합된 안테나(43)를 포함하는 네트워크 인터페이스(27)를 포함한다. 트랜스시버(47)는 컨디셔닝 하드웨어(conditioning hardware)(52)에 연결된 프로세서(21)에 접속된다. 컨디셔닝 하드웨어(52)는 신호를 조절(예를 들어, 신호를 필터링)하도록 구성될 수도 있다. 컨디셔닝 하드웨어(52)는 스피커(45) 및 마이크(46)에 연결된다. 프로세서(21)는 입력 장치(48) 및 드라이버 제어기(29)에도 연결된다. 드라이버 제어기(29)는 프레임 버퍼(frame buffer)(28)에 그리고 어레이 드라이버(22)에 결합되고, 어레이 드라이버(22)는 이어서 디스플레이 어레이(30)에 결합된다. 전력 공급 장치(50)는 특정한 예시적 표시장치(40) 설계에 요구되는 바와 같이 모든 구성 요소들에 전력을 제공한다.
네트워크 인터페이스(27)는 예시적 표시장치(40)가 네트워크를 통하여 하나 이상의 장치와 통신할 수 있도록 안테나(43) 및 트랜스시버(47)를 포함한다. 일 실시형태에 있어서, 네트워크 인터페이스(27)는 프로세서(21)의 요건을 경감할 수 있는 몇몇 처리 능력도 가질 수 있다. 안테나(43)는 신호를 송수신하기 위해, 당업자들에게 알려진 소정의 안테나이다. 일 실시형태에 있어서, 안테나는 IEEE 802.11(a), (b) 또는 (g)를 비롯한 IEEE 802.11 표준에 따라서 RF 신호를 송수신한다. 다른 실시형태에 있어서, 안테나는 블루투스(BLUETOOTH) 표준에 따라서 RF 신호를 송수신한다. 이동 전화기의 경우, 안테나는 CDMA, GSM, AMPS 또는 무선 이동 전화 네트워크 내에서 연통하기 위해 사용되는 기타 공지된 신호를 수신하도록 설계되어 있다. 트랜스시버(47)는 안테나(43)로부터 수신된 신호를 미리 처리하여 이 신호가 프로세서(21)에 의해 수신되고 나아가 조작될 수도 있다. 또, 트랜스시버(47)는 프로세서(21)로부터 수신된 신호도 처리하여 이 신호가 안테나(43)를 거쳐서 예시적 표시장치(40)로부터 전송될 수 있게 한다.
대안적인 실시형태에 있어서, 트랜스시버(47)는 수신기로 대체될 수 있다. 또 다른 대안적인 실시형태에 있어서, 네트워크 인터페이스(27)는 프로세서(21)에 전송될 이미지 데이터를 저장하거나 생성할 수 있는 이미지 소스 혹은 이미지 공급원(image source)으로 대체될 수 있다. 예를 들어, 이미지 공급원은 이미지 데이터를 포함하는 디지털 비디오 디스크(DVD: digital video disc)나 하드 디스크 드라이브, 또는 이미지 데이터를 생성하는 소프트웨어 모듈일 수 있다.
프로세서(21)는 일반적으로 예시적 표시장치(40)의 전체적인 동작을 제어한다. 프로세서(21)는 네트워크 인터페이스(27) 또는 이미지 공급원으로부터의 압축된 이미지 데이터와 같은 데이터를 수신하고, 해당 데이터를 원천 이미지 데이터(raw image data)로 또는 원천 이미지 데이터로 즉시 처리할 수 있는 포맷으로 처리한다. 그 후, 프로세서(21)는 처리된 데이터를 드라이버 제어기(29)로 또는 저장을 위해 프레임 버퍼(28)로 전송한다. 원천 데이터는 전형적으로 이미지 내의 각각의 위치에서 이미지 특성들을 식별하는 정보를 의미한다. 예를 들어, 이러한 이미지 특성들은 색깔, 채도(color saturation), 그레이 스케일 레벨(gray scale level)을 포함할 수 있다.
일 실시형태에서, 프로세서(21)는 예시적 표시장치(40)의 동작을 제어하는 마이크로 제어기, CPU 또는 논리 유닛을 포함한다. 컨디셔닝 하드웨어(52)는 일반 적으로 신호를 스피커(45)에 전송하기 위해, 그리고 마이크(46)로부터 신호를 수신하기 위해 증폭기들 및 필터들을 포함한다. 컨디셔닝 하드웨어(52)는 예시적 표시장치(40) 내에 있는 별도의 구성 요소일 수도 있거나 프로세서(21) 혹은 기타 구성 요소들 내에 내장되어 있을 수도 있다.
드라이버 제어기(29)는 프로세서(21)에서 생성된 원천 이미지 데이터를 프로세서(21)로부터 혹은 프레임 버퍼(28)로부터 직접 취하여 어레이 드라이버(22)로 고속 전송하기 위해 원천 이미지 데이터를 적절하게 재포맷한다. 특히, 드라이버 제어기(29)는 원천 이미지 데이터를 래스터 유사 포맷(raster like format)을 가진 데이터 흐름으로 재포맷하여 디스플레이 어레이(30)에 걸쳐 스캐닝하기에 적합한 시간 순서를 가진다. 다음에, 드라이버 제어기(29)는 포맷된 정보를 어레이 드라이버(22)에 전송한다. 비록 LCD 제어기와 같은 드라이버 제어기(29)가 자립형 집적 회로(stand-alone Integrated Circuit(IC))로서 시스템 프로세서(21)와 종종 관련되지만, 이러한 제어기들은 다양한 방법들로 구현될 수도 있다. 이들은 프로세서(21) 내에 하드웨어로서 삽입될 수 있거나, 소프트웨어로서 프로세서(21) 내에 삽입될 수도 있거나, 또는 어레이 드라이버(22)와 함께 하드웨어에 완전히 일체화될 수도 있다.
전형적으로, 어레이 드라이버(22)는 포맷된 정보를 드라이버 제어기(29)로부터 수신하고 디스플레이의 x-y 매트릭스 화소들로부터 나온 수백, 때로는 수천개의 인출선에 초당 여러 번 인가되는 병렬 세트의 파형들로 비디오 데이터를 재포맷한다.
일 실시형태에 있어서, 드라이버 제어기(29), 어레이 드라이버(22) 및 디스플레이 어레이(30)는 여기서 설명하는 디스플레이들의 유형 중 어느 것에나 적합하다. 예를 들어, 일 실시형태에 있어서, 드라이버 제어기(29)는 종래의 디스플레이 제어기 또는 쌍안정 디스플레이 제어기(예를 들어, 간섭계 변조기 제어기)이다. 다른 실시형태에 있어서, 어레이 드라이버(22)는 종래의 드라이버 또는 쌍안정 디스플레이 드라이버(예를 들어, 간섭계 변조기 디스플레이)이다. 일 실시형태에 있어서, 드라이버 제어기(29)는 어레이 드라이버(22)와 일체형이다. 이러한 일 실시형태는 이동 전화기, 시계 및 기타 소형 디스플레이와 같은 고집적 시스템에 있어서 일반적이다. 또 다른 실시형태에 있어서, 디스플레이 어레이(30)는 전형적인 디스플레이 어레이 또는 쌍안정 디스플레이 어레이(예를 들어, 간섭계 변조기들의 어레이를 포함하는 디스플레이)이다.
입력 장치(48)는 사용자로 하여금 예시적 표시장치(40)의 동작을 제어하도록 한다. 일 실시형태에 있어서, 입력 장치(48)는 QWERTY 키보드 또는 전화기 키패드와 같은 키패드, 버튼, 스위치, 터치 센스 스크린, 또는 감압 또는 감열막을 포함한다. 일 실시형태에 있어서, 마이크(46)는 예시적 표시장치(40)에 대한 입력 장치이다. 이 장치에 데이터를 입력하기 위해 마이크(46)가 사용되는 경우, 음성 명령들이 사용자에 의해 제공되어 예시적 표시장치(40)의 동작들을 제어할 수도 있다.
전력 공급 장치(50)는 당업계에 잘 알려져 있는 다양한 에너지 저장 장치들을 포함할 수 있다. 예를 들어, 일 실시형태에 있어서, 전력 공급 장치(50)는 니 켈-카드뮴 배터리 또는 리튬 이온 배터리와 같은 충전용 배터리이다. 다른 실시형태에 있어서, 전력 공급 장치(50)는 재생 가능 에너지 원, 커패시터, 또는 플라스틱 태양 전지, 태양 전지 도료를 비롯한 태양 전지이다. 다른 실시형태에 있어서, 전력 공급 장치(50)는 벽에 붙은 콘센트에서 전력을 받도록 구성된다.
소정의 실시형태에 있어서, 제어 프로그램은 앞서 설명한 바와 같이 전자 디스플레이 시스템 안의 몇몇 장소에 위치될 수 있는 드라이버 제어기 내에 존재한다. 소정의 실시형태에 있어서, 제어 프로그램은 어레이 드라이버(22) 내에 존재한다. 앞서 설명한 최적화 조건들을 다수의 하드웨어 및/또는 소프트웨어 구성 요소들 및 다양한 형태로 구현할 수 있다.
앞서 설명한 원리들에 따라서 작동되는 간섭계 변조기의 상세한 구조는 매우 다양할 수 있다. 예를 들어, 도 7a 내지 도 7e는 이동식 반사층(14) 및 그의 지지 구조체들의 다섯 개의 서로 다른 실시형태를 나타낸다. 도 7a는 도 1의 실시형태의 단면도인데, 여기서 금속 재료(14)의 스트립은 직교 방향으로 연장된 지지부(18) 상에 증착된다. 도 7b에 있어서, 이동식 반사층(14)은 정방형 혹은 장방형이고, 줄(tether)(32) 상에 단지 모서리에서 지지부에 부착된다. 도 7c에 있어서, 이동식 반사층(14)은 정방형 혹은 장방형이고, 가요성 금속을 포함할 수도 있는 변형가능한 층(34)으로부터 매달려 있다. 변형가능한 층(34)은 해당 변형가능한 층(34) 주변의 기판(20)에 직접적으로 혹은 간접적으로 접속된다. 이들 접속부는 본 명세서에서 지지 기둥부라고 칭한다. 도 7d에 나타낸 실시형태는 변형가능한 층(34)이 안착되는 지지 기둥 플러그(42)를 가진다. 이동식 반사층(14)은 도 7a 내지 도 7c에 있어서와 마찬가지로 간극 위에 매달린 채 유지되지만, 변형가능한 층(34)은 해당 변형가능한 층(34)과 광학 적층부(16) 사이의 구멍들을 채움으로써 지지 기둥을 형성하지 않는다. 오히려, 지지 기둥은 평탄화 재료로 형성되고, 이것은 지지 기둥 플러그(42)를 형성하는 데 이용된다. 도 7e에 나타낸 실시형태는 도 7d에 나타낸 실시형태에 의거한 것이지만, 도 7a 내지 도 7c에 나타낸 실시형태뿐만 아니라 도시하지 않은 추가적인 실시형태의 어느 것과 함께 작용하도록 적합화될 수도 있다. 도 7e에 나타낸 실시형태에 있어서, 금속 또는 기타 전도성 재료의 여분의 층은 버스 구조체(44)를 형성하는 데 이용되어왔다. 이것에 의해 신호가 간섭계 변조기의 이면을 따라 송신될 수 있고, 그렇지 않으면 기판(20) 상에 형성될 수도 있는 다수의 전극을 제거할 수 있다.
도 7에 도시된 것 등의 실시형태에 있어서, 상기 간섭계 변조기는 직시형 장치로서 기능하며, 여기서 이미지들은 투명 기판(20)의 앞면 쪽으로부터 보이고 그 반대편에는 변조기들이 배열되어 있다. 이들 실시형태에 있어서, 반사층(14)은 변형가능한 층(34)을 비롯한, 기판(20)의 반대편의 반사층 쪽에 있는 간섭계 변조기의 일부를 광학적으로 차단한다. 이것에 의해 상기 차단된 영역은 화질에 나쁜 영향을 미치는 일없이 구성되고 작동될 수 있게 된다. 예를 들어, 이러한 차단은 도 7e에 있어서의 버스 구조체(44)를 가능하게 하여, 변조기의 광학적 특성을 변조기의 전자 특성, 예컨대 어드레싱 및 그 어드레싱으로부터 초래되는 이동과 분리시키는 능력을 제공한다. 이 분리가능한 변조기 구조체로 인해 해당 변조기의 광학적 측면들 및 전자 기계적 측면들에 대해 사용되는 재질들 및 구조 설계가 선택되어 서로 독립적으로 기능하게 된다. 더욱이, 도 7c 내지 도 7e에 도시된 실시형태는 변형가능한 층(34)에 의해 수행되는, 기계적 특성들로부터 반사층(14)의 광학적 특성들을 분리함으로써 얻어지는 추가적인 장점들을 가진다. 이로 인해 반사층(14)에 사용되는 구조 설계 및 재질들이 광학적 특성에 대해서 최적화되고, 변형가능한 층(34)에 사용되는 구조 설계 및 재질들이 원하는 기계적 특성에 대해서 최적화된다.
도 8은 간섭계 변조기의 제조 방법(800)의 일 실시형태에서의 소정의 스텝들을 나타내고 있다. 이러한 스텝들은, 도 8에는 도시하지 않은 기타 스텝들과 함께, 예컨대, 도 1 및 도 7에 예시된 일반적인 유형의 간섭계 변조기의 제조방법에 제공될 수 있다. 도 1, 도 7 및 도 8을 참조하면, 방법(800)은 기판(20) 위에 광학 적층부(16)를 형성하는 스텝 805에서 시작된다. 상기 기판(20)은 유리나 플라스틱 등과 같은 투명한 기판일 수 있고, 이것에 대해서는 광학 적층부(16)의 효율적인 형성을 용이하게 하기 위하여 제조 스텝(들), 예컨대, 세정이 실시되어 있을 수 있다. 전술한 바와 같이, 광학 적층부(16)는 전기 전도성, 부분 투명성 및 부분 반사성이며, 이것은, 예를 들어, 투명한 기판(20) 상에 하나 이상의 층을 증착시킴으로써 제작될 수 있다. 몇몇 실시형태에 있어서, 상기 층들은 평행한 스트립 형상으로 패턴화되어, 표시장치 내에 행방향 전극을 형성할 수 있다. 몇몇 실시형태에 있어서, 상기 광학 적층부(16)는 하나 이상의 금속층(예컨대, 반사층 및/또는 전도층) 위에 증착된 절연층 혹은 유전체층을 포함한다. 몇몇 실시형태에 있어서, 상기 절연층은 상기 광학 적층부(16)의 최상층이다.
도 8에 예시된 방법(800)은 광학 적층부(16) 위에 희생층을 형성하는 스텝 810에서 계속된다. 희생층은 나중에 제거되어(예컨대, 스텝 825에서) 후술하는 바와 같이 공동부(19)를 형성하므로, 해당 희생층은 도 1에 예시된 결과적으로 얻어지는 간섭계 변조기(12)에는 도시되어 있지 않다. 광학 적층부(16) 위에의 희생층의 형성은, 이후의 제거 후에, 소정 크기를 지니는 공동부(19)를 제공하도록 선택된 두께로의 몰리브덴, 탄탈, 텅스텐 또는 비정질 규소 등의 XeF2-에칭가능한 재료의 증착을 포함할 수 있다. 상기 희생재료의 증착은 예컨대 물리적 기상 증착(PVD, 예컨대, 스퍼터링), 플라즈마-증강 화학적 기상 증착(PECVD), 열화학적 기상 증착(열 CVD) 또는 스핀-코팅 등의 증착(침착) 기술을 이용해서 수행될 수 있다.
도 8에 예시된 방법(800)은 지지 구조체, 예컨대, 도 1 및 도 7에 예시된 기둥부(18)를 형성하는 스텝 815에서 계속된다. 기둥부(18)의 형성은 희생층을 패턴화하여 지지 구조체 개구부를 형성하고, 이어서 해당 개구부 내에 재료(예컨대, 폴리머)를 예컨대 PECVD, 열 CVD 또는 스핀-코팅 등의 증착 방법을 이용해서 증착시켜, 기둥부(18)를 형성하는 스텝, 즉, 단계를 포함할 수 있다. 몇몇 실시형태에 있어서, 상기 희생층에 형성된 지지 구조체 개구부는 희생층과 광학 적층부(16)의 양쪽을 통해서 하위 기판(20)까지 뻗어, 기둥부(18)의 하단부가 도 7a에 예시된 바와 같이 기판(20)과 접촉하게 된다. 다른 실시형태에 있어서, 상기 희생층에 형성된 지지 구조체 개구부는 광학 적층부(16)를 통하지 않고 희생층을 통해서 연장된 다. 예를 들어, 도 7d는 광학 적층부(16)와 접촉하는 지지 기둥 플러그(support post plugs)(42)의 하단부를 예시하고 있다.
도 8에 예시된 방법(800)은 도 1 및 도 7에 예시된 이동식 반사층(14)과 같은 이동식 반사층을 형성하는 스텝 820에서 계속된다. 이동식 반사층(14)은 하나 이상의 패턴화 스텝, 마스킹 스텝 및/또는 에칭 스텝과 함께, 하나 이상의 증착 스텝, 예컨대, 반사층(예컨대, 알루미늄, 알루미늄 합금, 은, 은 합금) 증착을 이용해서 형성될 수 있다. 전술한 바와 같이, 이동식 반사층(14)은 전형적으로 전기 전도성이므로, 여기서는 전기 전도층이라 칭할 수도 있다. 몇몇 실시형태에 있어서, 반사층(14)은 알루미늄을 포함한다. 몇몇 실시형태에 있어서, 반사층(14)은 은을 포함한다. 희생층은 상기 방법(800)의 스텝 820에서 형성된 부분적으로 제작된 간섭계 변조기에도 존재하므로, 이동식 반사층(14)은 전형적으로 이 단계에서는 이동가능하지 않다. 희생층을 포함하는 부분적으로 제작된 간섭계 변조기는 여기서는 "미해제된" 간섭계 변조기라고 칭할 수도 있다.
도 8에 예시된 방법(800)은 공동부, 예컨대, 도 1 및 도 7에 예시된 공동부(19)를 형성하는 스텝 825에서 계속된다. 공동부(19)는 희생재료(스텝 810에서 증착됨)를 에칭제(etchant)에 노출시킴으로써 형성될 수 있다. 예를 들어, 몰리브덴, 탄탈, 텅스텐 또는 비정질 규소 등의 에칭가능한 희생재료는, 건식 화학적 에칭에 의해, 예컨대, 공동부(19) 둘레의 구조체에 대해서 전형적으로 선택적으로 소정량의 재료를 제거하는 데 유효한 시간 동안, 기체 혹은 증기 에칭제, 예컨대, 고 체 이불화제논(XeF2)으로부터 유래된 증기에 희생층을 노출시킴으로써 제거될 수 있다. 기타의 에칭 방법, 예컨대, 습식 에칭 및/또는 플라즈마 에칭도 이용될 수 있다. 희생층은 방법(800)의 스텝 825 동안 제거되므로, 이동식 반사층(14)은 이 단계 후에 전형적으로 이동가능하다. 희생재료의 제거 후, 얻어지는 완전하게 혹은 부분적으로 제작된 간섭계 변조기는 여기서는 "해제된"(released) 간섭계 변조기라 칭할 수 있다.
일반적으로 MEMS 장치, 특히 간섭계 변조기의 성능은, 하위층의 표면 특성 및 상위층에 대한 그들이 영향에 의해 악영향을 받을 수도 있다. 예를 들어, 여기서 이동식 전극층에 있어서 "힐록 형성"이라고 칭해지는 조건은 하위의 희생층의 표면 특성에 의해 영향받을 수 있다. 힐록 형성은 금속 표면, 예컨대, 이동식 전극층의 표면 내에 혹은 해당 표면 상에 작은 돌출부("힐록")의 형성을 특징으로 한다. 힐록의 크기는 형성 조건에 따라 다양할 수 있으며, 보다 크거나 보다 적은 힐록이 경우에 따라 관찰될 수 있지만, 가장 흔하게는 높이 크기의 범위는 약 10 ㎚ 내지 약 10㎛이고, 더욱 전형적으로는 높이의 범위는 약 100 ㎚ 내지 약 1㎛이다. 힐록은 특히 알루미늄-함유 및/또는 은-함유 층의 표면 상에 형성되기 쉽다. 힐록은 전형적으로 예컨대 고온 보존 동안 등과 같은 고온에의 노출 동안 혹은 노출 후 형성될 수 있다. 힐록은 또한, 예를 들어, 열이나 응력에 노출되는 경우를 비롯한 기타 외부 조건에 의해 표면 상에 형성될 수 있다.
힐록 형성은 MEMS 장치의 성능에 부정적으로 영향을 미칠 수 있는 것으로 판 명되어 있다. 힐록은 이동식 전극층과 광학 적층부 사이의 공동부 거리를 변경시킴으로써, 장치에 의해 반사되는 광의 파장에 영향을 미칠 수 있다. 힐록은 2차 청색 혹은 기타 색의 반사도 일으킬 수 있다.
일 실시형태에 있어서, 알루미늄-함유 층 및/또는 은-함유 층 내의 힐록 형성 (예컨대, 열-유발 힐록 형성)을 저감시키는 방법이 개발되어 있다. 예를 들어, 일 실시형태는 하위층의 표면을 처리해서 처리된 표면을 형성하는, 하위층의 표면처리단계; 및 상기 처리된 표면 상에 알루미늄-함유 막 및/또는 은-함유 막을 증착시키는 단계를 포함하되, 상기 처리는 상기 알루미늄-함유 막 및/또는 은-함유 막 내의 힐록 형성을 저감시키는 것인, 알루미늄-함유 막 및/또는 은-함유 막의 증착 방법을 제공한다. 이와 같이 해서, 알루미늄-함유 막 및/또는 은-함유 막의 표면 외형은 이 처리에 의해 영향받을 수 있다. 상기 표면 외형은, 예를 들어, 본 명세서에 기재된 바와 같은 처리로 인해 비교적 평탄하게 되는 것을 특징으로 할 수 있다. 본 명세서에서 언급된 바와 같이, "처리된 표면 외형"이란 용어는 처리된 표면 상에 형성되는 것에 기인하는 표면의 외형을 의미한다. 예를 들어, 후술하는 바와 같이, 처리된 표면 외형(155)은 처리된 희생 표면(145) 상에 형성된 것이다. 처리된 표면 외형은 보다 적은 힐록을 포함할 수 있거나, 또는 처리된 표면 상에 형성되지 않지만 그에 필적할 만한 표면보다 더 적은 높이 가변성을 포함할 수 있다.
도 9는 MEMS 장치의 제조방법의 일 실시형태에서의 소정의 스텝들을 나타낸 흐름도이다. 몇몇 실시형태에 있어서, 희생층은 염소, 질소(예를 들어, 질화 혹은 질산화에 의해), 불소 또는 산소(예를 들어, 산화에 의해)에 의해 처리되어, 상기 희생층의 제거 동안 혹은 제거 후 해당 희생층 및/또는 상위층의 특징에 영향을 미친다. 상기 처리는 희생층의 표면의 화학적 조성 혹은 화학적 성질을 변화시킬 수 있다. 어떤 경우에는, 상기 처리는 희생층과 상위층 사이에 확산층을 형성할 수 있다. 도 9는 먼저 힐록 형성이 저감되는 실시형태에 대해서 기술하고 있지만, 다른 실시형태는 이하에 기술한다. 이러한 스텝들은 도 9에는 도시하지 않은 기타 스텝과 함께 예를 들어 도 1 및 도 7에 예시된 일반적인 유형의 간섭계 변조기를 제조하는 방법에 제공될 수 있다. 도 10a 내지 도 10h는 포토리소그래피, 증착, 마스킹, 에칭(예컨대, 플라즈마 에칭 등의 건식 방법이나, 습식 방법) 등의 통상의 반도체 제조 수법을 이용해서 MEMS 장치를 제조하는 방법의 일 실시형태를 개략적으로 예시하고 있다. 증착은 화학적 기상 증착(플라즈마-증강 CVD 및 열 CVD를 비롯한 CVD) 및 스퍼터 코팅 등의 "건식" 방법, 스핀 코팅 등의 습식 방법을 포함할 수 있다. 도 9 및 도 10을 참조하면, 상기 방법(200)은 기판(100)이 제공되는 스텝 205에서 시작된다. 일 실시형태에 있어서, 기판(100)은 유리나 플라스틱 등의 소정의 투명한 재료를 포함할 수 있다.
상기 방법(200)은 도 10a에 도시된 바와 같이 기판(100) 상에 제1전기 전도층(105)을 형성하는 스텝 210에서 계속된다. 제1전기 전도층(105)은 전술한 바와 같이 단일의 층 구조체 혹은 다수의 서브층 구조체일 수 있다. 상기 제1전기 전도층(105)이 전극과 거울의 양쪽 모두로서 기능하는 단일층 구조체에 있어서, 해당 제1전기 전도층(105)은 기판(100) 상에 전기 전도성 재료의 증착에 의해 형성된다. 또, 제1전기 전도층(105)은 도 9 또는 도 10에는 도시되지 않은 후속의 패턴화 및 에칭을 통해 전극 내에 형성될 수 있다. 상기 제1전기 전도층(105)은 소정의 전도도를 지니도록 도핑된 반도체(규소 등) 혹은 금속일 수 있다. 일 실시형태에 있어서(도 10에는 도시되지 않음), 제1전기 전도층(105)은 투명 도체(인듐 주석 산화물 등) 및 1차 미러 혹은 부분 반사층(크롬 등)을 포함하는 다층 구조체이다.
상기 방법(200)은 도 10b에 도시한 바와 같이 상기 전기 전도층(105)의 적어도 일부 위에 유전체층(110)을 형성하는 스텝 215에서 계속된다. 유전체층(110)은 산화규소 및/또는 산화알루미늄 등의 절연 재료를 포함할 수 있다. 유전체층(110)은 간섭계 변조기 내의 전기 전도성 이동식 층(도 1 및 도 7의 이동식 층(14) 등)으로부터 제1전기 전도층(105)을 절연하는 역할을 한다. 유전체층(110)은 공지된 증착 방법, 예컨대, CVD에 의해 형성될 수 있다. 몇몇 실시형태에 있어서, 얻어지는 장치의 광학 적층부(16)는 전기 전도층(105)과 유전체층(110)을 모두 포함한다.
상기 방법(200)은 도 10c에 도시된 바와 같이 희생층(115)을 형성하는 스텝 220에서 계속된다. 희생층(115)은 XeF2, 예컨대, 몰리브덴, 탄탈 혹은 텅스텐에 의해 에칭가능한 재료를 포함할 수 있다. CVD, 스퍼터링 혹은 스핀 코팅 등의 증착 방법은 희생층(115)을 형성하는 데 이용될 수 있다. 희생층(115)은 스텝 225에서 패턴화되고 에칭되어 도 10d에 도시된 바와 같이 1개 이상의 지지 구조체 개구부(130)를 형성한다. 도시된 실시형태에 있어서, 지지 구조체 개구부(130)는 전체적으로 제1희생층(115) 및 유전체층(110)을 통해서 제1전기 전도층(105)까지 뻗어 있다. 스텝 230에서, 지지 구조체 재료는 도 10e에 도시된 바와 같이 지지 구조체(135)를 형성하는 개구부(130) 속에 증착된다. 지지 구조체(135)는 비전도성 재료를 포함할 수 있다.
상기 방법(200)은, 도 10f에 도시된 바와 같이, 희생층(115)이 처리된 희생부(145)를 포함하도록 희생층(115)의 표면을 처리하는 스텝 235에서 계속된다. 희생층(115)의 표면을 처리해서 상기 처리된 희생부(145)를 형성하는 단계는 이하에 더욱 상세히 설명하는 바와 같이, 각종 방식, 예컨대, 플라즈마, 산화, 육불화황 또는 이들의 조합 방식으로 수행될 수 있다. 예를 들어, 몇몇 실시형태에 있어서, 상기 처리는 희생층(115)의 적어도 일부가 산화되어 산화된 희생부를 형성하도록 하는 산화 단계를 포함한다. 상기 희생층(115)의 처리는, 상부의 처리된(예컨대, 산화된) 희생층(145)과, 실질적으로 미처리된(예컨대, 미산화된) 희생층을 포함하는, 희생층(115)의 나머지 하부에 의해, 도 10f에 예시된 바와 같이, 층들을 생성하도록 하는 방식으로 수행될 수 있다. 몇몇 실시형태에 있어서, 산화된 희생층은 기판(100)에 대해서 수직인 방향에서 측정된 깊이가 실질적으로 균일하다.
몇몇 실시형태에 있어서, 희생층(115)의 표면은 플라즈마에 의해 처리된다. 다른 실시형태에 있어서, 희생층(115)의 표면은 산소 가스 및/또는 육불화황 가스를 포함하는 가스에 의해 처리된다. 또 다른 실시형태에 있어서, 희생층(115)의 표면은 산소 가스 및/또는 육불화황 가스를 포함하는 플라즈마에 의해 처리된다. 산소 및/또는 육불화황 가스는 이들 물질의 분자 및/또는 라디칼을 포함할 수 있다. 희생층(115)의 표면은 이온화된 산소 및/또는 이온화된 육불화황에 의해 처리 될 수 있다. 본 명세서에 기재된 하위층(예컨대, 희생층(115))의 표면의 하나 이상의 처리는, 몇몇 실시형태에 있어서, 표면을 평활화시킬 수 있다. 스텝 235에서 수행될 수 있는 수개의 처리 방법의 상세는 이하에 설명한다.
상기 방법(200)은 도 10g에 도시된 바와 같이 상기 처리된 희생부(145) 위에, 예시된 실시형태에 있어서는, 지지 구조체(135) 위에 상위층(140), 예컨대, 제2전기 전도층을 형성하는 스텝 240에서 계속된다. 일 실시형태에 있어서, 상위층(140)의 적어도 일부는 상기 처리된 희생부(145)의 적어도 일부 상에 형성된다. 일 실시형태에 있어서, 상위층(140)은 도 1 및 도 7에 도시된 바와 같은 간섭계 변조기의 이동식 반사층(14) 등의 이동식 층을 포함한다. 상기 희생층(115)과 상기 처리된 희생부(145)는 상기 방법(200)의 이 단계에 여전히 존재하므로, 이동식 층은 전형적으로 아직 이동가능하지 않다. 부분적으로 제작된 MEMS 장치(172), 예컨대, 희생층(본 실시형태에서는 층(115) 및 (145))을 포함하는 부분적으로 제작된 간섭계 변조기는 여기서 "미해제된" MEMS 장치라 칭해질 수 있다. 상위층(140)은 금속(예컨대, 알루미늄, 알루미늄 합금, 은 또는 은 합금)을 포함할 수 있다. 몇몇 실시형태에 있어서, 상기 상위층(140)은 알루미늄을 포함한다. 몇몇 실시형태에 있어서, 상기 상위층(140)은 은을 포함한다. 스텝 240에서 전기 전도층(140)을 형성하는 것은 1개 이상의 증착 스텝뿐만 아니라 1개 이상의 패턴화 스텝 혹은 마스킹 스텝을 포함할 수 있다.
상기 방법(200)은 도 10h에 도시된 바와 같이 적어도 일부의 처리된(예컨대, 산화된) 희생층(145)의 적어도 일부 및 임의선택적으로 미처리된(예컨대, 미산화 된) 희생층(115)의 일부가 (예컨대, 에칭에 의해) 제거되는 스텝 245에서 계속된다. 1개 이상의 지지 구조체(135)가 상위층(140)을 지지함으로써 간극 혹은 공동부(150)를 형성할 수 있다. 몇몇 실시형태에 있어서, 공동부(150)는, 도 10h에 예시된 바와 같이 공동부에 상위층이 노출되도록 유전체층(110)과 상위층(140) 사이에 형성된다. 상위층(140)의 처리된 표면 외형(155)은 미처리된 희생 구조체 상에 형성된 비교대상 표면 외형보다 훨씬 적은 힐록을 포함할 수 있다.
희생층의 제거는, 예를 들어, XeF2(도 10h에 도시됨), F2 또는 HF 단독, 혹은 이들의 조합 등의 에칭제에 노출시킴으로써 달성될 수 있다. 일 실시형태에 있어서, 희생층(115)과 상기 처리된 희생부(145)의 실질적으로 모두가 에칭 과정에서 제거된다. 일 실시형태에 있어서, 공동부(150)는 광학 적층부(16)(전기 전도층(105)과 유전체층(110)을 포함함)와 상위층(140) 사이의 간섭계 공동부이고, 해당 상위층(140)은 전술한 바와 같이 이동식 전도성 층이다. 공동부(150)의 형성 후, 얻어지는 MEMS 장치, 예컨대, 간섭계 변조기(175)는 "해제" 상태에 있다.
해제된 간섭계 변조기(175)에는 다수의 추가의 가공 스텝(도 9 또는 도 10에는 도시되어 있지 않음)이 실시될 수 있으며, 그중 하나 이상은 스텝 235의 처리의 부재 시 상위층(140)에 힐록을 유발시키는 온도까지 간섭계 변조기(175)를 가열시키는 단계를 포함할 수 있다. 몇몇 실시형태에 있어서, 희생층(115)의 표면의 처리는 상위층(140) 내의 힐록 형성(예컨대, 열-유발 힐록 형성)을 저감시켜, MEMS 장치의 동작을 개선시키는 역할을 한다. 몇몇 실시형태에 있어서, 저감된 힐록이 란 상기 처리 중 하나가 실시되지 않은 마찬가지의 전기 전도층에서 예상되는 수와 비교해서 저감된 수의 힐록을 의미한다. 다른 실시형태에 있어서, 저감된 힐록이란 상기 처리 중 하나가 실시되지 않은 마찬가지의 전기 전도층에서 예상되는 크기와 비교해서 저감된 크기의 힐록을 의미한다. 또 다른 실시형태에 있어서, 저감된 힐록이란 상기 처리 중 하나가 실시되지 않은 마찬가지의 전기 전도층에서 예상되는 수 및 크기와 비교해서 저감된 수 및 저감된 크기의 힐록의 양쪽 모두를 의미한다.
당업자라면 여기서 제공되는 수법에 의해 안내된 통상의 실험을 이용해서 여기에 개시된 방법을 위한 적절한 파라미터 및/또는 작업 조건을 확인할 수 있다. 예를 들어, 희생층의 표면의 처리와 관련된 최적 파라미터, 예컨대, 압력, 전력, 노출 시간 및/또는 유량은 상기 파라미터를 계통적으로 변화시켜 힐록 형성(예컨대, 열-유발 힐록 형성)의 정도를 관찰함으로써 얻어질 수 있다. 몇몇 실시형태에 있어서, 압력은 40 내지 60 밀리토어(mT)일 수 있다. 전력은, 몇몇 실시형태에 있어서, 800 내지 1000 와트일 수 있다. 몇몇 실시형태에 있어서, 육불화황은 30 내지 100 sccm(standard cubic centimeters per minute)의 유량으로 희생층에 노출된다. 몇몇 실시형태에 있어서, 산소는 100 내지 200 sccm의 유량으로 희생층에 노출된다. 희생층은 각종 기간 동안, 예컨대, 15 내지 25초의 각종 기간 동안 처리에 노출될 수 있다. 몇몇 실시형태에 있어서, 기판은 가열되지 않는다.
몇몇 실시형태에 있어서, 힐록 형성의 저감은 처리된 희생 표면(145)에 인접한 상위층(140)의 표면에서 일어난다. 이러한 실시형태에 있어서, 힐록 형성의 저 감은, 상위층(140)의 공동부-측 표면으로도 불리는, 공동부(150)에 대면하는 전기 전도층의 표면에서 일어난다. 도 10의 MEMS 장치에 있어서, 처리된 희생 표면(145)에 인접한 상위층의 표면은 상위층(140)의 공동부-측 표면(155)이다. 이와 같이 해서, 희생 표면(145)의 처리는 상위층(140)의 공동부-측 표면의 외형 혹은 형상에 영향을 미칠 수 있다.
몇몇 실시형태에 있어서, 상기 방법(200)은 추가의 스텝을 포함할 수 있고, 이러한 스텝은 도 9 및 도 10의 예시로부터 재배열될 수 있다. 예를 들어, 희생층(115)의 표면은 지지 구조체 개구부(130)가 형성되기 전, 혹은 지지 구조체 개구부(130)가 형성된 후이지만, 지지 구조체 개구부(130)에 지지 구조체(135)가 형성되기 전에 처리될 수 있다. 지지 구조체는 희생층이 형성되기 전에 형성될 수 있고, 이에 따라 지지 구조체 개구부를 형성하는 스텝을 생략할 수 있다.
힐록 형성을 저감시키는 본 명세서에 기재된 방법은 공동부에 인접한 알루미늄-함유 막 및/또는 은-함유 막을 포함하는 각종 MEMS 장치에 적용될 수 있고, 여기서 공동부는 희생층의 적어도 일부를 제거함으로써 형성된다.
예를 들어, MEMS 장치의 상위층(140) 등과 같은 알루미늄-함유 막 및/또는 은-함유 막 내에 고온에 의해 유발되는 힐록 형성은, 본 명세서에 기재된 하위의 희생층의 표면을 처리하는 방법에 의해 저감될 수 있다. 본 명세서에서 이용된 바와 같이, 고온 혹은 힐록-유발 온도는 개시된 처리가 실시되지 않은 비교대상 알루미늄-함유 막 및/또는 은-함유 막에 힐록을 일으키는 온도이다. 몇몇 실시형태에 있어서, 힐록-유발 온도는 85℃ 이상, 100℃ 이상, 200℃ 이상 또는 500℃ 이상이 다. 본 명세서에서 이용된 바와 같이, "열-유발 힐록 형성"이란 용어는 고온에의 노출에 의해 생긴 힐록 형성을 의미한다.
몇몇 실시형태에 있어서, 알루미늄-함유 막 및/또는 은-함유 막이 이들 고온 하에 있게 되지만, 다른 실시형태에 있어서, 이들은 그렇게 되지 않는다. 몇몇 실시형태에 있어서, 본 명세서에 기재된 방법에 의해 제조된 알루미늄-함유 막 및/또는 은-함유 막은, 이러한 막이 실제로 고온에 노출되는지의 여부에 관계없이, 이들이 고온 하에 있게 될 경우 저감된 힐록 형성을 보인다. 몇몇 실시형태에 있어서, 하위층의 적어도 일부는 알루미늄-함유 막 및/또는 은-함유 막이 고온 하에 있게 되기 전에 제거된다. 다른 실시형태에 있어서, 하위층은 알루미늄-함유 막 및/또는 은-함유 막이 고온 하에 있게 되기 전에 제거되지 않는다. 일 실시형태에 있어서, 도 10h의 MEMS 장치는 희생층(115)과 상기 처리된 희생부(145)가 제거된 후에 보존 동안 고온에 노출된다. 본 실시형태에 있어서, 희생층(115)의 표면을 처리하는 것은 상위층(140)의 공동부-측 표면(155) 상에 형성된 힐록을 저감시킨다. 몇몇 실시형태에 있어서, 힐록 형성은 온도 이외의 조건에 의해 야기된다.
본 명세서에 기재된 간섭계 변조기 및 간섭계 표시장치는 디스플레이, 상기 디스플레이와 통신하도록 구성된 프로세서 및 상기 프로세서와 통신하며, 이미지 데이터를 처리하도록 구성된 메모리 장치를 포함하는 장치 내에 내장될 수 있다. 몇몇 실시형태에 있어서, 상기 장치는 상기 디스플레이에 적어도 1개의 신호를 전송하는 드라이버 회로, 그리고, 이들 몇몇 실시형태에서는, 상기 이미지 데이터의 적어도 일부를 상기 드라이버 회로로 전송하는 제어기를 추가로 포함할 수 있다. 다른 실시형태에 있어서, 상기 장치는 상기 이미지 데이터를 상기 프로세서에 전송하는 이미지 소스 모듈을 포함할 수 있고, 이때, 상기 이미지 소스 모듈은 수신기, 트랜스시버, 송신기 또는 이들의 소정의 조합을 포함할 수 있다. 상기 장치는 또한 상기 입력 데이터를 수신해서 해당 입력 데이터를 상기 프로세서에 전달하는 입력 장치를 추가로 포함할 수 있다.
간섭계 변조기는, 도 9 및 도 10에 예시된 바와 같이, 전술한 방법에 따라 구축된다. 이 예는 도 9의 스텝 235에서 희생층의 표면을 처리하는 실시형태를 기재한 것으로, 상기 처리된 희생부(145) 위에 형성된 알루미늄-함유 제2전기 전도성 상위층(140)이 저감된 힐록 형성(예컨대, 열-유발 힐록 형성)을 특징으로 한다. 본 발명의 실시형태들은 또한 처리의 파라미터: 예컨대, 본 실시예에서 개시된 온도, 압력, 처리 시간, 전력, 유량 및/또는 기체의 변수를 달리하는 관련된 방법을 포함한다.
플라즈마 에칭실은 (해당 에칭실의 진공 배기 후) 플라즈마를 생성하기 위하여 양극과 음극 사이에 인가된 직류 전력의 대략 900 와트의 전력 레벨에서 희생층을 처리하는 데 이용된다. 상기 에칭실은 적정량의 육불화황 가스와 산소 가스를 대략 20초 동안 당해 에칭실 내로 흐르게 하면서 대략 50 mT의 압력으로 유지된다. 이들 가스의 유량은 효율적인 유량을 구하기 위하여 변경된다. 육불화황은 대략 30 sccm의 유량으로 공급되고, 산소는 대략 200 sccm의 유량으로 공급된다. 처리 공정은, 플라즈마가 어떠한 외부 열도 공급되는 일없이 그 온도의 증가를 초래할 수도 있지만, 대략 250℃에서 수행된다. (온도 상승을 초래할 수도 있는 플라즈마 에 의해 유기되는 가열을 제외하고, 즉, 이 실시형태에서 별도의 기판 가열을 이용하지 않는다).
처리된 희생면 상에 알루미늄-함유 제2전기 전도층이 형성되고 상기 희생층을 제거함으로써 공동부가 형성된 후에, 장치는 85℃ 이상의 온도에 노출된다. 알루미늄-함유 층은 전술한 바와 같이 희생층이 처리되지 않은 비교대상 장치에 비해서 저감된 힐록 형성을 특징으로 한다.
간섭계 변조기는, 산소와 육불화황이 모두 대략 100 sccm의 유량으로 공급되는 것을 제외하고, 전술한 바와 같이 구성될 수 있다.
몇몇 실시형태에 있어서, 도 9의 스텝 235에서의 희생층의 처리는, 상위층 혹은 당해 상위층과 기계적으로 결합된 다른 층에 가능한 손상을 제거하거나 저감시키도록, 처리된(산화된) 희생부(145)와 상위층, 예컨대, 상위층(140) 간의 산호작용에 영향을 미치는 방식으로 희생층(115)을 산화시키는 단계를 포함한다.
MEMS 장치, 예컨대 간섭계 변조기에 대해서, 예를 들어, 희생층(115)이 패턴화되어 해당 장치의 지지 구조체(135)를 형성한다. 희생층(115)은 소정의 실시형태에서는 유전체층(110) 위에 형성될 수도 있는 에칭 정지층(etch stop layer)(도시 생략)과 기계적 층(mechanical layer)(예컨대, 상위층(140)) 사이에 공간을 형성한다. 장치를 형성하는 최종 스텝은 희생층을 제거하여 에칭 정지층으로부터 기계적 층을 해제시킴으로써, 화소 영역에 공동부를 형성하는 것이다.
몇몇 실시형태에 있어서, 기계적 층(예컨대, 상위층(140))은 에칭 구멍 혹은 개구로 패턴화된다. 희생층(115)의 제거는 이들 구멍 및 개구를 통해 XeF2 가스 등의 건식 에칭제를 흐르게 하여 희생재료와 접촉시킴으로써 달성될 수 있다. XeF2가 희생재료와 접촉함에 따라, 일반적으로 희생재료를 성장하는 방사상 패턴으로 하향으로 이어서 횡방향으로 에칭하기 시작한다. 이에 대해서는, 예컨대, 미국 특허 공보 제2006-0076311호의 도 14를 참조할 수 있다. 에칭은 화소를 통하여 상이한 구멍에서 개시되므로, 횡방향 해제 방향은 일반적으로, 아래쪽 방향에서, 전형적인 해제의 최종 단계가 많은 주위의 혹은 나머지 섬(island) 혹은 지주의 형성을 초래하는 느린 속도로 진행된다. 이에 대해서는, 예컨대, 미국 특허 공보 제2006-0076311호의 도 17 내지 도 18을 참조할 수 있다. 상기 섬은 더욱더 체적이 감소되므로, 이들 섬은 고농도의 기계적 응력이 기계적 층으로부터 작용하는 상태에서 피벗 지점으로서 역할할 수 있다. 이들 기둥에서의 고농도의 응력은 기계적 층을 떼어놓아, 결국에는 지주 아래의 층(예컨대, 도 10의 유전체층(110))을 떼어내 버릴 수 있다. 이 바람직하지 않은 결과는 해제 파손(release breakdown)이라 불리며, 이러한 파손은 해제 공격(release attack)이라 불리는, 해제 에칭제에 영향받기 쉬운 에칭 정지층 밑에 매립된 층의 공격을 초래할 수도 있다.
하위층에 대한 전술한 바와 같은 손상을 방지하기 위한 하나의 방법이, 해제 파손이 개시되기 전에 기계적 층이 상기 에칭 정지층으로부터 분리될 수 있도록 희생층의 표면을 산화시키는 것임은 판명되어 있다. 즉, 기계적 층은 섬이나 지주가 형성될 기회를 갖기 전에 희생층으로부터 쉽게 유리될 수 있다.
해제 공격은 계면 변형을 통한 희생층 혹은 희생층들의 해제 에칭 동안 에칭 정지층(들)에 대한 응력에 의해 유발된 손상을 방지함으로써 제거될 수 있다. 소정의 실시형태에 있어서, 계면 변형은 본 명세서에 기재된 바와 같은 희생층의 처리를 포함한다. 일 실시형태에 있어서, 상기 처리는 산화를 포함한다. 이와 같이 해서, 스텝 235에서 수행되는 소정 실시형태의 산화 처리는, 산화된 희생층(145)과 상위층(140) 사이 혹은 이들 양쪽 모두의 접착성을 열화시키기 위하여, 미산화된 희생층(115)에 비해서 산화된 희생층(145)의 보다 신속한 에칭을 촉진시키는 계면 변형의 목적을 위해 수행될 수 있다.
산화된 희생층(145)과 미산화된 희생층(115) 등의 다층의 희생 적층부에 대해서, 상기 산화된 희생층이 하위의 미산화된 희생층(115)보다 빠르게 에칭될 경우, 상위층(140)과 산화된 희생층(145) 간의 계면이 상당한 섬 형성 전에 분리되는 경향이 있는 것으로 판명되어 있다. 또, 산화된 희생층(145)과 상위층(140) 간의 접착력이 플라즈마 산화 등의 계면 변형을 통해 약해지게 되면, 이것은 분리 공정을 더욱 향상시킬 것이다. 마찬가지로, 산화된 희생층(145)과 미산화된 희생층(115) 간의 접착력이 플라즈마 산화 등의 처리를 통해 약해지게 되면, 이것은 분리 공정을 더욱 향상시킬 것이다. 또한, 임의의 두 희생층이 서로 물리적으로 탈착됨에 따라, 희생층의 더 많은 표면 영역이 에칭제에 노출된다. 이 노출된 영역은 수직방향으로 상하로 에칭될 수 있고; 이 기전은 횡방향 해제 요소가 덜 중요하게 되므로 섬 형성을 억제할 수 있다.
이들 실시형태의 계면 변형 수법은 열적(혹은 열) 처리, 습식 가공, 산화, 플라즈마 처리, 희생층(들)의 계면에서의 얇은 층의 증착 혹은 이들의 조합을 포함하지만, 이들로 한정되는 것은 아니다. 이들 계면 변형 처리는 반드시 희생층(들)의 증착과 동일 개소에 수행될 필요가 있는 것은 아니다. 이들 처리는 단일 층과 다층의 희생 적층부의 양쪽 모두에 대해서 수행될 수 있다. 희생재료 및 두께의 적절한 혼합을 본 명세서에 기재된 처리(들)와 조합시킴으로써, 적절하게 처리된 희생층의 단일 층은 해제 파손 및/또는 해제 공격 문제에 대한 해법을 제공하기에 충분한 것으로 판명되었다.
본 실시형태의 일 측면에 있어서, 상기 방법(200) 내 스텝 235에서 수행된 산화 처리는 열 처리를 포함한다. 예를 들어, 몰리브덴 희생층의 열 처리는 상기 방법(200) 내 스텝 245에서의 해제 에칭에 의한 희생층의 제거 동안 상위/하위층(들)에 대한 손상을 방지하는 데 효과적인 것으로 나타나 있다. 다른 측면에 있어서, 스텝 235에서 수행된 산화 처리는 약 350℃에서 약 60초간 산소 플라즈마에 의해 몰리브덴 희생층을 처리하는 단계를 포함한다. 이들 측면의 양쪽 모두에 있어서, 유전체층(110) 등의 하부 층의 손상을 초래하는 해제 공격 혹은 해제 파손이 실질적으로 없었다. 상기 두 측면은 산화된 희생층(145)과 주위 층 간의 감소된 접착 및/또는 산화된 희생층(145)의 증가된 에칭 속도를 나타낸다.
몇몇 실시형태에 있어서, 도 9의 스텝 235에서의 희생층의 처리는 산화 전의 희생층(115)의 표면보다 더욱 평활한 산화된 희생부(예컨대, 층(145))의 표면을 제공하도록, 스텝 235에서 희생층을 산화시켜 산화된 희생부를 형성하기 위한 산화 조건을 선택하는 단계를 포함한다.
희생층(115)의 표면을 처리하여 산화된 희생층(145)을 형성하는 것은 산화된 희생층(145)의 제거 후 상위층(140)의 표면 조도를 저감시킬 수 있다. 이 평활화는 상위층(140)의 우수한 광학적 품질을 가져올 수 있고, 따라서, 이 평활화 처리를 이용해서 형성된 광학적 MEMS 장치, 예컨대 간섭계 변조기의 품질을 향상시킬 수 있다.
광학적 MEMS 장치, 예컨대 간섭계 변조기에 있어서, 이동식 반사층의 공동부-측 표면의 조도는 장치의 광학적 성능 특성에 매우 중요하다. 이동식 반사층의 열등한 조도는 밝은 상태(예컨대, 작동 상태)와 어두운 상태(예컨대, 비작동 상태) 간에 낮은 콘트라스트 비를 초래할 수 있다. 이것으로 인해 표시장치 품질이 열등하게 될 수 있다. 또한, 평활화 처리는 전기적 응답 특성(예컨대, 보다 넓고 보다 일정한 히스테리시스 창을 제공함)을 향상시킬 수 있는 것으로 판명되었다.
간섭계 변조기의 제조에서 이 평활화 처리를 이용하는 예에서, 산화 처리는 몰리브덴 희생층(115)의 표면 상에 N2O에 의한 처리를 포함하였다. 산화된 몰리브덴 희생층(145)을 형성하는 몰리브덴 희생층(115)의 표면은 산화된 몰리브덴 희생층(145)의 제거 후 상위층(140)의 표면 조도를 저감할 수 있는 것으로 판명되었다. 이 예에서, 300 kw N2O 처리는 산화된 몰리브덴 층의 표면이 충분히 평활화된 몰리브덴 희생층의 증착 후 수행되었고, 그 결과, 산화된 몰리브덴의 해제 후(예컨대, XeF2 에칭을 이용해서) 상위의 광학층의 표면 조도가 상당히 향상되었다.
검사 결과는, 이 300 kw N2O 처리가 70% 이상 향상된 표면 조도로 된 것을 나타내었다. 구체적으로는, 또, 검사 결과는, N2O 처리 없이, 7.321 ㎚의 Rms(Rq) 표면 조도가 관찰된 것을 나타내었다. N2O 처리에 의해, Rms(r1) 표면 조도는 2.221 ㎚로 저감되었다.
또, 이들 검사 결과는, 이 300 kw N2O 처리가 표시장치의 히스테리시스 창을 더욱 크고 더욱 일정하게 한 것을 나타내었다. 보다 큰 히스테리시스 창(도 3에서 약 +Vbias 혹은 - Vbms이 중심으로 된 히스테리시스 혹은 안정성 창의 폭)은, 작동 전압 레벨 및 해제 전압 레벨의 점에서 간섭계 변조기의 신뢰성을 향상시킬 수 있으므로 바람직하다. 또한, 웨이퍼 기판 상에 제작된 디스플레이 패널의 세트는 더욱 균일하거나 일정한 히스테리시스 창 폭을 나타내었다.
간섭계 변조기를 포함하는 디스플레이 어레이의 세트는, N2O 처리 없이 제조된 경우 약 0.5 볼트 내지 약 2.0 볼트(평균 약 0.93 볼트) 범위의 평균 히스테리시스 창 폭을 나타내었다. N2O 처리에 의하면, 디스플레이 어레이의 세트는 약 2.8 볼트 내지 약 3.3 볼트(평균 약 3.1 볼트) 범위의 히스테리시스 창 폭을 나타내었다. 이와 같이 해서, 웨이퍼 기판 상의 표시장치 중에서 폭 및 편차의 3배 이상인 평균 히스테리시스 창은 훨씬 작았다.
또, N2O에 의해 처리된 표시장치는 또한 밝은 상태 대 어두운 상태에서 반사된 광에 대해서 보다 높은 콘트라스트 비를 나타내었다. 미처리된 디스플레이 어레이의 세트는 약 1.6 내지 약 7.8 범위(평균 약 4.1)의 콘트라스트 비를 나타내었 다. N2O로 처리된 디스플레이 어레이의 세트는 약 5.2 내지 11.5의 범위(평균 약 10.0)의 콘트라스트 비를 나타내었다. 이와 같이 해서, N2O 처리된 디스플레이 어레이의 평균 콘트라스트 비는 미처리된 디스플레이 어레이의 것보다 2배 이상이었다.
표면 조도, 콘트라스트 비 및 히스테리시스 창 폭의 이러한 개선은 얻어지는 표시장치의 성능을 향상시킬 수 있다. 또, N2O 처리를 이용해서 동일 웨이퍼 기판 상에 제조된 표시장치의 개선된 균일성은 또한 제조된 표시장치의 승인 수율을 향상시킬 수 있다.
몇몇 실시형태에 있어서, 스텝 235에서의 처리는 희생층(114)으로서 몰리브덴을 이용하는 것에 고유한 문제를 해소하기 위해 수행된다. 그러나, 이들 실시형태의 처리는 탄탈 혹은 텅스텐 희생층 등의 다른 희생층에 대해서도 이용될 수 있다. 몰리브덴을 희생층으로서 이용할 경우 두 가지 문제가 일어나는 것으로 판명되었다. 첫번째 문제는 방법(200) 내 스텝 245에서 희생층의 제거 후 뒤에 남는 불순물을 내포하는 점이다. 이들 불순물은 웜 잔사(worm residue)로 공지되어 있다. 웜 잔사는 간섭계 변조기의 공동부의 광학적 품질을 열화시킬 수 있다. 두번째 문제는 방법(200) 내 스텝 220에서의 희생층의 증착 동안 해당 희생층 내에 형성되는 핀홀(즉, 작은 공극)을 지니는 것이다. 이들 핀홀은 방법(200)내 스텝 220에서의 희생층의 증착 동안 희생층에 형성된 핀홀(즉, 작은 공극)을 지니는 점과 관련이 있다. 이들 핀홀은, 예컨대, 간섭계 변조기 등의 MEMS 장치에서의 행방향 전극과 열방향 전극 간의 전기 누설에 기인할 수 있다. 행방향 전극과 열방향 전극 간의 이 전기 누설은 RC 누설로서 알려져 있다. 핀홀은 2가지 방식으로 RC 누설을 일으킬 수 있다. 스텝 225에서 지지 구조체 개구부를 에칭하는 데 이용되는 에칭제는 희생층 내의 핀홀을 통해 침투하여, 광학 적층부의 하위의 광학 층을 손상시켜, 전기 전도층 사이를 단락시킬 수 있다. 두번째로, 희생층 위에 증착된 상위층은 핀홀을 충전할 수 있고, 결과적으로, 희생층이 제거된 후 상위층 상에 거친 반사면으로 된다.
몰리브덴과 연관된 RC 누설 및 핀홀 문제는 모두 도 9의 스텝 235에서 희생층의 처리의 소정의 실시형태를 수행함으로써 저감될 수 있는 것으로 판명되었다. 이들 실시형태는, 산화, 염소화, 불소화, 질소화 및/또는 질산화 처리 등의 처리를 선택하는 단계, 및 처리 전의 희생층(115)과 비교해서, 상부의 처리된 희생층(층(145))과 하부의 실질적으로 미처리된 희생층(층(115))의 합한 두께를 증가시키는 처리 조건을 선택하는 단계를 포함한다.
일 측면에 있어서, 처리에 의한 희생층의 부피의 팽창(즉, 확장)은 제1두께를 지닌 희생층(예컨대, 몰리브덴, 탄탈 또는 텅스텐)의 형성 후 희생층의 두께를 제2두께로 증가시키는 방식을 제공한다. 이와 같이 해서, 제2두께의 희생층을 형성하는 데 보다 적은 희생재료를 필요로 한다. 보다 적은 희생재료를 이용하므로, 웜 잔사는 희생층의 제거에 기인될 수 있다. 또한, 희생재료에 따라서, 처리된 희생재료는 또한 미처리 희생재료보다 더욱 깨끗하게 에칭될 수 있고, 따라서, 웜 잔사가 적어지게 된다.
다른 측면에 있어서, 상기 희생층의 부피의 팽창은, 예컨대, 몰리브덴을 희생층으로서 사용할 경우, 희생층에 형성되는 것으로 판명된 핀홀을 저감 혹은 제거시킬 수 있다. 희생(예컨대, 몰리브덴)층의 핀홀은 산화 처리 동안 희생층의 횡방향 팽창으로 인해 폐쇄될 수 있다.
몰리브덴이 희생층으로서 이용되고 산화가 처리로서 이용되는 실시형태에 있어서, 스텝 235에서의 처리는 적어도 미산화된 몰리브덴 희생층(115)의 표면 상에 몰리브덴 산화물층(145)이 형성되는 결과를 초래한다. 산화의 양 및 산화 처리의 속성에 따라, 상이한 몰리브덴 산화물이 형성될 수 있다. 가장 안정적인 몰리브덴 산화물은 MoO3로 되는 경향이 있는 것으로 판명되어 있다. 몰리브덴의 밀도가 약 10.3 ㎏/㎤이고, MoO3의 밀도가 약 4.7 ㎏/㎤인 것으로 부여되면, 몰리브덴 희생층은 산화 동안 체적 팽창을 받게 될 것이다. 이와 같이 해서, 예를 들어, 몰리브덴이 단지 한 방향(예컨대, 기판에 대해서 수직인 방향)으로 팽창될 수 있는 제한된 실시형태에 있어서, MoO3 층의 두께는 산화 전에 미산화된 몰리브덴 층의 두께보다 3.3배 커질 수 있다.
몇몇 실시형태에 있어서, 부동태화층이 몰리브덴 산화물층 위에 형성된다. 예를 들어, SiO2는 상기 방법(200)의 스텝 240에서 형성된 상위층(140)의 증착 전에 증착될 수 있다. 상위층(140)은 상기 부동태화층 위에 형성된 제2전기 전도층을 추가로 포함할 수 있다. 상기 부동태화층은 스텝 245에서 산화된 희생층(145)의 제거 동안 제2전기 전도층으로부터 산화된 희생층(145)을 이간시키는 데 도움을 준 다. 이들 실시형태에 있어서, 스텝 235의 산화 처리는 Cl2, Fl2, O2 및/또는 N2O 등의 기체에 의한 처리를 포함할 수 있다.
몰리브덴의 산화 결과 간섭계 공동부의 깊이를 규정하는 데 충분한 깊이로 기판에 대해서 수직인 방향으로 팽창할 뿐만 아니라 작은 핀홀 등의 작은 공극을 채우는 방식으로 희생층의 팽창하는 것을 검증하기 위하여 실험을 행하였다.
도 11은 산화에 의해 처리된 몰리브덴의 팽창 특성을 검증하기 위하여 실험에 이용된 다층 적층부의 일례를 예시하고 있다. 규소 기판(255) 위에 다층 적층부(250)가 형성된다. 보다 구체적으로는, 규소 기판(255) 위에 제1몰리브덴층(260)이 증착된다. 이어서, 상기 제1몰리브덴층(260) 위에 SiO2 층(265)이 형성된다. 그 후, 상기 SiO2 층(265) 위에 제2몰리브덴층(270)이 증착된다. 도 11에 도시된 실시형태에 있어서, 제1 및 제2몰리브덴층(260) 및 (270)은 각각 깊이가 2000 Å이고, SiO2 층(265)은 깊이가 450 Å이다(기판(255)에 수직으로 측정한 경우).
제2몰리브덴층(270)의 형성 후, 몰리브덴층(270) 내에 구멍부(280)를 패턴화한다. 구멍부(280)의 형성 후, 제2몰리브덴층(270)의 밑을 제거하도록 SiO2 층(265)을 에칭함으로써, 제1몰리브덴층(260)과 제2몰리브덴층(270) 사이에 작은 공동부(285)를 형성한다. 해당 공동부(285)의 횡방향 치수는 약 6000 Å이다.
공동부(285)의 형성 후, 다층 적층부(250)를 CVD 실에 넣고, 산화시킨다. 이들 실험에 이용된 특정 산화는 산소 플라즈마 산화 공정이었다. 그러나, 몇몇 경우, 보다 높은 가능한 온도가 바람직할 수 있지만, 열 산화 등의 기타 산화 공정도 이용될 수 있다. 상기 CVD 실 내에서 대략 180초의 산화 후, 공동부(285)는 산화로 인해 실질적으로 폐쇄되어, 제1 및 제2몰리브덴층(260) 및 (270)의 팽창이 얻어진다. 이와 같이 해서, 이 실험은 몰리브덴의 산화가 전술한 바와 같이 핀홀 등의 작은 공극을 채우는 실행가능한 해법일 수 있음을 검증하고 있다.
산화 이외의 처리도 희생층을 효과적으로 팽창시킬 수 있다. 표 1은 불소화, 질소화, 염소화 및 산화가 몰리브덴, 규소, 텅스텐 및 게르마늄의 처리에 어떻게 영향을 미치는지를 나타내고 있다. 불소, 질소, 규소, 염소 혹은 산소에 의한 처리 후, 몰리브덴의 부피는, 이하의 표 1에 나타낸 바와 같이, 미처리 조건에 비해서 증가한다(표 1에서 Mo의 몰 부피에 대해서 MoF3, MoF5, MoN, MoSi2, MoO2, MoO3 및 MoCl3의 몰 부피를 비교하면 알 수 있다). 마찬가지로, 질화규소 및 산화규소의 몰 부피는 규소의 몰 부피보다 크고; 불화게르마늄의 몰 부피는 게르마늄의 몰 부피보다 크며; 질화텅스텐, 염화텅스텐 및 산화텅스텐의 몰 부피는 텅스텐의 몰 부피보다 크다. 이들 분석은, 불소, 질소, 규소, 염소 및/또는 산소에 의한 희생층의 처리가 희생층을 효과적으로 팽창시킬 수 있는 것을 나타낸다. 이와 같이 해서, 주어진 희생층 두께를 제공하는 데 보다 적은 이들 희생재료가 사용될 수 있고, 이에 따라, 비용을 절약할 수 있고, 또한 제조방법의 효율도 향상될 수 있다.
Figure 112009067602194-PCT00001
표 1은 미처리된 Mo를 에칭하는 데 필요로 하는 양에 비해서 희생재료(미처리된 재료와 처리된 재료의 양쪽 모두)를 에칭하는 데 필요로 하는 XeF2의 화학량론적 양의 비를 기재하고 있다. 표시된 바와 같이, 거의 모든 처리된 재료는 에칭하는 데 있어서 미처리된 Mo보다 적은 XeF2를 필요로 한다. 따라서, 더 적은 XeF2를 이용함으로써 비용을 저감할 수 있고, 제조방법의 효율도 향상시킬 수 있다.
이상의 상세한 설명이 다양한 실시예에 적용되는 본 발명의 새로운 특징들을 도시하고, 묘사되며, 지적되어 있지만, 예시된 장치 또는 방법의 형태나 상세한 설명에 있어서 다양한 생략, 대체 및 변화들이 본 발명의 정신으로부터 벗어나는 일 없이 당업자에 의해 이루어질 수 있다는 것을 알 수 있을 것이다. 또, 인식하고 있는 바와 같이, 몇몇 특징들은 다른 것들과 분리되어 사용되거나 실행될 수도 있으므로, 본 발명은 여기에서 설명된 모든 특징들과 장점들을 제공하지 않는 형태 내에서 구현될 수도 있다.

Claims (67)

  1. 기판 위에 희생층을 형성하는 단계;
    상기 희생층의 적어도 일부를 처리해서 처리된 희생부를 형성하는 처리단계;
    상기 처리된 희생부의 적어도 일부 위에 상위층을 형성하는 단계; 및
    상기 처리된 희생부를 적어도 부분적으로 제거하여 상기 기판과 상위층 사이에 위치된 공동부(cavity)를 형성하는 단계를 포함하되,
    상기 상위층은 상기 공동부에 노출되고 있는 것인, 마이크로전자기계 시스템(MEMS: microelectromechanical system) 장치의 제조방법.
  2. 제1항에 있어서, 상기 처리단계는 산화시키는 단계를 포함하는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 처리단계는 질소, 불소 및 염소 중 1종 이상에 상기 희생층을 노출시키는 단계를 포함하는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 공동부는 간섭계 변조 공동부(interferometric modulation cavity)인 것인, 마이크로전자기계 시스템 장치의 제조방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 처리된 희생부는 상부의 처리된 희생층을 포함하고, 상기 희생층의 나머지 부분은 하부의 실질적으로 미처리된 희생층을 포함하는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  6. 제5항에 있어서, 상기 상부의 처리된 희생층은 상기 기판에 대해서 수직인 방향에서 측정한 깊이가 실질적으로 균일한 것인, 마이크로전자기계 시스템 장치의 제조방법.
  7. 제5항 또는 제6항에 있어서, 상기 상부의 처리된 희생층의 적어도 일부와 상기 하부의 실질적으로 미처리된 희생층의 적어도 일부를 제거하는 단계를 추가로 포함하고, 상기 상부의 처리된 희생층의 에칭 속도는 상기 하부의 실질적으로 미처리된 희생층의 에칭 속도보다 높은 것인, 마이크로전자기계 시스템 장치의 제조방법.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서, 상기 하부의 실질적으로 미처리된 희생층은 몰리브덴을 포함하는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  9. 제8항에 있어서, 상기 상부의 처리된 희생층은 몰리브덴 산화물을 포함하는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 상위층은 금속을 포함하는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  11. 제10항에 있어서, 상기 금속은 알루미늄을 포함하는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  12. 제11항에 있어서, 상기 처리된 희생부의 적어도 부분적인 제거 후에 상기 상위의 알루미늄층 내의 힐록(hillock) 형성을 저감시키도록, 상기 희생층을 처리하여 해당 처리된 희생부를 형성하기 위한 처리 조건을 선택하는 단계를 포함하고, 또, 상기 방법은, 상기 처리된 희생부의 적어도 부분적인 제거 후에 다른 힐록-유발 조건에 상기 마이크로전자기계 시스템 장치를 노출시키는 단계를 추가로 포함하는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  13. 제12항에 있어서, 상기 힐록의 개수를 저감시키는 처리 조건을 선택하는 단계를 추가로 포함하는, 마이크로전자기계 시스템 장치의 제조방법.
  14. 제12항에 있어서, 상기 힐록의 크기를 저감시키는 처리 조건을 선택하는 단계를 추가로 포함하는, 마이크로전자기계 시스템 장치의 제조방법.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서, 상기 힐록은 열-유발 힐록(heat-induced hillock)을 포함하는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  16. 제12항 내지 제15항 중 어느 한 항에 있어서, 상기 다른 힐록-유발 조건은 상기 마이크로전자기계 시스템 장치를 약 100℃ 이상의 온도에 노출시키는 단계를 포함하는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  17. 제12항 내지 제15항 중 어느 한 항에 있어서, 상기 다른 힐록-유발 조건은 상기 마이크로전자기계 시스템 장치를 약 200℃ 이상의 온도에 노출시키는 단계를 포함하는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  18. 제12항 내지 제15항 중 어느 한 항에 있어서, 상기 다른 힐록-유발 조건은 상기 마이크로전자기계 시스템 장치를 약 500℃ 이상의 온도에 노출시키는 단계를 포함하는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  19. 제5항 내지 제11항 중 어느 한 항에 있어서, 상기 처리 전의 희생층에 비해서, 상기 상부의 처리된 희생층과 상기 하부의 실질적으로 미처리된 희생층의 합한 두께를 증가시키도록, 상기 희생층을 처리해서 상기 처리된 희생부를 형성하기 위 한 처리 조건을 선택하는 단계를 추가로 포함하는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  20. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 처리된 희생부의 적어도 부분적인 제거 동안 상기 상위층과 상기 처리된 희생부 사이의 접착도를 감소시키도록, 상기 희생층을 처리해서 상기 처리된 희생부를 형성하기 위한 처리 조건을 선택하는 단계를 추가로 포함하는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  21. 제1항 내지 제20항 중 어느 한 항에 있어서, 상기 상위층은 부동태화층(passivation layer) 및 상기 부동태화층 위에 형성된 전기 전도층을 포함하되, 상기 부동태화층은 상기 처리된 희생부의 적어도 부분적인 제거 동안 상기 전기 전도층으로부터 상기 처리된 희생부를 분리시키는 것을 원조하도록 구성된 것인, 마이크로전자기계 시스템 장치의 제조방법.
  22. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 처리 전의 상기 희생층의 표면보다 더욱 평활한 상기 처리된 희생부의 표면을 제공하도록, 상기 희생층을 처리해서 상기 처리된 희생부를 형성하는 처리 조건을 선택하는 단계를 추가로 포함하는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  23. 제22항에 있어서, 상기 처리 조건은 N2O 처리 혹은 O2 처리, 또는 이들 양쪽 모두의 처리를 포함하는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  24. 제1항 내지 제23항 중 어느 한 항에 있어서, 상기 처리단계는 상기 희생층의 표면을 산소-함유 분자 혹은 라디칼에 노출시키는 단계를 포함하는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  25. 제24항에 있어서, 상기 산소는 이온화된 산소를 포함하는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  26. 제1항 내지 제25항 중 어느 한 항에 있어서, 상기 처리단계는 상기 희생층을 가열시키는 단계를 포함하는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  27. 제1항 내지 제26항 중 어느 한 항에 있어서, 상기 처리단계는 상기 희생층을 플라즈마에 노출시키는 단계를 포함하는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  28. 제1항 내지 제27항 중 어느 한 항에 있어서, 상기 처리된 희생부를 실질적으로 모두 제거하는 단계를 추가로 포함하는, 마이크로전자기계 시스템 장치의 제조 방법.
  29. 제1항 내지 제28항 중 어느 한 항에 있어서, 상기 희생층의 표면을 육불화황에 노출시킴으로써 해당 희생층의 표면을 처리하는 단계; 및
    상기 육불화황-처리된 표면 위에 상기 상위층을 형성하는 단계를 추가로 포함하는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  30. 제1항 내지 제29항 중 어느 한 항에 있어서,
    상기 기판 위에 전극을 형성하는 단계; 및
    상기 전극 위에 상기 희생층을 형성하는 단계를 추가로 포함하되,
    상기 공동부는 상기 전극과 상기 상위층 사이에 위치되어 있는 것인, 마이크로전자기계 시스템 장치의 제조방법.
  31. 제30항에 있어서, 상기 전극 위에 절연층을 형성하는 단계를 추가로 포함하는, 마이크로전자기계 시스템 장치의 제조방법.
  32. 제30항 또는 제31항에 있어서, 상기 전극과 상기 상위층을 분리하는 적어도 하나의 지지 구조체를 형성하는 단계를 추가로 포함하는, 마이크로전자기계 시스템 장치의 제조방법.
  33. 기판 위에 형성된 제1전극;
    상기 제1전극 위쪽에 위치되어, 해당 제1전극에 대해서 실질적으로 평행한 이동식 제2전극; 및
    상기 이동식 제2전극을 지지하도록 상기 제1전극과 상기 이동식 제2전극 사이에 위치된 복수의 지지부를 포함하되,
    상기 제2전극은 상기 제1전극과 상기 제2전극 사이에 형성된 공동부와 대면하는 처리된 표면 외형을 포함하는 것인 간섭계 표시장치(interferometric display device).
  34. 제33항에 있어서, 상기 이동식 제2전극은 알루미늄을 포함하는 것인 간섭계 표시장치.
  35. 제33항 또는 제34항에 있어서, 상기 제1전극 상에 위치된 절연층을 추가로 포함하는 간섭계 표시장치.
  36. 제33항 내지 제35항 중 어느 한 항에 있어서, 상기 이동식 제2전극의 공동부-측의 상기 처리된 표면 외형은 고온에 실질적으로 영향을 받지 않는 것인 간섭계 표시장치.
  37. 제36항에 있어서, 상기 고온은 약 100℃ 이상인 것인 간섭계 표시장치.
  38. 제36항에 있어서, 상기 고온은 약 200℃ 이상인 것인 간섭계 표시장치.
  39. 제36항에 있어서, 상기 고온은 약 500℃ 이상인 것인 간섭계 표시장치.
  40. 제33항 내지 제35항 중 어느 한 항에 있어서, 상기 제2전극의 공동부-측의 상기 처리된 표면 외형은 고온에 노출 시 힐록을 형성하는 저감된 경향을 지니도록 구성된 것인 간섭계 표시장치.
  41. 제33항 내지 제40항 중 어느 한 항의 간섭계 표시장치들의 어레이를 포함하는 표시장치.
  42. 제41항에 있어서, 상기 어레이와 통신하며, 이미지 데이터를 처리하는 프로세서; 및
    상기 프로세서와 통신하는 메모리 장치를 추가로 포함하는 표시장치.
  43. 제42항에 있어서, 상기 어레이에 적어도 1개의 신호를 전송하는 드라이버 회로를 추가로 포함하는 표시장치.
  44. 제43항에 있어서, 상기 이미지 데이터의 적어도 일부를 상기 드라이버 회로 로 전송하는 제어기를 추가로 포함하는 표시장치.
  45. 제42항 내지 제44항 중 어느 한 항에 있어서, 상기 이미지 데이터를 상기 프로세서에 전송하는 이미지 소스 모듈을 추가로 포함하는 표시장치.
  46. 제45항에 있어서, 상기 이미지 소스 모듈은 수신기, 트랜스시버(transceiver) 및 송신기 중 적어도 하나를 포함하는 것인 표시장치.
  47. 제42항 내지 제46항 중 어느 한 항에 있어서, 상기 입력 데이터를 수신해서 해당 입력 데이터를 상기 프로세서에 전달하는 입력 장치를 추가로 포함하는 표시장치.
  48. 기판 위에 형성된 제1전극;
    상기 제1전극의 적어도 일부 위에 형성되어, 제1희생재료를 포함하는 제1희생층;
    상기 제1희생층의 적어도 일부 위에 형성되어, 상기 제1희생재료의 처리된 변종(treated variant)을 포함하는 제2희생층;
    상기 제2희생층의 적어도 일부 위에 형성된 제2전극; 및
    상기 제1희생층과 제2희생층의 제거 시 상기 제2전극을 지지하도록 상기 제1전극과 상기 제2전극 사이에 위치된 복수의 지지부를 포함하는, 미해제 된(unreleased) 간섭계 표시장치.
  49. 제48항에 있어서, 상기 처리된 변종은 산화된 변종을 포함하는 것인, 미해제된 간섭계 표시장치.
  50. 제48항 또는 제49항에 있어서, 상기 제2희생층은 상기 기판에 대해서 실질적으로 수직으로 측정한 깊이가 실질적으로 균일한 것인, 미해제된 간섭계 표시장치.
  51. 제48항 내지 제50항 중 어느 한 항에 있어서, 상기 제1희생층은 몰리브덴을 포함하는 것인, 미해제된 간섭계 표시장치.
  52. 제48항 내지 제51항 중 어느 한 항에 있어서, 상기 제2희생층은 몰리브덴-산화물을 포함하는 것인, 미해제된 간섭계 표시장치.
  53. 제48항 내지 제52항 중 어느 한 항에 있어서, 상기 상위층은 금속을 포함하는 것인, 미해제된 간섭계 표시장치.
  54. 제53항에 있어서, 상기 금속은 알루미늄을 포함하는 것인, 미해제된 간섭계 표시장치.
  55. 표시장치의 적어도 일부를 지지하는 제1지지수단;
    상기 제1지지수단 위에 형성되어, 광에 대해서 적어도 부분적으로는 반사성이고 광에 대해서 적어도 부분적으로는 투과성인, 광을 반사하는 제1반사수단;
    상기 제1반사수단 위에 이동가능하게 위치되어, 광에 대해서 적어도 부분적으로는 반사성이고 광에 대해서 적어도 부분적으로는 투과성인, 광을 반사하는 제2반사수단; 및
    상기 제1반사수단 위쪽에서 상기 제2반사수단을 지지하는 제2지지수단을 포함하되,
    상기 제2반사수단은 상기 제1반사수단과 상기 제2반사수단 사이에 간섭계 공동부와 대면하는 처리된 표면 외형을 포함하는 것인, 간섭계 표시장치.
  56. 제55항에 있어서, 상기 제1지지수단은 기판을 포함하는 것인 간섭계 표시장치.
  57. 제55항 또는 제56항에 있어서, 상기 제1반사수단은 광학 적층부(optical stack)를 포함하는 것인 간섭계 표시장치.
  58. 제55항 내지 제57항 중 어느 한 항에 있어서, 상기 제2반사수단은 이동식 반사층을 포함하는 것인 간섭계 표시장치.
  59. 제55항 내지 제58항 중 어느 한 항에 있어서, 상기 제2지지수단은 지지 기둥부를 포함하는 것인 간섭계 표시장치.
  60. 하위층의 표면을 처리해서 처리된 표면을 형성하는, 하위층의 표면처리단계; 및
    상기 처리된 표면 상에 은-함유 막을 증착시키는 단계를 포함하되,
    상기 처리는 상기 은-함유 막 내의 힐록 형성을 저감시키는 것인, 은-함유 막의 증착방법.
  61. 제60항에 있어서, 상기 힐록 형성은 열-유발 힐록 형성을 포함하는 것인, 은-함유 막의 증착방법.
  62. 제60항 또는 제61항에 있어서, 상기 하위층의 표면처리단계는 상기 표면을 육불화황, 산소 및 플라즈마 중 하나 이상에 노출시키는 단계를 포함하는 것인, 은-함유 막의 증착방법.
  63. 제60항 또는 제61항에 있어서, 상기 하위층의 표면처리단계는 상기 표면을 가열시키는 단계를 포함하는 것인, 은-함유 막의 증착방법.
  64. 제60항 내지 제63항 중 어느 한 항에 있어서, 상기 은-함유 막을 다른 힐록- 유발 온도(hillock-inducing temperature)까지 가열시키는 단계를 추가로 포함하는, 은-함유 막의 증착방법.
  65. 제60항 내지 제64항 중 어느 한 항에 있어서, 상기 하위층의 적어도 일부를 제거하여, 상기 처리된 표면과 미리 접촉하는 상기 은-함유 막의 적어도 일부를 노출시키는 단계를 추가로 포함하는, 은-함유 막의 증착방법.
  66. 제65항에 있어서, 상기 은-함유 막을 상기 다른 힐록-유발 온도까지 가열시키기 전에 상기 하위층을 제거하는 단계를 추가로 포함하는, 은-함유 막의 증착방법.
  67. 제60항 내지 제66항 중 어느 한 항에 있어서, 상기 하위층의 표면처리단계는 상기 표면을 평활화시키는 단계를 포함하는 것인, 은-함유 막의 증착방법.
KR1020097023009A 2007-04-04 2008-03-31 희생층의 계면 변형에 의한 해제 에칭 공격의 제거방법 KR20100016195A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US91018407P 2007-04-04 2007-04-04
US60/910,184 2007-04-04

Publications (1)

Publication Number Publication Date
KR20100016195A true KR20100016195A (ko) 2010-02-12

Family

ID=39831540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097023009A KR20100016195A (ko) 2007-04-04 2008-03-31 희생층의 계면 변형에 의한 해제 에칭 공격의 제거방법

Country Status (7)

Country Link
US (1) US8222066B2 (ko)
EP (1) EP2129619A2 (ko)
JP (1) JP2010525379A (ko)
KR (1) KR20100016195A (ko)
CN (1) CN101652317B (ko)
TW (1) TW200848362A (ko)
WO (1) WO2008124372A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101632150B (zh) 2007-02-20 2011-11-23 高通Mems科技公司 用于蚀刻微机电***的装备及方法
WO2009006340A2 (en) * 2007-06-29 2009-01-08 Qualcomm Mems Technologies, Inc. Electromechanical device treatment with water vapor
WO2009036215A2 (en) 2007-09-14 2009-03-19 Qualcomm Mems Technologies, Inc. Etching processes used in mems production
JP5259720B2 (ja) * 2007-09-28 2013-08-07 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド 多構成要素犠牲構造体
US7851239B2 (en) 2008-06-05 2010-12-14 Qualcomm Mems Technologies, Inc. Low temperature amorphous silicon sacrificial layer for controlled adhesion in MEMS devices
US8222149B2 (en) * 2008-09-22 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for photoresist pattern removal
US8711361B2 (en) * 2009-11-05 2014-04-29 Qualcomm, Incorporated Methods and devices for detecting and measuring environmental conditions in high performance device packages
KR20140094880A (ko) * 2013-01-23 2014-07-31 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI518756B (zh) 2013-08-16 2016-01-21 財團法人工業技術研究院 圖案化的導電薄膜及其製造方法與應用
US11247501B2 (en) * 2014-08-27 2022-02-15 3M Innovative Properties Company Layer-by-layer assembled multilayer lamination transfer films
JP6863940B2 (ja) * 2018-09-26 2021-04-21 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN111517275B (zh) * 2020-05-09 2023-06-02 中北大学 一种实用化射频mems开关双层牺牲层的制备方法
CN113005409B (zh) * 2021-02-22 2022-09-13 延边大学 一种复合金属薄膜制备方法

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5096279A (en) 1984-08-31 1992-03-17 Texas Instruments Incorporated Spatial light modulator and method
US5061049A (en) 1984-08-31 1991-10-29 Texas Instruments Incorporated Spatial light modulator and method
US5602671A (en) 1990-11-13 1997-02-11 Texas Instruments Incorporated Low surface energy passivation layer for micromechanical devices
US5331454A (en) 1990-11-13 1994-07-19 Texas Instruments Incorporated Low reset voltage process for DMD
CH680534A5 (en) 1991-09-16 1992-09-15 Landis & Gyr Betriebs Ag Fabry=perot sensor for optical parameter measurement - uses two opposing mirrors respectively attached to deflected measuring membrane and transparent plate
US5311360A (en) 1992-04-28 1994-05-10 The Board Of Trustees Of The Leland Stanford, Junior University Method and apparatus for modulating a light beam
US6472794B1 (en) 1992-07-10 2002-10-29 Matsushita Electric Industrial Co., Ltd. Microactuator
US5312512A (en) 1992-10-23 1994-05-17 Ncr Corporation Global planarization using SOG and CMP
US6674562B1 (en) 1994-05-05 2004-01-06 Iridigm Display Corporation Interferometric modulation of radiation
JPH06301054A (ja) 1993-04-14 1994-10-28 Toshiba Corp 液晶表示装置用薄膜トランジスタアレイ基板の製造方法
US5665997A (en) 1994-03-31 1997-09-09 Texas Instruments Incorporated Grated landing area to eliminate sticking of micro-mechanical devices
US6040937A (en) 1994-05-05 2000-03-21 Etalon, Inc. Interferometric modulation
US7123216B1 (en) 1994-05-05 2006-10-17 Idc, Llc Photonic MEMS and structures
US6710908B2 (en) 1994-05-05 2004-03-23 Iridigm Display Corporation Controlling micro-electro-mechanical cavities
US7460291B2 (en) 1994-05-05 2008-12-02 Idc, Llc Separable modulator
US6053617A (en) 1994-09-23 2000-04-25 Texas Instruments Incorporated Manufacture method for micromechanical devices
US5610438A (en) 1995-03-08 1997-03-11 Texas Instruments Incorporated Micro-mechanical device with non-evaporable getter
JP3142457B2 (ja) 1995-04-25 2001-03-07 松下電子工業株式会社 強誘電体薄膜キャパシタの製造方法
CA2176052A1 (en) 1995-06-07 1996-12-08 James D. Seefeldt Transducer having a resonating silicon beam and method for forming same
US6046840A (en) 1995-06-19 2000-04-04 Reflectivity, Inc. Double substrate reflective spatial light modulator with self-limiting micro-mechanical elements
US6969635B2 (en) 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US5578976A (en) 1995-06-22 1996-11-26 Rockwell International Corporation Micro electromechanical RF switch
JP3489273B2 (ja) 1995-06-27 2004-01-19 株式会社デンソー 半導体力学量センサの製造方法
US6324192B1 (en) 1995-09-29 2001-11-27 Coretek, Inc. Electrically tunable fabry-perot structure utilizing a deformable multi-layer mirror and method of making the same
US6624944B1 (en) 1996-03-29 2003-09-23 Texas Instruments Incorporated Fluorinated coating for an optical element
US5783864A (en) 1996-06-05 1998-07-21 Advanced Micro Devices, Inc. Multilevel interconnect structure of an integrated circuit having air gaps and pillars separating levels of interconnect
US5919548A (en) 1996-10-11 1999-07-06 Sandia Corporation Chemical-mechanical polishing of recessed microelectromechanical devices
US6033919A (en) 1996-10-25 2000-03-07 Texas Instruments Incorporated Method of forming sidewall capacitance structure
US5978127A (en) 1997-09-09 1999-11-02 Zilog, Inc. Light phase grating device
JPH11209008A (ja) 1998-01-23 1999-08-03 Oki Data Corp 印刷装置
JPH11263012A (ja) 1998-03-18 1999-09-28 Seiko Epson Corp 静電型アクチュエータ及びその製造方法
JP3775629B2 (ja) * 1998-04-07 2006-05-17 株式会社デンソー 半導体圧力センサ及びその製造方法
US6858080B2 (en) 1998-05-15 2005-02-22 Apollo Diamond, Inc. Tunable CVD diamond structures
JP2000075223A (ja) 1998-08-27 2000-03-14 Seiko Epson Corp 光学素子
JP4511739B2 (ja) 1999-01-15 2010-07-28 ザ リージェンツ オブ ザ ユニヴァーシティ オブ カリフォルニア マイクロ電子機械システムを形成するための多結晶シリコンゲルマニウム膜
US6322712B1 (en) 1999-09-01 2001-11-27 Micron Technology, Inc. Buffer layer in flat panel display
US6379988B1 (en) 2000-05-16 2002-04-30 Sandia Corporation Pre-release plastic packaging of MEMS and IMEMS devices
WO2004075231A1 (en) 2000-05-26 2004-09-02 Choon-Sup Lee Method of forming a small gap and its application to the fabrication of a lateral fed
US6635919B1 (en) 2000-08-17 2003-10-21 Texas Instruments Incorporated High Q-large tuning range micro-electro mechanical system (MEMS) varactor for broadband applications
WO2002024466A1 (en) 2000-09-25 2002-03-28 California Institute Of Technology Freestanding polymer mems structures with anti stiction
US6406975B1 (en) 2000-11-27 2002-06-18 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap shallow trench isolation (STI) structure
US6906847B2 (en) 2000-12-07 2005-06-14 Reflectivity, Inc Spatial light modulators with light blocking/absorbing areas
KR100421217B1 (ko) 2001-05-30 2004-03-02 삼성전자주식회사 점착 방지 미세 구조물 제조 방법
JP3852306B2 (ja) 2001-07-06 2006-11-29 ソニー株式会社 Ｍｅｍｓ素子の製造方法、ｇｌｖデバイスの製造方法、及びレーザディスプレイの製造方法
US6930364B2 (en) * 2001-09-13 2005-08-16 Silicon Light Machines Corporation Microelectronic mechanical system and methods
DE10148864A1 (de) 2001-10-04 2003-04-17 Bosch Gmbh Robert Adhäsionsverminderte mikromechanische Bauelemente
WO2003041133A2 (en) 2001-11-09 2003-05-15 Wispry, Inc. Electrothermal self-latching mems switch and method
WO2003046508A2 (en) 2001-11-09 2003-06-05 Biomicroarrays, Inc. High surface area substrates for microarrays and methods to make same
TW520341B (en) 2001-11-20 2003-02-11 Ind Tech Res Inst A method for manufacturing a chamber of the thin film bulk acoustic wave resonator (FBAR)
DE10160830A1 (de) 2001-12-11 2003-06-26 Infineon Technologies Ag Mikromechanische Sensoren und Verfahren zur Herstellung derselben
JP2003181976A (ja) * 2001-12-19 2003-07-03 Omron Corp 積層体、開閉器、検出装置、接合部、配線、静電アクチュエータ、キャパシタ、計測装置及び無線機
JP2003195189A (ja) 2001-12-25 2003-07-09 Fuji Photo Film Co Ltd 光変調素子およびその作製方法
US6608268B1 (en) 2002-02-05 2003-08-19 Memtronics, A Division Of Cogent Solutions, Inc. Proximity micro-electro-mechanical system
US6791441B2 (en) 2002-05-07 2004-09-14 Raytheon Company Micro-electro-mechanical switch, and methods of making and using it
DE10223359B4 (de) 2002-05-25 2011-08-11 Robert Bosch GmbH, 70469 Mikromechanisches Bauteil und Verfahren zur Herstellung einer Anti-Haftschicht auf einem mikromechanischen Bauteil
US6678085B2 (en) 2002-06-12 2004-01-13 Eastman Kodak Company High-contrast display system with scanned conformal grating device
GB0214206D0 (en) 2002-06-19 2002-07-31 Filtronic Compound Semiconduct A micro-electromechanical variable capacitor
US6670274B1 (en) 2002-10-01 2003-12-30 Taiwan Semiconductor Manufacturing Company Method of forming a copper damascene structure comprising a recessed copper-oxide-free initial copper structure
US7370185B2 (en) 2003-04-30 2008-05-06 Hewlett-Packard Development Company, L.P. Self-packaged optical interference display device having anti-stiction bumps, integral micro-lens, and reflection-absorbing layers
US6909589B2 (en) 2002-11-20 2005-06-21 Corporation For National Research Initiatives MEMS-based variable capacitor
US7553686B2 (en) 2002-12-17 2009-06-30 The Regents Of The University Of Colorado, A Body Corporate Al2O3 atomic layer deposition to enhance the deposition of hydrophobic or hydrophilic coatings on micro-electromechanical devices
NL1023275C2 (nl) 2003-04-25 2004-10-27 Cavendish Kinetics Ltd Werkwijze voor het vervaardigen van een micro-mechanisch element.
US7190245B2 (en) 2003-04-29 2007-03-13 Medtronic, Inc. Multi-stable micro electromechanical switches and methods of fabricating same
KR100470708B1 (ko) 2003-05-22 2005-03-10 삼성전자주식회사 금속막의 내부응력을 이용한 박막 벌크 음향 공진기제조방법 및 그에 의한 공진기
FR2855908B1 (fr) 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
EP1493711B1 (en) * 2003-07-04 2008-04-16 STMicroelectronics S.r.l. Process for the obtainment of a semiconductor device comprising a suspended micro-system and corresponding device
KR100646135B1 (ko) 2003-07-21 2006-11-23 쌍신전자통신주식회사 실리콘 체적탄성파 소자 및 그 제조방법
TW593127B (en) * 2003-08-18 2004-06-21 Prime View Int Co Ltd Interference display plate and manufacturing method thereof
TW593126B (en) 2003-09-30 2004-06-21 Prime View Int Co Ltd A structure of a micro electro mechanical system and manufacturing the same
KR100627139B1 (ko) 2004-06-18 2006-09-25 한국전자통신연구원 미세기전 구조물 그 제조방법
EP1779173A1 (en) 2004-07-29 2007-05-02 Idc, Llc System and method for micro-electromechanical operating of an interferometric modulator
US7273693B2 (en) 2004-07-30 2007-09-25 Hewlett-Packard Development Company, L.P. Method for forming a planar mirror using a sacrificial oxide
US7195343B2 (en) 2004-08-27 2007-03-27 Lexmark International, Inc. Low ejection energy micro-fluid ejection heads
US20060176487A1 (en) * 2004-09-27 2006-08-10 William Cummings Process control monitors for interferometric modulators
EP1640317A2 (en) 2004-09-27 2006-03-29 Idc, Llc Methods of fabricating interferometric modulators by selectively removing a material
US7527995B2 (en) 2004-09-27 2009-05-05 Qualcomm Mems Technologies, Inc. Method of making prestructure for MEMS systems
US7327510B2 (en) * 2004-09-27 2008-02-05 Idc, Llc Process for modifying offset voltage characteristics of an interferometric modulator
US7417783B2 (en) 2004-09-27 2008-08-26 Idc, Llc Mirror and mirror layer for optical modulator and method
US7429334B2 (en) * 2004-09-27 2008-09-30 Idc, Llc Methods of fabricating interferometric modulators by selectively removing a material
US20060066932A1 (en) * 2004-09-27 2006-03-30 Clarence Chui Method of selective etching using etch stop layer
US7262495B2 (en) * 2004-10-07 2007-08-28 Hewlett-Packard Development Company, L.P. 3D interconnect with protruding contacts
JP2006166419A (ja) 2004-11-10 2006-06-22 Murata Mfg Co Ltd 圧電薄膜共振子及びその製造方法
US7309902B2 (en) 2004-11-26 2007-12-18 Hewlett-Packard Development Company, L.P. Microelectronic device with anti-stiction coating
DE102005004878B4 (de) 2005-02-03 2015-01-08 Robert Bosch Gmbh Mikromechanischer kapazitiver Drucksensor und entsprechendes Herstellungsverfahren
JP2006228835A (ja) * 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
EP2495212A3 (en) * 2005-07-22 2012-10-31 QUALCOMM MEMS Technologies, Inc. Mems devices having support structures and methods of fabricating the same
EP1910216A1 (en) 2005-07-22 2008-04-16 QUALCOMM Incorporated Support structure for mems device and methods therefor
US20070020794A1 (en) 2005-07-22 2007-01-25 Debar Michael J Method of strengthening a microscale chamber formed over a sacrificial layer
US7405099B2 (en) 2005-07-27 2008-07-29 Freescale Semiconductor, Inc. Wide and narrow trench formation in high aspect ratio MEMS
US7616370B2 (en) 2005-11-23 2009-11-10 Miradia, Inc. Preferentially deposited lubricant to prevent anti-stiction in micromechanical systems
JP5178026B2 (ja) 2006-03-10 2013-04-10 株式会社半導体エネルギー研究所 微小構造体、半導体装置、及び微小構造体の作製方法
US7417784B2 (en) 2006-04-19 2008-08-26 Qualcomm Mems Technologies, Inc. Microelectromechanical device and method utilizing a porous surface
US7443001B2 (en) 2006-10-02 2008-10-28 Helwett-Packard Development Company, L.P. Preparation of microelectromechanical system device using an anti-stiction material and selective plasma sputtering

Also Published As

Publication number Publication date
CN101652317A (zh) 2010-02-17
EP2129619A2 (en) 2009-12-09
WO2008124372A3 (en) 2009-02-19
US8222066B2 (en) 2012-07-17
WO2008124372A2 (en) 2008-10-16
CN101652317B (zh) 2012-12-12
TW200848362A (en) 2008-12-16
JP2010525379A (ja) 2010-07-22
US20080311690A1 (en) 2008-12-18

Similar Documents

Publication Publication Date Title
KR20100016195A (ko) 희생층의 계면 변형에 의한 해제 에칭 공격의 제거방법
US7534640B2 (en) Support structure for MEMS device and methods therefor
JP5129136B2 (ja) テーパ縁を実現するために、ｍｅｍｓデバイス内に層を形成するための方法
US7630114B2 (en) Diffusion barrier layer for MEMS devices
KR101344484B1 (ko) 광대역 특성을 지닌 간섭계 광학 표시 시스템
US8394656B2 (en) Method of creating MEMS device cavities by a non-etching process
CN101228092A (zh) 用于mems装置的支撑结构及其方法
CN101484381A (zh) 制造提供气隙控制的微机电***装置的方法
KR20070059146A (ko) 프리스탠딩 미소 구조물을 제조하는 방법
KR20100121676A (ko) 열팽창 균형층 또는 강직층을 지닌 마이크로전자기계 장치
KR20100054788A (ko) 기판 상에 집적된 ｉｍｏｄｓ 및 태양전지
CN101687628A (zh) 具有改进均匀度的微机电***装置及制造所述装置的方法
JP2011525861A (ja) Ｍｅｍｓデバイスでの制御された付着のための低温アモルファスシリコン犠牲層
CA2520374A1 (en) Methods of fabricating interferometric modulators by selectively removing a material
KR20130052730A (ko) 기계층 및 이를 셰이핑하는 방법
US7863079B2 (en) Methods of reducing CD loss in a microelectromechanical device
CN101018735A (zh) 制造独立微结构的方法
WO2009099791A1 (en) Methods of reducing cd loss in a microelectromechanical device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application