KR20100013914A - 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치 - Google Patents
박막 트랜지스터 어레이 기판의 제조방법 및 제조장치 Download PDFInfo
- Publication number
- KR20100013914A KR20100013914A KR1020080075662A KR20080075662A KR20100013914A KR 20100013914 A KR20100013914 A KR 20100013914A KR 1020080075662 A KR1020080075662 A KR 1020080075662A KR 20080075662 A KR20080075662 A KR 20080075662A KR 20100013914 A KR20100013914 A KR 20100013914A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- laser beam
- gate
- electrode pattern
- forming unit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 181
- 239000000758 substrate Substances 0.000 title claims abstract description 132
- 239000010409 thin film Substances 0.000 title claims abstract description 71
- 239000000463 material Substances 0.000 claims abstract description 90
- 239000004065 semiconductor Substances 0.000 claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 claims abstract description 66
- 238000000059 patterning Methods 0.000 claims abstract description 53
- 238000002161 passivation Methods 0.000 claims abstract description 38
- 239000004020 conductor Substances 0.000 claims description 54
- 239000010408 film Substances 0.000 claims description 17
- 230000001678 irradiating effect Effects 0.000 claims description 17
- 230000001681 protective effect Effects 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 3
- 230000005855 radiation Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 135
- 238000010586 diagram Methods 0.000 description 6
- 238000001035 drying Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 239000012780 transparent material Substances 0.000 description 3
- 229920002284 Cellulose triacetate Polymers 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- NNLVGZFZQQXQNW-ADJNRHBOSA-N [(2r,3r,4s,5r,6s)-4,5-diacetyloxy-3-[(2s,3r,4s,5r,6r)-3,4,5-triacetyloxy-6-(acetyloxymethyl)oxan-2-yl]oxy-6-[(2r,3r,4s,5r,6s)-4,5,6-triacetyloxy-2-(acetyloxymethyl)oxan-3-yl]oxyoxan-2-yl]methyl acetate Chemical compound O([C@@H]1O[C@@H]([C@H]([C@H](OC(C)=O)[C@H]1OC(C)=O)O[C@H]1[C@@H]([C@@H](OC(C)=O)[C@H](OC(C)=O)[C@@H](COC(C)=O)O1)OC(C)=O)COC(=O)C)[C@@H]1[C@@H](COC(C)=O)O[C@@H](OC(C)=O)[C@H](OC(C)=O)[C@H]1OC(C)=O NNLVGZFZQQXQNW-ADJNRHBOSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 239000000788 chromium alloy Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
- C03B33/00—Severing cooled glass
- C03B33/02—Cutting or splitting sheet glass or ribbons; Apparatus or machines therefor
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 박막 트랜지스터 어레이 기판의 제조 공정을 단순화시킴과 아울러 공정 시간을 감소시킬 수 있는 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치에 관한 것으로, 박막 트랜지스터 어레이 기판의 제조방법은 레이저 스크라이빙 공정을 이용하여 게이트 패턴을 형성하는 공정; 반도체 패턴을 형성하는 공정; 데이터 패턴을 형성하는 공정; 소스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 오믹 컨택층 패턴을 제거하는 공정; 및 도전 패턴을 형성하는 공정 중 적어도 하나의 공정을 수행하는 것을 특징으로 한다.
박막 트랜지스터 어레이, 레이저 빔, 오믹 컨택층 패턴, 반도체층 패턴
Description
본 발명은 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치에 관한 것으로, 보다 구체적으로, 박막 트랜지스터 어레이 기판의 제조 공정을 단순화시킴과 아울러 공정 시간을 감소시킬 수 있는 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치에 관한 것이다.
일반적으로, 박막 트랜지스터(Thin Film Transistor) 어레이 기판은 액정 표시소자 또는 발광 표시소자 등의 평판 표시소자 등에서 각 픽셀의 동작을 제어하는 스위칭 소자 또는 픽셀을 구동시키는 박막 트랜지스터를 포함하여 구성된다.
이러한 박막 트랜지스터는 게이트 전극, 게이트 전극과 절연되도록 형성된 반도체층, 반도체층 상에 채널 영역을 갖도록 형성된 소스 전극과 드레인 전극, 및 소스 전극에 전기적으로 접속된 화소전극을 포함하여 구성된다.
이와 같은 박막 트랜지스터 어레이 기판의 제조 공정은 포토리소그래피(Photorithography) 공정을 포함하여 이루어진다.
그러나, 포토리소그래피 공정은 포토 레지스트(Photo resist) 코팅 공정, 건 조 공정, 노광 공정, 현상 공정, 열 처리 공정 및 식각 공정을 포함하여 이루어진다.
또한, 종래의 박막 트랜지스터 어레이 기판의 제조 공정에서 반도체층(a-Si)과 소스/드레인 전극간의 전기 전도도를 증대시키기 위하여 반도체층과 소스/드레인 전극 사이에 오믹 컨택층(n+ a-Si)을 더 형성하게 된다. 이때, 오믹 컨택층은 소스/드레인 전극 사이에 연결될 경우 도체 역할을 하게 됨으로써 박막 트랜지스터가 구동되지 않게 된다. 이에 따라, 종래의 박막 트랜지스터 어레이 기판의 제조 공정에서는 습식 식각(Wet Etch) 공정을 이용한 소스 전극 및 드레인 전극의 패터닝 후, 건식 식각(Dry Etch) 공정을 이용하여 소스 전극과 드레인 전극 사이(박막 트랜지스터의 채널 영역)의 오믹 컨택층을 제거하게 된다. 이러한 건식 식각 공정에서 소스 전극 및 드레인 전극은 오믹 컨택층을 식각하기 위한 마스크 역할을 하게 된다.
그러나, 종래의 박막 트랜지스터 어레이 기판의 제조방법은 다음과 같은 문제점이 있다.
첫째, 포토리소그래피 공정을 이용한 패터닝 공정에 의해 제조 공정이 복잡하고, 공정 시간이 길다는 문제점이 있다.
둘째, 건식 식각 공정에 의해서 오믹 컨택층을 선택적으로 식각하기 때문에 정확하게 오믹 컨택층만을 식각할 수 없어서 과식각(Over Etch)이 발생하게 되고, 이로 인해 반도체층이 손상되는 문제점이 있다.
셋째, 반도체층의 손상으로 인하여 박막 트랜지스터의 제조 수율이 낮다는 문제점이 있다.
다섯째, 건식 식각 공정에 의해서 오믹 컨택층을 선택적으로 식각하기 때문에 공정 시간이 매우 길어져 생산성이 저하되는 문제점이 있다.
여섯째, 포토리소그래피 공정을 통해 소스 전극에 전기적으로 접속되는 화소전극을 형성하기 때문에 제조 공정이 복잡하고, 공정 시간이 길어져 제조 수율이 낮다는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 박막 트랜지스터 어레이 기판의 제조 공정을 단순화시킴과 아울러 공정 시간을 감소시킬 수 있는 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치를 제공하는 것을 기술적 과제로 한다.
또한, 본 발명은 반도체층의 손상을 방지할 수 있는 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치를 제공하는 것을 다른 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명의 박막 트랜지스터 어레이 기판의 제조방법은 기판의 전면에 게이트 물질을 형성하는 단계; 상기 게이트 물질을 패터닝하여 게이트 배선, 게이트 전극 패턴 및 게이트 패드전극 패턴을 포함하는 게이트 패턴을 형성하는 제 1 패터닝 단계; 상기 게이트 패턴이 형성된 상기 기판의 전면에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 반도체층 및 오믹 컨택층을 포함하는 반도체 물질을 형성하는 단계; 상기 반도체층 및 상기 오믹 컨택층을 패터닝하여 상기 게이트 전극 상부에 반도체층 패턴 및 오믹 컨택층 패턴을 포함하는 반도체 패턴을 형성하는 제 2 패터닝 단계; 상기 반도체 패턴이 형성된 상기 기판의 전면에 데이터 물질을 형성하는 단계; 상기 데이터 물질을 패터닝하여 데이터 배선과 데이터 패드전극 패턴 및 상기 오믹 컨택층 패턴 상에 이격된 소스 전극 패턴 및 드레인 전극 패턴을 형성하는 제 3 패터닝 단계; 상기 소 스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 상기 오믹 컨택층 패턴을 제거하는 단계; 상기 소스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 상기 오믹 컨택층 패턴이 제거된 상기 기판의 전면에 보호막을 형성하는 단계를 포함하여 이루어지며, 상기 오믹 컨택층 패턴을 제거하는 단계 및 상기 제 1 내지 제 3 패터닝 단계 중 적어도 하나의 단계는 레이저 빔을 이용한 레이저 스크라이빙 공정을 통해 상기 패턴을 형성하는 것을 특징으로 한다.
상기 박막 트랜지스터 어레이 기판의 제조방법은 상기 보호막 상에 도전물질을 형성하는 단계; 상기 도전물질을 패터닝하여 화소전극 패턴과 게이트 패드 패턴 및 데이터 패드 패턴을 형성하는 제 4 패터닝 단계; 및 상기 화소전극과 상기 소스 전극을 전기적으로 접속시키는 제 1 통전 공정과 상기 게이트 패드 패턴과 상기 게이트 패드전극 패턴을 전기적으로 접속시키는 제 2 통전 공정 및 상기 데이터 패드 패턴과 상기 데이터 패드전극 패턴을 전기적으로 접속시키는 제 3 통전 공정을 수행하는 통전 단계를 더 포함하여 이루어지며, 상기 제 4 패터닝 단계 및 상기 통전 단계 중 적어도 하나의 단계는 레이저 빔을 이용한 레이저 스크라이빙 공정을 통해 상기 패턴을 형성하는 것을 특징으로 한다.
상기 박막 트랜지스터 어레이 기판의 제조방법은 상기 보호막 상에 상기 소스 전극 패턴을 노출시키기 위한 제 1 컨택홀과 상기 게이트 패드전극 패턴을 노출시키기 위한 제 2 컨택홀 및 상기 데이터 패드전극 패턴을 노출시키기 위한 제 3 컨택홀을 형성하는 컨택홀 형성 단계; 상기 제 1 내지 제 3 컨택홀이 형성된 상기 보호막 상에 도전물질을 형성하는 단계; 및 상기 도전물질을 패터닝하여 제 1 컨택 홀을 통해 상기 소스 전극에 연결되는 화소전극 패턴, 상기 제 2 컨택홀을 통해 상기 게이트 패드전극 패턴에 연결되는 게이트 패드 패턴, 및 상기 제 3 컨택홀을 통해 상기 데이터 패드전극 패턴에 연결되는 데이터 패드 패턴을 형성하는 제 4 패터닝 단계를 더 포함하여 이루어지며, 상기 컨택홀 형성 단계 및 상기 제 4 패터닝 단계 중 적어도 하나의 단계는 레이저 빔을 이용한 레이저 스크라이빙 공정을 통해 상기 패턴을 형성하는 것을 특징으로 한다.
상기 제 1 내지 제 4 패터닝 단계 중 적어도 하나의 단계는 적어도 하나의 제 1 레이저 빔 조사장치에 의해 발생되는 제 1 폭의 제 1 레이저 빔을 이용하여 상기 기판 상에 패턴이 형성될 제 1 영역의 물질을 패터닝함과 동시에 적어도 하나의 제 2 레이저 빔 조사장치에 의해 발생되는 제 1 폭보다 넓은 제 2 레이저 빔을 이용하여 상기 기판 상에 패턴이 형성되지 않는 제 1 영역을 제외한 나머지 제 2 영역의 물질을 제거하는 것을 특징으로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명의 박막 트랜지스터 어레이 기판의 제조장치는 기판의 전면에 게이트 물질을 형성하는 게이트 물질 형성부; 상기 게이트 물질을 패터닝하여 게이트 배선, 게이트 전극 패턴 및 게이트 패드전극 패턴을 포함하는 게이트 패턴을 형성하는 게이트 패턴 형성부; 상기 게이트 패턴이 형성된 상기 기판의 전면에 게이트 절연막을 형성하는 게이트 절연막 형성부; 상기 게이트 절연막 상에 반도체층 및 오믹 컨택층을 포함하는 반도체 물질을 형성하는 반도체 물질 형성부; 상기 반도체층 및 상기 오믹 컨택층을 패터닝하여 상기 게이트 전극 상부에 반도체층 패턴 및 오믹 컨택층 패턴을 포함하는 반도체 패턴을 형 성하는 반도체 패턴 형성부; 상기 반도체 패턴이 형성된 상기 기판의 전면에 데이터 물질을 형성하는 데이터 물질 형성부; 상기 데이터 물질을 패터닝하여 데이터 배선과 데이터 패드전극 패턴 및 상기 오믹 컨택층 패턴 상에 이격된 소스 전극 패턴 및 드레인 전극 패턴을 포함하는 데이터 패턴을 형성하는 데이터 패턴 형성부; 상기 소스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 상기 오믹 컨택층 패턴을 제거하는 오믹 컨택층 제거부; 및 상기 소스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 상기 오믹 컨택층 패턴이 제거된 상기 기판의 전면에 보호막을 형성하는 보호막 형성부를 포함하여 구성되며, 상기 게이트 패턴 형성부; 상기 반도체 패턴 형성부; 상기 데이터 패턴 형성부; 및 상기 오믹 컨택층 패턴 제거부 중 적어도 하나는 레이저 빔을 이용한 레이저 스크라이빙 공정을 통해 상기 패턴을 형성하는 것을 특징으로 한다.
상기 박막 트랜지스터 어레이 기판의 제조장치는 상기 보호막 상에 도전물질을 형성하는 도전물질 형성부; 상기 도전물질을 패터닝하여 화소전극 패턴과 게이트 패드 패턴 및 데이터 패드 패턴을 형성하는 도전물질 패턴 형성부; 및 상기 화소전극과 상기 소스 전극을 전기적으로 접속시키는 제 1 통전 공정과 상기 게이트 패드 패턴과 상기 게이트 패드전극 패턴을 전기적으로 접속시키는 제 2 통전 공정 및 상기 데이터 패드 패턴과 상기 데이터 패드전극 패턴을 전기적으로 접속시키는 제 3 통전 공정을 수행하는 통전 공정부를 포함하며, 상기 도전물질 패턴 형성부 및 상기 통전 공정부 중 적어도 하나는 레이저 빔을 이용한 레이저 스크라이빙 공정을 통해 상기 패턴을 형성하는 것을 특징으로 한다.
상기 박막 트랜지스터 어레이 기판의 제조장치는 상기 보호막 상에 상기 소스 전극 패턴을 노출시키기 위한 제 1 컨택홀과 상기 게이트 패드전극 패턴을 노출시키기 위한 제 2 컨택홀 및 상기 데이터 패드전극 패턴을 노출시키기 위한 제 3 컨택홀을 형성하는 컨택홀 형성부; 상기 제 1 내지 제 3 컨택홀이 형성된 상기 보호막 상에 도전물질을 형성하는 도전물질 형성부; 및 상기 도전물질을 패터닝하여 제 1 컨택홀을 통해 상기 소스 전극에 연결되는 화소전극 패턴, 상기 제 2 컨택홀을 통해 상기 게이트 패드전극 패턴에 연결되는 게이트 패드 패턴, 및 상기 제 3 컨택홀을 통해 상기 데이터 패드전극 패턴에 연결되는 데이터 패드 패턴을 형성하는 도전물질 패턴 형성부를 더 포함하여 이루어지며, 상기 컨택홀 형성부 및 상기 도전물질 패턴 형성부 중 적어도 하나는 레이저 빔을 이용한 레이저 스크라이빙 공정을 통해 상기 패턴을 형성하는 것을 특징으로 한다.
상기 게이트 패턴 형성부; 상기 반도체 패턴 형성부; 상기 데이터 패턴 형성부; 및 상기 도전물질 패턴 형성부 중 적어도 하나는 적어도 하나의 제 1 레이저 빔 조사장치에 의해 발생되는 제 1 폭의 제 1 레이저 빔을 이용하여 상기 기판 상에 패턴이 형성될 제 1 영역의 물질을 패터닝함과 동시에 적어도 하나의 제 2 레이저 빔 조사장치에 의해 발생되는 제 1 폭보다 넓은 제 2 레이저 빔을 이용하여 상기 기판 상에 패턴이 형성되지 않는 제 1 영역을 제외한 나머지 제 2 영역의 물질을 제거하는 것을 특징으로 한다.
상술한 바와 같이 본 발명에 따르면 다음과 같은 효과가 있다.
첫째, 레이저 스크라이빙 공정을 이용하여 박막 트랜지스터 어레이 기판의 패터닝 공정 중 적어도 하나의 패터닝 공정을 수행함으로써 제조 공정을 단순화할 수 있으며, 제조 공정 시간을 감소시킬 수 있는 효과가 있다.
둘째, 레이저 스크라이빙 공정을 이용하여 소스 전극 패턴과 드레인 전극 패턴 사이의 오믹 컨택층 패턴만을 제거함으로써 오믹 컨택층 패턴의 제거 공정에 의해 반도체층 패턴이 손상되는 것을 방지할 수 있는 효과가 있다.
셋째, 반도체층 패턴을 손상을 방지함으로써 박막 트랜지스터의 제조 수율을 향상시킬 수 있는 효과가 있다.
넷째, 적어도 하나의 레이저 빔을 이용하여 소스 전극 패턴과 화소전극 패턴을 통전시키는 공정, 게이트 패드전극 패턴과 게이트 패드 패턴을 통전시키는 공정, 및 데이터 패드전극 패턴과 데이터 패드 패턴을 통전시키는 공정을 수행함으로써 통전 공정을 단순화할 수 있으며, 공정 시간을 감소시킬 수 있는 효과가 있다.
다섯째, 적어도 하나의 레이저 빔을 이용하여 소스 전극 패턴과 화소전극 패턴을 통전시키기 위한 제 1 컨택홀, 게이트 패드전극 패턴과 게이트 패드 패턴을 통전시키기 위한 제 2 컨택홀, 및 데이터 패드전극 패턴과 데이터 패드 패턴을 통전시키기 위한 제 3 컨택홀을 보호막 상에 형성함으로써 컨택홀 형성 공정을 단순화할 수 있으며, 공정 시간을 감소시킬 수 있는 효과가 있다.
이하 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판을 설명하기 위한 평면도이고, 도 2a 내지 도 2p는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조방법을 단계적으로 설명하기 위한 단면도이다.
도 2a 내지 도 2p를 도 1과 결부하여 본 발명에 따른 박막 트랜지스터 어레이 기판의 제조방법을 단계적으로 설명하면 다음과 같다.
먼저, 기판(100)는 박막 트랜지스터가 형성되는 박막 트랜지스터 영역(A-A), 게이트 배선(GL)을 통해 박막 트랜지스터에 게이트 신호를 제공하기 위한 게이트 패드전극 패턴(112)이 형성되는 게이트 패드영역(B-B), 및 데이터 배선(DL)을 통해 박막 트랜지스터에 데이터 신호를 제공하기 위한 데이터 패드전극 패턴(162)이 형성되는 데이터 패드영역(C-C)을 포함하여 구성된다.
도 2a에 도시된 바와 같이, 기판(100)의 전면에 게이트 물질(101)을 형성한다. 여기서, 기판(100)는 유리(Glass), 또는 PET(Polyethylene Terephthalate), PEN(Polyethylenenaphthelate), PP(Polypropylene), PI(Polyamide), TAC(Tri Acetyl Cellulose) 등을 포함하는 플라스틱과 같은 투명 물질로 제조될 수 있으며, 바람직하게는 유리 재질을 갖는다. 그리고, 게이트 물질(101)은 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd: Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 및 은 합금 중 적어도 하나의 금속물질로 형성되는 단층 또는 다층 구조를 가질 수 있다. 이러한, 게이트 물질(101)은 스퍼터링(Sputtering) 공정과 같은 금속물질 증착 공정에 의해 형성될 수 있다.
이어, 도 1 및 도 2b에 도시된 바와 같이, 레이저 스크라이빙(Laser Scribing) 공정을 이용하여 게이트 물질(102)을 패터닝하여 기판(100)의 박막 트랜지스터 영역(A-A) 및 게이트 패드영역(B-B) 상에 게이트 배선(GL), 게이트 전극 패턴(110), 및 게이트 패드전극 패턴(112)을 형성한다. 이에 따라, 게이트 배선(GL)은 기판(110)의 제 1 방향으로 형성되고, 게이트 전극 패턴(110)은 게이트 배선(GL)으로부터 돌출되어 형성되고, 게이트 패드전극 패턴(112)은 게이트 배선(GL)의 일측 끝단에 접속되도록 형성된다.
한편, 도 3a 내지 도 3g는 본 발명의 실시 예에 따른 레이저 스크라이빙 공정을 이용한 게이트 전극 패턴, 게이트 배선, 및 게이트 패드 전극 패턴의 패터닝 방법을 단계적으로 설명하기 위한 사시도이다.
먼저, 도 3a에 도시된 바와 같이, 제 1 레이저 빔 조사장치(200)를 이용하여 기판(100) 상에 게이트 패턴(게이트 전극 패턴, 게이트 배선, 및 게이트 패드 전극 패턴)이 형성될 제 1 영역의 게이트 물질(101)을 패터닝함과 동시에 제 2 레이저 빔 조사장치(300)를 이용하여 기판(100)의 제 1 영역을 제외한 제 2 영역에 형성된 게이트 물질(101)을 제거한다. 즉, 제 1 및 제 2 레이저 빔 조사장치(200, 300) 각각은 기판(100)의 일측에서 타측 방향으로 이송하면서 게이트 물질(101)에 제 1 및 제 2 레이저 빔(210, 310)을 직접 조사하게 된다. 이때, 제 1 및 제 2 레이저 빔 조사장치(200, 300) 각각은 동일한 이동속도를 가지도록 동일한 방향으로 이송한다.
구체적으로, 제 1 레이저 빔 조사장치(200)는 기판(100) 상의 제 1 영역에 제 1 폭을 가지는 제 1 레이저 빔(210)을 직접 조사함으로써 기판(100)의 제 1 영 역에 형성된 게이트 물질(101)을 패터닝하여 게이트 패턴을 형성한다. 이와 동시에, 제 2 레이저 빔 조사장치(300)는 게이트 패턴이 형성되지 않는 기판(100)의 제 2 영역에 제 1 폭보다 넓은 제 2 폭을 가지는 제 2 레이저 빔(310)을 직접 조사함으로써 기판(100)의 제 2 영역에 형성된 게이트 물질(101)을 제거한다. 여기서, 레이저 빔(210, 310)은 파워(Power)에 따라 단일막을 선택적으로 제거할 수 있는 선택성이 우수하므로 게이트 물질(101)만을 제거하게 된다. 이러한, 레이저 빔(210, 310)은 고체를 매질로 사용하는 YLiF4(YLF) 크리스탈(Crystal)에 Nd3+를 포함하는 고체를 매질로 사용하는 YLF 레이저 빔이거나, 1064nm의 적외선 파장을 갖는 Nd:YAG 레이저 빔가 사용될 수 있고, 기상 매질을 사용하는 엑시머 레이저 빔(Excimer Laser)인 H-F 레이저 빔 등이 사용될 수 있으며, 이에 한정되지 않고, 레이저 빔(210, 310)의 종류 또는 강도는 게이트 물질(101)의 종류 또는 두께에 따라 변경될 수 있다.
한편, 제 1 레이저 빔 조사장치(200)는 게이트 패턴의 형태에 대응되는 위치에서는, 도 3b에 도시된 바와 같이, 제 1 레이저 빔(210)을 조사하지 않고 이송된다.
이어, 기판(100)의 제 1 방향에 대한 게이트 물질(101)의 제거가 완료되면, 제 1 및 제 2 레이저 빔 조사장치(200, 300) 각각은 기판(10)의 일측으로 복귀한다.
이어, 제 1 레이저 빔 조사장치(200)는 게이트 패턴의 형태에 대응되도록 제 1 방향과 수평방향으로 수직한 제 2 방향으로 이송됨과 아울러 제 2 레이저 빔 조 사장치(300)는 이전 위치에서 제 2 폭만큼 제 2 방향으로 이송된다.
이어, 도 3c 및 도 3d에 도시된 바와 같이, 제 1 레이저 빔 조사장치(200)는 기판(100)의 제 1 방향으로 이동하면서 게이트 물질(101)을 패터닝하여 게이트 패턴을 계속 형성하게 되고, 이와 동시에 제 2 레이저 빔 조사장치(300)는 기판(100)의 제 2 영역에 형성된 게이트 물질(101)을 제거하게 된다. 이러한 과정 중 제 1 레이저 빔 조사장치(200)에 의해 패터닝된 게이트 패턴의 위치와 제 2 레이저 빔 조사장치(300)의 위치가 중첩될 경우 제 2 레이저 빔 조사장치(300)는, 도 3e에 도시된 바와 같이, 제 2 레이저 빔(310)을 조사하지 않고 이송하게 된다.
이어, 도 3e에 도시된 바와 같이, 제 1 레이저 빔 조사장치(200)에 의해 기판(100) 상에 게이트 패턴(GL, 110, 112)이 형성되면, 도 1f에 도시된 바와 같이, 제 2 레이저 빔 조사장치(300)는 기판(100) 상의 제 2 영역에 남아 있는 게이트 물질(101)에 제 2 레이저 빔(310)을 조사하여 제거한다. 이때, 제 1 레이저 빔 조사장치(200)는 제 1 레이저 빔(210)을 게이트 물질(101)에 조사하지 않고 이송만 하게 된다. 여기서, 제 1 및 제 2 레이저 빔 조사장치(200, 300)는 소정 간격 이격된 상태이기 때문에 기판(100) 상에 남아 있는 게이트 물질(101)의 면적에 따라 제 1 레이저 빔 조사장치(200)는 제 2 레이저 빔 조사장치(300)와 함께 제 2 영역의 게이트 물질(101)을 제거할 수도 있다.
이와 같은 레이저 스크라이빙 공정을 통해 기판(100) 상에 형성된 게이트 물질(101)이 패터닝됨과 동시에 제거됨으로써, 도 1 및 도 3g에 도시된 바와 같이, 기판(100) 상에는 소정의 게이트 패턴(GL, 110, 112)이 형성된다.
상술한 바와 같이 레이저 스크라이빙 공정을 통해 기판(100) 상에 게이트 패턴(GL, 110, 112)이 형성되면, 도 2c에 도시된 바와 같이, 게이트 배선(GL), 게이트 전극 패턴(110), 및 게이트 패드전극 패턴(112)을 포함하도록 기판(100) 전면에 게이트 절연막(120)을 형성한다. 이때, 게이트 절연막(120)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기물질이 될 수 있다.
이어, 도 2d에 도시된 바와 같이, 게이트 전극 패턴(110)에 대응되는 게이트 절연막(120) 상에 반도체층 물질(131) 및 오믹 컨택층 물질(141)을 차례로 형성한다. 이때, 반도체층 물질(131) 및 오믹 컨택층 물질(141)은 PECVD(Plasma Enhanced Chemical Vapor Deposition) 공정을 통해 게이트 절연막(120)의 전면에 형성될 수 있다.
이어, 도 3a 내지 도 3g를 참조하여 상술한 레이저 스크라이빙 공정과 동일한 방법을 이용하여 반도체층 물질(131) 및 오믹 컨택층 물질(141) 각각을 순차적으로 패터닝하거나 일괄적으로 패터닝함으로써, 도 2e에 도시된 바와 같이, 게이트 전극(110)의 상부에 대응되는 영역에 반도체층 패턴(130) 및 오믹 컨택층 패턴(140)을 형성한다.
이어, 도 2f에 도시된 바와 같이, 반도체층 패턴(130) 및 오믹 컨택층 패턴(140)을 포함하도록 기판(100)의 전면에 데이터 물질(151)을 형성한다. 여기서, 데이터 물질(151)은 몰리브덴(Mo), 니켈(Ni), 크롬(Cr), 텅스텐(W) 중 어느 하나의 금속물질로 형성될 수 있다. 이러한, 데이터 물질(151)은 스퍼터링 공정과 같은 금속물질 증착 공정에 의해 기판(100) 전면에 형성될 수 있다.
이어, 도 3a 내지 도 3g를 참조하여 상술한 레이저 스크라이빙 공정과 동일한 방법을 이용하여 데이터 물질(151)을 패터닝함으로써, 도 1 및 도 2g에 도시된 바와 같이 데이터 배선(DL), 오믹 컨택층 패턴(140) 상에 서로 이격된 소스 전극 패턴(160) 및 드레인 전극 패턴(150)과, 데이터 패드전극 패턴(162)을 형성한다.
이어, 도 2h에 도시된 바와 같이, 제 3 레이저 빔 조사장치(400)를 이용하여 소스 전극 패턴(160) 및 드레인 전극 패턴(150) 사이(박막 트랜지스터의 채널(CH) 영역)에 노출된 오믹 컨택층 패턴(140)에 적어도 1회의 제 3 레이저 빔(410)을 조사함으로써, 도 2i에 도시된 바와 같이, 소스 전극 패턴(160) 및 드레인 전극 패턴(150) 사이에 노출된 오믹 컨택층 패턴(140)만을 제거한다. 이때, 레이저 빔(210)은 파워(Power)에 따라 단일막을 선택적으로 제거할 수 있는 선택성이 우수하므로 반도체층(130)에 손상을 주지 않으면서 오믹 컨택층 패턴(140)만을 제거하게 된다. 한편, 제 3 레이저 빔 조사장치(400)는 오믹 컨택층 패턴(140)의 제거시 반도체층 패턴(130)의 손상을 방지하기 위하여, 제 3 레이저 빔 조사장치(400)는 하부의 반도체층 패턴(130)에 인접할 수록 단계적으로 감소하는 파워를 가지는 제 3 레이저 빔(410)을 오믹 컨택층 패턴(140)에 여러 차례에 조사하여 소스 전극 패턴(160) 및 드레인 전극 패턴(150) 사이에 노출된 오믹 컨택층 패턴(140)만을 제거할 수도 있다.
이어, 도 2j에 도시된 바와 같이, 소스 전극 패턴(160) 및 드레인 전극 패턴(150)을 포함한 기판(100)의 전면에 보호막(170)을 형성한다. 이때, 보호막(170)은 질화 실리콘(SiNx), 산화 실리콘(SiOx), BCB(Benzocyclobutene), 및 아 크릴 수지 중 어느 한 물질로 형성될 수 있다.
이어, 도 2k에 도시된 바와 같이, 보호막(170) 상에 도전물질(181)을 형성한다. 여기서, 도전물질(181)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO, ZnO 등의 투명재질이 될 수 있다.
이어, 도 3a 내지 도 3g를 참조하여 상술한 레이저 스크라이빙 공정과 동일한 방법을 이용하여 도전물질(181)을 패터닝함으로써, 도 1 및 도 2l에 도시된 바와 같이 화소전극 패턴(182), 게이트 패드 패턴(184), 및 데이터 패드 패턴(186)을 형성한다.
이어, 도 2m에 도시된 바와 같이, 소스 전극 패턴(160)과 중첩되는 화소전극 패턴(182) 상에 제 4 레이저 빔 조사장치(500)를 위치시키고, 제 4 레이저 빔 조사장치(500)로부터 제 3 폭을 가지는 제 4 레이저 빔(510)을 화소전극 패턴(182)에 직접 조사한다. 이에 따라, 소스 전극 패턴(160) 상부에 형성된 보호막(170) 및 화소전극 패턴(182)은 제 4 레이저 빔(510)의 빛 에너지에 의해 식각됨으로써 화소전극 패턴(182)은 도 2n에 도시된 바와 같이 보호막(170)에 형성된 제 1 컨택홀(190)을 통해 소스 전극 패턴(160)에 전기적으로 접속된다. 이때, 제 3 폭의 제 4 레이저 빔(510)을 화소전극 패턴(182)에 조사할 경우 화소전극 패턴(182)은 수직한 형태로 형성되지만, 제 2 레이저 빔(310)의 제 3 폭을 단계적으로 감소시켜 화소전극 패턴(182)에 조사할 경우 화소전극 패턴(182)은 경사면을 가지도록 형성된다.
이어, 도 2n에 도시된 바와 같이, 게이트 패드전극 패턴(112)과 중첩되는 게 이트 패드 패턴(184) 상에 제 4 레이저 빔 조사장치(500)를 위치시키고, 제 4 레이저 빔 조사장치(500)로부터 제 4 폭을 가지는 제 5 레이저 빔(520)을 게이트 패드 패턴(184)에 직접 조사한다. 여기서, 제 4 폭은 제 3 폭과 동일하거나 제 3 폭보다 넓을 수 있다. 이에 따라, 게이트 패드전극 패턴(112) 상부에 형성된 보호막(170) 및 게이트 패드 패턴(184)은 제 5 레이저 빔(520)의 빛 에너지에 의해 식각됨으로써 게이트 패드 패턴(184)은 도 2o에 도시된 바와 같이 보호막(170)에 형성되는 제 2 컨택홀(192)을 통해 게이트 패드전극 패턴(112)에 전기적으로 접속된다. 이때, 제 4 폭의 제 5 레이저 빔(520)을 게이트 패드 패턴(184)에 조사할 경우 게이트 패드 패턴(184)은 수직한 형태로 형성되지만, 제 5 레이저 빔(520)의 제 4 폭을 단계적으로 감소시켜 게이트 패드 패턴(184)에 조사할 경우 게이트 패드 패턴(184)은 경사면을 가지도록 형성된다.
한편, 게이트 패드전극 패턴(112)과 게이트 패드 패턴(184)간의 접촉 면적을 증가시키기 위하여 제 5 레이저 빔(520)은 게이트 패드 패턴(184)에 일정한 간격으로 여러 차례 조사됨으로써 게이트 패드 패턴(184)과 게이트 패드전극 패턴(112)간의 접촉부를 복수로 형성할 수 있다.
이어, 도 2o에 도시된 바와 같이, 데이터 패드전극 패턴(162)과 중첩되는 데이터 패드 패턴(186) 상에 제 4 레이저 빔 조사장치(500)를 위치시키고, 제 4 레이저 빔 조사장치(500)로부터 제 5 폭을 가지는 제 6 레이저 빔(530)을 데이터 패드 패턴(186)에 직접 조사한다. 여기서, 제 5 폭은 제 3 폭과 제 4 폭 사이의 폭을 가지거나, 제 4 폭과 동일하거나 넓을 수 있다. 이에 따라, 데이터 패드전극 패 턴(162) 상부에 형성된 보호막(170) 및 데이터 패드 패턴(186)은 제 6 레이저 빔(530)의 빛 에너지에 의해 식각됨으로써 데이터 패드 패턴(186)은 도 2p에 도시된 바와 같이 보호막(170)에 형성되는 제 3 컨택홀(194)을 통해 데이터 패드전극 패턴(162)에 전기적으로 접속된다. 이때, 제 5 폭의 제 6 레이저 빔(530)을 데이터 패드 패턴(186)에 조사할 경우 데이터 패드 패턴(186)은 수직한 형태로 형성되지만, 제 6 레이저 빔(530)의 제 5 폭을 단계적으로 감소시켜 데이터 패드 패턴(186)에 조사할 경우 데이터 패드 패턴(186)은 경사면을 가지도록 형성된다.
한편, 데이터 패드전극 패턴(162)과 데이터 패드 패턴(186)간의 접촉 면적을 증가시키기 위하여 제 6 레이저 빔(530)은 데이터 패드 패턴(186)에 일정한 간격으로 여러 차례 조사됨으로써 데이터 패드 패턴(186)과 데이터 패드전극 패턴(162)간의 접촉부를 복수로 형성할 수 있다.
이와 같은, 본 발명은 레이저 스크라이빙 공정을 이용하여 박막 트랜지스터 어레이 기판의 모든 패터닝 공정을 수행함으로써 제조 공정을 단순화할 수 있으며, 제조 공정 시간을 감소시킬 수 있다. 또한, 본 발명은 제 3 레이저 빔(410)을 이용하여 소스 전극 패턴(160)과 드레인 전극 패턴(150) 사이의 오믹 컨택층 패턴(140)만을 제거함으로써 오믹 컨택층 패턴(140)의 제거 공정에 의해 반도체층 패턴(130)이 손상되는 것을 방지할 수 있다. 그리고, 본 발명은 제 4 내지 제 6 레이저 빔(510, 520, 530)을 이용하여 소스 전극 패턴(160)과 화소전극 패턴(182), 게이트 패드전극 패턴(112)과 게이트 패드 패턴(184), 및 데이터 패드전극 패턴(162)과 데이터 패드 패턴(186) 각각을 전기적으로 접속시킴으로써 공정을 단순 화할 수 있으며, 공정 시간을 감소시킬 수 있다.
결과적으로, 본 발명은 반도체층 패턴(130)의 손상으로 인한 수율 저하를 방지하고, 박막 트랜지스터 어레이 기판의 제조 공정을 단순화함과 아울러 공정 시간을 감소시킬 수 있다.
한편, 상술한 본 발명의 제조방법에서는 소스 전극 패턴(160)과 화소전극 패턴(182)을 전기적으로 접속시키는 제 1 통전 공정, 게이트 패드전극 패턴(112)과 게이트 패드 패턴(184)을 전기적으로 접속시키는 제 2 통전 공정, 및 데이터 패드전극 패턴(162)과 데이터 패드 패턴(186)을 전기적으로 접속시키는 제 3 통전 공정 각각을 순차적으로 진행하였으나, 이에 한정되지 않고, 도 4a 및 도 4b, 도 5에 도시된 바와 같이 공정 시간을 감소시킬 수 있는 범위 내에서 다양하게 실시될 수 있다.
일 실시 예에 따른 본 발명의 제조방법은 먼저, 도 4a에 도시된 바와 같이, 제 4 레이저 빔 조사장치(500)를 이용하여 제 4 레이저 빔(510)을 화소전극 패턴(182)에 조사하여 제 1 통전 공정을 진행한다. 이어, 도 4b에 도시된 바와 같이 제 4 레이저 빔 조사장치(500)를 이용하여 제 5 레이저 빔(520)을 게이트 패드 패턴(184)에 조사함과 동시에 제 5 레이저 빔 조사장치(600)를 이용하여 제 6 레이저 빔(530)을 데이터 패드 패턴(186)에 조사함으로써 제 2 및 제 3 통전 공정을 동시에 진행할 수도 있다.
다른 실시 예에 따른 본 발명의 제조방법은, 도 5에 도시된 바와 같이, 제 4 레이저 빔 조사장치(500)를 이용하여 제 4 레이저 빔(510)을 화소전극 패턴(182)에 조사하며, 제 5 레이저 빔 조사장치(600)를 이용하여 제 5 레이저 빔(520)을 게이트 패드 패턴(184)에 조사함과 동시에 제 6 레이저 빔 조사장치(700)를 이용하여 제 6 레이저 빔(530)을 데이터 패드 패턴(186)에 조사함으로써 제 1 내지 제 3 통전 공정을 동시에 진행할 수도 있다.
한편, 도 6a 내지 도 6e는 본 발명의 다른 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조방법을 단계적으로 설명하기 위한 도면이다.
먼저, 상술한 도 2a 내지 도 2j에 도시된 제조 공정을 통해 보호막(170)이 형성된 기판(100)를 마련한다.
이어, 도 6a에 도시된 바와 같이, 상술한 제 4 레이저 빔 조사장치(500)를 소스 전극 패턴(160) 상에 위치시키고, 제 4 레이저 빔 조사장치(500)에 의해 발생되는 제 4 레이저 빔(510)을 이용하여 보호막(170)을 제거함으로써 소스 전극 패턴(160)의 일부를 노출시키기 위한 제 1 컨택홀(190)을 형성한다.
이어, 도 6b에 도시된 바와 같이, 상술한 제 4 레이저 빔 조사장치(500)를 게이트 패드전극 패턴(112) 상에 위치시키고, 제 4 레이저 빔 조사장치(500)에 의해 발생되는 제 5 레이저 빔(520)을 이용하여 보호막(170) 및 게이트 절연막(120)을 제거함으로써 게이트 패드전극 패턴(112)의 일부를 노출시키기 위한 제 2 컨택홀(192)을 형성한다.
이어, 도 6c에 도시된 바와 같이, 상술한 제 4 레이저 빔 조사장치(500)를 데이터 패드전극 패턴(162) 상에 위치시키고, 제 4 레이저 빔 조사장치(500)에 의해 발생되는 제 6 레이저 빔(530)을 이용하여 보호막(170)을 제거함으로써 데이터 패드전극 패턴(162)의 일부를 노출시키기 위한 제 3 컨택홀(194)을 형성한다.
이어, 6d에 도시된 바와 같이, 상술한 바와 같이 보호막(170) 상에 도전물질(181)을 형성한다.
이어, 도 3a 내지 도 3g를 참조하여 상술한 레이저 스크라이빙 공정과 동일한 방법을 이용하여 도전물질(181)을 패터닝함으로써, 도 1 및 도 6e에 도시된 바와 같이 제 1 컨택홀(190)을 통해 소스 전극 패턴(160)과 전기적으로 접속된 화소전극 패턴(182), 제 2 컨택홀(192)을 통해 게이트 패드전극 패턴(112)에 전기적으로 접속된 게이트 패드 패턴(184), 및 제 3 컨택홀(194)을 통해 데이터 패드전극 패턴(162)에 전기적으로 접속된 데이터 패드 패턴(186)을 형성한다.
한편, 상술한 제 1 내지 제 3 컨택홀(190, 192, 194)의 형성 방법은 상술한 바와 같이 순차적으로 형성되는 것에 한정되지 않고, 도 7a 및 도 7b, 도 8에 도시된 바와 같이 공정 시간을 감소시킬 수 있는 범위 내에서 다양하게 실시될 수 있다.
일 실시 예에 따른 본 발명의 다른 컨택홀 제조방법은 먼저, 도 7a에 도시된 바와 같이, 제 4 레이저 빔 조사장치(500)의 제 4 레이저 빔(510)을 이용하여 제 1 컨택홀(190)을 형성한 후, 도 7b에 도시된 바와 같이 제 4 레이저 빔 조사장치(500)의 제 5 레이저 빔(520)을 이용하여 제 2 컨택홀(192)을 형성함과 동시에 제 5 레이저 빔 조사장치(600)의 제 6 레이저 빔(530)을 이용하여 제 3 컨택홀(194)을 형성할 수도 있다.
다른 실시 예에 따른 본 발명의 다른 컨택홀 제조방법은, 도 8에 도시된 바 와 같이, 상술한 제 4 내지 제 6 레이저 빔 조사장치(500, 600, 700) 각각으로부터 조사되는 제 4 내지 제 6 레이저 빔(510, 520, 530) 각각을 이용하여 제 1 내지 제 3 컨택홀(190, 192, 194)을 동시에 형성할 수도 있다.
도 9는 본 발명의 제 1 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조장치를 설명하기 위한 블록도이다.
도 9와 도 1 내지 도 3g를 결부하면, 본 발명의 제 1 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조장치는 게이트 물질 형성부(800); 게이트 패턴 형성부(802); 게이트 절연막 형성부(804); 반도체 물질 형성부(806); 반도체 패턴 형성부(808); 데이터 물질 형성부(810); 데이터 패턴 형성부(812); 오믹 컨택층 패턴 형성부(814); 보호막 형성부(816); 도전물질 형성부(818); 도전물질 패턴 형성부(820); 및 통전 공정부(822)를 포함하여 구성된다. 한편, 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조장치는 상기의 각 공정 사이마다 기판의 세정 및 건조를 위한 세정/건조 공정부를 더 포함하여 구성될 수 있으며, 이러한 각 공정은 인-라인 형태로 진행될 수 있다.
게이트 물질 형성부(800)는, 도 2a에 도시된 바와 같이, 증착 장치를 이용하여 기판(100)의 전면에 게이트 물질(101)을 형성한다.
게이트 패턴 형성부(802)는 도 3a 내지 도 3g에 도시된 바와 같은 레이저 스크라이빙 공정을 통해 도 1 및 도 2b에 도시된 바와 같이 기판(100) 상에 게이트 배선(GL), 게이트 전극 패턴(110); 및 게이트 패드전극 패턴(112) 각각을 형성한다. 이를 위해, 게이트 패턴 형성부(802)는, 도 10에 도시된 바와 같은 레이저 스 크라이빙 장치를 포함하여 구성된다.
도 10을 참조하면, 본 발명의 실시 예에 따른 레이저 스크라이빙 장치는 베이스 프레임(902); 스테이지(904); 갠트리(Gantry)부(900); 제 1 및 제 2 레이저 빔 조사장치(200, 300)를 포함하여 구성된다.
베이스 프레임(902)은 스테이지(904)를 지지하고, 그 내부에는 스테이지(904), 갠트리부(900), 제 1 및 제 2 레이저 빔 조사장치(200, 300) 각각을 구동시키거나 제어하는 구동/제어장치(미도시)가 설치될 수 있다.
스테이지(904)는 외부의 기판 반송장치(미도시)에 의해 반송되는 기판(100)이 안착된다. 이때, 기판 반송장치는 도 2a에 도시된 바와 같이 게이트 물질(101)이 형성된 기판(100)를 스테이지(904)로 로딩시킨다.
한편, 스테이지(904)는 기판(100)의 로딩/언로딩을 위한 리프트 핀(미도시)을 더 포함하여 구성될 수 있으며, 안착된 기판(100)를 진공 흡착하기 위한 복수의 진공 패드(미도시)들이 형성될 수 있다. 또한, 스테이지(904)는 구동/제어장치에 의해 X축 및 Y축 방향으로 이동될 수 있다.
갠트리부(900)는 베이스 프레임(902) 상에 설치된 제 1 갠트리(910); 및 제 1 갠트리(910)에 설치되어 제 1 및 제 2 레이저 빔 조사장치(200, 300)를 X축 방향으로 이송시키는 제 2 갠트리(920)을 포함하여 구성될 수 있다.
제 1 갠트리(910)은 LM 가이드 또는 리니어 모터를 이용하여 제 2 갠트리(920)을 Y축 방향으로 이송시킨다. 이를 위해, 제 1 갠트리(910)은 베이스 프레임(902) 상의 양측 가장자리에 서로 나란하게 설치된 한 쌍의 제 1 가이더(910a, 910b); 및 제 1 가이더(910a, 910b) 각각에 설치된 한 쌍의 제 1 슬라이더(910c, 910d)를 포함하여 구성될 수 있다.
제 2 갠트리(920)은 제 1 갠트리(910)의 구동에 따라 Y축 방향으로 이송됨과 아울러 LM 가이드 또는 리니어 모터를 이용하여 제 1 및 제 2 레이저 빔 조사장치(200, 300)를 X축 방향으로 이송시킨다. 이를 위해, 제 2 갠트리(920)은 한 쌍의 제 1 슬라이더(910c, 910d)간에 결합된 제 2 가이더(920a); 제 2 가이더(920a)에 설치된 제 2 슬라이더(920b); 및 제 2 슬라이더(920b)와 소정 간격으로 이격되도록 제 2 가이더(920a)에 설치된 제 3 슬라이더(920c)를 포함하여 구성될 수 있다.
제 1 레이저 빔 조사장치(200)는 제 2 슬라이더(920b)에 설치되어 제 1 갠트리(910)의 구동에 따른 한 쌍의 제 1 슬라이더(910c, 910d)의 이송에 따라 Y축 방향으로 이송됨과 아울러 제 2 갠트리(920)의 구동에 따른 제 2 슬라이더(920b)의 이송에 따라 X축 방향으로 이송된다. 이러한, 제 1 레이저 빔 조사장치(200)는 갠트리부(900)의 구동에 의해 X축 및 Y축 방향으로 이송되면서 기판(100) 상에 박막 패턴이 형성될 제 1 영역의 게이트 물질(101)에 제 1 폭의 제 1 레이저 빔(210)을 직접 조사하여 패터닝함으로써, 도 1 및 도 2b에 도시된 게이트 배선(GL), 게이트 전극 패턴(110), 및 게이트 패드전극 패턴(112) 각각을 형성한다.
제 2 레이저 빔 조사장치(300)는 제 3 슬라이더(920c)에 설치되어 제 1 갠트리(910)의 구동에 따른 한 쌍의 제 1 슬라이더(910c, 910d)의 이송에 따라 Y축 방향으로 이송됨과 아울러 제 2 갠트리(920)의 구동에 따른 제 3 슬라이더(920c)의 이송에 따라 X축 방향으로 이송된다. 이러한, 제 2 레이저 빔 조사장치(300)는 갠트리부(900)의 구동에 의해 X축 및 Y축 방향으로 이송되면서 기판(100) 상에 박막 패턴이 형성되지 않는 제 2 영역의 게이트 물질(101)에 제 2 폭의 제 2 레이저 빔(310)을 직접 조사함으로써 기판(100) 상에 형성된 제 2 영역의 게이트 물질(101)을 제거한다.
한편, 상술한 제 1 실시 예의 레이저 스크라이빙 장치에서는 제 1 및 제 2 레이저 빔 조사장치(200, 300)를 이송시키는 것으로 설명하였으나, 이에 한정되지 않고 레이저 빔 조사장치(200, 300)의 위치를 고정시키고 스테이지(904)만을 이송시킬 수도 있으며, 나아가 레이저 빔 조사장치(200, 300) 및 스테이지(904) 모두를 동시에 이송시킬 수도 있다.
한편, 본 발명의 제 2 실시 예에 따른 레이저 스크라이빙 장치는, 도 11에 도시된 바와 같이, 갠트리부(900)의 제 2 갠트리(920)에 한 쌍의 제 1 및 제 2 레이지 조사장치(200, 300)를 일정한 간격을 가지도록 복수로 설치하여 공정 시간을 더 감소시킬 수 있다. 이러한, 본 발명의 제 2 실시 예에 따른 레이저 스크라이빙 장치는 기판(100)를 적어도 2개의 분할영역으로 나누어 각 분할영역마다 제 1 및 제 2 레이저 빔 조사장치(200, 300)를 설치하여 상술한 패터닝 공정을 수행함으로써 공정 시간을 더 감소시킬 수 있다.
다른 한편, 본 발명의 제 3 실시 예에 따른 레이저 스크라이빙 장치는, 도 12에 도시된 바와 같이, 공정 시간을 더욱 감소시키기 위하여 제 1 갠트리(910)에 복수의 제 2 갠트리(920)을 일정한 간격을 가지도록 설치함과 아울러 각 제 2 갠트 리(920)에 제 1 및 제 2 레이저 빔 조사장치(200, 300)를 일정한 간격을 가지도록 복수로 설치할 수도 있다. 이러한, 본 발명의 제 3 실시 예에 따른 레이저 스크라이빙 장치는 기판(100)를 적어도 4개의 분할영역으로 나누어 각 분할영역마다 제 1 및 제 2 레이저 빔 조사장치(200, 300)를 설치하여 상술한 패터닝 공정을 수행함으로써 공정 시간을 더욱 감소시킬 수 있다.
다시 도 9에서, 게이트 절연막 형성부(804)는, 도 1 및 도 2c에 도시된 바와 같이, 게이트 배선(GL), 게이트 전극 패턴(110), 및 게이트 패드전극 패턴(112)을 포함하도록 기판(100) 전면에 게이트 절연막(120)을 형성한다.
반도체 물질 형성부(806)는, 도 2d에 도시된 바와 같이, 증착 장치를 이용하여 게이트 절연막(120)의 전면에 반도체층 물질(131) 및 오믹 컨택층 물질(141)을 포함하는 반도체 물질을 차례로 형성한다.
반도체 패턴 형성부(808)는 도 3a 내지 도 3g에 도시된 바와 같은 레이저 스크라이빙 공정을 통해 반도체층 물질(131) 및 오믹 컨택층 물질(141)을 순차적으로 패터닝하거나 일괄적으로 패터닝함으로써, 도 2e에 도시된 바와 같이, 게이트 전극(110)의 상부에 대응되는 영역에 반도체층 패턴(130) 및 오믹 컨택층 패턴(140)을 형성한다. 이러한, 반도체 패턴 형성부(808)는 상술한 도 10 내지 도 12 중 어느 하나에 도시된 레이저 스크라이빙 장치를 이용하여 패터닝 공정을 수행할 수 있다.
데이터 물질 형성부(810)은, 도 2f에 도시된 바와 같이, 증착 장치를 이용하여 반도체층 패턴(130) 및 오믹 컨택층 패턴(140)을 포함하도록 기판(100)의 전면 에 데이터 물질(151)을 형성한다.
데이터 패턴 형성부(812)는 도 3a 내지 도 3g를 참조하여 상술한 레이저 스크라이빙 공정과 동일한 방법을 이용하여 데이터 물질(151)을 패터닝함으로써, 도 1 및 도 2g에 도시된 바와 같이 데이터 배선(DL), 오믹 컨택층 패턴(140) 상에 서로 이격된 소스 전극 패턴(160) 및 드레인 전극 패턴(150)과, 데이터 패드전극 패턴(162)을 포함하는 데이터 패턴을 형성한다. 이러한, 데이터 패턴 형성부(812)는 상술한 도 10 내지 도 12 중 어느 하나에 도시된 레이저 스크라이빙 장치를 이용하여 패터닝 공정을 수행할 수 있다.
오믹 컨택층 제거부(814)는, 도 2h에 도시된 바와 같이, 제 3 레이저 빔 조사장치(400)를 이용하여 소스 전극 패턴(160) 및 드레인 전극 패턴(150) 사이(박막 트랜지스터의 채널(CH) 영역)에 노출된 오믹 컨택층 패턴(140)에 적어도 1회의 제 3 레이저 빔(410)을 조사함으로써, 도 2i에 도시된 바와 같이, 소스 전극 패턴(160) 및 드레인 전극 패턴(150) 사이에 노출된 오믹 컨택층 패턴(140)만을 제거한다. 이때, 레이저 빔(210)은 파워(Power)에 따라 단일막을 선택적으로 제거할 수 있는 선택성이 우수하므로 반도체층 패턴(130)에 손상을 주지 않으면서 오믹 컨택층 패턴(140)만을 제거하게 된다. 한편, 제 3 레이저 빔 조사장치(400)는 오믹 컨택층 패턴(140)의 제거시 반도체층 패턴(130)의 손상을 방지하기 위하여, 제 3 레이저 빔 조사장치(400)는 하부의 반도체층 패턴(130)에 인접할 수록 단계적으로 감소하는 파워를 가지는 제 3 레이저 빔(410)을 오믹 컨택층 패턴(140)에 여러 차례에 조사하여 소스 전극 패턴(160) 및 드레인 전극 패턴(150) 사이에 노출된 오믹 컨택층 패턴(140)만을 제거할 수도 있다.
이를 위해, 오믹 컨택층 제거부(814)는 도 13에 도시된 본 발명의 제 4 실시 예에 따른 레이저 스크라이빙 장치를 포함하여 구성된다.
도 13을 참조하면, 본 발명의 제 4 실시 예에 따른 레이저 스크라이빙 장치는 베이스 프레임(1002); 스테이지(1004); 갠트리부(1000); 및 제 3 레이저 빔 조사장치(400)를 포함하여 구성된다. 이러한, 제 4 실시 예에 따른 레이저 스크라이빙 장치는 제 3 레이저 빔 조사장치(400)를 제외하고는 상술한 제 1 실시 예에 따른 레이저 스크라이빙 장치와 도면부호만이 다를 뿐 실질적으로 동일한 구성을 가지므로, 동일한 구성에 대한 설명은 상술한 설명으로 대신하기로 한다.
제 3 레이저 빔 조사장치(400)는 제 2 슬라이더(1020b)에 설치되어 제 1 갠트리(1010)의 구동에 따른 한 쌍의 제 1 슬라이더(1010c, 1010d)의 이송에 따라 Y축 방향으로 이송됨과 아울러 제 2 갠트리(1020)의 구동에 따른 제 2 슬라이더(1020b)의 이송에 따라 X축 방향으로 이송된다. 이러한, 제 3 레이저 빔 조사장치(400)는 갠트리부(1000)의 구동에 의해 X축 및 Y축 방향으로 이송되면서 기판(100) 상의 제 3 레이저 빔(410)을 조사함으로써, 도 1e에 도시된 바와 같이, 소스 전극 패턴(160) 및 드레인 전극 패턴(150) 사이에 노출된 오믹 컨택층 패턴(140)을 제거한다.
한편, 본 발명의 제 4 실시 예에 따른 레이저 스크라이빙 장치의 제 3 레이저 빔 조사장치(400)는 상술한 제 2 및 제 3 실시 예에 따른 레이저 스크라이빙 장치에서와 같이 복수로 구성될 수 있다.
다시 도 9에서, 보호막 형성부(816)는, 도 2j에 도시된 바와 같이, 소스 전극 패턴(160) 및 드레인 전극 패턴(150)을 포함한 기판(100)의 전면에 보호막(170)을 형성한다.
도전물질 형성부(818)는, 도 2k에 도시된 바와 같이, 보호막(170) 상에 도전물질(181)을 형성한다. 여기서, 도전물질(181)은 ITO, IZO, AZO, ZnO 등의 투명재질이 될 수 있다.
도전물질 패턴 형성부(820)은 도 3a 내지 도 3g를 참조하여 상술한 레이저 스크라이빙 공정과 동일한 방법을 이용하여 도전물질(181)을 패터닝함으로써, 도 1 및 도 2l에 도시된 바와 같이 화소전극 패턴(182), 게이트 패드 패턴(184), 및 데이터 패드 패턴(186)을 형성한다. 이러한, 도전물질 패턴 형성부(820)은 상술한 도 10 내지 도 12 중 어느 하나에 도시된 레이저 스크라이빙 장치를 이용하여 패터닝 공정을 수행할 수 있다.
통전 공정부(822)는, 도 2m에 도시된 바와 같이, 소스 전극 패턴(160)과 중첩되는 화소전극 패턴(182) 상에 제 4 레이저 빔 조사장치(500)를 위치시키고, 제 4 레이저 빔 조사장치(500)로부터 제 3 폭을 가지는 제 4 레이저 빔(510)을 화소전극 패턴(182)에 직접 조사한다. 이에 따라, 소스 전극 패턴(160) 상부에 형성된 보호막(170) 및 화소전극 패턴(182)은 제 4 레이저 빔(510)의 빛 에너지에 의해 식각됨으로써 화소전극 패턴(182)은 도 2n에 도시된 바와 같이 보호막(170)에 형성된 컨택홀(190)을 통해 소스 전극 패턴(160)에 전기적으로 접속된다. 이때, 제 3 폭의 제 4 레이저 빔(510)을 화소전극 패턴(182)에 조사할 경우 화소전극 패턴(182) 은 수직한 형태로 형성되지만, 제 2 레이저 빔(310)의 제 3 폭을 단계적으로 감소시켜 화소전극 패턴(182)에 조사할 경우 화소전극 패턴(182)은 경사면을 가지도록 형성된다.
또한, 통전 공정부(822)는, 도 2n에 도시된 바와 같이, 게이트 패드전극 패턴(112)과 중첩되는 게이트 패드 패턴(184) 상에 제 4 레이저 빔 조사장치(500)를 위치시키고, 제 4 레이저 빔 조사장치(500)로부터 제 4 폭을 가지는 제 5 레이저 빔(520)을 게이트 패드 패턴(184)에 직접 조사한다. 여기서, 제 4 폭은 제 3 폭과 동일하거나 제 3 폭보다 넓을 수 있다. 이에 따라, 게이트 패드전극 패턴(112) 상부에 형성된 보호막(170) 및 게이트 패드 패턴(184)은 제 5 레이저 빔(520)의 빛 에너지에 의해 식각됨으로써 게이트 패드 패턴(184)은 도 2o에 도시된 바와 같이 게이트 패드전극 패턴(112)에 전기적으로 접속된다. 이때, 제 4 폭의 제 5 레이저 빔(520)을 게이트 패드 패턴(184)에 조사할 경우 게이트 패드 패턴(184)은 수직한 형태로 형성되지만, 제 5 레이저 빔(520)의 제 4 폭을 단계적으로 감소시켜 게이트 패드 패턴(184)에 조사할 경우 게이트 패드 패턴(184)은 경사면을 가지도록 형성된다.
한편, 통전 공정부(822)는 게이트 패드전극 패턴(112)과 게이트 패드 패턴(184)간의 접촉 면적을 증가시키기 위하여 제 5 레이저 빔(520)을 게이트 패드 패턴(184)에 일정한 간격으로 여러 차례 조사됨으로써 게이트 패드 패턴(184)과 게이트 패드전극 패턴(112)간의 접촉부를 복수로 형성할 수 있다.
그리고, 통전 공정부(822)는, 도 2o에 도시된 바와 같이, 데이터 패드전극 패턴(162)과 중첩되는 데이터 패드 패턴(186) 상에 제 4 레이저 빔 조사장치(500)를 위치시키고, 제 4 레이저 빔 조사장치(500)로부터 제 5 폭을 가지는 제 6 레이저 빔(530)을 데이터 패드 패턴(186)에 직접 조사한다. 여기서, 제 5 폭은 제 3 폭과 제 4 폭 사이의 폭을 가지거나, 제 4 폭과 동일하거나 넓을 수 있다. 이에 따라, 데이터 패드전극 패턴(162) 상부에 형성된 보호막(170) 및 데이터 패드 패턴(186)은 제 6 레이저 빔(530)의 빛 에너지에 의해 식각됨으로써 데이터 패드 패턴(186)은 도 2p에 도시된 바와 같이 데이터 패드전극 패턴(162)에 전기적으로 접속된다. 이때, 제 5 폭의 제 6 레이저 빔(530)을 데이터 패드 패턴(186)에 조사할 경우 데이터 패드 패턴(186)은 수직한 형태로 형성되지만, 제 6 레이저 빔(530)의 제 5 폭을 단계적으로 감소시켜 데이터 패드 패턴(186)에 조사할 경우 데이터 패드 패턴(186)은 경사면을 가지도록 형성된다.
한편, 통전 공정부(822)는 데이터 패드전극 패턴(162)과 데이터 패드 패턴(186)간의 접촉 면적을 증가시키기 위하여 제 6 레이저 빔(530)을 데이터 패드 패턴(186)에 일정한 간격으로 여러 차례 조사됨으로써 데이터 패드 패턴(186)과 데이터 패드전극 패턴(162)간의 접촉부를 복수로 형성할 수 있다.
이와 같은 통전 공정부(822)는 도 13에 도시된 제 4 실시 예에 따른 레이저 스크라이빙 장치를 이용하여 도 2m 내지 도 2o에 도시된 바와 같은 공정을 순차적으로 수행한다.
한편, 통전 공정부(822)는, 도 4a 내지 5에 도시된 바와 같이, 상술한 제 1 내지 제 3 통전 공정 중 적어도 2개의 통전 공정을 동시에 수행하기 위하여 도 14 에 도시된 바와 같은 본 발명의 제 5 실시 예에 따른 레이저 스크라이빙 장치를 포함하여 구성될 수 있다.
도 14를 참조하면, 제 5 실시 예에 따른 레이저 스크라이빙 장치는 베이스 프레임(1102); 스테이지(1104); 갠트리부(1100); 및 복수의 제 4 내지 제 6 레이저 빔 조사장치(500, 600, 700)를 포함하여 구성된다.
베이스 프레임(1102) 및 스테이지(1104)는 상술한 레이저 스크라이빙 장치와 동일하므로 이들에 대한 설명은 상술한 설명으로 대신하기로 한다.
갠트리부(1100)는 상술한 레이저 스크라이빙 장치의 제 1 갠트리(1110)에 제 2 내지 제 4 갠트리(1120, 1220, 1320)을 설치한 것을 제외하고는 상술한 레이저 스크라이빙 장치와 동일하므로 이들에 대한 설명은 상술한 설명으로 대신하기로 한다.
복수의 제 4 레이저 빔 조사장치(500) 각각은 복수의 제 4 슬라이더(1120b) 각각에 설치되어 제 1 갠트리(1110)의 구동에 따른 제 1 슬라이더(1110c, 1110d)의 이송에 따라 Y축 방향으로 이송됨과 아울러 제 2 갠트리(1120)의 구동에 따른 제 4 슬라이더(1120b)의 이송에 따라 X축 방향으로 이송된다. 이러한, 복수의 제 4 레이저 빔 조사장치(500) 각각은 갠트리부(1100)의 구동에 따라 동일한 간격을 가지도록 X축 및 Y축 방향으로 이송되면서 기판(100) 상의 분할영역에 제 3 폭의 제 4 레이저 빔(510)을 조사하여 상술한 제 1 통전 공정을 수행한다. 이때, 기판(100)는 복수의 제 4 내지 제 6 레이저 빔 조사장치(500, 600, 700)의 개수에 따라 적어도 9개의 분할영역으로 분할될 수 있다. 이에 따라, 복수의 제 4 레이저 빔 조사 장치(500) 각각은 기판(100) 상의 해당 분할영역에 제 4 레이저 빔(510)을 조사하여 상술한 제 1 통전 공정을 수행한다.
복수의 제 5 레이저 빔 조사장치(600) 각각은 복수의 제 5 슬라이더(1220b) 각각에 설치되어 제 1 갠트리(1110)의 구동에 따른 제 2 슬라이더(1210c, 1210d)의 이송에 따라 Y축 방향으로 이송됨과 아울러 제 3 갠트리(1120)의 구동에 따른 제 5 슬라이더(1120b)의 이송에 따라 X축 방향으로 이송된다. 이에 따라, 복수의 제 5 레이저 빔 조사장치(600) 각각은 기판(100) 상의 해당 분할영역에 제 4 폭의 제 5 레이저 빔(520)을 조사하여 상술한 제 2 통전 공정을 수행한다.
복수의 제 6 레이저 빔 조사장치(700) 각각은 복수의 제 6 슬라이더(1320b) 각각에 설치되어 제 1 갠트리(1110)의 구동에 따른 제 3 슬라이더(1310c, 1310d)의 이송에 따라 Y축 방향으로 이송됨과 아울러 제 4 갠트리(1320)의 구동에 따른 제 6 슬라이더(1320b)의 이송에 따라 X축 방향으로 이송된다. 이에 따라, 복수의 제 6 레이저 빔 조사장치(700) 각각은 기판(100) 상의 해당 분할영역에 제 5 폭의 제 6 레이저 빔(530)을 조사하여 상술한 제 3 통전 공정을 수행한다.
한편, 제 2 내지 제 4 갠트리(1120, 1220, 1320) 각각은 제 1 갠트리(1110)에 설치되기 때문에 이송시 상호 간섭이 발생될 수 있다. 이에 따라, 제 2 내지 제 4 갠트리(1120, 1220, 1320) 각각의 이송시 상호 간섭되지 않는 기판(100) 상의 분할영역에 대해서는 상술한 기판(100) 상에 제 1 내지 제 3 통전 공정을 동시에 진행하게 되고, 제 2 내지 제 4 갠트리(1120, 1220, 1320) 각각의 이송시 상호 간섭되는 기판(100) 상의 분할영역에 대해서는 상술한 제 1 내지 제 3 통전 공정 중 적어도 2개의 통전 공정을 동시에 진행하거나 순차적으로 진행하게 된다.
도 15는 본 발명의 제 2 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조장치를 설명하기 위한 블록도이다.
도 15를 참조하면, 본 발명의 제 2 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조장치는 게이트 물질 형성부(800); 게이트 패턴 형성부(802); 게이트 절연막 형성부(804); 반도체 물질 형성부(806); 반도체 패턴 형성부(808); 데이터 물질 형성부(810); 데이터 패턴 형성부(812); 오믹 컨택층 패턴 형성부(814); 보호막 형성부(816); 컨택홀 형성부(830); 도전물질 형성부(832); 및 도전물질 패턴 형성부(834)를 포함하여 구성된다. 한편, 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조장치는 상기의 각 공정 사이마다 기판의 세정 및 건조를 위한 세정/건조 공정부를 더 포함하여 구성될 수 있으며, 이러한 각 공정은 인-라인 형태로 진행될 수 있다.
이러한 본 발명의 제 2 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조장치는 컨택홀 형성부(830); 도전물질 형성부(832); 및 도전물질 패턴 형성부(834)를 제외하고는 상술한 본 발명의 제 2 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조장치와 동일한 구성을 가지므로, 동일한 구성에 대한 설명은 상술한 설명으로 대신하기로 한다.
컨택홀 형성부(830)은 도 6a 내지 도 6c, 도 7a 및 도 7b, 또는 도 8에 도시된 바와 같은 레이저 스크라이빙 공정을 이용하여 보호막(170) 상에 제 1 내지 제 3 컨택홀(190, 192, 194)을 형성한다. 이를 위해, 컨택홀 형성부(830)은 도 13 또 는 도 14를 참조하여 상술한 레이저 스크라이빙 장치를 포함하여 구성될 수 있다.
도전물질 형성부(832)는 도 6d에 도시된 바와 같이 증착 장치를 통해 제 1 내지 제 3 컨택홀(190, 192, 194)이 형성된 보호막(170) 상에 도전물질(181)을 형성한다.
도전물질 패턴 형성부(834)는 도 3a 내지 도 3g를 참조하여 상술한 레이저 스크라이빙 공정과 동일한 방법을 이용하여 도전물질(181)을 패터닝함으로써, 도 6e에 도시된 바와 같이, 제 1 컨택홀(190)을 통해 소스 전극 패턴(160)과 전기적으로 접속된 화소전극 패턴(182), 제 2 컨택홀(192)을 통해 게이트 패드전극 패턴(112)에 전기적으로 접속된 게이트 패드 패턴(184), 및 제 3 컨택홀(194)을 통해 데이터 패드전극 패턴(162)에 전기적으로 접속된 데이터 패드 패턴(186)을 형성한다. 이를 위해, 도전물질 패턴 형성부(834)는 도 10 내지 도 12 중 어느 하나에 도시된 레이저 스크라이빙 장치를 포함하여 구성될 수 있다.
상술한 바와 같이 본 발명의 박막 트랜지스터 어레이 기판의 제조장치는 레이저 스크라이빙 공정을 이용하여 박막 트랜지스터 어레이 기판의 패터닝 공정 중 적어도 하나의 패터닝 공정을 수행함으로써 제조 공정을 단순화할 수 있으며, 제조 공정 시간을 감소시킬 수 있다. 또한, 본 발명의 제조장치는 제 3 레이저 빔(410)을 이용하여 소스 전극 패턴(160)과 드레인 전극 패턴(150) 사이의 오믹 컨택층 패턴(140)만을 제거함으로써 오믹 컨택층 패턴(140)의 제거 공정에 의해 반도체층 패턴(130)이 손상되는 것을 방지할 수 있다. 그리고, 본 발명의 제조장치는 제 4 내지 제 6 레이저 빔(510, 520, 530)을 이용하여 소스 전극 패턴(160)과 화소전극 패 턴(182), 게이트 패드전극 패턴(112)과 게이트 패드 패턴(184), 및 데이터 패드전극 패턴(162)과 데이터 패드 패턴(186) 각각을 전기적으로 접속시킴으로써 공정을 단순화할 수 있으며, 공정 시간을 감소시킬 수 있다.
결과적으로, 본 발명의 제조장치는 반도체층 패턴(130)의 손상으로 인한 수율 저하를 방지하고, 박막 트랜지스터 어레이 기판의 제조 공정을 단순화함과 아울러 공정 시간을 감소시킬 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판을 설명하기 위한 평면도.
도 2a 내지 도 2p은 본 발명의 제 1 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조방법을 단계적으로 설명하기 위한 단면도.
도 3a 내지 도 3g은 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조를 위한 레이저 스크라이빙 공정을 단계적으로 설명하기 위한 도면.
도 4a 및 도 4b는 본 발명의 실시 예에 따른 제 1 내지 제 3 통전 공정을 설명하기 위한 단면도.
도 5는 본 발명의 다른 실시 예에 따른 제 1 내지 제 3 통전 공정을 설명하기 위한 단면도.
도 6a 내지 도 6e는 본 발명의 제 2 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조방법을 단계적으로 설명하기 위한 단면도.
도 7a 및 도 7b는 본 발명의 실시 예에 따른 제 1 내지 제 3 컨택홀 형성 공정을 설명하기 위한 단면도.
도 8은 본 발명의 다른 실시 예에 따른 제 1 내지 제 3 컨택홀 형성 공정을 설명하기 위한 단면도.
도 9는 본 발명의 제 1 실시 예에 따른 박막 트랜지스터 제조장치를 설명하기 위한 블록도.
도 10은 본 발명의 제 1 실시 예에 따른 레이저 스크라이빙 장치를 설명하기 위한 도면.
도 11은 본 발명의 제 2 실시 예에 따른 레이저 스크라이빙 장치를 설명하기 위한 도면.
도 12는 본 발명의 제 3 실시 예에 따른 레이저 스크라이빙 장치를 설명하기 위한 도면.
도 13은 본 발명의 제 4 실시 예에 따른 레이저 스크라이빙 장치를 설명하기 위한 도면.
도 14는 본 발명의 제 5 실시 예에 따른 레이저 스크라이빙 장치를 설명하기 위한 도면.
도 15는 본 발명의 제 2 실시 예에 따른 박막 트랜지스터 제조장치를 설명하기 위한 블록도.
< 도면의 주요 부분에 대한 부호설명 >
100: 기판 101: 게이트 물질
110: 게이트 전극 패턴 112: 게이트 패드전극 패턴
120: 게이트 절연막 130: 반도체층 패턴
131: 반도체층 물질 140: 오믹 컨택층 패턴
141: 오믹 컨택층 물질 150: 드레인 전극 패턴
151: 데이터 물질 162: 데이터 패드전극 패턴
160: 소스 전극 패턴 170: 보호막
181: 도전물질 182: 화소전극 패턴
184: 게이트 패드 패턴 186: 데이터 패드 패턴
200, 300, 400, 500, 600, 700: 레이저 빔 조사장치
210, 310, 410, 510, 520, 530: 레이저 빔
Claims (18)
- 기판의 전면에 게이트 물질을 형성하는 단계;상기 게이트 물질을 패터닝하여 게이트 배선, 게이트 전극 패턴 및 게이트 패드전극 패턴을 포함하는 게이트 패턴을 형성하는 제 1 패터닝 단계;상기 게이트 패턴이 형성된 상기 기판의 전면에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 반도체층 및 오믹 컨택층을 포함하는 반도체 물질을 형성하는 단계;상기 반도체층 및 상기 오믹 컨택층을 패터닝하여 상기 게이트 전극 상부에 반도체층 패턴 및 오믹 컨택층 패턴을 포함하는 반도체 패턴을 형성하는 제 2 패터닝 단계;상기 반도체 패턴이 형성된 상기 기판의 전면에 데이터 물질을 형성하는 단계;상기 데이터 물질을 패터닝하여 데이터 배선과 데이터 패드전극 패턴 및 상기 오믹 컨택층 패턴 상에 이격된 소스 전극 패턴 및 드레인 전극 패턴을 형성하는 제 3 패터닝 단계;상기 소스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 상기 오믹 컨택층 패턴을 제거하는 단계;상기 소스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 상기 오믹 컨택층 패턴이 제거된 상기 기판의 전면에 보호막을 형성하는 단계를 포함하여 이루어지며,상기 오믹 컨택층 패턴을 제거하는 단계 및 상기 제 1 내지 제 3 패터닝 단계 중 적어도 하나의 단계는 레이저 빔을 이용한 레이저 스크라이빙 공정을 통해 상기 패턴을 형성하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 1 항에 있어서,상기 보호막 상에 도전물질을 형성하는 단계;상기 도전물질을 패터닝하여 화소전극 패턴과 게이트 패드 패턴 및 데이터 패드 패턴을 형성하는 제 4 패터닝 단계; 및상기 화소전극과 상기 소스 전극을 전기적으로 접속시키는 제 1 통전 공정과 상기 게이트 패드 패턴과 상기 게이트 패드전극 패턴을 전기적으로 접속시키는 제 2 통전 공정 및 상기 데이터 패드 패턴과 상기 데이터 패드전극 패턴을 전기적으로 접속시키는 제 3 통전 공정을 수행하는 통전 단계를 더 포함하여 이루어지며,상기 제 4 패터닝 단계 및 상기 통전 단계 중 적어도 하나의 단계는 레이저 빔을 이용한 레이저 스크라이빙 공정을 통해 상기 패턴을 형성하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 1 항에 있어서,상기 보호막 상에 상기 소스 전극 패턴을 노출시키기 위한 제 1 컨택홀과 상기 게이트 패드전극 패턴을 노출시키기 위한 제 2 컨택홀 및 상기 데이터 패드전극 패턴을 노출시키기 위한 제 3 컨택홀을 형성하는 컨택홀 형성 단계;상기 제 1 내지 제 3 컨택홀이 형성된 상기 보호막 상에 도전물질을 형성하는 단계; 및상기 도전물질을 패터닝하여 제 1 컨택홀을 통해 상기 소스 전극에 연결되는 화소전극 패턴, 상기 제 2 컨택홀을 통해 상기 게이트 패드전극 패턴에 연결되는 게이트 패드 패턴, 및 상기 제 3 컨택홀을 통해 상기 데이터 패드전극 패턴에 연결되는 데이터 패드 패턴을 형성하는 제 4 패터닝 단계를 더 포함하여 이루어지며,상기 컨택홀 형성 단계 및 상기 제 4 패터닝 단계 중 적어도 하나의 단계는 레이저 빔을 이용한 레이저 스크라이빙 공정을 통해 상기 패턴을 형성하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 2 항 또는 제 3 항에 있어서,상기 제 1 내지 제 4 패터닝 단계 중 적어도 하나의 단계는 적어도 하나의 제 1 레이저 빔 조사장치에 의해 발생되는 제 1 폭의 제 1 레이저 빔을 이용하여 상기 기판 상에 패턴이 형성될 제 1 영역의 물질을 패터닝함과 동시에 적어도 하나의 제 2 레이저 빔 조사장치에 의해 발생되는 제 1 폭보다 넓은 제 2 레이저 빔을 이용하여 상기 기판 상에 패턴이 형성되지 않는 제 1 영역을 제외한 나머지 제 2 영역의 물질을 제거하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 1 항에 있어서,상기 오믹 컨택층 패턴을 제거하는 단계는 적어도 하나의 제 3 레이저 빔 조사장치에 의해 단계적으로 감소하는 파워를 가지도록 발생되는 제 3 레이저 빔을 상기 오믹 컨택층 패턴에 여러 차례 조사하여 상기 오믹 컨택층 패턴을 제거하는 것을 특징으로 하는 박막 트랜지스터 어레이의 제조방법.
- 제 2 항에 있어서,상기 통전 단계는 적어도 하나의 제 4 레이저 빔 조사장치에 의해 상기 제 1 내지 제 3 통전 공정 각각에 대응되도록 발생되는 제 4 내지 제 6 레이저 빔을 이용하여 상기 제 1 내지 제 3 통전 공정을 순차적으로 수행하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 2 항에 있어서,상기 통전 단계는 적어도 하나의 제 4 레이저 빔 조사장치에 의해 상기 제 1 통전 공정에 대응되도록 발생되는 제 4 레이저 빔과, 적어도 하나의 제 5 레이저 빔 조사장치에 의해 상기 제 2 통전 공정에 대응되도록 발생되는 제 5 레이저 빔 및 적어도 하나의 제 6 레이저 빔 조사장치에 의해 상기 제 3 통전 공정에 대응되도록 발생되는 제 6 레이저 빔을 이용하여 상기 제 1 내지 제 3 통전 공정 중 적어 도 2개의 통전 공정을 동시에 수행하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 3 항에 있어서,상기 컨택홀 형성 단계는 적어도 하나의 제 4 레이저 빔 조사장치에 의해 상기 제 1 내지 제 3 컨택홀 각각에 대응되도록 발생되는 제 4 내지 제 6 레이저 빔을 이용하여 상기 제 1 내지 제 3 컨택홀을 순차적으로 형성하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 3 항에 있어서,상기 컨택홀 형성 단계는 적어도 하나의 제 4 레이저 빔 조사장치에 의해 상기 제 1 컨택홀에 대응되도록 발생되는 제 4 레이저 빔과, 적어도 하나의 제 5 레이저 빔 조사장치에 의해 상기 제 2 컨택홀에 대응되도록 발생되는 제 5 레이저 빔 및 적어도 하나의 제 6 레이저 빔 조사장치에 의해 상기 제 3 컨택홀에 대응되도록 발생되는 제 6 레이저 빔을 이용하여 상기 제 1 내지 제 3 컨택홀 중 적어도 2개의 컨택홀을 동시에 형성하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 기판의 전면에 게이트 물질을 형성하는 게이트 물질 형성부;상기 게이트 물질을 패터닝하여 게이트 배선, 게이트 전극 패턴 및 게이트 패드전극 패턴을 포함하는 게이트 패턴을 형성하는 게이트 패턴 형성부;상기 게이트 패턴이 형성된 상기 기판의 전면에 게이트 절연막을 형성하는 게이트 절연막 형성부;상기 게이트 절연막 상에 반도체층 및 오믹 컨택층을 포함하는 반도체 물질을 형성하는 반도체 물질 형성부;상기 반도체층 및 상기 오믹 컨택층을 패터닝하여 상기 게이트 전극 상부에 반도체층 패턴 및 오믹 컨택층 패턴을 포함하는 반도체 패턴을 형성하는 반도체 패턴 형성부;상기 반도체 패턴이 형성된 상기 기판의 전면에 데이터 물질을 형성하는 데이터 물질 형성부;상기 데이터 물질을 패터닝하여 데이터 배선과 데이터 패드전극 패턴 및 상기 오믹 컨택층 패턴 상에 이격된 소스 전극 패턴 및 드레인 전극 패턴을 포함하는 데이터 패턴을 형성하는 데이터 패턴 형성부;상기 소스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 상기 오믹 컨택층 패턴을 제거하는 오믹 컨택층 제거부; 및상기 소스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 상기 오믹 컨택층 패턴이 제거된 상기 기판의 전면에 보호막을 형성하는 보호막 형성부를 포함하여 구성되며,상기 게이트 패턴 형성부; 상기 반도체 패턴 형성부; 상기 데이터 패턴 형성부; 및 상기 오믹 컨택층 패턴 제거부 중 적어도 하나는 레이저 빔을 이용한 레이 저 스크라이빙 공정을 통해 상기 패턴을 형성하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조장치.
- 제 10 항에 있어서,상기 보호막 상에 도전물질을 형성하는 도전물질 형성부;상기 도전물질을 패터닝하여 화소전극 패턴과 게이트 패드 패턴 및 데이터 패드 패턴을 형성하는 도전물질 패턴 형성부; 및상기 화소전극과 상기 소스 전극을 전기적으로 접속시키는 제 1 통전 공정과 상기 게이트 패드 패턴과 상기 게이트 패드전극 패턴을 전기적으로 접속시키는 제 2 통전 공정 및 상기 데이터 패드 패턴과 상기 데이터 패드전극 패턴을 전기적으로 접속시키는 제 3 통전 공정을 수행하는 통전 공정부를 포함하며,상기 도전물질 패턴 형성부 및 상기 통전 공정부 중 적어도 하나는 레이저 빔을 이용한 레이저 스크라이빙 공정을 통해 상기 패턴을 형성하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조장치.
- 제 10 항에 있어서,상기 보호막 상에 상기 소스 전극 패턴을 노출시키기 위한 제 1 컨택홀과 상기 게이트 패드전극 패턴을 노출시키기 위한 제 2 컨택홀 및 상기 데이터 패드전극 패턴을 노출시키기 위한 제 3 컨택홀을 형성하는 컨택홀 형성부;상기 제 1 내지 제 3 컨택홀이 형성된 상기 보호막 상에 도전물질을 형성하 는 도전물질 형성부; 및상기 도전물질을 패터닝하여 제 1 컨택홀을 통해 상기 소스 전극에 연결되는 화소전극 패턴, 상기 제 2 컨택홀을 통해 상기 게이트 패드전극 패턴에 연결되는 게이트 패드 패턴, 및 상기 제 3 컨택홀을 통해 상기 데이터 패드전극 패턴에 연결되는 데이터 패드 패턴을 형성하는 도전물질 패턴 형성부를 더 포함하여 이루어지며,상기 컨택홀 형성부 및 상기 도전물질 패턴 형성부 중 적어도 하나는 레이저 빔을 이용한 레이저 스크라이빙 공정을 통해 상기 패턴을 형성하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조장치.
- 제 11 항 또는 제 12 항에 있어서,상기 게이트 패턴 형성부; 상기 반도체 패턴 형성부; 상기 데이터 패턴 형성부; 및 상기 도전물질 패턴 형성부 중 적어도 하나는 적어도 하나의 제 1 레이저 빔 조사장치에 의해 발생되는 제 1 폭의 제 1 레이저 빔을 이용하여 상기 기판 상에 패턴이 형성될 제 1 영역의 물질을 패터닝함과 동시에 적어도 하나의 제 2 레이저 빔 조사장치에 의해 발생되는 제 1 폭보다 넓은 제 2 레이저 빔을 이용하여 상기 기판 상에 패턴이 형성되지 않는 제 1 영역을 제외한 나머지 제 2 영역의 물질을 제거하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조장치.
- 제 10 항에 있어서,상기 오믹 컨택층 패턴 형성부는 적어도 하나의 제 3 레이저 빔 조사장치에 의해 단계적으로 감소하는 파워를 가지도록 발생되는 제 3 레이저 빔을 상기 오믹 컨택층 패턴에 여러 차례 조사하여 상기 오믹 컨택층 패턴을 제거하는 것을 특징으로 하는 박막 트랜지스터 어레이의 제조장치.
- 제 11 항에 있어서,상기 통전 공정부는 적어도 하나의 제 4 레이저 빔 조사장치에 의해 상기 제 1 내지 제 3 통전 공정 각각에 대응되도록 발생되는 제 4 내지 제 6 레이저 빔을 이용하여 상기 제 1 내지 제 3 통전 공정을 순차적으로 수행함을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조장치.
- 제 11 항에 있어서,상기 통전 공정부는 적어도 하나의 제 4 레이저 빔 조사장치에 의해 상기 제 1 통전 공정에 대응되도록 발생되는 제 4 레이저 빔과, 적어도 하나의 제 5 레이저 빔 조사장치에 의해 상기 제 2 통전 공정에 대응되도록 발생되는 제 5 레이저 빔 및 적어도 하나의 제 6 레이저 빔 조사장치에 의해 상기 제 3 통전 공정에 대응되도록 발생되는 제 6 레이저 빔을 이용하여 상기 제 1 내지 제 3 통전 공정 중 적어도 2개의 통전 공정을 동시에 수행함을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조장치.
- 제 12 항에 있어서,상기 컨택홀 형성부는 적어도 하나의 제 4 레이저 빔 조사장치에 의해 상기 제 1 내지 제 3 컨택홀 각각에 대응되도록 발생되는 제 4 내지 제 6 레이저 빔을 이용하여 상기 제 1 내지 제 3 컨택홀을 순차적으로 형성하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조장치.
- 제 12 항에 있어서,상기 컨택홀 형성부는 적어도 하나의 제 4 레이저 빔 조사장치에 의해 상기 제 1 컨택홀에 대응되도록 발생되는 제 4 레이저 빔과, 적어도 하나의 제 5 레이저 빔 조사장치에 의해 상기 제 2 컨택홀에 대응되도록 발생되는 제 5 레이저 빔 및 적어도 하나의 제 6 레이저 빔 조사장치에 의해 상기 제 3 컨택홀에 대응되도록 발생되는 제 6 레이저 빔을 이용하여 상기 제 1 내지 제 3 컨택홀 중 적어도 2개의 컨택홀을 동시에 형성하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조장치.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080075662A KR101499651B1 (ko) | 2008-08-01 | 2008-08-01 | 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치 |
| TW098126000A TWI487032B (zh) | 2008-08-01 | 2009-07-31 | 薄膜電晶體陣列基板之製造方法與設備 |
| CN2009801375863A CN102171605B (zh) | 2008-08-01 | 2009-08-03 | 用于制造薄膜晶体管阵列基板的方法和装置 |
| US13/056,971 US8173457B2 (en) | 2008-08-01 | 2009-08-03 | Method and apparatus for manufacturing thin-film transistor array substrate |
| PCT/KR2009/004321 WO2010013985A2 (ko) | 2008-08-01 | 2009-08-03 | 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080075662A KR101499651B1 (ko) | 2008-08-01 | 2008-08-01 | 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100013914A true KR20100013914A (ko) | 2010-02-10 |
| KR101499651B1 KR101499651B1 (ko) | 2015-03-06 |
Family
ID=41610878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080075662A KR101499651B1 (ko) | 2008-08-01 | 2008-08-01 | 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8173457B2 (ko) |
| KR (1) | KR101499651B1 (ko) |
| CN (1) | CN102171605B (ko) |
| TW (1) | TWI487032B (ko) |
| WO (1) | WO2010013985A2 (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050089381A (ko) * | 2004-03-04 | 2005-09-08 | 삼성에스디아이 주식회사 | 액티브 매트릭스형 표시 장치의 제조방법 |
| KR101232736B1 (ko) * | 2009-10-01 | 2013-02-13 | 엘지디스플레이 주식회사 | 어레이 기판 |
| US10028394B2 (en) * | 2012-12-17 | 2018-07-17 | Intel Corporation | Electrical interconnect formed through buildup process |
| EP2754524B1 (de) | 2013-01-15 | 2015-11-25 | Corning Laser Technologies GmbH | Verfahren und Vorrichtung zum laserbasierten Bearbeiten von flächigen Substraten, d.h. Wafer oder Glaselement, unter Verwendung einer Laserstrahlbrennlinie |
| EP2781296B1 (de) | 2013-03-21 | 2020-10-21 | Corning Laser Technologies GmbH | Vorrichtung und verfahren zum ausschneiden von konturen aus flächigen substraten mittels laser |
| US8927069B1 (en) | 2013-10-02 | 2015-01-06 | Eritek, Inc. | Method and apparatus for improving radio frequency signal transmission through low-emissivity coated glass |
| US9517963B2 (en) | 2013-12-17 | 2016-12-13 | Corning Incorporated | Method for rapid laser drilling of holes in glass and products made therefrom |
| US11556039B2 (en) | 2013-12-17 | 2023-01-17 | Corning Incorporated | Electrochromic coated glass articles and methods for laser processing the same |
| TWI730945B (zh) | 2014-07-08 | 2021-06-21 | 美商康寧公司 | 用於雷射處理材料的方法與設備 |
| TWI659793B (zh) | 2014-07-14 | 2019-05-21 | 美商康寧公司 | 用於使用可調整雷射束焦線來處理透明材料的系統及方法 |
| EP3274306B1 (en) | 2015-03-24 | 2021-04-14 | Corning Incorporated | Laser cutting and processing of display glass compositions |
| KR102078294B1 (ko) | 2016-09-30 | 2020-02-17 | 코닝 인코포레이티드 | 비-축대칭 빔 스폿을 이용하여 투명 워크피스를 레이저 가공하기 위한 기기 및 방법 |
| EP3848333A1 (en) * | 2016-10-24 | 2021-07-14 | Corning Incorporated | Substrate processing station for laser-based machining of sheet-like glass substrates |
| US20180118602A1 (en) * | 2016-11-01 | 2018-05-03 | Corning Incorporated | Glass sheet transfer apparatuses for laser-based machining of sheet-like glass substrates |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100557499B1 (ko) * | 2002-12-31 | 2006-03-07 | 엘지.필립스 엘시디 주식회사 | 패턴형성방법 및 이를 이용한 액정표시소자와 그 제조방법 |
| KR20050105422A (ko) * | 2004-05-01 | 2005-11-04 | 엘지.필립스 엘시디 주식회사 | 액정표시패널 및 그 제조 방법 |
| KR101112547B1 (ko) * | 2005-01-18 | 2012-03-13 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법 |
| KR101127573B1 (ko) * | 2005-04-13 | 2012-03-23 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터의 제조방법 및 이에 의해 제조된 박막트랜지스터 |
| KR101211345B1 (ko) * | 2005-12-14 | 2012-12-11 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR20080062647A (ko) * | 2006-12-29 | 2008-07-03 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그의 제조방법 |
| KR101316791B1 (ko) * | 2007-01-05 | 2013-10-11 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 액정 표시 장치, 박막트랜지스터 기판의 제조 방법 |
-
2008
- 2008-08-01 KR KR1020080075662A patent/KR101499651B1/ko active IP Right Grant
-
2009
- 2009-07-31 TW TW098126000A patent/TWI487032B/zh not_active IP Right Cessation
- 2009-08-03 US US13/056,971 patent/US8173457B2/en not_active Expired - Fee Related
- 2009-08-03 CN CN2009801375863A patent/CN102171605B/zh not_active Expired - Fee Related
- 2009-08-03 WO PCT/KR2009/004321 patent/WO2010013985A2/ko active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| TW201007852A (en) | 2010-02-16 |
| CN102171605A (zh) | 2011-08-31 |
| CN102171605B (zh) | 2013-07-31 |
| WO2010013985A3 (ko) | 2010-06-10 |
| KR101499651B1 (ko) | 2015-03-06 |
| TWI487032B (zh) | 2015-06-01 |
| US20110143470A1 (en) | 2011-06-16 |
| US8173457B2 (en) | 2012-05-08 |
| WO2010013985A2 (ko) | 2010-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101499651B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치 | |
| US8278127B2 (en) | Method for manufacturing a thin-film transistor using a laser | |
| US9614102B2 (en) | Self-aligned metal oxide TFT with reduced number of masks and with reduced power consumption | |
| JP6001336B2 (ja) | 薄膜トランジスタ及びアレイ基板の製造方法 | |
| JP5588740B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板およびその製造方法 | |
| US11139364B2 (en) | Display panel and method of producing same | |
| KR101968115B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101447843B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치 | |
| KR101432716B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법 | |
| KR20110043374A (ko) | 플라스틱 기판을 이용한 표시장치 제조 방법 | |
| WO2017071233A1 (zh) | 制作阵列基板的方法和阵列基板 | |
| JP6521534B2 (ja) | 薄膜トランジスタとその作製方法、アレイ基板及び表示装置 | |
| KR20130109393A (ko) | 플렉서블 유기발광다이오드 표시장치 및 그 제조방법 | |
| JP2013012610A (ja) | 薄膜トランジスタおよびその製造方法 | |
| WO2018201709A1 (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
| EP3223315B1 (en) | Manufacturing method for array substrate and for display device | |
| KR20120043404A (ko) | 표시장치 및 이의 제조방법 | |
| KR20130134100A (ko) | 액티브 패턴 형성 방법, 이를 적용한 표시 기판 및 이의 제조 방법 | |
| US7682884B2 (en) | Method for fabricating pixel structure | |
| US7648865B1 (en) | Method for manufacturing pixel structure | |
| KR101531691B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치 | |
| KR101494152B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치 | |
| CN106298951B (zh) | 薄膜晶体管的制作方法 | |
| KR20100013900A (ko) | 박막 트랜지스터의 제조방법 및 제조장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20171226 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190104 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20200102 Year of fee payment: 6 |