KR20100001171A - Channel optimum method of tuner - Google Patents

Abstract

PURPOSE: A channel optimizing method of a tuner is provided to check performance of a tuner, thereby quickly and accurately finding an optimum frequency according to channels. CONSTITUTION: If digital broadcasting signals are received through an antenna, a filter(11) and an amplifying circuit(12) filters and amplifies signals of only desired bands. An MOPLL(Mixer Oscillator Phase Locked Loop)-IC(13) generates an IF signal. A tuning signal is outputted through a demodulator IC(14).

Description

튜너의 채널 최적화 방법{CHANNEL OPTIMUM METHOD OF TUNER}How to optimize your tuner channel {CHANNEL OPTIMUM METHOD OF TUNER}

본 발명은 튜너의 채널 최적화 방법에 관한 것이다.The present invention relates to a channel optimization method of a tuner.

일반적으로, 디지털텔레비전은 일정한 프리퀀시에 동조 되도록 유도 계수나 전기 용량을 조절하여 디지털방송신호를 선택적으로 수신하는 튜너가 포함되는데, 이러한 튜너는 최근 들어서 지상파신호는 물론, 위성신호 까지 처리하도록 구성되어 있다. In general, digital television includes a tuner for selectively receiving digital broadcast signals by adjusting induction coefficients or capacitances to be tuned to a predetermined frequency, and these tuners have recently been configured to process satellite signals as well as terrestrial signals. .

상기와 같은 튜너는 디지털방송신호가 안테나를 통해 수신 입력되면, 이를 필터 및 증폭회로를 통해 원하는 대역의 신호만을 필터링하고 증폭시켜 입력시킨다.　 그러면, 각각 동조 RF신호를 발진프리퀀시와 믹싱하여 중간프리퀀시신호를 생성하는 MOPLL-IC와 입력신호와 발진신호를 차감하여 입력신호를 0으로 변환시키는 제로중간주파회로를 거쳐 복조회로인 디모듈레이터IC를 통해 튜닝 신호를 출력한다. When the digital tuner receives the digital broadcast signal through an antenna, the tuner filters and amplifies only a signal of a desired band through a filter and an amplifier circuit. Then, the demodulator IC, which is a demodulation circuit, is passed through the MOPLL-IC, which generates the intermediate frequency signal by mixing the tuned RF signal with the oscillation frequency, and the zero-intermediate frequency circuit that converts the input signal to zero by subtracting the input signal and the oscillation signal. Outputs the tuning signal through

이때, 노이즈가 튜너의 성능에 영향을 주게 되는데, 이러한 노이즈로는 외부 노이즈와 내부 노이즈로 구분된다. At this time, the noise affects the performance of the tuner, which is divided into external noise and internal noise.

상기 외부 노이즈는 위성, 무선랜, 블루투스, 핸드폰 등의 신호를 들 수 있 으며, 내부 노이즈로는 시스템클럭(System clock)의 하모닉 프리퀀시(Harmonic frequency)를 들 수 있다. The external noise may be a signal of a satellite, a wireless LAN, a Bluetooth, a mobile phone, and the like, and the internal noise may be a harmonic frequency of a system clock.

종래에는 이러한 노이즈가 튜너에 영향을 미치는 것을 최소화하기 위해서, 원하는 채널의 프리퀀시가 시스템클럭의 하모닉 프리퀀시와 일치하면 시스템 클럭을 일정 스텝만큼 변경시키고, 외부 노이즈의 영향을 받는 채널의 튜닝 프리퀀시를 일정 스텝만큼 변경시킨다. Conventionally, in order to minimize the influence of such noise on the tuner, if the frequency of the desired channel matches the harmonic frequency of the system clock, the system clock is changed by a certain step, and the tuning frequency of the channel affected by external noise is constant by a certain step. Change as much as

그러나, 상기와 같은 종래 노이즈가 튜너에 영향을 미치는 것을 최소화하는 방법은, 노이즈를 유발하는 환경이 변경되었을 때, 기존의 세팅된 스텝값을 다시 검토하여 채널 별로 일일이 재설정해야하는 번거로움이 있다. However, in the conventional method of minimizing the influence of the noise on the tuner, when the noise-inducing environment is changed, it is cumbersome to re-examine the existing set step values by channel.

이로 인해, 문제 발생에서 문제 검토 및 문제 해결까지 걸리는 시간이 길어지는 문제점 즉, 문제 발생에 대한 신속한 대처 능력이 낮은 문제점이 있다.For this reason, there is a problem in that the time taken from problem occurrence to problem review and problem solving becomes long, that is, a problem of low ability to quickly cope with a problem occurrence.

본 발명의 일 실시예에 따른 튜너의 최적화 방법은 튜너의 성능을 체크하여 신속하고 정확하게 채널별로 최적의 프리퀀시를 찾을 수 있도록 한다.The tuner optimization method according to an embodiment of the present invention allows the tuner to find the optimum frequency for each channel quickly and accurately by checking the tuner performance.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자(이하 당업자)에게 명확하게 이해될 수 있을 것이다.Technical problems to be achieved by the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned above are provided to those skilled in the art (hereinafter, those skilled in the art) from the following description. It will be clearly understood.

본 발명의 일 실시예에 따른 본 발명의 일 실시예에 따른 튜너의 채널 최적화 방법은 튜너의 성능을 디모듈레이터IC에서 제공되는 BER(Bit Error Rate)값 및 C/N(Carrier/Noise)값으로 판단하고, 상기 값들을 사전에 설정된 기준값과 비교하여 상기 기준값에서 벗어날 경우, 시스템클럭과 튜닝프리퀀시를 가감하여 상기 기준값 이내로 교정한다.In the channel optimization method of the tuner according to an embodiment of the present invention, the performance of the tuner is determined by the BER (Bit Error Rate) value and C / N (Carrier / Noise) value provided by the demodulator IC. When the values deviate from the reference value by comparing the values with a preset reference value, the system clock and the tuning frequency are added or subtracted and corrected within the reference value.

본 발명의 실시예는 튜너의 성능을 체크하여 신속하고 정확하게 채널별로 최적의 프리퀀시를 찾을 수 있다.The embodiment of the present invention can check the performance of the tuner to find the optimum frequency for each channel quickly and accurately.

이하, 본 발명의 바람직한 실시예에 대하여 첨부도면을 참조하여 상세히 설명하기로 한다. 기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Specific details of other embodiments are included in the detailed description and the drawings. Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. Like reference numerals refer to like elements throughout.

도 1은 본 발명의 실시예에 따른 방법을 개략적으로 도시한 블럭도이고, 도 2는 본 발명의 실시예에 따른 제1방법을 보다 구체적으로 도시한 순서도이고, 도 3은 본 발명의 실시예에 따른 제2방법을 보다 구체적으로 도시한 순서도이고, 도 4는 본 발명의 실시예에 따른 제3방법을 보다 구체적으로 도시한 순서도1이며, 도 5는 본 발명의 실시예에 따른 제3방법을 보다 구체적으로 도시한 순서도2이다. 1 is a block diagram schematically showing a method according to an embodiment of the present invention, FIG. 2 is a flow chart more specifically showing a first method according to an embodiment of the present invention, and FIG. 3 is an embodiment of the present invention. 4 is a flowchart illustrating a second method according to an embodiment of the present invention in more detail. FIG. 4 is a flowchart illustrating a third method according to an embodiment of the present invention in more detail. FIG. 5 is a third method according to an embodiment of the present invention. 2 is a flowchart illustrating in more detail.

이와 같이 제시한 첨부 도면을 참고로 하여 본 발명을 설명하면 다음과 같 다. The present invention will be described below with reference to the accompanying drawings presented as above.

　먼저, 본 발명은 첨부 도면 도 1 및 도 2에 도시된 바와 같이, 튜너(10)의 성능을 디모듈레이터IC(14)에서 제공되는 BER값 및 C/N값으로 판단하고, 상기 값들을 사전에 설정된 기준값과 비교하여 기준값에서 벗어날 경우, 시스템클럭과 튜닝프리퀀시를 가감하여 기준값 이내로 교정하는 것일 수 있다. First, the present invention determines the performance of the tuner 10 as the BER value and C / N value provided by the demodulator IC 14, as shown in the accompanying drawings shown in Figs. When the deviation from the reference value compared to the reference value, the system clock and tuning frequency may be added or subtracted to calibrate within the reference value.

참고로, 상기 BER는 Bit Error Rate의 약자로서, 비트 오류율은 수신된 비트의 수에 대해 전달되는 과정에서 오류가 발생한 비트의 수를 나타낸 것으로, 다른 말로는 비트 오류 비율이라고도 하며, 상기 C/N은 Carrier/Noise의 약자로서, 반송파대 잡음비라고 한다. For reference, the BER is an abbreviation of Bit Error Rate, and the bit error rate indicates the number of bits in which an error has occurred in the process of being transmitted with respect to the number of bits received. Abbreviation for carrier / noise, called carrier-to-noise ratio.

여기서, 본 발명 중 상기 BER값과 C/N값은 디모듈레이터IC(14)에서 디지털 신호로 제공된다.　 Here, in the present invention, the BER value and the C / N value are provided as digital signals by the demodulator IC 14.

또한, 사전에 설정되는 BER와 C/N의 기준값은 장치적으로 요구되는 스펙 또는 소비자의 만족 정도를 산출한 근거에 의해 설정되는 값이다. In addition, the reference values of BER and C / N that are set in advance are values that are set on the basis of calculating specifications required by the device or the degree of customer satisfaction.

이때, 상기 디모듈레이터IC(14)에서 디지털 신호로 제공되는 BER값과 C/N값은 사전에 설정된 기준값과 프로그램 상의 비교기(15)를 통해 비교될 수 도 있고, OP-AMP와 같은 하드웨어적인 비교기를 통해 비교되어 정부를 판단할 수 있다. In this case, the BER value and the C / N value provided as a digital signal from the demodulator IC 14 may be compared with a preset reference value and a program comparator 15, or a hardware comparator such as an OP-AMP. It can be compared to judge the government.

한편, 본 발명 중 상기 시스템클럭은 시스템(예컨대, CPU) 타이밍의 기준이 되는 펄스 신호이며, 튜닝프리퀀시는 튜너의 선택 프리퀀시이다. Meanwhile, in the present invention, the system clock is a pulse signal which is a reference for system (eg, CPU) timing, and the tuning frequency is the selection frequency of the tuner.

본 발명을 실시예에 따라 구체적으로 설명하기에 앞서, 튜너의 동작을 간략히 설명하면, 디지털방송신호가 안테나를 통해 수신 입력되면, 이를 필터(11)와 증 폭회로(12)가 원하는 대역의 신호만을 필터링하고 증폭시킨다. Prior to describing the present invention in detail, the operation of the tuner will be briefly described. When a digital broadcast signal is received through an antenna, the filter 11 and the amplification circuit 12 signal the desired band. Only filter and amplify.

그러면, MOPLL-IC(13)가 동조 RF신호를 발진프리퀀시와 믹싱하여 중간프리퀀시신호를 생성하고, 제로중간주파회로(위성/지상파에 따라 다름)가 입력신호와 발진신호를 차감하여 입력신호를 0으로 변환시켜 복조회로인 디모듈레이터IC(14)를 통해 튜닝 신호를 출력한다. Then, the MOPLL-IC 13 mixes the tuned RF signal with the oscillation frequency to generate the intermediate frequency signal, and the zero intermediate frequency circuit (depending on the satellite / ground wave) subtracts the input signal and the oscillation signal to zero the input signal. And a tuning signal is output through the demodulator IC 14 which is a demodulation circuit.

다음으로는 본 발명의 실시예에 따른 튜너의 채널 최적화 방법을 구체적으로 설명하기로 한다. Next, a channel optimization method of the tuner according to an embodiment of the present invention will be described in detail.

먼저, 본 발명은 첨부 도면 도 2에 도시된 바와 같이, 튜너에서 채널을 검색하고, 튜너의 성능을 체크하는 제1-1단계(S11), 만약, 튜너의 성능이 나쁘면, 사전에 정해진 범위까지 스텝이 증가됐거나 더 이상 성능이 개선되지 않을 때까지 시스템클럭을 1스텝씩 증가시키면서 성능을 교정하는 제1-2단계(S12), 상기 제1-2단계(S12)에서도 튜너의 성능이 개선되지 않으면, 사전에 정해진 범위까지 스텝이 감소됐거나 더 이상 성능이 개선되지 않을 때까지 시스템클럭을 1스텝씩 감소시키면서 성능을 교정하는 제1-3단계(S13)로 진행될 수 있다. First, the present invention, as shown in Figure 2 of the accompanying drawings, the first step (S11) to search for the channel in the tuner, and check the performance of the tuner, if the performance of the tuner is bad, up to a predetermined range Tuner performance does not improve in steps 1-2 and S12 of calibrating the performance by increasing the system clock by one step until the step is increased or the performance is no longer improved. Otherwise, the process may proceed to the first to third steps S13 of correcting the performance while decreasing the system clock by one step until the step is reduced to a predetermined range or the performance is no longer improved.

다시 말해, 먼저, 제1-1단계(S11)에서 튜너에서 선택된 채널을 검색하고, 디모듈레이터IC에서 출력되는 BER값과 C/N값을 기준값과 비교하여 튜너의 성능을 체크한다. In other words, first, in step S1-1, the channel selected by the tuner is searched, and the performance of the tuner is checked by comparing the BER value and the C / N value output from the demodulator IC with a reference value.

이와 같이 체크하였을 때, 디모듈레이터IC에서 출력되는 BER값과 C/N값이 기준값과 비교하여 범위 안에 들지 않으면 튜너의 성능이 나쁜 것으로 판단한다. In this case, if the BER value and the C / N value output from the demodulator IC are not within the range compared to the reference value, the tuner performance is judged to be bad.

다음으로, 제1-2단계(S12)에서는 시스템클럭을 1스텝씩 증가시킨 후, BER값 과 C/N값을 기준값과 비교하여 튜너의 성능을 체크하고 이때 만약, 성능이 개선되면 사전에 정해진 범위까지 스텝이 증가됐거나 더 이상 성능이 개선되지 않을 때까지 스텝을 증가시키고, 만약 초기에 시스템클럭을 1스텝 증가 시켰을 때 성능이 개선되지 않으며, 바로 이전 스텝 상태로 돌아간다. Next, in step 1-2, the system clock is increased by one step, and then the performance of the tuner is checked by comparing the BER value and the C / N value with a reference value. Steps are increased until the range is increased or performance is no longer improved. If you initially increase the system clock by one step, the performance does not improve and returns to the previous step state.

다음으로, 제1-3단계(S13)에서는 상기 제2단계에서 바로 이전 스텝 상태로 돌아오면, 시스템클럭을 1스텝씩 감소시킨 후, BER값과 C/N값을 기준값과 비교하여 튜너의 성능을 체크하고 이때 만약, 성능이 개선되면 사전에 정해진 범위까지 스텝이 감소됐거나 더 이상 성능이 개선되지 않을 때까지 스텝을 감소시키고, 만약 초기에 시스템클럭을 1스텝 감소시켰을 때 성능이 개선되지 않으며, 바로 이전 스텝 상태로 돌아간다. Next, in step 1-3, when the system returns to the previous step state in the second step, the system clock is decreased by one step, and the performance of the tuner is compared by comparing the BER value and the C / N value with the reference value. If the performance is improved, the step is reduced to a predetermined range until the performance is improved or the step is decreased until the performance is no longer improved.If the system clock is reduced by one step initially, the performance is not improved. Return to the previous step state.

또한, 본 발명은 첨부 도면 도 3에 도시된 바와 같이, 튜너에서 채널을 검색하고, 튜너의 성능을 체크하는 제2-1단계(S21), 만약, 튜너의 성능이 나쁘면, 사전에 정해진 범위까지 스텝이 증가됐거나 더 이상 성능이 개선되지 않을 때까지 튜닝프리퀀시를 1스텝씩 증가시키면서 성능을 교정하는 제2-2단계(S22), 상기 제2-2단계(S22)에서도 튜너의 성능이 개선되지 않으면, 사전에 정해진 범위까지 스텝이 감소됐거나 더 이상 성능이 개선되지 않을 때까지 튜닝프리퀀시를 1스텝씩 감소시키면서 성능을 교정하는 제2-3단계(S23)로 진행될 수 있다. In addition, the present invention is a second step (S21) to search for the channel in the tuner, and check the performance of the tuner, as shown in Figure 3 of the accompanying drawings, if the performance of the tuner is bad, up to a predetermined range The performance of the tuner is not improved in steps 2-2 (S22) and 2-2 (S22) of correcting the performance while increasing the tuning frequency by 1 step until the step is increased or the performance is no longer improved. Otherwise, the process may proceed to the second to third steps S23 of correcting the performance while decreasing the tuning frequency by one step until the step is reduced to a predetermined range or the performance is no longer improved.

다시 말해, 먼저, 제2-1단계(S21)에서 튜너에서 선택된 채널을 검색하고, 디모듈레이터IC에서 출력되는 BER값과 C/N값을 기준값과 비교하여 튜너의 성능을 체크한다. In other words, first, the channel selected by the tuner is searched in step 2-1 (S21), and the performance of the tuner is checked by comparing a BER value and a C / N value output from the demodulator IC with a reference value.

이와 같이 체크하였을 때, 디모듈레이터IC에서 출력되는 BER값과 C/N값이 기준값과 비교하여 범위 안에 들지 않으면 튜너의 성능이 나쁜 것으로 판단한다. In this case, if the BER value and the C / N value output from the demodulator IC are not within the range compared to the reference value, the tuner performance is judged to be bad.

다음으로, 제2-2단계(S22)에서는 튜닝프리퀀시를 1스텝씩 증가시킨 후, BER값과 C/N값을 기준값과 비교하여 튜너의 성능을 체크하고 이때 만약, 성능이 개선되면 사전에 정해진 범위까지 스텝이 증가됐거나 더 이상 성능이 개선되지 않을 때까지 스텝을 증가시키고, 만약 초기에 튜닝프리퀀시를 1스텝 증가 시켰을 때 성능이 개선되지 않으면, 바로 이전 스텝 상태로 돌아간다. Next, in step 2-2 (S22), the tuning frequency is increased by one step, and then the performance of the tuner is checked by comparing the BER value and the C / N value with a reference value. Increment the step until the step has been increased to a range or no longer improves performance, and if performance is not improved by initially increasing the tuning frequency by one step, it returns to the previous step state.

다음으로, 제2-3단계(S23)에서는 상기 제2단계에서 바로 이전 스텝 상태로 돌아오면, 튜닝프리퀀시를 1스텝씩 감소시킨 후, BER값과 C/N값을 기준값과 비교하여 튜너의 성능을 체크하고 이때 만약, 성능이 개선되면 사전에 정해진 범위까지 스텝이 감소됐거나 더 이상 성능이 개선되지 않을 때까지 스텝을 감소시키고, 만약 초기에 튜닝프리퀀시를 1스텝 감소시켰을 때 성능이 개선되지 않으면, 바로 이전 스텝 상태로 돌아간다. Next, in step 2-3, when returning to the previous step state in the second step, the tuning frequency is decreased by one step, and the tuner performance is compared by comparing the BER value and the C / N value with the reference value. If the performance is improved, the step is reduced to a predetermined range until the performance is improved or the step is decreased until the performance is no longer improved, and if the performance is not improved when the tuning frequency is decreased by one step initially, Return to the previous step state.

또한, 본 발명은 첨부 도면 도 4 및 도 5에 도시된 바와 같이, 튜너에서 채널을 검색하고, 튜너의 성능을 체크하는 제1-1단계(S11), 만약, 튜너의 성능이 나쁘면, 사전에 정해진 범위까지 스텝이 증가됐거나 더 이상 성능이 개선되지 않을 때까지 시스템클럭을 1스텝씩 증가시키면서 성능을 교정하는 제1-2단계(S12), 상기 제1-2단계(S12)에서도 튜너의 성능이 개선되지 않으면, 사전에 정해진 범위까지 스텝이 감소됐거나 더 이상 성능이 개선되지 않을 때까지 시스템클럭을 1스텝씩 감소시키면서 성능을 교정하는 제1-3단계(S13),　 상기 제 1-3단계(S13) 진행 상태에서 튜너의 성능을 체크하는 제2-1단계(S21), 만약, 튜너의 성능이 나쁘면, 사전에 정해진 범위까지 스텝이 증가됐거나 더 이상 성능이 개선되지 않을 때까지 튜닝프리퀀시를 1스텝씩 증가시키면서 성능을 교정하는 제2-2단계(S22), 상기 제2-2단계(S22)에서도 튜너의 성능이 개선되지 않으면, 사전에 정해진 범위까지 스텝이 감소됐거나 더 이상 성능이 개선되지 않을 때까지 튜닝프리퀀시를 1스텝씩 감소시키면서 성능을 교정하는 제2-3단계(S23)로 진행될 수 있다. In addition, the present invention is the first step (S11) to search for the channel in the tuner, and check the performance of the tuner, as shown in Figures 4 and 5 of the accompanying drawings, if the performance of the tuner is bad, in advance Tuner performance in steps 1-2 and S12 that correct the performance by increasing the system clock by one step until the step is increased to a predetermined range or the performance is no longer improved. If this is not improved, the first to third steps (S13) of correcting the performance while reducing the system clock by one step until the step is reduced to a predetermined range or the performance is no longer improved, the first to the first step 1-3 (S13) Step 2-1 (S21) of checking the tuner performance in the progress state, if the tuner performance is bad, the tuning frequency is increased until the step is increased to a predetermined range or the performance is no longer improved. Performance in increments of 1 step. If the performance of the tuner does not improve in steps 2-2 and S22 of correcting, the tuning frequency is adjusted until the step is reduced to a predetermined range or the performance is no longer improved. In step S23, the performance may be corrected while decreasing by one step.

다시 말해, 제1-1단계(S11)에서 튜너에서 선택된 채널을 검색하고, 디모듈레이터IC에서 출력되는 BER값과 C/N값을 기준값과 비교하여 튜너의 성능을 체크한다. In other words, in step S1-1, the tuner selects a channel selected by the tuner, and compares the BER value and the C / N value output from the demodulator IC with a reference value to check the tuner performance.

이와 같이 체크하였을 때, 디모듈레이터IC에서 출력되는 BER값과 C/N값이 기준값과 비교하여 범위 안에 들지 않으면 튜너의 성능이 나쁜 것으로 판단한다. In this case, if the BER value and the C / N value output from the demodulator IC are not within the range compared to the reference value, the tuner performance is judged to be bad.

다음으로, 제1-2단계(S12)에서는 시스템클럭을 1스텝씩 증가시킨 후, BER값과 C/N값을 기준값과 비교하여 튜너의 성능을 체크하고 이때 만약, 성능이 개선되면 사전에 정해진 범위까지 스텝이 증가됐거나 더 이상 성능이 개선되지 않을 때까지 스텝을 증가시키고, 만약 초기에 시스템클럭을 1스텝 증가 시켰을 때 성능이 개선되지 않으면, 바로 이전 스텝 상태로 돌아간다. Next, in step 1-2, the system clock is increased by one step, and then the performance of the tuner is checked by comparing the BER value and the C / N value with a reference value. Increase the step until the range has been increased or no longer improves the performance. If the initial increase of the system clock does not improve the performance by one step, return to the previous step state.

다음으로, 제1-3단계(S13)에서는 상기 제2단계에서 바로 이전 스텝 상태로 돌아오면, 시스템클럭을 1스텝씩 감소시킨 후, BER값과 C/N값을 기준값과 비교하여 튜너의 성능을 체크하고 이때 만약, 성능이 개선되면 사전에 정해진 범위까지 스텝이 감소됐거나 더 이상 성능이 개선되지 않을 때까지 스텝을 감소시키고, 만약 초 기에 시스템클럭을 1스텝 감소시켰을 때 성능이 개선되지 않으면, 바로 이전 스텝 상태로 돌아간다. Next, in step 1-3, when the system returns to the previous step state in the second step, the system clock is decreased by one step, and the performance of the tuner is compared by comparing the BER value and the C / N value with the reference value. If the performance is improved, the step is reduced to a predetermined range or the step is decreased until the performance is no longer improved.If the performance is not improved when the system clock is reduced by one step at the beginning, Return to the previous step state.

다음으로, 제2-1단계에서는 상기 제1-3단계에서도 디모듈레이터IC에서 출력되는 BER값과 C/N값이 기준값과 비교하여 범위 안에 들지 않으면, 튜너의 성능이 개선되지 않은 것으로 판단한다. Next, in step 2-1, if the BER value and the C / N value output from the demodulator IC do not fall within the range compared to the reference value in step 1-3, it is determined that the performance of the tuner is not improved.

다음으로, 제2-2단계(S22)에서는 튜닝프리퀀시를 1스텝씩 증가시킨 후, BER값과 C/N값을 기준값과 비교하여 튜너의 성능을 체크하고 이때 만약, 성능이 개선되면 사전에 정해진 범위까지 스텝이 증가됐거나 더 이상 성능이 개선되지 않을 때까지 스텝을 증가시키고, 만약 초기에 튜닝프리퀀시를 1스텝 증가 시켰을 때 성능이 개선되지 않으며, 바로 이전 스텝 상태로 돌아간다. Next, in step 2-2 (S22), the tuning frequency is increased by one step, and then the performance of the tuner is checked by comparing the BER value and the C / N value with a reference value. Increase the step until the step is increased to the range or no longer improves the performance, and if you initially increase the tuning frequency by 1 step, the performance does not improve and returns to the previous step state.

다음으로, 제2-3단계(S23)에서는 상기 제2단계에서 바로 이전 스텝 상태로 돌아오면, 튜닝프리퀀시를 1스텝씩 감소시킨 후, BER값과 C/N값을 기준값과 비교하여 튜너의 성능을 체크하고 이때 만약, 성능이 개선되면 사전에 정해진 범위까지 스텝이 감소됐거나 더 이상 성능이 개선되지 않을 때까지 스텝을 감소시키고, 만약 초기에 튜닝프리퀀시를 1스텝 감소시켰을 때 성능이 개선되지 않으면, 바로 이전 스텝 상태로 돌아간다. Next, in step 2-3, when returning to the previous step state in the second step, the tuning frequency is decreased by one step, and the tuner performance is compared by comparing the BER value and the C / N value with the reference value. If the performance is improved, the step is reduced to a predetermined range until the performance is improved or the step is decreased until the performance is no longer improved, and if the performance is not improved when the tuning frequency is decreased by one step initially, Return to the previous step state.

상기에서, 시스템클럭의 스텝 증감을 통한 교정값은 디모듈레이터IC(14)로 입력되어 제로중간주파회로에서 출력되는 신호를 디지털신호로 변환하는 디모듈레이터IC(14)의 동작에 적용되며, 튜닝프리퀀시의 스텝 증감을 통한 교정값은 MOPLL-IC(13)로 입력되어 동조 RF신호를 발진프리퀀시와 믹싱하여 중간프리퀀시신호를 생 성하는 MOPLL-IC(13)의 동작에 적용된다.　 In the above, the correction value through the step increase and decrease of the system clock is applied to the operation of the demodulator IC 14 which converts the signal inputted to the demodulator IC 14 and output from the zero intermediate frequency circuit into a digital signal, and the step of the tuning frequency. The correction value through the increase and decrease is input to the MOPLL-IC (13) is applied to the operation of the MOPLL-IC (13) to generate the intermediate frequency signal by mixing the tuning RF signal with the oscillation frequency.

본 발명은 이와 같이 튜너의 성능을 체크하여 채널별로 최적의 프리퀀시를 교정하면서 찾을 수 있다.The present invention can be found while checking the tuner performance by calibrating the optimum frequency for each channel.

이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다. While the invention has been described and illustrated in connection with a preferred embodiment for illustrating the principles of the invention, the invention is not limited to the configuration and operation as such is shown and described.

오히려, 첨부된 청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다.Rather, those skilled in the art will appreciate that many modifications and variations of the present invention are possible without departing from the spirit and scope of the appended claims.

따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.Accordingly, all such suitable changes and modifications and equivalents should be considered to be within the scope of the present invention.

도 1은 본 발명의 실시예에 따른 방법을 개략적으로 도시한 블럭도. 1 is a block diagram schematically illustrating a method according to an embodiment of the invention.

도 2는 본 발명의 실시예에 따른 구성을 보다 개략적으로 도시한 순서도. Figure 2 is a flow chart illustrating schematically the configuration according to an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 제2방법을 보다 구체적으로 도시한 순서도. Figure 3 is a flow chart illustrating in more detail the second method according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 제3방법을 보다 구체적으로 도시한 순서도1. Figure 4 is a flow chart illustrating in more detail a third method according to an embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 제3방법을 보다 구체적으로 도시한 순서도2. Figure 5 is a flow chart illustrating in more detail a third method according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호 설명> <Description of Signs of Major Parts of Drawings>

10 : 튜너　　　　　　　　　　　　　　　　　　　　　　　　　　　　　 11 : 필터 10: tuner 11: filter

12 : 증폭회로　　　　　　　　　　　　　　　　　　　　　　　　　 13 : MOPLL-IC 12: Amplification circuit 13: MOPLL-IC

14 : 디모듈레이터IC　　　　　　　　　　　　　　　　　　　 15 : 비교기14: demodulator IC 15: comparator

Claims (4)

튜너의 성능을 디모듈레이터IC에서 제공되는 BER(Bit Error Rate)값 및 C/N(Carrier/Noise)값으로 판단하고, 상기 값들을 사전에 설정된 기준값과 비교하여 상기 기준값에서 벗어날 경우, 시스템클럭과 튜닝프리퀀시를 가감하여 상기 기준값 이내로 교정하는 튜너의 채널 최적화 방법.The performance of the tuner is determined by the BER (Bit Error Rate) value and C / N (Carrier / Noise) value provided by the demodulator IC, and the values are compared with a preset reference value to deviate from the reference value. A channel optimization method of a tuner that modulates a frequency and corrects it within the reference value. 제 1항에 있어서, The method of claim 1, 상기 교정방법은 튜너에서 채널을 검색하고, 튜너의 성능을 체크하는 제1-1단계; The calibration method includes steps 1-1 to search for a channel in a tuner and check the performance of the tuner; 튜너의 성능이 나쁘면, 사전에 정해진 범위까지 스텝이 증가됐거나 더 이상 성능이 개선되지 않을 때까지 시스템클럭을 1스텝씩 증가시키면서 성능을 교정하는 제1-2단계; If the tuner is poor in performance, steps 1-2 to correct the performance while increasing the system clock by one step until the step is increased to a predetermined range or the performance is no longer improved; 상기 제1-2단계에서도 튜너의 성능이 개선되지 않으면, 사전에 정해진 범위까지 스텝이 감소됐거나 더 이상 성능이 개선되지 않을 때까지 시스템클럭을 1스텝씩 감소시키면서 성능을 교정하는 제1-3단계로 진행되는 것을 특징으로 하는 튜너의 채널 최적화 방법.If the performance of the tuner is not improved in the first to second stages as well, the first to third stages of correcting the performance while reducing the system clock by one step until the step is reduced to a predetermined range or the performance is no longer improved. Tuner channel optimization method characterized in that proceeds to. 제 1항에 있어서, The method of claim 1, 상기 교정방법은 튜너에서 채널을 검색하고, 튜너의 성능을 체크하는 제2-1 단계; The calibration method includes steps 2-1 of searching for a channel in a tuner and checking a tuner performance; 튜너의 성능이 나쁘면, 사전에 정해진 범위까지 스텝이 증가됐거나 더 이상 성능이 개선되지 않을 때까지 튜닝프리퀀시를 1스텝씩 증가시키면서 성능을 교정하는 제2-2단계; If the performance of the tuner is bad, step 2-2 of correcting the performance by increasing the tuning frequency by one step until the step is increased to a predetermined range or the performance is no longer improved; 상기 제2-2단계에서도 튜너의 성능이 개선되지 않으면, 사전에 정해진 범위까지 스텝이 감소됐거나 더 이상 성능이 개선되지 않을 때까지 튜닝프리퀀시를 1스텝씩 감소시키면서 성능을 교정하는 제2-3단계로 진행되는 것을 특징으로 하는 튜너의 채널 최적화 방법.If the performance of the tuner is not improved even in the second to second steps, the second to third steps are performed to calibrate the performance while decreasing the tuning frequency by one step until the step is reduced to a predetermined range or the performance is no longer improved. Tuner channel optimization method characterized in that proceeds to. 제 1항에 있어서, The method of claim 1, 상기 교정방법은 튜너에서 채널을 검색하고, 튜너의 성능을 체크하는 제1-1단계; The calibration method includes steps 1-1 to search for a channel in a tuner and check the performance of the tuner; 튜너의 성능이 나쁘면, 사전에 정해진 범위까지 스텝이 증가됐거나 더 이상 성능이 개선되지 않을 때까지 시스템클럭을 1스텝씩 증가시키면서 성능을 교정하는 제1-2단계; If the tuner is poor in performance, steps 1-2 to correct the performance while increasing the system clock by one step until the step is increased to a predetermined range or the performance is no longer improved; 상기 제1-2단계에서도 튜너의 성능이 개선되지 않으면, 사전에 정해진 범위까지 스텝이 감소됐거나 더 이상 성능이 개선되지 않을 때까지 시스템클럭을 1스텝씩 감소시키면서 성능을 교정하는 제1-3단계; If the performance of the tuner is not improved in the first to second stages as well, the first to third stages of correcting the performance while reducing the system clock by one step until the step is reduced to a predetermined range or the performance is no longer improved. ; 상기 제 1-3단계 진행 상태에서 튜너의 성능을 체크하는 제2-1단계; Steps 2-1 to check the performance of the tuner in the first 1-3 steps; 튜너의 성능이 나쁘면, 사전에 정해진 범위까지 스텝이 증가됐거나 더 이상 성능이 개선되지 않을 때까지 튜닝프리퀀시를 1스텝씩 증가시키면서 성능을 교정하는 제2-2단계; If the performance of the tuner is bad, step 2-2 of correcting the performance by increasing the tuning frequency by one step until the step is increased to a predetermined range or the performance is no longer improved; 상기 제2-2단계에서도 튜너의 성능이 개선되지 않으면, 사전에 정해진 범위까지 스텝이 감소됐거나 더 이상 성능이 개선되지 않을 때까지 튜닝프리퀀시를 1스텝씩 감소시키면서 성능을 교정하는 제2-3단계로 진행되는 것을 특징으로 하는 튜너의 채널 최적화 방법.If the performance of the tuner is not improved even in the second to second steps, the second to third steps are performed to calibrate the performance while decreasing the tuning frequency by one step until the step is reduced to a predetermined range or the performance is no longer improved. Tuner channel optimization method characterized in that proceeds to.

Images