KR100281360B1 - Weak Field Compensator for Phase-locked Loop FM / AM Tuner - Google Patents
Weak Field Compensator for Phase-locked Loop FM / AM Tuner Download PDFInfo
- Publication number
- KR100281360B1 KR100281360B1 KR1019980047730A KR19980047730A KR100281360B1 KR 100281360 B1 KR100281360 B1 KR 100281360B1 KR 1019980047730 A KR1019980047730 A KR 1019980047730A KR 19980047730 A KR19980047730 A KR 19980047730A KR 100281360 B1 KR100281360 B1 KR 100281360B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- tuning
- digital
- circuit
- frequency
- Prior art date
Links
- 230000005684 electric field Effects 0.000 claims abstract description 38
- 230000010355 oscillation Effects 0.000 claims description 28
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 abstract description 7
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
- H03J3/28—Continuous tuning of more than one resonant circuit simultaneously, the tuning frequencies of the circuits having a substantially constant difference throughout the tuning range
- H03J3/30—Arrangements for ensuring tracking with variable inductors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
Abstract
튜닝회로와 혼합기의 동조출력을 각가 독립적으로 제어할 수 있고 특히 튜너장치가 약전계지역에 진입시에도 자동적으로 실용감도를 증가시켜 음질의 저하를 방지할 수 있는 위상동기루프(PLL) 에프엠/에이엠(FM/AM) 튜너의 약전계 보상장치가 개시된다. 마이콤으로부터 제1튜닝회로, 제2튜닝회로 및 혼합기에 제어전압을 제공함에 있어서 마이콤과 제1튜닝회로, 마이콤과 제2튜닝회로 및 마이콤과 혼합기 사이에 각각 디지털/아날로그 변환기(DAC)를 개재시킨다. 마이콤은 또한 신호계측부(Signal Meter)의 출력신호(SM)의 출력전압을 체크하여 튜너장치가 약전계지역에 위치한 경우 이를 검출한다. 약전계지역일 경우, 소정의 시간동안 디지털/아날로그변환기의 제어레지스터의 값을 현재 설정된 값을 기준으로 상하로 소정크기의 값만큼 가감함과 동시에, 전계강도신호(SM)의 출력레벨을 체크하여 그 값이 최대가 되게 하는 최대출력 디지털 값을 검출한다. 검출이 완료된 후, 마이콤은 최대출력 디지털값을 디지털/아날로그변환기에 제공한다. 이에 의해 약전계는 보상되어 전계강도신호(SM)가 최대값이 되며, 이때 각각의 디지털/아날로그 변환기(DAC)는 마이콤에 의해 독립적으로 제어된다.The tuning output of the tuning circuit and mixer can be controlled independently by each phase. Especially, when the tuner device enters the weak electric field area, the phase synchronization loop (PLL) FM / AM) Tuner weak field compensation device is disclosed. A digital-to-analog converter (DAC) is interposed between the microcomputer and the first tuning circuit, the microcomputer and the second tuning circuit, and the microcomputer and the mixer in providing control voltages from the microcomputer to the first tuning circuit, the second tuning circuit, and the mixer. . The microcomputer also checks the output voltage of the output signal SM of the signal meter to detect when the tuner device is located in the weak field region. In the case of the weak electric field, the control register value of the digital / analog converter is increased or decreased by a predetermined size up and down based on the currently set value, and the output level of the electric field strength signal SM is checked for a predetermined time. Detect the maximum output digital value that causes the value to be maximum. After the detection is completed, the microcomputer provides the maximum output digital value to the digital / analog converter. As a result, the weak electric field is compensated so that the electric field strength signal SM becomes the maximum value, and each digital-to-analog converter DAC is independently controlled by the microcomputer.
Description
본 발명은 오디오 시스템의 라디오방송프로그램의 수신장치에 관한 것으로서, 보다 상세하게는 위상동기루프(Phase Locked Loop : 이하 PLL 이라 함) FM/AM 튜너회로의 약전계 보상장치에 관한 것이다.The present invention relates to an apparatus for receiving a radio broadcast program of an audio system, and more particularly, to a weak field compensation device of a phase locked loop (hereinafter referred to as a PLL) FM / AM tuner circuit.
튜너회로는 일반적으로 안테나로 수신한 무선신호의 선국이나 동조조작 즉, 수신되는 라디오신호의 원하는 채널을 선택하고 또 이 채널의 신호 주파수를 중간주파수로 변환하는 구실을 하는 것으로서, 오디오 시스템의 수신장치에 종래에 적용된 FM/AM 튜닝회로의 구성을 도 1에 도시하고 있다.The tuner circuit generally serves to tune or tune a radio signal received by an antenna, that is, to select a desired channel of a received radio signal and to convert the signal frequency of the channel into an intermediate frequency. Fig. 1 shows the configuration of a conventional FM / AM tuning circuit.
도 1에서, 안테나(10)를 통해 수신된 라디오신호는 제1튜닝회로(12)를 거치면서 특정주파수의 신호만이 선택적으로 동조되고, 동조된 신호는 고주파증폭회로(14)에 의해 저잡음의 고주파증폭이 이루어진다. 고주파증폭된 신호는 다시 제2튜닝회로(16)를 거치면서 특정 주파수로 다시 동조된다. 제2동조회로(16)에 의해 선택된 방송신호를 중간주파수신호로 변환하기 위해서는 선택한 방송신호의 주파수보다 소정 주파수만큼 더 높은 고주파신호를 수신기의 국부발진회로(20)에서 발생시켜야 하며 이를 중간주파수신호로 변환시키는 것이 혼합기(18)이다. 그리고 상기 제1튜닝회로(12), 제2튜닝회로(16) 및 발진회로(20)에는 튜닝에 필요한 튜닝제어전압(Vt)가 제공되어야 하는데, 이는 제어회로 기능을 하는 마이콤(22)에 의해 제공된다.In FIG. 1, the radio signal received through the antenna 10 is selectively tuned to the signal of a specific frequency while passing through the first tuning circuit 12, and the tuned signal is low noise by the high frequency amplification circuit 14. High frequency amplification is achieved. The high frequency amplified signal is again tuned to a specific frequency while passing through the second tuning circuit 16. In order to convert the broadcast signal selected by the second tuning circuit 16 into an intermediate frequency signal, a high frequency signal higher by a predetermined frequency than the frequency of the selected broadcast signal must be generated in the local oscillation circuit 20 of the receiver, and the intermediate frequency is generated. It is the mixer 18 that converts the signal. The first tuning circuit 12, the second tuning circuit 16, and the oscillation circuit 20 should be provided with a tuning control voltage Vt necessary for tuning, which is provided by the microcomputer 22 functioning as a control circuit. Is provided.
그러나, 상기 제1튜닝회로(12)와 상기 제2튜닝회로(16)의 출력전압이 오직 마이콤(22)에 의해 제공되는 튜닝제어전압(Vt)에만 의존하므로 항상 미세한 트래킹에러가 발생하는 문제점이 있었다.However, since the output voltages of the first tuning circuit 12 and the second tuning circuit 16 depend only on the tuning control voltage Vt provided by the microcomputer 22, there is always a problem that a fine tracking error occurs. there was.
한편, 자동차가 주변의 지형지물 등 주변조건에 따라 안테나에 수신되는 전계강도가 약한 약전계지역에 위치하고 있는 경우에는, 오디오 시스템의 튜너장치에서 수신되는 방송신호는 그 수신감도가 현저하게 떨어져 오디오의 음질저하가 발생하는 문제가 있다.On the other hand, when the vehicle is located in a weak field where the electric field strength received by the antenna is weak depending on the surrounding features such as the surrounding features, the broadcast signal received from the tuner device of the audio system is significantly reduced in reception sensitivity. There is a problem that sound degradation occurs.
본 발명은 상기와 같은 문제점을 극복하기 위해 안출된 것으로서, 튜닝회로와 혼합기의 동조출력을 각가 독립적으로 제어할 수 있고 특히 튜너장치가 약전계지역에 진입시에도 자동적으로 실용감도를 증가시켜 음질의 저하를 방지할 수 있는 장치를 제공함을 목적으로 한다.The present invention has been made to overcome the above problems, each of which can independently control the tuning output of the tuning circuit and the mixer, and especially when the tuner device enters the weak field area automatically decreases the sound quality by increasing the practical sensitivity It is an object of the present invention to provide a device that can prevent the.
위와 같은 목적을 달성하기 위한 본 발명의 기술적 사상은, 마이콤으로부터 제1튜닝회로, 제2튜닝회로 및 혼합기에 제어전압을 제공함에 있어서 마이콤과 제1튜닝회로, 마이콤과 제2튜닝회로 및 마이콤과 혼합기 사이에 각각 디지털/아날로그 변환기(DAC)를 개재시키는 한편, 상기 마이콤은 또한 신호계측부(Signal Meter)의 출력신호(SM)의 출력전압을 체크하여 튜너장치가 약전계지역에 위치한 경우 이를 검출하여 약전계를 보상하여 상기 출력신호(SM)가 최대값이 되도록 각각의 디지털/아날로그 변환기(DAC)를 독립적으로 제어할 수 있게 한다.The technical idea of the present invention for achieving the above object is, in providing the control voltage from the microcomputer to the first tuning circuit, the second tuning circuit and the mixer, the microcomputer and the first tuning circuit, the microcomputer and the second tuning circuit and the microcomputer and While interposing a mixer with a digital-to-analog converter (DAC), the microcomputer also checks the output voltage of the output signal SM of the signal meter and detects when the tuner device is located in the weak field region. By compensating for the weak electric field, each digital-to-analog converter DAC can be controlled independently so that the output signal SM reaches a maximum value.
본 발명에 따른 오디오 시스템의 FM/AM 튜너회로의 약전계 보상장치의 바람직한 일실시예는 안테나를 통해 수신된 무선주파수 방송신호들중 특정 주파수대역의 신호만을 공진시켜 제1동조신호를 출력하고, 동조주파수는 제1동조제어전압의 크기에 의해 결정되는 제1튜닝회로;A preferred embodiment of the weak field compensation device of the FM / AM tuner circuit of the audio system according to the present invention is to output a first tuning signal by resonating only a signal of a specific frequency band of the radio frequency broadcast signals received through the antenna, A first tuning circuit whose tuning frequency is determined by the magnitude of the first tuning control voltage;
상기 제1튜닝회로의 출력단에 연결되고, 상기 제1동조신호를 고주파 증폭시키는 증폭회로;An amplification circuit connected to an output terminal of the first tuning circuit and configured to amplify the first tuning signal with high frequency;
상기 증폭회로의 출력단에 연결되고, 상기 증폭회로에서 출력되는 증폭신호를 공진시켜 제2동조신호를 출력하고, 동조주파수는 제2동조제어전압의 크기에 의해 결정되는 제2튜닝회로;A second tuning circuit connected to an output terminal of the amplifying circuit and resonating an amplified signal output from the amplifying circuit to output a second tuning signal, the tuning frequency being determined by a magnitude of a second tuning control voltage;
상기 제2동조신호와 국부발진신호의 주파수를 비교하여 차주파수에 해당하는 중간주파수(IF)신호를 출력하고, 상기 중간주파수(IF)신호의 출력특성은 제어전압에 의해 결정되는 혼합기;A mixer comparing the frequency of the second tuning signal with the local oscillation signal and outputting an intermediate frequency (IF) signal corresponding to a difference frequency, wherein an output characteristic of the intermediate frequency (IF) signal is determined by a control voltage;
발진제어전압을 제공받아 국부발진신호를 출력하여 상기 혼합기에 제공하며, 상기 국부발진신호는 동조주파수와 상기 중간주파수(IF)의 합인 주파수로 발진하는 국부발진회로;A local oscillation circuit receiving an oscillation control voltage and outputting a local oscillation signal to provide to the mixer, wherein the local oscillation signal oscillates at a frequency equal to the sum of a tuning frequency and the intermediate frequency IF;
상기 중간주파수(IF)신호를 증폭하는 중간주파증폭기;An intermediate frequency amplifier for amplifying the intermediate frequency (IF) signal;
상기 중간주파증폭기의 출력신호로부터 특정주파수의 반송파성분의 신호를 제거하여 오디오주파수(AF) 신호를 출력하는 쿼드검출기(QUAD Detector);A quad detector which removes a signal of a carrier component of a specific frequency from the output signal of the intermediate frequency amplifier and outputs an audio frequency (AF) signal;
입력되는 제1 디지털값에 대응되는 크기의 아날로그신호를 상기 제1 동조제어전압으로 변환하여 상기 제1 튜닝회로에 제공하는 제1 디지털/아날로그변환기;A first digital / analog converter for converting an analog signal having a magnitude corresponding to an input first digital value into the first tuning control voltage and providing the first tuning circuit to the first tuning circuit;
입력되는 제2 디지털값에 대응되는 크기의 아날로그신호를 상기 제2 동조제어전압으로 변환하여 상기 제2 튜닝회로에 제공하는 제2 디지털/아날로그변환기;A second digital / analog converter for converting an analog signal having a magnitude corresponding to an input second digital value into the second tuning control voltage and providing the second tuning circuit to the second tuning circuit;
입력되는 제3 디지털값에 대응되는 크기의 아날로그신호를 상기 제어전압으로 변환하여 상기 혼합기에 제공하는 제3 디지털/아날로그변환기; 및A third digital / analog converter for converting an analog signal having a magnitude corresponding to an input third digital value into the control voltage and providing the same to the mixer; And
상기 국부발진회로에 연결되어 상기 국부발진신호를 입력받고 상기 발진제어전압을 제공하고, 상기 제1, 제2, 제3 디지털/아날로그변환기 및 상기 쿼드검출기에 각각 연결되며, 상기 쿼드검출기로부터 상기 무선주파수 방송신호의 전계강도를 나타내는 전계강도신호(SM)를 입력받아 상기 전계강도신호(SM)의 레벨을 소정레벨의 기준값과 비교하여 수신된 상기 무선주파수 방송신호가 약전계인지를 판별하고, 약전계로 판단되는 경우 상기 제1, 제2 및 제3 디지털값을 소정크기만큼 가감하면서 상기 전계강도신호(SM)의 출력이 최대가 되는 제1, 제2 및 제3 디지털값을 찾아 그 값을 상기 제1, 제2 및 제3 디지털/아날로그변환기에 제공하는 제어부를 구비함을 특징으로 한다.Connected to the local oscillator circuit to receive the local oscillation signal and provide the oscillation control voltage, and are respectively connected to the first, second and third digital / analog converters and the quad detector, respectively, from the quad detector to the wireless The electric field strength signal SM indicating the electric field strength of the frequency broadcast signal is input, and the level of the electric field strength signal SM is compared with a reference value of a predetermined level to determine whether the received radio frequency broadcast signal is a weak electric field. If it is determined that the system is determined to be the first, second and third digital value by a predetermined size, the first, second and third digital value that the output of the electric field strength signal SM is maximized, and the value And a control unit provided to the first, second, and third digital / analog converters.
도1은 오디오장치에 있어서 종래의 PLL FM/AM 튜너회로의 구성을 나타낸 블록도이다.Fig. 1 is a block diagram showing the configuration of a conventional PLL FM / AM tuner circuit in an audio device.
도2는 본 발명에 의한 디지털/아날로그변환기를 구비한 PLL FM/AM 튜너회로의 구성을 나타낸 블록도이다.2 is a block diagram showing the configuration of a PLL FM / AM tuner circuit having a digital / analog converter according to the present invention.
도3은 본 발명에 의한 튜너회로에 있어서 제어수단인 마이콤에 의해 디지털/아날로그변환기의 출력을 제어하는 방법을 도시한 흐름도이다.3 is a flowchart showing a method of controlling the output of a digital / analog converter by a microcomputer as a control means in the tuner circuit according to the present invention.
도4는 약전계처리를 위해 디지털/아날로그변환기의 제어전압을 변화시켰을 때 이에 대응된 전계강도신호(SM)의 변화추이를 도시한 그래프이다.4 is a graph showing a change trend of the electric field strength signal SM corresponding to the change in the control voltage of the digital / analog converter for weak field processing.
** 도면의 주요부분에 대한 부호의 설명 **** Explanation of symbols for main parts of drawings **
30...제1튜닝회로 32...고주파증폭회로30 1st tuning circuit 32 High frequency amplification circuit
34...제2튜닝회로 36...혼합기34 2nd tuning circuit 36 Mixer
38...중간주파증폭회로 40...쿼드검출회로38.Medium frequency amplifier circuit 40.Quad detection circuit
42...제1디지털/아날로그변환기 44...제2디지털/아날로그변환기42 first digital to analog converter 44 second digital to analog converter
46...제3디지털/아날로그변환기 48...발진회로46 ... 3rd digital / analog converter 48 ... oscillator circuit
50...제어회로(마이콤)50 ... control circuit (microcom)
이하, 본 발명의 바람직한 일실시예에 따른 오디오시스템의 FM/AM 튜너장치를 첨부된 도면을 참조하여 상세히 기술한다.Hereinafter, an FM / AM tuner device of an audio system according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
본 발명에 의한 튜너회로의 구성을 설명하면, 안테나(10), 제1 튜닝회로(30), 고주파증폭회로(32), 제2 튜닝회로(34), 혼합기(36), 중간주파증폭회로(38) 및 쿼드검출회로(40)가 순차적으로 연결되고, 상기 제1튜닝회로(30), 상기 제2튜닝회로(34) 및 상기 혼합기(36)에는 각각 제1 디지털/아날로그변환기(42), 제2 디지털/아날로그변환기(44) 및 제3 디지털/아날로그변환기(46)가 연결된다. 상기 제1 디지털/아날로그변환기(42), 제2 디지털/아날로그변환기(44) 및 제3 디지털/아날로그변환기(46) 각각에 제어회로(50)가 연결된다. 상기 제어회로(50)는 상기 쿼드검출회로(40)의 전계강도신호(Signal Meter : SM)단자와 결합된다. 상기 혼합기(36)에는 국부발진회로(48)가 결합되며, 상기 국부발진회로(48)는 상기 제어회로(50)와 위상동기루프(Phase Locked Loop : PLL)를 형성하도록 결합된다. 상기 제어회로(50)는 마이콤으로 구현될 수 있다.Referring to the configuration of the tuner circuit according to the present invention, the antenna 10, the first tuning circuit 30, the high frequency amplifier circuit 32, the second tuning circuit 34, the mixer 36, the intermediate frequency amplifier circuit ( 38) and the quadrature detection circuit 40 are sequentially connected, and the first digital to analog converter 42, the first tuning circuit 30, the second tuning circuit 34 and the mixer 36, respectively. The second digital / analog converter 44 and the third digital / analog converter 46 are connected. A control circuit 50 is connected to each of the first digital / analog converter 42, the second digital / analog converter 44, and the third digital / analog converter 46. The control circuit 50 is coupled to an electric field strength signal (SM) terminal of the quad detection circuit 40. A local oscillation circuit 48 is coupled to the mixer 36, and the local oscillation circuit 48 is coupled to form a phase locked loop (PLL) with the control circuit 50. The control circuit 50 may be implemented as a microcomputer.
각 구성요소들의 작용을 설명하면, 상기 제1 튜닝회로(30)는 안테나(10)를 통해 전달되는 무선주파수 방송신호들중 특정 주파수대역의 신호만을 공진시켜 원하는 주파수의 제1 동조신호를 출력한다. 상기 제1동조신호는 상기 제1 디지털/아날로그변환기(42)에서 제공되는 아날로그 제어전압에 의해 그 출력특성이 달라진다.Referring to the operation of each component, the first tuning circuit 30 outputs a first tuning signal of a desired frequency by resonating only a signal of a specific frequency band among radio frequency broadcasting signals transmitted through the antenna 10. . The output characteristic of the first tuned signal is changed by an analog control voltage provided from the first digital-to-analog converter 42.
상기 동조신호는 고주파증폭회로(32)를 거치면서 증폭되고, 상기 제2튜닝회로(34)에 의해 다시 한번 공진되어 제2 동조신호로 출력된다. 상기 제2 튜닝회로(34)의 경우에도, 상기 제2 디지털/아날로그변환기(34)로부터 동조제어전압을 제공받으며 이 동조제어전압 또한 상기 제어회로(50)에서 제공되는 값에 의해 제어된다. 오디오 시스템의 경우 동조과정에서 점화노이즈에 의한 영향을 최소화할 필요에 의해 일반적으로 이와 같이 2단계의 동조과정을 거친다.The tune signal is amplified while passing through the high frequency amplification circuit 32, and is resonated by the second tuning circuit 34 to be output as a second tune signal. Also in the case of the second tuning circuit 34, a tuning control voltage is received from the second digital / analog converter 34, and the tuning control voltage is also controlled by a value provided by the control circuit 50. In the case of an audio system, a two-step tuning process is generally performed by minimizing the influence of ignition noise during the tuning process.
상기 제2 튜닝회로에서 출력되는 상기 제2동조신호와 상기 국부발진회로(48)에서 출력되는 국부발진신호는 상기 혼합기(36)에 인가된다. 혼합기(36)는 위 두 신호의 주파수를 비교하여 차주파수에 해당하는 중간주파수(IF)신호를 출력한다. 상기 혼합기(36)도 상기 제3 디지털/아날로그변환기(46)에서 제공되는 제어전압에 따라 상기 중간주파수(IF)신호를 생성시킨다.The second tuning signal output from the second tuning circuit and the local oscillation signal output from the local oscillation circuit 48 are applied to the mixer 36. The mixer 36 compares the frequencies of the two signals and outputs an intermediate frequency (IF) signal corresponding to the difference frequency. The mixer 36 also generates the intermediate frequency IF signal according to the control voltage provided from the third digital-to-analog converter 46.
한편, 국부발진회로(48)는 상기 제어회로(50)로부터 발진제어전압을 제공받아 동조주파수와 상기 중간주파수(IF)의 합인 주파수로 발진하는 발진신호를 생성한다. 상기 발진신호는 중간주파수(IF)신호의 추출을 위해 상기 혼합기(36)에 제공됨과 동시에 상기 제어회로(50)에도 피드백시켜 위상동기루프를 형성하므로써 발진신호의 위상특성을 안정화하여 상기 중간주파수(IF)신호의 특성을 양호하게 얻도록 한다.On the other hand, the local oscillation circuit 48 receives the oscillation control voltage from the control circuit 50 and generates an oscillation signal oscillating at a frequency that is the sum of the tuning frequency and the intermediate frequency IF. The oscillation signal is provided to the mixer 36 to extract an intermediate frequency (IF) signal and is fed back to the control circuit 50 to form a phase synchronization loop, thereby stabilizing the phase characteristics of the oscillation signal so that the intermediate frequency ( IF) Good signal characteristics are obtained.
상기 중간주파수(IF)신호는 상기 중간주파증폭기(38)를 거쳐 증폭되고, 상기 쿼드검출기(QUAD Detector)(40)에 의해 특정주파수의 반송파성분의 신호를 제거하여 오디오주파수(AF) 신호로 출력된다. 이 오디오주파수(AF)신호는 노이즈 제거기(미도시)에 제공되여 후속되는 신호처리를 거치게 된다.The intermediate frequency (IF) signal is amplified by the intermediate frequency amplifier 38, and is removed by a quad detector (QUAD Detector) 40 to remove the signal of the carrier component of a specific frequency and output as an audio frequency (AF) signal do. This audio frequency (AF) signal is provided to a noise canceller (not shown) for subsequent signal processing.
한편, 상기 제어회로(50)는 상기 국부발진회로(48)로부터 상기 국부발진신호를 입력받고 상기 발진제어전압을 제공한다. 또한 상기 제어회로(50)는 상기 쿼드검출회로(40)로부터 상기 무선주파수 방송신호의 전계강도를 나타내는 전계강도신호(SM)를 입력받는다. 상기 제어회로(50)는, 상기 제1, 제2 및 제3 디지털/아날로그변환기(42, 44, 46)에 각각 연결되며, 이들 각각에 대하여 독립적으로 상기 제1, 제2 및 제3 디지털값을 제공하므로써 상기 제1, 제2 및 제3 디지털/아날로그변환기(42, 44, 46)에서 출력되는 아날로그 제어전압의 크기를 제어하는데, 이 제어의 목적은 상기 전계강도신호(SM)의 출력전압을 최대값으로 유지하기 위한 것이다. 상기 제1, 제2 및 제3 디지털/아날로그변환기(42, 44, 46) 각각의 제어레지스터(미도시)가 예컨데, 8비트 레지스터라고 가정하고, 상기 각 디지털/아날로그변환기가 0 볼트(V)에서 10 볼트(V)까지의 출력을 낼 수 있다고 가정한다면, 상기 각각의 제어레지스터에 쓰이는 값은 '00H'에서 'FFH'(즉, 0부터 255)까지 가능하다. 최하위비트 1스텝당 0.039볼트(V)가 변하게 된다. 상기 제어레지스터에 제공되는 디지털 값들이 바로 상기 제어회로(50)로부터 제공되므로 이 값을 이용하여 상기 제어회로(50)가 디지털/아날로그변환기 각각에 대하여 독립적으로 그 출력을 제어할 수 있는 것이다. 이에 관한 구체적인 내용이 도 3의 흐름도에 제시되어 있다.On the other hand, the control circuit 50 receives the local oscillation signal from the local oscillation circuit 48 and provides the oscillation control voltage. In addition, the control circuit 50 receives an electric field strength signal SM representing the electric field strength of the radio frequency broadcast signal from the quad detection circuit 40. The control circuit 50 is connected to the first, second and third digital / analog converters 42, 44 and 46, respectively, independently of each of the first, second and third digital values. By controlling the magnitude of the analog control voltage output from the first, second and third digital-to-analog converters 42, 44 and 46, the purpose of which is to control the output voltage of the electric field strength signal SM. Is to keep the maximum value. Assuming that a control register (not shown) of each of the first, second and third digital / analog converters 42, 44, 46 is, for example, an 8-bit register, each digital / analog converter has a voltage of zero volts (V). Assuming that it can output up to 10 volts (V), the value used for each control register can range from '00H' to 'FFH' (ie, 0 to 255). 0.039 volts (V) change per one step of least significant bit. Since the digital values provided to the control register are provided directly from the control circuit 50, the control circuit 50 can independently control the output of each of the digital / analog converters using these values. Details thereof are presented in the flowchart of FIG. 3.
한편, 상기 제1튜너회로(30), 제2튜너회로(34) 및 상기 혼합기(36) 각각으로부터 출력되는 동조신호의 공진주파수(f0)는 아래 식에서 알 수 있는 바와 같이 각 회로 내부의 자기유도계수(L)와 정전유도계수(C)에 의해 결정된다.On the other hand, the resonance frequency (f 0 ) of the tuning signal output from each of the first tuner circuit 30, the second tuner circuit 34, and the mixer 36 is magnetic in each circuit as shown in the following equation. It is determined by the induction coefficient (L) and the electrostatic induction coefficient (C).
여기서, ΔC는 동조제어전압에 의해 가변될 수 있는 값이다. 상기 동조제어전압은 상기 제1, 제2 및 제3 디지털/아날로그변환기(42, 44, 46)에 의해 제공되며, 그 값의 크기는 상기 제어회로(50)가 제공해주는 디지털입력값의 크기에 따라 달라진다.Here, ΔC is a value that can be varied by the tuning control voltage. The tuning control voltage is provided by the first, second and third digital / analog converters 42, 44 and 46, the magnitude of the value being equal to the magnitude of the digital input value provided by the control circuit 50. Depends.
결국, 상기 제1 튜닝회로(30), 상기 제2 튜닝회로(32) 및 상기 혼합기(36)의 출력특성, 나아가 상기 쿼드검출회로(40)에서 출력되는 오디오주파수신호의 출력특성은 상기 제1, 제2 및 제3 디지털/아날로그변환기(42, 44, 46)에서 제공되는 아날로그전압의 크기에 의해 좌우된다는 점이며, 특히 상기 제1, 제2 및 제3 디지털/아날로그변환기(42, 44, 46)의 출력전압의 크기는 상기 제어회로(50)가 독립적으로 결정해준다는 점이다.As a result, the output characteristics of the first tuning circuit 30, the second tuning circuit 32, and the mixer 36, and also the output characteristics of the audio frequency signal output from the quad detection circuit 40, are determined by the first characteristics. And the magnitudes of the analog voltages provided by the second and third digital / analog converters 42, 44, and 46, in particular the first, second and third digital / analog converters 42, 44, The magnitude of the output voltage of 46 is determined by the control circuit 50 independently.
이를 도 3을 참조하여 설명하면 다음과 같다. 상기 제어회로(50)는 상기 제1, 제2 및 제3 디지털/아날로그 변환기(42, 44, 46)의 초기값을 기본값으로 설정하고(S10), 상기 전계강도신호(SM)의 값을 읽고(S12) 이를 내부메모리(미도시)에 저장해둔다(S14).This will be described with reference to FIG. 3. The control circuit 50 sets initial values of the first, second, and third digital-to-analog converters 42, 44, and 46 as default values (S10), and reads the values of the electric field strength signal SM. (S12) This is stored in an internal memory (not shown) (S14).
이어서, 상기 제1 디지털/아날로그변환기(42)에 대한 디지털 입력값을 제공하기 위한 제어를 수행하기 위해 우선, 상기 제1 디지털/아날로그변환기(42)에 소정의 최소값 '00H'를 부여(S16)한다. 그 다음, 상기 전계강도신호(SM)값을 다시 읽는다(S18). 현재 주기의 전계강도신호 SM(n)의 값과 이전 주기의 전계강도신호 SM(n-1)의 값을 비교하여(S20), 전자가 후자보다 크면 현재 주기의 전계강도신호 SM(n)와 이에 대응하는 제1 디지털/아날로그변환기(42)에의 입력값을 저장하며(S22), 반대의 경우에는 전계강도신호의 값과 제1 디지털/아날로그변환기(42)의 입력값에 관한 저장값은 이전 주기의 값이 그대로 유지된다. 그후, 상기 제1 디지털/아날로그변환기(42)에의 입력값이 최대값인 'FFH'와 같은지를 판단하고(S24), 상기 최대값과 같게 될 때까지 상기 입력값을 1씩 증가시켜가면서(S26) 위 단계 18부터 단계 26을 순환적으로 수행한다. 이러한 단계들의 수행을 통해, 상기 전계강도신호(SM)의 값이 최대가 되도록 하는 상기 제1 디지털/아날로그변환기(42)의 입력값을 상기 제어회로(50)가 상기 제1 디지털/아날로그변환기(42)로 제공할 수 있게 된다.Subsequently, in order to perform a control for providing a digital input value to the first digital / analog converter 42, first, a predetermined minimum value '00H' is given to the first digital / analog converter 42 (S16). do. Then, the value of the electric field strength signal SM is read again (S18). Compare the value of the electric field strength signal SM (n) of the current period with the electric field strength signal SM (n-1) of the previous period (S20), and if the former is larger than the latter, the electric field strength signal SM (n) of the current period Correspondingly, the input value to the first digital / analog converter 42 is stored (S22). In the opposite case, the stored value of the electric field strength signal and the input value of the first digital / analog converter 42 are transferred to the previous value. The value of period remains the same. Thereafter, it is determined whether the input value to the first digital-to-analog converter 42 is equal to the maximum value 'FFH' (S24), and the input value is increased by one until it becomes equal to the maximum value (S26). ) Repeat step 18 to step 26 above. By performing these steps, the control circuit 50 receives the input value of the first digital / analog converter 42 such that the value of the electric field strength signal SM is maximized. 42) can be provided.
상기 전계강도신호(SM) 값의 최대화를 위한 상기 제2 및 제3 디지털 /아날로그변환기(44, 46) 각각에의 디지털입력값의 제어도 위와 동일하게 독립적이고 순차적으로 이루어진다. 즉, 최소값 '00H'를 설정하는 단계(S30, S40)를 각각 거친 다음, 상설한 단계 S18부터 단계 S26까지를 순환적으로 수행한다.The control of the digital input value to each of the second and third digital / analog converters 44 and 46 for maximizing the electric field strength signal SM is also performed independently and sequentially. That is, after going through steps S30 and S40 of setting the minimum value '00H', the steps S18 to S26 that have been set up are cyclically performed.
다음으로, 튜너장치가 약전계지역에 있는 경우에 약전계 보상방법을 설명한다. 상기 제어회로(50)는 일정시간간격으로 상기 전계강도신호(SM)를 일정시간마다 체크한다. 상기 전계강도신호(SM)의 출력레벨이 기준치 이하로 떨어지면 튜너장치가 약전계지역에 있다고 판단하고, 상기 제1, 제2 및 제3 디지털/아날로그변환기(42, 44, 46)에 제공하는 디지털값을 변화시키면서 출력을 제어한다. 이때, 상기 디지털/아날로그변환기에 제공되는 디지털값을 급격히 변화시키면 오히려 팝노이즈(Pop Noise)가 발생하므로 다음과 같이 제어할 필요가 있는데, 이를 도4의 그래프를 참고하여 설명한다.Next, the weak field compensation method will be described when the tuner device is in the weak field area. The control circuit 50 checks the electric field strength signal SM at predetermined time intervals. When the output level of the electric field strength signal SM falls below the reference value, the tuner device determines that the weak electric field is located and provides the first, second, and third digital / analog converters 42, 44, and 46 with the digital signal. Control the output while changing the value. In this case, when the digital value provided to the digital / analog converter is suddenly changed, pop noise occurs, so it is necessary to control as follows. This will be described with reference to the graph of FIG. 4.
위에서 설명한 바와 마찬가지로, 상기 제1, 제2 및 제3 디지털/아날로그변환기(42, 44, 46) 각각의 제어레지스터(미도시)가 예컨데, 8비트 레지스터라고 가정하고, 상기 각 디지털/아날로그변환기가 0 볼트(V)에서 10 볼트(V)까지의 출력을 낼 수 있다고 가정하자. 또한 현재의 제어레지스터의 설정값이 '010000112' 즉, 십진수로 '6710' 이라 가정한다. 이때의 각 디지털/아날로그변환기의 출력전압은 1.911 볼트(V)가 된다. 약전계가 감지되면, 도4의 (a)에 도시된 바와 같이, 소정의 시간동안 상기 제어레지스터의 값을 현재 설정된 값(60)을 기준으로 상하로 소정크기의 값, 예컨데 '1010' 만큼 가감한다. 즉, 상기 제어회로(50)가 각각의 디지털/아날로그변환기(42, 44, 46)에 제공하는 디지털 값을 '12'씩 증가시켜가면서'6710' -> '7710' -> '5710'로 변화를 준다. 상기 디지털값의 변화폭은 튜너장치의 특성을 고려하여 다른 값으로 설정할 수 있다. 이러한 변화를 주는 과정과 병행하여, 상기 전계강도신호(SM)의 출력레벨을 체크하여 그 값이 최대가 되게 하는 최대출력 디지털 값(62)을 검출한다. 검출이 완료된 후, 상기 제어회로(50)는 상기 최대출력 디지털값(62)을 상기 디지털/아날로그변환기(42, 44, 46)에 제공한다. 도 4의 (b)는 전계강도신호(SM)의 출력레벨의 변화양태를 도시한 것으로서, 약전계시의 출력레벨(64)로부터 레벨의 변화가 생기면서 약전계가 보상된 출력레벨(66)로 출력이 유지되는 것을 알 수 있다.As described above, assuming that a control register (not shown) of each of the first, second and third digital / analog converters 42, 44, 46 is, for example, an 8-bit register, the respective digital / analog converters Suppose you can produce an output from 0 volts (V) to 10 volts (V). It is also assumed that the current control register setting is' 01000011 2 ', that is, '67 10 ' in decimal. At this time, the output voltage of each digital / analog converter is 1.911 volts (V). When the weak electric field is detected, as shown in (a) of FIG. 4, the value of the control register is up and down based on the currently set value 60 for a predetermined time, for example, as much as a value of '10 10 '. Add or subtract That is, while the control circuit 50 increases the digital value provided to each of the digital / analog converters 42, 44, and 46 by '1 2 ', '67 10 '->'77 10 '->'57 Give a change to 10 '. The change range of the digital value may be set to another value in consideration of characteristics of the tuner device. In parallel with the process of making such a change, the output level of the electric field strength signal SM is checked to detect the maximum output digital value 62 which makes the value maximum. After the detection is completed, the control circuit 50 provides the maximum output digital value 62 to the digital / analog converters 42, 44, 46. FIG. 4 (b) shows a variation of the output level of the electric field strength signal SM, from the output level 64 at the time of weak field to the output level 66 at which the weak field is compensated while the level is changed. You can see that the output is maintained.
결국, 본 발명은 튜너회로를 통해 얻어지는 오디오주파수신호의 출력전압을 최대값으로 유지하기 위해 튜닝회로와 혼합기회로의 제어전압을 독립적으로 최적제어할 수 있다. 그 결과 동조시 트래킹에러를 최소화할 수 있어 양호한 라디오방송의 청취가 가능하다. 아울러, 이에 의해 약전계지역에 튜너장치가 위치한 경우라도 약전계가 보상되어 양호한 방송신호의 청취가 가능하며, 이때 약전계의 보상이 상기 제어레지스터의 값을 1스텝씩 변화시키면서 서서히 이루어지므로 팝노이즈가 발생되지 않고 별도의 뮤트동작이 없이도 튜너의 실용감도를 높일 수 있게 된다.As a result, the present invention can independently control optimally the control voltages of the tuning circuit and the mixer circuit in order to maintain the output voltage of the audio frequency signal obtained through the tuner circuit at the maximum value. As a result, tracking errors can be minimized during synchronization, and good radio broadcasting can be listened to. In addition, even when a tuner device is located in the weak electric field, the weak electric field is compensated for, and a good broadcast signal can be heard. Is not generated and the practical sensitivity of the tuner can be increased without a separate mute operation.
이상에서는 본 발명의 실시예에 따라 본 발명이 설명되었지만, 본 발명의 사상을 일탈하지 않는 범위 내에서 다양한 변형이 가능함은 본 발명이 속하는 기술 분야의 당업자라면 명확히 인지할 수 있을 것이다.Although the present invention has been described above according to an embodiment of the present invention, it will be apparent to those skilled in the art that various modifications may be made without departing from the spirit of the present invention.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980047730A KR100281360B1 (en) | 1998-11-07 | 1998-11-07 | Weak Field Compensator for Phase-locked Loop FM / AM Tuner |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980047730A KR100281360B1 (en) | 1998-11-07 | 1998-11-07 | Weak Field Compensator for Phase-locked Loop FM / AM Tuner |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000031609A KR20000031609A (en) | 2000-06-05 |
| KR100281360B1 true KR100281360B1 (en) | 2001-02-01 |
Family
ID=19557533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980047730A KR100281360B1 (en) | 1998-11-07 | 1998-11-07 | Weak Field Compensator for Phase-locked Loop FM / AM Tuner |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100281360B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180023577A (en) | 2016-08-26 | 2018-03-07 | 현대자동차주식회사 | Obtainment method for voice quality and broadcast-channel by complementary filter |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100581176B1 (en) * | 2004-07-09 | 2006-05-17 | 주식회사 현대오토넷 | Apparatus for decreasing electric field noise in case of receiving audio AM small electric field |
-
1998
- 1998-11-07 KR KR1019980047730A patent/KR100281360B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180023577A (en) | 2016-08-26 | 2018-03-07 | 현대자동차주식회사 | Obtainment method for voice quality and broadcast-channel by complementary filter |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000031609A (en) | 2000-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7373124B2 (en) | Receiver | |
| US5361407A (en) | Double superheterodyne receiver with independent frequency calibration of two local oscillators | |
| US7509106B2 (en) | Test signal generation circuit, and reception circuit | |
| EP0428173B1 (en) | Radio frequency signal amplifying circuit in radio receiver | |
| KR100240427B1 (en) | Radio receiver | |
| US5991609A (en) | Low cost digital automatic alignment method and apparatus | |
| EP0469301B1 (en) | Signal-strength-peak detecting circuit for automatic tuning circuit | |
| US6091943A (en) | Combining oscillator with a phase-indexed control circuit for a radio receiver | |
| KR100675358B1 (en) | Radio receiver | |
| KR100281360B1 (en) | Weak Field Compensator for Phase-locked Loop FM / AM Tuner | |
| KR100743444B1 (en) | A method of tuning a receiver for a digital signal, and a receiver | |
| KR100281362B1 (en) | Phase-locked loop FM / AM tuner | |
| KR100281361B1 (en) | Phase-locked loop FM / AM tuner with temperature compensation | |
| JP3276849B2 (en) | Radio receiver | |
| KR100420092B1 (en) | A radio receiver | |
| KR100216915B1 (en) | Automatic gain control degree regulating method for television | |
| JPH09181572A (en) | Automatic synchronizing device of receiver | |
| US7158191B2 (en) | Video signal processing apparatus | |
| KR100446945B1 (en) | Auto control tuner having regular output level | |
| KR0158963B1 (en) | Circuit and method for automatic fine tuning | |
| KR100539867B1 (en) | Local oscillation frequency automatic control device of wireless terminal | |
| JP3038726B2 (en) | Electronic tuning system | |
| JPH0254705B2 (en) | ||
| JPH0317254B2 (en) | ||
| JP2001274711A (en) | Broadcast receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |