KR20090131351A - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
KR20090131351A
KR20090131351A KR1020080057173A KR20080057173A KR20090131351A KR 20090131351 A KR20090131351 A KR 20090131351A KR 1020080057173 A KR1020080057173 A KR 1020080057173A KR 20080057173 A KR20080057173 A KR 20080057173A KR 20090131351 A KR20090131351 A KR 20090131351A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
semiconductor layers
bonding wire
nitride semiconductor
Prior art date
Application number
KR1020080057173A
Other languages
Korean (ko)
Inventor
김창태
남기연
김현석
Original Assignee
주식회사 에피밸리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에피밸리 filed Critical 주식회사 에피밸리
Priority to KR1020080057173A priority Critical patent/KR20090131351A/en
Priority to PCT/KR2009/003267 priority patent/WO2009154409A2/en
Publication of KR20090131351A publication Critical patent/KR20090131351A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A semiconductor light emitting device is provided to improve external quantum efficiency by reducing a light consumed by disturbance of a bonding wire. CONSTITUTION: A buffer layer is grown on a sapphire substrate. An n-type nitride semiconductor layer is grown on the buffer layer. An active layer is grown on the n-type nitride semiconductor layer. A p-type nitride semiconductor layer is grown on the active layer. A p-side light transmitting electrode(60) is formed on the p-type nitride semiconductor layer. A p-side bonding pad(70) is formed on the p-side light transmitting electrode. An n-side electrode(80) is formed to a region exposed of the n-type nitride semiconductor layer. A p-side bonding wire and an n-side bonding wire are connected to the p-side bonding pad and the n-side electrode. A concave part(90) is formed to a region corresponding to an extension part of the p-side bonding wire.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}Semiconductor Light Emitting Device {SEMICONDUCTOR LIGHT EMITTING DEVICE}

본 발명은 반도체 발광소자에 관한 것으로, 특히 본딩 와이어의 방해에 의해 소모되는 빛을 줄여 외부양자효율을 높인 반도체 발광소자에 관한 것이다.The present invention relates to a semiconductor light emitting device, and more particularly, to a semiconductor light emitting device having a high external quantum efficiency by reducing light consumed by the interference of the bonding wire.

여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물롤 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.Here, the semiconductor light emitting device refers to a semiconductor optical device that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting device. The group III nitride semiconductor consists of a compound of Al (x) Ga (y) In (1-x-y) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). In addition, GaAs type semiconductor light emitting elements used for red light emission, etc. are mentioned.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 질화물 반도체층(300), n형 질화물 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 질화물 반도체층(500), p형 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 질화물 반도체층 위에 형성되는 n측 전극(800), 그리고 p 측 본딩 패드(700)와 n측 전극(800) 각각에 연결되는 p측 본딩 와이어(710)와 n측 본딩 와이어(810)를 포함한다.1 is a view illustrating an example of a conventional Group III nitride semiconductor light emitting device, wherein the Group III nitride semiconductor light emitting device is grown on the substrate 100, the buffer layer 200 grown on the substrate 100, and the buffer layer 200. On the n-type nitride semiconductor layer 300, the active layer 400 grown on the n-type nitride semiconductor layer 300, on the p-type nitride semiconductor layer 500 and the p-type nitride semiconductor layer 500 grown on the active layer 400. P-type electrode 600 to be formed, p-side bonding pad 700 to be formed on p-side electrode 600, p-type nitride semiconductor layer 500 and active layer 400 are mesa-etched n-type nitride semiconductor layer exposed And an n-side electrode 800 formed above, and a p-side bonding wire 710 and an n-side bonding wire 810 connected to each of the p-side bonding pad 700 and the n-side electrode 800.

기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사피이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다.As the substrate 100, a GaN-based substrate is used as the homogeneous substrate, and a sapphire substrate, a SiC substrate, or a Si substrate is used as the heterogeneous substrate. Any substrate may be used as long as the nitride semiconductor layer can be grown.

기판(100) 위에 성장되는 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.The nitride semiconductor layers grown on the substrate 100 are mainly grown by MOCVD (organic metal vapor growth method).

버퍼층(200)은 이종기판(100)과 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 개시되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 개시되어 있고, 국제공개공보 WO/05/053042호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 개시되어 있다.The buffer layer 200 is for overcoming the difference in lattice constant and thermal expansion coefficient between the dissimilar substrate 100 and the nitride semiconductor, and US Pat. A technique for growing an AlN buffer layer having a thickness is disclosed, and U.S. Patent No. 5,290,393 discloses Al (x) Ga (1-x) N (0) having a thickness of 10 Pa to 5000 Pa at a temperature of 200 to 900 ° C. on a sapphire substrate. ≤ x <1) A technique for growing a buffer layer is disclosed. International Publication No. WO / 05/053042 discloses growing a SiC buffer layer (seed layer) at a temperature of 600 ° C. to 990 ° C., followed by In (x) Ga. Techniques for growing a (1-x) N (0 <x≤1) layer are disclosed.

n형 질화물 반도체층(300)은 적어도 n측 전극(800)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 개시되어 있다.In the n-type nitride semiconductor layer 300, at least a region (n-type contact layer) on which the n-side electrode 800 is formed is doped with an impurity, and the n-type contact layer is preferably made of GaN and doped with Si. U.S. Patent No. 5,733,796 discloses a technique for doping an n-type contact layer to a desired doping concentration by controlling the mixing ratio of Si and other source materials.

활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다. 국제공개공보 WO/02/021121호에는 복수개의 양자우물층들과 장벽층들의 일부에만 도핑을 하는 기술이 개시되어 있다.The active layer 400 is a layer that generates photons (light) through recombination of electrons and holes, and is mainly composed of In (x) Ga (1-x) N (0 <x≤1), and one quantum well layer (single quantum wells) or multiple quantum wells. International Publication WO / 02/021121 discloses a technique for doping only a plurality of quantum well layers and a part of barrier layers.

p형 질화물 반도체층(500)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(annealing)함으로써 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있고, 국제공개공보 WO/05/022655호에는 p형 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 개시되어 있다.The p-type nitride semiconductor layer 500 is doped with an appropriate impurity such as Mg, and has an p-type conductivity through an activation process. US Patent No. 5,247,533 discloses a technique for activating a p-type nitride semiconductor layer by electron beam irradiation, and US Patent No. 5,306,662 discloses a technique for activating a p-type nitride semiconductor layer by annealing at a temperature of 400 ° C or higher. International Patent Publication No. WO / 05/022655 discloses a technique in which a p-type nitride semiconductor layer has a p-type conductivity without an activation process by using ammonia and a hydrazine-based source material together as a nitrogen precursor for growth of a p-type nitride semiconductor layer. Is disclosed.

p측 전극(600)은 p형 질화물 반도체층(500) 전체로 전류가 잘 공급되도록 하기 위해 구비되는 것이며, 미국특허 제5,563,422호에는 p형 질화물 반도체층의 거의 전면에 걸쳐서 형성되며 p형 질화물 반도체층(500)과 오믹접촉하고 Ni과 Au로 이루어진 투광성 전극(light-transmitting electrode)에 관한 기술이 개시되어 있으며, 미국특허 제6,515,306호에는 p형 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 개시되어 있다.The p-side electrode 600 is provided to provide a good current to the entire p-type nitride semiconductor layer 500. US Patent No. 5,563,422 is formed over almost the entire surface of the p-type nitride semiconductor layer and is a p-type nitride semiconductor. A light-transmitting electrode of Ni and Au in ohmic contact with layer 500 is disclosed. US Pat. No. 6,515,306 discloses forming an n-type superlattice layer on a p-type nitride semiconductor layer. A technique is disclosed in which a translucent electrode made of indium tin oxide (ITO) is formed thereon.

p측 본딩 패드(700)와 n측 전극(800)은 p측 본딩 와이어(710)와 n측 본딩 와 이어(810)와의 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극을 Ti과 Al으로 구성한 기술이 개시되어 있다.The p-side bonding pad 700 and the n-side electrode 800 are for bonding the p-side bonding wire 710 and the n-side bonding wire 810. US Pat. No. 5,563,422 describes n-side electrodes as Ti and Al. The technique comprised by this is disclosed.

도 2는 종래의 반도체 발광소자를 위에서 본 일 예를 나타내는 도면으로서, n측 전극(800)의 본딩 지점(820)에 n측 본딩 와이어(810)가 접합되어 있다. 그러나 900으로 표시된 영역에서 n측 본딩 와이어(810)에 의해 발광소자의 일부가 가려지게 되며, 따라서 이 영역(900)에서 발광되는 빛이 발광소자의 외부로 효과적으로 방출되지 못하고 소모되는 문제점을 가진다. 이는 p측에서도 마찬가지이다.2 illustrates an example of a conventional semiconductor light emitting device viewed from above, and an n-side bonding wire 810 is bonded to a bonding point 820 of the n-side electrode 800. However, a portion of the light emitting device is covered by the n-side bonding wire 810 in the area indicated by 900, and thus, light emitted from the area 900 may not be effectively emitted to the outside of the light emitting device. The same applies to the p side.

특히 발광소자가 대면적화되면서, p측 본딩 패드(700)와 n측 전극(800)이 발광소자의 모서리 또는 변에 위치하게 되면 p측 본딩 패드(700)와 n측 전극(800) 사이의 거리가 지나치게 멀어져서 이들 사이의 저항이 커지게 되므로, p측 본딩 패드(700) 및/또는 n측 전극(800)이 발광소자의 내부에 위치하게 되는 경향이 있으며, 이러한 경우에는 p측 본딩 와이어(710)와 n측 본딩 와이어(810)에 의한 손실의 문제점을 더욱 크게 부각될 수 있다.In particular, when the light emitting device has a large area and the p-side bonding pad 700 and the n-side electrode 800 are positioned at the corners or sides of the light emitting device, the distance between the p-side bonding pad 700 and the n-side electrode 800 is increased. Since the p-side bonding pad 700 and / or the n-side electrode 800 tend to be located inside the light emitting device because the distance between them becomes too great to increase the resistance therebetween, in this case, the p-side bonding wire ( The problem of loss caused by the 710 and the n-side bonding wire 810 may be more highlighted.

본 발명은 상기한 문제점을 해소하는 반도체 발광소자를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a semiconductor light emitting device which solves the above problems.

또한 본 발명은 본딩 와이어로 인해 야기되는 효율 감소를 개선한 반도체 발광소자를 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a semiconductor light emitting device that improves the efficiency reduction caused by the bonding wire.

이를 위해, 본 발명은 하면과 상면을 구비하며, 재결합을 이용해 빛을 생성하는 활성층을 구비하는 복수개의 반도체층; 복수개의 반도체층의 하면 측에 위치하는 기판; 복수개의 반도체층의 상면 측에서 복수개의 반도체층에 전기적으로 연결되고, 재결합을 위한 전류를 공급하는데 사용되는 본딩 와이어; 그리고, 복수개의 반도체층의 상면 측에 위치하는 본딩 와이어의 부분에 대응하는 영역에 형성되며, 이 영역에서 빛의 생성을 억제하는 오목부;를 포함하는 것을 특징으로 하는 반도체 발광소자를 제공한다.To this end, the present invention comprises a plurality of semiconductor layers having a lower surface and an upper surface, and having an active layer for generating light using recombination; A substrate located on a lower surface side of the plurality of semiconductor layers; A bonding wire electrically connected to the plurality of semiconductor layers on an upper surface side of the plurality of semiconductor layers and used to supply a current for recombination; And a concave portion formed in a region corresponding to a portion of the bonding wire located on the upper surface side of the plurality of semiconductor layers, and suppressing generation of light in this region.

또한 본 발명은 오목부가 복수개의 반도체층이 제거됨으로써 형성되는 것을 특징으로 하는 반도체 발광소자를 제공한다.In another aspect, the present invention provides a semiconductor light emitting device, characterized in that the recess is formed by removing a plurality of semiconductor layers.

또한 본 발명은 적어도 활성층이 노출되도록 복수개의 반도체층이 제거됨으로써 형성되는 것을 특징으로 하는 반도체 발광소자를 제공한다.In addition, the present invention provides a semiconductor light emitting device, characterized in that formed by removing a plurality of semiconductor layers so that at least the active layer is exposed.

또한 본 발명은 복수개의 반도체층에 전기적으로 연결되는 n측 전극; 그리고, n측 전극보다 발광소자의 내부에 위치하며, 본딩 와이어가 접합되는 패드;를 포함하는 것을 특징으로 하는 반도체 발광소자를 제공한다.The present invention also provides an n-side electrode electrically connected to the plurality of semiconductor layers; In addition, the semiconductor light emitting device includes a pad positioned within the light emitting device rather than the n-side electrode and to which the bonding wire is bonded.

또한 본 발명은 반도체 발광소자가 3족 질화물 반도체 발광소자인 것을 특징으로 하는 반도체 발광소자를 제공한다.The present invention also provides a semiconductor light emitting device, characterized in that the semiconductor light emitting device is a group III nitride semiconductor light emitting device.

또한 본 발명은 복수개의 반도체층 상면 측에 위치하며, 오목부가 형성된 투광성 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자를 제공한다.In another aspect, the present invention provides a semiconductor light emitting device, characterized in that it comprises a light-transmitting electrode is formed on the upper surface side of the plurality of semiconductor layers, the recess is formed.

또한 본 발명은 복수개의 반도체층 상면 측에 위치하며, 복수개의 반도체층의 상면이 제거없이 노출되도록 오목부가 형성된 투광성 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자를 제공한다.In another aspect, the present invention provides a semiconductor light emitting device comprising a light-transmitting electrode which is located on the upper surface of the plurality of semiconductor layers, the recessed portion is formed so that the upper surface of the plurality of semiconductor layers are exposed without removal.

또한 본 발명은 복수개의 반도체층에 전기적으로 연결되는 n측 전극; 그리고, n측 전극보다 발광소자의 내부에 위치하며, 본딩 와이어가 접합되는 패드;를 포함하는 것을 특징으로 하는 반도체 발광소자를 제공한다.The present invention also provides an n-side electrode electrically connected to the plurality of semiconductor layers; In addition, the semiconductor light emitting device includes a pad positioned within the light emitting device rather than the n-side electrode and to which the bonding wire is bonded.

또한 본 발명은 반도체 발광소자가 3족 질화물 반도체 발광소자인 것을 특징으로 하는 반도체 발광소자를 제공한다.The present invention also provides a semiconductor light emitting device, characterized in that the semiconductor light emitting device is a group III nitride semiconductor light emitting device.

또한 본 발명은 복수개의 반도체층에 전기적으로 연결되는 n측 전극; 그리고, 투광성 전극 위에 위치하며, 본딩 와이어가 접합되는 패드;를 포함하며, 오목부는 적어도 복수개의 반도체층의 상면이 노출되도록 형성되는 것을 특징으로 하는 반도체 발광소자를 제공한다.The present invention also provides an n-side electrode electrically connected to the plurality of semiconductor layers; And a pad disposed on the light transmissive electrode and to which the bonding wire is bonded, wherein the concave portion is formed such that the top surfaces of the plurality of semiconductor layers are exposed.

본 발명에 따른 반도체 발광소자에 의하면, 본딩 와이어로 인해 야기되는 효율 감소를 개선할 수 있게 된다.According to the semiconductor light emitting device according to the present invention, it is possible to improve the efficiency reduction caused by the bonding wire.

이하 도면을 참고로 하여 본 발명을 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the drawings.

도 3 및 도 4는 본 발명에 따른 반도체 발광소자의 일 예를 나타내는 도면으로서, 사파이어 기판(10), 사파이어 기판(10) 위에 성장되는 버퍼층(20), 버퍼층(20) 위에 성장되는 n형 질화물 반도체층(30), n형 질화물 반도체층(30) 위에 성장되는 활성층(40), 활성층(40) 위에 성장되는 p형 질화물 반도체층(50), p형 질화물 반도체층(50) 위에 형성되는 p측 투광성 전극(60), p측 투광성 전극(60) 위에 형성되는 p측 본딩 패드(70), p형 질화물 반도체층(50)과 활성층(40)이 식각되어 노출된 n형 질화물 반도체층(30)의 영역(31) 위에 형성되는 n측 전극(80), 그리고 p측 본딩 패드(70)와 n측 전극(80) 각각에 연결되는 p측 본딩 와이어(71)와 n측 본딩 와이어(81)가 구비되어 있다. 종래의 발광소자에 더하여, 본 발명에 따른 반도체 발광소자는 p측 본딩 와이어(81)가 외부로 이어지는 부분에 대응하는 발광소자의 일부가 제거되어 형성되는 오목부(90)를 구비하고 있다. 오목부(90)를 형성하는 것이 아니라, 오목부(90)가 위치하는 발광소자의 변 측 모두를 제거하는 방안을 검토할 수 있으나, 지나치게 발광 면적을 감소시키게 되어 오히려 발광 효율의 감소를 가져올 수 있다. 다시 말하면, 본 발명은 오목부(90)를 형성함으로써, 종래에 이 부분에서 생성되어 p측 본딩 와이어(71)에 의해 방해되어 소모되던 빛 즉, 이 빛에 대응하는 전류를 발광소자 내부로 보내어 빛으로 생성하여 발광소자 외부로 방출되도록 함으로써 발광소자의 외부양자효율을 높이는 것이다.3 and 4 are diagrams illustrating an example of a semiconductor light emitting device according to the present invention, in which a sapphire substrate 10, a buffer layer 20 grown on the sapphire substrate 10, and an n-type nitride grown on the buffer layer 20 are formed. The semiconductor layer 30, the active layer 40 grown on the n-type nitride semiconductor layer 30, the p-type nitride semiconductor layer 50 grown on the active layer 40, and p formed on the p-type nitride semiconductor layer 50. The n-type nitride semiconductor layer 30 in which the p-side bonding pad 70, the p-type nitride semiconductor layer 50, and the active layer 40 formed on the side light-transmitting electrode 60, the p-side light-transmitting electrode 60 are etched and exposed. N-side electrode 80 formed on region 31 of the &lt; RTI ID = 0.0 &gt;), &lt; / RTI &gt; p-side bonding wire 71 and n-side bonding wire 81 connected to p-side bonding pad 70 and n-side electrode 80, respectively. Is provided. In addition to the conventional light emitting device, the semiconductor light emitting device according to the present invention includes a recess 90 formed by removing a part of the light emitting device corresponding to the portion where the p-side bonding wire 81 extends to the outside. Instead of forming the recess 90, a method of removing all sides of the light emitting device in which the recess 90 is located may be considered, but the emission area may be excessively reduced, resulting in a decrease in the luminous efficiency. have. In other words, the present invention forms the concave portion 90 so as to transmit the light generated in this portion and interrupted and consumed by the p-side bonding wire 71, that is, a current corresponding to the light, into the light emitting element. By generating light to be emitted to the outside of the light emitting device to increase the external quantum efficiency of the light emitting device.

오목부(90)는 적어도 활성층(40)까지 식각을 통해 제거되도록 형성됨으로써 발광이 일어나지 않으며, 따라서 불필요하게 생성되어 p측 본딩 와이어(81)에 의해 방해되어 소모되는 빛을 감소시키는 역할을 한다. 오목부(90)는 n측 전극(80)의 형성을 위한 영역(31)이 식각될 때 함께 형성될 수 있다.The recess 90 is formed to be removed by etching up to at least the active layer 40, so that light emission does not occur, and thus serves to reduce unnecessary light generated and obstructed by the p-side bonding wire 81. The recess 90 may be formed together when the region 31 for forming the n-side electrode 80 is etched.

예를 들어, 반도체 발광소자가 500um x 300um의 크기를 가지고, p측 본딩 패드(70)가 90um의 지름을 가가질 때, 오목부(90)는 대략 2,000um2의 면적으로 형성될 수 있다.For example, when the semiconductor light emitting device has a size of 500 μm × 300 μm and the p-side bonding pad 70 has a diameter of 90 μm, the recess 90 may be formed with an area of about 2,000 μm 2 .

도 5는 본 발명에 따른 반도체 발광소자의 실제 발광을 측정한 사진으로서, near field image 상에서 오목부에 해당하는 청색의 발광을 나타내고 있으며, 이는 이 영역에 전류가 흐르지 않아 발광이 일어나지 않는다는 것을 의미한다. 즉 빛이 p측 본딩 와이어에 의해 방해되어 소모되는 부분으로 전류가 인가되지 않음을 의미한다.FIG. 5 is a photograph of actual light emission of a semiconductor light emitting device according to the present invention, and shows blue light emission corresponding to a concave portion on a near field image, which means that light emission does not occur because no current flows in this region. . In other words, the current is not applied to the portion where the light is interrupted by the p-side bonding wire and consumed.

도 6 및 도 7은 본 발명에 따른 반도체 발광소자의 다른 예를 나타내는 도면으로서, 도 3 및 도 4에 도시된 반도체 발광소자와 달리, 오목부(90)가 반도층의 식각없이 p측 투광성 전극(70)만이 제거되어 형성되어 있다. 발광소자 전체에 걸쳐 전류를 고르게 공급하도록 기능하는 p측 투광성 전극(70)의 일부를 p측 본딩 와이어(71)가 외부로 이어지는 부분에 대응하는 영역에서 일부 제거함으로써, 오목부(90)에서 전류의 원활한 공급을 방해하여 오목부(90)에 대응하는 발광소자의 영역에서 발광을 방해함으로써(또는 전류가 다른 영역으로 공급되도록 함으로써), p측 본딩 와이어(71)의 방해에 의해 소모되는 빛을 감소시키는 것이다(다른 영역에 서 발광을 높이는 것이다.). 동일 부호를 가지는 동일한 구성 요소에 대한 설명을 생략한다. 여기서 p측 본딩 패드(70)와 p측 본딩 와이어(71)를 예로 설명하였지만, n측 전극(80)과 n측 본딩 와이어(81)에 대해서도 마찬가지로 오목부(90)가 적용될 수 있다.6 and 7 illustrate another example of the semiconductor light emitting device according to the present invention. Unlike the semiconductor light emitting device shown in FIGS. 3 and 4, the recess 90 has a p-side transmissive electrode without etching the semiconductor layer. Only 70 is removed and formed. A portion of the p-side transmissive electrode 70 which functions to evenly supply current throughout the light emitting element is partially removed from the region corresponding to the portion where the p-side bonding wire 71 extends to the outside, whereby the current in the recess 90 The light is consumed by the interference of the p-side bonding wire 71 by disturbing the light emission in the region of the light emitting element corresponding to the recess 90 by To increase the light emission in other areas. Description of the same components having the same reference numerals is omitted. Although the p-side bonding pad 70 and the p-side bonding wire 71 have been described as an example, the concave portion 90 may be similarly applied to the n-side electrode 80 and the n-side bonding wire 81.

오목부(90)의 형성은 p측 투광성 전극(70)을 형성할 때 마스크를 이용하거나, p측 투광성 전극(70)을 형성한 후 식각을 통해 제거함으로써 이루어질 수 있다. 이때 형성되는 오목부(90)의 형상에 특별한 제한이 있는 것은 아니다.The recess 90 may be formed by using a mask when forming the p-side transmissive electrode 70 or by removing the p-side transmissive electrode 70 by etching. At this time, there is no particular limitation on the shape of the recess 90 formed.

본 발명은 특히 한 변이 긴 직사각형 형상의 발광소자에 효과적으로 적용될 수 있으며, 위 예들에서 p측 본딩 패드(70)와 n측 전극(80)이 변 측에 위치하고 있지만, p측 본딩 패드(70)와 n측 전극(80)이 모서리에 위치하는 경우에도 마찬가지로 본 발명이 적용될 수 있다. 특히 발광소자가 대면적화되어 p측 본딩 패드(70)가 n측 전극(80)보다 발광소자의 내부에 위치하는 경우에, p측 본딩 와이어(71)의 길이가 길어지지 때문에 더욱 효과적으로 본 발명이 적용될 수 있다. The present invention can be effectively applied to a light emitting device having a rectangular shape having one long side. In the above examples, although the p-side bonding pad 70 and the n-side electrode 80 are positioned on the side, the p-side bonding pad 70 Similarly, the present invention can be applied to the case where the n-side electrode 80 is located at the corner. In particular, when the light emitting device has a large area and the p-side bonding pad 70 is located inside the light emitting device than the n-side electrode 80, the length of the p-side bonding wire 71 becomes longer, so that the present invention is more effective. Can be applied.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,1 is a view showing an example of a conventional group III nitride semiconductor light emitting device,

도 2는 종래의 반도체 발광소자를 위에서 본 일 예를 나타내는 도면, 2 is a view showing an example of a conventional semiconductor light emitting device viewed from above;

도 3 및 도 4는 본 발명에 따른 반도체 발광소자의 일 예를 나타내는 도면,3 and 4 are views showing an example of a semiconductor light emitting device according to the present invention;

도 5는 본 발명에 따른 반도체 발광소자의 실제 발광을 측정한 사진,5 is a photograph measuring actual light emission of a semiconductor light emitting device according to the present invention;

도 6 및 도 7은 본 발명에 따른 반도체 발광소자의 다른 예를 나타내는 도면.6 and 7 illustrate another example of the semiconductor light emitting device according to the present invention;

Claims (10)

하면과 상면을 구비하며, 재결합을 이용해 빛을 생성하는 활성층을 구비하는 복수개의 반도체층;A plurality of semiconductor layers having a lower surface and an upper surface and having an active layer generating light by recombination; 복수개의 반도체층의 하면 측에 위치하는 기판;A substrate located on a lower surface side of the plurality of semiconductor layers; 복수개의 반도체층의 상면 측에서 복수개의 반도체층에 전기적으로 연결되고, 재결합을 위한 전류를 공급하는데 사용되는 본딩 와이어; 그리고,A bonding wire electrically connected to the plurality of semiconductor layers on an upper surface side of the plurality of semiconductor layers and used to supply a current for recombination; And, 복수개의 반도체층의 상면 측에 위치하는 본딩 와이어의 부분에 대응하는 영역에 형성되며, 이 영역에서 빛의 생성을 억제하는 오목부;를 포함하는 것을 특징으로 하는 반도체 발광소자.And a concave portion formed in a region corresponding to a portion of the bonding wire positioned on the upper surface side of the plurality of semiconductor layers, and suppressing generation of light in this region. 청구항 1에 있어서,The method according to claim 1, 오목부는 복수개의 반도체층이 제거됨으로써 형성되는 것을 특징으로 하는 반도체 발광소자.A recess is formed by removing a plurality of semiconductor layers. 청구항 2에 있어서,The method according to claim 2, 오목부는 적어도 활성층이 노출되도록 복수개의 반도체층이 제거됨으로써 형성되는 것을 특징으로 하는 반도체 발광소자.The recess is formed by removing a plurality of semiconductor layers so that at least the active layer is exposed. 청구항 2에 있어서,The method according to claim 2, 복수개의 반도체층에 전기적으로 연결되는 n측 전극; 그리고,An n-side electrode electrically connected to the plurality of semiconductor layers; And, n측 전극보다 발광소자의 내부에 위치하며, 본딩 와이어가 접합되는 패드;를 포함하는 것을 특징으로 하는 반도체 발광소자. and a pad disposed in the light emitting device rather than the n-side electrode, and having a bonding wire bonded thereto. 청구항 2에 있어서,The method according to claim 2, 반도체 발광소자는 3족 질화물 반도체 발광소자인 것을 특징으로 하는 반도체 발광소자.The semiconductor light emitting device is a group III nitride semiconductor light emitting device. 청구항 1에 있어서,The method according to claim 1, 복수개의 반도체층 상면 측에 위치하며, 오목부가 형성된 투광성 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.And a translucent electrode disposed on an upper surface of the plurality of semiconductor layers and having a concave portion. 청구항 1에 있어서,The method according to claim 1, 복수개의 반도체층 상면 측에 위치하며, 복수개의 반도체층의 상면이 제거없이 노출되도록 오목부가 형성된 투광성 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.And a translucent electrode positioned on an upper surface side of the plurality of semiconductor layers and having a concave portion formed to expose the upper surfaces of the plurality of semiconductor layers without removing the semiconductor light emitting device. 청구항 6에 있어서,The method according to claim 6, 복수개의 반도체층에 전기적으로 연결되는 n측 전극; 그리고,An n-side electrode electrically connected to the plurality of semiconductor layers; And, n측 전극보다 발광소자의 내부에 위치하며, 본딩 와이어가 접합되는 패드;를 포함하는 것을 특징으로 하는 반도체 발광소자. and a pad disposed in the light emitting device rather than the n-side electrode, and having a bonding wire bonded thereto. 청구항 8에 있어서,The method according to claim 8, 반도체 발광소자는 3족 질화물 반도체 발광소자인 것을 특징으로 하는 반도체 발광소자.The semiconductor light emitting device is a group III nitride semiconductor light emitting device. 청구항 6에 있어서,The method according to claim 6, 복수개의 반도체층에 전기적으로 연결되는 n측 전극; 그리고,An n-side electrode electrically connected to the plurality of semiconductor layers; And, 투광성 전극 위에 위치하며, 본딩 와이어가 접합되는 패드;를 포함하며,Located on the translucent electrode, the pad is bonded to the bonding wire; 오목부는 적어도 복수개의 반도체층의 상면이 노출되도록 형성되는 것을 특징으로 하는 특징으로 하는 반도체 발광소자.The recessed portion is formed so that the upper surface of the at least a plurality of semiconductor layers are exposed.
KR1020080057173A 2008-06-18 2008-06-18 Semiconductor light emitting device KR20090131351A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080057173A KR20090131351A (en) 2008-06-18 2008-06-18 Semiconductor light emitting device
PCT/KR2009/003267 WO2009154409A2 (en) 2008-06-18 2009-06-18 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080057173A KR20090131351A (en) 2008-06-18 2008-06-18 Semiconductor light emitting device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020100100298A Division KR20100120102A (en) 2010-10-14 2010-10-14 Semiconductor light emitting device

Publications (1)

Publication Number Publication Date
KR20090131351A true KR20090131351A (en) 2009-12-29

Family

ID=41434561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080057173A KR20090131351A (en) 2008-06-18 2008-06-18 Semiconductor light emitting device

Country Status (2)

Country Link
KR (1) KR20090131351A (en)
WO (1) WO2009154409A2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3625377B2 (en) * 1998-05-25 2005-03-02 ローム株式会社 Semiconductor light emitting device
JP4493153B2 (en) * 2000-04-19 2010-06-30 シャープ株式会社 Nitride-based semiconductor light emitting device
JP2006128227A (en) * 2004-10-26 2006-05-18 Mitsubishi Cable Ind Ltd Nitride semiconductor light emitting element
CN1331245C (en) * 2005-09-30 2007-08-08 晶能光电（江西）有限公司 InGaAlN luminescent device

Also Published As

Publication number Publication date
WO2009154409A3 (en) 2010-03-25
WO2009154409A2 (en) 2009-12-23

Similar Documents

Publication Publication Date Title
KR100988041B1 (en) Semiconductor light emitting device
KR100941616B1 (en) Semiconductor light emitting device
KR101100684B1 (en) Iii nitride semiconductor light emitting device
US20100140656A1 (en) Semiconductor Light-Emitting Device
KR101000276B1 (en) Semiconductor light emiitting device
JP4642801B2 (en) Nitride semiconductor light emitting device
JP2007235122A (en) Semiconductor light-emitting apparatus, and its manufacturing method
US20090166662A1 (en) III-Nitride Semiconductor Light Emitting Device
KR100661960B1 (en) Light emitting diode and manufacturing method thereof
KR101069362B1 (en) Semiconductor light emitting device
KR101000277B1 (en) Semiconductor light emitting device
KR101032987B1 (en) Semiconductor light emitting device
KR20090073949A (en) Manufacturing method of iii-nitride semiconductor light emitting device
KR20100012003A (en) Iii-nitride semiconductor light emitting device
KR101197686B1 (en) Iii-nitride semiconductor light emitting device
KR100743468B1 (en) Iii-nitride semiconductor light emitting device
KR100960276B1 (en) Iii-nitride semiconductor light emitting device
KR101124470B1 (en) Semiconductor light emitting device
KR20090131351A (en) Semiconductor light emitting device
KR101062754B1 (en) Semiconductor light emitting device
KR100985720B1 (en) Method of forming light emitting device package
KR20100120102A (en) Semiconductor light emitting device
JP2007149984A (en) Manufacture of nitride semiconductor light-emitting element
US20100102338A1 (en) III-Nitride Semiconductor Light Emitting Device
KR100983825B1 (en) ?-nitride semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20101013

Effective date: 20120330

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
NORF Unpaid initial registration fee