KR20090128802A - Semiconductor device and method for manufacturing the same - Google Patents
Semiconductor device and method for manufacturing the same Download PDFInfo
- Publication number
- KR20090128802A KR20090128802A KR20080054749A KR20080054749A KR20090128802A KR 20090128802 A KR20090128802 A KR 20090128802A KR 20080054749 A KR20080054749 A KR 20080054749A KR 20080054749 A KR20080054749 A KR 20080054749A KR 20090128802 A KR20090128802 A KR 20090128802A
- Authority
- KR
- South Korea
- Prior art keywords
- buffer layer
- layer
- substrate
- semiconductor
- semiconductor layer
- Prior art date
Links
Images
Abstract
Description
본 발명은 반도체 소자 및 이의 제작 방법에 관한 것으로, 기판과 그 위의 반도체층 사이에 발생하는 응력을 완화시켜, 응력에 의한 격자 결함이 발생되지 않는 반도체층을 형성하는 반도체 소자 및 이의 제작 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same. It is about.
GaN막, AIN막 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖고 있어, 최근 청색 및 자외선 영역의 광 전자 소자용 물질로 많은 각광을 받고 있다. 특히, GaN막을 이용한 청색 및 녹색 발광 소자는 대형 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.Nitrides of group III elements, such as GaN films and AIN films, have excellent thermal stability and have a direct transition energy band structure, and thus, have recently attracted much attention as materials for optoelectronic devices in the blue and ultraviolet regions. In particular, blue and green light emitting devices using GaN films have been utilized in various applications such as large flat panel displays, traffic lights, indoor lighting, high density light sources, high resolution output systems, and optical communications.
이러한 Ⅲ족 원소의 질화물 반도체층은 육방정계의 구조를 갖는 사파이어(Sapphire)나 실리콘 카바이드(SiC)등의 기판에서 MOCVD(Metal organic chemical vapor deposition), MBE(Molocular beam epixaxy), HVPE(Hydride vapor phase epixaxy) 등의 공정을 통해 성장된다. 그러나, Ⅲ족 원소의 질화물 반도체층이 상기와 같은 기판 위에 형성될 경우, 반도체층과 기판 사이의 격자상수 및 열팽창 계 수의 차이에 기인하여 반도체층 내에 결함 및 전위(dislocation)가 발생된다. 반도체층의 내의 결함 및 전위는 발광 소자의 특성을 악화시킨다. 따라서, 종래에는 기판과 반도체층 사이의 격자 상수 및 열팽창 계수 차이에 기인한 응력을 완화시키기기 위해서, 상기 기판 상에 버퍼층을 형성한 후, 상기 버퍼층 상에 반도체층을 성장시켰다. 여기서 버퍼층은 도핑되지 않은 GaN막, AIN막 등을 사용한다. 이로 인해, 기판과 반도체층 사이의 격자 상수 및 열팽창 계수 차이에 기인한 결함 및 전위의 발생을 감소시킬 수 있다. 하지만, 버퍼층을 통해 기판과 반도체층 사이에 발생되는 응력을 감소시켰으나, 상기 기판과 버퍼층 사이에도 격자 상수 및 열팽창 계수의 차이로 인한 응력이 존재한다. 이처럼, 기판과 버퍼층 사이에 발생된 응력은 버퍼층의 격자 결함을 발생시키며, 버퍼층의 격자 결함은 상기 버퍼층 상에 형성된 반도체층으로 전사되어, 반도체층의 격자 결함을 유발한다. 따라서, 고품질의 반도체층을 형성하는 소자를 제작할 수 없게 된다.The nitride semiconductor layer of the group III element is a metal organic chemical vapor deposition (MOCVD), a monolithic beam epixaxy (MBE), and a hybrid vapor phase (HVPE) on a substrate such as sapphire or silicon carbide (SiC) having a hexagonal structure. epixaxy). However, when a nitride semiconductor layer of a group III element is formed on such a substrate, defects and dislocations are generated in the semiconductor layer due to the difference in lattice constant and thermal expansion coefficient between the semiconductor layer and the substrate. Defects and dislocations in the semiconductor layer deteriorate the characteristics of the light emitting element. Therefore, in order to alleviate the stress caused by the difference in lattice constant and thermal expansion coefficient between the substrate and the semiconductor layer, the semiconductor layer was grown on the buffer layer after the buffer layer was formed on the substrate. The buffer layer may be an undoped GaN film, an AIN film, or the like. This makes it possible to reduce the occurrence of defects and dislocations due to the lattice constant and thermal expansion coefficient difference between the substrate and the semiconductor layer. However, although the stress generated between the substrate and the semiconductor layer through the buffer layer is reduced, there is also a stress due to the difference in the lattice constant and the coefficient of thermal expansion between the substrate and the buffer layer. As such, the stress generated between the substrate and the buffer layer generates lattice defects of the buffer layer, and the lattice defects of the buffer layer are transferred to the semiconductor layer formed on the buffer layer, causing lattice defects of the semiconductor layer. Therefore, it becomes impossible to manufacture the element which forms a high quality semiconductor layer.
상기 문제점을 해결하기 위하여, 본 발명은 기판 상에 반도체층의 성장온도에 비해 낮은 융점을 갖는 완충층을 형성함으로써, 상기 반도체층의 성장 또는 냉각 공정중에 기판과 반도체층 사이에 발생하는 응력을 완화시키는 반도체 소자 및 이의 제작 방법을 제공하는 것을 목적으로 한다.In order to solve the above problems, the present invention forms a buffer layer having a melting point lower than the growth temperature of the semiconductor layer on the substrate, thereby reducing the stress generated between the substrate and the semiconductor layer during the growth or cooling process of the semiconductor layer An object of the present invention is to provide a semiconductor device and a method of manufacturing the same.
본 발명에 따른 반도체 소자는 기판과, 상기 기판 상에 형성된 반도체층과,상기 기판과 반도체층 사이에 형성되며, 상기 반도체층의 성장중에 졸 및 겔상 중 어느 하나로 변하는 완충층을 포함한다.The semiconductor device according to the present invention includes a substrate, a semiconductor layer formed on the substrate, and a buffer layer formed between the substrate and the semiconductor layer and changing to either a sol or a gel phase during growth of the semiconductor layer.
상기 완충층과 반도체층 사이에 버퍼층을 포함한다.A buffer layer is included between the buffer layer and the semiconductor layer.
상기 완충층은 상기 반도체층의 성장온도에 비해 낮은 융점을 갖는 재료로 형성된다.The buffer layer is formed of a material having a lower melting point than the growth temperature of the semiconductor layer.
상기 완충층은 GaSb막 InSb막, 및 InN막 중 어느 하나를 포함한다.The buffer layer includes any one of a GaSb film InSb film and an InN film.
상기 반도체층은 Ga를 함유하는 질화물 반도체층을 포함한다.The semiconductor layer includes a nitride semiconductor layer containing Ga.
상기 반도체층은 N타입 도핑된 n-GaN막과, 상기 n-GaN막 상에 형성된 양자우물구조의 활성층과, 상기 활성층 상에 형성되고 p-타입 도핑된 p-GaN막을 포함한다.The semiconductor layer includes an n-type doped n-GaN film, an active layer having a quantum well structure formed on the n-GaN film, and a p-type doped p-GaN film formed on the active layer.
상기 버퍼층은 불순물이 도핑되지 않은 GaN막으로 형성된다.The buffer layer is formed of a GaN film not doped with impurities.
본 발명에 따른 반도체 소자의 제작 방법은 기판 상에 반도체층의 성장온도 에 비해 낮은 융점을 갖는 완충층을 형성하는 단계와, 상기 기판을 상기 완충층의 융점에 비해 높은 온도로 가열한 후, 상기 완충층 상에 반도체층을 형성하는 단계를 포함한다.The method of manufacturing a semiconductor device according to the present invention comprises the steps of forming a buffer layer having a lower melting point than the growth temperature of the semiconductor layer on the substrate, and heating the substrate to a temperature higher than the melting point of the buffer layer, and then on the buffer layer Forming a semiconductor layer on the substrate.
상기 기판 상에 완충층을 형성하는 단계에 있어서, 상기 기판의 온도를 완충층의 융점 이하로 가열하는 것이 효과적이다.In the step of forming a buffer layer on the substrate, it is effective to heat the temperature of the substrate below the melting point of the buffer layer.
상기 기판을 완충층의 융점에 비해 높은 온도로 가열하는 단계 전에, 상기 기판을 완충층의 융점에 비해 낮은 온도로 가열한 후, 상기 기판에 수 ㎛ 이하의 반도체층을 형성한 후, 상기 기판을 완충층의 융점에 비해 높은 온도로 가열한다.Before heating the substrate to a temperature higher than the melting point of the buffer layer, after heating the substrate to a temperature lower than the melting point of the buffer layer, after forming a semiconductor layer of several micrometers or less on the substrate, the substrate is Heat to a high temperature relative to the melting point.
상기 완충층 상에 반도체층을 형성하는 단계 전에, 상기 완충층 상에 버퍼층을 형성하는 단계를 포함한다.Before forming the semiconductor layer on the buffer layer, forming a buffer layer on the buffer layer.
상기 완충층을 형성하는 단계에 있어서, 상기 완충층은 분자빔에피택시(MBE) 공정을 통하여 형성한다.In the forming of the buffer layer, the buffer layer is formed through a molecular beam epitaxy (MBE) process.
상기 완충층 상에 버퍼층을 형성하는 단계에 있어서, 상기 완충층의 표면과 질소함유 가스를 기상 반응시켜, 상기 완충층 상에 버퍼층을 형성한다.In the step of forming a buffer layer on the buffer layer, the surface of the buffer layer and a nitrogen-containing gas by a gas phase reaction to form a buffer layer on the buffer layer.
상술한 바와 같이 본 발명은 기판 상에 반도체층의 성장온도에 비해 낮은 융점을 갖는 완충층을 형성하고, 그 위에 반도체층을 형성함으로써, 상기 반도체층의 성장 또는 냉각중에 기판과 반도체층 사이에 발생하는 응력을 감소시킨다. 또한, 본 발명은 응력으로 인한 반도체층의 격자 결함을 감소시킴으로써 고품질의 반도체층을 제작할 수 있다. 이로 부터, 소자 특성이 우수한 반도체 소자 특히, 발광소자 를 제작할 수 있으며, 제조 공정의 수율을 향상시키고, 반도체 소자의 수명을 증가시킨다.As described above, the present invention forms a buffer layer having a low melting point relative to the growth temperature of the semiconductor layer on the substrate, and forms a semiconductor layer thereon, thereby generating between the substrate and the semiconductor layer during growth or cooling of the semiconductor layer. To reduce stress. In addition, the present invention can produce a high quality semiconductor layer by reducing the lattice defect of the semiconductor layer due to stress. From this, it is possible to manufacture a semiconductor device having excellent device characteristics, in particular a light emitting device, to improve the yield of the manufacturing process, and increase the life of the semiconductor device.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention, and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you. Like numbers refer to like elements in the figures.
도 1은 본 발명의 제 1 실시예에 따른 반도체 기판의 단면도이다. 도 2(a) 내지 도 2(c)는 본 발명의 제 1 실시예에 따른 반도체 기판을 구비하는 반도체 소자의 제작 방법을 설명하기 위해 순서적으로 도시한 단면도이다. 도 3은 본 발명의 제 1 실시예에 따른 박막의 증착 온도 조건을 나타낸 그래프이다.1 is a cross-sectional view of a semiconductor substrate according to a first embodiment of the present invention. 2 (a) to 2 (c) are cross-sectional views sequentially illustrating a method of fabricating a semiconductor device having a semiconductor substrate according to a first embodiment of the present invention. 3 is a graph showing deposition temperature conditions of the thin film according to the first embodiment of the present invention.
도 1을 참조하면, 반도체 기판은 기판(100)상에 형성된 완충층(200)과, 완충층(200)상에 형성된 버퍼층(300)을 포함한다. 종래에는 기판(100)상에 바로 버퍼층(300)을 형성하여 응력을 감소시킨 후, 상기 버퍼층(300)상에 반도체층(미도시)을 형성하였으나, 본 실시예에서는 기판(100)과 버퍼층(300) 사이에 완충층(200)을 더 형성함으로써, 이후 형성될 후속층과 기판(100) 사이의 응력을 더욱 감소시킨다. 즉, 완충층(200)은 반도체층(미도시)을 성장 또는 냉각시키는 공정중에 기판(100)과 버퍼층(300) 또는 기판(100)과 반도체층(미도시) 사이에서 발생하는 응력을 감소시킴으로써, 상기 응력으로 인한 반도체층(미도시)의 격자 결함의 발생을 줄여준다. 이를 위해, 완충층(200)은 반도체층(미도시)의 성장온도에 비해 낮은 융점을 갖는 재료를 사용하여, 고체 상태의 완충층(200)이 반도체층(미도시)의 성장중에 액상과 고상의 중간 상태 즉, 졸(sol) 및 겔(gel) 중 어느 하나의 상태가 되도록한다. 따라서, 기판(100) 상에 형성된 고체 상태의 완충층(200)은 반도체층(400)의 성장중에 졸 또는 겔상으로 변하며, 상기 졸 또는 겔상의 완충층(200) 상에 위치하는 버퍼층(300) 상에서 반도체층(미도시)이 성장한다. 졸 또는 겔상의 완충층(200)은 서로 다른 고체 즉, 기판(100)과 버퍼층(300) 또는 기판(100)과 반도체층(미도시) 사이에서 발생하는 응력을 흡수한다. 이를 통해, 응력으로 인한 반도체층(미도시)의 결함 발생을 감소시킨다.Referring to FIG. 1, the semiconductor substrate includes a
하기에서는 도 2(a) 내지 도 2(c) 및 도 3을 참조하여, 제 1 실시예에 따른 반도체 기판을 구비하는 반도체 소자를 제조하는 방법을 설명한다.Hereinafter, a method of manufacturing a semiconductor device having a semiconductor substrate according to a first embodiment will be described with reference to FIGS. 2A to 2C and 3.
먼저, 도시되지는 않았지만 기판(100)의 표면을 세척 가스를 이용하여 세척한다. 기판(100)은 실리콘 웨이퍼, 사파이어 웨이퍼, 게르마늄 웨이퍼, 실리콘 게르마늄 웨이퍼 및 실리콘 카바이드 웨이퍼 중 어느 하나를 사용할 수 있다. 본 실시예에서는 기판(100)으로 사파이어 웨이퍼를 사용한다. 기판(100)의 표면 세척은HCl 과 N2가 혼합된 혼합가스를 이용하여 상기 기판(100)의 표면을 세척한다. 이어서, 도 2(a)에 도시된 바와 같이, 기판(100) 상에 완층층(200)을 형성한다. 완충층(200)을 형성하는 재료는 상기 완충층(200)이 반도체층(400)의 성장중에 졸 또는 겔상으로 변할 수 있도록 반도체층(400)의 성장온도에 비해 낮은 융점을 갖는 재료 를 사용한다. 또한, 기판(100)과 결정구조가 유사한 물질을 사용하는 것이 바람직하다. 여기서 기판(100)은 사파이어 웨이퍼로서, 육방정계(hexagonal)의 결정구조를 갖는다. 또한, 반도체층(400)은 기판(100)을 550℃ 내지 1300℃의 온도로 가열한 후, 버퍼층(300) 상에 GaN막을 성장시켜 형성하므로, GaN막의 성장온도에 비해 낮은 온도의 융점을 갖는 재료를 사용한다. 따라서, 본 실시예에서는 완충층(200)을 형성하는 재료로 기판(100)과 결정구조가 유사한 FCC (111)면으로 자란 결정 구조를 갖는 GaSb, InSb 및 InN 중 어느 하나를 이용하여 형성한다. 여기서, GaSb의 융점은 710℃, InSb의 융점은 525℃ 이며, InN의 융점은 1100℃이다. 본 실시시예에서는 GaSb를 이용하여 완충층(200)을 형성한다. 또한, 이러한 완충층(200)은 MBE(Molecular beam epitaxy) 방법을 이용하여 기판(100) 상에 증착한다. 이때, 기판(100)의 온도는 도 3에 도시된 바와 같이, 200℃ 내지 400℃의 온도 예를 들어 300℃가 되도록 한다.First, although not shown, the surface of the
도 2(b)를 참조하면, 완충층(200) 상에 버퍼층(300)을 형성한다. 버퍼층(300)은 MOCVD(Metal organic chemical vapor deposition), HVPE(Hydride vapor phase epitaxy) 등의 공정을 통하여 형성할 수 있다. 본 실시예에서는 HVPE 공정을 통해 버퍼층(300)을 형성한다. HVPE 공정은 챔버 내부와 연결되며 원료물질이 투입된 용기 예를 들어, 금속 원료가 투입된 공급 튜브에 반응가스를 제공하여, 반응가스와 원료물질이 반응하도록 하고, 기상 반응에 의해 생성된 생성물이 기판(100) 표면에 퇴적되면서 기판(100) 상에 원하는 결정 박막이 성장되는 공정이다. 이때, 본 실시예에서는 공급 튜브내에 별도의 원료물질을 투입하지 않고, GaSb로 형성된 완충층(200) 표면과 NH3 가스를 반응시켜 버퍼층(300)을 형성한다. 이로 인해, 완충층(200) 표면과 NH3 가스가 반응하여 상기 완충층(200) 상에 GaN 버퍼층(300)이 형성된다. 이때, 버퍼층(300)의 두께는 3㎛ 이하가 되도록 하며, 기판(100)의 온도는 도 3에 도시된 바와 같이, 400℃ 내지 600℃의 온도 예를 들어, 500℃가 되도록 한다.Referring to FIG. 2B, a
도 2(c)를 참조하면, 버퍼층(300) 상에 반도체층(400)을 형성한다. 반도체층(400)은 HVPE, MOCVD 등의 공정을 통하여 형성할 수 있다. 본 실시예에서는 HVPE 공정을 통해 GaN막을 성장시켜, 반도체층(400)을 형성한다. 여기서, 공급 튜브에 투입되는 원료물질로 Ga을 사용하고, 반응 가스로는 HCl 가스 및 NH3 가스를 사용한다. 먼저, Ga을 800℃ 내지 900℃의 온도로 가열하고, 상기 Ga이 저장된 공급 튜브에 HCl 가스를 공급한다. 이를 통해, 상기 온도에서 Ga과 HCl 가스가 반응하여 GaCl과 H2 가스가 생성된다. 공급 튜브 내의 GaCl 가스가 상기 공급 튜브와 연결된 챔버 내로 유입되면, 챔버 내에 NH3 가스를 공급한다. 이로 인해, GaCl 가스와 NH3 가스가 기상 반응하여, GaN과 함께 HCl과 H2 가스가 생성된다. GaN은 완충층(200) 상에 위치하는 버퍼층(300) 상에서 증착 및 성장하여 GaN막을 형성한다. 이때, 기판(100)의 온도를 상기 기판(100)을 가열하여 GaN막을 성장 시키는 동안 완충층(200)이 완전한 액상이 아니라 졸 또는 겔상으로 변할수 있도록 조절하는 것이 바람직하다. 이에, 본 실시예에서는 기판(100)의 온도가 도 3에 도시된 바와 같이, 750℃ 내지 850℃ 예를 들어 750℃가 되도록 한다. 이로 인해, 버퍼층(300) 상에 GaN막을 성장시키는 동안 상기 기판(100) 상에 형성된 고체 상태의 완충층(200)은 졸 또는 겔상으로 변한다. 여기서, 졸 또는 겔상의 완충층(200)은 GaN막을 성장시켜 반도체층(400)을 형성하는 동안 기판(100)과 버퍼층(300) 또는 기판(100)과 반도체층(400) 사이에 발생하는 응력을 흡수한다. 또한, 불순물이 도핑된 반도체층(400)을 형성할 경우, GaN막에 원하는 불순물 도펀트를 주입하여 형성할 수 있다.Referring to FIG. 2C, the
이어서, 완충층(200), 버퍼층(300) 및 반도체층(400)이 형성된 기판(100)을 서서히 냉각한다. 이때, 졸 또는 겔상의 완충층(200)이 서서히 냉각되어 고상으로 변하므로, 기판(100)과 버퍼층(300) 또는 기판(100)과 반도체층(400)의 열팽창 계수 차이에 의한 응력의 발생을 줄여준다.Subsequently, the
도 4는 본 발명의 제 2 실시예에 따른 반도체 기판의 단면도이다. 도 5(a) 및 도 5(b)는 본 발명의 제 2 실시예에 따른 반도체 기판을 구비하는 반도체 소자의 제작 방법을 설명하기 위해 순서적으로 도시한 단면도이다. 하기에서는 제 1 실시예와 중복되는 설명은 생략한다. 4 is a cross-sectional view of a semiconductor substrate according to a second embodiment of the present invention. 5A and 5B are cross-sectional views sequentially illustrating a method of fabricating a semiconductor device having a semiconductor substrate according to a second embodiment of the present invention. In the following, description overlapping with the first embodiment is omitted.
도 4에 도시된 바와 같이, 반도체 기판은 기판(100) 상에 형성된 완충층(200)을 포함한다. 즉, 제 1 실시예에서는 기판(100) 상에 완충층(200)을 형성하고, 상기 완충층(200) 상에 버퍼층(미도시)을 형성하였으나, 본 실시예에서는 기판(100) 상에 완충층(200)을 형성하고, 상기 완충층(200) 상에 버퍼층(미도시)을 형성하지 않는다. 그리고, 도시되지는 않았지만, 완충층(200) 상에 바로 반도체층 (미도시)을 형성한다. 여기서, 완충층(200)은 GaSb를 이용하여 형성한다. 따라서, 기판(100) 상에 형성된 고체 상태의 완충층(200)은 반도체층(미도시)의 성장중에 졸 또는 겔상으로 변하며, 완충층(200) 상에서 반도체층(미도시)이 성장한다. 이를 통해, 서로 다른 고체 즉, 기판(100)과 반도체층(미도시) 사이에서 발생하는 응력을 흡수함으로써, 응력으로 인한 반도체층(미도시)의 결함 발생을 감소시킨다.As shown in FIG. 4, the semiconductor substrate includes a
하기에서는 도 5(a) 및 도 5(b)를 참조하여, 제 2 실시예에 따른 반도체 기판을 구비하는 반도체 소자를 제조하는 방법을 설명한다.Hereinafter, a method of manufacturing a semiconductor device having a semiconductor substrate according to a second embodiment will be described with reference to FIGS. 5A and 5B.
먼저, 도시되지는 않았지만 기판(100)의 표면을 세척 가스를 이용하여 세척한다. 본 실시예에 따른 기판(100)으로 사파이어 웨이퍼를 사용한다. 이어서, 도 5(a)에 도시된 바와 같이, 기판(100) 상에 완충층(200)을 형성한다. 여기서, 완충층(200)을 형성하는 재료로 GaSb를 사용하며, 이러한 완충층(200)은 MBE 방법을 이용하여 기판(100) 상에 증착한다. 이때, 기판(100)의 온도는 200℃ 내지 400℃ 예를 들어, 300℃가 되도록 한다.First, although not shown, the surface of the
도 5(b)를 참조하면, 완충층(200) 상에 반도체층(400)을 형성한다. 본 실시예에서는 HVPE 공정을 통해 GaN막을 성장시켜, 반도체층(400)을 형성한다. 먼저, Ga을 800℃ 내지 900℃의 온도로 가열하고, 상기 Ga이 저장된 공급 튜브에 HCl 가스를 공급한다. 이를 통해, 상기 온도에서 Ga과 HCl 가스가 반응하여 GaCl과 H2 가스가 생성된다. 공급 튜브 내의 GaCl 가스가 상기 공급 튜브와 연결된 챔버 내로 유입되면, 챔버 내에 NH3 가스를 공급한다. 이로 인해, GaCl 가스와 NH3 가스가 기 상 반응하여, GaN과 함께 HCl과 H2 가스가 생성된다. GaN은 완층층(200) 상에 증착 및 성장하여 GaN막을 형성한다. 이때, 초기에는 기판(100)의 온도를 완충층(200)의 융점에 비해 낮은 400℃ 내지 600℃ 예를 들어, 450℃가 되도록 하고, 상기 온도에서 GaN막을 3㎛ 내지 5㎛로 성장시킨다. 이때, 완충층(200)은 고체 상태를 유지한다. 그리고, GaN막이 3㎛ 내지 5㎛ 두께로 성장하면, 기판(100)의 온도를 완충층(200)의 융점에 비해 높은 750℃ 내지 850℃ 예를 들어, 750℃가 되도록하고, 상기 온도에서 GaN막을 원하는 두께만큼 성장시킨다. 이때, 고체 상태의 완충층(200)은 졸 또는 겔상으로 변한다. 졸 또는 겔상의 완충층(200)은 GaN막을 성장시켜 반도체층(400)을 형성하는 동안 기판(100)과 반도체층(400) 사이에 발생하는 응력을 흡수한다.Referring to FIG. 5B, the
이어서, 완충층(200) 및 반도체층(400)이 형성된 기판(100)을 서서히 냉각한다. 이때, 졸 또는 겔상의 완충층(200)이 서서히 냉각되어 고상으로 변하므로, 기판(100)과 반도체층(400)의 열팽창 계수 차이에 의한 응력의 발생을 줄여준다.Subsequently, the
제 1 및 제 2 실시예에서는 GaSb를 이용하여 완충층(200)을 형성하였으나, 이에 한정되지 않고 InSb 및 InN 중 어느 하나를 이용하여 형성할 수 있다. 또한, GaSb를 이용하여 완충층(200)을 형성할 경우, 상기 완충층(200) 표면과 NH3 가스를 반응시켜 GaN 버퍼층(200)을 형성하였으나, InSb 및 InN 중 어느 하나를 이용하여 완충층(200)을 형성할 경우, 별도의 Ga을 공급 튜브 내에 투입시킨 후, NH3 가스와 반응시켜 GaN 버퍼층(200)을 형성한다. 그리고, InSb 및 InN 중 어느 하나를 이용 하여 완충층(200)을 형성할 경우, 반도체층(400)의 성장온도는 상기 반도체층(400)의 성장중에 고체 상태의 완충층(200)이 졸 또는 겔상으로 변할 수 있도록 조절하는 것이 바람직하다. 즉, 융점이 525℃인 InSb를 이용하여 완충층(200)을 형성할 경우, 반도체층(400)의 성장온도는 550℃ 내지 650℃ 예를 들어 550℃가 되도록 하고, 융점이 1100℃인 InN을 이용하여 완충층(200)을 형성할 경우, 반도체층(400)의 성장온도는 1200℃ 내지 1300℃ 예를 들어 1200℃가 되도록 한다. 이를 통해, InSb 또는 InN으로 형성된 고체 상태의 완충층(200)이 반도체층(400)의 성장중에 졸 또는 겔상으로 변하여, 기판(100)과 반도체층(400) 사이에 발생하는 응력을 감소시킨다.In the first and second embodiments, the
도 6은 본 발명의 제 1 실시예에 따른 반도체 기판을 구비하는 발광 소자의 단면도이다.6 is a cross-sectional view of a light emitting device having a semiconductor substrate according to a first embodiment of the present invention.
도 6을 참조하면, 발광 소자는 기판(100), 기판(100) 상에 형성된 완충층(200), 완충층(200) 상에 형성된 버퍼층(300), 버퍼층(300) 상에 형성된 소자층(500)을 포함한다. 여기서 기판(100)으로 사파이어 웨이퍼를 사용한다. 그리고 기판(100) 상에 상기와 같은 방법으로 완충층(200) 및 버퍼층(300)을 형성한다.Referring to FIG. 6, the light emitting device includes a
이어서, 버퍼층(300) 상에 소자층(500)을 형성한다. 소자층(500)은 반도체층(400), 제 1 전극(401) 및 제 2 전극(402)을 포함할 수 있다. 여기서 반도체층(400)은 버퍼층(300) 상에 형성된 n형층(410), n형층(410) 상에 형성된 활성층(420), 활성층(420) 상에 형성된 p형층(430)을 포함한다. 그리고 제 1 전극(401)은 n형층(410)의 일부 영역에 형성되며, 제 2 전극(402)은 p형층(430)의 일부 영역 에 형성된다. n형층(410), 활성층(420) 및 p형층(430)은 GaN, InGaN, AlGaN, AlInGaN 중 적어도 어느 하나를 포함하는 반도체 박막으로 형성하는 것이 바람직하다. 예를 들어, n형층(410) 및 p형층(430)은 GaN막으로 형성하고, 활성층(420)은 InGaN막으로 형성한다. n형층(410)은 전자를 제공하는 층으로서, 전술한 반도체 박막에 n형 도판트 예를 들어, Si, Ge, Se, Te, C 등을 주입하여 형성할 수 있다. p형층(430)은 정공을 제공하는 층으로서, 반도체 박막에 p형 도펀트 예를 들어, Mg, Zn, Be, Ca, Sr, Ba 등을 주입하여 형성할 수 있다. 활성층(420)은 n형층(410)에서 제공된 전자와 p형층(430)에서 제공된 정공이 재결합되면서 소정 파장의 광을 출력하는 층으로써, 우물층(well layer)과 장벽층(barrier layer)을 교대로 적층하여 단일 양자 우물 구조 또는 다중 양자 우물(multiple quantum well) 구조를 갖는 다층의 반도체 박막으로 형성할 수 있다. 이러한 활성층(420)을 이루는 반도체 재료에 따라 출력되는 광의 파장이 변화되므로, 목표로 하는 출력 파장에 따라 적절한 반도체 재료를 선택하는 것이 바람직하다.Subsequently, the
이와 같은 발광 소자는 반도체층(400)의 성장온도에 비해 낮은 융점을 갖는 완충층(200)을 포함하고, 상기 완충층(200) 상에 위치하는 버퍼층(300) 상에서 반도체층(400)이 형성되는데, 반도체층(400)의 성장 또는 냉각 과정에서 완충층(200)은 기판(100)과 버퍼층(300) 또는 기판(100)과 반도체층(400) 사이의 응력을 감소시킨다.The light emitting device includes a
한편, 상기에서는 발광 소자를 예를들어 설명하였으나, 이에 한정되지 않고, 다양한 반도체 소자 예를 들어, MOSFET, 숏트키 다이오드, 포토 센서 등이 형성될 수도 있다.Meanwhile, the light emitting device has been described as an example. However, the present invention is not limited thereto, and various semiconductor devices such as MOSFETs, Schottky diodes, and photo sensors may be formed.
도 1은 본 발명의 제 1 실시예에 따른 반도체 기판의 단면도.1 is a cross-sectional view of a semiconductor substrate according to a first embodiment of the present invention.
도 2(a) 내지 도 2(c)는 본 발명의 제 1 실시예에 따른 반도체 기판을 구비하는 반도체 소자의 제작 방법을 설명하기 위해 순서적으로 도시한 단면도.2 (a) to 2 (c) are cross-sectional views sequentially illustrating the method of manufacturing a semiconductor device having a semiconductor substrate according to the first embodiment of the present invention.
도 3은 본 발명의 제 1 실시예에 따른 박막의 증착 온도 조건을 나타낸 그래프.Figure 3 is a graph showing the deposition temperature conditions of the thin film according to the first embodiment of the present invention.
도 4는 본 발명의 제 2 실시예에 따른 반도체 기판의 단면도.4 is a cross-sectional view of a semiconductor substrate according to a second embodiment of the present invention.
도 5(a) 및 도 5(b)는 본 발명의 제 2 실시예에 따른 반도체 기판을 구비하는 반도체 소자의 제작 방법을 설명하기 위해 순서적으로 도시한 단면도.5 (a) and 5 (b) are cross-sectional views sequentially shown for explaining a method of manufacturing a semiconductor device having a semiconductor substrate according to a second embodiment of the present invention.
도 6은 본 발명의 제 1 실시예에 따른 반도체 기판을 구비하는 발광 소자의 단면도.6 is a cross-sectional view of a light emitting device having a semiconductor substrate according to a first embodiment of the present invention.
<도면의 주요 부분의 부호에 대한 설명><Description of Signs of Major Parts of Drawings>
100 : 기판 200: 완충층100
300 : 버퍼층 400: 반도체층300: buffer layer 400: semiconductor layer
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080054749A KR101451245B1 (en) | 2008-06-11 | 2008-06-11 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080054749A KR101451245B1 (en) | 2008-06-11 | 2008-06-11 | Semiconductor device and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090128802A true KR20090128802A (en) | 2009-12-16 |
KR101451245B1 KR101451245B1 (en) | 2014-10-16 |
Family
ID=41688972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080054749A KR101451245B1 (en) | 2008-06-11 | 2008-06-11 | Semiconductor device and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101451245B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8829491B2 (en) | 2011-01-20 | 2014-09-09 | Samsung Electronics Co., Ltd. | Semiconductor device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100358428B1 (en) * | 1999-02-22 | 2002-10-25 | 주식회사 옵토웨이퍼테크 | A method for fabricating n itride compound semiconductor substrate |
-
2008
- 2008-06-11 KR KR1020080054749A patent/KR101451245B1/en active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8829491B2 (en) | 2011-01-20 | 2014-09-09 | Samsung Electronics Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR101451245B1 (en) | 2014-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5239188A (en) | Gallium nitride base semiconductor device | |
JP5244487B2 (en) | Gallium nitride growth substrate and method for manufacturing gallium nitride substrate | |
US7271404B2 (en) | Group III-V nitride-based semiconductor substrate and method of making same | |
JP3550070B2 (en) | GaN-based compound semiconductor crystal, growth method thereof and semiconductor substrate | |
CN104518062B (en) | The method for manufacturing light emitting semiconductor device | |
US20040077166A1 (en) | Semiconductor crystal growing method and semiconductor light-emitting device | |
US20100035416A1 (en) | Forming III-Nitride Semiconductor Wafers Using Nano-Structures | |
US20110101307A1 (en) | Substrate for semiconductor device and method for manufacturing the same | |
US6648966B2 (en) | Wafer produced thereby, and associated methods and devices using the wafer | |
JP2000091234A (en) | Manufacture of iii-v nitride compound semiconductor | |
KR100682272B1 (en) | Manufacturing Process of Nitride Substrate And Nitride Substrate by the Process | |
TWI755306B (en) | Led precursor and method of manufacturing the same | |
KR100781659B1 (en) | Method of fabricating light emitting diode using an improved buffer layer and light emitting diode fabricated by the method | |
US20140151714A1 (en) | Gallium nitride substrate and method for fabricating the same | |
JP2012204540A (en) | Semiconductor device and method of manufacturing the same | |
KR101274211B1 (en) | Semiconductor substrate, light emitting device employing the same and method for manufacturing the light emitting device | |
KR19990016925A (en) | Baline single crystal manufacturing method | |
KR100935974B1 (en) | Manufacturing method of Nitride semiconductor light emitting devide | |
JPH05109621A (en) | Method for growing gallium nitride thin film | |
KR101391960B1 (en) | Manufacturing Method of Semiconductor Substrate having Defect-Free Nitride Semiconductor for High Quality Semiconductor Device | |
KR101451245B1 (en) | Semiconductor device and method for manufacturing the same | |
JP2004247412A (en) | Semiconductor multilayer structure, its fabricating method, and semiconductor device having that structure | |
KR101384071B1 (en) | Nitride semiconductor substrate, method for fabricating the substrate and light emitting diode including the substrate | |
KR101321935B1 (en) | A light emitting diode of a nitride compound and fabricating method therefor | |
CN109378368B (en) | Method for epitaxial growth of GaN substrate on PSS substrate along semi-polar surface |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20171010 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20181004 Year of fee payment: 5 |