KR20090120253A - 백라이트 유닛 어셈블리, 이를 구비하는 표시 장치 및 그디밍 방법 - Google Patents

백라이트 유닛 어셈블리, 이를 구비하는 표시 장치 및 그디밍 방법 Download PDF

Info

Publication number
KR20090120253A
KR20090120253A KR1020080046195A KR20080046195A KR20090120253A KR 20090120253 A KR20090120253 A KR 20090120253A KR 1020080046195 A KR1020080046195 A KR 1020080046195A KR 20080046195 A KR20080046195 A KR 20080046195A KR 20090120253 A KR20090120253 A KR 20090120253A
Authority
KR
South Korea
Prior art keywords
discharge
voltage
blocks
driving
data
Prior art date
Application number
KR1020080046195A
Other languages
English (en)
Inventor
김혁환
김현진
조치오
남석현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080046195A priority Critical patent/KR20090120253A/ko
Priority to US12/335,929 priority patent/US20090284181A1/en
Publication of KR20090120253A publication Critical patent/KR20090120253A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G09G3/3426—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines the different display panel areas being distributed in two dimensions, e.g. matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/10—Controlling the intensity of the light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 백라이트 유닛 어셈블리, 이를 구비하는 표시 장치 및 디밍 방법에 관한 것이다.
본 발명에 따른 백라이트 유닛 어셈블리는, 일 방향으로 연장된 복수의 제 1 전극 라인과, 제 1 전극 라인과 절연되어 타 방향으로 연장된 복수의 제 2 전극 라인과, 각 제 1 전극 라인과 각 제2 전극 라인이 교차되는 영역에 정의된 복수의 방전 블록을 포함하는 면광원, 복수의 방전 블록 중 선택된 서로 인접한 두 방전 블럭의 방전 또는 비방전 상태에 따른 제1 구동 신호와 제2 구동 신호, 및 구동 전압의 데이터가 저장된 메모리, 영상 신호로부터 선택된 영역의 휘도를 산출하는 휘도 산출부, 및 상기 산출된 휘도에 대응하는 메모리에 저장된 데이터에 따른 디밍 제어 신호를 출력하는 디밍 제어부를 포함한다. 제 1 전극 라인을 통해 서로 다른 파형으로 인가되는 제 1 구동 신호와 제 2 구동 신호, 및 제 2 전극 라인을 통해 인가되는 구동 전압이, 디밍 제어 신호에 따라서 조절되어 인가된다.
본 발명에 의하면, 로컬 디밍시 인접한 두 방전 블럭의 동시 구동을 가능하게 하여 로컬 디밍 및 스캐닝의 동시 구동시에도 로컬 디밍 능력을 향상시키는 동시에 스캐닝에 따른 액정 표시 패널 블럭의 휘도 감소를 개선할 수 있다.
Figure P1020080046195
면광원, 로컬 디밍, 방전 블럭, 동시 구동, 구동 신호, 구동 전압

Description

백라이트 유닛 어셈블리, 이를 구비하는 표시 장치 및 그 디밍 방법{Backlight unit assembly and display having the same and dimming method of thereof}
본 발명은 백라이트 유닛 어셈블리, 이를 구비하는 표시 장치 및 그 디밍 방법에 관한 것으로, 특히 복수의 방전 블럭을 구비하는 면광원의 로컬 디밍시 인접한 두 방전 블럭의 동시 구동이 가능한 백라이트 유닛 어셈블리, 이를 구비하는 표시 장치 및 그 디밍 방법에 관한 것이다.
음극선관 표시 장치(Cathode Ray Tube; CRT)를 대신하여 액정 표시 장치(Liquid Crystal Display; LCD), 플라즈마 표시 장치(Plasma Display Panel; PDP) 등의 평판 표시 장치가 빠르게 발전하고 있다. 그런데, 액정 표시 장치는 플라즈마 표시 장치 등과는 달리 자체 발광을 하지 못하는 구조로서, 광원을 필요로 한다. 따라서, 액정 표시 장치는 화면 표시 방식에 따라 여러 방식의 광원을 구비할 수 있으며, 예를 들면 백라이트 유닛을 액정 표시 패널 후면에 배치한다.
백라이트 유닛의 광원으로는 일반적으로 발광 다이오드(Light Emitting Diode; LED)와 같은 점광원을 이용하거나, 전계 발광 램프(Electroluminescent Lamp; EL), 냉음극 형광 램프(Cold Cathode Fluorescent Lamp; CCFL)와 같은 선광원을 이용한다. 그러나, 점광원 또는 선광원은 다시 면광원으로 조절되어야 하며, 이를 위해 여러가지 광학 부품을 추가로 이용하여야 한다.
최근에는 점광원과 선광원을 대체할 수 있는 면광원의 개발이 활발하게 진행되고 있다. 면광원은 상부 기판 및 하부 기판 사이에 방전 가스를 충진하고 상부 및 하부 기판상에 각각 전극을 형성하여 두 전극 사이의 전압차에 의해 방전하게 된다. 이러한 면광원은 종래에는 방전 특성이 우수하고, 안정적인 구동 전압 마진을 제공하는 수은을 방전 가스로 이용하였다. 그러나, 수은은 환경 규제 물질로 사용이 제한되고, 램프의 온도가 낮으면 구동이 어려워지고 효율이 떨어지는 단점을 가지고 있다. 따라서, 무수은의 방전 가스를 사용하는 면광원이 개발되었다. 무수은 면광원은 수은 대신 제논(Xe) 가스 등의 무수은 가스를 채운 완전 평면의 형광 램프로, 구조가 단순하고 온도 의존성이 없으며 제조 및 면적 확장이 용이하여 표시 장치의 광원으로 주목받고 있다.
한편, 최근 액정 표시 장치의 화질을 향상시키고, 소비 전력을 감소시키기 위하여 백라이트 유닛을 영상 정보에 따라 능동적으로 구동시키는 로컬 디밍(local dimming)이 적용되고 있다. 현재 로컬 디밍은 주로 LED를 광원으로 이용하는 백라이트 유닛에 적용되고 있으며, CCFL을 광원으로 이용하는 백라이트 유닛의 경우에는 선형의 형태적 특징에 의하여 적용이 되지 못하고 있다. 그러나, 무수은 면광원은 완전 평면 발광이라는 장점을 이용하여 로컬 디밍을 적용할 수 있으며, 이에 대한 시도가 다양하게 이루어지고 있다.
로컬 디밍을 가능하게 하기 위하여 무수은 면광원을 m×n개의 방전 블럭으로 나누어 구성하는데, 면광원이 m×n개의 방전 블럭으로 구성될 경우 구동부는 일반적으로 방전 블럭의 수와 동일한 m×n개를 이용하여야 한다. 그러나, 최근에는 무수은 면광원에 매트릭스 구동 방식, 즉 가로 방향의 구동부로부터 출력된 전압과 세로 방향의 구동부로부터 출력된 전압에 의해 두 전압이 교차 인가되는 방전 블럭이 구동되는 방식을 적용하여 구동부의 수를 m×n개에서 m+n개로 감소시킨 로컬 디밍용 무수은 면광원이 제작되었다.
즉, 매트릭스 구동 무수은 면광원은 상부 전극과 하부 전극의 교차 지점에서 양 전극의 전위차에 의해 방전이 발생한다. 따라서, 종래의 매트릭스 구동 면광원은 로컬 디밍시 한번에 가로 방향으로 배열된 블럭들만 구동 및 디밍을 조절할 수 있다. 즉, 매트릭스 구동 면광원은 세로 방향으로 순차 구동하게 되며, 이를 스캐닝(scanning) 구동 방식이라 한다.
예를 들어 세로 방향으로 5개의 방전 블럭이 배열된 매트릭스 구동 면광원은 듀티비(duty ratio)가 20%인 스캐닝 구동을 한다. 즉, 한 프레임동안에 세로 방향으로 배열된 5개의 방전 블럭을 순차 구동하기 위해 각 방전 블럭마다 20%의 듀티비로 구동하게 된다. 그런데, 이러한 구동 방식은 CCFL 백라이트 유닛이나 HCFL 백라이트 유닛이 스캐닝 구동할 경우의 듀티비 40∼50%와 비교하여 절반 정도 밖에 되지 않는다. 따라서, 매트릭스 구동 면광원은 다른 스캐닝 구동 백라이트 유닛에 의한 발광 대비 액정 표시 패널의 휘도가 상당히 떨어지는 문제가 발생한다.
본 발명은 면광원의 인접한 방전 블럭의 동시 구동을 가능하게 함으로써 스캐닝 구동시에도 표시 패널의 휘도가 저하되지 않는 백라이트 유닛 어셈블리, 이를 구비하는 표시 장치 및 그 디밍 방법을 제공한다.
본 발명은 인접한 두 방전 블럭의 방전 상태에 따른 데이터 및 두 방전 블럭의 방전 구간에 따른 데이터를 메모리에 저장하고, 영상 신호에 따른 표시 패널 블럭의 휘도에 따라 메모리에 저장된 데이터를 이용하여 두 방전 블럭을 구동함으로써 표시 패널의 휘도 조절 및 두 방전 블럭의 동시 구동을 가능하게 하는 백라이트 유닛 어셈블리, 이를 구비하는 표시 장치를 및 그 디밍 방법을 제공한다.
본 발명의 일 양태에 따른 백라이트 유닛 어셈블리는 일 방향으로 연장된 복수의 제 1 전극 라인과, 제 1 전극 라인과 절연되어 타 방향으로 연장된 복수의 제 2 전극 라인과, 각 제 1 전극 라인과 각 제2 전극 라인이 교차되는 영역에 정의된 복수의 방전 블록을 포함하는 면광원, 복수의 방전 블록 중 선택된 서로 인접한 두 방전 블럭의 방전 또는 비방전 상태에 따른 제1 구동 신호와 제2 구동 신호, 및 구동 전압의 데이터가 저장된 메모리, 영상 신호로부터 선택된 영역의 휘도를 산출하는 휘도 산출부, 및 상기 산출된 휘도에 대응하는 메모리에 저장된 데이터에 따른 디밍 제어 신호를 출력하는 디밍 제어부를 포함한다. 제 1 전극 라인을 통해 서로 다른 파형으로 인가되는 제 1 구동 신호와 제 2 구동 신호, 및 제 2 전극 라인을 통해 인가되는 구동 전압이, 디밍 제어 신호에 따라서 조절되어 인가된다.
본 발명의 일 양태에 따른 표시 장치는, 화상을 표시하기 위한 표시 패널과, 표시 패널을 구동하기 위한 표시 패널 구동부와, 일 방향으로 연장된 복수의 제 1 전극 라인과, 제 1 전극 라인과 절연되어 타 방향으로 연장된 복수의 제 2 전극 라인과, 각 제 1 전극 라인과 각 제2 전극 라인이 교차되는 영역에 정의된 복수의 방전 블록을 포함하는 면광원과, 복수의 방전 블록 중 선택된 서로 인접한 두 방전 블럭의 방전 또는 비방전 상태에 따른 제1 구동 신호와 제2 구동 신호, 및 구동 전압의 데이터가 저장된 메모리와, 영상 신호로부터 선택된 영역의 휘도를 산출하는 휘도 산출부, 및 상기 산출된 휘도에 대응하는 메모리에 저장된 데이터에 따른 디밍 제어 신호를 출력하는 디밍 제어부를 포함한다. 제 1 전극 라인을 통해 서로 다른 파형으로 인가되는 제 1 및 제 2 구동 신호와 제 2 전극 라인을 통해 인가되는 구동 전압이, 디밍 제어 신호에 따라서 조절되어 인가된다.
본 발명의 일 양태에 따른 디밍 방법은 면광원의 서로 인접한 선택된 두 방전 블럭의 방전 또는 비방전 상태에 따른 상기 면광원의 제 1 전극 라인을 통해 서로 다른 파형으로 인가되는 제 1 및 제 2 구동 신호와 상기 면광원의 제 2 전극 라인을 통해 변화되어 인가되는 구동 전압의 데이터를 저장하는 단계; 영상 신호로부터 표시 패널 블럭의 휘도를 산출하는 단계; 상기 산출된 휘도와 상기 저장된 데이터들을 이용하여 상기 면광원의 방전 블럭에 공급되는 전원을 조절하기 위한 디밍 제어 신호를 생성하는 단계; 및 상기 디밍 제어 신호에 따라 상기 면광원의 인접한 두 방전 블럭의 제 1 및 제 2 전극 라인에 구동 신호 및 구동 전압을 조절하여 인 가하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명에 의하면, 복수의 방전 블럭을 구비하는 면광원의 가로 방향으로 서로 이격된 복수의 제 1 전극 라인과 세로 방향으로 서로 이격된 복수의 제 2 전극 라인을 형성한다. 그리고, 인접한 두 방전 블럭에 제 1 전극 라인을 통해 제 1 파형 및 제 2 파형의 구동 신호를 인가하고, 제 2 전극 라인을 통해 구동 전압을 변화시켜 인가한다. 이러한 구동 전압 변화에 따른 두 방전 블럭의 방전 또는 비방전 상태를 데이터화하여 메모리에 저장하고, 상기 데이터를 조합하여 두 방전 블럭의 방전 구간에 따른 다양한 데이터를 메모리에 저장한다.
그리고, 영상 신호에 따라 인접한 두 액정 표시 패널 블럭의 휘도를 산출하고, 메모리에 저장된 데이터를 이용하여 두 액정 표시 패널 블럭에 대응하는 면광원의 두 방전 블럭의 제 1 전극 라인에 제 1 및 제 2 파형의 구동 신호를 인가하고 제 2 전극 라인에 구동 전압을 인가하여 두 방전 블럭이 동시 구동되도록 한다.
따라서, 로컬 디밍시 인접한 두 방전 블럭의 동시 구동을 가능하게 하여 로컬 디밍 및 스캐닝의 동시 구동시에도 로컬 디밍 능력을 향상시키는 동시에 스캐닝에 따른 액정 표시 패널 블럭의 휘도 감소를 개선할 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한 "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으 로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 첨부된 도면들을 참조하여, 본 발명의 실시예들에 따른 백라이트 유닛 어셈블리와 이를 포함하는 표시 장치 및 디밍 방법을 설명한다.
도 1은 본 발명의 일 실시 예에 따른 액정 표시 장치의 개략 분해 사시도이고, 도 2(a) 및 도 2(b)는 본 발명에 이용되는 면광원의 개략 평면도 및 단면도이며, 도 3은 본 발명의 일 실시 예에 따른 백라이트 유닛 구동부의 구성도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 액정 표시 장치는 액정 표시 패널(3000)과 이를 구동하기 위한 액정 표시 패널 구동부(4000)를 포함하는 액정 표시 패널 어셈블리와, 액정 표시 패널(3000)에 광을 공급하기 위한 백라이트 유닛(1000)과 이를 구동하기 위한 백라이트 유닛 구동부(700)를 포함하는 백라이트 유닛 어셈블리를 포함한다. 또한, 액정 표시 패널 어셈블리와 백라이트 유닛 어셈블리를 각각 수납하고 보호하기 위한 상부 및 하부 수납 부재(2600 및 400)를 더 포함할 수 있다.
한편, 액정 표시 패널(3000)은 소정 개수의 데이터 라인과 게이트 라인으로 구분되며 일정 크기를 갖는 매트릭스 형태의 가상 블럭 영역인 복수의 액정 표시 패널 블럭(A)으로 나눠질 수 있으며, 백라이트 유닛(1000)의 면광원(300) 역시 복수의 액정 표시 패널 블럭(A)에 대응하도록 복수의 방전 블럭(B)으로 나눠질 수 있다.
액정 표시 패널 어셈블리는 박막 트랜지스터 기판(2220)과, 박막 트랜지스터 기판(2220)에 대응하는 컬러 필터 기판(2240)과, 박막 트랜지스터 기판(2220)과 컬러 필터 기판(2240) 사이에 주입된 액정층(미도시)을 포함하는 액정 표시 패널(3000)과, 액정 표시 패널(3000)을 구동하기 위한 액정 표시 패널 구동부(4000)를 포함한다. 액정 표시 패널(3000)은 컬러 필터 기판(2240) 상부와 박막 트랜지스터 기판(2220) 하부에 각기 대응되어 형성된 편광판(미도시)을 더 포함할 수 있다.
박막 트랜지스터 기판(2220)은 투명한 유리 기판상에 일 방향, 예를들어 가로 방향으로 연장되는 게이트 라인과, 타 방향, 예를들어 세로 방향으로 연장되는 데이트 라인과, 게이트 라인 및 데이터 라인이 교차되는 영역에 형성된 박막 트랜지스터(Thin Film Transistor; TFT) 및 화소 전극을 포함한다. 박막 트랜지스터들은 게이트 단자, 소오스 단자 및 드레인 단자로 구성된다. 박막 트랜지스터의 게이트 단자는 게이트 라인과 연결되고, 소오스 단자는 데이터 라인과 연결되며, 드레인 단자는 화소 전극과 연결된다. 이러한 박막 트랜지스터 기판(2220)은 게이트 라인 및 데이터 라인에 전기적 신호가 입력되면 각각의 박막 트랜지스터가 턴온(turn on) 또는 턴오프(turn off)되어 드레인 단자로 화소 형성에 필요한 신호가 인가되어 화상을 표시하게 된다.
컬러 필터 기판(2240)은 투명 기판상에 광이 통과하면서 소정의 색이 발현되는 색화소인 적색(R), 녹색(G), 청색(B) 화소가 형성된다. 컬러 필터 기판(2240)의 전체 면에는 투명 전도성 박막인 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide; IZO) 등의 투명한 도전체로 이루어진 공통 전극이 형성된다.
액정 표시 패널 구동부(4000)는 박막 트랜지스터 기판(2220)에 접속된 데이터측 및 게이트측 테이프 캐리어 패키지(Tape Carrier Package; TCP)(2260a, 2280a)와, 데이터측 및 게이트측 테이프 캐리어 패키지(2260a, 2280a)에 각기 접속된 데이터측 및 게이트측 인쇄 회로 기판(2260b, 2280b)을 포함하여 액정 표시 패널(3000)을 구동한다.
백라이트 유닛 어셈블리는 백라이트 유닛(1000)과 백라이트 유닛 구동부(700)를 포함하며, 액정 표시 패널(3000)에 광을 공급한다. 백라이트 유닛(1000)은 복수의 방전 블럭(B)을 갖는 면광원(300)과, 면광원(300)에서 방출된 광의 품질을 개선하기 위한 광학 시트(500)를 포함한다. 또한, 면광원(300)와 광학 시트(500)를 고정하기 위한 몰드 프레임(2000)이 더 포함될 수 있다.
면광원(300)은 도 2(a) 및 도 2(b)에 도시된 바와 같이 서로 대향 배치된 상부 기판(310) 및 하부 기판(320)과, 상부 기판(310)과 하부 기판(320) 사이에 서로 교차되어 형성된 제 1 및 제 2 격벽(330 및 340)과, 제 1 및 제 2 격벽(330 및 340)에 의해 마련된 복수의 방전 블럭(B)과, 하부 기판(320) 및 상부 기판(310) 상에 각각 형성된 복수의 제 1 및 제 2 전극 라인(350 및 360)을 포함한다.
상부 기판(310) 및 하부 기판(320)은 각각 유리 또는 실리카 등의 재질로 제작되어 예를들어 1∼3㎜의 간격으로 대향 배치된다. 제 1 격벽(330)은 상부 기판(310) 및 하부 기판(320) 사이에 형성되며, 소정 간격을 유지하여 일 방향, 예를들어 가로 방향으로 복수 형성된다. 그리고, 제 2 격벽(340)은 상부 기판(310) 및 하부 기판(320) 사이에 형성되며, 소정 간격을 유지하여 타 방향, 예를들어 세로 방향으로 복수 형성된다. 제 1 및 제 2 격벽(330 및 340)은 상부 기판(310)과 하부 기판(320)의 가장자리에도 형성된다.
방전 블럭(B)은 인접한 두 제 1 격벽(330) 및 제 2 격벽(340)에 의해 마련되며, 제 1 및 제 2 격벽(330 및 340)의 수에 따라 복수 마련된다. 방전 블럭(B)에는 형광체가 충진되는데, 예를 들어 제논(Xe) 가스 등의 무수은 가스가 충진된다. 또한, 필요에 따라 제논 가스 이외에 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr) 등의 불활성 가스를 더 포함하는 혼합 가스를 충진될 수도 있다.
또한, 복수의 제 1 전극 라인(350)은 상부 기판(310)과 대향하지 않는 하부 기판(320)의 타면상에 소정 간격 이격되어 형성되며, 가로 방향으로 연장 형성된다. 제 1 전극 라인(350)은 제 1 격벽(330)에 대응하는 영역을 사이에 두고 이격되어 형성된다. 그리고, 복수의 제 2 전극 라인(360)은 하부 기판(320)과 대향하지 않는 상부 기판(310)의 타면상에 소정 간격 이격되어 형성되며, 세로 방향으로 연장 형성된다. 제 2 전극 라인(360)은 제 2 격벽(340)에 대응하는 영역을 사이에 두고 이격되어 형성된다.
한편, 제 1 전극 라인(350)은 면광원(300)에서 방전에 의해 발생된 광이 면광원(300) 하부로 방출되는 것을 방지하기 위해 불투명 금속 물질로 형성하는 것이 바람직하다. 이에 반해, 제 2 전극 라인(360)은 면광원(300)에서 발생된 광이 면광원(300) 상부로 광 손실없이 방출되도록 하기 위해 투명 전도성 물질, 예를들어 ITO 또는 IZO 등의 물질로 형성하는 것이 바람직하다. 또한, 제 1 전극 라인(350) 의 상부 또는 하부에는 면광원(300)에서 발생된 광을 상부로 반사하기 위한 반사판이 더 형성될 수 있다.
또한, 광학 시트(500)는 도 1에 도시된 바와 같이 면광원(200)에서 방출된 광의 품질을 개선하고 효율을 높이기 위해 확산 시트(510)와 프리즘 시트(520)를 포함할 수 있다. 확산 시트(510)는 면광원(300)의 상면에 위치하여 면광원(300)으로부터 출사된 광을 균일하게 확산하여 프리즘 시트(520) 및 액정 표시 패널(3000)의 정면 방향으로 전달하여 시야각을 넓힌다. 이러한 확산 시트(510)는 폴리카보네이트(PC) 수지 또는 폴리에스테르(PET) 수지를 사용하여 제작할 수 있다. 프리즘 시트(520)는 확산 시트(510)에서 출사된 광을 굴절, 집광시켜 휘도를 상승시켜 액정 표시 패널에 입사시킨다. 이러한 프리즘 시트(520)로는 띠 모양의 마이크로 프리즘(Micro-Prism)이 폴리에스테르(PET)와 같은 모재 상부에 형성된 것으로 수평, 수직 두 장을 하나의 세트로 하여 사용할 수 있다.
그리고, 백라이트 유닛 구동부(700)는 면광원(300)을 구성하는 복수의 방전 블럭(B)을 구동하기 위한 전원을 조절하여 공급하며, 도 3에 도시된 바와 같이 재설정 가능 반도체(Field-Programmable Gate Array: 이하, "FPGA"라 함)(710), 제 1 및 제 2 스위칭부(720 및 730), 제 1 및 제 2 전압 발생부(740 및 750), 제 1 및 제 2 스위칭 제어부(760 및 770)를 포함할 수 있다.
FPGA(710)는 면광원(300)의 제 1 전극 라인(350) 및 제 2 전극 라인(360)에 인가되는 전압 파형에 따라 인접한 두 방전 블럭(B)의 방전 상태를 나타내는 복수의 데이터와 이러한 데이터를 조합하여 인접한 두 액정 표시 패널 블럭(A)의 다양 한 휘도 분포에 따른 면광원(300)의 인접한 두 방전 블럭(B)의 동시 구동을 위한 복수의 데이터를 저장한다. 그리고, FPGA(710)는 변환부(600)를 통해 외부로부터 인가된 영상 신호를 이용하여 영상 신호의 휘도를 산출하고 저장된 데이터를 이용하여 휘도에 따라 제 1 및 제 2 스위칭 제어부(760 및 770)를 제어하기 위한 신호를 출력한다.
제 1 및 제 2 스위칭부(720 및 730)는 면광원(300)의 일측 및 타측에 배치되며, 각각 복수의 트랜지스터로 구성된다. 제 1 스위칭부(720)는 면광원(300)의 하부 기판(320)상에 형성된 복수의 제 1 전극 라인(350)과 연결되고, 제 2 스위칭부(730)는 면광원(300)의 상부 기판(310)상에 형성된 복수의 제 2 전극 라인(360)과 연결된다.
또한, 제 1 및 제 2 전압 발생부(740 및 750)는 제 1 및 제 2 스위칭부(720 및 730)에 연결되며, 서로 다른 위상의 제 1 및 제 2 전압을 생성하는데, 예를들어 각각 500V의 포지티브 전압 및 -500V의 네가티브 전압을 생성한다. 따라서, 제 1 및 제 2 전압 발생부(740 및 750)로부터 발생된 제 1 및 제 2 전압이 제 1 및 제 2 스위칭부(720 및 730)를 통해 면광원(300)의 제 1 및 제 2 전극 라인(350 및 360)에 선택적으로 공급된다.
그리고, 제 1 스위칭 제어부(760)는 FPGA(710)의 출력 신호에 응답하여 제 1 스위칭부(720)를 제어하기 위한 신호를 출력한다. 제 1 스위칭 제어부(760)로부터 출력된 제어 신호에 응답하여 제 1 스위칭부(720)가 동작하여 면광원(300)의 제 1 전극 라인(330)에 제 1 및 제 2 전압 발생부(720 및 730)로부터 발생된 제 1 및 제 2 전압, 그리고 접지 전압이 조합된 구동 신호가 인가되도록 한다. 이때, 면광원(300)의 제 1 전극 라인(330)에 인가되는 구동 신호는 인접한 두 제 1 전극 라인(330)에 서로 다른 파형으로 인가되는데, 예를들어 홀수번째 제 1 전극 라인(330)에는 제 1 파형의 구동 신호가 인가되고, 짝수번째 제 1 전극 라인(330)에는 제 2 파형의 구동 신호가 인가된다.
그리고, 제 2 스위칭 제어부(770)는 FPGA(710)로부터 출력된 신호에 응답하여 제 2 스위칭부(730)를 제어하기 위한 신호를 출력한다. 제 2 스위칭 제어부(770)로부터 출력된 제어 신호에 응답하여 제 2 스위칭부(730)가 동작하여 면광원(300)의 제 2 전극 라인(340)에 영상 신호의 휘도에 따라 제 1 전압 및 제 2 전압, 그리고 접지 전압이 선택적으로 인가되도록 한다.
또한, FPGA(710)는 도 3에 도시된 바와 같이 신호 분배부(711), 휘도 산출부(712), 디밍 제어부(713) 및 메모리부(714)를 포함한다.
먼저, 메모리부(714)에는 면광원(300)의 인접한 두 방전 블럭(B)의 제 1 전극 라인(350) 및 제 2 전극 라인(360)에 인가되는 전압에 따라 두 방전 블럭(B)의 방전 또는 비방전 상태를 나타내는 복수의 데이터와 이러한 데이터를 조합하여 인접한 두 방전 블럭(B)의 다양한 상태에 따른 복수의 데이터를 저장한다. 즉, 면광원(300)의 일 방전 블럭의 제 1 전극 라인(350)에 인가되는 소정 파형의 제 1 구동 신호와 타 방전 블럭의 제 1 전극 라인(350)에 인가되는 소정 파형의 제 2 구동 신호, 그리고 제 2 전극 라인(360)에 변화되며 인가되는 구동 신호에 따라 인접한 두 방전 블럭(B)의 방전 또는 비방전 상태를 나타내는 복수의 데이터가 저장된다.
그리고, 메모리부(714)에는 인접한 두 방전 블럭(B)의 방전 상태를 나타내는 상기 복수의 데이터를 조합하여 인접한 두 방전 블럭(B)의 구간별 방전 또는 비방전 상태에 따라 이들 두 방전 블럭(B)이 동시 구동하기 위한 복수의 데이터가 저장된다. 예를 들어 일 프레임 동안 인접한 두 액정 표시 패널 블럭(A)의 휘도에 따라 이에 대응하는 두 방전 블럭(B)이 모두 방전하는 경우의 폭, 어느 한 방전 블럭(B)만 방전하는 경우의 폭, 그리고 인접한 두 방전 블럭(B)이 모두 방전하지 않는 경우의 폭을 포함하는 각 경우에 따라 상기 복수의 데이터를 조합한 데이터가 저장된다.
한편, 신호 분배부(711)는 변환부(600)를 통해 영상 신호를 입력받고, 영상 신호의 계조 데이터를 추출하여 휘도 산출부(712)에 인가한다.
휘도 산출부(712)는 신호 분배부(711)로부터 영상 신호의 계조 데이터를 입력받고, 이를 이용하여 액정 표시 패널 블럭(A) 각각의 계조 평균을 산출한다. 그리고, 휘도 산출부(712)는 액정 표시 패널 블럭(A)의 계조 평균에 맞는 액정 표시 패널 블럭(A)의 휘도를 산출하는데, 세로 방향으로 인접한 두 액정 표시 패널 블럭(A)의 휘도를 산출하고, 그에 따른 휘도 신호를 출력한다. 즉, 휘도 산출부(712)는 인접한 두 액정 표시 패널 블럭(A)의 최대 휘도에 대한 상대적인 휘도를 산출한다. 예를 들어 일 액정 표시 패널 블럭(A) 및 타 액정 표시 패널 블럭(A)이 최대 휘도에 대해 각각 60% 및 20%의 휘도를 나타낸다면, 이러한 두 액정 표시 패널 블럭(A) 각각의 휘도를 산출하여 그에 따른 휘도 신호를 출력한다.
디밍 제어부(713)는 휘도 제어부(712)로부터 입력된 휘도 신호와 메모리 부(714)에 저장된 데이터들을 이용하여 면광원(300)의 방전 블럭(B)에 공급되는 전원을 조절하기 위한 디밍 제어 신호를 생성하여 제 1 스위칭 제어부(760) 및 제 2 스위칭 제어부(770)로 출력한다.
즉, 휘도 제어부(712)는 휘도 신호를 이용하여 그에 대응하는 데이터를 메모리부(714)로부터 읽어와 그에 따른 구동 신호를 생성하고, 제 1 스위칭 제어부(760) 및 제 2 스위칭 제어부(770)로 출력한다.
도 4(a)는 본 발명의 일 실시 예에 따른 제 1 스위칭부와 그 주변의 개략 구성도이고, 도 4(b)는 제 1 스위칭부를 구동하기 위한 제어 신호의 파형도이다.
도 4(a)를 참조하면, 본 발명의 일 실시 예에 따른 제 1 스위칭부(720)는 복수의 트랜지스터를 포함하며, 하나의 제 1 전극 라인(350)에 세개의 트랜지스터가 연결된다. 따라서, 적어도 제 1 전극 라인(350)의 3배수의 트랜지스터로 제 1 스위칭부(720)가 구성된다. 예를들어 일 제 1 전극 라인(350a)에는 제 1 내지 제 3 트랜지스터(T11 내지 T13)가 연결되고, 그와 세로 방향으로 인접한 타 제 1 전극 라인(350b)에는 제 4 내지 제 6 트랜지스터(T21 내지 T23)가 연결된다.
제 1 트랜지스터(T11)는 제 1 스위칭 제어부(760)으로부터 출력되는 제 1 제어 신호(CON11)에 응답하여 구동되며, 제 1 전압 발생부(740)로부터 발생된 제 1 전압을 일 제 1 전극 라인(350a)에 인가한다. 제 2 트랜지스터(T12)는 제 1 스위칭 제어부(760)로부터 출력되는 제 2 제어 신호(CON12)에 응답하여 구동되며, 제 2 전압 발생부(750)로부터 발생된 제 2 전압을 일 제 1 전극 라인(350a)에 인가한다. 그리고, 제 3 트랜지스터(T13)는 제 1 스위칭 제어부(760)로부터 출력되는 제 3 제 어 신호(CON13)에 응답하여 구동되며, 일 제 1 전극 라인(350a)을 접지 단자와 연결시킨다.
한편, 타 제 1 전극 라인(350b)에는 제 4 내지 제 6 트랜지스터(T21 내지 T23)가 연결된다. 제 4 트랜지스터(T21)는 제 1 스위칭 제어부(760)으로부터 출력되는 제 4 제어 신호(CON21)에 응답하여 구동되며, 제 1 전압 발생부(740)로부터 발생된 제 1 전압을 타 제 1 전극 라인(350b)에 인가한다. 제 5 트랜지스터(T22)는 제 1 스위칭 제어부(760)로부터 출력되는 제 5 제어 신호(CON22)에 응답하여 구동되며, 제 2 전압 발생부(750)로부터 발생된 제 2 전압을 타 제 1 전극 라인(350b)에 인가한다. 그리고, 제 6 트랜지스터(T23)는 제 1 스위칭 제어부(760)로부터 출력되는 제 6 제어 신호(CON23)에 응답하여 구동되며, 타 제 1 전극 라인(350b)을 접지 단자와 연결시킨다.
상기 제 1 내지 제 3 제어 신호(CON11 내지 CON13)는 제 1 스위칭 제어부(760)로부터 도 4(b)에 도시된 바와 같은 파형으로 인가되고, 제 4 내지 제 6 제어 신호(CON21 내지 CON23) 또한 제 1 스위칭 제어부(760)로부터 도 4(b)에 도시된 바와 같은 파형으로 인가된다.
도 5(a)는 본 발명의 일 실시 예에 따른 제 2 스위칭부와 그 주변의 개략 구성도이고, 도 5(b)는 제 2 스위칭부를 구동하기 위한 제어 신호의 파형도이다.
도 5를 참조하면, 본 발명의 일 실시 예에 따른 제 2 스위칭부(730)는 복수의 트랜지스터를 포함하며, 하나의 제 2 전극 라인(360)에 세개의 트랜지스터가 연결된다. 따라서, 적어도 제 2 전극 라인(360)의 3배수의 트랜지스터로 제 2 스위칭 부(730)가 구성된다.
제 1 트랜지스터(T31)는 제 2 스위칭 제어부(770)으로부터 출력되는 제 1 제어 신호(CON31)에 응답하여 구동되며, 제 1 전압 발생부(740)로부터 발생된 제 1 전압을 제 2 전극 라인(360)에 인가한다. 제 2 트랜지스터(T32)는 제 2 스위칭 제어부(770)로부터 출력되는 제 2 제어 신호(CON32)에 응답하여 구동되며, 제 2 전압 발생부(750)로부터 발생된 제 2 전압을 제 2 전극 라인(360)에 인가한다. 그리고, 제 3 트랜지스터(T33)는 제 2 스위칭 제어부(770)로부터 출력되는 제 3 제어 신호(CON33)에 응답하여 구동되며, 제 2 전극 라인(360)을 접지 단자와 연결시킨다.
인접한 제 2 전극 라인(360)은 제 2 스위칭 제어부(770)로부터 출력된 제 4 내지 제 6 제어 신호(CON34 내지 CON36)에 따라 구동되는 제 4 내지 제 6 트랜지스터(T34 내지 T36)에 따라 제 1 전압, 제 2 전압 또는 접지 전압을 인접한 제 2 전극 라인(360)에 인가한다. 이렇게 복수의 제 2 전극 라인(360)은 제 2 스위칭부(730)의 세개의 트랜지스터와 각각 연결되고, 제 2 전극 라인(360)에 연결된 세개의 트랜지스터는 제 2 스위칭 제어부(770)로부터 출력되는 제어 신호에 따라 구동된다. 한편, 제 2 스위칭 제어부(770)로부터 출력되는 제어 신호의 파형은 액정 표시 패널 블럭(A)의 휘도에 따라 면광원(300)의 방전 블럭(B)이 구동됨에 따라 서로 다른 파형으로 인가되는데, 예를들어 도 5(b)의 파형으로 인가될 수도 있다.
상기와 같이 구성된 본 발명의 일 실시 예에 따른 면광원을 광원으로 이용한 백라이트 유닛 어셈블리를 구비하는 액정 표시 장치의 디밍 방법을 도 6을 이용하여 설명하면 다음과 같다.
도 6을 참조하면, 본 발명의 일 실시 예에 따른 디밍 방법은 면광원(300)의 세로 방향으로 인접한 선택된 두 방전 블럭(B)의 두 제 1 전극 라인(350)에 서로 다른 파형의 제 1 및 제 2 구동 신호를 인가하고 두 방전 블럭(B)의 제 2 전극 라인(360)에 전압을 변화시켜 인가하여 두 방전 블럭(B)의 방전 또는 비방전 상태에 따른 전압 데이터를 FPGA(710)의 메모리부(714)에 저장하는 단계(S610), 상기 데이터들을 조합하여 두 방전 블럭(B)의 다양한 상태에 따른 복수의 데이터를 메모리부(714)에 저장하는 단계(S620), 영상 신호의 계조 데이터를 추출하고, 이를 이용하여 액정 표시 패널 블럭(A) 각각의 계조 평균을 산출하는 단계(S630), 액정 표시 패널 블럭(A)의 계조 평균에 맞는 액정 표시 패널 블럭(A)의 휘도를 산출하는 단계(S640), 산출된 휘도와 메모리부(714)에 저장된 데이터들을 이용하여 면광원(300)의 방전 블럭(B)에 공급되는 전원을 조절하기 위한 디밍 제어 신호를 생성하는 단계(S650), 디밍 제어 신호에 따라 생성되는 제 1 및 제 2 스위칭 제어부(760 및 770)의 제어 신호에 따라 제 1 및 제 2 스위칭부(720 및 730)를 통해 면광원(300)의 인접한 두 방전 블럭(B)의 제 1 전극 라인(350) 및 제 2 전극 라인(360)에 소정의 구동 신호가 인가되는 단계(S670)를 포함한다.
S110 : 면광원(300)의 세로 방향으로 인접한 두 제 1 전극 라인(350)에 도 7(a) 및 도 7(b)에 도시된 바와 같은 서로 다른 파형의 제 1 및 제 2 구동 신호를 인가하고, 제 2 전극 라인(360)에 소정 전압을 인가한다. 이러한 제 1 및 제 2 구동 신호를 인가하기 위해서는 제 1 및 제 2 스위칭 제어부(760 및 770)에 도 4(b) 및 도 5(b)에 도시된 바와 같은 파형의 신호를 인가하는 것이 바람직하다. 여기서, 제 1 구동 신호는 예를들어 진폭이 500V이고, 듀티비가 50%의 파형으로 인가된다. 즉, 500V의 제 1 전압과 -500V의 제 2 전압이 50%의 듀티비로 반복 인가되며, 제 1 전압과 제 2 전압 사이에 접지 전압이 50% 듀티비로 인가된다.
도 7(a)를 이용하여 제 1 구동 신호를 더욱 상세히 설명하면, 제 1 구간의 초기 25%에서 접지 전압이 인가되고, 제 1 구간의 50%에서 500V의 전압이 인가되며, 제 1 구간의 나머지 25%에서 접지 전압이 인가된다. 연속해서 제 2 구간의 초기 25%에서 접지 전압이 인가되고, 제 2 구간의 50%에서 -500V의 전압이 인가되며, 제 2 구간의 나머지 25%에서 접지 전압이 인가된다. 연속해서 제 3 구간의 초기 25%에서 접지 전압이 인가되고, 제 3 구간의 50%에서 500V의 전압이 인가되며, 제 3 구간의 나머지 25%에서 접지 전압이 인가된다. 연속해서 제 4 구간의 초기 25%에서 접지 전압이 인가되고, 제 4 구간의 50%에서 500V의 전압이 인가되며, 제 4 구간의 나머지 25%에서 접지 전압이 인가된다. 즉, 제 1 구동 신호는 제 1 전압, 접지 전압 및 제 2 전압이 각각 50% 듀티비로 연속적으로 인가된다.
또한, 제 2 구동 신호는 예를들어 진폭이 500V이고, 듀티비가 75%의 파형으로 인가된다. 즉, 500V의 제 1 전압과 -500V의 제 2 전압이 75%의 듀티비로 반복 인가되며, 제 1 전압과 제 2 전압 사이에 접지 전압이 25%의 듀티비로 인가된다. 도 7(b)를 이용하여 제 2 구동 신호를 더욱 상세하게 설명하면, 제 1 구간의 초기 75%에서 -500V의 제 2 전압이 인가되고, 제 1 구간의 나머지 25%에서 접지 전압이 인가된다. 연속해서 제 2 구간의 초기 25%에서 접지 전압이 인가되고, 제 2 구간의 나머지 75%에서 500V의 제 1 전압이 인가된다. 연속해서 제 3 구간의 초기 75%에서 500V의 제 1 전압이 인가되고, 제 3 구간의 나머지 25%에서 접지 전압이 인가된다. 연속해서 제 4 구간의 초기 25%에서 접지 전압이 인가되고, 제 4 구간의 나머지 75%에서 -500V의 제 2 전압이 인가된다. 즉, 제 2 구동 신호는 제 2 전압, 접지 전압 및 제 1 전압이 150%의 듀티비, 50%의 듀티비 및 150%의 듀티비로 각각 인가된다.
상기와 같은 제 1 및 제 2 구동 신호가 면광원(300)의 인접한 두 방전 블럭(B)의 제 1 전극 라인(350)에 각각 인가되고, 제 1 전극 라인(350)과 제 2 전극 라인(360)의 전압차가 1000V일 때 일 방전 블럭(B)이 방전될 경우 제 2 전극 라인(360)에 인가되는 전압에 따라 인접한 두 방전 블럭(B)이 방전 또는 비방전된다. 이러한 인접한 두 제 1 전극 라인(350)에 인가되는 제 1 및 제 2 구동 신호와 제 2 전극 라인(360)에 인가되는 전압에 따른 인접한 두 방전 블럭(B)의 방전 또는 비방전 상태를 [표 1]에 나타내었다.
제 2 전극 라인 제 1 전극라인 제 1 구간 제2 구간 제 3 구간 제 4 구간
case 1 case 2 case 3 case 4
포지티브 전압 (500V) 홀수번째 짝수번째 off on on off off off on on
case 5 case 6 case 7 case 8
네가티브 전압 (-500V) 홀수번째 짝수번째 on off off on on on off off
case 9 case 10 case 11 case 12
접지 전압 (0V) 홀수번째 짝수번째 off off off off off off off off
[표 1]을 참조하면, 제 1 및 제 2 구동 신호가 일 방전 블럭 및 타 방전 블럭의 제 1 전극 라인(350)에 각각 인가되고, 500V의 전압이 일 방전 블럭 및 타 방전 블럭상의 제 2 전극 라인(360)에 인가되면, 제 1 구간에서는 타 방전 블럭이 방전되고(case 1), 제 2 구간에서는 일 방전 블럭이 방전되며(case 2), 제 3 구간에서는 일 방전 블럭 및 타 방전 블럭이 모두 방전되지 않고(case 3), 제 4 구간에서는 일 방전 블럭 및 타 방전 블럭이 모두 방전된다(case 4).
또한, 제 1 및 제 2 구동 신호가 일 방전 블럭 및 타 방전 블럭의 제 1 전극 라인(350)에 각각 인가되고, -500V의 전압이 제 2 전극 라인에 인가되면, 제 1 구간에서는 일 방전 블럭이 방전되고(case 5), 제 2 구간에서는 타 방전 블럭이 방전되며(case 6), 제 3 구간에서는 일 방전 블럭 및 타 방전 블럭이 모두 방전되고(case 7), 제 4 구간에서는 일 방전 블럭 및 타 방전 블럭이 모두 방전되지 않는다(case 8).
그리고, 제 1 및 제 2 구동 신호가 일 방전 블럭 및 타 방전 블럭의 제 1 전극 라인(350)에 각각 인가되고, 접지 전압이 제 2 전극 라인에 인가되면, 제 1 구간 내지 제 4 구간에서 일 방전 블럭 및 타 방전 블럭이 모두 방전되지 않는다(case 9 내지 case 12).
이러한 일 방전 블럭 및 타 방전 블럭의 방전 또는 비방전 상태를 나타내는 각 경우의 일 방전 블럭 및 타 방전 블럭의 제 1 전극 라인에 각각 인가되는 제 1 및 제 2 구동 신호, 그리고 일 방전 블럭 및 타 방전 블럭의 제 2 전극 라인에 인가되는 전압에 따른 데이터, 즉 상기 [표 1]의 데이터를 FPGA(710)의 메모리부(714)에 저장한다.
S620 : 상기 [표 1]의 데이터들을 조합하여 세로 방향으로 인접한 두 방전 블럭의 다양한 상태에 따른 복수의 데이터를 메모리부(714)에 저장한다. 즉, [표 1]을 이용하여 인접한 두 방전 블럭의 방전 또는 비방전 상태를 나타내는 다양한 상태 데이터를 메모리부(714)에 저장하고, 두 방전 블럭의 방전 또는 비방전 구간에 따른 다양한 데이터를 메모리부(714)에 저장한다. 이에 더하여 세로 방향으로 인접한 두 방전 블럭과 각각 가로 방향으로 인접한 두 방전 블럭의 방전 또는 비방전 구간에 따른 다양한 데이터를 저장할 수도 있다. 이러한 다양한 데이터를 산출하는 과정을 설명하면 다음과 같다.
먼저, 인접한 두 방전 블럭의 동시 구동을 위한 기본 조합은 예를들어 도 8(a) 내지 도 8(f)에 도시된 개략도와 같이 나타낼 수 있다.
도 8(a)는 일 방전 블럭(B1)이 100% 방전하고, 타 방전 블럭(B2)이 50% 방전하는 경우를 나타낸 개략도로서, 예를들어 일 프레임동안 일 방전 블럭(B1)에 대응되는 일 액정 표시 패널 블럭이 최대 휘도를 나타내고, 타 방전 블럭(B2)에 대응되는 타 액정 표시 패널 블럭이 최대 휘도에 대해 50%의 휘도를 나타내는 경우에 해당한다. 이 경우 일 프레임을 4개의 구간으로 나누어 [표 1]의 case 5, case 2, case 7 및 case 4와 같은 순서로 일 방전 블럭(B1) 및 타 방전 블럭(B2)의 제 1 전극 라인에 제 1 및 제 2 구동 신호를 각각 인가하고, 구간별로 -500V, 500V, -500V 및 500V의 전압을 제 2 전극 라인에 인가한다.
도 8(b)는 일 방전 블럭(B1)이 50% 방전하고, 타 방전 블럭(B2)이 방전하지 않는 경우의 개략도로서, 이 경우 4개의 구간으로 나누어 [표 1]의 case 5, case 2, case 11 및 case 12와 같은 순서로 일 방전 블럭(B1) 및 타 방전 블럭(B2)의 제 1 전극 라인에 각각 제 1 및 제 2 구동 신호를 인가하고, 구간별로 -500V, 500V, 접지 전압 및 접지 전압을 제 2 전극 라인에 인가한다.
도 8(c)는 일 방전 블럭(B1) 및 타 방전 블럭(B2)이 모두 50% 방전하는 경우의 개략도로서, 이 경우 4개의 구간으로 나누어 [표 1]의 case 1, case 2, case 3 및 case 4와 같은 순서로 일 방전 블럭(B1) 및 타 방전 블럭(B2)의 제 1 전극 라인에 각각 제 1 및 제 2 구동 신호를 인가하고, 모든 구간에서 500V의 전압을 제 2 전극 라인에 인가한다.
도 8(d)는 일 방전 블럭(B1) 및 타 방전 블럭(B2)이 방전하지 않는 경우의 개략도로서, 이 경우 4개의 구간으로 나누어 [표 1]의 case 9, case 10, case 11 및 case 12와 같은 순서로 일 방전 블럭(B1) 및 타 방전 블럭(B2)의 제 1 전극 라인에 각각 제 1 및 제 2 구동 신호를 인가하고, 모든 구간에서 접지 전압을 제 2 전극 라인에 인가한다.
도 8(e)는 일 방전 블럭(B1) 및 타 방전 블럭(B2)이 모두 100% 방전하는 경우의 개략도로서, 이 경우 4개의 구간으로 나누어 [표 1]의 case 1, case 2, case 7 및 case 4와 같은 순서로 일 방전 블럭(B1) 및 타 방전 블럭(B2)의 제 1 전극 라인에 각각 제 1 및 제 2 구동 신호를 인가하고, 구간별로 500V, 500V, -500V 및 500V의 전압을 제 2 전극 라인에 인가한다. 그런데, 이 경우 일 방전 블럭(B1) 및 타 방전 블럭(B2)은 최대 75% 방전할 수 있다. 즉, 일 방전 블럭(B1) 및 타 방전 블럭(B2)이 모두 100% 방전할 수 없다. 그러나, 기존의 스캐닝 구동 방식에 비해 액정 표시 패널 블럭의 휘도를 50% 향상시킬 수 있다.
도 8(f)는 일 방전 블럭(B1)이 100% 방전하고, 타 방전 블럭(B2)이 방전하지 않는 경우의 개략도로서, 이 경우 4개의 구간으로 나누어 [표 1]의 case 5, case 2, case 3 및 case 4와 같은 순서로 일 방전 블럭(B1) 및 타 방전 블럭(B2)의 제 1 전극 라인에 각각 제 1 및 제 2 구동 신호를 인가하고, 구간별로 -500V, 500V, -500V 및 -500V의 전압을 제 2 전극 라인에 인가한다. 그런데, 이 경우 일 방전 블럭(B1)은 최대 75% 방전할 수 있다. 즉, 일 방전 블럭(B1)이 100% 방전할 수 없다. 그러나, 기존의 스캐닝 구동 방식에 비해 휘도를 50% 향상시킬 수 있어 충분히 적용할 수 있다.
상기한 바와 같이 일 방전 블럭(B1) 및 타 방전 블럭(B2)의 상태에 따라 [표 1]의 복수의 case를 조합하여 산출된 데이터를 FPGA(710)의 메모리부(714)에 저장한다.
상기한 일 방전 블럭(B1)과 타 방전 블럭(B2)의 기본 조합 데이터 이외에도 일 방전 블럭(B1)과 타 방전 블럭(B2)의 구간별 방전 또는 비방전 상태에 따라 다양한 조합이 가능하다. 이러한 일 방전 블럭(B1)과 타 방전 블럭(B2)의 구간별 방전 또는 비방전 상태의 일 예를 개략적으로 도시한 도 9를 이용하여 설명하면 다음과 같다. 도 9에 도시된 바와 같이 일 프레임동안 세로 방향으로 인접한 일 방전 블럭(B1)과 타 방전 블럭(B2)은 모두 방전하는 구간(Ww)과 하나만 방전하는 구간(Wm) 및 모두 방전하지 않는 구간(Wb)으로 나뉠 수 있다. 이러한 세개의 구간으로 일 프레임이 나뉘는 경우 각 구간(Ww, Wm 및 Wb)의 관계에 따라 다양한 구동이 가능하다.
먼저, 하나의 방전 블럭만 방전하는 구간(Wm)이 두 방전 블럭이 모두 방전하는 구간(Ww)과 두 방전 블럭이 모두 방전하지 않는 구간(Wb)의 합보다 클 경우(Wm > Ww + Wb), 하나의 방전 블럭만 방전하는 구간(Wm)의 2배만큼 도 8(a)에 나타낸 경우와 같이 구동한 후 두 방전 블럭이 모두 방전하지 않는 구간(Wb)의 2배만큼 도 8(b)에 나타낸 경우와 같이 구동한 후, 하나의 방전 블럭만 방전하는 구간(Wm)에서 모두 방전하는 구간(Ww)을 뺀 후 모두 방전하지 않는 구간(Wb)을 뺀만큼 도 8(f)에 나타낸 경우와 같이 구동한다. 이를 간략하게 표현하면 다음과 같다.
Class Ⅰ) Wm > Ww + Wb
과정 1 → 2Ww만큼 도 8(a)로 구동(case5→case2→case7→case4)
과정 2 → 2Wb만큼 고 8(b)로 구동(case5→case2→case11→case12)
과정 3 → Wm-Ww-Wb만큼 도 8(f)로 구동(case5→case2→case3→case4)
다음으로, 두 방전 블럭이 모두 방전하는 구간(Ww)과 두 방전 블럭이 모두 방전하지 않는 구간(Wb)의 합이 하나의 방전 블럭만 방전하는 구간(Wm)보다 클 경우(Wm < Ww + Wb)에는 다양한 구동이 가능하다.
첫번째, 두 방전 블럭이 모두 방전하는 구간(Ww)이 하나의 방전 블럭만 방전하는 구간(Wm)보다 크고(Wm < Ww), 두 방전 블럭이 모두 방전하는 구간(Ww)과 하나의 방전 블럭만 방전하는 구간(Wm)의 차가 두 방전 블럭이 모두 방전하지 않는 구간(Wb)보다 클 경우(Ww - Wm > Wb)에는 하나의 방전 블럭만 방전하는 구간(Wm)의 2배만큼 도 8(a)로 구동하고, 두 방전 블럭이 모두 방전하지 않는 구간(Wb)의 2배만큼 도 8(c)로 구동한 후, 두 방전 블럭이 모두 방전하는 구간(Ww)에서 하나의 방전 블럭만 방전하는 구간(Wm)을 뺀 후 두 방전 블럭이 모두 방전하지 않는 구간(Wb)을 뺀만큼 도 8(e)로 구동한다.
두번째, 두 방전 블럭이 모두 방전하는 구간(Ww)이 하나의 방전 블럭만 방전하는 구간(Wm)보다 크고(Wm < Ww), 두 방전 블럭이 모두 방전하는 구간(Ww)과 하나의 방전 블럭만 방전하는 구간(Wm)의 차가 두 방전 블럭이 모두 방전하지 않는 구간(Wb)보다 작을 경우(Ww - Wm < Wb) 하나의 방전 블럭만 방전하는 구간(Wm)의 2배만큼 도 8(a)로 구동하고, 두 방전 블럭이 모두 방전하는 구간(Ww)에서 하나의 방전 블럭만 방전하는 구간(Wm)을 뺀 값의 2배만큼 도 8(c)로 구동한 후. 두 방전 블럭이 모두 방전하지 않는 구간(Wb)에서 하나의 방전 블럭만 방전하는 구간(Wm)을 뺀 후 두 방전 블럭이 모두 방전하는 구간(Ww)을 더한 값만큼 도 8(d)로 구동한다.
세번째, 모두 방전하는 구간(Ww)과 모두 방전하지 않는 구간(Wb)의 합이 하나만 방전하는 구간(Wm)보다 크고(Wm < Ww + Wb), 하나의 방전 블럭만 방전하는 구간(Wm)이 두 방전 블럭이 모두 방전하는 구간(Ww)보다 클 경우(Wm > Ww), 두 방전 블럭이 모두 방전하는 구간(Ww)의 2배만큼 도 8(a)로 구동하고, 하나의 방전 블럭만 방전하는 구간(Wm)에서 두 방전 블럭이 모두 방전하는 구간(Ww)을 뺀 값의 2배만큼 도 8(b)로 구동한 후 두 방전 블럭이 모두 방전하지 않는 구간(Wb)에서 하나의 방전 블럭만 방전하는 구간(Wm)을 뺀 후 두 방전 블럭이 모두 방전하는 구간(Ww)을 더한 값만큼 도 8(d)로 구동한다. 이를 간략하게 표현하면 다음과 같다.
Class Ⅱ) Wm < Ww + Wb
Case 1 : Wm < Ww, Ww - Wm > Wb
과정 1 → 2Wm만큼 도 8(a)로 구동(case5→case2→case7→case4)
과정 2 → 2Wb만큼 도 8(c)로 구동(case1→case2→case3→case4)
과정 3 → Ww-Wm-Wb만큼 도 8(e)로 구동(case1→case2→case7→case4)
Case 2 : Wm<Ww, Ww-Wm<Wb
과정 1 → 2Wm만큼 도 8(a)로 구동(case5→case2→case7→case4)
과정 2 → 2(Ww-Wm)만큼 도 8(c)로 구동(case1→case2→case3→case4)
과정 3 → Wb-(Ww-Wm)만큼 도 8(d)로 구동(case9→case10→case11→case12)
Case 3 : Wm>Ww
과정 1 → 2Ww만큼 도 8(a)로 구동(case5→case2→case7→case4)
과정 2 → 2(Wm-Ww)만큼 도 8(b)로 구동(case5→case2→case11→case12)
과정 3 → Wb-(Wm-Ww)만큼 도 8(d)로 구동(case9→case10→case11→case12)
상기한 바와 같이 인접한 두 방전 블럭의 방전 또는 비방전 상태에 따른 기본 데이터와 기본 데이터를 이용하여 두 방전 블럭의 구간별 방전 또는 비방전 상태의 폭에 변형 데이터를 메모리부(714)에 저장한다.
S630 : 인접한 두 방전 블럭의 방전 또는 비방전 상태에 따른 기본 데이터와 기본 데이터를 이용한 변형 데이터를 메모리부(714)에 저장된 후 변환부(600)를 통해 입력되는 영상 신호를 신호 분배부(711)가 입력받고, 신호 분배부(711)는 영상 신호의 계조 데이터를 추출하여 휘도 산출부(712)에 인가한다.
S640 : 신호 분배부(711)로부터 영상 신호의 계조 데이터를 휘도 산출부(712)가 입력받고, 이를 이용하여 액정 표시 패널 블럭(A) 각각의 계조 평균을 산출한다. 그리고, 휘도 산출부(712)는 액정 표시 패널 블럭(A)의 계조 평균에 맞는 액정 표시 패널 블럭(A)의 휘도를 산출하는데, 세로 방향으로 인접한 두 액정 표시 패널 블럭(A)의 휘도를 산출하고, 그에 따른 휘도 신호를 출력한다.
즉, 휘도 산출부(712)는 인접한 두 액정 표시 패널 블럭(A)의 최대 휘도에 대한 상대적인 휘도를 산출한다. 예를들어 일 액정 표시 패널 블럭(A) 및 타 액정 표시 패널 블럭(A)이 최대 휘도에 대해 각각 60% 및 20%의 휘도를 나타낸다면, 이러한 두 액정 표시 패널 블럭(A) 각각의 휘도를 산출하여 그에 따른 휘도 신호를 출력한다.
S650 : 휘도 산출부(712)로부터 출력된 휘도 신호는 디밍 제어부(713)에 입력되고, 디밍 제어부(713)는 입력받은 휘도 신호와 메모리부(714)에 저장된 데이터들을 이용하여 면광원(300)의 방전 영역(B)에 공급되는 전원을 조절하기 위한 디밍 제어 신호를 생성하여 제 1 스위칭 제어부(760) 및 제 2 스위칭 제어부(770)로 출력한다. 즉, 휘도 제어부(712)는 휘도 신호를 이용하여 그에 대응하는 데이터를 메모리부(714)로부터 읽어와 그에 따른 구동 신호를 생성하고, 제 1 스위칭 제어부(760) 및 제 2 스위칭 제어부(770)로 출력한다.
S660 : 디밍 제어 신호를 입력받은 제 1 스위칭 제어부(760) 및 제 2 스위칭 제어부(770)은 도 4(b) 및 도 5(b)에 도시된 바와 같은 파형의 복수의 제어 신호를 출력하고, 복수의 제어 신호에 따라 제 1 스위칭부(720) 및 제 2 스위칭부(730)가 구동된다. 따라서, 면광원(300)의 서로 인접한 일 방전 블럭의 제 1 전극 라인에 도 6(a)에 도시된 제 1 파형의 신호가 인가되고, 타 방전 블럭의 제 1 전극 라인에 도 6(b)에 도시된 제 2 파형의 신호가 인가된다. 그리고, 제 2 전극 라인에 액정 표시 패널 블럭(A)의 휘도에 따른 면광원(300)의 일 방전 블럭 및 타 방전 블럭을 방전 또는 비방전하기 위한 소정 전압을 인가한다.
도 10(a) 및 도 10(b)는 본 발명의 일 실시 예에 따른 두 방전 블럭의 구간별 방전 또는 비방전 폭을 나타낸 개략도로서, 휘도 산출부에 의해 산출된 액정 표시 패널 블럭 및 타 액정 표시 패널 블럭의 휘도가 최대 휘도에 대해 각각 60% 및 20%의 휘도를 나타내는 경우의 개략도이다.
일 액정 표시 패널 블럭 및 타 액정 표시 패널 블럭이 최대 휘도에 대해 각각 60% 및 20%의 휘도를 나타내는 경우 일 방전 블럭(B1) 및 타 방전 블럭(B2)이 각각 60% 및 20% 방전하게 된다. 이 경우 도 10(a)에 도시된 바와 같이 두 방전 블럭이 모두 방전하는 구간이 20%, 하나의 방전 블럭만 방전하는 구간이 40%, 그리고 두 방전 블럭이 모두 방전하지 않는 구간이 40%이다. 이러한 구간별 폭은 메모리부(714)에 저장된 데이터의 Class Ⅱ(Wm<Ww+Wb)의 Case3(Wm>Ww)에 해당한다. 따라서, 도 10(b)에 도시된 바와 같이 두 방전 블럭이 모두 방전하는 구간의 2배만큼, 40% 동안에는 도 8(a)의 경우와 같이 구동하고, 하나의 방전 블럭만 방전하는 구간에서 두 방전 블럭이 모두 방전하는 구간을 뺀 값의 2배만큼, 즉 2(Wm-Ww)=40% 동안에는 도 8(b)의 경우와 같이 구동한 후 하나의 방전 블럭만 방전하는 구간에서 두 방전 블럭이 모두 방전하는 구간을 뺀 값을 두 방전 블럭이 모두 방전하지 않는 구간에서 뺀 값, 즉 Wb-(Wm-Ww)=20% 동안 도 8(d)의 경우와 같이 구동한다.
다시 말해, 일 방전 블럭 및 타 방전 블럭의 제 1 전극 라인에 각각 제 1 및 제 2 구동 신호를 인가하고 초기 40% 동안에는 제 2 전극 라인에 [표 1]의 case 5, case 2, case 7 및 case 4에 해당하는 전압을 반복 인가하고, 다음 40% 동안에는 제 2 전극 라인에 [표 1]의 case 5, case 2, case 11 및 case 12에 해당하는 전압을 반복 인가한 후 마지막 20% 동안에는 case 9, case 10, case 11 및 case 12에 해당하는 전압을 인가하면 된다. 즉, 초기 40% 동안에는 제 2 전극 라인에 -500V, 500V, -500V 및 500V를 인가하고, 다음 40% 동안에는 -500V, 500V, 0V 및 0V를 인가하고, 나머지 20% 동안에는 0V를 인가한다.
한편, 세로 방향으로 인접한 두 방전 블럭(B1 및 B2)이 도 10(a) 및 도 10(b)와 같이 디밍되는 동안 일 방전 블럭(B1) 및 타 방전 블럭(B2)과 각각 가로 방향으로 인접한 두 방전 블럭(B3 및 B4)이 다른 값으로 동시에 로컬 디밍되는 경우가 발생될 수 있다. 예를 들어 도 11(a)에 도시된 바와 같이 일 방전 블럭(B1)과 가로 방향으로 인접한 방전 블럭(B3)이 80% 방전하고, 타 방전 블럭(B2)과 가로 방향으로 인접한 방전 블럭(B4)이 50% 방전하는 경우, 두 방전 블럭(B3 및 B4)이 모두 방전하는 구간은 전체 구간의 50%이고, 하나의 방전 블럭만 방전하는 구간은 전체 구간의 30%이며, 두 방전 블럭이 모두 방전하지 않는 구간은 전체 구간의 20%로 메모리부(714)에 저장된 데이터에서 Class Ⅱ(Wm<Ww+Wb)의 case1(Wm<Ww)에 해당된다.
이 경우 도 11(b)에 도시된 바와 같이 하나의 방전 블럭만 방전하는 구간의 2배, 즉 2Wm=60% 동안에는 도 8(a)의 경우와 같이 구동하고, 두 방전 블럭이 모두 방전하지 않는 구간의 2배, 즉 2Wb=40% 동안에는 도 8(c)의 경우와 같이 구동한 후 두 방전 블럭이 모두 방전하는 구간에서 하나의 방전 블럭이 방전하는 구간 및 두 방전 블럭이 모두 방전하지 않는 구간을 뺀값, 즉 Ww-Wm-Wb=0%이므로 진행할 필요가 없다.
따라서, 일 방전 블럭 및 타 방전 블럭의 제 1 전극 라인에 각각 제 1 및 제 2 구동 신호를 인가하고 초기 60% 동안에는 제 2 전극 라인에 [표 1]의 case 5, case 2, case 7 및 case 4에 해당하는 전압을 인가한 후 다음 40% 동안에는 [표 1]의 case 1, case 2, case 3 및 case 4에 해당하는 전압을 인가하면 된다. 즉, 초기 60% 동안에는 제 2 전극 라인에 -500V, 500V, -500V 및 500V를 인가하고, 다음 40% 동안에는 500V를 인가한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 개략 분해 사시도.
도 2는 본 발명의 일 실시 예에 따른 면광원의 평면도 및 단면도.
도 3은 본 발명의 일 실시 예에 따른 백라이트 유닛 구동부의 구성도.
도 4는 본 발명의 일 실시 예에 따른 제 1 스위칭 제어부의 구성도 및 구동 파형도.
도 5는 본 발명의 일 실시 예에 따른 제 2 스위칭 제어부의 구성도 및 구동 파형도.
도 6은 본 발명의 일 실시 예에 따른 디밍 방법을 설명하기 위한 흐름도.
도 7은 본 발명의 일 실시 예에 따른 인접한 두 방전 블럭의 제 1 전극 라인에 인가되는 제 1 및 제 2 구동 신호의 파형도.
도 8은 본 발명에 따라 메모리에 저장하기 위한 데이터를 산출하기 위해 인접한 두 방전 블럭의 방전 또는 비방전 상태를 나타낸 개략도.
도 9는 본 발명에 따라 메모리에 저장하기 위한 데이터를 산출하기 위해 인접한 두 방전 블럭의 구간별 방전 또는 비방전 상태를 나타낸 개략도.
도 10은 본 발명에 따라 메모리에 저장된 데이터를 이용하여 두 방전 블럭의 구간별 방전 또는 비방전 상태의 폭을 산출한 개략도.
도 11은 본 발명에 따라 메모리에 저장된 데이터를 이용하여 세로 방향으로 인접한 두 방전 블럭과 가로 방향으로 각각 인접한 두 방전 블럭의 구간별 방전 또는 비방전 상태의 폭을 산출한 개략도.
(도면의 주요 부분에 대한 부호의 설명)
300 : 면광원 710 : FPGA
711 : 신호 분배부 712 : 휘도 산출부
713 : 디밍 제어부 714 : 메모리부
720 및 730 : 제 1 및 제 2 스위칭부
740 및 750 : 제 1 및 제 2 전압 발생부
760 및 770 : 제 1 및 제 2 스위칭 제어부

Claims (15)

  1. 일 방향으로 연장된 복수의 제 1 전극 라인과, 상기 제 1 전극 라인과 절연되어 타 방향으로 연장된 복수의 제 2 전극 라인과, 상기 각 제 1 전극 라인과 상기 각 제2 전극 라인이 교차되는 영역에 정의된 복수의 방전 블록을 포함하는 면광원;
    상기 복수의 방전 블록 중 선택된 서로 인접한 두 방전 블럭의 방전 또는 비방전 상태에 따른 제1 구동 신호와 제2 구동 신호, 및 구동 전압의 데이터가 저장된 메모리;
    영상 신호로부터 선택된 영역의 휘도를 산출하는 휘도 산출부; 및
    상기 산출된 휘도에 대응하는 상기 메모리에 저장된 데이터에 따른 디밍 제어 신호를 출력하는 디밍 제어부를 포함하되,
    상기 제 1 전극 라인을 통해 서로 다른 파형으로 인가되는 상기 제 1 구동 신호와 상기 제 2 구동 신호, 및 상기 제 2 전극 라인을 통해 인가되는 구동 전압이, 상기 디밍 제어 신호에 따라서 조절되어 인가되는 백라이트 유닛 어셈블리.
  2. 제 1 항에 있어서, 상기 면광원은,
    서로 대면하는 상부 기판 및 하부 기판;
    상기 상부 기판과 하부 기판 사이에 서로 교차하여 형성된 복수의 제 1 및 제 2 격벽;
    상기 제 1 및 제 2 격벽에 의해 마련되고 방전 가스가 충진된 상기 복수의 방전 블럭;
    상기 하부 기판상에 서로 이격되어 상기 복수의 방전 블럭을 지나도록 일 방향으로 형성된 상기 복수의 제 1 전극 라인; 및
    상기 상부 기판상에 서로 이격되어 상기 복수의 방전 블럭을 지나도록 상기 제 1 전극 라인과 교차되는 방향으로 형성된 상기 복수의 제 2 전극 라인을 포함하는 백라이트 유닛 어셈블리.
  3. 제 1 항에 있어서,
    포지티브 전압 및 네가티브 전압을 각각 생성하는 제 1 및 제 2 전압 발생부;
    상기 면광원의 제 1 및 제 2 전극 라인과 각각 연결되고, 상기 제 1 및 제 2 전압 발생부 및 접지 단자와 연결되어 상기 제 1 및 제 2 전극 라인에 상기 제 1 및 제 2 구동 신호 및 구동 전압을 선택적으로 인가하는 제 1 및 제 2 스위칭부; 및
    상기 제 1 및 제 2 스위칭부와 각각 연결되고, 상기 디밍 제어부의 상기 디밍 제어 신호에 응답하여 상기 제 1 및 제 2 스위칭부를 제어하기 위한 신호를 출력하는 제 1 및 제 2 스위칭 제어부를 더 포함하는 백라이트 유닛 어셈블리.
  4. 제 3 항에 있어서, 상기 제 1 스위칭부는,
    상기 제 1 전극 라인과 상기 제 1 전압 발생부 사이, 상기 제 1 전극 라인과 상기 제 2 전압 발생부 사이, 및 상기 각 제 1 전극 라인과 상기 접지 단자 사이에 각각 연결된 트랜지스터를 포함하는 백라이트 유닛 어셈블리.
  5. 제 3 항에 있어서, 상기 제 2 스위칭부는,
    상기 제 2 전극 라인과 상기 제 1 전압 발생부 사이, 상기 제 2 전극 라인과 상기 제 2 전압 발생부 사이, 및 상기 각 제 2 전극 라인과 상기 접지 단자 사이에 각각 연결된 트랜지스터를 포함하는 백라이트 유닛 어셈블리.
  6. 제 1 항에 있어서,
    상기 제 1 구동 신호는 포지티브 전압, 접지 전압 및 네가티브 전압이 각각 50% 듀티비로 연속적으로 인가되고, 상기 제 2 구동 신호는 네가티브 전압, 접지 전압 및 포지티브 전압이 150%의 듀티비, 50%의 듀티비 및 150%의 듀티비로 각각 인가되는 백라이트 유닛 어셈블리.
  7. 제 1 항에 있어서,
    상기 데이터는 상기 인접한 두 방전 블럭의 방전 또는 비방전 상태에 따른 복수의 제 1 데이터와, 상기 인접한 두 방전 블럭의 구간별 방전 또는 비방전 상태에 따른 복수의 제 2 데이터를 포함하고,
    상기 복수의 제 1 데이터는 상기 인접한 두 방전 블럭에 상기 제 1 및 제 2 구동 신호를 각각 인가하고, 상기 구동 전압을 포지티브 전압, 접지 전압 및 네가티브 전압으로 각각 변화시켜 인가하여 저장되고, 상기 복수의 제 2 데이터는 상기 제 1 데이터를 조합하여 저장되는 백라이트 유닛 어셈블리.
  8. 화상을 표시하기 위한 표시 패널;
    상기 표시 패널을 구동하기 위한 표시 패널 구동부;
    일 방향으로 연장된 복수의 제 1 전극 라인과, 상기 제 1 전극 라인과 절연되어 타 방향으로 연장된 복수의 제 2 전극 라인과, 상기 각 제 1 전극 라인과 상기 각 제2 전극 라인이 교차되는 영역에 정의된 복수의 방전 블록을 포함하는 면광원;
    상기 복수의 방전 블록 중 선택된 서로 인접한 두 방전 블럭의 방전 또는 비방전 상태에 따른 제1 구동 신호와 제2 구동 신호, 및 구동 전압의 데이터가 저장된 메모리;
    영상 신호로부터 선택된 영역의 휘도를 산출하는 휘도 산출부; 및
    상기 산출된 휘도에 대응하는 상기 메모리에 저장된 데이터에 따른 디밍 제어 신호를 출력하는 디밍 제어부를 포함하되,
    상기 제 1 전극 라인을 통해 서로 다른 파형으로 인가되는 상기 제 1 및 제 2 구동 신호와 상기 제 2 전극 라인을 통해 인가되는 구동 전압이, 상기 디밍 제어 신호에 따라서 조절되어 인가되는 표시 장치.
  9. 제 8 항에 있어서,
    상기 표시 패널은 복수의 표시 패널 블럭을 포함하는 표시 장치.
  10. 제 9 항에 있어서,
    상기 표시 패널 블럭은 상기 방전 블럭과 대응되는 위치에 구비되는 표시 장치.
  11. 제 8 항에 있어서,
    포지티브 전압 및 네가티브 전압을 각각 생성하는 제 1 및 제 2 전압 발생부;
    상기 면광원의 제 1 및 제 2 전극 라인과 각각 연결되고, 상기 제 1 및 제 2 전압 발생부 및 접지 단자와 연결되어 상기 제 1 및 제 2 전극 라인에 상기 제 1 및 제 2 구동 신호 및 구동 전압을 선택적으로 인가하는 제 1 및 제 2 스위칭부; 및
    상기 제 1 및 제 2 스위칭부와 각각 연결되고, 상기 디밍 제어부의 상기 디밍 제어 신호에 응답하여 상기 제 1 및 제 2 스위칭부를 제어하기 위한 신호를 출력하는 제 1 및 제 2 스위칭 제어부를 더 포함하는 표시 장치.
  12. 제 8 항에 있어서,
    상기 제 1 구동 신호는 포지티브 전압, 접지 전압 및 네가티브 전압이 각각 50% 듀티비로 연속적으로 인가되고, 상기 제 2 구동 신호는 네가티브 전압, 접지 전압 및 포지티브 전압이 150%의 듀티비, 50%의 듀티비 및 150%의 듀티비로 각각 인가되는 표시 장치.
  13. 제 8 항에 있어서,
    상기 데이터는 상기 인접한 두 방전 블럭의 방전 또는 비방전 상태에 따른 복수의 제 1 데이터와, 상기 인접한 두 방전 블럭의 구간별 방전 또는 비방전 상태에 따른 복수의 제 2 데이터를 포함하고,
    상기 복수의 제 1 데이터는 상기 인접한 두 방전 블럭에 상기 제 1 및 제 2 구동 신호를 각각 인가하고, 상기 구동 전압을 포지티브 전압, 접지 전압 및 네가티브 전압으로 변화시켜 인가하여 저장되고, 상기 복수의 제 2 데이터는 상기 제 1 데이터를 조합하여 저장되는 표시 장치.
  14. 면광원의 서로 인접한 선택된 두 방전 블럭의 방전 또는 비방전 상태에 따른, 상기 면광원의 제 1 전극 라인을 통해 서로 다른 파형으로 인가되는 제 1 및 제 2 구동 신호와 상기 면광원의 제 2 전극 라인을 통해 변화되어 인가되는 구동 전압의 데이터를 저장하는 단계;
    영상 신호로부터 표시 패널 블럭의 휘도를 산출하는 단계;
    상기 산출된 휘도와 상기 저장된 데이터들을 이용하여 상기 면광원의 방전 블럭에 공급되는 전원을 조절하기 위한 디밍 제어 신호를 생성하는 단계; 및
    상기 디밍 제어 신호에 따라 상기 면광원의 인접한 두 방전 블럭의 제 1 및 제 2 전극 라인에 구동 신호 및 구동 전압을 조절하여 인가하는 단계를 포함하는 디밍 방법.
  15. 제 14 항에 있어서, 상기 데이터를 저장하는 단계는
    상기 면광원의 인접한 선택된 두 방전 블럭의 두 제 1 전극 라인에 서로 다른 파형의 제 1 및 제 2 구동 신호를 인가하고 두 방전 블럭의 제 2 전극 라인에 전압을 변화시켜 인가하여 두 방전 블럭의 방전 또는 비방전 상태에 따른 복수의 제 1 데이터를 저장하는 단계; 및
    상기 제 1 데이터들을 조합하여 상기 두 방전 블럭의 구간별 방전 또는 비방전 상태에 따른 복수의 제 2 데이터를 저장하는 단계를 포함하는 디밍 방법.
KR1020080046195A 2008-05-19 2008-05-19 백라이트 유닛 어셈블리, 이를 구비하는 표시 장치 및 그디밍 방법 KR20090120253A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080046195A KR20090120253A (ko) 2008-05-19 2008-05-19 백라이트 유닛 어셈블리, 이를 구비하는 표시 장치 및 그디밍 방법
US12/335,929 US20090284181A1 (en) 2008-05-19 2008-12-16 Backlight unit assembly, display device having the same, and method of dimming the display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080046195A KR20090120253A (ko) 2008-05-19 2008-05-19 백라이트 유닛 어셈블리, 이를 구비하는 표시 장치 및 그디밍 방법

Publications (1)

Publication Number Publication Date
KR20090120253A true KR20090120253A (ko) 2009-11-24

Family

ID=41315548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080046195A KR20090120253A (ko) 2008-05-19 2008-05-19 백라이트 유닛 어셈블리, 이를 구비하는 표시 장치 및 그디밍 방법

Country Status (2)

Country Link
US (1) US20090284181A1 (ko)
KR (1) KR20090120253A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2632056C (en) * 2005-12-06 2014-01-14 Dolby Laboratories Licensing Corporation Modular electronic displays
KR101301770B1 (ko) * 2008-01-23 2013-09-02 엘지디스플레이 주식회사 액정표시장치와 그 디밍 제어방법
CN105682310B (zh) * 2014-11-19 2020-06-23 刘皓强 基于图像质量控制的组合照明装置及方法
CN106157897B (zh) * 2016-09-26 2018-11-20 京东方科技集团股份有限公司 一种亮度控制方法、装置、amoled面板和电子设备
JP7313287B2 (ja) * 2018-11-16 2023-07-24 京東方科技集團股▲ふん▼有限公司 デュアル表示パネルに画像を表示するための方法及びその装置
US10923079B2 (en) * 2019-04-04 2021-02-16 Hisense Visual Technology Co., Ltd. Dual-cell display apparatus
CN110276326B (zh) * 2019-06-27 2021-07-16 云谷（固安）科技有限公司 一种显示设备及显示方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692665A (en) * 1985-07-05 1987-09-08 Nec Corporation Driving method for driving plasma display with improved power consumption and driving device for performing the same method
US6384802B1 (en) * 1998-06-27 2002-05-07 Lg Electronics Inc. Plasma display panel and apparatus and method for driving the same
JP4649108B2 (ja) * 2003-01-16 2011-03-09 パナソニック株式会社 画像表示装置および画像表示方法
KR100490622B1 (ko) * 2003-01-21 2005-05-17 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로
US7764252B2 (en) * 2005-12-22 2010-07-27 Global Oled Technology Llc Electroluminescent display brightness level adjustment

Also Published As

Publication number Publication date
US20090284181A1 (en) 2009-11-19

Similar Documents

Publication Publication Date Title
KR20090120253A (ko) 백라이트 유닛 어셈블리, 이를 구비하는 표시 장치 및 그디밍 방법
US8018420B2 (en) Liquid crystal display device
US7692621B2 (en) Liquid crystal display device and a method for driving the same
US8305332B2 (en) Backlight unit, liquid crystal display device including the same, and localized dimming method thereof
US20030178948A1 (en) Method and apparatus for driving electro-luminescence display device
US7733322B2 (en) Liquid crystal display device and driving method of the same
US6670775B2 (en) Plasma display panel and driving method thereof
US20070018302A1 (en) Planar light source device and display device provided with the same
KR100504544B1 (ko) 액정표시장치의 구동회로
KR100329777B1 (ko) 어드레스 구간에서의 플라즈마 디스플레이 패널 구동 방법
KR20000007612A (ko) 양방향 표시기능을 가지는 플라즈마-액정 표시장치
KR100686852B1 (ko) 플라즈마 표시장치
KR20090109290A (ko) 백라이트 유닛 및 액정표시장치의 백라이트 구동방법
KR100327359B1 (ko) 플라즈마 디스플레이 패널의 구조
KR100705272B1 (ko) 일렉트로루미네센스 표시소자의 구동장치 및 방법
KR100971391B1 (ko) 액정표시장치
KR100889541B1 (ko) 액정표시장치의 구동회로
KR100927140B1 (ko) 무수은 면광원 구조체 및 그 구동방법, 면광원 장치 구동 방법
KR100673318B1 (ko) 면분할 구동제어 기능을 갖는 면광원 장치
KR20050020529A (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100286452B1 (ko) 플라즈마 어드레스 액정표시장치
KR100312497B1 (ko) 플라즈마어드레스액정표시장치
KR100322607B1 (ko) 단순 매트릭스형 표시장치의 구동 방법 및 장치
KR20090088285A (ko) 선택 영역별 밝기 조절이 가능한 면광원 장치
KR20080048264A (ko) 백라이트 유닛 및 이를 구비하는 액정 표시 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid