KR100327359B1 - 플라즈마 디스플레이 패널의 구조 - Google Patents

플라즈마 디스플레이 패널의 구조 Download PDF

Info

Publication number
KR100327359B1
KR100327359B1 KR1019990014238A KR19990014238A KR100327359B1 KR 100327359 B1 KR100327359 B1 KR 100327359B1 KR 1019990014238 A KR1019990014238 A KR 1019990014238A KR 19990014238 A KR19990014238 A KR 19990014238A KR 100327359 B1 KR100327359 B1 KR 100327359B1
Authority
KR
South Korea
Prior art keywords
display panel
plasma display
sustain
electrode
voltage
Prior art date
Application number
KR1019990014238A
Other languages
English (en)
Other versions
KR20000066856A (ko
Inventor
백호진
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019990014238A priority Critical patent/KR100327359B1/ko
Publication of KR20000066856A publication Critical patent/KR20000066856A/ko
Application granted granted Critical
Publication of KR100327359B1 publication Critical patent/KR100327359B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/46Connecting or feeding means, e.g. leading-in conductors
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/14AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided only on one side of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 구조에 관한 것이다. 종래의 플라즈마 디스플레이 패널의 구조는 FPC 또는, 전극배선의 단선에 따라 패널이 손실되는 경우가 많았으나, 본 발명에 의한 플라즈마 디스플레이 패널의 구조는 플라즈마 디스플레이 패널을 이루는 기판 위의 표시영역에 형성되어 플라즈마 디스플레이 패널을 구동하는 서스테인 전압을 인가받는 다수개의 서스테인 전극들, 서스테인 전극들에 공통적으로 접속되어 서스테인 전압을 공통적으로 접속된 각각의 서스테인 전극으로 전달하는 접점, 그리고 접점으로 서스테인 전압을 인가하는 구동회로를 포함하여 구성된 것이 특징으로서, 종래의 구조에 비하여 배선의 단선 등의 불량에 의한 패널의 손실량이 줄어드는 효과가 있다.

Description

플라즈마 디스플레이 패널의 구조{Structure for Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 서스테인 전극과 구동회로가 접합된 플라즈마 디스플레이 패널의 구조에 관한 것이다.
플라즈마 디스플레이 패널과 액정표시장치(LCD)는 평판형 표시장치 중에서 가장 실용성이 높은 차세대 표시장치로 각광받고 있다. 특히 플라즈마 디스플레이 패널은 액정표시장치보다 휘도가 높고 시야각이 넓어 옥외 광고탑 또는, 벽걸이 티브이, 극장용 디스플레이와 같이 박형의 대형 디스플레이로서 응용성이 넓다.
플라즈마 디스플레이 패널은 방전셀 내에 봉입된 불활성 가스의 방전에 의해 발생된 자외선을 형광체에 조사하여 형광체를 발광시킨다.
일반적인 3전극 면방전 방식의 플라즈마 디스플레이 패널은 도 1a에 도시된 것과 같이 서로 대향하여 설치된 상부기판(10)과 하부기판(20)이 서로 합착되어 구성된다. 도 1b는 도 1a에 도시된 플라즈마 디스플레이 패널의 단면구조를 도시한 것으로서, 설명의 편의를 위하여 하부기판(20)이 90°회전되어 있다.
상부기판(10)은 한 쌍의 유지전극과, 유지전극을 도포하는 유전층(11), 및 보호막(12)으로 구성되어 있으며, 하부기판(20)은 어드레스전극(22)과, 어드레스전극(22)을 포함한 기판 전면에 형성된 유전체막(21), 어드레스전극(22) 사이의 유전체막(21) 위에 형성된 격벽(23), 그리고 각 방전셀 내의 격벽(23) 및 유전체막(21) 표면에 형성된 형광체(24)로 구성되어 있으며, 상부기판(10)과 하부기판(20) 사이의 공간은 불활성 가스가 봉입되어 방전영역을 이루고 있다.
한 쌍의 유지전극, 즉 스캔전극과 서스테인 전극은 각 방전셀의 광투과율을 높이기 위하여 도 2a와 도 2b에 도시된 것과 같이 투명전극(16, 16') 및, 금속으로 된 버스전극으로 구성되어 있다. 도 2a는 서스테인 전극과 스캔전극의 평면도이며, 도 2b는 서스테인 전극과 스캔전극의 단면도이다. 버스전극은 외부에 설치된 구동 IC로부터 방전전압을 인가받고, 투명전극(16, 16')은 버스전극에 인가된 방전전압을 전달받아 인접한 투명전극 사이에 방전을 일으키는 것이다. 유지전극의 전체 폭은 대략 300 마이크로 미터(㎛) 정도이며, 투명전극(16, 16')은 산화인듐 또는, 산화주석으로 이루어지고, 버스전극은 크롬(Cr)-구리(Cu)-크롬(Cr)으로 구성된 3층의 박막으로 이루어진다. 이 때, 버스전극 라인의 폭은 대략 유지전극 라인의 1/3 정도의 폭으로 설정된다.
이러한 3전극 면방전 방식의 AC형 플라즈마 디스플레이 패널은 먼저, 어드레스 전극(21)과 스캔 전극(25) 사이에 구동전압이 인가되면, 어드레스 전극(21)과스캔 전극(25) 사이에 대향방전이 일어나서 상부구조의 보호층(28) 표면에 벽전하가 발생한다. 그리고, 스캔 전극(25)과 서스테인 전극(26)에 서로 극성이 반대인 방전전압이 지속적으로 인가되고 어드레스 전극(21)에 인가되던 구동전압이 차단되면, 벽전하에 의해 스캔 전극(25)과 서스테인 전극(26) 상호간에 소정의 전위차가 유지되어 유전층(27)과 보호층(28) 표면의 방전영역에서 면방전이 일어난다. 그 결과, 방전영역의 불활성 가스로부터 자외선이 발생된다. 이 자외선에 의해 형광체(24)를 여기시키고, 발광된 형광체(24)에 의해 칼라(color) 표시가 이루어진다.
즉, 방전셀(cell) 내부에 존재하는 전자들이 인가된 구동전압에 의해 음극(-)으로 가속하면서, 상기 방전셀 안에 400∼500 torr 정도의 압력으로 채워진 불활성 혼합가스 즉, 헬륨(He)을 주성분으로 하여 크세논(Xe), 네온(Ne) 가스 등을 첨가한 페닝(Penning) 혼합가스와 충돌하여 불활성 가스가 여기되면서 147nm의 파장을 갖는 자외선이 발생한다. 이러한 자외선이 어드레스 전극(21)과 격벽(23) 주위를 둘러싸고 있는 형광체(24)와 충돌하여 가시광선 영역에 발광이 된다.
이러한 플라즈마 디스플레이 패널은 어드레스 전극과 스캔 전극 그리고, 서스테인 전극에 전압의 인가를 제어하여 화소(pixel)를 구성하는 셀(cell)을 방전시키며, 이 방전에 의해 발광된 빛의 양은 셀의 방전시간을 변화시켜 조절한다. 즉, 영상표시를 위해 필요한 계조(grey scale)는 전체영상을 표시하기 위해 필요한 시간(NTSC TV 신호의 경우, 1/30초) 내에서 개개의 셀이 방전되는 시간의 길이를 서로 다르게 하여 구현시킨다. 이 때, 화면의 휘도는 각각의 셀을 최대로 방전되었을때의 밝기에 의해 결정된다. 또, 플라즈마 디스플레이 패널 화면의 휘도를 최대로 높이려면, 한 화면을 구성시키기 위해 필요한 시간 내에서 셀의 방전시간을 최대로 길게 유지되어야 한다.
도 3은 구동회로부가 포함된 플라즈마 디스플레이 패널의 개략적인 구조를 도시한 블록도로서, 패널과 어드레스 전극 드라이버(60)와 스캔 전극 드라이버(70) 그리고, 서스테인 전극 드라이버(80)를 도시한 것이다. 플라즈마 디스플레이 패널의 각 셀에 형성된 어드레스 전극(21)은 어드레스 전극 드라이버(60)에 연결되어 어드레스전압(address voltage)을 인가받고, 스캔 전극(16)은 스캔 전극 드라이버(70)에 연결되어 스캔전압(scan voltage)을 인가받으며, 서스테인 전극(16')은 서스테인 전극 드라이버(80)에 연결되어 서스테인전압(sustain voltage)을 인가받는다.
플라즈마 디스플레이 패널 구동회로부의 콘트롤러(90)는 외부로부터 클럭신호와, RGB 데이터, 수직동기신호 및, 수평동기신호 등, 각종 제어신호들을 입력받아 스캔데이터를 생성하여 스캔 전극 드라이버에 인가하고, 어드레스데이터를 생성하여 어드레스 전극 드라이버에 인가한다. 따라서, 각각의 드라이버에 인가된 신호에 따라 어드레스 전극과 스캔 전극 및 서스테인 전극이 구동되어 플라즈마 디스플레이 패널에 화상이 표시된다.
플라즈마 디스플레이 패널을 구동하여 영상을 표시하는 방식은 여러 가지가 있으나, 일반적으로 많이 사용되는 방식은 서브필드방식이다.
서브필드방식은 셀의 방전에 의해 표시되는 화면을 하나의 부화면으로 설정하고, 스캔 전극 드라이버와 서스테인 전극 드라이버를 제어하여 여러 장의 부화면을 겹침으로써, 하나의 화면을 구현하는 방식이다. 이와 같은 서브필드방식은 여러 장의 부화면이 순차적으로 모여야 하나의 영상이 이루어지는데, 이 때 부화면의 개수는 영상의 계조비트의 수와 같다. 즉, 화면에 구현되는 영상의 계조가 8비트라면, 서브필드방식으로 구현되는 부화면의 개수도 8 장이다. 도 4a는 플라즈마 디스플레이 패널의 각 전극에 인가되는 파형을 도시한 것이고, 도 4b는 도 4a의 파형에 따른 플라즈마 디스플레이 패널 각 셀의 스캔순서를 도시한 서브필드방식 플라즈마 디스플레이 패널 구동방법을 도시한 것이다.
먼저, 서브필드방식은 8비트의 디지털 영상신호를 MSB(Most Signal Bit) 부터 LSB(Least Signal Bit) 까지 동일한 가중치의 비트끼리 모은 후에 MSB 데이터는 소정의 T 시간동안 플라즈마 디스플레이 패널에 주사시키고, 나머지 하위 비트들은 MSB에 가까운 비트 순으로 각각 T/2 시간, T/4 시간, T/8 시간동안 주사시키며, LSB 데이터는 T/128 시간동안 주사시켜 부화면을 구성하는 것이다. 그리고, 서브필드방식은 각각의 부화면에서 방출되는 빛에 대한 눈의 잔상효과를 이용하여 256 계조를 구현한다.
이 때, 고해상도의 AC형 플라즈마 디스플레이 패널을 효율적으로 구동하기 위하여 서브필드방식은 도 5에 도시된 것과 같이 플라즈마 디스플레이 패널 화면을 8구역으로 나눈 후에 임의의 시간동안, 어드레스 펄스의 인가동작이 두 번 이하가 되도록 각 구역에 부화면들을 배치한다. 각 부화면은 어드레스 펄스의 인가구간과 서스테인 펄스의 인가구간을 구분하여 인가하는 에이디에스(ADS : Address andDisplay period Separate)방식을 따르며, 각 구역의 부화면 배치는 어드레스 펄스와 서스테인 펄스가 동시에 인가되는 것을 허용하는 씨에이에스(CAS : Concurrent Address-Sustain)방식을 따른다. 일반적으로 하나의 필드는 45개의 기본블록으로 나뉘어진다.
그런데, 종래의 플라즈마 디스플레이 패널의 구조는 모든 서스테인 전극에 동일한 전압펄스를 인가하여 구동함에도 불구하고 도 6에 도시된 것과 같이 FPC의 배선(51)이 각 서스테인 전극라인(16')마다 연결되어 있다. 그로 인하여 서스테인 전극(16')의 패드와 FPC(50) 사이에 허용되는 정렬오차가 매우 작아 패널(10)과 FPC(50)의 부착공정이 어려워지는 문제점이 발생한다. 또한, FPC(50)에 설치된 배선(51)의 일부가 단선되면, 서스테인 전극(16')에 서스테인 전압이 전달되지 않아 패널의 손실이 많아지는 문제점이 있었다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 서스테인 전극의 패드와 FPC 사이의 정렬오차 혹은, FPC 배선의 단선에 따른 패널의 손실량을 줄일 수 있는 플라즈마 디스플레이 패널의 구조를 제공하는 데에 그 목적이 있다.
도 1a은 일반적인 면방전 방식의 플라즈마 디스플레이 패널의 구조를 개략적으로 도시한 도면
도 1b는 방전셀의 구조를 개략적으로 도시한 도면
도 2a와 도 2b는 유지전극의 구조를 개략적으로 도시한 도면
도 3은 구동회로부가 포함된 플라즈마 디스플레이 패널을 도시한 블록도.
도 4a는 플라즈마 디스플레이 패널의 각 전극에 인가되는 파형을 도시한 도면.
도 4b는 각 방전셀의 스캔순서를 도시한 서브필드방식의 플라즈마 디스플레이 패널 구동방법을 도시한 도면.
도 5는 서브필드방식으로 구동되는 플라즈마 디스플레이 패널의 동작을 도시한 도면.
도 6은 FPC를 사용한 종래의 플라즈마 디스플레이 패널의 구조를 도시한 도면.
도 7은 본 발명에 의한 플라즈마 디스플레이 패널의 일례를 도시한 도면.
도 8은 본 발명에 의한 플라즈마 디스플레이 패널의 또다른 예를 도시한 도면.
도 9는 배선이 단선된 플라즈마 디스플레이 패널을 도시한 도면.
도면의 주요부분에 대한 기호설명.
100 : 기판 100' : 표시영역
110 : 서스테인 전극 120, 121, 123, 124, 125 : 접점
125 : 전극과 FPC 간의 접촉부 130 : 구동회로
140 : 에프피씨(FPC : Flexible Printed Circuit)
A : 단선된 부분
본 발명에 의한 플라즈마 디스플레이 패널의 구조는 서스테인 전극들의 일측을 공통적으로 접속하는 접점을 구성하여 구동회로에 연결되도록 하는 것이 특징이다.
본 발명에 의한 플라즈마 디스플레이 패널의 구조는 도 7에 도시된 것과 같이 기판(100) 위의 표시영역(100')에 형성되어 서스테인 전압을 인가받는 다수개의 서스테인 전극(110)들과, 서스테인 전극(110)에 공통적으로 접속되어 서스테인 전압을 공통적으로 접속된 서스테인 전극(110)에 전달하는 접점(120), 그리고 서스테인 전압을 인가하는 구동회로(도면에는 도시되지 않음)를 포함하여 구성되어 있다.
본 발명의 모든 서스테인 전극(110)들은 동일한 전압을 인가받도록 각 서스테인 전극(110)이 접점에 공통적으로 연결되어 있다. 이 때, 접점은 외부의 구동회로에서 출력된 서스테인 전압을 각 서스테인 전극(110)으로 전달하도록 모든 서스테인 전극(110)들에 공통적으로 연결되어 있다. 이러한 접점은 도 8에 도시된 것과 같이 기판(100) 위의 모든 서스테인 전극(110)을 몇 개의 군(group)으로 집단화하여 각 군에 하나씩 대응된 다수개의 접점(121, 122, 123, 124)으로 구성되는 것이 바람직하다.
또한, 본 발명에 의한 플라즈마 디스플레이 패널은 구동회로에 형성된 공통접점 외에 도 7에 도시된 것과 같이 모든 서스테인 전극의 배선을 공통적으로 접속하는 별도의 접점(120)이 부가적으로 포함되어 구성된다. 물론, 이러한 접점(120)은 기판(100)의 표시영역(100') 외곽에 형성되는 것이 적당하다.
도 9에서 별도의 접점(120)이 부가된 플라즈마 디스플레이 패널은 전극과 FPC간의 접촉부(125)에서 접점(120)까지의 전극부분에 있어 단선이 발생하여도 전극들을 그룹화한 부분에 연결된 서스테인 전극(110)의 일부가 도 9에 도시된 것과 같이 단선(A)되어도, 전극들을 그룹화한 다른 부분으로 인하여 서스테인 전극(110)에 서스테인 전압을 공급할 수 있다.
그리고, 본 발명의 플라즈마 디스플레이 패널은 서스테인 전압의 원활한 공급을 위하여 구동회로(도면에는 도시되지 않음)와 접점(120) 사이에 에프피씨(FPC : Flexible Printed Circuit)를 부가적으로 설치하여 구성되는 것이 좋다. 이러한 에프피씨는 구동회로에서 출력된 서스테인 전압을 접점(130)에 전달하는 역할을 수행한다.
이하, 본 발명에 의한 플라즈마 디스플레이 패널의 동작원리에 대하여 설명하도록 한다.
구동회로가 서스테인 전압을 생성하면, FPC를 통하여 그 서스테인 전압이 접점(120)에 전달된다. 그러면, 접점(120)에 의하여 각 서스테인 전극(110)으로 서스테인 전압이 인가되어 플라즈마 디스플레이 패널의 동작이 실시된다.
이 때, FPC 배선의 일부, 또는 공통접점과 FPC 사이의 서스테인 전극의 배선이 단선(A)되면, 단선된 배선에는 서스테인 전압에 의한 전류가 흐르지 않지만, 단선되지 않은 배선이 접점(120)에 연결되어 서스테인 전압이 계속 전달된다. 그 결과, 각 서스테인 전극(110)에 서스테인 전압이 인가되는 동작은 아무런 영향을 받지 않으므로, 플라즈마 디스플레이 패널은 정상적으로 동작한다.
또한, 본 발명의 플라즈마 디스플레이 패널에 형성된 접점(120)은 종래의 서스테인 전극(110)에 비하여 그의 개수가 적으므로, 제조공정 시, 서스테인 전극(110)의 패드보다 더 크게 형성될 수 있는 여지가 있다. 따라서, FPC 배선과의 정렬이 종래의 패드와의 정렬보다 용이하여 오차가 발생될 우려가 적다.
본 발명에 의한 플라즈마 디스플레이 패널의 구조는 다수의 서스테인 전극에연결된 접점에 서스테인 전압을 인가하여 서스테인 전극에 서스테인 전압을 전달하므로, 종래의 구조에 비하여 서스테인 전압을 전달하는 수단, 예를 들어 FPC의 개수를 줄일 수 있는 효과가 있다. 그리고, 배선의 일부가 단선되더라도 단선되지 않은 배선이 접점에 연결되어 있으므로, 배선 일부의 단선여부에 상관없이 각 서스테인 전극에 서스테인 전압이 전달된다. 따라서, 배선의 불량에 의한 패널의 손실량이 줄어드는 효과가 있다.

Claims (5)

  1. 플라즈마 디스플레이 패널에서,
    상기 플라즈마 디스플레이 패널을 이루는 기판 위의 표시영역에 형성된 다수개의 서스테인 전극들,
    상기 다수개의 서스테인 전극들의 일측을 공통적으로 접속하는 접점, 그리고
    상기 접점에 전기적으로 연결된 구동회로를 포함하여 구성됨을 특징으로 하는 플라즈마 디스플레이 패널의 구조.
  2. 제 1 항에 있어서, 상기 접점은
    상기 서스테인 전극들은 복수개의 그룹으로 묶어 각 그룹에 공통적으로 접속된 패드군으로 구성된 것을 특징으로 하는 플라즈마 디스플레이 패널의 구조.
  3. 제 2 항에 있어서, 상기 패드군 모두를 공통적으로 접속하는 별도의 공통접점이 부가적으로 포함된 것을 특징으로 하는 플라즈마 디스플레이 패널의 구조.
  4. 제 1 항에 있어서, 상기 공통접점은 상기 기판의 표시영역 외곽에 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널의 구조.
  5. 제 1 항에 있어서, 상기 구동회로에서 출력된 서스테인 전압을 상기 공통접점에 전달하는 에프피씨(FPC :Flexible Printed Circuit)가 부가적으로 포함된 것을 특징으로 하는 플라즈마 디스플레이 패널의 구조.
KR1019990014238A 1999-04-21 1999-04-21 플라즈마 디스플레이 패널의 구조 KR100327359B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990014238A KR100327359B1 (ko) 1999-04-21 1999-04-21 플라즈마 디스플레이 패널의 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990014238A KR100327359B1 (ko) 1999-04-21 1999-04-21 플라즈마 디스플레이 패널의 구조

Publications (2)

Publication Number Publication Date
KR20000066856A KR20000066856A (ko) 2000-11-15
KR100327359B1 true KR100327359B1 (ko) 2002-03-06

Family

ID=19581384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990014238A KR100327359B1 (ko) 1999-04-21 1999-04-21 플라즈마 디스플레이 패널의 구조

Country Status (1)

Country Link
KR (1) KR100327359B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004068526A1 (en) * 2003-01-30 2004-08-12 Orion Electric Co. Ltd. Ac-pdp having common pad and a method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004068526A1 (en) * 2003-01-30 2004-08-12 Orion Electric Co. Ltd. Ac-pdp having common pad and a method for fabricating the same

Also Published As

Publication number Publication date
KR20000066856A (ko) 2000-11-15

Similar Documents

Publication Publication Date Title
JP3470629B2 (ja) 面放電型プラズマディスプレイパネル
US6980179B2 (en) Display device and plasma display apparatus
JP3331918B2 (ja) 放電表示パネルの駆動方法
KR20000067805A (ko) 플라즈마 디스플레이 패널 및 그 구동방법
US7321345B2 (en) Plasma display panel module
US7079090B2 (en) Driving method for a plasma display panel and plasma display apparatus
JPH1092323A (ja) 表示パネル及びパネル型表示装置
JPH10187090A (ja) カラープラズマディスプレイパネル
KR100327359B1 (ko) 플라즈마 디스플레이 패널의 구조
JP4111359B2 (ja) プラズマディスプレイパネルの階調表示方法
KR100313911B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100327352B1 (ko) 플라즈마디스플레이패널
JP3907528B2 (ja) プラズマディスプレイ装置
KR100267216B1 (ko) 플라즈마디스플레이패널의구동장치
KR100544125B1 (ko) 전극 구조가 개선된 디스플레이 패널
JP2007156472A (ja) プラズマディスプレイ装置
KR100516640B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR20000051585A (ko) 엘지에스이 방식 피디피 및 그 구동방법
US20050024295A1 (en) Plasma display and method of driving a plasma display panel
JP4580162B2 (ja) プラズマディスプレイパネルの駆動方法
KR100701947B1 (ko) 플라즈마 디스플레이 패널
KR20000051586A (ko) 엘지에스이방식 피디피 및 그 구동방법
KR100323690B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100308047B1 (ko) 플라즈마 디스플레이의 격벽 형성방법
KR20000026030A (ko) 플라즈마 디스플레이 패널의 구조 및 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee