KR20090098285A - 실리콘 성장을 이용한 수직형 반도체 소자 및 그 제조 방법 - Google Patents
실리콘 성장을 이용한 수직형 반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20090098285A KR20090098285A KR1020080023551A KR20080023551A KR20090098285A KR 20090098285 A KR20090098285 A KR 20090098285A KR 1020080023551 A KR1020080023551 A KR 1020080023551A KR 20080023551 A KR20080023551 A KR 20080023551A KR 20090098285 A KR20090098285 A KR 20090098285A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- semiconductor device
- pillar
- vertical semiconductor
- manufacturing
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 53
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 53
- 239000010703 silicon Substances 0.000 title claims abstract description 53
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims description 33
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000007772 electrode material Substances 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000003054 catalyst Substances 0.000 claims abstract description 3
- 239000010931 gold Substances 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 11
- 229910000077 silane Inorganic materials 0.000 claims description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000007787 solid Substances 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 34
- 239000007789 gas Substances 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 실리콘의 성장을 이용한 수직형 반도체 소자 및 그 제조 방법을 개시한다.
본 발명의 수직형 반도체 소자 제조 방법은 실리콘 기판 상에 필라 영역들을 정의하는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴에 의해 노출된 상기 필라 영역들의 실리콘 기판 상에 금속막을 형성하는 단계; 상기 감광막 패턴을 제거하는 단계; 및 상기 금속막을 촉매로 상기 필라 영역들에 실리콘을 성장시켜 필라들을 형성하는 단계를 포함하며, 이처럼 수직형 반도체 소자에서 필라를 제조시 실리콘 기판을 식각하지 않음으로써 식각에 따른 소자불량 문제를 해결할 수 있으며 수직형 반도체 소자를 보다 고집적화할 수 있다.
Description
본 발명은 수직형 반도체 소자 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 실리콘 기판을 식각하지 않고 성장시켜 수직형 반도체 소자의 활성영역인 필라(Pillar)를 형성하는 수직형 반도체 소자 및 그 제조 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 트랜지스터의 채널 길이가 점차 감소하고 있다. 그러나, 이러한 트랜지스터의 채널 길이 감소는 DIBL(Drain Induced Barrier Lowering) 현상, 핫 캐리어 효과(hot carrier effect) 및 펀치 쓰루(punch through)와 같은 단채널 효과(short channel effect)를 초래하는 문제점이 있다.
이러한 문제를 해결하기 위하여 접합 영역의 깊이를 감소시키는 방법 또는 트랜지스터의 채널 영역에 리세스를 형성하여 상대적으로 채널 길이를 증가시키는 방법 등 다양한 방법이 제안되고 있다.
그러나 반도체 메모리 소자 특히 디램(DRAM)의 집적 밀도가 기가 비트에 육박함에 따라 보다 더 작은 사이즈의 트랜지스터 제조가 요구된다. 즉, 기가 비트 대의 디램 소자의 트랜지스터는 8F2(F:minimum feature size) 이하의 소자 면적을 요구하고 있으며, 나아가 4F2 정도의 소자 면적을 요구하고 있다. 따라서 게이트 전극이 반도체 기판 상에 형성되는 게이트 전극 양측에 접합 영역이 형성되는 현재의 평면 트랜지스터 구조로는 채널 길이를 스케일링한다고 하여도 요구되는 소자 면적을 만족시키기 어렵다.
이러한 문제를 해결하기 위하여 수직형 반도체 소자가 제안되었다.
도 1a 내지 도 1c는 종래 수직형 반도체 소자에서 활성영역으로 정의되는 필라(pillar)를 형성하는 방법을 보여주는 공정 단면도이다.
도 1a를 참조하면, 실리콘 기판(101) 상에 패드 산화막(102) 및 하드마스크 패턴(103)을 형성한 후 하드마스크 패턴(103)을 식각 마스크로 사용하여 패드 산화막(102)을 식각하고 이어서 실리콘 기판(101)을 소정 깊이 식각하여 필라 상부(101a)를 형성한다. 이러한 필라 상부(101a)는 후속 불순물 주입 공정으로 소스(또는 드레인) 영역이 될 수 있으며, 그에 따라 후속 스토리지 전극과 접속할 수 있다.
다음에, 도 1b를 참조하면, 도 1a의 결과물 전면에 산화막과 질화막을 순차적으로 형성하여 스페이서용 물질막을 형성한 후 그 물질막을 에치백하여 하드마스크 패턴(103)과 필라 상부(101a)의 측벽에 스페이서(104)를 형성한다.
다음에, 스페이서(104)를 식각 마스크로 하여 실리콘 기판(101)을 다시 소정 깊이 식각하여 채널 영역이 되는 필라 하부(101b)를 형성한다.
이로써, 필라 하부(101b)와 필라 상부(101a)로 이루어지는 활성영역으로서의 필라(P)들이 형성된다. 이러한 필라(P)들은 셀 영역에서 상호 일정 간격으로 이격된 매트릭스 형태로 형성된다.
다음에, 도 1c를 참조하면, 스페이서(104)를 식각 베리어로 하여 필라 하부(101b)의 측벽을 소정 폭만큼 등방성 식각한다. 이어서, 등방성 식각에 의해 노출된 실리콘 기판(101)에 게이트 산화막(절연막)(105)을 형성한다.
다음에, 결과물 전체에 게이트 전극용 도전막(예컨대, 폴리 실리콘막)을 형성한 후 스페이서(104)를 식각 마스크로 하여 게이트 산화막(105)이 드러날 때까지 게이트 전극용 도전막을 식각함으로써 필라 하부(101b)의 외주면을 둘러싸는 서라운딩 게이트 전극(106)이 형성된다.
상술한 바와 같이, 종래의 수직형 반도체 소자에서는 필라를 형성하기 위해 하드마스크 패턴(103)을 이용하여 실리콘 기판(101)을 식각하는 방법을 사용하였다. 그런데, 이처럼 실리콘 기판(101)을 식각하여 필라를 형성하는 방법으로는 실라의 사이즈를 줄이는데 한계를 가지고 있으며, 식각시 발생하는 파티클들로 인해 소자 불량을 유발할 수 있다.
더욱이, 집적도가 증가 되어 필라의 두께가 가늘어질수록 필라 하부를 등방성 식각하게 되면 필라가 부러질 가능성이 높아지며 그러한 경우 소자 불량으로 이어져 수율을 감소시키게 된다.
본 발명은 수직형 반도체 소자에서 필라의 형성 방법을 개선하여 소자 불량을 최소화하면서 보다 고집적화가 가능한 수직형 반도체 소자를 제조할 수 있도록 하고자 한다.
본 발명의 실리콘 성장을 이용한 수직형 반도체 소자 제조 방법은
실리콘 기판 상에 필라 영역들을 정의하는 감광막 패턴을 형성하는 단계;
상기 감광막 패턴에 의해 노출된 상기 필라 영역들의 실리콘 기판 상에 금속막을 형성하는 단계;
상기 감광막 패턴을 제거하는 단계; 및
상기 금속막을 촉매로 상기 필라 영역들에 실리콘을 성장시켜 필라들을 형성하는 단계를 포함한다.
본 발명의 실리콘 성장을 이용한 수직형 반도체 소자 제조 방법은
상기 실리콘 기둥 표면에 게이트 전극물질을 형성하는 단계; 및
상기 실리콘 기둥 상측 표면의 게이트 전극물질을 제거하여 서라운딩 게이트 전극을 형성하는 단계를 더 포함한다.
본 발명의 실리콘 성장을 이용한 수직형 반도체 소자 제조 방법에서 상기 실리콘 기둥 상측 표면의 게이트 전극물질은 등방성 식각 방식으로 제거되는 것을 특징으로 한다.
본 발명의 실리콘 성장을 이용한 수직형 반도체 소자 제조 방법에서 상기 게이트 전극물질은 Ti, TiN, TaN, W, Al, Cu, WSix 또는 이들이 조합 중 선택된 어느 하나로 형성되는 것을 특징으로 한다.
본 발명의 실리콘 성장을 이용한 수직형 반도체 소자 제조 방법에서 상기 금속막은 금(Au)인 것을 특징으로 한다.
본 발명의 실리콘 성장을 이용한 수직형 반도체 소자 제조 방법에서 상기 금속막은 0.6 ㎚ ∼ 0.8 ㎚ 범위의 두께로 형성되는 것을 특징으로 한다.
본 발명의 실리콘 성장을 이용한 수직형 반도체 소자 제조 방법에서 상기 실리콘 성장 단계는 실란(silane) 가스 분위기에서 VLS(Vapor-Liquid-Solid) 공정을 수행하는 것을 특징으로 한다.
본 발명의 실리콘 성장을 이용한 수직형 반도체 소자 제조 방법에서 상기 실란 가스의 온도는 320 ℃ ∼ 600 ℃ 범위에서 가변되는 것을 특징으로 한다.
본 발명의 실리콘 성장을 이용한 수직형 반도체 소자 제조 방법에서 상기 실란 가스의 압력은 0.01 Torr ∼ 1 Torr 범위에서 가변되는 것을 특징으로 한다.
본 발명의 수직형 반도체 소자는 상술한 제조 방법을 이용하여 형성된 반도체 소자인 것을 특징으로 한다.
본 발명은 수직형 반도체 소자에서 필라를 제조시 실리콘 기판을 식각하지 않음으로써 식각에 따른 소자불량 문제를 해결할 수 있으며 수직형 반도체 소자를 보다 고집적화할 수 있다.
아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 2 내지 도 13은 본 발명의 일실시예에 따른 수직형 반도체 소자 제조 방법을 설명하기 위한 도면들이다.
도 2a를 참조하면, 먼저 실리콘 기판(201) 상에 감광막을 형성한 후 활성영역이 될 필라가 형성될 위치의 실리콘 기판(201)이 노출되도록 하는 감광막 패턴(202)을 형성한다. 이때, 감광막 패턴(202)은 도 2b와 같이 제 1 방향 및 제 1 방향과 교차하는 제 2 방향으로 복수개의 필라 영역(203)들이 매트릭스 형태로 패터닝되도록 형성된다.
다음에, 도 3을 참조하면, 감광막 패턴(202)에 의해 노출된 필라 영역(203)의 실리콘 기판 상에 박막의 금(Au)(204)을 증착한다. 이때, 증착되는 금(Au)의 두께는 대략 0.4 ㎚ ∼ 0.8 ㎚ 범위(바람직하게는 0.6 ㎚)가 되도록 한다.
일반적으로, 금(Au)은 유기물 위에는 거의 증착되지 않는 특성이 있으므로 노출된 실리콘 기판(201) 위에만 증착하는 것이 가능하다.
다음에, 도 4를 참조하면, 도 3의 결과물에서 감광막 패턴(202)을 제거한다. 예컨대, 도 3의 결과물 전면에 대해 마스크 없이 노광 및 현상함으로써 감광막 패턴(202)을 제거한다.
다음에, 도 5를 참조하면, 도 4의 결과물에 대해 실란(silane) 가스 분위기의 챔버 내에서 VLS(Vapor-Liquid-Solid) 공정(reaction)을 수행함으로써 금(Au)이 증착된 필라 영역(203)에 단결정 실리콘을 성장시켜 필라(205)를 형성한다.
즉, 실리콘 소스 가스(Si source gas)로서 실란 가스를 사용하고 금(Au)을 촉매(mediating solvent)로 하여 VLS 공정을 수행함으로써 금(Au)이 증착된 실리콘 영역(203)에 단결정 실리콘을 성장시킨다.
이러한 VLS 공정시, 실란 가스는 헬륨(He)에 의해 10 % 정도로 희석된 가스가 사용된다. 그리고, 챔버로 유입되는 실란 가스의 유량(flow rate)은 대략 40 sccm이 되도록 한다. 그리고, 실란 가스의 압력 및 온도는 각각 0.01 ∼ 1 Torr 및 320 ∼ 600 ℃ 범위에서 가변되도록 한다.
다음에, 도 6을 참조하면, 도 5의 결과물 상에 전체적으로 게이트 산화막(206)과 게이트 전극(207)을 순차적으로 형성한다. 이때, 게이트 전극(207)은 형성하고자 하는 서라운딩 게이트 전극의 두께와 근사한 두께로 형성되며, 다결정 실리콘을 기상 화학 증착법을 이용하여 형성할 수 있다. 또한, 서라운딩 게이트 형태의 게이트 형태의 채널은 문턱전압이 매우 낮아지므로 게이트 전극(207)으로 Ti, TiN, TaN, W, Al, Cu, WSix 또는 이들이 조합된 금속형 물질이나 P형 폴리실리콘 등이 사용될 수 있다.
다음에, 도 7을 참조하면, 게이트 전극(207)을 건식 식각하여 상부와 하부의 게이트 전극을 제거함으로써 각 필라들에 증착된 게이트 전극들에 대한 소자 분리를 진행한다. 이어서, 매립 비트라인으로 사용할 전극(BBL:Buried Bit Line)(208)을 형성하기 위해 N 타입 불순물을 사용하여 필라들(205) 사이의 실리콘 기판(201) 내에 이온 주입을 수행한다. 이때 주로 Ph와 As를 이온 주입시킨다.
다음에, 도 8을 참조하면, 도 7의 결과물 상에 박막의 실리콘 질화막(209)을 증착하고 그 위에 다시 절연막(210)을 증착한다. 다음에, 질화막(209)을 식각 마스크로 사용하여 절연막(210) 및 실리콘 기판(201)을 순차적으로 식각함으로써 소자 분리를 위한 트렌치 T를 형성한다.
다음에, 도 9를 참조하면, 도 8에서 식각된 트렌치 T를 다시 절연막(210)으로 매립한 후 그 결과물에 대해 건식 식각을 수행하여 절연막(210)을 식각한다. 이때, 절연막(210)은 후속 공정에서 서라운딩 게이트를 형성하고자 하는 깊이까지만 식각이 진행된다.
다음에, 도 10을 참조하면, 도 9의 결과물에서 노출된 질화막(209) 및 게이트 전극(207) 즉 질화막(209) 및 게이트 전극(207)에서 절연막(210)에 의해 매립되지 않은 부분을 순차적으로 제거한다. 이때, 질화막(209) 및 게이트 전극(207)을 식각하는 방법으로는 습식 식각과 같은 등방성 식각 방식을 사용하는 것이 바람직하다.
이로써, 필라(205)의 하부가 소정 높이만큼 게이트 전극(207)으로 둘러싸여진 서라운딩 게이트 전극이 형성된다.
다음에, 도 11을 참조하면, 노출된 게이트 산화막(206)에 질화막(211)을 증 착한 후 절연막(210)을 제거한다. 이어서, 그 결과물에 전체적으로 다시 절연막(212)을 증착한 후 이를 게이트 전극(207) 하부의 일정 높이까지 식각한다.
다음에, 도 12를 참조하면, 도 11의 결과물에서 노출된 질화막(209, 211)을 제거한 후 그 결과물 상에 다마신 워드라인을 형성하기 위한 워드라인 전극물질(213)을 증착한다.
다음에, 도 13을 참조하면, 워드라인 전극물질(213)에 대해 건식 식각 공정을 진행하여 소정 깊이만큼 제거한다. 이때, 바람직하게는 워드라인 전극물질(213)을 서라운딩 게이트 전극(207)의 높이 만큼 식각하여 필라(205) 상부에 전극물질이 남지 않도록 한다.
다음에, 그 결과물 전면에 절연막(미도시)을 형성하고 그 절연막(미도시)과 금(Au)막(204)을 제거한 후 노출된 필라의 최상면에 불순물을 주입하여 소오스/드레인 영역을 형성하고 그 위에 콘택 플러그(미도시)를 형성한다.
상술된 설명은 본 발명의 일실시예로서 다양한 변형이 가능하다. 즉, 본 발명은 실리콘 기판을 식각하지 않고 일정 배열로 복수의 실리콘 기둥들을 성장시킴으로써 필라를 형성하는 것을 주된 특징으로 한다. 따라서, 이처럼 성장된 필라들을 이용하여 수직형 반도체 소자를 제조 방법은 상술한 방법 이외에 어떠한 방법을 사용하여도 무방하다.
도 1a 내지 도 1c는 종래 수직형 반도체 소자에서 활성영역으로 정의되는 필라(pillar)를 형성하는 방법을 보여주는 공정 단면도.
도 2 내지 도 13은 본 발명의 일실시예에 따른 수직형 반도체 소자 제조 방법을 설명하기 위한 도면들.
Claims (11)
- 실리콘 기판 상에 필라 영역들을 정의하는 감광막 패턴을 형성하는 단계;상기 감광막 패턴에 의해 노출된 상기 필라 영역들의 실리콘 기판 상에 금속막을 형성하는 단계;상기 감광막 패턴을 제거하는 단계; 및상기 금속막을 촉매로 상기 필라 영역들에 실리콘을 성장시켜 필라들을 형성하는 단계를 포함하는 실리콘 성장을 이용한 수직형 반도체 소자 제조 방법.
- 제 1항에 있어서,상기 실리콘 기둥 표면에 게이트 전극물질을 형성하는 단계; 및상기 실리콘 기둥 상측 표면의 게이트 전극물질을 제거하여 서라운딩 게이트 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 성장을 이용한 수직형 반도체 소자 제조 방법.
- 제 2항에 있어서,상기 게이트 전극물질은 등방성 식각 방식으로 제거되는 것을 특징으로 하는 실리콘 성장을 이용한 수직형 반도체 소자 제조 방법.
- 제 2항에 있어서,상기 게이트 전극물질은 Ti, TiN, TaN, W, Al, Cu, WSix 또는 이들이 조합 중 선택된 어느 하나로 형성되는 것을 특징으로 하는 수직형 반도체 소자 제조 방법.
- 제 2항에 있어서,상기 게이트 전극물질 형성 단계는 기상 화학 증착법을 이용하여 다결정 실리콘을 상기 실리콘 기둥에 증착하는 것을 특징으로 하는 수직형 반도체 소자 제조 방법.
- 제 1항에 있어서,상기 금속막은 금(Au)인 것을 특징으로 하는 실리콘 성장을 이용한 수직형 반도체 소자 제조 방법.
- 제 6항에 있어서,상기 금속막은 0.6 ㎚ ∼ 0.8 ㎚ 범위의 두께로 형성되는 것을 특징으로 하는 실리콘 성장을 이용한 수직형 반도체 소자 제조 방법.
- 제 1항에 있어서,상기 실리콘 성장 단계는 실란(silane) 가스 분위기에서 VLS(Vapor-Liquid-Solid) 공정을 수행하는 것을 특징으로 하는 실리콘 성장을 이용한 수직형 반도체 소자 제조 방법.
- 제 8항에 있어서,상기 실란 가스의 온도는 320 ℃ ∼ 600 ℃ 범위에서 가변되는 것을 특징으로 하는 실리콘 성장을 이용한 수직형 반도체 소자 제조 방법.
- 제 8항에 있어서,상기 실란 가스의 압력은 0.01 Torr ∼ 1 Torr 범위에서 가변되는 것을 특징으로 하는 실리콘 성장을 이용한 수직형 반도체 소자 제조 방법.
- 상기 제 1항의 제조 방법을 이용하여 형성된 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080023551A KR20090098285A (ko) | 2008-03-13 | 2008-03-13 | 실리콘 성장을 이용한 수직형 반도체 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080023551A KR20090098285A (ko) | 2008-03-13 | 2008-03-13 | 실리콘 성장을 이용한 수직형 반도체 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090098285A true KR20090098285A (ko) | 2009-09-17 |
Family
ID=41357386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080023551A KR20090098285A (ko) | 2008-03-13 | 2008-03-13 | 실리콘 성장을 이용한 수직형 반도체 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090098285A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014093938A1 (en) * | 2012-12-13 | 2014-06-19 | California Institute Of Technology | Fabrication of three-dimensional high surface area electrodes |
| US10368788B2 (en) | 2015-07-23 | 2019-08-06 | California Institute Of Technology | System and methods for wireless drug delivery on command |
| US10376146B2 (en) | 2013-02-06 | 2019-08-13 | California Institute Of Technology | Miniaturized implantable electrochemical sensor devices |
-
2008
- 2008-03-13 KR KR1020080023551A patent/KR20090098285A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014093938A1 (en) * | 2012-12-13 | 2014-06-19 | California Institute Of Technology | Fabrication of three-dimensional high surface area electrodes |
| US9006014B2 (en) | 2012-12-13 | 2015-04-14 | California Institute Of Technology | Fabrication of three-dimensional high surface area electrodes |
| US10376146B2 (en) | 2013-02-06 | 2019-08-13 | California Institute Of Technology | Miniaturized implantable electrochemical sensor devices |
| US10368788B2 (en) | 2015-07-23 | 2019-08-06 | California Institute Of Technology | System and methods for wireless drug delivery on command |
| US10820844B2 (en) | 2015-07-23 | 2020-11-03 | California Institute Of Technology | Canary on a chip: embedded sensors with bio-chemical interfaces |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9659946B2 (en) | Self-aligned source for split-gate non-volatile memory cell | |
| US8536563B2 (en) | Nanowire field effect transistors | |
| US8987108B2 (en) | Methods of forming semiconductor structures including bodies of semiconductor material | |
| TWI478290B (zh) | 雙閘極４ｆ２動態隨機存取記憶體ｃｈｃ單元及其製造方法 | |
| KR100896631B1 (ko) | 수직 실린더형 트랜지스터의 제조방법 및 이에 의해 제조된수직 실린더형 트랜지스터 | |
| US8357601B2 (en) | Cross-hair cell wordline formation | |
| US8586455B1 (en) | Preventing shorting of adjacent devices | |
| US10269822B2 (en) | Method to fabricate uniform tunneling dielectric of embedded flash memory cell | |
| KR20080113858A (ko) | 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법 | |
| US20210358918A1 (en) | Memory cell structure with capacitor over transistor | |
| TWI632615B (zh) | 鰭型電晶體之源汲區中的共形緩衝層 | |
| US9240482B2 (en) | Asymmetric stressor DRAM | |
| US20220139431A1 (en) | Semiconductor structure and method for forming same, and memory and method for forming same | |
| KR20070068736A (ko) | 매몰절연막 상에 형성된 다중 채널을 갖는 모스트랜지스터를 구비하는 반도체 장치 제조 방법 | |
| US8853027B2 (en) | Split gate flash cell | |
| US7638398B2 (en) | Semiconductor device with increased channel area and fabrication method thereof | |
| KR20090098285A (ko) | 실리콘 성장을 이용한 수직형 반도체 소자 및 그 제조 방법 | |
| KR101160036B1 (ko) | 반도체 소자의 형성 방법 | |
| KR101129867B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100832017B1 (ko) | 채널면적을 증가시킨 반도체소자 및 그의 제조 방법 | |
| US11569391B2 (en) | Silicon nanotube, field effect transistor-based memory cell, memory array and method of production | |
| JP2687777B2 (ja) | ダイナミック・ランダム・アクセス・メモリ・セルおよびその製造方法 | |
| KR101087918B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100955175B1 (ko) | 수직형 반도체 소자 및 그 제조 방법 | |
| US20090230472A1 (en) | Semiconductor Device Having a Floating Body Transistor and Method for Manufacturing the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |