KR20090097422A - 반도체 소자 패키지 - Google Patents

반도체 소자 패키지 Download PDF

Info

Publication number
KR20090097422A
KR20090097422A KR1020080022551A KR20080022551A KR20090097422A KR 20090097422 A KR20090097422 A KR 20090097422A KR 1020080022551 A KR1020080022551 A KR 1020080022551A KR 20080022551 A KR20080022551 A KR 20080022551A KR 20090097422 A KR20090097422 A KR 20090097422A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
pad
lead frame
lead
present
Prior art date
Application number
KR1020080022551A
Other languages
English (en)
Inventor
노치형
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080022551A priority Critical patent/KR20090097422A/ko
Publication of KR20090097422A publication Critical patent/KR20090097422A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 소자 패키지와 관한 것으로, 내부와 외부를 전기적으로 연결하는 다수의 패드가 일측면에 형성된 반도체 칩과, 상기 패드와 직접 연결되는 인너 리드를 포함하는 리드 프레임 및 상기 리드 프레임 및 상기 반도체 칩을 밀봉하는 밀봉제를 포함하기 때문에, 리드 프레임의 인너 리드들과 반도체 칩의 패드들을 연결하는 금 와이어 형성 공정을 생략하여 공정을 단순화시킬 수 있고 공정 단가를 낮출 수 있다.
와이어, 반도체 소자 패키지, 리드 프레임, 인너 리드, 패드

Description

반도체 소자 패키지{Semiconductor device package}
본 발명은 반도체 소자 패키지와 관한 것으로, 특히 리드 프레임의 인너 리드와 반도체 칩의 패드를 직접 연결하여 와이어를 형성하지 않는 반도체 소자 패키지에 관한 것이다.
반도체 소자 패키지는 웨이퍼 공정에 의해 만들어진 개개의 다이(die)를 실제 전자 부품으로써 사용할 수 있도록 전기적 연결을 해주고, 외부의 충격으로부터 보호되도록 포장한 것을 말한다. 최근 고용량, 고집적, 초소형화된 반도체 제품에 대한 요구에 부응하기 위해 다양한 반도체 패키지들이 개발되고 있다.
도 4는 통상의 반도체 소자 패키지를 나타낸 단면도이다.
도 4를 참조하면, 인너 리드(430)과 인너 리드(430)가 연장되어 일체로 형성된 아웃 리드(432)를 포함하는 리드 프레임(434)은 접합부(440)에 절연 접착제(450)로 고정된 반도체 칩(410)과 와이어를 통해 연결된다. 즉, 리드 프레임(434)의 인너 리드(430)들은 와이어(470)들을 통해 반도체 칩(410)에 다수 형성된 패드(412)들과 전기적으로 연결된다. 이러한 반도체 칩(410)과 인너 리드(430)들은 에폭시 몰딩 콤파운드(Epoxy Molding Compound, EMC; 460)을 통해 패키징된 다.
이때, 리드 프레임(434)의 인너 리드(430)들과 반도체 칩(410)의 패드(412)들을 다수의 와이어(470)들로 연결하는 공정은 고도의 정밀도를 요구하는 공정이다. 또한 와이어(470)는 통상적으로 금(Au)으로 형성되기 때문에 공정 비용의 증가를 가져올 수 있다.
본 발명은 리드 프레임의 인너 리드들과 반도체 칩의 패드들을 와이어 없이 직접 연결하여 리드 프레임의 인너 리드들과 반도체 칩의 패드들을 연결하는 와이어 형성 공정을 생략할 수 있다.
본 발명에 따른 반도체 소자 패키지는, 내부와 외부를 전기적으로 연결하는 다수의 패드가 일측면에 형성된 반도체 칩과, 상기 패드와 직접 연결되는 인너 리드를 포함하는 리드 프레임 및 상기 리드 프레임 및 상기 반도체 칩을 밀봉하는 밀봉제를 포함하는 것을 특징으로 한다.
상기 패드는 상기 반도체 칩의 표면에 대해 오목한 또는 볼록한 프로파일을 가질 수 있다. 상기 인너 리드와 상기 패드 사이에 전도성 접착제가 개재될 수 있다. 상기 밀봉제는 에폭시 몰딩 콤파운드일 수 있다.
본 발명에 따른 반도체 소자 패키지는 리드 프레임의 인너 리드들과 반도체 칩의 패드들을 연결하는 와이어 형성 공정을 생략할 수 있기 때문에 금(Au) 와이어를 형성하는 공정을 생략할 수 있다. 이에 따라, 공정을 단순화시킬 수 있고 공정 단가를 낮출 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한 다.
그러나, 본 발명은 이하에서 설명하는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. 또한, 임의의 막이 다른 막 또는 반도체 기판 '상'에 형성된다고 기재된 경우 상기 임의의 막은 상기 다른 막 또는 상기 반도체 기판에 직접 접하여 형성될 수도 있고, 그 사이에 제3의 막이 개재되어 형성될 수도 있다. 또한, 도면에 도시된 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장될 수 있다.
본 발명에 따른 반도체 소자 패키지는 리드 프레임을 구성하는 다수의 인너 리드와 반도체 칩의 일측면에 다수 형성된 패드들이 와이어 없이 직접 연결되는 구조를 특징으로 한다. 이를 하기에서 제1 내지 제3 실시예로써 상세히 설명한다.
도 1a는 본 발명의 제1 실시예에 따른 반도체 소자 패키지의 단면도이고 도 1b는 본 발명의 제1 실시예에 따른 패드(112)가 형성된 반도체 칩의 평면도 및 단면도이며, 도 1c는 본 발명의 제1 실시예에 따른 리드 프레임(134)의 개략도이다.
도 1a 내지 도 1c를 참조하면, 반도체 칩(110)의 일측면에는 소정 간격으로 배열되어 형성된 다수의 패드(112)들이 형성된다. 이러한 패드(112)는 반도체 칩(110)의 내부와 외부를 전기적으로 연결하는 접점으로써 반도체 칩(110) 표면에 대해 오목한 프로파일을 갖도록 형성될 수 있다. 오목한 패드(112)의 깊이는 100Å 내외로 형성할 수 있다. 반도체 칩(110)은 절연 접착제(140)로 패드(112)가 형성된 일측면이 접합부(150)와 본딩되어 고정된다.
한편, 리드 프레임(134)은 인너 리드(130) 및 인너 리드(130)와 일체로 연결된 아웃 리드(132)를 포함한다. 이때 리드 프레임(134)의 인너 리드(130)는 반도체 칩(110)에 형성된 다수의 패드(112)와 연결될 수 있도록 긴 길이를 갖는다. 또한, 인너 리드(130)의 끝단(130a)은 반도체 칩(110)의 패드(112)의 크기 및 모양과 대응하는 소정의 돌기가 형성된다.
이에 따라, 리드 프레임(134)의 인너 리드(130)는 반도체 칩(110)의 패드(112)와 금(Au) 와이어 등을 사용하지 않고 직접 연결된다. 이때, 리드 프레임(134)의 인너 리드(130)와 반도체 칩(110)의 패드(112) 사이에 도전성 접착제(112)을 개재하여 인너 리드(130)가 패드(112)에 더욱 견고하게 연결되도록 할 수 있다.
이후에, 반도체 칩(110)과 접합부(140) 및 리드 프레임(134)의 인너 리드(130)는 밀봉제(160), 예를 들면 에폭시 몰딩 콤파운드로 몰딩된다. 이때, 리드 프레임(134)의 아웃 리드(132)는 밀봉제(160)의 외부로 노출된다.
도 2a는 본 발명의 제2 실시예에 따른 반도체 소자 패키지의 단면도이고 도 2b는 본 발명의 제2 실시예에 따른 패드(212)가 형성된 반도체 칩(210)의 평면도 및 단면도이며, 도 2c는 본 발명의 제2 실시예에 따른 리드 프레임(234)의 개략도 이다.
도 2a 내지 도 2c를 참조하면, 반도체 칩(210)의 일측면에는 일정한 간격으로 배열되어 형성된 다수의 패드(212)들이 형성된다. 이러한 패드(212)는 반도체 칩(210)의 내부와 외부를 전기적으로 연결하는 접점으로써 반도체 칩(210) 표면에 대해 볼록한 프로파일을 가질 수 있다. 패드(212)의 볼록한 단차 높이는 100Å 내외로 형성할 수 있다. 반도체 칩(210)은 패드(212)가 형성된 면의 반대쪽 면이 접합부(240)와 절연 접착제(250)로 본딩되어 고정된다.
리드 프레임(234)은 인너 리드(230) 및 인너 리드(230)와 일체로 연결된 아웃 리드(232)를 포함한다. 이때, 리드 프레임(234)의 인너 리드(230)는 반도체 칩(210)에 형성된 다수의 패드(212)와 연결될 수 있도록 긴 길이를 갖는다.
이에 따라, 리드 프레임(234)의 인너 리드(230)는 반도체 칩(210)의 패드(212)와 금(Au) 와이어 등을 사용하지 않고 직접 연결된다. 이때, 리드 프레임(234)의 인너 리드(230)와 반도체 칩(210)의 패드(212) 사이에 도전성 접착제(212)을 개재하여 인너 리드(230)가 패드(212)에 더욱 견고하게 연결되도록 할 수 있다.
그리고, 반도체 칩(210)과 접합부(240) 및 리드 프레임(234)의 인너 리드(230)는 밀봉제(260), 예를 들면 에폭시 몰딩 콤파운드로 몰딩된다. 이때 리드 프레임(234)의 아웃 리드(232)는 밀봉제(260)의 외부로 노출된다.
도 3은 본 발명의 제3 실시예에 따른 반도체 소자 패키지의 단면도이다.
도 3을 참조하면, 반도체 칩(310)의 일측면에는 일정한 간격으로 배열되어 형성된 다수의 패드(312)들이 형성된다. 이러한 패드(312)는 반도체 칩(310)의 내부와 외부를 전기적으로 연결하는 접점으로써 반도체 칩(310) 표면에 대해 볼록한 단차를 가지도록 형성하는 것이 바람직하다. 패드(312)의 볼록한 단차 높이는 100Å 내외로 형성할 수 있다. 반도체 칩(310)은 패드(312)가 형성된 면이 접합부(340)와 절연 접착제(350)로 본딩되어 고정된다.
리드 프레임(334)은 인너 리드(330) 및 인너 리드(330)와 일체로 연결된 아웃 리드(332)를 포함한다. 이때, 리드 프레임(334)의 인너 리드(330)는 반도체 칩(310)에 형성된 다수의 패드(312)와 연결될 수 있도록 긴 길이를 갖는다.
이에 따라, 리드 프레임(334)의 인너 리드(330)는 반도체 칩(310)의 패드(312)와 금(Au) 와이어 등을 사용하지 않고 직접 연결된다. 이때 리드 프레임(334)의 인너 리드(330)와 반도체 칩(310)의 패드(312) 사이에 도전성 접착제(312)을 개재하여 인너 리드(330)가 패드(312)에 더욱 견고하게 연결되도록 할 수 있다.
그리고, 반도체 칩(310)과 접합부(340) 및 리드 프레임(334)의 인너 리드(330)는 밀봉제(360), 예를 들면 에폭시 몰딩 콤파운드로 몰딩된다. 이때 리드 프레임(334)의 아웃 리드(332)는 밀봉제(360)의 외부로 노출된다.
이와 같이, 본 발명에 따른 반도체 소자 패키지는 금(Au) 와이어를 사용하지 않고 리드 프레임의 인너 리드와 반도체 칩의 패드를 직접 연결하기 때문에, 금(Au) 와이어를 형성하는 공정을 생략할 수 있다. 이에 따라, 공정을 단순화시킬 수 있고 공정 단가를 낮출 수 있다.
한편, 본 발명의 제2 실시예 및 제3 실시예에서의 리드 프레임(234, 334)은 본 발명의 제1 실시예에 따른 리드 프레임(134)으로 대체할 수 있음은 당연하다. 즉, 반도체 칩에 형성된 패드의 위치 및 형상 등에 따라 본 발명의 실시예에 제한받지 않고 다양한 프로파일을 갖는 인너 리드를 갖는 리드 프레임을 적용할 수 있음은 당연하다.
도 1a는 본 발명의 제1 실시예에 따른 반도체 소자 패키지의 단면도이다.
도 1b는 본 발명의 제1 실시예에 따른 패드가 형성된 반도체 칩의 평면도 및 단면도이다.
도 1c는 본 발명의 제1 실시예에 따른 리드 프레임의 개략도이다.
도 2a는 본 발명의 제2 실시예에 따른 반도체 소자 패키지의 단면도이다.
도 2b는 본 발명의 제2 실시예에 따른 패드가 형성된 반도체 칩의 평면도 및 단면도이다.
도 2c는 본 발명의 제2 실시예에 따른 리드 프레임의 개략도이다.
도 3은 본 발명의 제3 실시예에 따른 반도체 소자 패키지의 단면도이다.
도 4는 통상의 반도체 소자 패키지를 나타낸 단면도이다.

Claims (5)

  1. 내부와 외부를 전기적으로 연결하는 다수의 패드가 일측면에 형성된 반도체 칩;
    상기 패드와 직접 연결되는 인너 리드를 포함하는 리드 프레임; 및
    상기 리드 프레임 및 상기 반도체 칩을 밀봉하는 밀봉제를 포함하는 반도체 소자 패키지.
  2. 제1항에 있어서,
    상기 패드는 상기 반도체 칩의 표면에 대해 오목한 프로파일을 갖는 반도체 소자 패키지.
  3. 제1항에 있어서,
    상기 패드는 상기 반도체 칩의 표면에 대해 볼록한 프로파일을 갖는 반도체 소자 패키지.
  4. 제1항에 있어서,
    상기 인너 리드와 상기 패드 사이에 전도성 접착제가 개재되는 반도체 소자 패키지.
  5. 제1항에 있어서,
    상기 밀봉제는 에폭시 몰딩 콤파운드인 반도체 소자 패키지.
KR1020080022551A 2008-03-11 2008-03-11 반도체 소자 패키지 KR20090097422A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080022551A KR20090097422A (ko) 2008-03-11 2008-03-11 반도체 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080022551A KR20090097422A (ko) 2008-03-11 2008-03-11 반도체 소자 패키지

Publications (1)

Publication Number Publication Date
KR20090097422A true KR20090097422A (ko) 2009-09-16

Family

ID=41356790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080022551A KR20090097422A (ko) 2008-03-11 2008-03-11 반도체 소자 패키지

Country Status (1)

Country Link
KR (1) KR20090097422A (ko)

Similar Documents

Publication Publication Date Title
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
TWI540315B (zh) 壓力感測器及其組裝方法
US7816750B2 (en) Thin semiconductor die packages and associated systems and methods
KR20080027920A (ko) 반도체 디바이스
JP2017135230A (ja) 半導体装置およびその製造方法
US7642638B2 (en) Inverted lead frame in substrate
US10468319B2 (en) Low-profile electronic package
US6696750B1 (en) Semiconductor package with heat dissipating structure
KR20090097422A (ko) 반도체 소자 패키지
JP2005327967A (ja) 半導体装置
JP2019148575A (ja) 圧力センサーパッケージ構造
US20080038872A1 (en) Method of manufacturing semiconductor device
JP2012204667A (ja) 半導体装置
JP2018056310A (ja) 樹脂封止金型およびそれを用いた半導体装置の製造方法
JP2004087673A (ja) 樹脂封止型半導体装置
JP4207671B2 (ja) 半導体パッケージの製造方法
KR20030055834A (ko) 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지
KR100649443B1 (ko) 노출된 와이어를 갖는 반도체 칩 패키지와 그 반도체 칩패키지가 기판에 부착된 구조
KR100753409B1 (ko) 초박형 패키지 및 그 제조방법
KR101983164B1 (ko) 전력 반도체 패키지 및 그 제조 방법
KR101214360B1 (ko) 반도체 패키지의 제조 방법
KR20020005935A (ko) 멀티 칩 패키지와 그 제조 방법
JP2010050491A (ja) 半導体装置の製造方法
JPH0969600A (ja) 樹脂封止型半導体装置の構造および製造方法
KR20000006787U (ko) 멀티 칩 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid