KR20090096792A - 인쇄회로기판의 비아홀에 대한 세정 능력을 평가하기 위한표준시편 및 그 제조방법 - Google Patents

인쇄회로기판의 비아홀에 대한 세정 능력을 평가하기 위한표준시편 및 그 제조방법 Download PDF

Info

Publication number
KR20090096792A
KR20090096792A KR1020080021822A KR20080021822A KR20090096792A KR 20090096792 A KR20090096792 A KR 20090096792A KR 1020080021822 A KR1020080021822 A KR 1020080021822A KR 20080021822 A KR20080021822 A KR 20080021822A KR 20090096792 A KR20090096792 A KR 20090096792A
Authority
KR
South Korea
Prior art keywords
standard specimen
laminate
via holes
corrosion
cleaning
Prior art date
Application number
KR1020080021822A
Other languages
English (en)
Inventor
신승우
Original Assignee
주식회사 현대오토넷
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 현대오토넷 filed Critical 주식회사 현대오토넷
Priority to KR1020080021822A priority Critical patent/KR20090096792A/ko
Publication of KR20090096792A publication Critical patent/KR20090096792A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067Etchants
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/161Using chemical substances, e.g. colored or fluorescent, for facilitating optical or visual inspection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

인쇄회로기판의 VIA홀에 대한 세정 능력을 평가하기 위한 표준시편 및 제조방법이 개시된다. 표준시편의 제조방법은 동박이 인쇄된 소정의 크기를 가진 절연체의 적층판을 제조하는 단계와, 제조된 적층판에 다양한 크기를 가진 복수개의 VIA홀을 생성하는 단계와, 생성된 VIA홀의 내벽에 전도성을 주기 위한 무전해 동도금을 수행하는 단계와, 적층판의 일면에 동박을 외부환경으로부터 보호하기 위한 PSR 잉크를 도포하는 단계를 포함하는 것을 특징으로 한다. 이를 통해 소프트에칭 단계에서 발생된 부식유발성분이 완전히 제거되었는지를 평가할 수 있다.

Description

인쇄회로기판의 비아홀에 대한 세정 능력을 평가하기 위한 표준시편 및 그 제조방법{SAMPLE FOR EVALUATING WASHING ABILITY OF VIA HALL IN PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THEREOF}
본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 인쇄회로기판에 형성된 VIA홀에 대한 세정 능력을 평가하기 위한 다양한 크기의 VIA홀을 가진 표준시편에 관한 것이다.
일반적으로, 인쇄회로기판(PCB: Printed Circuit Board)은 소정의 전자부품을 전기적으로 연결시키거나 또는 기계적으로 고정시켜 주는 역할을 하는 회로기판으로, 페놀수지 또는 에폭시 수지와 같은 절연층에 부착되어 배선패턴이 형성되는 동박층으로 구성되어 있다. 이러한 인쇄회로기판의 제조공정은 크게 보면 제품 설계 단계, 원판 재판 단계, 내층 단계, 적층 단계, 드릴 단계, 도금 단계, 외층 단계, PSR 인쇄 단계, 소프트 에칭 단계, 표면 처리 단계, 외형 가공 단계 및 검사 단계로 이루어진다.
이러한 인쇄회로기판의 제조 단계들 중에서 PSR 인쇄 단계는 물리/화학적인 환경하에서 내구성을 가지는 불변성 화합물인 불변성 잉크를 동박 회로상에 도포하 여 회로를 보호하는 단계를 말한다. PSR 인쇄 단계 이후에는 세정 단계가 이루어진다. 즉, 5 ~ 10%의 황산(H2SO4)를 사용하여 동박 적층면의 표면을 세정하고 동시에 구리 표면을 약간 부식하여 요철을 줌으로써 납땜의 결합력을 증가시키기 위한 소프트 에칭을 수행한다. 그 뒤 여러 번의 물 세척을 통해 잔존 부식유발성분을 제거하게 된다. 업체에 따라서는 소프트 에칭 이후에 산 세척 공정이 추가하는 경우도 있다. 이후 땜납 도포, 금도금, 또는 OSP(Organic Solderable Preservatives)과 같은 표면처리 단계를 통해 동막의 산화를 방지하는 공정을 수행한다.
그러나, 전술한 PSR 인쇄 단계를 거친 이후의 인쇄회로기판에 형성된 VIA홀을 살펴보면, VIA홀 중 일부는 그 직경에 따라 도포된 PSR 잉크에 의해 막히는 경우가 종종 발생한다. 그 결과, 이후 소프트 에칭 단계에서 생성되는 부식유발성분(SO4 -2 이온 성분)은 VIA홀의 내부 측벽에 잔존/고착하게 되며, 이로 인해 동박 적층판에 형성된 배선 패턴을 전기적을 접속시키기 위해 VIA홀의 내벽에 형성된 동도금이 단선되는 경우가 발생한다. 도 1은 종래의 PSR 인쇄에 의한 경우의 문제점을 도시하기 위한 도면이다.
도 1을 참조하면, 도면부호 100은 인쇄회로기판이며, 도면부호 110은 인쇄회로기판의 일부를, 도면부호 120은 그 일부(100)를 확대한 도면이고, 도면부호 130은 확대한 도면(120)의 일부이고, 도면부호 140은 PSR 처리된 VIA홀을 확대한 도면이다. VIA홀(140)의 단면도를 보면, VIA홀(140)의 측벽(150)의 동도금(160)이 PSR 처리 이후, 소프트에칭 단계 시에 사용된 황산(세정액)의 잔존 부식유발성분이 세 정 후에도 VIA홀 측벽에 고착됨으로 인해 단선(170)되어 있음을 알 수 있다. 이러한 단선은 VIA홀의 막힘으로 인해, 소프트 에칭 단계에서 사용된 황산 성분을 포함하는 세정액을 이후 세정 단계에서 완전히 씻어내지 못한 결과이며, 이러한 잔존 부식유발성분에 의한 동도금의 단선(170) 여부는 VIA홀의 사이즈에 따라 달라진다. 즉, VIA홀의 크기가 작을수록 PSR 잉크에 의해 VIA홀이 막힐 확률이 높게 되며, 그로 인해 단선의 확률이 높아지게 된다.
본 발명은 상기 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 소프트에칭 단계에서 발생된 부식유발성분에 대한 업체의 세정 능력을 평가하기 위한 표준시편 및 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은 VIA홀 사이즈에 따라 세정 능력을 평가할 수 있는 표준시편 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여 본 발명에 따른 인쇄회로기판의 VIA홀에 대한 세정 능력을 평가하기 위한 표준시편의 제조방법은 동박이 인쇄된 소정의 크기를 가진 절연체의 적층판을 제조하는 단계와, 제조된 적층판에 다양한 크기를 가진 복수개의 VIA홀을 생성하는 단계와, 생성된 VIA홀의 내벽에 전도성을 주기 위한 무전해 동도금을 수행하는 단계와, 적층판의 일면에 동박을 외부환경으로부터 보호하기 위한 PSR 잉크를 도포하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 표준시편의 제조방법은 동박 표면의 부식을 통해 납땜의 결합력을 증가시키는 소프트 에칭 단계와, 소프트 에칭 단계에서 생성되는 부식유발성분을 제거하기 위한 세정단계와, 세정단계 후에 잔존하는 부식유발성분을 검출하는 단계를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 부식유발성분은 SO4 -2 이온 성분이며, 상기 잔존 부식유 발성분의 검출은 이온크로마토그래피 방식을 사용하는 것을 특징으로 한다.
바람직하게는, 상기 적층판의 소정의 크기는 가로의 길이 및 세로의 길이가 각각 5센티미터이며, 제조된 적층판에 생성되는 VIA홀의 직경은 0.3, 0.4, 0.5, 0.6밀리미터인 것을 특징으로 한다.
본 발명의 다른 실시예에 따르면, 세정능력 평가를 위한 표준시편이 제공되는데, 상기 표준시편은 양면에 동박이 인쇄된 소정의 크기를 가지며, 절연제로 이루어진 적층판과, 적층판에 형성된 다양한 크기의 복수개의 VIA홀과, 형성된 VIA홀의 내벽에 전도성을 주기 위한 무전해 동도금층, 및 동박을 외부환경으로부터 보호하기 위한, 적층판의 일면에 도포된 PSR 잉크를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 적층판의 소정의 크기는 가로의 길이 및 세로의 길이가 각각 5센티미터이며, 제조된 적층판에 형성된 VIA홀의 직경은 0.3, 0.4, 0.5, 0.6밀리미터인 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 세정 능력을 평가하기 위한 표준시편 및 제조방법을 통해 다양한 크기의 복수 개의 VIA홀을 가진 표준시편의 제조를 통해 황산 성분을 사용하여 수행되는 소프트에칭 단계에서 발생된 부식유발성분이 완전히 제거되었는지를 평가할 수 있다.
또한, 인쇄회로기판에서 보편적으로 사용되는 표준화된 VIA홀 사이즈를 표준시편에 적용함으로써, VIA홀 사이즈에 따른 세정 능력을 평가할 수 있다. 또한, 표준시편은 땜납 도포, 금도금, 또는 OSP(Organic Solderable Preservatives)과 같은 표면처리 단계 이전에서 채취함으로써, 부식유발성분의 잔존 여부를 보다 효과적으로 평가할 수 있다.
또한, 표준시편의 사이즈를 평가기관인 한국화학시험연구원과 협의된 소정의 크기로 제작함으로써, 현 평가기관에서 보유한 세정평가장비로 세정 능력을 평가할 수 있다.
이하에서는 첨부 도면을 참조하여 본 발명에 따른 인쇄회로기판의 VIA홀에 대한 세정 능력을 평가하기 위한 표준시편 및 제조방법에 대하여 가장 바람직한 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 일 실시예에 따른 세정 능력을 평가하기 위한 표준시편을 도시한 도면이다.
도 2를 참조하면, 제조된 표준시편은 수지, 에폭시, 폴리이미드 등으로 구성된 절연체의 적층판(200)과, 적층판(200) 위에 인쇄된 동박(210), 다양한 크기를 가진 복수 개의 VIA홀(220), VIA홀(220)의 내벽에 전도성을 주기 위한 무전해 동도금(210a), 적층판(200)의 동박(210)을 외부환경으로부터 보호하기 위한 도포된 PSR 잉크(230)로 구성된다. 이러한 표준시편은 땜납 도포, 금도금, 또는 OSP(Organic Solderable Preservatives)과 같은 표면처리 단계 이전에서 채취되며, 그 일반적인 제조공정은 이하에서 기술되는 도 4와 관련하여 상세히 기술하기로 한다.
바람직하게는, 적층판의 소정의 크기는 가로의 길이 및 세로의 길이가 각각 5센티미터 이하가 적당한데, 그 이유는 세정 능력의 평가기관인 한국화학시험연구원에서 구비한 평가장비를 고려한 것이다. 따라서, 평가장비가 충분히 뒷바침 된다면, 위에서 기술한 사이즈에 한정되는 것은 아니며, 충분히 큰 사이즈로 구성하는 것도 가능하다는 점은 당업자에게 자명할 것이다.
한편, 도 3의 (a)는 본 발명의 일 실시예에 따른 표준시편의 다양한 크기의 복수개의 VIA홀의 거버 데이터를 도시한 도면이며, 도 3의 (b)는 (a)에 따른 표준시편 VIA홀의 실 제작 데이터를 도시한 도면이다.
도 3의 (a) 및 (b)를 참조하면, 복수 개의 VIA홀의 사이즈는 다음의 표1과 같다.
Figure 112008017104117-PAT00001
특히, 본 발명에 의한 VIA홀 사이즈는 직경이 0.3, 0.4, 0.5, 0.6밀리미터인 것을 특징으로 하는바, 이러한 수치는 현재 사용되는 인쇄회로기판에서 통상적으로 사용되고 있는 홀 사이즈이기 때문이다. 따라서, VIA홀의 사이즈는 위에서 기술한 사이즈에 한정되는 것은 아니며, 위에서 기술된 사이즈보다 더 크거나 또는 작게 구성하는 것도 가능하다는 점은 당업자에게 자명할 것이다.
도 4는 본 발명의 일 실시예에 따른 표준시편의 제조방법 및 표준시편을 이용하여 VIA홀에 대한 세정 능력을 평가하기 위한 방법을 도시한 흐름도이다.
도 2, 도 3 및 도 4를 참조하면, 단계 400에서 동박(210)이 인쇄된 적층판(200)을 제조한다. 적층판은 위에서 기술된 바와 같이, 수지, 에폭시, 폴리이미드 등으로 구성된 절연체이다.
단계 401에서는, 적층판(200)에 다양한 크기의 복수 개의 VIA홀(220)을 생성한다. VIA홀(220)은 도 3(a)(b)에서 도시된 바와 같이 다양한 크기, 예를 들면 직경이 0.3, 0.4, 0.5, 0.6밀리미터로 구성된다.
단계 402에서, 생성된 VIA홀(220)의 내벽에 전도성을 주기 위한 무전해 동도금(210a)을 수행하며, 예를 들면 수용액층의 이온을 음극에서 전해 환원시키는 방식으로 진행된다.
단계 403에서, 적층판(200)에 인쇄된 동박(210)을 외부환경으로부터 보호하기 위해 PSR 잉크를 도포한다. 상기 과정은 물리, 화학적 환경하에서 내구성을 갖는 불변성 화합물인 불변성 잉크를 도금된 동박 회로상에 코팅함으로써, 회로를 보호하기 위한 과정이다.
단계 404에서, 5 ~ 10%의 황산(H2SO4)를 사용하여 동박 적층면의 표면을 세정하고 동시에 구리 표면을 약간 부식하여 요철을 줌으로써 납땜의 결합력을 증가시키기 위한 소프트 에칭을 수행한다.
이후, 단계 405에서는, 여러 번의 물 세척을 통해 잔존 부식유발성분을 제거하게 된다.
단계 406에서는, 단계 406의 세정 단계 후에 잔존하는 부식유발성분을 검출하게 된다. 구체적으로 잔존 부식유발성분의 검출은 이온크로마토그래피(IC: Ion Chromatography) 방식을 사용하여 이루어진다. 이온 크로마토그래피 방식은 전도도 검출기를 사용하여 이온들을 검출하는 방법으로, 제작된 표준시편을 유리용기에 넣은 후 30도로 48시간 또는 96시간을 침지시킨 후, 용출된 용액을 이온크로마토그래피 장치로 성분을 분석한다. 한편, 본 발명에 있어서, 표준시편은 땜납 도포, 금도금, 또는 OSP(Organic Solderable Preservatives)과 같은 표면처리 단계 이전에서 채취되는데, 그 이유는 OSP와 같은 표면처리단계 이후에는 부식유발성분은 표면처리단계에서의 보호층 내에 있게 되므로, 황성분은 외부로 검출되지 않기 때문이다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 종래의 PSR 방식에 의한 경우의 문제점을 도시하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 세정 능력을 평가하기 위한 표준시편을 도시한 도면이다.
도 3의 (a)는 본 발명의 일 실시예에 따른 표준시편의 다양한 크기의 복수개의 VIA홀의 거버 데이터를 도시한 도면이며, 도 3의 (b)는 (a)에 따른 표준시편 VIA홀의 실 제작 데이터를 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 표준시편의 제조방법 및 표준시편을 이용하여 VIA홀에 대한 세정 능력을 평가하기 위한 방법을 도시한 흐름도이다.

Claims (10)

  1. 동박이 인쇄된 소정의 크기를 가진 절연체의 적층판을 제조하는 단계;
    상기 제조된 적층판에 다양한 크기를 가진 복수개의 VIA홀을 생성하는 단계;
    상기 생성된 VIA홀의 내벽에 전도성을 주기 위한 무전해 동도금을 수행하는 단계; 및
    상기 적층판에 상기 동박을 외부환경으로부터 보호하기 위한 PSR 잉크를 도포하는 단계를 포함하는 것을 특징으로 하는 세정능력 평가를 위한 표준시편의 제조방법.
  2. 제1항에 있어서, 상기 표준시편의 제조방법은
    상기 동박 표면의 부식을 통해 납땜의 결합력을 증가시키는 소프트 에칭 단계; 및
    상기 소프트 에칭 단계에서 생성되는 부식유발성분을 제거하기 위한 세정단계를 더 포함하는 것을 특징으로 하는 세정능력 평가를 위한 표준시편의 제조방법.
  3. 제2항에 있어서, 상기 표준시편의 제조방법은
    상기 세정단계 후에 잔존하는 부식유발성분을 검출하는 단계를 더 포함하는 것을 특징으로 하는 세정능력 평가를 위한 표준시편의 제조방법.
  4. 제3항에 있어서, 상기 부식유발성분은
    SO4 -2 이온 성분인 것을 특징으로 하는 표준시편의 제조방법.
  5. 제3항에 있어서, 상기 잔존 부식유발성분의 검출은
    이온크로마토그래피 방식을 사용하는 것을 특징으로 하는 세정능력 평가를 위한 표준시편의 제조방법.
  6. 제1항에 있어서, 상기 적층판의 소정의 크기는
    가로의 길이 및 세로의 길이가 각각 5센티미터인 것을 특징으로 하는 세정능력 평가를 위한 표준시편의 제조방법.
  7. 제1항에 있어서, 제조된 적층판에 생성되는 VIA홀의 직경은
    0.3, 0.4, 0.5, 0.6밀리미터인 것을 특징으로 하는 세정능력 평가를 위한 표준시편의 제조방법.
  8. 양면에 동박이 인쇄된 소정의 크기를 가지며, 절연제로 이루어진 적층판;
    상기 적층판에 형성된 다양한 크기의 복수개의 VIA홀;
    상기 형성된 VIA홀의 내벽에 전도성을 주기 위한 무전해 동도금층; 및
    상기 동박을 외부환경으로부터 보호하기 위한, 상기 적층판에 도포된 PSR 잉 크를 포함하는 것을 특징으로 하는 세정능력 평가를 위한 표준시편.
  9. 제8항에 있어서, 상기 적층판의 소정의 크기는
    가로의 길이 및 세로의 길이가 각각 5센티미터인 것을 특징으로 하는 세정능력 평가를 위한 표준시편.
  10. 제8항에 있어서, 상기 제조된 적층판에 형성된 VIA홀의 직경은
    0.3, 0.4, 0.5, 0.6밀리미터인 것을 특징으로 하는 세정능력 평가를 위한 표준시편.
KR1020080021822A 2008-03-10 2008-03-10 인쇄회로기판의 비아홀에 대한 세정 능력을 평가하기 위한표준시편 및 그 제조방법 KR20090096792A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080021822A KR20090096792A (ko) 2008-03-10 2008-03-10 인쇄회로기판의 비아홀에 대한 세정 능력을 평가하기 위한표준시편 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080021822A KR20090096792A (ko) 2008-03-10 2008-03-10 인쇄회로기판의 비아홀에 대한 세정 능력을 평가하기 위한표준시편 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20090096792A true KR20090096792A (ko) 2009-09-15

Family

ID=41356335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080021822A KR20090096792A (ko) 2008-03-10 2008-03-10 인쇄회로기판의 비아홀에 대한 세정 능력을 평가하기 위한표준시편 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20090096792A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920583A (zh) * 2019-04-30 2019-06-21 大连大学 一种透明金属网格导电薄膜

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920583A (zh) * 2019-04-30 2019-06-21 大连大学 一种透明金属网格导电薄膜

Similar Documents

Publication Publication Date Title
CN107148169A (zh) 多层pcb板的制作工艺
CN104883820B (zh) 一种翘曲的结构不对称背板的外层线路制作方法
KR101484938B1 (ko) 이온 팔라듐 촉매를 사용한 이물질 발생이 없는 다층 인쇄 회로 기판의 동도금 방법
US7576287B2 (en) Lot traceable printed circuit board
JP2015026662A (ja) 配線回路基板およびその製造方法
KR20100041854A (ko) Pcb 기판 제조 공정에서의 마이크로비아 형성 평가
CN110049625A (zh) 一种具有镀金和化金工艺的pcb板制作方法
Tegehall Impact of humidity and contamination on surface insulation resistance and electrochemical migration
KR20060132247A (ko) 신뢰성을 개선할 수 있는 반도체 장치 및 그 제조방법
CN103702509A (zh) 台阶状线路板及其制作方法
KR20090096792A (ko) 인쇄회로기판의 비아홀에 대한 세정 능력을 평가하기 위한표준시편 및 그 제조방법
KR101055507B1 (ko) 패턴부의 리페어 구조 및 리페어 방법
US6139762A (en) Methods for manufacture of electronic devices
US20090133253A1 (en) Method of manufacturing printed circuit board
CN105282989B (zh) 一种开窗式软硬结合板的制作方法
CN114980562A (zh) 镀纯锡板的制作方法、pcb板以及终端设备
JP2010205801A (ja) 配線基板の製造方法
CN112739068A (zh) 一种线路板通孔的填孔方法
KR102004795B1 (ko) 반도체 패키지 및 그 제조 방법
Xu et al. Creep corrosion of OSP and ImAg PWB finishes
KR102186147B1 (ko) 코어기판 및 이의 제조방법
KR100403761B1 (ko) 고 신뢰성 인쇄회로기판의 제조방법
KR100319819B1 (ko) 알에프 전력증폭기용 다층 인쇄회로기판의 제조방법
KR20120137300A (ko) 다층 배선기판의 제조방법과 다층 배선기판
CN113473735A (zh) 一种用于单面pcb板镀金的生产工艺

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination