KR20090091642A - 금속-절연체 전이(ｍｉｔ) 소자의 자체발열 방지회로 및 그방지회로용 집적소자의 제조방법 - Google Patents

금속-절연체 전이(ｍｉｔ) 소자의 자체발열 방지회로 및 그방지회로용 집적소자의 제조방법 Download PDF

Info

Publication number
KR20090091642A
KR20090091642A KR1020080091265A KR20080091265A KR20090091642A KR 20090091642 A KR20090091642 A KR 20090091642A KR 1020080091265 A KR1020080091265 A KR 1020080091265A KR 20080091265 A KR20080091265 A KR 20080091265A KR 20090091642 A KR20090091642 A KR 20090091642A
Authority
KR
South Korea
Prior art keywords
mit
transistor
electrode
thin film
forming
Prior art date
Application number
KR1020080091265A
Other languages
English (en)
Inventor
김현탁
김봉준
윤선진
김대용
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020080091265A priority Critical patent/KR20090091642A/ko
Priority to KR1020090002732A priority patent/KR101213471B1/ko
Priority to US12/919,195 priority patent/US8890574B2/en
Priority to CN2009801063772A priority patent/CN101960592B/zh
Priority to PCT/KR2009/000834 priority patent/WO2009107948A2/en
Priority to JP2010548604A priority patent/JP5539234B2/ja
Priority to EP09714133.7A priority patent/EP2248169B1/en
Publication of KR20090091642A publication Critical patent/KR20090091642A/ko
Priority to JP2013078936A priority patent/JP5740429B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/067—Lateral bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 MIT 소자의 자체발열 문제를 해결할 수 있는 금속-절연체 전이(MIT) 소자의 자체발열 방지회로 및 그 방지회로용 집적소자의 제조방법을 제공한다. 그 자체발열 방지회로는 소정 임계온도 이상에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하고, 전류구동 소자에 연결되어 전류 흐름을 제어하는 MIT 소자; 상기 MIT 소자에 연결되어 상기 MIT 이후에 상기 MIT 소자의 자체발열을 제어하는 트랜지스터; 및 상기 MIT 소자 및 상기 트랜지스터에 연결된 저항 소자;를 포함한다.
금속-절연체-전이(Metal-Insulator-Transition: MIT), MIT 소자, 자체발열

Description

금속-절연체 전이(ＭＩＴ) 소자의 자체발열 방지회로 및 그 방지회로용 집적소자의 제조방법{Circuit for preventing self-heating of Metal-Insulator-Transition(MIT) device and method of fabricating a integrated-device for the same circuit}
본 발명은 금속-절연체 전이(MIT) 소자에 관한 것으로, 특히 MIT 소자의 자체발열 문제를 해결할 수 있는 회로 및 그 회로가 집적된 소자의 제조방법에 관한 것이다.
MIT 소자는 전압이나 전기장, 전자기파, 또는 온도, 압력 등 여러 물리적인 특성 변화에 따라 절연체에서 금속 또는 금속에서 절연체로 전이하는 금속-절연체-전이(Metal-Insulator-Transition: MIT) 현상을 일으킨다. 예컨대, MIT 소자는 소정의 임계온도 이상에서 MIT가 발생한다. 따라서, MIT 소자는 이러한 온도에 따른 MIT 발생 특징을 이용하여 전기전자소자를 열로부터 보호할 수 있는 소자로서 이용될 수 있다.
한편, 온도에 따라 MIT 현상을 겪는 MIT 소자는 일정한 전압을 인가한 상태에서, 소자주변의 온도가 임계온도 이상으로 오르게 되면, MIT 현상이 일어나게 되 고, 그에 따라 MIT 소자에 대전류(전류밀도가 105 A/cm2 이상)가 흐르게 된다. 그런데, 이러한 대전류가 주변의 온도가 그 임계온도 이하로 감소하였음에도 불구하고 감소하지 않고 그대로 흐르게 되는 현상이 발생한다. 이러한 현상을 MIT 소자 자체발열 현상이라고 하는데, 이러한 자체발열 현상으로 인하여 MIT 소자의 스위칭 작용이 방해되거나, 오동작하는 문제가 발생하고, 그에 따라, 전류구동소자의 오동작을 일으키게 하는 문제가 발생한다.
예컨대, MIT 소자가 전류 구동계 소자(릴레이, 발광소자, 부져, 히터 등)에 사용되었을 경우, 과전류 보호소자로서 이용될 수 있는데, 과전압이 걸리거나 전류구동계 소자에 오류가 발생하게 되면 전술한 MIT 소자 자체발열 현상이 발생할 가능성이 크다.
MIT 소자가 아직 상품화되지 않은 신소자이기 때문에 MIT 소자 자체발열 현상은 널리 알려지지 않았지만, 실제 응용에서 MIT 소자를 적절히 활용하기 위해서는 반드시 해결해야 할 숙제이다. 그러나 현재 MIT 소자 및 응용연구를 하는 연구 분야에서 이러한 MIT 소자 자체발열 문제는 아직 미해결 문제로 남아있다.
본 발명이 이루고자 하는 기술적 과제는 종래의 기술에서 설명한 MIT 소자의 자체발열 문제를 해결할 수 있는 금속-절연체 전이(MIT) 소자의 자체발열 방지회로 및 그 방지회로용 집적소자의 제조방법을 제공하는 데에 있다.
상기 과제를 달성하기 위하여, 본 발명은 소정 임계온도에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하고, 전류구동 소자에 연결되어 전류 흐름을 제어하는 MIT 소자; 상기 MIT 소자에 연결되어 상기 MIT 이후에 상기 MIT 소자의 자체발열을 제어하는 트랜지스터; 및 상기 MIT 소자 및 상기 트랜지스터에 연결된 저항 소자;를 포함하는 MIT 소자 자체발열 방지회로를 제공한다.
본 발명에 있어서, 상기 트랜지스터는 바이폴라(bi-polar) 트랜지스터일 수 있고, 상기 MIT 소자는 상기 바이폴라 트랜지스터의 베이스와 컬렉터 사이에 연결되며, 상기 저항 소자는 상기 바이폴라 트랜지스터의 베이스와 에미터 사이에 연결될 수 있다. 예컨대, 상기 바이폴라 트랜지스터는 NPN형 또는 PNP형 중 어느 하나일 수 있다.
한편, 상기 트랜지스터는 MOS(Metal-Oxide-Semicondutor) 트랜지스터일 수 있고, 상기 MIT 소자는 상기 MOS 트랜지스터의 게이트와 드레인 전극 사이에 연결되며, 상기 저항 소자는 상기 MOS 트랜지스터의 게이트와 소오스 전극 사이에 연결될 수 있다. 예컨대, 상기 MOS 트랜지스터는 상기 P-MOS, N-MOS, 및 C-MOS 중 어느 하나일 수 있다.
본 발명에 있어서, MIT 소자 자체발열 방지회로는 상기 MIT 소자, 트랜지스터 및 저항 소자가 하나의 칩으로 집적되어 패키지화된 구조로 형성될 수 있다. 상기 MIT 소자 자체발열 방지회로가 집적되어 패키지화된 구조를 갖는 경우, 상기 MIT 소자 자체발열 방지회로는, 기판; 상기 기판 상의 중앙부로 형성된 트랜지스터; 상기 트랜지스터 일 측면으로 상기 기판 상으로 형성된 상기 MIT 소자; 및 상기 트랜지스터 타 측면으로 상기 기판 상으로 형성된 상기 저항 소자;를 포함하는 구조를 가질 수 있다.
이때, 상기 MIT 소자는 상기 기판 상의 절연막 상에 형성된 MIT 박막, 및 상기 MIT 박막 양 측면으로 상기 절연막 상에 형성된 적어도 2개의 MIT 전극을 포함하고, 상기 저항 소자는 상기 기판 상의 절연막 상에 형성된 저항 박막, 및 상기 저항 박막 양 측면으로 상기 절연막 상에 형성된 2개의 저항 전극을 포함할 수 있다.
본 발명에 있어서, 상기 MIT 소자는 온도, 압력, 전압 및 전자기파를 포함하는 물리적 특성 변화에 의해 상기 MIT가 발생할 수 있는데, 이러한 MIT 소자는 상기 임계온도에서 MIT를 일으키는 MIT 박막을 포함할 수 있다. 예컨대, 상기 MIT 박막은 이산화바나듐(VO2)로 형성될 수 있다.
본 발명은 또한 상기 과제를 달성하기 위하여, 기판을 준비하는 단계; 상기 기판 상에 트랜지스터 및 저항 소자를 형성하는 단계; 및 상기 기판 상에 MIT 소자 를 형성하는 단계;를 포함하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법을 제공한다.
본 발명에 있어서, 상기 트랜지스터 및 저항 소자를 형성하는 단계는 상기 기판 상에 트랜지스터 형성을 위한 활성(active) 영역을 형성하는 단계; 상기 기판 상에 저항 박막을 형성하는 단계; 및 상기 활성 영역 및 저항 박막에 컨택하는 전극들을 형성하는 단계;를 포함할 수 있다. 또한, 상기 트랜지스터 및 저항 소자를 형성하는 단계는 상기 활성 영역 형성단계 이후 또는 전에 상기 기판 상으로 절연막을 형성하는 단계, 및 상기 전극들 형성 단계 전에 상기 절연막의 소정 부분을 식각하여 상기 활성 영역의 일부를 노출시키는 단계를 포함할 수 있다.
예컨대, 상기 트랜지스터는 바이폴라 트랜지스터인 경우, 상기 활성 영역은 n+ 도전형 또는 p+ 도전형을 갖는 에미터, 베이스 및 컬렉터 영역을 포함하고, 상기 전극들 형성단계에서, 상기 에미터, 베이스 및 컬렉터 영역 각각에 컨택하는 에미터, 베이스 및 컬렉터 전극과 상기 저항 박막에 컨택하는 2개의 저항 전극을 형성할 수 있다. 한편, 상기 트랜지스터는 MOS 트랜지스터인 경우는, 상기 활성 영역은 n+ 도전형 또는 p+ 도전형을 갖는 소오스, 드레인 및 채널 영역을 포함하고, 상기 전극들 형성단계에서, 상기 소오스, 드레인 영역 각각에 컨택하는 소오스, 드레인 전극 및 상기 채널 영역 상부의 상기 절연막 상에 게이트 전극과 상기 저항 박막에 컨택하는 2개의 저항 전극을 형성할 수 있다.
본 발명에 있어서, 상기 MIT 소자를 형성하는 단계는, 상기 기판 상에 상기 MIT 박막을 형성하는 단계; 상기 MIT 박막을 포토 리소그라피 공정을 이용하여 소 정 사이즈로 상기 MIT 박막을 패터닝하는 단계; 패터닝된 상기 MIT 박막에 컨택하는 적어도 2개의 MIT 전극을 형성하는 단계;를 포함할 수 있다. 여기서, 상기 MIT 전극 형성은 리프트 오프(lift-off) 포토 리소그라피 공정을 이용하여 형성할 수 있다. 또한, 이러한 상기 MIT 전극은 Ni/Ti/V가 순차적으로 적층된 층간(interlayer) 박막 및 상기 층간 박막 상으로 형성된 Au 박막을 포함할 수 있다.
한편, 상기 MIT 전극 형성 단계에서, 상기 MIT 전극을 상기 트랜지스터 및 저항 소자의 각 전극들과 서로 연결할 수 있다.
본 발명의 금속-절연체 전이(MIT) 소자의 자체발열 방지회로 및 그 방지회로용 집적소자의 제조방법은 트랜지스터, MIT 소자 및 저항 소자를 포함한 회로를 구성함으로써, MIT 소자의 자체발열 현상을 해결할 수 있다.
또한, 상기 트랜지스터, MIT 소자 및 저항 소자를 하나의 칩으로 집적하여 패키지됨으로써, 그 방지회로 자체를 원-칩 형태로 소형화하여 집적소자로서 이용할 수 있다. 그에 따라, 그 집적소자는 핸드폰, 노트북 컴퓨터 등의 모든 전기전자회로에서 전류 구동계 소자의 전류구동을 조절하는데 유용하게 활용될 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 이하의 설명에서 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 두께나 크기는 설 명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 또한, 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그에 대한 상세한 설명은 생략한다.
도 1은 이산화바나듐(VO2)으로 제조된 MIT 소자의 온도에 따른 저항변화를 보여주는 그래프로서, X축은 온도로서 단위는 절대 온도(K)이고, Y축은 저항으로서 단위는 옴(Ω)이다. 한편, MIT 소자로는 일정한 소정 전압이 인가되어 있다.
도 1을 참조하면, MIT 소자는 340K 미만에서는 105Ω 이상의 저항값을 가져 절연체로서 특성을 나타내다가 340K 이상에서 급격한 불연속 전이를 하여 수십 Ω 정도의 저항값을 갖는 금속으로서의 특성을 나타낸다. 따라서, 본 그래프를 참조하여 볼 때, 실험에 사용된 MIT 소자는 340K에서 불연속 MIT가 일어나므로, 임계 온도를 340K 정도로 볼 수 있겠다.
도면으로 도시하지는 않았지만, MIT 소자의 전압-전류 곡선의 그래프의 경우에는 임계온도에서 전류가 불연속 점프를 통해 급격하게 증가하고, 전압은 감소하는 것을 볼 수 있다. 여기서는 온도에 따른 MIT 발생을 설명하였지만, 일반적으로 MIT 소자는 온도 이외에도 압력, 전압, 전기장, 전자파 등의 여러 물리적인 특성에 의해서 MIT가 발생할 수 있다. 그러나 본 발명의 요지와 거리가 있으므로 다른 물리적 특성에 의한 MIT 발생에 대한 자세한 설명은 생략한다.
한편, MIT 소자는 앞서 물리적인 특성들에 의해 MIT가 발생하는 MIT 박막 및 그 MIT 박막에 컨택하는 전극들로 구성될 수 있는데, 이러한 MIT 소자는 기판 상으로 수직으로 형성되는 수직형 구조나 기판 상으로 수평으로 형성되는 수평형 구조로 형성될 수 있다. 본 실험에 이용된 MIT 소자는 VO2로 형성된 MIT 박막을 이용하여 제작되었지만, VO2에 한정되지 않고, 앞서 여러 물리적 특성들에 의해 불연속 점프 특성을 가질 수 있는 신소재 또는 재료를 MIT 박막으로서 이용하여 제작할 수 있음은 물론이다. 또한, MIT 박막은 세라믹 박막 또는 단결정 박막 등의 형태로 제작할 수도 있다.
도 2a는 이산화바나듐(VO2)으로 제조된 MIT 소자가 전류 구동계 소자와 직렬로 연결된 회로도이다.
도 2a를 참조하면, MIT 소자(100)는 전류구동 소자(500)에 직렬로 연결되어 사용될 수 있다. 여기서, 전류구동 소자(500)는 예컨대, 예컨대, 릴레이, 발광다이오드, 트랜지스터, 부져(buzzer), 히터 등 전자 부품이나 시스템의 일부가 될 수 있을 것이다. 이와 같이 구성된 회로에서, 전류구동 소자(500)가 과전류나 오작동을 통해 열이 발생하는 경우에, MIT 소자(100)가 MIT를 일으켜 대전류를 통과시킴으로써, 전류구동 소자(500)를 보호하는 작용을 한다. 한편, 여기서 저항 소자 R(300), 예컨대 가변저항이 MIT 소자(100)를 보호하기 위해서 그라운드와 MIT 소자 사이에 연결되나 때에 따라 생략될 수 있다.
이와 같이, 구성된 회로에서 앞서 배경 기술 분야에서 언급한 MIT 소자 자체발열 현상이 발생한다. 따라서, 본 발명은 그러한 MIT 소자 자체발열 현상을 방지할 수 있는 방법을 제공한다. 그에 대한 설명은 도 4a 이하에서 자세히 설명한다.
도 2b는 도 2a의 회로도에서 MIT 소자를 좀더 상세하게 보여주는 구성도이다.
도 2b를 참조하면, 전류구동 소자(500)에 연결된 MIT 소자(100)는 수평형 구조를 갖는다. 즉, MIT 소자(100)는 기판(110), 기판 상에 형성된 절연막(120), 절연막으로 형성된 MIT 박막(130) 및 MIT 박막(130)의 양 측면으로 형성된 2개의 MIT 전극(140a, 140b)을 포함한다. 이와 같은 구조의 MIT 소자(100)의 한 MIT 전극(140b)으로 전류구동 소자(500)가 연결되고, 다른 MIT 전극(140a)으로 저항 소자(300)가 연결된다.
본 도면에서는 수평형 구조의 MIT 소자(100)를 예시하였지만, 수직형 구조의 MIT 소자(100)도 전류구동 소자(500) 보호를 위해 사용될 수 있음은 물론이다.
도 3은 도 2a의 회로에서 MIT 소자의 자체발열 현상을 보여주는, 시간에 따른 MIT 소자의 온도 및 전류에 대한 그래프이다. X축은 시간을 나타내고 Y축은 온도 및 전류를 나타내며, 굵은 선이 MIT 소자 주변, 예컨대 전류구동 소자의 온도 곡선이고, 가는 선이 MIT 소자에 흐르는 전류곡선이다.
도 3을 참조하면, 주변온도가 임계온도, 예컨대 65 ℃ 이상이 되면 MIT 소자는 MIT를 통해 금속 상태(Turn-On) 전이하여 전류의 불연속 점프(Current jump, 점 선 부분)가 발생하고 MIT 소자로는 대전류(전류밀도 105 A/cm2 이상)가 흐르게 된다. 그에 따라, 주변 온도, 즉 전류구동 소자의 온도는 감소하여 임계온도 미만으로 떨어지게 된다. 한편, MIT 소자는 주변의 온도가 임계온도 미만으로 감소하는 경우에는 다시 절연체 상태(Turn-Off)로 돌아와 전류가 감소하여야 하나, MIT 소자는 주변온도가 임계온도 미만으로 감소했음에도 불구하고 대전류가 감소하지 않고 그대로 흐르는 현상이 발생한다. 이러한 현상은 MIT 소자 자체의 발열에 기인한 것으로서, 이러한 현상을 MIT 소자 자체발열 현상이라고 함은 전술한 바와 같다. 이러한 MIT 소자의 자체발열로 인해 대전류가 계속 흐르게 됨으로써, MIT 소자의 스위칭 작용이 방해되고, 그에 따라 전류구동 소자의 정상적인 동작을 방해하거나 오동작을 유발하게 된다.
도 4a는 본 발명의 일 실시예에 따른 MIT 소자 자체발열 방지회로에 대한 회로도이다.
도 4a를 참조하면, 본 실시예에 따른 MIT 소자 자체발열 방지회로는 전류구동 소자(500)에 연결된 MIT 소자(100), MIT 소자에 연결된 트랜지스터(200) 및 저항 소자(300)를 포함한다. 본 실시예에서는 NPN형 바이폴라 트랜지스터를 예시하였지만, PNP형 바이폴라 트랜지스터를 사용하는 것도 가능하다. 또한, 바이폴라 트랜지스터 대신에 MOS(Metal-Oxide Semiconductor) 트랜지스터를 이용할 수 있음은 물론이다. 그에 대해서는 도 6a 및 6b에서 설명한다.
각 소자들의 연결관계는 다음과 같다. 바이폴라 트랜지스터(200)의 컬렉터와 베이스 전극 사이에 MIT 소자(100)가 연결되고, 에미터와 베이스 전극 사이에 저항 소자(300)가 연결된다. 한편, 컬렉터 전극과 MIT 소자(100)의 제1 전극은 전류구동 소자(500)로 연결되고, 베이스 전극으로는 MIT 소자(100)의 제2 전극 및 저항 소자(300)의 제1 전극이 연결되며, 에미터 전극과 저항 소자(300)의 제2 전극은 그라운드와 연결된다. 여기서, 바이폴라 트랜지스터(200)는 NPN형 이므로, 만약 PNP형 바이폴라 트랜지스터를 이용하는 경우에는 극성을 반대로 고려하여 각 전극들을 연결하여야 한다.
본 실시예의 MIT 소자 자체발열 방지회로의 동작을 간단히 설명하면, 주변온도 예컨대, 전류구동 소자가 과전류 등으로 인해 온도가 상승한 경우에, MIT 소자(100)에서 MIT가 발생하여 대전류가 MIT 소자를 통해 흐르게 된다. 한편, 바이폴라 트랜지스터(200)의 경우, MIT 발생 전에는 에미터와 베이스 전극 사이에 전압 차이가 작아 턴-오프 상태에 있다. 즉, MIT 소자(100)에 대부분의 전압이 걸리게 되고 저항 소자(300)로는 미미한 전압이 걸리게 되어 에미터와 베이스 전극 사이에 전압차는 문턱 전압값을 넘지 못한다. 그러나, MIT 소자(100)에서 MIT가 발생한 경우, MIT 소자는 금속상태가 되어 대전류가 흐르게 되고, MIT 소자(100)에 작은 전압이 걸리고, 반대로 저항 소자(300)에는 큰 전압이 걸리게 된다. 즉, 베이스 전극으로 큰 전압이 인가된다. 따라서, 트랜지스터(200)가 턴-온되고, 트랜지스터(200)로 전류가 흐르게 된다. 그에 따라, MIT 소자(100)로 흐르는 전류는 감소하게 된다. 또한, 이러한, 전류 감소와 함께 MIT 소자는 절연체 상태로 복귀되고 그에 따라, 트랜지스터도 턴-오프 상태로 복귀된다.
결국, 본 실시예의 MIT 소자 자체발열 방지회로는 트랜지스터(200)를 포함하여, MIT 소자(100)에서의 MIT 발생 직후에 턴온되는 트랜지스터(200)를 통해 전류가 바이패스됨으로써, MIT 소자(100)의 자체발열을 방지할 수 있고, 그에 따라, 기존의 MIT 소자 자체발열 현상으로 인해 발생하였던 임계온도 미만에서의 대전류가 계속 흐르는 것을 방지할 수 있다. 따라서, MIT 소자(100)의 정상적인 스위칭 동작이 가능하고, 그에 따라, 전류구동 소자(500) 역시 안전하게 기능을 수행할 수 있다.
도 4b는 도 4a의 회로의 바이폴라 트랜지스터, MIT 소자 및 저항 소자가 하나의 칩(One Chip)으로 집적된 MIT 소자 자체발열 방지회로용 집적소자에 대한 단면도이다.
도 4b를 참조하면, 본 실시예의 MIT 소자 자체발열 방지회로는 도시된 바와 같이 해당 각 소자, 즉 MIT 소자(100), 바이폴라 트랜지스터(200) 및 저항 소자(300)를 하나의 기판(110) 상에 집적하여 원-칩 형태로 제작할 수 있다. 이하, 그러한 소자를 'MIT 소자 자체발열 방지회로용 집적소자'라 한다.
MIT 소자 자체발열 방지회로용 집적소자는 기판(110) 상에 함께 형성된 MIT 소자(100), 바이폴라 트랜지스터(200) 및 저항 소자(300)를 포함한다. MIT 소자(100)는 절연막(120) 상으로 MIT 박막(130) 및 MIT 박막(130)에 컨택하는 2개의 MIT 전극(140a, 140b)을 포함한다.
바이폴라 트랜지스터(200)는 기판(110) 상부 영역으로 형성된 활성(active) 영역, 예컨대 베이스 영역(210), 에이터 영역(220), 및 컬렉터 영역(230)과 각 영 역들로 컨택하는 베이스 전극(215), 에이터 전극(225), 및 컬렉터 전극(235)을 포함한다. 기판(110) 상으로는 절연막(120)이 형성되어 있는데, 각 전극들(215, 225, 235)은 해당 활성 영역으로 절연막(120)을 관통하여 컨택한다.
한편, 저항 소자(300)는 MIT 소자(100)와 유사하게 절연막(120) 상으로 저항 박막(330) 및 저항 박막(330)에 컨택하는 2개의 저항 전극(320a, 320b)을 포함한다.
한편, 이와 같이 형성된 MIT 소자 자체발열 방지회로용 집적소자는 각 전극들 간이 서로 연결되어 있다. 즉, MIT 소자(100)의 제1 MIT 전극(140b)은 바이폴라 트랜지스터의 컬렉터 전극(235)에, MIT 소자(100)의 제2 MIT 전극(140a)은 바이폴라 트랜지스터의 베이스 전극(215) 및 저항 소자(300)의 제1 저항 전극(320b)에, 그리고 바이폴라 트랜지스터의 에미터 전극(225)은 저항 소자(300)의 제2 저항 전극(320a)에 연결된다. 이러한 전극 간의 연결은 MIT 전극 형성 공정이 수행 시에, 금속 박막을 적절히 패터닝하여 다른 전극들과 연결되도록 함으로써 구현할 수 있다. 한편, MIT 소자(100)의 제1 MIT 전극(140b)으로는 외부의 전류구동 소자(500)와 연결될 수 있는 외부 단자가 형성되는 것이 바람직하다. 또한, 저항 소자(300)의 제2 저항 전극(320a)은 그라운드와 접지되도록 형성하는 것이 바람직하다.
본 실시예의 MIT 소자 자체발열 방지회로는 도시된 바와 같이 각 소자들이 집적된 소형의 원-칩 형태로 제작되어 패키지됨으로써, 보호하고자 하는 전류구동 소자에 간편하게 연결하여 이용할 수 있다. 이러한 MIT 소자 자체발열 방지회로가 전류구동 소자를 보호하면서 또한 MIT 소자의 자체발열 현상을 방지하여 전류구동 소자를 안전하게 동작할 수 있도록 함은 전술한 바와 같다.
도 5은 도 4a의 회로에서 MIT 소자의 자체발열이 방지되는 현상을 보여주는, 시간에 따른 MIT 소자의 온도 및 전류에 대한 그래프이다. X축은 시간을 나타내고 Y축은 온도 및 전류를 나타내며, 굵은 선이 MIT 소자 주변, 예컨대 전류구동 소자의 온도 곡선이고, 가는 선이 MIT 소자에 흐르는 전류곡선이다.
도 5를 참조하면, 주변온도가 임계온도, 예컨대 65 ℃ 이상이 되면서 MIT 소자는 MIT를 통해 금속 상태(Turn-On) 전이하여 전류의 불연속 점프(Current jump, 점선 부분)가 발생하고 MIT 소자로는 대전류(전류밀도 105 A/cm2 이상)가 흐르게 된다. 그에 따라, 주변 온도, 즉 전류구동 소자의 온도는 감소하여 임계온도 미만으로 떨어지게 된다. 한편, MIT 소자에 흐르는 전류는 MIT 발생 직후에 턴온되는 트랜지스터로 인해 역시 감소하게 된다. 따라서, MIT 소자의 자체발열을 방지할 수 있고, 그에 따라, MIT 소자 자체발열 현상으로 인해 대전류가 지속적으로 흐르게 되는 문제를 해결할 수 있다. 결국, MIT 소자는 정상적인 스위칭 작용을 계속 수행하게 되며, 그에 따라 전류구동 소자도 안전하게 정상적인 동작을 수행하게 된다.
도 6a는 본 발명의 다른 실시예에 따른 MIT 소자 자체발열 방지회로에 대한 회로도이다.
도 6a를 참조하면, 본 실시예의 MIT 소자 자체발열 방지회로는 도 4a의 MIT 소자 자체발열 방지회로와 유사하나, 바이폴라 트랜지스터 대신에 MOS 트랜지스터(400)가 사용된다는 점에서 차이가 있다. 한편, MOS 트랜지스터로 P-MOS, N-MOS, 또는 C-MOS 트랜지스터 어느 것도 이용될 수 있음은 물론이다.
회로의 연결관계는 도 4a의 바이폴라 트랜지스터의 베이스 전극을 게이트 전극으로, 컬렉터 전극을 드레인 전극으로, 그리고 에미터 전극을 소오스 전극으로 대체하면 각 소자들과의 연결관계도 도 4a와 동일하다. 즉, MOS 트랜지스터(400)의 드레인과 게이트 전극 사이에 MIT 소자(100)가 연결되고, 소오스와 게이트 전극 사이에 저항 소자(300)가 연결된다. 한편, 드레인 전극과 MIT 소자(100)의 제1 전극은 전류구동 소자(500)로 연결되고, 게이트 전극으로 MIT 소자(100)의 제2 전극 및 저항 소자(300)의 제1 전극이 연결되며, 소오스 전극과 저항 소자(300)의 제2 전극이 그라운드와 연결된다. 여기서, MOS 트랜지스터(200)는 NMOS 트랜지스터이므로, 만약 PMOS 트랜지스터를 이용하는 경우에는 극성을 반대로 고려하여 각 전극들을 연결하여야 한다.
이러한 연결관계를 가지고 본 실시예의 MIT 소자 자체발열 방지회로의 동작을 간단히 설명하면, 주변온도 예컨대, 전류구동 소자가 과전류 등으로 인해 온도가 상승한 경우에, MIT 소자(100)에서 MIT가 발생하여 대전류가 MIT 소자를 통해 흐르게 된다. 한편, MOS 트랜지스터(400)의 경우, MIT 발생 전에는 소오스와 게이트 전극 사이에 전압 차이가 작아 턴-오프 상태에 있다. 즉, MIT 소자(100)에 대부분의 전압이 걸리게 되고 저항 소자(300)로는 미미한 전압이 걸리게 되어 게이트 전극으로 인가되는 전압이 매우 낮다. 그에 따라, 소오스와 게이트 전극 사이에 전압차는 문턱 전압값을 넘지 못한다. 그러나, MIT 소자(100)에서 MIT가 발생한 경우, MIT 소자는 금속상태가 되어 대전류가 흐르게 되고, MIT 소자(100)에 작은 전 압이 걸리고, 반대로 저항 소자(300)에는 큰 전압이 걸리게 된다. 따라서, 게이트 전극으로 높은 전압이 인가되어 트랜지스터(400)는 턴-온되고, 트랜지스터(400)로 전류가 흐르게 된다. 그에 따라, MIT 소자(100)로 흐르는 전류는 감소하게 된다. 또한, 이러한, 전류 감소와 함께 MIT 소자는 절연체 상태로 복귀되고 그에 따라, 트랜지스터도 턴-오프 상태로 복귀된다.
도 6b는 도 6a의 회로의 MOS 트랜지스터, MIT 소자 및 저항 소자가 하나의 칩(One Chip)으로 집적된 MIT 소자 자체발열 방지회로용 집적소자에 대한 단면도이다.
도 6b를 참조하면, 도 6b의 집적소자는 도 4b와 유사하나 기판 중앙부로 바이폴라 트랜지스터 대신에 MOS 트랜지스터(400)가 형성된다는 점에서 차이가 있다. 그에 따라, 집적소자는 기판(110) 중앙부로 활성 영역, 즉, 채널영역, 소오스 및 드레인 영역(410, 420, 430)과 소오스 및 드레인 영역(420, 430)으로 컨택하는 소오스 및 드레인 전극(425, 435) 및, 채널 영역 상의 절연막 상으로 형성된 게이트 전극(415)을 포함한다. 일반적으로 채널 영역이라고 하면 소오스 및 드레인 영역 사이에 채널이 형성되는 부분을 의미하나, 여기서는 편의상 채널이 형성되는 부분을 포함하는 동일 도전 영역 전체를 채널 영역(410)이라고 부른다.
그 외, MIT 소자(100)나 저항 소자(300)의 구조는 도 4b에서 설명한 바와 같다. 또한, 전극들 간의 연결관계도 베이스 전극을 게이트 전극으로, 컬렉터 전극을 드레인 전극으로, 그리고 에미터 전극을 소오스 전극으로 대체하면 도 4b에서의 연결관계와 동일하다.
도 7a ~ 7e는 본 발명의 또 다른 실시예에 따른 도 4b의 MIT 소자 자체발열 방지회로용 집적소자 제조방법을 개략적으로 보여주는 단면도이다.
도 7a를 참조하면, 먼저 기판(110) 상으로 트랜지스터 형성을 위한 활성 영역을 형성하고, 기판(110) 전면으로 절연막을 형성하여 저항 소자를 위한 저항 박막(310)을 형성한다. 활성 영역은, 예컨대 바이폴라 트랜지스터의 베이스, 에미터, 컬렉터 영역(210. 220, 230)으로 일반적으로 이온 주입(ion implantaion)을 통해 형성한다. 한편, 이러한 활성 영역은 절연막(120) 형성 후에 형성할 수도 있음은 물론이다.
절연막(120)은 예컨대 열적 산화막 성장방법을 통해 실리콘 산화막을 약 200 ㎚ 두께로 형성한다.
저항 박막(310)은 적절한 저항값을 갖는 물질을 절연막(120) 상으로 도포한 후, 포토 리소그라피 공정을 통해 패터닝하여 형성한다. 예컨대, 이러한 저항 박막(310)은 n-형이나 p-형 불순물이 낮게 도핑된 폴리 실리콘 박막으로 형성할 수 있는데, 양단으로 금속전극을 부착되게 된다. 한편, 이러한 폴리 실리콘 박막은 불순물의 농도를 적절히 조정하여 저항값을 조절할 수 있다.
이러한 저항 박막(310)은 트랜지스터 형성 부분의 일 측면 쪽으로 위치할 수 있다. 그러나 저항 박막의 위치가 그에 한정되는 것은 아니다.
도 7b를 참조하면, 활성 영역의 각 부분에 베이스, 에미터 및 컬렉터 전극 컨택을 위한 컨택홀(250)을 형성한다. 이러한, 컨택홀(250)은 포토 리소그라피 공정을 통해 PR 패턴을 형성한 후 PR 패턴을 마스크로 하여 건식 식각을 통해 형성할 수 있다.
도 7c를 참조하면, 저항 박막(310)의 양 측면으로 저항 전극(320a, 320b) 및 트랜지스터의 각 전극, 즉 베이스, 에미터 및 드레인 전극(210, 220, 230)을 형성한다.
도 7d를 참조하면, 트랜지스터 형성 부분의 타 측면의 절연막 상으로 MIT 박막(130)을 형성한다. 예컨대, MIT 박막(130)은 이산화바나듐(VO2) 박막을 스퍼터링 방법을 통해 200 ~ 300 ㎚ 두께로 형성하고, 이후 포토 리소그라피 공정을 통해 요구되는 박막의 면적과 크기를 한정한 후에, 이온 밀링법으로 필요 없는 부분의 박막을 제거함으로써 형성한다.
도 7e를 참조하면, MIT 박막(130)에 컨택하는 2개의 MIT 전극(140a, 140b)을 형성한다. MIT 전극(140a, 140b)은 리프트-오프(lift-off) 포토리소그라피 공정을 통해 형성하게 된다. 한편, 이러한 MIT 전극 형성 공정 중에 저항 소자의 저항 전극과 트랜지스터의 각 전극들을 MIT 전극에 연결하는 공정도 함께 수행할 수 있다. 즉, MIT 전극 형성 공정이 수행될 때, 금속 박막을 적절히 패터닝하여 다른 전극들과 연결되도록 할 수 있다. 도 7a ~ 7c까지를 트랜지스터와 저항 소자를 형성하는 전공정으로 볼 수 있고, 도 7d 및 7e의 공정을 MIT 소자 형성 및 전극들을 서로 연결하는 후공정으로 볼 수 있겠다. MIT 소자 형성 부분에 관련해서는 도 8a 이하에서 좀더 자세히 설명된다.
지금까지, 바이폴라 트랜지스터를 포함하는 MIT 소자 자체발열 방지회로용 집적소자에 대한 제조방법을 예시하였지만, MOS 트랜지스터를 포함하는 MIT 소자 자체발열 방지회로용 집적소자도 유사한 방법으로 제조할 수 있음은 물론이다. 다만, 바이폴라 트랜지스터의 베이스 전극과는 달리 MOS 트랜지스터의 게이트 전극은 활성 영역으로 컨택하지 않으므로 게이트 전극을 위한 컨택홀은 불필요하다. 한편, 게이트 전극이 형성되는 부분의 절연막(120)은 식각 등을 통해 얇게 함으로써, 게이트 절연막으로서 활용할 수 있다.
도 8a ~ 8f는 도 7a ~ 7d에서 MIT 소자 부분 제조방법만을 좀더 상세하게 보여주는 단면도들이다.
도 8a를 참조하면, 기판(110) 상으로 절연막(120)이 형성된다. 이러한 절연막(120)은 예컨대 열적 산화막 성장방법을 통해 실리콘 산화막을 약 200 ㎚ 두께로 성장시켜 형성할 수 있다.
도 8b를 참조하면, 절연막(120) 상부 전면으로 MIT 박막(130a)을 형성한다. 이러한 MIT 박막(130a)은 예컨대, 이산화바나듐(VO2) 박막을 스퍼터링 방법을 통해 200 ~ 300 ㎚ 두께로 증착하여 형성할 수 있다.
도 8c를 참조하면, MIT 소자 구현을 위해서 MIT 박막을 적정한 사이즈로 형성해야 한다. 그에 따라, 포토 리소그라피 공정을 통해 MIT 박막을 적정 사이즈로 로 한정하는 PR 패턴(160)을 형성한다.
도 8d를 참조하면, PR 패턴(160) 형성 후, 이온 밀링법에 의해 PR 패턴(160)을 통해 한정된 부분을 제외한 필요 없는 MIT 박막 부분을 제거하여 소정 사이즈의 MIT 박막(130)을 형성한다.
도 8e를 참조하면, 다시 포토 리소그라피 공정을 통해 MIT 전극이 형성될 부분을 한정하는 PR 패턴(170)을 형성한다.
도 8f를 참조하면, 한정된 MIT 전극 부분으로 MIT 전극(140a, 140b)을 형성한다. 이러한 MIT 전극(140a 140b)은 Ni/Ti/V을 각각 10 ㎚ 두께로 순차적으로 증착하여 층간(interlayer) 박막을 형성하고, 이러한 층간 박막 상에 Au 금속 박막을 700 ㎚ 두께로 증착하여 형성할 수 있다. 한편, MIT 전극이 형성될 부분 이외의 금속 박막들은 아세톤(Acetone)으로 PR을 제거함으로써 함께 제거할 수 있다.
여기서, MIT 전극(140a, 140b) 형성을 위해 이용되는 도 8e 및 도 8f의 공정을 리프트-오프(lift-off) 포토 리소그라피 공정이라고 한다. 이후, 열적 후처리 공정을 수행함으로써, MIT 소자를 완성할 수 있다.
지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 이산화바나듐(VO2)으로 제조된 MIT 소자의 온도에 따른 저항변화를 보여주는 그래프이다.
도 2a는 이산화바나듐(VO2)으로 제조된 MIT 소자가 전류 구동계 소자와 직렬로 연결된 회로도이다.
도 2b는 도 2a의 회로도에서 MIT 소자를 좀더 상세하게 보여주는 구성도이다.
도 3은 도 2a의 회로에서 MIT 소자의 자체발열 현상을 보여주는, 시간에 따른 MIT 소자의 온도 및 전류에 대한 그래프이다.
도 4a는 본 발명의 일 실시예에 따른 MIT 소자 자체발열 방지회로에 대한 회로도이다.
도 4b는 도 4a의 회로의 바이폴라 트랜지스터, MIT 소자 및 저항 소자가 하나의 칩(One Chip)으로 집적된 MIT 소자 자체발열 방지회로용 집적소자에 대한 단면도이다.
도 5는 도 4a의 회로에서 MIT 소자의 자체발열이 방지되는 현상을 보여주는, 시간에 따른 MIT 소자의 온도 및 전류에 대한 그래프이다.
도 6a는 본 발명의 다른 실시예에 따른 MIT 소자 자체발열 방지회로에 대한 회로도이다.
도 6b는 도 6a의 회로의 MOS 트랜지스터, MIT 소자 및 저항 소자가 하나의 칩(One Chip)으로 집적된 MIT 소자 자체발열 방지회로용 집적소자에 대한 단면도이다.
도 7a ~ 7e는 본 발명의 또 다른 실시예에 따른 도 4b의 MIT 소자 자체발열 방지회로용 집적소자 제조방법을 개략적으로 보여주는 단면도이다.
도 8a ~ 8f는 도 7a ~ 7e에서 MIT 소자 부분의 제조방법만을 좀더 상세하게 보여주는 단면도들이다.
<도면에 주요부분에 대한 설명>
100: MIT 소자 110: 기판
120: 실리콘 산화막 130, 130a: MIT 박막
140a, 140b: MIT 전극 160, 170: PR 패턴
200: 바이폴라 트랜지스터 210: 베이스 영역
215: 베이스 전극 220: 에미터 영역
225: 에미터 전극 230: 컬렉터 영역
235: 컬렉터 전극 250: 컨택 전극용 홀
300: 저항 소자 310: 저항 박막
320a, 320b: 저항 전극 400: MOS 트랜지스터
410: 채널 영역 415: 게이트 전극
420: 소오스 영역 425: 소오스 전극
230: 드레인 영역 235: 드레인 전극
500: 전류구동 소자

Claims (24)

  1. 소정 임계온도 이상에서 급격한 금속-절연체 전이(Metal-Insulator Transition: MIT)가 발생하고, 전류구동 소자에 연결되어 전류 흐름을 제어하는 MIT 소자;
    상기 MIT 소자에 연결되어 상기 MIT 이후에 상기 MIT 소자의 자체발열을 제어하는 트랜지스터; 및
    상기 MIT 소자 및 상기 트랜지스터에 연결된 저항 소자;를 포함하는 MIT 소자 자체발열 방지회로.
  2. 제1 항에 있어서,
    상기 트랜지스터는 바이폴라(bi-polar) 트랜지스터이고,
    상기 MIT 소자는 상기 바이폴라 트랜지스터의 베이스와 컬렉터 전극 사이에 연결되며,
    상기 저항 소자는 상기 바이폴라 트랜지스터의 베이스와 에미터 전극 사이에 연결된 것을 특징으로 하는 MIT 소자 자체발열 방지회로.
  3. 제2 항에 있어서,
    상기 바이폴라 트랜지스터는 NPN형 또는 PNP형 중 어느 하나인 것을 특징으로 하는 MIT 소자 자체발열 방지회로.
  4. 제1 항에 있어서,
    상기 트랜지스터는 MOS(Metal-Oxide-Semicondutor) 트랜지스터이고,
    상기 MIT 소자는 상기 MOS 트랜지스터의 게이트와 드레인 전극 사이에 연결되며,
    상기 저항 소자는 상기 MOS 트랜지스터의 게이트와 소오스 전극 사이에 연결된 것을 특징으로 하는 MIT 소자 자체발열 방지회로.
  5. 제4 항에 있어서,
    상기 P-MOS, N-MOS, 및 C-MOS 중 어느 하나인 것을 특징으로 하는 MIT 소자 자체발열 방지회로.
  6. 제1 항에 있어서,
    상기 MIT 소자, 트랜지스터 및 저항 소자가 하나의 칩으로 집적되어 패키지화된 것을 특징으로 하는 MIT 소자 자체발열 방지회로.
  7. 제6 항에 있어서,
    하나의 집적된 상기 MIT 소자 자체발열 방지회로는,
    기판;
    상기 기판 상의 중앙부로 형성된 트랜지스터;
    상기 트랜지스터 일 측면으로 상기 기판 상으로 형성된 상기 MIT 소자; 및
    상기 트랜지스터 타 측면으로 상기 기판 상으로 형성된 상기 저항 소자;를 포함하는 구조를 갖는 것을 특징으로 하는 MIT 소자 자체발열 방지회로.
  8. 제7 항에 있어서,
    상기 MIT 소자는 상기 기판 상의 절연막 상에 형성된 MIT 박막, 및 상기 MIT 박막 양 측면으로 상기 절연막 상에 형성된 적어도 2개의 MIT 전극을 포함하고,
    상기 저항 소자는 상기 기판 상의 절연막 상에 형성된 저항 박막, 및 상기 M저항 박막 양 측면으로 상기 절연막 상에 형성된 2개의 저항 전극을 포함하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로.
  9. 제7 항에 있어서,
    상기 트랜지스터는 바이폴라 트랜지스터 또는 MOS 트랜지스터인 것을 특징으로 하는 MIT 소자 자체발열 방지회로.
  10. 제9 항에 있어서,
    상기 트랜지스터가 바이폴라 트랜지스터인 경우,
    상기 MIT 소자는 상기 바이폴라 트랜지스터의 베이스와 컬렉터 전극 사이에 연결되고, 상기 저항 소자는 상기 바이폴라 트랜지스터의 베이스와 에미터 전극 사이에 연결되고, 상기 바이폴라 트랜지스터의 컬렉터 전극으로 상기 전류구동 소자 가 연결되고, 상기 에미터 전극으로 그라운드가 연결되며,
    상기 트랜지스터가 MOT 트랜지스터인 경우,
    상기 MIT 소자는 상기 MOS 트랜지스터의 게이트와 드레인 전극 사이에 연결되고, 상기 저항 소자는 상기 MOS 트랜지스터의 게이트와 소오스 전극 사이에 연결되며, 상기 MOS 트랜지스터의 드레인 전극으로 상기 전류구동 소자가 연결되며, 상기 소오스 전극으로 그라운드가 연결되는 것을 특징으로 하는 MIT 소자 자체발열 방지회로.
  11. 제1 항에 있어서,
    상기 MIT 소자는 온도, 압력, 전압 및 전자기파를 포함하는 물리적 특성 변화에 의해 상기 MIT를 일으키는 것을 특징으로 하는 MIT 소자 자체발열 방지회로.
  12. 제1 항에 있어서,
    상기 MIT 소자는 상기 임계온도 이상에서 MIT를 일으키는 MIT 박막을 포함하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로.
  13. 제12 항에 있어서,
    상기 MIT 박막은 이산화바나듐(VO2)로 형성된 것을 특징으로 하는 MIT 소자 자체발열 방지회로.
  14. 기판을 준비하는 단계;
    상기 기판 상에 트랜지스터 및 저항 소자를 형성하는 단계; 및
    상기 기판 상에 MIT 소자를 형성하는 단계;를 포함하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법.
  15. 제14 항에 있어서,
    상기 트랜지스터 및 저항 소자를 형성하는 단계는
    상기 기판 상에 트랜지스터 형성을 위한 활성(active) 영역을 형성하는 단계;
    상기 기판 상에 저항 박막을 형성하는 단계; 및
    상기 활성 영역 및 저항 박막에 컨택하는 전극들을 형성하는 단계;를 포함하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법.
  16. 제15 항에 있어서,
    상기 트랜지스터 및 저항 소자를 형성하는 단계는,
    상기 활성 영역 형성단계 이후 또는 전에 상기 기판 상으로 절연막을 형성하는 단계, 및 상기 전극들 형성 단계 전에 상기 절연막의 소정 부분을 식각하여 상기 활성 영역의 일부를 노출시키는 단계를 포함하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법.
  17. 제16 항에 있어서,
    상기 트랜지스터는 바이폴라 트랜지스터이고, 상기 활성 영역은 n+ 도전형 또는 p+ 도전형을 갖는 에미터, 베이스 및 컬렉터 영역을 포함하고,
    상기 전극들 형성단계에서,
    상기 에미터, 베이스 및 컬렉터 영역 각각에 컨택하는 에미터, 베이스 및 컬렉터 전극과 상기 저항 박막에 컨택하는 2개의 저항 전극을 형성하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법.
  18. 제16 항에 있어서,
    상기 트랜지스터는 MOS 트랜지스터이고, 상기 활성 영역은 n+ 도전형 또는 p+ 도전형을 갖는 소오스, 드레인 및 채널 영역을 포함하고,
    상기 전극들 형성단계에서,
    상기 소오스, 드레인 영역 각각에 컨택하는 소오스, 드레인 전극 및 상기 채널 영역 상부의 상기 절연막 상에 게이트 전극과 상기 저항 박막에 컨택하는 2개의 저항 전극을 형성하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법.
  19. 제14 항에 있어서,
    상기 MIT 소자를 형성하는 단계는,
    상기 기판 상에 상기 MIT 박막을 형성하는 단계;
    상기 MIT 박막을 포토 리소그라피 공정을 이용하여 소정 사이즈로 상기 MIT 박막을 패터닝하는 단계;
    패터닝된 상기 MIT 박막에 컨택하는 적어도 2개의 MIT 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법.
  20. 제19 항에 있어서,
    상기 MIT 전극 형성은 리프트 오프(lift-off) 포토 리소그라피 공정을 이용하여 형성하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법.
  21. 제19 항에 있어서,
    상기 MIT 전극은 Ni/Ti/V가 순차적으로 적층된 층간(interlayer) 박막 및 상기 층간 박막 상으로 형성된 Au 박막을 포함하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법.
  22. 제19 항에 있어서,
    상기 MIT 전극 형성 단계에서,
    상기 MIT 전극을 상기 트랜지스터 및 저항 소자의 각 전극들과 서로 연결하 는 것을 특징으로 하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법.
  23. 제22 항에 있어서,
    상기 트랜지스터는 바이폴라 트랜지스터이고,
    상기 MIT 소자에 컨택하는 2개의 상기 MIT 전극은 상기 바이폴라 트랜지스터의 베이스와 컬렉터 전극에 각각 연결하며,
    상기 저항 소자에 컨택하는 2개의 저항 전극은 상기 바이폴라 트랜지스터의 베이스와 에미터 전극에 각각 연결하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법.
  24. 제22 항에 있어서,
    상기 트랜지스터는 MOS 트랜지스터이고,
    상기 MIT 소자에 컨택하는 2개의 상기 MIT 전극은 상기 MOS 트랜지스터의 게이트와 드레인 전극에 각각 연결하며,
    상기 저항 소자에 컨택하는 2개의 저항 전극은 상기 MOS 트랜지스터의 게이트와 소오스 전극에 각각 연결하는 것을 특징으로 하는 MIT 소자 자체발열 방지회로용 집적소자 제조방법.
KR1020080091265A 2008-02-25 2008-09-17 금속-절연체 전이(ｍｉｔ) 소자의 자체발열 방지회로 및 그방지회로용 집적소자의 제조방법 KR20090091642A (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020080091265A KR20090091642A (ko) 2008-02-25 2008-09-17 금속-절연체 전이(ｍｉｔ) 소자의 자체발열 방지회로 및 그방지회로용 집적소자의 제조방법
KR1020090002732A KR101213471B1 (ko) 2008-02-25 2009-01-13 금속-절연체 전이(ｍｉｔ) 소자의 자체발열 방지회로 및 그방지회로용 집적소자의 제조방법
US12/919,195 US8890574B2 (en) 2008-02-25 2009-02-23 Circuit for preventing self-heating of metal-insulator-transition (MIT) device and method of fabricating integrated-device for the same circuit
CN2009801063772A CN101960592B (zh) 2008-02-25 2009-02-23 用于防止金属绝缘体相变装置的自发热的电路和用于制作该电路的集成装置的方法
PCT/KR2009/000834 WO2009107948A2 (en) 2008-02-25 2009-02-23 Circuit for preventing self-heating of metal-insulator-transition (mit) device and method of fabricating integrated-device for the same circuit
JP2010548604A JP5539234B2 (ja) 2008-02-25 2009-02-23 金属−絶縁体転移（ｍｉｔ）素子の自己発熱防止回路、及びその防止回路用の集積素子の製造方法
EP09714133.7A EP2248169B1 (en) 2008-02-25 2009-02-23 Circuit for preventing self-heating of metal-insulator-transition (mit) device and method of fabricating integrated-device with the same circuit
JP2013078936A JP5740429B2 (ja) 2008-02-25 2013-04-04 電力トランジスタ発熱制御回路およびダイオード電力制御回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020080016935 2008-02-25
KR20080016935 2008-02-25
KR1020080091265A KR20090091642A (ko) 2008-02-25 2008-09-17 금속-절연체 전이(ｍｉｔ) 소자의 자체발열 방지회로 및 그방지회로용 집적소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20090091642A true KR20090091642A (ko) 2009-08-28

Family

ID=44681515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080091265A KR20090091642A (ko) 2008-02-25 2008-09-17 금속-절연체 전이(ｍｉｔ) 소자의 자체발열 방지회로 및 그방지회로용 집적소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20090091642A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101553372B1 (ko) * 2014-03-28 2015-09-15 전북대학교산학협력단 자발 보호 기능을 겸비한 발광 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101553372B1 (ko) * 2014-03-28 2015-09-15 전북대학교산학협력단 자발 보호 기능을 겸비한 발광 소자
WO2015147404A1 (ko) * 2014-03-28 2015-10-01 전북대학교 산학협력단 자발 보호 기능을 겸비한 발광 소자

Similar Documents

Publication Publication Date Title
KR101213471B1 (ko) 금속-절연체 전이(ｍｉｔ) 소자의 자체발열 방지회로 및 그방지회로용 집적소자의 제조방법
KR100790761B1 (ko) 인버터
KR100976410B1 (ko) 정전기 방전 장치
US7492011B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR20060067100A (ko) 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
TWI414066B (zh) 半導體裝置結構及其積體電路以及包含此積體電路之電子裝置
JP2005143283A (ja) 電流制御回路
JP5172974B2 (ja) 金属−絶縁体転移素子を備えた大電流制御回路及びその大電流制御回路を備えるシステム
KR100592406B1 (ko) 액정 표시 장치의 입출력 보호 회로
JP3660566B2 (ja) 過電流制限型半導体素子
KR100684180B1 (ko) 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
US9601486B2 (en) ESD snapback based clamp for finFET
KR100612872B1 (ko) 채널의 물성이 인가전압에 따라 가변적인 트랜지스터와 그제조 및 동작 방법
KR20090091642A (ko) 금속-절연체 전이(ｍｉｔ) 소자의 자체발열 방지회로 및 그방지회로용 집적소자의 제조방법
JP2010034343A (ja) 半導体装置の製造方法および半導体装置
JP4493596B2 (ja) 半導体装置
US6624481B1 (en) ESD robust bipolar transistor with high variable trigger and sustaining voltages
JP4244525B2 (ja) 薄膜トランジスタ基板の製造方法
TW201836158A (zh) 電壓增加而電阻值增加的電阻元件
TWI398944B (zh) 設有位能障式稽納二極體之低壓暫態電壓抑制器
JP2002083968A (ja) 入出力保護回路、液晶表示装置および画像表示応用機器
JP2001028437A (ja) 過電流保護装置
JPH0563191A (ja) 半導体装置
CN115799259A (zh) 一种提供增强型过压保护的mosfet及mosfet的制造方法
JPS586156A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination