KR20090086694A - 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물 - Google Patents

박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물 Download PDF

Info

Publication number
KR20090086694A
KR20090086694A KR1020080012122A KR20080012122A KR20090086694A KR 20090086694 A KR20090086694 A KR 20090086694A KR 1020080012122 A KR1020080012122 A KR 1020080012122A KR 20080012122 A KR20080012122 A KR 20080012122A KR 20090086694 A KR20090086694 A KR 20090086694A
Authority
KR
South Korea
Prior art keywords
copper
acid
film
molybdenum alloy
thin film
Prior art date
Application number
KR1020080012122A
Other languages
English (en)
Other versions
KR101348046B1 (ko
Inventor
이석
윤영진
이석준
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to KR1020080012122A priority Critical patent/KR101348046B1/ko
Publication of KR20090086694A publication Critical patent/KR20090086694A/ko
Application granted granted Critical
Publication of KR101348046B1 publication Critical patent/KR101348046B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체층, 게이트 절연막, 구리와 몰리브덴을 포함하는 게이트 전극, 층간절연막, 및 구리와 몰리브덴을 포함하는 소스/드레인 전극을 포함하는 박막트랜지스터에 있어서, 상기 게이트 전극 및 소스/드레인 전극을 조성물의 총 중량에 대해, 과산화수소 5 내지 30중량%; 유기산 0.5 내지 5중량%; 질소원자를 포함하는 첨가제 0.2 내지 4중량%; 황산염 0.1 내지 5중량%; 플루오르 화합물 0.01 내지 0.2중량%; 및 물 잔량을 포함하는 것을 특징으로 하는 구리-몰리브덴 합금막의 식각액 조성물을 이용하여 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법, 및 상기 제조방법에 사용되는 식각액 조성물에 대한 것이다.
이에, 본 발명에 따른 식각액 조성물로 구리-몰리브덴 합금막을 식각하게 되면 직선성이 우수한 테이퍼 프로파일이 형성되고, 식각 후에는 몰리브덴합금의 잔사가 남지 않게 되므로 전기적인 쇼트나 배선의 불량, 휘도 감소 등의 문제점이 해소된다.
또한, 여러 종류의 식각액 조성물을 사용하지 않고, 본 발명에 따른 식각액 조성물만으로 게이트 전극 및 게이트 배선, 데이터 전극 및 데이터 배선을 일괄 식각하는 것이 가능하므로, 공정이 매우 단순화되어 공정수율을 극대화 할 수 있다.
더욱이 본 발명에 따른 식각액 조성물을 이용할 경우 저항이 낮은 구리배선을 이용하여 대화면, 고휘도의 회로를 구현함과 더불어 환경친화적인 반도체 장 치를 제작할 수 있다.
구리막, 몰리브덴 합금막, 식각액 조성물, 박막트랜지스터

Description

박막트랜지스터의 제조방법, 및 상기 방법에 이용되는 식각액 조성물{Fabrication method of thin film transistor, etching solution composition used the method}
본 발명은, 구리막과 몰리브덴 합금막을 게이트 전극과 소스/드레인 전극으로 이용하는 박막트랜지스터의 제조방법, 및 상기 제조방법에 이용되는 식각액 조성물에 관한 것이다.
최근에 음극선관(cathode ray tube)과 같이 무겁고, 크기가 큰 종래 표시 소자의 단점을 해결하기 위하여, 액정표시장치(liquid crystal display device), 유기 전계발광소자(organic light emitting display device) 또는 PDP(plasma display plane) 등과 같은 평판표시장치(flat panel display device)가 주목 받고 있다.
이 중에서 액정표시장치는 일반적으로 박막트랜지스터 기판과 컬러필터 기판, 그리고 두 기판 사이에 주입되어 있는 액정층으로 이루어진 액정패널을 포함한 다.
액정층은 두 기판의 가장자리 둘레에 인쇄되어 있으며 액정층을 가두는 봉인제로 결합되어 있다. 액정패널은 비발광소자이기 때문에 박막트랜지스터 기판의 후면에는 백라이트 유닛이 위치하고 있다. 백라이트에서 조사된 빛은 액정분자의 배열상태에 따라 투과량이 조절된다.
박막트랜지스터 기판에는 액정층에 신호를 전달하기 위해 배선이 형성되어 있다. 박막트랜지스터 기판의 배선은 게이트 배선과 데이터 배선을 포함한다.
여기서, 게이트배선은 게이트 신호가 인가되는 게이트라인과 박막트랜지스터의 게이트전극을 포함하며, 데이터배선은 게이트배선과 절연되어 데이터신호를 인가하는 데이터라인과 박막트랜지스터의 데이터전극을 구성하는 소스전극과 드레인전극을 포함한다. 이러한 배선은 금속 단일막 또는 합금 단일막으로 이루어질 수도 있으나, 각 금속 또는 합금의 단점을 보완하고 원하는 물성을 얻기 위하여 다중막으로 형성하는 경우가 많다. 예를 들어, 알루미늄 또는 알루미늄합금을 하부막으로 사용하고 크롬이나 몰리브덴을 상부막으로 사용할 수 있다. 하부막에 알루미늄 또는 알루미늄 합금을 사용하는 것은 배선저항에 의한 신호지연을 막기 위하여 비저항이 작은 금속을 사용하여야 하기 때문이다. 그러나 알루미늄 또는 알루미늄 합금은 화학약품에 대한 내식성이 약하며 쉽게 산화되어 단선이 발생하는 문제가 있다. 이를 보완하기 위하여 화학약품에 대한 내식성이 강한 크롬이나 몰리브덴을 상부층으로 형성하는 것이다.
이중에서 알루미늄층과 몰리브덴층을 사용한 다중층이 주목받고 있는데, 이 경우 게이트 배선은 몰리브덴/알루미늄(상부막/하부막, 이하 같음)을 사용하며, 데이터 배선은 몰리브덴/알루미늄/몰리브덴을 사용한다. 데이터 배선의 경우 화소전극으로 널리 사용되는 ITO(indium tin oxide)와 접촉하는데, 알루미늄막은 ITO와 접촉하면 변질되어 접촉저항을 증가시키므로 3중층을 사용하는 것이다.
기판 소재상에 증착된 다중층은 식각을 통하여 배선으로 패터닝된다. 식각에는 건식식각과 습식식각이 있는데, 균일하게 식각되고 생산성이 높은 습식식각이 많이 사용된다.
현재 몰리브덴막과 알루미늄막을 포함하는 다중막의 습식식각에는 인산, 질산, 아세트산이 혼합된 식각액을 사용한다.
그런데, 이러한 식각액으로 몰리브덴/알루미늄 이중층을 식각하면, 몰리브덴과 알루미늄의 전지 반응으로 인해서 알루미늄이 과식각 되어 상부 몰리브덴 오버행 (overhang) 현상이 발생된다. 몰리브덴 오버행은 후속공정에서 스텝 커버리지 불량을 발생시킬 수 있으므로, 이를 건식식각 공정으로 제거하게 된다. 이처럼 습식식각과 건식식각 두번의 식각공정을 진행해야 하므로 공정수율이 저하될 수 있다는 문제점이 있다.
또한, 전술한 인산, 질산, 아세트산이 혼합된 식각액으로 몰리브덴/알루미늄/몰리브덴 3중막을 식각하면, 상부막 몰리브덴, 중간막 알루미늄, 하부막 몰리브덴이 서로 전지반응을 일으켜 상부막 및 하부막 몰리브덴이 과식각 되는 현상이 발생한다. 이에 중간막의 알루미늄이 주저 앉아 하부막 몰리브덴의 하측에 배치된 옴익콘텍층과 접촉하게 됨에 따라 누설 전류를 발생시켜 액정표시장치의 성능을 저하 시킨다는 문제점이 있다.
전술한 문제점들을 해결하기 위해, 액정표시장치의 게이트 전극용 배선, 데이터 전극용 배선으로 구리-몰리브덴 합금막을 사용하고 있다. 이에 본 출원인은 구리-몰리브덴 합금막을 효과적으로 식각할 수 있는 식각액 조성물을 개발하기에 이르렀다.
본 발명의 목적은, 구리-몰리브덴 합금막인 게이트 전극, 게이트 배선, 스캔 배선, 데이터 전극 및 데이터 배선을 일괄 식각하는 식각액 조성물을 이용함으로써, 직선성이 우수한 테이퍼 프로파일이 형성되고, 식각 후에는 구리-몰리브덴 합금막의 잔사가 남지 않아 전기적인 쇼트나 배선의 불량이 감소된 박막트랜지스터의 제조방법을 제공하는 것이다. 또한, 식각액 조성물의 사용으로 인해 공정이 단순화되어 공정수율이 극대화 된 박막트랜지스터의 제조방법을 제공하는 것이다. 또한, 저항이 낮은 구리배선을 이용하여 대화면, 고휘도의 회로를 구현하는 평판표시장치를 제공하는 것이다.
또한, 상기 박막트랜지스터의 제조방법에 이용될 수 있는 구리-몰리브덴 합금막의 식각액 조성물을 제공하는 것이다.
상기의 목적을 달성하기 위하여, 본 발명은 반도체층, 게이트 절연막, 구리와 몰리브덴을 포함하는 게이트 전극, 층간절연막, 및 구리와 몰리브덴을 포함하는 소스/드레인 전극을 포함하는 박막트랜지스터에 있어서, 상기 게이트 전극 및 소스/드레인 전극을 조성물의 총 중량에 대해, 과산화수소 5 내지 30중량%; 유기산 0.5 내지 5중량%; 질소원자를 포함하는 첨가제 0.2 내지 4중량%; 황산염 0.1 내지 5중량%; 플루오르 화합물 0.01 내지 0.2중량%; 및 물 잔량을 포함하는 것을 특징으 로 하는 구리-몰리브덴 합금막의 식각액 조성물을 이용하여 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법을 제공한다.
또한, 본 발명은 조성물의 총 중량에 대해, 과산화수소 5 내지 30중량%; 유기산 0.5 내지 5중량%; 질소원자를 포함하는 첨가제 0.2 내지 4중량%; 황산염 0.1 내지 5중량%; 플루오르 화합물 0.01 내지 0.2중량%; 및 물 잔량을 포함하는 것을 특징으로 하는 구리 및 몰리브덴 합금막의 식각액 조성물을 제공한다.
이상 설명한 바와 같이, 본 발명에 따른 식각액 조성물로 구리 몰리브덴합금막을 식각하면 직선성이 우수한 테이퍼 프로파일이 형성되고, 식각 후에는 구리-몰리브덴 합금막의 잔사가 남지 않게 되므로 전기적인 쇼트나 배선의 불량, 휘도의 감소 등의 문제점이 해소된다.
또한, 여러 종류의 식각액 조성물을 사용하지 않고, 본 발명에 따른 식각액 조성물만으로 게이트 전극 및 게이트 배선(스캔 배선이라고도 함), 데이터 전극 및 데이터 배선을 일괄 식각하는 것이 가능하므로, 공정이 매우 단순화되어 공정수율을 극대화 할 수 있다.
더욱이 본 발명에 따른 식각액 조성물을 이용할 경우 저항이 낮은 구리배선을 이용하여 대화면, 고휘도의 회로를 구현함과 더불어 환경친화적인 반도체 장치를 제작할 수 있다.
이하, 본 발명에 대해 상세히 설명한다.
본 명세서 내에서, 구리-몰리브덴 합금막이라 함은 구리를 하부막으로 하고 몰리브덴합금을 상부막으로 하는 몰리브덴 합금 구리막과, 몰리브덴 합금을 하부막으로 하고 구리를 상부막으로 하는 구리 몰리브덴 합금막을 포함한다. 또한 예를 들어 몰리브덴 합금, 구리, 몰리브덴 합금을 교대로 적층하는 3중 금속막 이상의 다중 금속막의 경우도 포함된다. 따라서, 구리-몰리브덴 합금막은 구리막과 몰리브덴 합금막을 교대로 배치한 복수개 이상의 다중막을 의미한다. 이러한 구리-몰리브덴 합금막은 구리 몰리브덴합금막의 하부에 배치되는 막이나 상부에 배치되는 막의 물질 또는 접합성(adhesion) 등을 복합적으로 고려하여 다중막의 구조를 결정할 수 있다. 또한, 구리막과 몰리브덴 합금막은 각각 서로의 두께가 한정되지 않고, 다양한 조합이 가능하다. 그리고, 몰리브덴 합금막은 티타늄(Ti), 탄탈륨(Ta), 크롬(Cr), 니켈(Ni), 네오디늄(Nd) 및 인듐(In) 중 선택된 적어도 어느 하나를 포함하는 것이 바람직하다.
Ⅰ. 박막트랜지스터의 제조방법
도 1 내지 도 4는 본 발명의 일실시예를 따른 박막트랜지스터의 제조방법을 설명한 단면도들이다.
도 1을 참조하면, 유리, 스테인레스 스틸 또는 플라스틱 등으로 구성된 기판(100) 상에 버퍼층(105)을 형성한다.
상기 버퍼층(105)은 실리콘 질화막, 실리콘 산화막, 또는 이들의 다중층으로 형성할 수 있다. 상기 버퍼층(105)은 하부 기판에서 발생하는 수분 또는 불순물의 확산을 방지하는 역할을 한다. 또한 상기 버퍼층(105)은 결정화 시 열의 전달 속도를 조절함으로써 후공정에서 형성될 반도체층(110)의 결정화가 잘 이루어질 수 있도록 하는 역할을 한다.
이어서, 상기 버퍼층(105) 상에 비정질 실리콘층을 형성하고 패터닝하거나, 비정질 실리콘층을 결정화하여 결정질 실리콘층을 형성하고 패터닝하여 반도체층(110)을 형성한다.
상기 비정질 실리콘은 화학 기상 증착법(Chemical Vapor Deposition) 또는 물리 기상 증착법(Physical Vapor Deposition)을 이용하여 형성될 수 있다. 또한, 상기 비정질 실리콘을 형성할 때, 또는 형성한 후에 탈수소 처리하여 수소의 농도를 낮추는 공정을 진행할 수 있다.
상기 결정질 실리콘층은, 비정질 실리콘층을 상기 버퍼층(105) 상에 형성한 후, 상기 비정질 실리콘층을 결정화하여 형성한다. 상기 결정질 실리콘층은 다결정 또는 단결정 실리콘층이다. 결정화 방법으로는 RTA(Rapid Thermal Annealing) 공정, SPC법(Solid Phase Crystallization), MIC법(Metal Induced Crystallization), MILC법(Metal Induced Lateral Crystallization), SGS법(Super Grain Silicon), ELA법(Excimer Laser Crystallization) 또는 SLS법(Sequential Lateral Solidification) 중 어느 하나 이상을 이용할 수 있다.
이어서, 상기 반도체층(110)을 포함하는 기판 전면에 걸쳐 실리콘 산화막, 실리콘 질화막 또는 이들의 다중층인 게이트 절연막(115)을 형성한다. 상기 게이트 절연막(115) 상에 구리막 또는 몰리브덴 합금막으로 제 1 금속막(120a)을 형성하고, 상기 제 1 금속막(120a) 상에 몰리브덴 합금막 또는 구리막으로 제 2 금속막(120b)을 형성한다. 상기 제 2 금속막(120b) 상의 게이트 전극 예정영역에 포토레지스트 패턴(200)을 형성한다.
이때, 상기 제 1 금속막(120a)과 상기 제 2 금속막(120b)은 서로 다른 금속막인 것이 바람직하고, 도면에 도시되지 않았지만 상기 제 2 금속막(120b) 상에 제 3 금속막을 더 포함할 수 있다. 상기 제 3 금속막은 구리막 또는 몰리브덴 합금막이지만, 제 2 금속막(120b)과 서로 다르다. 상기 몰리브덴 합금막은 티타늄(Ti), 탄탈륨(Ta), 크롬(Cr), 니켈(Ni), 네오디늄(Nd) 및 인듐(In) 중에서 선택된 어느 하나를 포함한다.
도 2를 참조하면, 상기 제 1 및 제 2 금속막(120a, 120b)을 식각액 조성물로 식각하여 게이트 전극(120)을 형성한다.
여기서, 상기 식각액 조성물은 조성물의 총 중량에 대해, 과산화수소 5 내지 30중량%; 유기산 0.5 내지 5중량%; 질소원자를 포함하는 첨가제 0.2 내지 4중량%; 황산염을 포함하는 화합물 0.1 내지 5중량%; 플루오르 화합물 0.01 내지 0.2중량%; 및 물 잔량을 포함한다.
여기서, 상기 유기산은 아세트산(acetic acid), 부탄산(butanoic acid), 시트르산(citric acid), 포름산(formic acid), 글루콘산(gluconic acid), 글리콜산 (glycolic acid), 말론산(malonic acid) 및 펜탄산(pentanoic acid)으로 이루어진 군에서 선택되는 1종 또는 2종 이상인 것이 바람직하다.
또한, 상기 질소 원자를 포함하는 첨가제는 수용성 시클릭 아민 화합물 (cyclic amine compound) 인 것이 바람직하다. 상기 질소 원자를 포함하는 첨가제는 아미노테트라졸(aminotetrazole), 이미다졸(imidazole), 인돌(indole), 푸린(purine), 피라졸(pyrazole), 피리딘(pyridine), 피리미딘(pyrimidine), 피롤(pyrrole), 피롤리딘(pyrrolidine) 및 피롤린(pyrroline)으로 이루어진 군에서 선택되는 1종 또는 2종 이상인 것이 바람직하다.
또한, 상기 황산염은, 황화나트륨(sodium sulfate), 황화칼륨(potassium sulfate), 및 황화암모늄(ammonium sulfate)으로 이루어진 군에서 선택되는 1종 또는 2종 이상인 것이 바람직하다.
또한, 상기 플루오르 화합물은 불화암모늄(ammonium fluoride), 불화나트륨(sodium fluoride), 불화칼륨(potassium fluoride), 중불화암모늄(ammonium bifluoride), 중불화나트륨(sodium bifluoride) 및 중불화칼륨(potassium bifluoride)으로 이루어진 군에서 선택되는 1종 또는 2종 이상인 것이 바람직하다.
그리고, 상기 물은 탈이온수인 것이 바람직하다.
도 3을 참조하면, 상기 게이트 전극(120)을 포함하는 기판 전면에 걸쳐 실리콘 질화막, 실리콘 산화막 또는 이들의 다중층인 층간절연막(125)을 형성한다. 상기 층간절연막(125)을 식각하여 상기 반도체층(110)을 노출시키는 콘택홀(125a) 을 형성한다. 상기 콘택홀(125a)을 통하여 상기 반도체층(110)과 연결되도록 구리막 또는 몰리브덴 합금막으로 제 4 금속막(130a)을 형성하고, 상기 제 4 금속막(130a) 상에 몰리브덴 합금막 또는 구리막으로 제 5 금속막(130b)을 형성한다. 상기 제 5 금속막(130b) 상의 소스/드레인 전극 예정영역에 포토레지스트 패턴(200)을 형성한다.
이때, 상기 제 4 금속막(130a)과 상기 제 5 금속막(130b)은 서로 다른 금속막인 것이 바람직하고, 도면에 도시되지 않았지만 상기 제 5 금속막(130b) 상에 제 6 금속막을 더 포함할 수 있다. 상기 제 6 금속막은 구리막 또는 몰리브덴 합금막이지만, 제 5 금속막(130b)과 서로 다르다. 상기 몰리브덴 합금막은 티타늄(Ti), 탄탈륨(Ta), 크롬(Cr), 니켈(Ni), 네오디늄(Nd) 및 인듐(In)으로 이루어진 군에서 선택되는 1종 또는 2종 이상을 포함한다.
도 4를 참조하면, 상기 제 4 및 제 5 금속막(130a, 130b)을 상기 식각액 조성물로 식각하여 소스/드레인 전극(130)을 형성하고, 이로써 박막트랜지스터를 완성한다.
본 명세서에서는 탑게이트 박막트랜지스터의 제조방법을 설명하였지만, 이에 한정되지 않고, 바텀 게이트 박막트랜지스터의 제조방법도 해당된다. 또한, 본 발명의 박막트랜지스터의 제조방법은 액정표시장치, 유기전계발광표시장치 등의 평판표시장치의 제조방법에 사용될 수 있다.
Ⅱ. 식각액 조성물
본 발명에 따른 구리-몰리브덴 합금막 식각액 조성물은 과산화수소수 5.0 내지 30.0중량%, 유기산 0.5 내지 5.0중량%, 질소원자를 포함하는 첨가제 0.2 내지 4.0중량%, 황산염을 포함하는 화합물 0.1 내지 5중량%, 플루오르 화합물 0.01 내지 0.2중량%, 및 물 잔량을 포함한다.
상기 과산화수소수 및 유기산은 구리막과 몰리브덴 합금막을 식각하는 주성분이며, 반도체 공정용의 순도를 가져 금속 불순물이 ppb 수준 이하인 것을 사용하는 것이 바람직하다.
상기 과산화수소수는 조성물 총 중량에 대하여, 5.0 내지 30.0중량%로 포함된다. 상술한 범위로 포함되면, 적절한 식각 속도를 구현할 수 있다. 이로 인해, 식각 잔사 및 식각불량의 발생을 방지할 수 있고, 시디로스(CD loss)가 줄어들고, 공정조절이 용이한 이점이 있다.
상기 유기산은 본 발명에 따른 식각액 조성물의 pH를 조절하여 구리의 식각 속도 및 몰리브덴 합금막의 식각 속도를 조절하는 역할을 한다. 그리고 상기 유기산을 첨가한 식각액 조성물의 적절한 pH는 0.5 내지 4.5 정도이다.
상기 유기산으로는 다양한 종류가 가능하며, 바람직하게는 아세트산(acetic acid), 부탄산(butanoic acid), 시트르산(citric acid), 포름산(formic acid), 글루콘산(gluconic acid), 글리콜산(glycolic acid), 말론산(malonic acid) 및 펜탄산(pentanoic acid) 중에서 선택되는 1종 또는 2종 이상을 사용할 수 있다.
상기 유기산은 조성물 총 중량에 대하여, 0.5 내지 5.0중량%로 포함된다. 상술한 범위로 포함되면, 본 발명의 식각액 조성물의 pH가 적당하여, 적절한 식각 속도를 구현할 수 있어 공정 조절이 용이한 이점이 있다.
상기 질소원자를 포함하는 첨가제는 수용성 시클릭 아민 화합물로서, 구리-몰리브덴 합금막의 식각 속도를 조절하며 패턴의 시디로스(CD Loss)를 줄여주어 공정상의 마진을 높이는 역할을 한다. 상기 질소 원자를 포함하는 첨가제의 역할은 매우 중요하여 만약 본 발명에 따른 식각액 조성물에 첨가되지 않으면, 식각 속도의 조절도 어려울 뿐만 아니라 원하는 패턴의 폭을 얻을 수 없어 불량이 발생할 확률이 크고 공정 마진이 적어 양산시 문제점이 생길 소지가 다분하다.
상기 질소 원자를 포함하는 첨가제로는 다양한 종류가 가능하며, 아미노테트라졸(aminotetrazole), 이미다졸(imidazole), 인돌(indole), 푸린(purine), 피라졸(pyrazole), 피리딘(pyridine), 피리미딘(pyrimidine), 피롤 pyrrole), 피롤리딘(pyrrolidine) 및 피롤린(pyrroline) 중에서 선택되는 1종 또는 2종 이상의 수용성 시클릭 아민 화합물(cyclic amine compound)을 사용하는 것이 바람직하다.
상기 첨가제는 조성물 총 중량에 대하여, 0.2 내지 4.0중량%로 포함된다. 상술한 범위로 포함되면, 적당한 식각속도를 구현할 수 있고, 시디 로스가 줄어드는 이점이 있다.
상기 황산염은 테이퍼 프로파일을 양호하게 만들어주는 성분이다. 만약 황산염이 존재치 않으면 식각 프로파일이 불량하게 될 수 있다.
상기 황산염으로는 다양한 종류가 가능하며, 황산에서 수소가 알칼리 금속 혹은 알칼리 토금속으로 하나, 두개 또는 세개 치환된 염에서 선택되는 것을 사용하는 것이 바람직하다. 상기 황산염은 황화나트륨(sodium sulfate), 황화칼륨(potassium sulfate), 및 황화암모늄(ammonium sulfate) 중에서 선택되는 1종 또는 2종 이상을 이용할 수 있다.
상기 황산염은 조성물 총 중량에 대하여, 0.1 내지 5중량%로 포함된다. 상술한 범위로 포함되면, 식각프로파일이 우수한 이점이 있다.
상기 플루오르 화합물은 본 발명에 따른 식각액 조성물에서 가장 중요한 성분으로 구리막과 몰리브덴 합금막을 동시에 식각하는 식각액에서 필연적으로 발생하게 되는 잔사를 제거하여 주는 역할을 한다.
구리는 일반적으로 낮은 pH(2 내지 4)에서 가장 식각이 잘 되는 것으로 알려져 있는 반면에 몰리브덴 합금은 약산이나 거의 중성에 가까운 pH(5 내지 7)에서 식각이 가장 원활하게 일어난다고 밝혀져 있다. 즉, 구리막과 몰리브덴 합금막을 동시에 식각하기 위해서는 필연적으로 구리막 또는 몰리브덴 합금막 중 하나에 초점을 맞추어야 하는 것이다. 이때 두께가 두꺼운 층에 초점을 맞추게 되는데, 일반적으로는 구리막의 두께가 훨씬 두껍게 되므로 pH는 낮은 상태를 갖게 된다. 2 내지 4 정도의 pH를 가지는 식각액 조성물은 구리막을 원활하게 식각하면서 비록 식각속도가 느리긴 하지만 몰리브덴 합금막의 식각도 어느 정도 가능하다. 하지만, 몰리브덴 합금막의 특성으로 인하여 필연적으로 작은 입자 형태의 잔사(Residue)를 발생시키게 된다. 이렇게 잔사가 발생하여 유리 기판 혹은 하부막에 남게 되면 전기적으로 쇼트가 일어나거나 휘도를 떨어뜨리는 주요 원인이 된다. 잔사를 제거하기 위해 필수적으로 식각액 조성물에 첨가되어야 하는 것이 바로 플루오르 화합물이다. 플루오르 화합물은 유리 기판이나 실리콘 막을 식각하는 단점이 있지만 매우 적은 농도로 포함된다면 식각을 막을 수 있다.
상기 플루오르 화합물로는 다양한 종류가 사용 가능하며, 불화암모늄(ammonium fluoride), 불화나트륨(sodium fluoride), 불화칼륨(potassium fluoride), 중불화암모늄(ammonium bifluoride), 중불화나트륨(sodium bifluoride) 및 중불화칼륨(potassium bifluoride)으로 이루어진 군에서 선택되는 1종 또는 2종 이상을 사용하는 것이 바람직하다.
상기 플루오르 화합물은 조성물 총 중량에 대하여, 0.01 내지 0.2중량% 포함된다. 상술한 범위로 포함되면, 유리 기판이나 실리콘 막의 식각이 일어나지 않으며, 몰리브덴 합금막의 잔사를 충분히 제거할 수 있는 이점이 있다.
본 발명의 식각액 조성물은 필요에 따라 통상적인 다른 첨가제를 더 첨가할 수 있다. 첨가될 수 있는 다른 첨가제의 예로서, 특별히 한정되지는 않지만, 일반적으로 계면 활성제, 금속이온 봉쇄제 및 부식 방지제 등을 사용할 수 있다.
여기서, 상기 계면 활성제는 표면장력을 저하시켜 식각의 균일성을 증가시키기 위해 첨가될 수 있으며, 이러한 계면활성제로서 식각액 조성물에 견딜 수 있고 상용성이 있는 형태의 계면활성제가 바람직하다. 예컨대 임의의 음이온성, 양이온성, 양쪽 이온성 또는 비이온성 계면 활성제 등을 들 수 있다. 또한, 바람직하게 는, 계면활성제로서 불소계 계면활성제를 첨가할 수 있다.
상기 물은 특별히 한정되는 것은 아니나, 탈이온수가 바람직하다. 더욱 바람직하게는 물의 비저항 값(즉, 물속에 이온이 제거된 정도)이 18㏁/㎝이상인 탈이온수를 사용하는 것이다.
상기 과산화수소수, 유기산, 질소원자를 포함하는 첨가제, 황산염을 포함하는 화합물 및 플루오르 화합물은 통상적으로 공지된 방법에 의해서 제조 가능하고, 반도체 공정용의 순도를 가지는 것이 바람직하다.
이하에서는 도면을 참조하여 본 발명에 따른 실시예 1 내지 실시예 6을 구체적으로 설명하기로 한다.
실시예 1 내지 실시예 6: 식각액 조성물의 제조
표 1에 제시된 H2O2, 글리콜산, 이미다졸, 황화칼륨, 불화암모늄, 및 탈이온수를 제시된 조성비로 식각액 조성물을 제조하였다.
H2O2 글리콜산 이미다졸 황화칼륨 불화암모늄 탈이온수
실시예 1 10 2 1 0.5 0.05 잔량
실시예 2 10 5 1 0.5 0.1 잔량
실시예 3 15 0.5 0.2 2 0.01 잔량
실시예 4 18 1 1 0.2 0.01 잔량
실시예 5 25 2 2 1 0.1 잔량
실시예 6 28 2 4 1 0.1 잔량
시험예 1: 식각특성 평가
본 발명에 따른 실시예 1 내지 실시예 6의 식각액 조성물로 식각공정을 수행하고, 그 결과를 표 2에 나타내었다. 식각공정 시 식각액 조성물의 온도는 약 30℃ 내외로 진행하였다.
식각속도(Å/sec)
Cu 단일막 Cu/Mo 이중막
Cu Mo
실시예 1 70 70 5
실시예 2 80 80 7
실시예 3 130 130 5
실시예 4 100 100 7
실시예 5 45 45 13
실시예 6 35 35 15
측정된 식각 속도는 표 2에서 볼 수 있는 바와 같이, 구리층이 약 77Å/sec, 몰리브덴 합금막이 약 9Å/sec이다.
도 5 내지 도 7은 실시예 1에 따른 식각액 조성물로 식각한 구리-몰리브덴 합금막의 식각 프로파일을 나타내고 있으며, 도 7은 실시예 1에 따른 식각액 조성물로 구리-몰리브덴 합금막을 식각 한 후 식각 잔사가 남지 않는 결과를 나타내었다.
도 5 내지 도 7은 이러한 공정에 의하여 식각된 구리-몰리브덴 합금막의 프로파일을 단면 SEM(Hitachi사 제품, 모델명 S-4700)을 사용하여 검사한 사진이다. 도 5 내지 도 7을 참조하면, 구리-몰리브덴 합금막의 우수한 테이퍼 프로파일과 패턴의 직선성을 나타내 주고 있다. 특히, 도 7을 통해서 식각 후 잔사가 전혀 남지 않음을 확인할 수 있다.
도 1 내지 도 4는 박막트랜지스터의 제조방법을 나타낸 단면도들이다.
도 5 및 도 6은 본 발명의 실시예 1에 따른 식각액 조성물을 이용하여 구리- 몰리브덴합금막을 식각한 식각 프로파일을 관찰한 주사전자현미경 사진이고,
도 7은 본 발명의 실시예 1에 따른 식각액 조성물을 이용하여 구리- 몰리브덴합금막을 식각한 후, 식각 잔사 발생 여부를 관찰한 전자주사현미경 사진이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 기판 105: 버퍼층
110: 반도체층 115: 게이트 절연막
120a: 제 1 금속막 120b: 제 2 금속막
120: 게이트 전극 125: 층간절연막
125a: 콘택홀 130a: 제 4 금속막
130b: 제 5 금속막 130: 소스/드레인 전극
200: 포토레지스트 패턴

Claims (17)

  1. 반도체층, 게이트 절연막, 구리와 몰리브덴을 포함하는 게이트 전극, 층간절연막, 및 구리와 몰리브덴을 포함하는 소스/드레인 전극을 포함하는 박막트랜지스터에 있어서,
    상기 게이트 전극 및 소스/드레인 전극을
    조성물의 총 중량에 대해,
    과산화수소 5 내지 30중량%;
    유기산 0.5 내지 5중량%;
    질소원자를 포함하는 첨가제 0.2 내지 4중량%;
    황산염 0.1 내지 5중량%;
    플루오르 화합물 0.01 내지 0.2중량%; 및
    물 잔량을 포함하는 것을 특징으로 하는 구리-몰리브덴 합금막의 식각액 조성물을 이용하여 형성하는 것
    을 특징으로 하는 박막트랜지스터의 제조방법.
  2. 청구항 1에 있어서,
    상기 유기산은 아세트산(acetic acid), 부탄산(butanoic acid), 시트르산(citric acid), 포름산(formic acid), 글루콘산(gluconic acid), 글리콜 산(glycolic acid), 말론산(malonic acid) 및 펜탄산(pentanoic acid)으로 이루어진 군에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 박막트랜지스터의 제조방법.
  3. 청구항 1에 있어서,
    상기 질소원자를 포함하는 첨가제는 수용성 시클릭 아민 화합물(cyclic amine compound)인 것을 특징으로 하는 박막트랜지스터의 제조방법.
  4. 청구항 3에 있어서,
    상기 질소원자를 포함하는 첨가제는 아미노테트라졸(aminotetrazole), 이미다졸(imidazole), 인돌(indole), 푸린(purine), 피라졸(pyrazole), 피리딘(pyridine), 피리미딘(pyrimidine), 피롤(pyrrole), 피롤리딘(pyrrolidine) 및 피롤린(pyrroline)으로 이루어진 군에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 박막트랜지스터의 제조방법.
  5. 청구항 1에 있어서,
    상기 황산염은 황화나트륨(sodium sulfate), 황화칼륨(potassium sulfate), 및 황화암모늄(ammonium sulfate)으로 이루어진 군에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 박막트랜지스터의 제조방법.
  6. 청구항 1에 있어서,
    상기 플루오르 화합물은 불화암모늄(ammonium fluoride), 불화나트륨(sodium fluoride), 불화칼륨(potassium fluoride), 중불화암모늄(ammonium bifluoride), 중불화나트륨(sodium bifluoride) 및 중불화칼륨(potassium bifluoride)으로 이루어진 군에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 박막트랜지스터의 제조방법.
  7. 청구항 1에 있어서,
    상기 물은 탈이온수인 것을 특징으로 하는 박막트랜지스터의 제조방법.
  8. 청구항 1에 있어서,
    상기 게이트 전극 및 소스/드레인 전극을 형성하는 방법은,
    기판 상에 구리막 또는 몰리브덴 합금막인 제 1 금속막을 형성하는 단계와;
    상기 제 1 금속막 상에 상기 제 1 금속막과 서로 다르고 구리막 또는 몰리브덴 합금막인 제 2 금속막을 형성하는 단계와;
    상기 제 2 금속막 상에 선택적으로 포토레지스트를 남기는 단계와;
    상기 식각액 조성물을 사용하여 상기 제 1 및 제 2 금속막을 일괄 식각하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  9. 청구항 1에 있어서,
    상기 박막트랜지스터의 제조방법은 평판표시장치의 제조방법에 이용되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  10. 청구항 9에 있어서,
    상기 평판표시장치는 액정표시장치 또는 유기전계발광표시장치인 것을 특징으로 하는 박막트랜지스터의 제조방법.
  11. 조성물의 총 중량에 대해,
    과산화수소 5 내지 30중량%;
    유기산 0.5 내지 5중량%;
    질소원자를 포함하는 첨가제 0.2 내지 4중량%;
    황산염 0.1 내지 5중량%;
    플루오르 화합물 0.01 내지 0.2중량%; 및
    물 잔량을 포함하는 것을 특징으로 하는 구리-몰리브덴 합금막의 식각액 조성물.
  12. 청구항 11에 있어서,
    상기 유기산은 아세트산(acetic acid), 부탄산(butanoic acid), 시트르산(citric acid), 포름산(formic acid), 글루콘산(gluconic acid), 글리콜산(glycolic acid), 말론산(malonic acid) 및 펜탄산(pentanoic acid) 중에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 구리-몰리브덴 합금막의 식각액 조성물.
  13. 청구항 11에 있어서,
    상기 질소원자를 포함하는 첨가제는 수용성 시클릭 아민 화합물(cyclic amine compound)인 것을 특징으로 하는 구리-몰리브덴 합금막의 식각액 조성물.
  14. 청구항 13에 있어서,
    상기 질소원자를 포함하는 첨가제는 아미노테트라졸(aminotetrazole), 이미다졸(imidazole), 인돌(indole), 푸린(purine), 피라졸(pyrazole), 피리딘(pyridine), 피리미딘(pyrimidine), 피롤(pyrrole), 피롤리딘(pyrrolidine) 및 피롤린(pyrroline)으로 이루어진 군에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 구리-몰리브덴 합금막의 식각액 조성물.
  15. 청구항 11에 있어서,
    상기 황산염은 황화나트륨(sodium sulfate), 황화칼륨(potassium sulfate), 및 황화암모늄(ammonium sulfate)으로 이루어진 군에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 구리-몰리브덴 합금막의 식각액 조성물.
  16. 청구항 11에 있어서,
    상기 플루오르 화합물은 불화암모늄(ammonium fluoride), 불화나트륨(sodium fluoride), 불화칼륨(potassium fluoride), 중불화암모늄(ammonium bifluoride), 중불화나트륨(sodium bifluoride) 및 중불화칼륨(potassium bifluoride)으로 이루어진 군에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 구리-몰리브덴 합금막의 식각액 조성물.
  17. 청구항 11에 있어서,
    상기 물은 탈이온수인 것을 특징으로 하는 구리-몰리브덴 합금막의 식각액 조성물.
KR1020080012122A 2008-02-11 2008-02-11 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물 KR101348046B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080012122A KR101348046B1 (ko) 2008-02-11 2008-02-11 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080012122A KR101348046B1 (ko) 2008-02-11 2008-02-11 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물

Publications (2)

Publication Number Publication Date
KR20090086694A true KR20090086694A (ko) 2009-08-14
KR101348046B1 KR101348046B1 (ko) 2014-01-07

Family

ID=41205938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080012122A KR101348046B1 (ko) 2008-02-11 2008-02-11 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물

Country Status (1)

Country Link
KR (1) KR101348046B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110030745A (ko) * 2009-09-18 2011-03-24 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20110056128A (ko) * 2009-11-20 2011-05-26 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20120094575A (ko) * 2011-02-17 2012-08-27 삼성전자주식회사 표시 기판 및 이의 제조 방법
US8894876B2 (en) 2010-04-20 2014-11-25 Samsung Display Co., Ltd. Etchant for electrode and method of fabricating thin film transistor array panel using the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459271B1 (ko) * 2002-04-26 2004-12-03 엘지.필립스 엘시디 주식회사 구리 단일막 또는 구리 몰리브덴막의 식각용액 및 그식각방법
KR100480797B1 (ko) * 2002-07-26 2005-04-07 엘지.필립스 엘시디 주식회사 구리 몰리브덴막의 식각속도를 개선한 식각용액 및 그식각방법
KR100708970B1 (ko) * 2004-12-09 2007-04-18 주식회사 엘지화학 구리 몰리브덴 배선용 식각 용액 조성물
KR101174767B1 (ko) * 2005-03-10 2012-08-17 솔브레인 주식회사 금속배선 식각용액을 이용한 액정표시장치의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110030745A (ko) * 2009-09-18 2011-03-24 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20110056128A (ko) * 2009-11-20 2011-05-26 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
US8894876B2 (en) 2010-04-20 2014-11-25 Samsung Display Co., Ltd. Etchant for electrode and method of fabricating thin film transistor array panel using the same
KR20120094575A (ko) * 2011-02-17 2012-08-27 삼성전자주식회사 표시 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
KR101348046B1 (ko) 2014-01-07

Similar Documents

Publication Publication Date Title
KR101346976B1 (ko) 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물
KR100505328B1 (ko) 구리 몰리브덴막에서 몰리브덴 잔사를 제거할 수 있는식각용액 및 그 식각 방법
KR101960342B1 (ko) 식각액 조성물, 이를 이용한 배선 형성 방법 및 어레이 기판의 제조 방법
KR101529733B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20070055259A (ko) 구리 몰리브덴합금막의 식각용액 및 그 식각방법
KR100480797B1 (ko) 구리 몰리브덴막의 식각속도를 개선한 식각용액 및 그식각방법
KR101586500B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101475954B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR20140084417A (ko) 박막 트랜지스터의 채널 형성용 식각액 조성물 및 채널 형성 방법
KR101348046B1 (ko) 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물
KR101939385B1 (ko) 박막 트랜지스터의 어레이 형성 방법
KR20090079436A (ko) 액정표시장치용 어레이 기판의 제조 방법
KR101586865B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR102091847B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20140086665A (ko) 구리계 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR101346917B1 (ko) 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물
KR100459271B1 (ko) 구리 단일막 또는 구리 몰리브덴막의 식각용액 및 그식각방법
KR101560000B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101539765B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR102028578B1 (ko) 박막 트랜지스터의 어레이 형성 방법
KR20140060679A (ko) 액정표시장치용 어레이 기판의 제조방법
KR101300971B1 (ko) 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물
KR101271349B1 (ko) 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물
KR101362643B1 (ko) 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물
KR101608088B1 (ko) 액정표시장치용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160922

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190909

Year of fee payment: 7