KR101586865B1 - 액정표시장치용 어레이 기판의 제조방법 - Google Patents

액정표시장치용 어레이 기판의 제조방법 Download PDF

Info

Publication number
KR101586865B1
KR101586865B1 KR1020090077211A KR20090077211A KR101586865B1 KR 101586865 B1 KR101586865 B1 KR 101586865B1 KR 1020090077211 A KR1020090077211 A KR 1020090077211A KR 20090077211 A KR20090077211 A KR 20090077211A KR 101586865 B1 KR101586865 B1 KR 101586865B1
Authority
KR
South Korea
Prior art keywords
copper
metal film
based metal
forming
weight
Prior art date
Application number
KR1020090077211A
Other languages
English (en)
Other versions
KR20110019605A (ko
Inventor
이현규
이우람
정경섭
최용석
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to KR1020090077211A priority Critical patent/KR101586865B1/ko
Priority to PCT/KR2010/005484 priority patent/WO2011021860A2/en
Priority to CN201080037314.9A priority patent/CN102576170B/zh
Priority to TW099127987A priority patent/TWI524428B/zh
Publication of KR20110019605A publication Critical patent/KR20110019605A/ko
Application granted granted Critical
Publication of KR101586865B1 publication Critical patent/KR101586865B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/18Acidic compositions for etching copper or alloys thereof
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 a)기판 상에 게이트 배선을 형성하는 단계; b)상기 게이트 배선을 포함한 기판 상에 게이트 절연층을 형성하는 단계; c)상기 게이트 절연층 상에 반도체층을 형성하는 단계; d)상기 반도체층 상에 소스 및 드레인 전극을 형성하는 단계; 및 e)상기 드레인 전극에 연결된 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법에 있어서, 상기 a)단계는 기판 상에 구리계 금속막을 형성하고 상기 구리계 금속막을 식각액 조성물로 식각하여 게이트 배선을 형성하는 단계를 포함하고, 상기 d)단계는 반도체층 상에 구리계 금속막을 형성하고 상기 구리계 금속막을 식각액 조성물로 식각하여 소스 및 드레인 전극을 형성하는 단계를 포함하며, 상기 식각액 조성물은, 조성물 총 중량에 대하여, A)과산화수소(H2O2) 5 내지 25 중량%, B)함불소 화합물 0.01 내지 1.0 중량%, C)아졸화합물 0.1 내지 5 중량%, D)포스폰산 유도체 및 그의 염으로부터 선택되는 1종 이상의 화합물 0.1 내지 10.0 중량% 및 E)잔량의 물을 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법에 관한 것이다.
구리막, 식각액, 액정표시장치, 게이트, 소스, 드레인

Description

액정표시장치용 어레이 기판의 제조방법{MANUFACTURING METHOD OF AN ARRAY SUBSTRATE FOR LIQUID CRYSTAL DISPLAY}
본 발명은 액정표시장치용 어레이 기판의 제조방법, 구리계 금속막의 식각액 조성물, 및 상기 식각액 조성물을 사용하는 구리계 금속막의 식각방법에 관한 것이다.
반도체 장치에서 기판 위에 금속 배선을 형성하는 과정은 통상적으로 스퍼터링 등에 의한 금속막 형성공정, 포토레지스트 도포, 노광 및 현상에 의한 선택적인 영역에서의 포토레지스트 형성공정, 및 식각공정에 의한 단계로 구성되고, 개별적인 단위 공정 전후의 세정 공정 등을 포함한다. 이러한 식각공정은 포토레지스트를 마스크로 하여 선택적인 영역에 금속막을 남기는 공정을 의미하며, 통상적으로 플라즈마 등을 이용한 건식식각 또는 식각액 조성물을 이용하는 습식식각이 사용된다.
이러한 반도체 장치에서, 최근 금속배선의 저항이 주요한 관심사로 떠오르고 있다. 왜냐하면 TFT-LCD(thin film transistor-liquid crystal display)에 있어서 RC 신호지연 문제를 해결하는 것이 패널크기 증가와 고해상도 실현에 관건이 되 는데, 저항이 RC 신호지연을 유발하는 주요한 인자이기 때문이다. 따라서, TFT-LCD의 대형화에 필수적으로 요구되는 RC 신호지연의 감소를 실현하기 위해서는, 저저항의 물질을 개발하는 것이 필수적이다.
종래에 주로 사용되었던 크롬(Cr, 비저항: 12.7 ×10-8Ωm), 몰리브덴(Mo, 비저항: 5×10-8Ωm), 알루미늄(Al, 비저항: 2.65 ×10-8Ωm) 및 이들의 합금은 저항이 크기 때문에 대형 TFT LCD에 사용되는 게이트 및 데이터 배선 등으로 이용하기 어렵다. 따라서, 저저항 금속막으로서 구리막 및 구리 몰리브덴막 등의 구리계 금속막과 그에 대한 식각액 조성물이 주목을 받고 있다. 그런데, 현재까지 알려진 구리계 식각액 조성물들은 사용자가 요구하는 성능을 충족시키지 못하고 있기 때문에 성능 향상을 위한 연구개발이 요구되고 있다.
본 발명은 식각시 직선성이 우수한 테이퍼프로파일이 형성되고, 금속막의 잔사가 남지 않는 구리계 금속막의 식각액 조성물을 제공하는 것을 목적으로 한다.
또한, 본 발명은 게이트 전극과 게이트 배선 및 소스/드레인 전극과 데이터 배선의 일괄 식각이 가능한 구리계 금속막의 식각액 조성물을 제공하는 것을 목적으로 한다.
또한, 본 발명은 상기 식각액 조성물을 사용하는 구리계 금속막의 식각방법 및 액정표시장치용 어레이 기판의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 조성물 총중량에 대하여, A)과산화수소(H2O2) 5 내지 25 중량%, B)함불소 화합물 0.01 내지 1.0 중량%, C)아졸화합물 0.1 내지 5 중량%, D)포스폰산 유도체 및 그의 염으로부터 선택되는 1종 이상의 화합물 0.1 내지 10.0 중량%, 및 E)잔량의 물을 포함하는 구리계 금속막의 식각액 조성물을 제공한다.
또한, 본 발명은 Ⅰ)기판 상에 구리계 금속막을 형성하는 단계; Ⅱ)상기 구리계 금속막 상에 선택적으로 광반응 물질을 남기는 단계; 및 Ⅲ)본 발명의 식각액 조성물을 사용하여 상기 구리계 금속막을 식각하는 단계를 포함하는 구리계 금속막의 식각방법을 제공한다.
또한, 본 발명은 a)기판 상에 게이트 배선을 형성하는 단계; b)상기 게이 트 배선을 포함한 기판 상에 게이트 절연층을 형성하는 단계; c)상기 게이트 절연층 상에 반도체층을 형성하는 단계; d)상기 반도체층 상에 소스 및 드레인 전극을 형성하는 단계; 및 e)상기 드레인 전극에 연결된 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법에 있어서, 상기 a)단계는 기판 상에 구리계 금속막을 형성하고 상기 구리계 금속막을 본 발명의 식각액 조성물로 식각하여 게이트 배선을 형성하는 단계를 포함하고, 상기 d)단계는 반도체층 상에 구리계 금속막을 형성하고 상기 구리계 금속막을 본 발명의 식각액 조성물로 식각하여 소스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법을 제공한다.
또한, 본 발명은 본 발명의 식각액 조성물을 사용하여 식각된 게이트 배선 및 소스/드레인 전극 중 하나 이상을 포함하는 액정표시장치용 어레이 기판을 제공한다.
본 발명의 식각액 조성물은 구리계 금속막을 식각할 때, 직선성이 우수한 테이퍼프로파일을 구현하며, 잔사를 발생시키지 않으므로 전기적인 쇼트나 배선의 불량, 휘도의 감소 등의 문제로부터 자유롭다.
또한, 본 발명의 식각액 조성물은 액정표시장치용 어레이 기판을 제조시, 게이트 전극과 게이트 배선 및 소스/드레인과 데이터 배선을 일괄 식각할 수 있어, 식각공정을 단순화시키며 공정수율을 극대화시킨다.
따라서, 본 발명의 식각액 조성물은 대화면, 고휘도의 회로가 구현되는 액 정표시장치용 어레이 기판의 제조시에 매우 유용하게 사용될 수 있다.
본 발명은, A)과산화수소(H2O2) 5 내지 25 중량%, B)불소 화합물 0.01 내지 1.0 중량%, C)아졸화합물 0.1 내지 5 중량%, D)포스폰산 유도체 및 그의 염으로부터 선택되는 1종 이상의 화합물 0.1 내지 10.0 중량% 및 E)잔량의 물을 포함하는 구리계 금속막의 식각액 조성물에 관한 것이다.
본 발명에서 구리계 금속막은 막의 구성성분 중에 구리가 포함되는 것으로서, 단일막 및 이중막 등의 다층막을 포함하는 개념이다. 예컨대, 구리 또는 구리 합금의 단일막, 다층막으로서 구리 몰리브덴막, 구리 몰리브덴 합금막 등이 포함된다. 상기 구리 몰리브덴막은 몰리브덴층과 상기 몰리브덴층 상에 형성된 구리층을 포함하는 것을 의미하며, 상기 구리 몰리브덴 합금막은 몰리브덴 합금층과 상기 몰리브덴 합금층 상에 형성된 구리층을 포함하는 것을 의미한다. 또한, 상기 몰리브덴 합금층은 예컨대, 티타늄(Ti), 탄탈륨(Ta), 크롬(Cr), 니켈(Ni), 네오디늄(Nd), 및 인듐(In) 등으로 이루어진 군에서 선택되는 하나 이상과 몰리브덴의 합금을 의미한다.
본 발명의 식각액 조성물에 포함되는 A)과산화수소(H2O2)는 구리계 금속막을 식각하는 주성분이며, 함량은 조성물 총중량에 대하여 5 내지 25 중량%이다. 상기 A)과산화수소의 함량이 5 중량% 미만이면, 구리계 금속의 식각이 되지 안되거나 식각속도가 아주 느려지며, 25 중량%를 초과하면 식각속도가 전체적으로 빨라지기 때문에 공정 컨트롤이 어렵다.
본 발명의 식각액 조성물에 포함되는 B)함불소 화합물은 물에 해리되어 플루오르 이온을 낼 수 있는 화합물을 의미한다. 상기 B)함불소 화합물은 구리막과 몰리브덴막을 동시에 식각하는 용액에서 필연적으로 발생하는 잔사를 제거하여 주는 역할을 한다. 상기 B)함불소 화합물의 함량은 조성물 총중량에 대하여 0.01 내지 1.0 중량%이다. 상기 B)함불소 화합물의 함량이 0.01 중량% 미만인 경우, 식각 잔사가 발생될 수 있으며, 1.0 중량%를 초과하는 경우에는 유리 기판 식각율이 크게 발생 되는 문제가 있다.
상기 B)함불소 화합물은 이 분야에서 사용되는 물질로서 용액 내에서 플루오르 이온 혹은 다원자 플루오르 이온으로 해리될 수 있는 것이라면 특별히 한정되지 않으나, 불화암모늄(ammonium fluoride: NH4F), 불화나트륨(sodium fluoride: NaF), 불화칼륨(potassium fluoride: KF), 중불화암모늄(ammonium bifluoride: NH4FHF), 중불화나트륨(sodium bifluoride: NaFHF) 및 중불화칼륨(potassium bifluoride: KFHF) 등으로 이루어진 군으로부터 선택되는 1종 또는 2종 이상인 것이 바람직하다.
본 발명의 식각액 조성물에 포함되는 C)아졸화합물은 구리계 금속의 식각 속도를 조절하며 패턴의 시디로스(CD Loss)를 줄여주어 공정상의 마진을 높이는 역할을 한다. 상기 C)아졸화합물의 함량은 조성물 총 중량에 대하여, 0.1 내지 5 중량%이다. 상기 C)아졸화합물의 함량이 0.1 중량% 미만인 경우, 식각 속도가 빠르게 되어 시디로스가 너무 크게 발생될 수 있으며, 5 중량%를 초과하는 경우, 구리의 식각속도가 느려지고 몰리브덴 또는 몰리브덴 합금의 식각 속도가 빨라지기 때문에 몰리브덴 또는 몰리브덴 합금이 과식각되어 언더컷이 발생 될 수 있다.
상기 C)아졸화합물로는 예컨대, 아미노테트라졸(aminotetrazole), 벤조트리아졸 (benzotriazole), 톨리트리아졸(tolytriazole), 피라졸(pyrazole), 피롤(pyrrole), 이미다졸, 2-메틸이미다졸, 2-에틸이미다졸, 2-프로필이미다졸, 2-아미노이미다졸, 4-메틸이미다졸, 4-에틸이미다졸, 4-프로필이미다졸 등을 들 수 있으며, 이들은 1종 단독으로 또는 2종 이상이 함께 사용될 수 있다.
본 발명의 식각액 조성물에 포함되는 D)포스폰산 유도체 및 그의 염으로부터 선택되는 1종 이상의 화합물은 구리막을 식각할 때 식각액에 용해되는 구리 이온을 킬레이팅하여 구리이온의 활동도를 억제함으로써 과산화수소의 분해 반응을 억제한다. 이렇게 구리이온의 활동도를 낮추게 되면 식각액을 사용하는 동안 안정적으로 공정을 진행 할 수 있다. 상기 D)포스폰산 유도체 및 그의 염으로부터 선택되는 1종 이상의 화합물의 함량은 조성물 총 중량에 대하여 0.1 내지 10.0 중량%이다. 상기 D)포스폰산 유도체 및 그의 염으로부터 선택되는 1종 이상의 화합물의 함량이 0.1 중량% 미만인 경우, 식각 균일성이 저하되고 과산화수소의 분해가 가속화 되는 문제가 발생하며, 10.0 중량%를 초과하면 식각속도가 너무 빨라지는 문제가 발생한다.
상기 D)포스폰산 유도체 및 그의 염으로부터 선택되는 1종 이상의 화합물에 있어서, 포스폰산 유도체의 대표적인 예로는 1-히드록시에틸리덴-1,1-디포스포닉산(HEDP: 1-hydroxyethylidene-1,1-diphosphonic acid)을 들 수 있으며, 포스폰산 유도체 염의 대표적인 예로는 1-히드록시에틸리덴-1,1-디포스포닉산의 나트륨 또는 칼륨염을 들 수 있다.
본 발명의 식각액 조성물에 포함되는 E)물은 특별히 한정되는 것은 아니나, 탈이온수가 바람직하다. 더욱 바람직하게는 물의 비저항 값(즉, 물속에 이온이 제거된 정도)이 18㏁/㎝이상인 탈이온수를 사용하는 것이 좋다.
본 발명의 식각액 조성물은 계면활성제를 더 포함할 수 있다. 상기 계면활성제는 표면장력을 저하시켜 식각의 균일성을 증가시키는 역할을 한다. 상기 계면활성제는 본 발명의 식각액 조성물에 견딜 수 있고, 상용성이 있는 것이라면 특별히 한정되지 않으나, 음이온성 계면활성제, 양이온성 계면활성제, 양쪽 이온성 계면활성제, 비이온성 계면활성제 및 다가알코올형 계면활성제로 이루어진 군에서 선택되는 1종 또는 2종 이상인 것이 바람직하다.
또한, 전술한 성분 이외에 통상의 첨가제를 더 첨가할 수 있으며, 첨가제로는 금속 이온 봉쇄제, 및 부식 방지제 등을 들 수 있다.
본 발명에서 사용되는 A)과산화수소(H2O2), B)함불소 화합물, C)아졸화합물, D)포스폰산 유도체 및 그의 염으로부터 선택되는 1종 이상의 화합물 및 E)물을 포함하는 식각액은 통상적으로 공지된 방법에 의해서 제조가 가능하며, 반도체 공정용의 순도를 가지는 것이 바람직하다.
본 발명의 식각액 조성물은 구리계 금속으로 이루어진 액정표시장치의 게이트 전극과 게이트 배선 및 소스/드레인 전극과 데이터 배선을 일괄 식각할 수 있다.
또한, 본 발명은,
Ⅰ)기판 상에 구리계 금속막을 형성하는 단계;
Ⅱ)상기 구리계 금속막 상에 선택적으로 광반응 물질을 남기는 단계; 및
Ⅲ)본 발명의 식각액 조성물을 사용하여 상기 구리계 금속막을 식각하는 단계를 포함하는 구리계 금속막의 식각방법에 관한 것이다.
본 발명의 식각방법에서, 상기 광반응 물질은 통상적인 포토레지스트 물질인 것이 바람직하며, 통상적인 노광 및 현상 공정에 의해 선택적으로 남겨질 수 있다.
또한, 본 발명은,
a)기판 상에 게이트 배선을 형성하는 단계;
b)상기 게이트 배선을 포함한 기판 상에 게이트 절연층을 형성하는 단계;
c)상기 게이트 절연층 상에 반도체층을 형성하는 단계;
d)상기 반도체층 상에 소스 및 드레인 전극을 형성하는 단계; 및
e)상기 드레인 전극에 연결된 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법에 있어서,
상기 a)단계는 기판 상에 구리계 금속막을 형성하고 상기 구리계 금속막을 본 발명의 식각액 조성물로 식각하여 게이트 배선을 형성하는 단계를 포함하며,
상기 d)단계는 반도체층 상에 구리계 금속막을 형성하고 상기 구리계 금속막을 본 발명의 식각액 조성물로 식각하여 소스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법에 관한 것이다.
상기 액정표시장치용 어레이 기판은 박막트랜지스터(TFT) 어레이 기판일 수 있다.
이하에서 본 발명을 실시예를 통하여 더욱 구체적으로 설명한다. 그러나, 하기의 실시예에 의하여 본 발명의 범위가 제한되는 것은 아니다.
실시예1 내지 6: 구리계 금속막의 식각액 조성물의 제조
하기 표 1에 나타낸 조성에 따라 실시예 1 내지 6의 식각액 조성물을 제조하였다.
H2O2 불화암모늄 아미노테트라졸 HEDP 탈이온수
실시예1 5 0.05 0.5 0.5 잔량
실시예2 15 0.1 0.6 1.0 잔량
실시예3 18 0.07 0.6 3.0 잔량
실시예4 20 0.5 1.0 4.0 잔량
실시예5 22 0.2 0.5 7.0 잔량
실시예6 25 0.1 1.0 9.0 잔량
*HEDP: 1-히드록시에틸리덴-1,1-디포스포닉산
시험예: 식각액 조성물의 특성평가
실시예1 내지 실시예6의 식각액 조성물을 이용하여 구리계 금속막(Cu 단일막 및 Cu/Mo-Ti 이중막)의 식각공정을 수행하였다. 식각공정 시 식각액 조성물의 온도는 약 30 ℃ 내외로 하였으나, 적정온도는 다른 공정조건과 기타 요인에 의해 필요에 따라 변경될 수 있다. 식각 시간은 식각 온도에 따라서 다를 수 있으나, 통상 30 내지 180초 정도로 진행한다. 상기 식각공정에서 식각된 구리계 금속막의 프로파일을 단면 SEM (Hitachi사 제품, 모델명 S-4700)을 사용하여 검사하였고, 결과를 하기 표2에 기재하였다.
식각속도(Å/sec)
Cu 단일막 Cu/Mo-Ti 이중막
Cu Mo
실시예1 40 ~ 60 40 ~ 60 6 ~ 8
실시예2 60 ~ 90 60 ~ 90 5 ~ 8
실시예3 20 ~ 40 20 ~ 40 4 ~ 6
실시예4 40 ~ 60 40 ~ 60 6 ~ 8
실시예5 50 ~ 80 50 ~ 80 6 ~ 8
실시예6 70 ~ 90 70 ~ 90 6 ~ 8
상기 표2의 결과로부터, 실시예1 내지 실시예6의 식각속도는 적당한 것으로 확인되었다. 또한, 도 1 및 2에서 확인할 수 있는 바와 같이, 실시예1에 따른 식각액 조성물로 식각한 구리계 금속막은 양호한 식각 프로파일을 나타내었다. 또한, 도 3에서 확인할 수 있는 바와 같이, 실시예1에 따른 식각액 조성물로 구리막계 금속막을 식각 한 경우, 식각 잔사가 남지 않았다.
따라서, 본 발명의 식각액 조성물은 구리계 금속막의 우수한 테이퍼프로파일, 패턴의 직선성, 적당한 식각 속도를 제공하며, 특히, 식각 후 잔사가 전혀 남지 않는 우수한 식각 특성을 가짐을 알 수 있다.
비교예1 내지 2: 식각액 조성물의 처리매수 평가
하기 표3에 기재된 비교예1의 식각액 조성물(종래의 식각액 조성물)과 본 발명 실시예3의 식각액 조성물을 사용하여 Cu 농도에 따른 side etch(㎛) 변화량을 측정하였다. Side Etch는 식각 후에 측정된 포토레지스트 끝단과 하부 금속 끝단 사이의 거리를 말한다. Side etch 량이 변화 하면, TFT 구동시 신호 전달 속도가 변화하게 되어 얼룩이 발생 될 수 있기 때문에, side etch 변화량은 최소화 되는 것이 바람직하다. 본 평가에서는 side etch 변화량이 ±0.1 ㎛ 인 조건이 충족되는 경우에 식각액 조성물을 식각공정에 계속 사용할 수 있는 것으로 정하고 실험을 실시하였다.
처리매수 Cu ppm 비교예 1 실시예 3
H2O2/malonic acid/NaH2PO4/iminodiacetic acid/imidazol/NH4F H2O2/NH4F /아미노테트라졸/HEDP
(25/2/1/0.5/1/0.1) 중량% (18/0.07/0.6/3) 중량%
0 0.68 0.69
400 0.65 0.69
1100 0.69 0.68
1900 0.69 0.68
2700 0.65 0.67
4000 0.63 0.66
4500 0.58 0.66
5000 0.55 0.66
6000 0.50 0.66
상기 표 3에 나타낸 바와 같이, 종래의 식각액 조성물인 비교예 1은 Cu가 4500 ppm이 용출 될 때까지 사용이 가능한 반면, 본 발명 실시예3의 식가액 조성물은 Cu가 6000 ppm이 용출될 때까지 사용 가능함을 확인할 수 있다.
도 1은 본 발명의 실시예1의 식각액 조성물을 사용하여 Cu/Mo-Ti 이중막을 식각한 후, 식각 단면을 관찰한 주사전자현미경 사진이고,
도 2는 본 발명의 실시예1의 식각액 조성물을 사용하여 Cu/Mo-Ti 이중막을 식각한 후, 전체적인 식각 프로파일을 관찰한 주사전자현미경 사진이고,
도 3은 본 발명의 실시예1의 식각액 조성물을 이용하여 Cu/Mo-Ti 이중막을 식각한 후, 식각 잔사가 남지 않음을 확인하기 위해 구리 배선 주변 표면을 관찰한 전자주사현미경 사진이다.

Claims (9)

  1. a)기판 상에 게이트 배선을 형성하는 단계;
    b)상기 게이트 배선을 포함한 기판 상에 게이트 절연층을 형성하는 단계;
    c)상기 게이트 절연층 상에 반도체층을 형성하는 단계;
    d)상기 반도체층 상에 소스 및 드레인 전극을 형성하는 단계; 및
    e)상기 드레인 전극에 연결된 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법에 있어서,
    상기 a)단계는 기판 상에 구리계 금속막을 형성하고 상기 구리계 금속막을 식각액 조성물로 식각하여 게이트 배선을 형성하는 단계를 포함하고,
    상기 d)단계는 반도체층 상에 구리계 금속막을 형성하고 상기 구리계 금속막을 식각액 조성물로 식각하여 소스 및 드레인 전극을 형성하는 단계를 포함하며,
    상기 식각액 조성물은, 조성물 총 중량에 대하여 A)과산화수소(H2O2) 5 내지 25 중량%, B)함불소 화합물 0.01 내지 1.0 중량%, C)아졸화합물 0.1 내지 5 중량%, D)포스폰산 유도체 및 그의 염으로부터 선택되는 1종 이상의 화합물 0.1 내지 10.0 중량%, 및 E)잔량의 물을 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 액정표시장치용 어레이 기판이 박막트랜지스터(TFT) 어레이 기판인 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  3. 조성물 총 중량에 대하여,
    A)과산화수소(H2O2) 5 내지 25 중량%;
    B)함불소 화합물 0.01 내지 1.0 중량%;
    C)아졸화합물 0.1 내지 5 중량%;
    D)포스폰산 유도체 및 그의 염으로부터 선택되는 1종 이상의 화합물 0.1 내지 10.0 중량%; 및
    E)잔량의 물을 포함하는 것을 특징으로 하는 구리계 금속막의 식각액 조성물.
  4. 청구항 3에 있어서,
    상기 B)함불소 화합물은 NH4FHF, KFHF, NaFHF, NH4F, KF 및 NaF으로 이루어진 군으로부터 선택되는 1종 이상의 것임을 특징으로 하는 구리계 금속막의 식각액 조성물.
  5. 청구항 3에 있어서,
    상기 C)아졸화합물은 아미노테트라졸(aminotetrazole), 벤조트리아졸 (benzotriazole), 톨리트리아졸 (tolyriazole), 피라졸(pyrazole), 피롤(pyrrole), 이미다졸, 2-메틸이미다졸, 2-에틸이미다졸, 2-프로필이미다졸, 2-아미노이미다졸, 4-메틸이미다졸, 4-에틸이미다졸, 4-프로필이미다졸로 이루어진 군으로부터 선택되는 1종 이상의 것임을 특징으로 하는 구리계 금속막의 식각액 조성물.
  6. 청구항 3에 있어서,
    상기 포스폰산 유도체 및 그의 염으로부터 선택되는 1종 이상의 화합물은 1-히드록시에틸리덴-1,1-디포스포닉산, 1-히드록시에틸리덴-1,1-디포스포닉산의 나트륨염 및 1-히드록시에틸리덴-1,1-디포스포닉산의 칼륨염으로 이루어진 군으로부터 선택되는 1종 이상의 것임을 특징으로 하는 구리계 금속막의 식각액 조성물.
  7. 청구항 3에 있어서,
    상기 구리계 금속막은 구리 또는 구리 합금의 단일막, 몰리브덴층과 상기 몰리브덴층 상에 형성된 구리층을 포함하는 구리 몰리브덴막, 또는 몰리브덴 합금층과 상기 몰리브덴 합금층 상에 형성된 구리층을 포함하는 구리 몰리브덴 합금막인 것을 특징으로 하는 구리계 금속막의 식각액 조성물.
  8. Ⅰ)기판 상에 구리계 금속막을 형성하는 단계;
    Ⅱ)상기 구리계 금속막 상에 선택적으로 광반응 물질을 남기는 단계; 및
    Ⅲ)청구항 3의 식각액 조성물을 사용하여 상기 구리계 금속막을 식각하는 단계를 포함하는 구리계 금속막의 식각방법.
  9. 삭제
KR1020090077211A 2009-08-20 2009-08-20 액정표시장치용 어레이 기판의 제조방법 KR101586865B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090077211A KR101586865B1 (ko) 2009-08-20 2009-08-20 액정표시장치용 어레이 기판의 제조방법
PCT/KR2010/005484 WO2011021860A2 (en) 2009-08-20 2010-08-19 Method of fabricating array substrate for liquid crystal display
CN201080037314.9A CN102576170B (zh) 2009-08-20 2010-08-19 制造用于液晶显示器的阵列基板的方法
TW099127987A TWI524428B (zh) 2009-08-20 2010-08-20 液晶顯示器用之陣列基板及其製造方法以及蝕刻銅系金屬層之方法及其蝕刻劑組成物

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090077211A KR101586865B1 (ko) 2009-08-20 2009-08-20 액정표시장치용 어레이 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20110019605A KR20110019605A (ko) 2011-02-28
KR101586865B1 true KR101586865B1 (ko) 2016-01-20

Family

ID=43776878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090077211A KR101586865B1 (ko) 2009-08-20 2009-08-20 액정표시장치용 어레이 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101586865B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101965904B1 (ko) * 2011-12-20 2019-08-14 동우 화인켐 주식회사 액정 표시장치용 어레이 기판 제조방법
KR101966442B1 (ko) * 2011-12-20 2019-08-14 동우 화인켐 주식회사 액정 표시장치용 어레이 기판 제조방법
KR102092351B1 (ko) * 2014-03-31 2020-03-23 동우 화인켐 주식회사 액정 표시 장치용 어레이 기판의 제조방법
KR20170011587A (ko) 2015-07-23 2017-02-02 동우 화인켐 주식회사 구리계 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR102343672B1 (ko) * 2015-08-19 2021-12-27 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100960687B1 (ko) * 2003-06-24 2010-06-01 엘지디스플레이 주식회사 구리(또는 구리합금층)를 포함하는 이중금속층을 일괄식각하기위한 식각액
KR20090079436A (ko) * 2008-01-17 2009-07-22 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조 방법

Also Published As

Publication number Publication date
KR20110019605A (ko) 2011-02-28

Similar Documents

Publication Publication Date Title
KR101586500B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101529733B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101845083B1 (ko) 액정표시장치용 어레이 기판의 제조방법
TWI524428B (zh) 液晶顯示器用之陣列基板及其製造方法以及蝕刻銅系金屬層之方法及其蝕刻劑組成物
KR101951045B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101475954B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
TWI512832B (zh) 用以製造液晶顯示裝置用之陣列基板的方法以及蝕刻銅系金屬層之方法及其蝕刻劑組成物
KR101933529B1 (ko) 구리계 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR101933528B1 (ko) 구리계 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR101586865B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101560000B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20140086665A (ko) 구리계 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR101941289B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101539765B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR20120065019A (ko) 액정 표시장치용 어레이 기판 제조방법
KR20140060679A (ko) 액정표시장치용 어레이 기판의 제조방법
KR102505196B1 (ko) 구리계 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
WO2012015088A1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101608088B1 (ko) 액정표시장치용 어레이 기판의 제조방법
TWI514479B (zh) 用以製造液晶顯示裝置用之陣列基板的方法及銅系金屬層用之蝕刻劑組成物
KR20130018531A (ko) 액정표시장치용 어레이 기판의 제조방법
KR20160112471A (ko) 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR101845084B1 (ko) 액정 표시장치용 어레이 기판 제조방법
KR101608089B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101951044B1 (ko) 액정표시장치용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191210

Year of fee payment: 5