KR20090080932A - 유기 ｅｌ 디바이스 및 그 제조 방법 - Google Patents

유기 ｅｌ 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR20090080932A
KR20090080932A KR1020097002029A KR20097002029A KR20090080932A KR 20090080932 A KR20090080932 A KR 20090080932A KR 1020097002029 A KR1020097002029 A KR 1020097002029A KR 20097002029 A KR20097002029 A KR 20097002029A KR 20090080932 A KR20090080932 A KR 20090080932A
Authority
KR
South Korea
Prior art keywords
electrode
organic
drain electrode
semiconductor
source electrode
Prior art date
Application number
KR1020097002029A
Other languages
English (en)
Other versions
KR101029666B1 (ko
Inventor
히데히로 요시다
기요타카 모리
신야 오노
케이세이 야마무로
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20090080932A publication Critical patent/KR20090080932A/ko
Application granted granted Critical
Publication of KR101029666B1 publication Critical patent/KR101029666B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

소스 전극 및 드레인 전극 및, 게이트 전극을 가지는 반도체 소자 A와, 소스 전극 및 드레인 전극, 및 상기 반도체 소자 A의 소스 전극 또는 드레인 전극에 접속되어 있는 게이트 전극을 가지는 반도체 소자 B와, 상기 반도체 소자 B의 드레인 전극에 접속되어 있는 화소 전극을 가지는 유기 EL 소자를 포함하는 유기 EL 디바이스로서, 상기 반도체 소자 A의 소스 전극 및 드레인 전극과, 상기 반도체 소자 B의 게이트 전극은, 동일 평면상에 배치되어 있다.

Description

유기 ＥＬ 디바이스 및 그 제조 방법{Organic EL Device and Manufacturing Method Thereof}
본 발명은, 유기 EL 디바이스 및 그 제조 방법에 관한 것으로서, 특히 유기 EL 디스플레이에 관한 것이다.
유기 EL 디스플레이의 구성요소인 유기 EL 디바이스는, 일반적으로 유기 EL 소자와, 그것을 구동하기 위한 박막 트랜지스터(thin film transistor, TFT)를 가진다. 일반적인 유기 EL 디바이스는 유기 EL 소자를 구동하기 위해, 구동용 트랜지스터(드라이빙 TFT)와 구동용 트랜지스터를 온 오프하는 스위치용 트랜지스터(스위칭 TFT)를 이용한다.
유기 EL 디바이스의 대표적인 구조의 예로서 트랜지스터상에 유기 EL 소자를 적층시킨 탑 에미션(emission) 구조가 알려져 있다(예를 들면 특허 문헌 1 참조). 이러한 유기 EL 디바이스는, 탑 에미션형 유기 EL 디바이스라고 불리우며, 발광층으로부터의 빛을 기판과 반대측의 봉지막을 통해 방출한다.
도 1은, 특허 문헌 1에 기재된 종래의 탑 에미션형 유기 EL 디바이스의 구조를 나타낸다. 도 1에 도시된 탑 에미션형 유기 EL 디바이스에서는, 구동용의 박막 트랜지스터(123)(드라이빙 TFT)의 소스 영역(141a)은 컨택트 홀(145)을 거쳐 화소 전극(111)에 접속되어 있다. 또, 박막 트랜지스터(123)의 드레인 영역(141b)은, 컨택트 홀(146)에 마련된 전원선(103)을 거쳐 스위칭용 박막 트랜지스터(스위칭 TFT)(142)에 접속되어 있다.
도 1에서는 구동용의 박막 트랜지스터(123)에 접속되어 있는 스위칭용의 박막 트랜지스터(142)는 도시가 생략되어 있다.
[특허 문헌 1] 일본특허공개 2003-249375호 공보
[발명이 해결하고자 하는 과제]
그렇지만, 상기 종래의 유기 EL 디바이스의 구성과 같은, 컨택트 홀을 거치는 스위칭 TFT와 드라이빙 TFT와의 접속(연결)은 곤란했으며, 특히 고해상도 액티브형 유기 EL 디스플레이에 있어서 수율을 낮추는 요인의 하나가 되고 있다.
본 발명은, 상기 종래의 과제를 해결하는 것으로서, 구동용 트랜지스터와 스위칭용 트랜지스터의 사이에서의 연결을 보다 확실히 함과 동시에 수율을 향상시키는 것을 목적으로 한다.
또, 본 발명은 높은 응답성을 가지는 유기 EL 디스플레이 및 그 제조 방법을 제공하는 것을 목적으로 한다.
[과제를 해결하기 위한 수단]
본 발명의 제1은 이하에 나타내는 유기 EL 디바이스에 관한 것이다.
[1] 소스 전극 및 드레인 전극 및, 게이트 전극을 가지는 반도체 소자 A와, 소스 전극 및 드레인 전극, 및 상기 반도체 소자 A의 소스 전극 또는 드레인 전극에 접속되어 있는 게이트 전극을 가지는 반도체 소자 B와, 상기 반도체 소자 B의 드레인 전극에 접속되어 있는 화소 전극을 가지는 유기 EL 소자를 포함하는 유기 EL 디바이스로서, 상기 반도체 소자 A의 소스 전극 및 드레인 전극과, 상기 반도체 소자 B의 게이트 전극은, 동일 평면상에 배치되어 있는 유기 EL 디바이스.
[2] 상기 반도체 소자 A는 탑 게이트형 TFT이며, 상기 반도체 소자 B는 보텀 게이트형 TFT인, [1]에 기재된 유기 EL 디바이스.
[3] 상기 반도체 소자 A는 보텀 게이트형 TFT이며, 상기 반도체 소자 B는 탑 게이트형 TFT인, [1]에 기재된 유기 EL 디바이스.
[4] 상기 반도체 소자 A 또는 반도체 소자 B의 반도체층은 실리콘을 포함하는, [1]~[3]의 어느 것인가에 기재된 유기 EL 디바이스.
[5] 상기 반도체 소자 A 또는 반도체 소자 B의 반도체층은 유기 반도체를 포함하는, [1]~[3]의 어느 것인가에 기재된 유기 EL 디바이스.
[6] 상기 반도체 소자 A 및 반도체 소자 B의 반도체층은 유기 반도체를 포함하며, 상기 반도체 소자 A의 반도체층에 포함되는 유기 반도체와, 상기 반도체 소자 B의 반도체층에 포함되는 유기 반도체는 서로 다른, [1]~[3]의 어느 것인가에 기재된 유기 EL 디바이스.
본 발명의 제2는 이하에 나타내는 유기 EL 디스플레이에 관한 것이다.
[7] [1]~[6]의 어느 것인가의 유기 EL 디바이스가 1개의 기판상에 매트릭스 형태로 배치된 유기 EL 디스플레이로서, 상기 각각의 반도체 소자 A의 게이트 전극에 접속된 주사 전극선과 상기 각각의 반도체 소자 B의 소스 전극에 접속된 공통 전극선은 X축과 평행하고, 상기 각각의 반도체 소자 A의 소스 전극에 접속된 데이터 전극선은 Y축과 평행하며, 상기 X축과 상기 Y축은 직각으로 교차하고 있는, 유기 EL 디스플레이.
본 발명의 제3은 이하에 나타내는 유기 EL 디바이스의 제조 방법에 관한 것이다.
[8] 기판을 준비하는 스텝, 상기 기판의 동일 평면상에 반도체 소자 A의 소스 전극 및 드레인 전극, 반도체 소자 B의 게이트 전극, 및 반도체 소자 A의 소스 전극 또는 드레인 전극과 반도체 소자 B의 게이트 전극을 접속하는 컨택트부를 형성하는 스텝, 상기 반도체 소자 A의 소스 전극과 드레인 전극을 접속하는 상기 반도체 소자 A의 반도체층을 형성하는 스텝, 상기 반도체 소자 A의 소스 전극, 드레인 전극 및 반도체층과 상기 반도체 소자 B의 게이트 전극상에 게이트 절연막을 형성하는 스텝, 상기 게이트 절연막상에 반도체 소자 A의 게이트 전극과 반도체 소자 B의 소스 전극 및 드레인 전극을 형성하는 스텝, 상기 반도체 소자 B의 소스 전극과 드레인 전극을 접속하는 상기 반도체 소자 B의 반도체층을 형성하는 스텝, 상기 반도체 소자 B의 드레인 전극에 접속된 유기 EL 소자의 화소 전극을 형성하는 스텝을 가지는 유기 EL 디바이스의 제조 방법.
[발명의 효과]
이상과 같이 본 발명에 의하면, 소자 A(스위칭 TFT)와 소자 B(드라이빙 TFT)를 컨택트 홀을 거치지 않고 접속하기 때문에, 연결을 보다 확실하게 하여 수율을 향상시킬 수 있다.
또, 본 발명에서는 컨택트 홀을 필요로 하지 않기 때문에, 각 소자의 전극 배선을 굵게 할 수 있다.
또, 소자 A의 소스 전극 및 드레인 전극에 대한 게이트 전극의 위치 관계와, 소자 B의 소스 전극 및 드레인 전극에 대한 게이트 전극의 위치 관계를 달리함으로써(한편을 탑 게이트로 하고, 다른 한편을 보텀 게이트로 한다), 절연막보다 기판쪽 전극 배선의 수(소자 A의 소스 전극, 소자 A의 드레인 전극 및 소자 B의 게이트 전극)와 절연막상의 전극 배선의 수(소자 A의 게이트 전극, 소자 B의 소스 전극 및 소자 B의 드레인 전극)를 평균화할 수 있어, 소자 A 및 소자 B의 소스 전극 및 드레인 전극의 배선을 한층 더 굵게 할 수 있다. 이에 의해 유기 EL 디바이스의 응답성을 높일 수 있다.
도 1은 종래의 유기 EL 디바이스의 단면도.
도 2는 그라비아 인쇄 장치의 개략도.
도 3은 종래의 유기 EL 디바이스의 개략도.
도 4는 본 발명의 유기 EL 디스플레이의 회로도.
도 5는 본 발명의 실시형태 1의 유기 EL 디바이스의 단면도.
도 6은 본 발명의 실시형태 1의 유기 EL 디바이스의 제조 공정을 나타내는 도면.
도 7은 본 발명의 실시형태 2의 유기 EL 디바이스의 단면도.
도 8은 본 발명의 실시형태 2의 유기 EL 디바이스의 제조 공정을 나타내는 도면.
도 9는 본 발명의 실시형태 3의 유기 EL 디바이스의 단면도.
도 10은 본 발명의 실시형태 3의 유기 EL 디바이스의 제조 공정을 나타내는 도면.
도 11은 본 발명의 유기 EL 디바이스에 있어서의 TFT의 단면도.
1. 본 발명의 유기 EL 디바이스에 대해서
본 발명의 유기 EL 디바이스는, 반도체 소자 A(이하 ‘소자 A’라고도 함), 반도체 소자 B(이하 ‘소자 B’라고도 함), 및 소자 B의 드레인 전극에 접속된 화소전극을 가지는 유기 EL 소자를 가지며, 소자 A의 소스 전극 또는 드레인 전극과 소자 B의 게이트 전극이 접속되어 있다. 본 발명의 유기 EL 디바이스는 탑 에미션형이어도 보텀 에미션형이어도 괜찮지만, 탑 에미션형인 것이 바람직하다.
(1) 소자 A에 대해서
본 발명의 반도체 디바이스에 있어서 소자 A는, 소스 전극 및 드레인 전극, 반도체층, 게이트 절연막을 가진다. 소자 A는 본 발명의 유기 EL 디바이스에 대해 스위칭 TFT로서 기능한다. 스위칭 TFT란 화소를 선택하기 위한 TFT로서, 스위칭 TFT가 온 되면, 유지용량으로 그 전위가 유지되고, 유지용량의 용량에 따라 후술하는 드라이빙 TFT(소자 B)의 온 오프 상태가 제어된다. 소자 A는 탑 게이트형 TFT이어도 좋고, 보텀 게이트형 TFT이어도 좋지만, 바람직한 것은 탑 게이트형 TFT이다.
기판은, 절연 재질로 되어있는 기판이다. 절연재질의 예에는, 유리나 수지 등이 포함된다. 수지의 예에는, 폴리에틸렌 테레프탈레이트 (polyethyleneterephthalate; PET), 폴리에틸렌 나프탈레이트 (polyethylenenaphthalate; PEN), 폴리에테르설폰(polyethersulfone; PES), 폴리에테르이미드(polyetherimide), 폴리페닐렌 설파이드(polyphenylenesulfide; PPS), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate; PC), 폴리아크릴레이트(polyacrylate; PAR), 셀룰로오스 아세테이트(cellulosetriacetate), 초산프로피온산 셀룰로오스 (celluloseacetatepropionate; CAP) 등이 포함된다.
소자 A가 탑 게이트형 TFT일 경우, 후술하는 소스 전극 및 드레인 전극은 게이트 전극보다 기판쪽에 배치된다(도 5 참조). 한편, 소자 A가 보텀 게이트형 TFT일 경우, 게이트 전극은 소스 전극 및 드레인 전극보다 기판측에 배치된다(도 7 참조).
소스 전극 및 드레인 전극의 재질은, 전도성 고분자 또는 저저항 금속의 어느 것이라도 좋다. 전도성 고분자의 예에는, 폴리티오펜 유도체나 폴리에틸렌디옥시티오펜(polyehylenedioxythiophene; PEDOT), 폴리아닐린(polyaniline; PANI) 등이 포함된다. 금속의 예에는, 알루미늄(Al)이나 크롬(Cr), 몰리브덴(Mo), 금(Au), 은(Ag), 동(Cu), 백금(Pt) 등이 포함된다. 본 발명의 탑 에미션형 유기 EL 디바이스일 경우, 소스 전극 및 드레인 전극의 재질은 빛의 반사율이 높은 은(Ag)인 것이 바람직하다. 또, 소스 전극 및 드레인 전극은 낮은 응력을 갖도록 박막화되거나 적층화되어도 괜찮다. 소스 전극 및 드레인 전극은, 예를 들면, 스퍼터법이나 증착법등의 기상법이나, 액상의 전극 재료를 도포하는 액상법에 의해 형성되어도 좋다.
또 소스 전극 및 드레인 전극은 Cr막(5nm이하)과의 적층막 또는 Ti막(5 nm이하)과의 적층막이어도 괜찮다. Cr막 또는 Ti막상에 소스 전극 및 드레인 전극을 적층함으로써, 소스 전극 및 드레인 전극과 기판 또는 절연막과의 접착성이 높아진다. 더욱이, Ti막은 산화되기 어렵기 때문에, 소스 전극 및 드레인 전극은 Ti막상에 적층되는 것이 바람직하다.
소자 A의 소스 전극 또는 드레인 전극은 후술하는 소자 B의 게이트 전극과 컨택트부를 거쳐 접속되어 있다. 본 발명은, 소자 A의 소스 전극 및 드레인 전극과 소자 B의 게이트 전극이 동일 평면상에 배치되어 있고, 또, 컨택트부도 그 동일 평면상에 배치되어 있는 것을 특징으로 한다. 즉, 소자 A의 소스 전극 또는 드레인 전극과, 소자 B의 게이트 전극은 동일 평면상에서 접속되어 있다.
컨택트부는, 소자 A의 소스 전극 또는 드레인 전극과 소자 B의 게이트 전극을 접속하는 도전층이다. 컨택트부의 재질은, 예를 들면, MoCr나 APC(Ag, Pd 및 Cu의 합금), NiCr 등이다. 또, 컨택트부는 소자 A의 소스 전극 및 드레인 전극, 소자 B의 게이트 전극과 동시에 형성되는 것이 바람직하다.
반도체층은, 소스 전극과 드레인 전극 사이에 배치되어, 소스 전극과 드레인 전극을 전기적으로 접속한다. 반도체층은 소스 전극 및 드레인 전극 위에 배치되어도 좋고(도 11a) 소스 전극 및 드레인 전극의 아래에 배치되어도 좋다(도 11b). 또, 반도체층이 소스 전극 및 드레인 전극 아래에 형성되었을 경우(도 11b 참조), 컨택트 저항을 저감하거나, 오프 리크 전류(off-leak current)를 제어하기 위해서, 소스 전극 및 드레인 전극의 반도체층의 접촉면에 도펀트를 도핑해도 좋다.
반도체층은, 실리콘계 반도체층, 유기 반도체층 또는 화합물 반도체층이어도 좋다.
실리콘계 반도체층은, 폴리 실리콘이나 아몰퍼스 실리콘, 마이크로 크리스탈 실리콘, 나노 크리스탈 실리콘, 폴리몰포스 실리콘 등이어도 좋다. 실리콘계 반도체층은, 예를 들면, 직접 성막법(평행 평판 RF법이나 마이크로파 플라즈마법, 유도 결합 플라즈마법 등)과 같은 CVD법이나 고상 성장법(제막 후에 자기장 인가 어닐링이나 촉매 어닐링, 레이저 어닐링 등을 이용하는 방법)으로 형성된다.
소자 A가 탑 게이트형 TFT일 경우, 실리콘계 반도체층은 레이저 어닐링법을 이용하는 고상 성장법으로 형성되는 것이 바람직하다. 실리콘계 반도체층이 레이저 어닐링법으로 형성되었을 경우, 반도체층의 상층의 결정화가 촉진되는 경우가 있다. 탑 게이트형 TFT의 경우는, 반도체층의 상층이 게이트 전극의 영향을 받기 쉽기 때문에, 상층이 결정화된 실리콘계 반도체층은 탑 게이트형 TFT에 적합하다.
한편, 유기 반도체층은, 전극상에 설치된 뱅크에 의해 규정된 영역내에 유기 반도체 재료가 도포됨으로써 형성된다(도 9 참조). 구체적으로, 반도체층은 유기 반도체 재료를 포함하는 안식향산에틸 등의 비수계 용액을 도포하고 건조시켜 형성하는 것이 바람직하다. 도포 방법의 예에는, 잉크젯법이나 디스펜서법 등이 포함된다. 유기 반도체를 포함한 반도체층은 다결정이고 전기적 특성이 우수한 것이 바람직하다.
유기 반도체층의 영역을 규정하는 뱅크는, 잉크젯법등의 인쇄법에 의해 유기 반도체 재료를 도포할 때, 인접하는 소자로 유기 반도체 재료가 새어나오는 것을 방지하는 역할을 가진다. 뱅크는 예를 들면 도 2에 도시된 그라비아 인쇄장치를 이용한 그라비아 인쇄법에 의해 형성되어도 좋다.
도 2는 그라비아 인쇄 장치(40)을 나타낸다. 그라비아 인쇄 장치(40)는, 인쇄 롤(41), 가압 원통롤(42), 잉크 공급롤(43) 및 닥터(doctor)(44)를 가진다.
인쇄롤(41)은 표면에 인쇄 패턴이 형성된 롤면(41a)을 가진다. 가압 원통롤(42)은 기판(110)을 인쇄롤(41)에 접촉시키는 기능을 가진다. 잉크 공급롤(43)은 인쇄롤(41)에 잉크를 공급하기 위한 롤이다. 닥터(44)는 잉크 공급롤(43)에 의해 인쇄롤(41)에 공급된 잉크를 일정량으로 제어하는 기능을 가진다.
그라비아 인쇄 장치(40)에서, 기판(110)은 인쇄롤(41)과 가압 원통롤(42) 사이를 도면내의 화살표 방향으로만 통과하도록 설정되어 있다.
이하, 그라비아 인쇄법에 따라 뱅크를 형성하는 방법을 설명한다.
우선, 인쇄롤(41), 가압 원통롤(42), 및 수지 재료(뱅크의 재료)가 저장된 탱크(부호 없음) 내에 배치된 공급 롤(43)을 각각 회전시켜, 인쇄롤(41)의 롤면(41a)의 오목부에 수지 재료를 공급한다. 이 때, 수지 재료는 닥터(44)에 의해 일정 공급량으로 하는 것이 바람직하다. 그리고, 가압 원통롤(42)에 의해 인쇄롤(41)에 접촉된 기판(110) 표면의 원하는 위치에, 롤면(41a)의 오목부에 충전된 수지 재료를 전사함으로써 뱅크가 형성된다.
형성된 뱅크에 다시 산소 플라즈마 및 CF4 플라즈마를 이용한 플라즈마 처리를 함으로써, 뱅크의 친수성 및 소수성을 제어해도 좋다. 산소 플라즈마에 의한 플라즈마 처리는, 유기 반도체 재료가 도포되는 영역을 친수성으로 만듦으로써, 유기 반도체 재료가 균일하게 도포되게 한다. 한편, CF4 플라즈마에 의한 플라즈마 처리는, 뱅크 표면을 소수성으로 만듦으로써, 도포된 유기 반도체 재료가 뱅크에 의해 규정된 영역으로부터 벗어나는 것을 방지한다.
유기 반도체 재료의 예에는, 플루오렌티오펜코폴리머(F8T2)나 테트라벤조포피린(tetrabenzoporphyrin), 올리고 티오펜(Oligothiophene), 펜타센(pentacene), 루브렌(rubren), 카본 나노 튜브 등이 포함된다.
유기 반도체층의 경우, 게이트 전극의 소스 전극 및 드레인 전극에 대한 위치 관계에 따라 유기 반도체 재료를 적절하게 선택할 필요가 있다. 게이트 전극의 위치에 따라, 제어할 수 있는 채널의 유기 반도체 재료의 종류가 다를 수 있기 때문이다. 예를 들면, 소자 A가 탑 게이트형 TFT일 경우, 유기 반도체 재료는, 플루오렌 티오펜 코폴리머(F8T2)나 올리고 티오펜(Oligothiophene), 펜타센(pentacene), 루브렌(rubren) 등이며, 특히 루브렌(rubren)인 것이 바람직하다. 한편, 소자 A가 백 게이트형 TFT일 경우, 유기 반도체 재료는 테트라 벤조 포피린 (tetrabenzoporphyrin)인 것이 바람직하다.
게이트 절연막은, 게이트 전극과 소스 전극 및 드레인 전극을 절연하기 위한 부재이다. 소자 A가 탑 게이트형 TFT인 경우는, 게이트 절연막은 소스 전극 및 드 레인 전극 및 반도체층 상에 마련된다(도 5 참조). 한편, 소자 A가 보텀 게이트형 TFT인 경우, 게이트 절연막은 후술하는 게이트 전극 상에 배치된다(도 7 참조).
게이트 절연막의 재질은, 실리콘 질화물이나 실리콘 산화물, 실리콘 질화 산화물등인 것이 바람직하지만, 이것에 한하지 않고, 반도체층과의 청정한 계면을 제공하고, 리크 전류가 적은 금속 산화물이나 절연성 유기물질 등이어도 괜찮다. 절연성 유기물질의 예에는, 폴리이미드계나 아크릴계, 사이클로텐계, 폴리스틸렌계의 재료등이 포함된다.
게이트 전극은, 소스 전극 및 드레인 전극 사이에 흐르는 전류를 조절하기 위한 도전층이다.
게이트 전극의 재질은 특히 한정되지 않지만, 예를 들면 Au막(100nm정도)과 Cr막(5nm이하) 또는 Ti막(5nm이하)의 적층막이어도 괜찮다. Cr막 또는 Ti막 상에 게이트 전극을 적층함으로써, 게이트 전극과 기판 또는 절연막과의 접착성이 높아진다. 더욱이 Ti막은 산화되기 어렵기 때문에, 게이트 전극은 Ti막 상에 적층되는 것이 바람직하다.
(2) 소자 B에 대해
소자 B는, 소자 A와 마찬가지로, 게이트 전극, 게이트 절연막, 소스 전극 및 드레인 전극 및 반도체층을 가진다. 각각의 기능이나 재질 등은 소자 A와 동일해도 좋다. 본 발명의 유기 EL 디바이스에 있어서 소자 B는 드라이빙 TFT로서 기능한다. 드라이빙 TFT란 유기 EL 소자를 구동하기 위한 TFT이다.
본 발명에 있어서, 소자 B는 기판 및 게이트 절연막을 소자 A와 공용하는 것 이 바람직하다. 또 소자 B의 드레인 전극은 유기 EL 소자의 화소 전극에 접속되어 있다. 소자 B의 드레인 전극과 유기 EL 소자의 화소 전극을 접속하는 방법은 특히 한정되지 않는다. 예를 들면 유기 EL 소자가 탑 에미션형인 경우, 소자 B의 드레인 전극과 유기 EL 소자의 화소 전극은 컨택트 홀을 통해 접속되어도 괜찮다.
(3) 각 소자의 제조 방법
각 소자는 탑 게이트형 TFT인지, 보텀 게이트형 TFT인지에 따라, 제조방법이 다르다. 이하 소자가 탑 게이트형 TFT인 경우와 보텀 게이트형 TFT인 경우로 나누어 소자의 제조 방법에 대해 설명한다.
a) 소자가 탑 게이트형 TFT인 경우
탑 게이트형 TFT의 제조 방법은, 예를 들면, i) 기판을 준비하는 스텝, ii) 기판 상에 소스 전극 및 드레인 전극을 형성하는 스텝, iii) 기판 상에 반도체층을 형성하는 스텝, iv) 반도체층, 소스 전극 및 드레인 전극 상에 게이트 절연막을 형성하는 스텝,ｖ) 게이트 절연막 상에 게이트 전극을 형성하는 스텝을 가진다.
ii)스텝은, iii)스텝의 이전이어도 좋고, iii)스텝의 이후여도 좋다.
b) 소자가 보텀 게이트형 TFT인 경우
보텀 게이트 TFT의 제조 방법은, 예를 들면, i) 기판을 준비하는 스텝, ii)기판 상에 게이트 전극을 형성하는 스텝, iii) 게이트 전극 상에 게이트 절연막을 형성하는 스텝, iv) 게이트 절연막 상에 소스 전극 및 드레인 전극을 형성하는 스텝,ｖ) 게이트 절연막 상에 반도체층을 형성하는 스텝을 가진다.
iv)스텝은,ｖ)스텝의 이전이어도 좋고, ｖ)스텝의 이후여도 좋다.
(4) 소자 A 및 소자 B의 관계에 대해서
상술한 바와 같이 소자 B의 게이트 전극은, 소자 A의 소스 전극 및 드레인 전극과 동일 평면상에 형성되어, 소자 A의 소스 전극 또는 드레인 전극과 전기적으로 접속되어 있다.
이와 같이, 본 발명의 유기 EL 디바이스에서는, 소자 A의 소스 전극 및 드레인 전극과 소자 B의 게이트 전극을 동일 평면상에 배치함으로써 소자 A(스위칭 TFT)와 소자 B(드라이빙 TFT)를 컨택트 홀을 거치지 않고 연결할 수 있어 수율을 향상시킬 수 있다.
소자 A의 소스 전극 및 드레인 전극과 소자 B의 게이트 전극을 동일 평면상에 형성하려면, 예를 들면, (1)소자 A를 탑 게이트형 TFT로 하고, 소자 B를 보텀 게이트형 TFT로 하여, 소자 A의 소스 전극 및 드레인 전극과 소자 B의 게이트 전극을 절연막보다 기판쪽의 동일 평면상에 배치하는 방법(도 5 참조), (2)소자 A를 보텀 게이트형 TFT로 하고, 소자 B를 탑 게이트형 TFT로 하여, 소자 A의 소스 전극 및 드레인 전극과 소자 B의 게이트 전극을 절연막상의 동일 평면에 배치하는 방법(도 9 참조) 등을 이용할 수 있다.
이와 같이 본 발명에서는, 소자 A의 소스 전극 및 드레인 전극에 대한 게이트 전극의 위치 관계와, 소자 B의 소스 전극 및 드레인 전극에 대한 게이트 전극의 위치 관계를 달리하는(한쪽을 탑 게이트로 하고, 다른 쪽을 드레인 게이트로 함) 것이 바람직하다.
소자 B의 드레인 전극을 컨택트 홀을 거쳐 유기 EL 소자의 화소 전극에 접속 할 경우, 소자 A를 탑 게이트형으로 하고, 소자 B를 보텀 게이트형으로 하는 것이 바람직하다. 소자 A를 탑 게이트형으로 하고, 소자 B를 보텀 게이트형으로 하면, 보다 짧은 컨택트 홀로 소자 B의 드레인 전극과 유기 EL 소자의 화소 전극을 접속할 수 있기 때문이다.
이와 같이, 한쪽 소자를 탑 게이트형으로 하고, 다른쪽 소자를 보텀 게이트형으로 함으로써, 절연막보다 기판쪽의 전극수와 절연막 상의 전극수를 평균화할 수 있다.
예를 들면 도 3에 도시되는 종래의 유기 EL 디바이스처럼 소자 A를 탑 게이트형 TFT로 하고 소자 B도 탑 게이트형 TFT로 했을 경우, 절연막보다 기판쪽에 배치되는 전극의 수는 (1)소자 A의 소스 전극, (2)소자 A의 드레인 전극, (3)소자 B의 소스 전극 및 (4)소자 B의 드레인 전극의 4개가 되고, 절연막상에 배치되는 전극의 수는 소자 A의 게이트 전극 및 소자 B의 게이트 전극의 2개가 된다(도 3 참조). 한편, 본 발명처럼 소자 A와 소자 B와의 게이트 전극의 위치 관계를 달리하면 (한쪽을 탑 게이트로 하고, 다른쪽을 보텀 게이트로 함), 절연막보다 기판쪽에 배치되는 전극 및 절연막상에 배치되는 전극의 수는 각각 3개가 된다.
이에 의해 소자 B의 소스 전극 및 드레인 전극의 배선의 폭을 넓게 할 수 있다.
통상, 드라이빙 TFT는 화소 전극에 큰 구동 전류를 흘리기 때문에, 전류 용량이 높은 소스 전극 및 드레인 전극을 가질 필요가 있다. 전극의 전류 용량을 높이려면, 전극을 두껍게 하거나 전극의 배선 폭을 크게하면 된다. 그러나, 전극을 (수 μm 정도까지) 두껍게 하면, 전극의 내부에 잔류 응력이 생겨 전극이나 베이스층에 균열을 일으킬 우려가 있다.
위에서 설명한 바와 같이 본 발명에 의하면, 소자 B(드라이빙 TFT)의 소스 전극 및 드레인 전극의 배선 폭을 크게 할 수 있기 때문에, 전극을 두껍게 하는 일 없이 소자 B의 소스 전극 및 드레인 전극의 전류 용량을 올릴 수 있다.
또, 소자 B의 소스 전극 및 드레인 전극과 동일 평면상에 배치되는 소자 A의 게이트 전극은 높은 전류 용량을 필요로 하지 않는다. 그래서, 소자 A의 게이트 전극의 배선 폭을 작게 하고, 그 만큼, 소자 B의 소스 전극 및 드레인 전극의 배선의 폭을 더욱 크게 해도 괜찮다.
이와 같이 본 발명의 유기 EL 디바이스에 의하면 제조 프로세스에 있어서 컨택트 홀을 형성하는 스텝(에칭이나 세정등)을 생략할 수 있어, 수율이 향상된다. 또, 본 발명의 유기 EL 디바이스에 의하면 응답성이 높은 유기 EL 디스플레이를 제공할 수 있다.
(5) 유기 EL 소자에 대해서
상술한 것처럼, 본 발명의 유기 EL 디바이스에서는, 소자 B의 드레인 전극이 유기 EL 소자에 접속되어 있다. 본 발명의 유기 EL 디바이스에 포함되는 유기 EL 소자는, 탑 에미션형이어도 보텀 에미션형이어도 좋지만, 바람직한 것은 탑 에미션형이다.
유기 EL 소자는, 양극 및 음극으로 되어있는 한 쌍의 화소 전극 및 화소 전극 사이에 끼인 유기 발광층을 가지며, 정공 수송층이나 전자 수송층 등을 더 가지 고 있어도 된다.
2. 본 발명의 유기 EL 디스플레이에 대해서
복수의 본 발명의 유기 EL 디바이스를 단일 기판상에 매트릭스 형태로 배치함으로써 유기 EL 디스플레이를 제조할 수 있다.
본 발명의 유기 EL 디스플레이에 대해 소자 A 및 소자 B의 각각의 전극은 매트릭스 형태로 형성되어도, 라인 형태로 형성되어도 괜찮다. 또, 본 발명의 유기 EL 디스플레이는, 주사 전극선, 공통 전극선 및 데이터 전극선을 가지고 있을 수 있다. 주사 전극선은 배열된 복수의 소자 A(스위칭 TFT)의 게이트 전극에 접속되어, 소자 A의 게이트 전극에 전류를 공급한다. 공통 전극선은 배열된 복수의 소자 B(드라이빙 TFT)의 소스 전극에 접속되어, 소자 B의 소스 전극에 전류를 공급한다. 그리고 데이터 전극선은 배열된 복수의 소자 A의 소스 전극에 접속되어, 소자 A의 소스 전극에 전류를 공급한다(도 4 참조).
본 발명의 유기 EL 디스플레이에 있어서, 소자 A 및 소자 B의 각각의 전극에 인가되는 전위의 크기는 특별히 한정되지 않지만, 예를 들면, 소자 A의 게이트 전극에 인가되는 전위는 -5 ~ +20V, 소자 A의 소스 전극에 인가되는 전위는 0 ~ 10V, 소자 A의 드레인 전극에 인가되는 전위는 0 ~ 10V이며, 소자 B의 게이트 전극에 인가되는 전위는 0 ~ 10V, 소자 B의 소스 전극에 인가되는 전위는 -5 ~ +2V, 소자 B의 드레인 전극에 인가되는 전위는 12V이다.
도 4는 본 발명의 유기 EL 디스플레이의 회로도를 나타낸다.
도 4에 있어서, Vg는 주사 전극선을 나타내며, Vdd는 공통 전극선을 나타내 며, 그리고 Vs는 데이터 전극선을 나타낸다. 또, A는 소자 A(스위칭 TFT), B는 소자 B(드라이빙 TFT), C는 캐패시터, D는 유기 EL 소자를 나타낸다. 캐패시터는 드라이빙 TFT의 게이트 전극의 전위를 안정화시키는 기능을 가진다.
도 4에 도시된 것처럼, 주사 전극선 및 공통 전극선은 도면내의 X축과 평행하다. 한편, 데이터 전극선은 도면내의 Y축과 평행하다. 또 X축과 Y축은 직교하고 있다. 또 주사 전극선 및 공통 전극선은 동일 평면상에 형성되고, 데이터 전극선은, 주사 전극선 및 공통 전극선보다 기판쪽에 배치되어 있다.
이와 같이 본 발명에 의하면 주사 전극선과 공통 전극선을 동일 평면상에 평행하게 배치할 수 있어, 새로운 버스 배선 패턴을 제공할 수 있다.
또, 도 4에 나타난 것처럼 캐패시터는 공통 전극선에 접속되고 있는 것이 바람직하다.
캐패시터를 공통 전극선에 접속하여 공통 전극선을 제어선으로 사용함으로써, 배선의 수를 삭감한 화소 보상 회로를 구성할 수 있다.
이하, 도면을 참조하여 본 발명의 실시형태에 대해서 설명한다.
그러나, 이하에 설명하는 실시형태는 본 발명의 범위를 한정하는 것은 아니다.
(실시형태 1)
실시형태 1에서는 스위칭 TFT(소자 A)가 탑 게이트형 TFT이고, 드라이빙 TFT(소자 B)가 보텀 게이트형 TFT인 유기 EL 디바이스에 대해 설명한다. 또 실시형태 1에 있어서의 반도체층은 실리콘계 반도체층 또는 화합물 반도체층이다.
도 5는, 실시형태 1의 유기 EL 디바이스의 단면도를 나타낸다.
1. 실시형태 1의 유기 EL 디바이스에 대해서
도 5에 대해서 유기 EL 디바이스(10)는 스위칭 TFT(100), 드라이빙 TFT(200) 및 유기 EL 소자(300)를 가진다.
스위칭 TFT(100)는 탑 게이트형 TFT이다. 스위칭 TFT(100)는 기판(110), 소스 전극(120) 및 드레인 전극(121), 반도체층(130), 게이트 절연막(140) 및 게이트 전극(122)을 가진다.
탑 게이트형의 스위칭 TFT(100)에 있어서, 소스 전극(120) 및 드레인 전극(121)은 기판(110)에 배치되고, 게이트 절연막(140)은 소스 전극(120) 및 드레인 전극(121) 및 반도체층(130) 상에 배치되고, 그리고 게이트 전극(122)은 게이트 절연막 상에 배치된다. 또 본 실시형태에 있어서의 반도체층(130)은 실리콘계 반도체층 또는 화합물 반도체층이다.
스위칭 TFT(100)의 드레인 전극(121)은 컨택트부(150)를 경유하여 기판(110)상에서 드라이빙 TFT(200)의 게이트 전극(222)에 접속되어 있다.
드라이빙 TFT(200)는 보텀 게이트형 TFT이다. 드라이빙 TFT(200)는 기판(110) 및 게이트 절연막(140)을 스위칭 TFT(100)와 공유하며, 소스 전극(220) 및 드레인 전극(221), 반도체층(230) 및 게이트 전극(222)을 가진다.
보텀 게이트형 드라이빙 TFT(200)에서, 게이트 전극(222)은 기판(110)에 배치되고, 게이트 절연막(140)은 게이트 전극(222) 상에 배치되고, 그리고 소스 전극(220) 및 드레인 전극(221)은 게이트 절연막(140) 상에 배치된다.
상술한 것처럼, 드라이빙 TFT(200)의 게이트 전극(222)은 기판(110)의 동일 평면상에서 스위칭 TFT(100)의 드레인 전극(121)에 접속되어 있다.
이와 같이 본 실시형태에서는, 스위칭 TFT의 드레인 전극과 드라이빙 TFT의 게이트 전극이 동일한 기판면상에 배치되어 접속된다.
스위칭 TFT(100) 및 드라이빙 TFT(200) 상에는 오버코트층(141)이 마련되어 있다. 오버코트층(141)은 반도체층의 전자 이동을 촉진시키는 기능 및 공기중의 산소나 수증기로부터 반도체층을 보호하는 기능을 가진다. 오버코트층(141)의 재질의 예에는, 폴리이미드나 폴리이미드 실록산, 메틸 실록산, 페닐 실록산, 폴리스티렌 수지 등이 포함된다.
유기 EL 소자(300)는, 양극(320), 유기 발광층(330), 음극(321), 봉지막(340), 평탄화층(350), 컨택트 홀(360), 평탄화막(351) 및 뱅크(380)를 가진다. 본 실시형태에 있어서의 유기 EL 소자(300)는 탑 에미션형 발광소자이다.
평탄화층(350)은, 오버코트층(141)상에 배치되는 절연층이다. 평탄화막층(350)은, 후술하는 양극(320)이 배치되기 위한 평탄한 평면을 제공한다. 양극(320)을 평탄한 평면에 배치함으로써 평탄한 양극(320)을 얻을 수 있다. 즉 평탄화층(350)에 의해, 예를 들면 양극(320)이 반사 양극일 경우, 빛을 난반사하지 않고 일정 방향으로 반사하는 평탄한 반사 양극을 얻을 수 있다.
평탄화층(350)의 재질의 예에는, 아크릴 수지나 BCB 수지, 노볼락 수지 등이 포함된다. 평탄화층(350)은 예를 들면 스핀 코팅법에 의해 형성된다.
평탄화층(350)은, 드라이빙 TFT(200)의 드레인 전극(221)과 유기 EL 소 자(300)의 양극(320)을 접속하기 위한 컨택트 홀(360)을 가진다. 컨택트 홀(360)은, 평탄화층(350) 및 오버코트층(141)의 재질이 감광성 수지일 경우는 포트리소그래피법에 따라 형성될 수 있고, 평탄화층(350)의 재질이 감광성 수지가 아닐 경우는 드라이 에칭법에 따라 형성될 수 있다. 컨택트 홀(360)에 금속등의 도전 부재를 스퍼터링함으로써, 드레인 전극(221)과 양극(320)을 접속하는 도전층이 형성된다.
양극(+)(320)은, 평탄화층(350)상에 배치되는 도전층이다. 상술한 바와 같이 양극(320)은 드라이빙 TFT(200)의 드레인 전극(221)과 컨택트 홀(360)을 거쳐 접속되어 있다. 유기 EL 소자(300)는 탑 에미션형이기 때문에, 양극(320)은 은 등으로 되어있는 반사 양극인 것이 바람직하다.
유기 발광층(330)은 유기 발광재료를 포함한다. 유기 발광층(330)에 포함되는 유기 발광재료의 예에는, 폴리페닐렌 비닐렌 및 그 유도체, 폴리아세틸렌 및 그 유도체, 폴리페닐렌 및 그 유도체, 폴리파라페닐렌에틸렌 및 그 유도체, 폴리 3-헥실티오펜 및 그 유도체, 폴리플루오렌 및 그 유도체 등이 포함된다. 유기 발광층은 정공 주입층이나 중간층, 전자 수송층 등을 더 포함하고 있어도 괜찮다.
유기 발광층(330)은, 예를 들면, 뱅크(380)에 의해 규정된 영역내에 유기 발광재료를 도포함으로써 형성된다.
음극(321)은, 유기 발광층(330)상에 배치되는 도전층이다. 음극(321)은 빛을 투과시키는 재질로 되어있는 것이 바람직하다. 음극(321)상에는 다시 평탄화막(351)이 배치된다. 평탄화층(351)의 재질 및 제조방법은 평탄화층(350)과 동일 해도 좋다.
봉지막(340)은, 양극(320), 유기 발광층(330) 및 음극(321)을 수분이나 열, 충격 등으로부터 보호하기 위한 막이다. 봉지막(340)은, 평탄화층(351)상에 배치된다. 봉지막(340)의 재질의 예에는, Si3N4나 SiON, SiO2등이 포함되며, Si3N4가 특히 바람직하다. 봉지막(340)은 이러한 재질로 되어있는 막을 적층시킴으로써 형성되어도 좋다. 봉지막(500)의 바람직한 두께는 20~200nm이다.
뱅크(380)는 유기 발광층(330)의 영역을 규정한다. 뱅크(380)의 재질은 예를 들면 폴리이미드나 폴리 아크릴 등이다.
2. 실시형태 1의 유기 EL 디바이스의 제조 방법에 대해서
유기 EL 디바이스(10)의 제조 방법은, 특별히 한정되지 않지만, 예를 들면,
1) 기판(110)을 준비하는 스텝
2) 기판의 동일 평면상에 스위칭 TFT(100)의 소스 전극(120) 및 드레인 전극(121), 드라이빙 TFT(200)의 게이트 전극(220), 및 컨택트부(150)를 형성하는 스텝,
3) 스위칭 TFT(100)의 소스 전극(120)과 드레인 전극(121)을 접속하는 반도체층(130)을 형성하는 스텝,
4) 스위칭 TFT(100)의 소스 전극(120), 드레인 전극(121) 및 반도체층(130), 및 드라이빙 TFT의 게이트 전극(222) 상에 게이트 절연막(140)을 형성하는 스텝,
5) 게이트 절연막(140)상에 스위칭 TFT(100)의 게이트 전극(122), 및 드라이 빙 TFT(200)의 소스 전극(220) 및 드레인 전극(221)을 형성하는 스텝,
6) 드라이빙 TFT(200)의 소스 전극(220)과 드레인 전극(221)을 접속하는 반도체층(230)을 형성하고, 오버코트층(141)을 형성하는 스텝,
7) 드레인 전극(221)에 접속된 유기 EL 소자(300)를 제조하는 스텝을 가진다.
1)스텝에서는, 상술한 바와 같은 재질로 되어있는 기판(110)을 준비한다(도 6a).
2)스텝에서는, 준비한 기판(110)상에 스위칭 TFT(100)의 소스 전극(120) 및 드레인 전극(121), 컨택트부(150) 및 드라이빙 TFT(200)의 게이트 전극(222)을, 예를 들면 스퍼터법이나 가열 증착법에 의해 형성한다(도 6b).
이와 같이 본 발명에서는, 스위칭 TFT의 소스 전극 및 드레인 전극과 드라이빙 TFT의 게이트 전극을 동일 평면상에 배치함으로써, 스위칭 TFT의 소스 전극 및 드레인 전극과 드라이빙 TFT의 게이트 전극의 형성, 그리고 스위칭 TFT의 드레인 전극과 드라이빙 TFT의 게이트 전극의 접속을 한 스텝으로 행할 수 있다.
3)스텝에서는, 스위칭 TFT(100)의 소스 전극(120)과 드레인 전극(121)을 접속하는 반도체층(130)을 형성한다(도 6c). 반도체층(130)이 실리콘계 반도체층일 경우, 반도체층(130)은, 예를 들면 CVD법으로 형성된다. 반도체층(130)이 화합물 반도체층일 경우, 반도체층(130)은 CVD법이나 스퍼터법 등의 기상법이나 콜로이드 용액 겔법이나 용액법 등의 액상법으로 형성된다.
4)스텝에서는, 스위칭 TFT(100)의 소스 전극(120), 드레인 전극(121), 반도 체층(130) 및 드라이빙 TFT(200)의 게이트 전극(222) 상에 게이트 절연막(140)을 형성한다(도 6d). 게이트 절연막(140)의 재질이 실리콘 산화물이나 실리콘 질화물등의 무기물일 경우, 게이트 절연막(140)은 스퍼터법이나 CVD법, ALD(Atomic Layer Deposition) 법, 열산화법, 드라이 에칭 등에 의해 형성된다. 한편, 게이트 절연막(140)의 재질이 폴리이미드등의 유기물일 경우는, 게이트 절연막(140)을 도포법이나 포토리소그래피법 등에 의해 형성하면 좋다.
5)스텝에서는, 게이트 절연막(140)상에 스위칭 TFT(100)의 게이트 전극(122)과 드라이빙 TFT(200)의 소스 전극(220) 및 드레인 전극(221)을 예를 들면 스퍼터법이나 가열 증착법에 의해 형성한다 (도 6e).
6)스텝에서는, 드라이빙 TFT(200)의 소스 전극(220)과 드레인 전극(221)을 접속하는 반도체층(230)을 형성하고, 오버코트층(141)을 예를 들면 스핀 코팅법등에 의해 형성한다(도 6f). 반도체층(230)의 형성 방법은 반도체층(130)의 형성 방법과 동일해도 좋다.
7)스텝에서는, 완성된 스위칭 TFT(100) 및 드라이빙 TFT(200)상에 유기 EL 소자(300)를 형성한다(도 6g).
유기 EL 소자(300)를 형성하는 방법은, 예를 들면, a)오버코트층(141) 상에 평탄화막(350)을 예를 들면 스핀 코팅법에 의해 형성하는 스텝, b)컨택트 홀(360)을 포토리소그래피법이나 드라이 에칭법 등을 이용하여 형성하는 스텝, c)게이트 전극(221)과 양극(320)을 컨택트 홀(360)을 거쳐 접속하는 스텝, d)양극(320) 상에 유기 발광층(320), 음극(321), 평탄화막(351) 및 봉지막(340)을 형성하는 스텝을 가질 수 있다.
(실시형태 2)
실시형태 1에서는, 반도체가 실리콘계 반도체층 또는 화합물 반도체층인 유기 EL 디바이스에 대해 설명했다. 실시형태 2에서는, 반도체층이 도포법으로 형성된 유기 반도체층인 유기 EL 디바이스에 대해 설명한다.
도 7은, 실시형태 2의 유기 EL 디바이스의 단면도를 나타낸다.
1. 실시형태 2의 유기 EL 디바이스에 대해
실시형태 2의 유기 EL 디바이스(20)에서는, 스위칭 TFT(101)의 반도체층(131), 드라이빙 TFT(201)의 반도체층(231), 및 뱅크(160 및 260) 이외의 구성요소는 실시형태 1의 유기 EL 디바이스(10)와 동일하다. 유기 EL 디바이스(10)의 구성요소와 동일한 구성요소에 대해서는 동일한 부호를 붙이며 설명을 생략한다.
스위칭 TFT(101)는, 소스 전극(120) 및 드레인 전극(121)상에 뱅크(160)를 가진다. 반도체층(131)은 뱅크(160)에 의해 규정된 영역내에 배치되어 있다. 반도체층(131)의 재질은 예를 들면 플루오렌티오펜코폴리머(F8T2)나 올리고 티오펜(Oligothiophene), 펜타센(pentacene), 루브렌(rubren) 등이며, 특히 루브렌(rubren)인 것이 바람직하다.
드라이빙 TFT(201)는, 소스 전극(220) 및 드레인 전극(221)상에 뱅크(260)를 가진다. 반도체층(231)은 뱅크(260)에 의해 규정된 영역내에 배치되어 있다. 반도체층(231)의 재질은 예를 들면, 테트라벤조포르피린(tetrabenzoporphyrin)인 것이 바람직하다.
이와 같이, 본 실시형태에서는, 스위칭 TFT의 반도체층에 포함되는 유기 반도체 재료와 드라이빙 TFT의 반도체층에 포함되는 유기 반도체 재료는 서로 다른 것이 바람직하다.
유기 EL 디바이스(20)에서는, 스위칭 TFT(101)의 드레인 전극(121)과, 드라이빙 TFT(201)의 게이트 전극(222)은 절연막(140) 기판(110)의 동일 평면상에 배치되어 접속되어 있다.
2. 실시형태 2의 유기 EL 디바이스의 제조 방법에 대해서
유기 EL 디바이스(20)의 제조 방법은, 예를 들면,
1) 기판(110)을 준비하는 스텝,
2) 기판(110)의 동일 평면상에 스위칭 TFT(101)의 소스 전극(120) 및 드레인 전극(121), 드라이빙 TFT(201)의 게이트 전극(222), 및 컨택트부(150)를 형성하는 스텝,
3) 스위칭 TFT(101)의 소스 전극(120) 및 드레인 전극(121)상에 뱅크(160)를 배치하는 스텝,
4) 뱅크(160)에 의해 규정된 영역에 반도체층(131)을 형성하는 스텝,
5) 드라이빙 TFT(201)의 게이트 전극(222)과, 스위칭 TFT(101)의 소스 전극(120), 드레인 전극(121) 및 반도체층(131) 상에 게이트 절연막(140)을 형성하는 스텝,
6) 게이트 절연막(140)의 동일 평면상에 스위칭 TFT(101)의 게이트
전극(122)과, 드라이빙 TFT(201)의 소스 전극(220) 및 드레인 전극(221)을 형성하는 스텝,
7) 드라이빙 TFT(201)의 소스 전극(220) 및 드레인 전극(221)상에 뱅크(260)를 배치하는 스텝,
8) 뱅크(260)에 의해 규정된 영역에, 반도체층(231)을 형성하고, 오버코트층(141)을 형성하는 스텝을 가진다.
1)스텝에서는, 상술한 바와 같은 재질로 되어있는 기판(101)을 준비한다(도 8a).
2)스텝에서는, 준비한 기판상에 스위칭 TFT(101)의 소스 전극(120) 및 드레인 전극(121), 드라이빙 TFT(201)의 게이트 전극(222), 및 컨택트부(150)를 예를 들면 스퍼터법이나 가열 증착법에 의해 형성한다(도 8b).
이와 같이 본 발명에서는, 스위칭 TFT의 소스 전극 및 드레인 전극과 드라이빙 TFT의 게이트 전극을 동일 평면상에 배치함으로써, 스위칭 TFT의 소스 전극 및 드레인 전극 및 드라이빙 TFT의 게이트 전극의 형성, 그리고 스위칭 TFT의 드레인 전극과 드라이빙 TFT의 게이트 전극의 접속을 한 스텝으로 행할 수 있다.
3)스텝에서는 스위칭 TFT(101)의 소스 전극(120) 및 드레인 전극(121) 상에 뱅크(160)를 형성한다. 뱅크(160)는, 예를 들면 그라비아 인쇄에 의해 형성되어도 괜찮다(도 8c).
본 실시형태에서는 뱅크는 전극상에 배치되지만, 뱅크는 전극 외측의 기판상에 배치되어도 괜찮다.
4)스텝에서는, 스위칭 TFT(101)의 소스 전극(120)과 드레인 전극(121) 사이 의 뱅크(160)에 의해 규정된 영역내에 반도체층(131)을 형성한다. 반도체층(131)은, 예를 들면, 비수계 용매에 유기 반도체 재료를 포함한 비수계 용액을 잉크젯법이나 디스팬서법등에 의해 도포하고, 건조시켜 결정화시킴으로써 형성된다(도 8d).
뱅크에 의해 규정된 영역내에 도포된 직후의 유기 반도체 재료는, 볼록한 형상의 액적이지만 건조됨에 따라 평탄하게 되어 간다.
5)스텝에서는, 스위칭 TFT(101)의 소스 전극(120), 드레인 전극(121), 반도체층(131) 및 드라이빙 TFT(201)의 게이트 전극(222) 상에 게이트 절연막(140)을 형성한다(도 8e). 게이트 절연막(140)의 재질이 실리콘 산화물이나 실리콘 질화물 등 무기물일 경우, 게이트 절연막(140)은 스퍼터 법이나 CVD법, ALD(Atomic Layer Deposition) 법, 열산화법, 드라이 에칭등에 의해 형성된다. 한편, 게이트 절연막(140)의 재질이 폴리이미드등의 유기물일 경우는, 게이트 절연막(140)을 도포법이나 포토리소그래피법등에 의해 형성하면 좋다.
6)스텝에서는, 절연막(140) 상에 스위칭 TFT(101)의 게이트 전극(122)과 드라이빙 TFT(201)의 소스 전극(220) 및 드레인 전극(221)을, 예를 들면 스퍼터 법이나 가열 증착법에 따라 형성한다(도 8f).
이와 같이 본 발명에서는, 스위칭 TFT의 소스 전극 및 드레인 전극과 드라이빙 TFT의 게이트 전극을 동일 평면상에 배치함으로써, 스위칭 TFT의 소스 전극 및 드레인 전극과 드라이빙 TFT의 게이트 전극의 형성을 한 스텝으로 행할 수 있다.
7)스텝에서는 드라이빙 TFT(201)의 소스 전극(220) 및 드레인 전극(221) 상에 뱅크(260)를 예를 들면 그라비아 인쇄법으로 형성한다(도 8g).
뱅크(260)의 형성 방법은 뱅크(160)의 형성 방법과 동일해도 좋다.
8)스텝에서는 뱅크(260)에 의해 규정된 영역에 반도체층(231)을 형성한다(도 8h). 반도체층(231)의 형성 방법은 반도체층(131)의 형성 방법과 동일해도 좋다. 그 후, 스위칭 TFT(101) 및 드라이빙 TFT(201) 상에 오버코트층(141)을 예를 들면 스핀 코팅법으로 형성한다.
그 후, 드레인 전극(221)에 접속된 유기 EL 소자(300)를, 예를 들면 실시형태 1에 기재된 방법에 따라 제조해도 좋다.
(실시형태 3)
실시형태 1 및 실시형태 2에서는 스위칭 TFT가 탑 게이트형이고, 드라이빙 TFT가 보텀 게이트형인 유기 EL 디바이스에 대해 설명했다. 실시형태 3에서는 스위칭 TFT가 보텀 게이트형이고, 드라이빙 TFT가 탑 게이트형 TFT인 유기 반도체 디바이스에 대해 설명한다. 또, 본 실시형태에서는, 유기 EL 소자의 도면 표시를 생략하며 유기 반도체 디바이스에 대해 설명한다. 더욱이, 본 실시형태에 있어서의 반도체층의 재료는 유기 반도체이다.
1. 실시형태 3의 반도체 디바이스에 대해서
도 9는 실시형태 3의 반도체 디바이스의 단면도를 나타낸다.
실시형태 3의 유기 반도체 디바이스(30)의 설명에서는, 유기 EL 디바이스(20)의 구성요소와 동일한 구성요소에 대해서는 동일한 부호를 붙이며 설명을 생략한다.
유기 반도체 디바이스(30)는, 보텀 게이트형의 스위칭 TFT(102) 및 탑 게이 트형의 드라이빙 TFT(202)를 가진다. 스위칭 TFT(102)의 드레인 전극(121)과 드라이빙 TFT(202)의 게이트 전극(222)은 절연막(140)의 동일 평면상에서 컨택트부(150)을 통해 접속되어 있다.
2. 실시형태 3의 유기 반도체 디바이스의 제조 방법에 대해서
유기 반도체 디바이스(30)의 제조 방법은, 예를 들면,
1)기판(110)을 준비하는 스텝(도 10a),
2)기판(110)의 동일 평면상에 스위칭 TFT(102)의 게이트 전극(122)과, 드라이빙 TFT(202)의 소스 전극(220) 및 드레인 전극(221)을 형성하는 스텝(도 10b),
3)드라이빙 TFT(202)의 소스 전극(220) 및 드레인 전극(221) 상에 뱅크(260)를 배치하는 스텝(도 10c),
4)뱅크(260)에 의해 규정된 영역에 반도체층(231)을 형성하는 스텝(도 10d),
5)스위칭 TFT(102)의 게이트 전극(122)과, 드라이빙 TFT(202)의 소스 전극(220), 드레인 전극(221) 및 반도체층(231) 상에 게이트 절연막(140)을 형성하는 스텝(도 10 e),
6)게이트 절연막(140)의 동일 평면상에 스위칭 TFT(102)의 소스 전극(120) 및 드레인 전극(121), 드라이빙 TFT(201)의 게이트 전극(222), 및 컨택트부(150)를 형성하는 스텝(도 10f),
7)스위칭 TFT(102)의 소스 전극(120) 및 드레인 전극(121) 상에 뱅크(160)를 배치하는 스텝(도 10g),
8)뱅크(160)에 의해 규정된 영역에, 반도체층(131)을 형성하고, 오버코트 층(141)을 형성하는 스텝을 가진다.
각각의 구성요소의 제조 방법은, 실시형태 2에 기재된 방법과 동일해도 좋다.
본 출원은, 2007년 5월 31일에 출원한 특허출원2007-144807에 기초한 우선권을 주장한다. 해당 출원 명세서에 기재된 내용은, 모두 본원 명세서에 원용된다.
본 발명의 유기 EL 디바이스 및 그 제조 방법은, 예를 들면 유기 EL 디스플레이로서 이용 가능할 뿐만이 아니라, 워드프로세서, PC등의 휴대형 정보처리 장치나 손목시계형 전자기기 등, 각종 전자기기에 있어서의 표시부로서 적절하게 이용할 수 있다.

Claims (11)

  1. 소스 전극, 드레인 전극, 반도체층 및 게이트 전극을 가지는 반도체 소자 A와,
    소스 전극, 드레인 전극, 반도체층 및 상기 소자 A의 소스 전극 또는 드레인 전극에 접속되어 있는 게이트 전극을 가지는 반도체 소자 B와,
    상기 소자 B의 드레인 전극에 접속되어 있는 화소 전극을 가지는 유기 EL 소자를 포함하고,
    상기 소자 A의 소스 전극 및 드레인 전극과, 상기 소자 B의 게이트 전극은 동일 평면상에 배치되며,
    상기 소자 A 및 상기 소자 B의 적어도 어느 하나의 상기 반도체층은, 상기 소자 A 또는 상기 소자 B의 소스 전극 및 드레인 전극과 이들 사이의 영역내로 규정되고,
    상기 화소 전극은, 상기 소자 A 및 소자 B 상에 배치되는 유기 EL 디바이스.
  2. 제1항에 있어서,
    상기 소자 A는 탑 게이트형 TFT이며, 상기 소자 B는 보텀 게이트형 TFT인 유기 EL 디바이스.
  3. 제1항에 있어서,
    상기 소자 A는 보텀 게이트형 TFT이며, 상기 소자 B는 탑 게이트형 TFT인 유기 EL 디바이스.
  4. 제1항에 있어서,
    상기 소자 A 또는 소자 B의 반도체층은 실리콘을 포함하는 유기 EL 디바이스.
  5. 제1항에 있어서,
    상기 소자 A 또는 소자 B의 반도체층은 유기 반도체를 포함하는 유기 EL 디바이스.
  6. 제1항에 있어서,
    상기 소자 A 및 소자 B의 반도체층은 유기 반도체를 포함하며,
    상기 소자 A의 반도체층에 포함되는 유기 반도체와, 상기 소자 B의 반도체층에 포함되는 유기 반도체는 서로 다른 유기 EL 디바이스.
  7. 단일 기판상에 제1항에 기재된 유기 EL 디바이스가 복수개 매트릭스 형태로 배치된 유기 EL 디스플레이로서,
    상기 각각의 소자 A의 게이트 전극에 접속된 주사 전극선과, 상기 각각의 소자 B의 소스 전극에 접속된 공통 전극선은 X축과 평행하고,
    상기 각각의 소자 A의 소스 전극에 접속된 데이터 전극선은 Y축과 평행하며,
    상기 X축과 상기 Y축은 직각으로 교차하고 있는, 유기 EL 디스플레이.
  8. 기판을 준비하는 스텝,
    상기 기판의 동일 평면상에 반도체 소자 A의 소스 전극 및 드레인 전극, 반도체 소자 B의 게이트 전극, 및 반도체 소자 A의 소스 전극 또는 드레인 전극과 반도체 소자 B의 게이트 전극을 접속하는 컨택트부를 형성하는 스텝,
    상기 소자 A의 소스 전극 및 드레인 전극과 이들 사이의 영역내로 규정되어, 상기 소자 A의 소스 전극과 드레인 전극을 접속하는 상기 소자 A의 반도체층을 형성하는 스텝,
    상기 소자 A의 소스 전극, 드레인 전극 및 반도체층과, 상기 소자 B의 게이트 전극 상에 게이트 절연막을 형성하는 스텝,
    상기 게이트 절연막상에 소자 A의 게이트 전극과, 소자 B의 소스 전극 및 드레인 전극을 형성하는 스텝,
    상기 소자 B의 소스 전극 및 드레인 전극과 이들 사이의 영역내로 규정되어, 상기 소자 B의 소스 전극과 드레인 전극을 접속하는 상기 소자 B의 반도체층을 형성하는 스텝,
    상기 소자 A 및 소자 B상에 배치되고, 상기 소자 B의 드레인 전극에 접속된 유기 EL 소자의 화소 전극을 형성하는 스텝을 가지는 유기 EL 디바이스의 제조 방법.
  9. 기판을 준비하는 스텝,
    상기 기판상에 반도체 소자 A의 게이트 전극과, 반도체 소자 B의 소스 전극 및 드레인 전극을 형성하는 스텝,
    상기 소자 B의 소스 전극 및 드레인 전극과 이들 사이의 영역내로 규정되어, 상기 소자 B의 소스 전극과 드레인 전극을 접속하는 상기 소자 B의 반도체층을 형성하는 스텝,
    상기 소자 A의 게이트 전극과, 상기 소자 B의 소스 전극, 드레인 전극 및 반도체층 상에 게이트 절연막을 형성하는 스텝,
    상기 게이트 절연막의 동일 평면상에 상기 소자 A의 소스 전극 및 드레인 전극, 상기 소자 B의 게이트 전극, 및 상기 소자 A의 소스 전극 또는 드레인 전극과 상기 소자 B의 게이트 전극을 접속하는 컨택트부를 형성하는 스텝,
    상기 소자 A의 소스 전극 및 드레인 전극과 이들 사이의 영역내로 규정되어, 상기 소자 A의 소스 전극과 드레인 전극을 접속하는 상기 소자 A의 반도체층을 형성하는 스텝,
    상기 소자 A 및 소자 B상에 배치되고, 상기 소자 B의 드레인 전극에 접속된 유기 EL 소자의 화소 전극을 형성하는 스텝을 가지는, 유기 EL 디바이스의 제조 방법.
  10. 제8항에 있어서,
    상기 소자 A 및 상기 소자 B의 반도체층은 유기 반도체를 포함하며,
    상기 소자 A의 반도체층에 포함되는 유기 반도체과, 상기 소자 B의 반도체층에 포함되는 유기 반도체는 서로 다른 방법.
  11. 제9항에 있어서,
    상기 소자 A 및 상기 소자 B의 반도체층은 유기 반도체를 포함하며,
    상기 소자 A의 반도체층에 포함되는 유기 반도체와, 상기 소자 B의 반도체층에 포함되는 유기 반도체는 서로 다른 방법.
KR1020097002029A 2007-05-31 2008-05-30 유기 ｅｌ 디바이스 및 그 제조 방법 KR101029666B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-144807 2007-05-31
JP2007144807A JP2008300612A (ja) 2007-05-31 2007-05-31 表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20090080932A true KR20090080932A (ko) 2009-07-27
KR101029666B1 KR101029666B1 (ko) 2011-04-15

Family

ID=39731288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097002029A KR101029666B1 (ko) 2007-05-31 2008-05-30 유기 ｅｌ 디바이스 및 그 제조 방법

Country Status (6)

Country Link
US (1) US7825406B2 (ko)
JP (2) JP2008300612A (ko)
KR (1) KR101029666B1 (ko)
CN (1) CN101542735B (ko)
GB (1) GB2453492B (ko)
WO (1) WO2008145999A1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421090B2 (en) 2009-09-03 2013-04-16 Samsung Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9691799B2 (en) 2014-02-24 2017-06-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9881986B2 (en) 2014-02-24 2018-01-30 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10903246B2 (en) 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2453766A (en) * 2007-10-18 2009-04-22 Novalia Ltd Method of fabricating an electronic device
JP4410313B2 (ja) * 2007-12-10 2010-02-03 パナソニック株式会社 有機ｅｌデバイスおよびｅｌディスプレイパネル、ならびにそれらの製造方法
US7888867B2 (en) * 2007-12-28 2011-02-15 Panasonic Corporation Organic el device having bank with groove, organic el display panel, and method for manufacturing the organic el device
CN101689559B (zh) * 2008-06-06 2011-12-28 松下电器产业株式会社 有机电致发光显示屏及其制造方法
JP2010182582A (ja) * 2009-02-06 2010-08-19 Seiko Epson Corp 有機エレクトロルミネッセンス装置、電子機器
US9047815B2 (en) 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
KR101073301B1 (ko) * 2009-07-15 2011-10-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그 제조방법
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
KR101065407B1 (ko) * 2009-08-25 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
US8211782B2 (en) 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
KR101698537B1 (ko) 2010-01-15 2017-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9111810B2 (en) 2010-04-30 2015-08-18 Sharp Kabushiki Kaisha Circuit board and display device including first and second channel layers made of different semiconductor materials
US8575620B2 (en) 2010-05-13 2013-11-05 Sharp Kabushiki Kaisha Circuit board and display device
KR101663858B1 (ko) 2010-06-18 2016-10-07 가부시키가이샤 제이올레드 유기 ｅｌ 표시 장치
WO2011161910A1 (ja) * 2010-06-22 2011-12-29 パナソニック株式会社 発光表示装置及びその製造方法
US9048142B2 (en) * 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101800917B1 (ko) 2011-08-09 2017-11-23 가부시키가이샤 제이올레드 화상 표시 장치
CN102629621B (zh) * 2012-01-09 2015-08-12 京东方科技集团股份有限公司 一种电路、阵列基板及制作方法、显示器
CN104471735B (zh) * 2012-07-18 2017-03-01 乐金显示有限公司 有机发光器件
CN104641482B (zh) * 2012-09-04 2017-12-29 默克专利股份有限公司 有机电子器件中介电结构的表面改性方法
CN102881712B (zh) * 2012-09-28 2015-02-25 京东方科技集团股份有限公司 一种阵列基板及其制造方法、oled显示装置
CN103077957B (zh) * 2013-02-22 2015-09-02 深圳市华星光电技术有限公司 主动矩阵式有机发光二极管显示装置及其制作方法
CN103715226A (zh) * 2013-12-12 2014-04-09 京东方科技集团股份有限公司 Oled阵列基板及其制备方法、显示面板及显示装置
US9484396B2 (en) * 2014-01-27 2016-11-01 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, display device and electronic product
JP6432189B2 (ja) * 2014-07-18 2018-12-05 株式会社デンソー 有機半導体装置およびその製造方法
CN104409647A (zh) * 2014-11-14 2015-03-11 京东方科技集团股份有限公司 一种像素单元及其制作方法、发光器件、显示装置
JPWO2016152492A1 (ja) 2015-03-26 2017-12-28 富士フイルム株式会社 マトリクス装置およびマトリクス装置の製造方法
JP2016213221A (ja) * 2015-04-30 2016-12-15 国立研究開発法人物質・材料研究機構 金属箔を用いた電極配線の形成方法及びこれを用いた有機トランジスタの製造方法
JP6917734B2 (ja) 2016-03-18 2021-08-11 株式会社半導体エネルギー研究所 半導体装置
KR102359245B1 (ko) 2016-07-08 2022-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
CN106206603A (zh) * 2016-07-19 2016-12-07 京东方科技集团股份有限公司 一种阵列基板、其制作方法、显示面板及显示装置
CN106067478A (zh) * 2016-08-08 2016-11-02 深圳市华星光电技术有限公司 像素界定层的制作方法与oled器件的制作方法
CN109326624B (zh) * 2017-08-01 2021-12-24 京东方科技集团股份有限公司 像素电路、其制造方法及显示装置
CN107393939B (zh) * 2017-08-30 2020-04-17 京东方科技集团股份有限公司 像素界定层及制造方法、显示面板及制造方法、显示装置
KR20200107012A (ko) * 2019-03-05 2020-09-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20210008232A (ko) * 2019-07-11 2021-01-21 삼성디스플레이 주식회사 디스플레이 장치
CN110620133B (zh) * 2019-09-25 2022-09-09 京东方科技集团股份有限公司 一种透明显示面板及其制备方法和显示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2784615B2 (ja) * 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
EP0845812B1 (en) * 1996-11-28 2009-10-28 Casio Computer Co., Ltd. Display apparatus
JPH11231805A (ja) * 1998-02-10 1999-08-27 Sanyo Electric Co Ltd 表示装置
JP2953465B1 (ja) 1998-08-14 1999-09-27 日本電気株式会社 定電流駆動回路
US6277679B1 (en) * 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
JP2000340358A (ja) * 1999-05-27 2000-12-08 Tdk Corp 有機ｅｌ素子の駆動装置および有機ｅｌ表示装置
US6641933B1 (en) * 1999-09-24 2003-11-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting EL display device
JP2001195009A (ja) 2000-01-11 2001-07-19 Sony Corp 有機エレクトロルミネッセンスディスプレイ及びその製造方法
JP3823916B2 (ja) 2001-12-18 2006-09-20 セイコーエプソン株式会社 表示装置及び電子機器並びに表示装置の製造方法
JP2003223120A (ja) 2002-01-30 2003-08-08 Sanyo Electric Co Ltd 半導体表示装置
CN1277148C (zh) * 2002-05-22 2006-09-27 友达光电股份有限公司 主动式有机电致发光显示器及其制作方法
JP4239560B2 (ja) 2002-08-02 2009-03-18 セイコーエプソン株式会社 組成物とこれを用いた有機導電性膜の製造方法
JP4434563B2 (ja) 2002-09-12 2010-03-17 パイオニア株式会社 有機ｅｌ表示装置の製造方法
US20040123804A1 (en) 2002-09-20 2004-07-01 Semiconductor Energy Laboratory Co., Ltd. Fabrication system and manufacturing method of light emitting device
JP2004146369A (ja) 2002-09-20 2004-05-20 Semiconductor Energy Lab Co Ltd 製造装置および発光装置の作製方法
JP4887599B2 (ja) * 2003-11-19 2012-02-29 セイコーエプソン株式会社 回路基板、回路基板の製造方法、表示装置および電子機器
JP4120591B2 (ja) 2004-01-16 2008-07-16 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置及び電気泳動表示装置
JP4353842B2 (ja) * 2004-03-31 2009-10-28 三洋電機株式会社 有機薄膜トランジスタの製造方法
KR100659055B1 (ko) * 2004-06-23 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터를 구비한 능동 구동형 유기전계발광 디스플레이 장치 및 그 제조방법
DE102004059396B3 (de) * 2004-12-09 2006-09-14 Polyic Gmbh & Co. Kg Integrierte Schaltung aus vorwiegend organischem Material
JP2006302556A (ja) * 2005-04-18 2006-11-02 Seiko Epson Corp 半導体素子の製造方法、半導体素子、電子デバイスおよび電子機器
JP4732080B2 (ja) 2005-09-06 2011-07-27 キヤノン株式会社 発光素子
KR20070081829A (ko) * 2006-02-14 2007-08-20 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5147215B2 (ja) * 2006-10-31 2013-02-20 株式会社日立製作所 表示素子の画素駆動回路およびこれを利用した表示装置
US8115785B2 (en) * 2007-04-26 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device, liquid crystal display device, and electronic device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421090B2 (en) 2009-09-03 2013-04-16 Samsung Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9455279B2 (en) 2014-02-24 2016-09-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9691799B2 (en) 2014-02-24 2017-06-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9881986B2 (en) 2014-02-24 2018-01-30 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10903246B2 (en) 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same

Also Published As

Publication number Publication date
GB2453492A (en) 2009-04-08
JP2008300612A (ja) 2008-12-11
WO2008145999A1 (en) 2008-12-04
US7825406B2 (en) 2010-11-02
CN101542735B (zh) 2012-04-18
US20090321725A1 (en) 2009-12-31
JP4521061B2 (ja) 2010-08-11
WO2008145999A4 (en) 2009-01-15
CN101542735A (zh) 2009-09-23
JP2009540623A (ja) 2009-11-19
GB2453492B (en) 2010-05-26
GB0901591D0 (en) 2009-03-11
KR101029666B1 (ko) 2011-04-15

Similar Documents

Publication Publication Date Title
KR101029666B1 (ko) 유기 ｅｌ 디바이스 및 그 제조 방법
JP5521270B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
US20060197881A1 (en) Organic thin film transistor array panel and manufacturing method thereof
US7838872B2 (en) Organic thin film transistor array panel
US7800101B2 (en) Thin film transistor having openings formed therein
US20080036698A1 (en) Display
US20070024766A1 (en) Organic thin film transistor display panel
WO2010107027A1 (ja) 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
US20120326154A1 (en) Manufacturing method of thin film transistor and thin film transistor, and display
US7994494B2 (en) Organic thin film transistor array panel and method for manufacturing the same
JP4928926B2 (ja) インクジェットプリンティングシステム及びこれを用いた薄膜トランジスタ表示板の製造方法
US20070252142A1 (en) Thin film transistor array panel and manufacturing method thereof
KR100695013B1 (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
EP1887630A2 (en) Thin film transistor array panel and method of manufacturing the same
JP2011100831A (ja) 半導体装置及び半導体装置を用いた表示装置
US20080038867A1 (en) Method for manufacturing a thin film transistor array panel
US20080076204A1 (en) Method for manufacturing a thin film transistor array panel
US20070278492A1 (en) Thin film transistor array panel and method of manufacturing the same
US20070164667A1 (en) Display device and manufacturing method of the same
US8653527B2 (en) Thin film transistor and method for manufacturing the same
JP6331644B2 (ja) 薄膜トランジスタアレイおよびその製造方法
US20060202200A1 (en) Organic thin film transistor array panel and manufacturing method thereof
JP2013074191A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置
WO2014155998A1 (ja) 薄膜トランジスタアレイおよび画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee