KR20090072164A - 불휘발성 메모리 소자 및 그 동작 방법 - Google Patents

불휘발성 메모리 소자 및 그 동작 방법 Download PDF

Info

Publication number
KR20090072164A
KR20090072164A KR1020070140188A KR20070140188A KR20090072164A KR 20090072164 A KR20090072164 A KR 20090072164A KR 1020070140188 A KR1020070140188 A KR 1020070140188A KR 20070140188 A KR20070140188 A KR 20070140188A KR 20090072164 A KR20090072164 A KR 20090072164A
Authority
KR
South Korea
Prior art keywords
word line
cells
pass voltage
flag
program
Prior art date
Application number
KR1020070140188A
Other languages
English (en)
Other versions
KR100933852B1 (ko
Inventor
김유성
신태호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070140188A priority Critical patent/KR100933852B1/ko
Priority to US12/117,702 priority patent/US7864590B2/en
Publication of KR20090072164A publication Critical patent/KR20090072164A/ko
Application granted granted Critical
Publication of KR100933852B1 publication Critical patent/KR100933852B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 소자에 관한 것으로, 데이터 저장을 위한 메모리 셀들과, 상기 메모리 셀들의 프로그램 상태를 워드라인들 별로 각각 나타내는 다수의 플래그 셀들을 포함하는 메모리 셀 어레이; 및 상기 플래그 셀을 이용하여 상기 메모리 셀의 프로그램 상태를 판단하고, 판단결과에 따라 해당 워드라인에 제공하는 패스전압을 제어하는 제어부를 포함한다.
패스전압, 플래그 셀, 전압 테이블

Description

불휘발성 메모리 소자 및 그 동작 방법{Non volatile memory device and method of operating the same}
본 발명은 불휘발성 메모리 소자의 동작에 관한 것으로, 특히 패스전압을 워드라인의 특성에 따라 제공할 수 있도록 하는 불휘발성 메모리 소자 및 그 동작 방법에 관한 것이다.
반도체 메모리 소자는 DRAM(Dynamic Random Access Memory) 및 SRAM(Static Random Access Memory)과 같이 시간이 지남에 따라서 데이터를 잃어버리는 휘발성(volatile) 메모리 소자와 한번 데이터를 입력하면 그 상태를 유지할 수 있는 불휘발성(non volatile) 메모리 소자로 구분할 수 있다.
이러한 불휘발성 메모리 소자 전기적으로 데이터의 입, 출력이 가능한 플래쉬 메모리(flash memory)에 대한 수요가 늘고 있다. 플래시 메모리는 회로를 보드(board)로부터 제거하지 않으면서도 고속으로 전기적 소거가 가능한 소자로서, 메모리 셀 구조가 간단하여 단위 메모리 당 제조 원가가 싸고 데이터를 보전하기 위한 리프레쉬(reflash) 기능이 불필요하다는 장점이 있다.
플래시 메모리는 크게 노아(NOR)형과 낸드(NAND)형으로 분류되는데, 노아형 은 2셀(cell)당 1개의 콘택(contact)이 필요하며 고집적화에 불리하지만 셀 전류가 커서 고속화에 유리하다는 장점을 가지며, 낸드형은 셀 전류가 적어 고속화에는 불리하지만 다수의 셀이 하나의 콘택을 공유하여 고집적화에 유리하다는 장점을 갖는다. 따라서 낸드형 플래쉬 메모리 장치는 MP3, 디지털 카메라(digital camera), 모바일(mobile) 및 보조 기억 장치 등 디지털 기기의 사용 급증에 따라서 차세대 메모리 소자로 각광받고 있다.
도 1은 낸드 플래시 메모리 소자의 단위 스트링의 단면도를 나타낸 것이다.
도 1을 참조하면, 낸드 플래시 소자의 단위 스트링은 단위 스트링을 선택하기 위한 드레인 선택 트랜지스터(Drain Selective Transistor : DST)와 그라운드를 선택하기 위한 소오스 선택 트랜지스터(Source Selective Transistor : SST) 사이에 플로팅 게이트(floating gate)(110)와 컨트롤 게이트(control gate)(120)가 적층된 구조의 게이트를 갖는 메모리 셀들(MC0, …, MC31)이 직렬로 연결되어 하나의 스트링(string)을 구성한다.
스트링(string)은 비트라인(BL)과 연결되며, 스트링과 비트라인이 연결된 구조가 다수개 병렬로 연결되어 하나의 블록(block)을 구성하고, 블록(block)은 비트라인 콘택을 중심으로 대칭적으로 배치된다. 선택 트랜지스터(DST)(SST)와 메모리 셀들(MC0, …, MC31)이 행과 열의 매트릭스(matrix) 형태로 배열되고, 동일 열에 배열된 드레인 선택 트랜지스터(DST) 및 소오스 선택 트랜지스터(SST)의 게이트는 각각 드레인 선택 라인(Drain Selective Line : DSL) 및 소오스 선택 라인(Source Selective Line : SSL)과 접속된다. 또한, 동일 열에 배열된 메모리 셀들(MC0, …, MC31)의 게이트는 대응되는 다수의 워드라인(WL0, …, WL31)에 접속된다. 그리고 드레인 선택 트랜지스터(DST)의 드레인에는 비트라인(BL)이 연결되고, 소오스 선택 트랜지스터(SST)의 소오스에는 공통 소오스 라인(Common Source Line : CSL)이 연결된다.
상술한 구조를 갖는 낸드 플래쉬 메모리 소자의 프로그램 동작을 살펴보면 다음과 같다.
선택된 비트라인에 0V의 전압을 인가하고 선택된 워드라인에 프로그램 전압(Vpgm)을 인가하여 선택된 메모리 셀의 채널 영역과 컨트롤 게이트 사이의 높은 전압 차이에 의한 파울러 노드하임(Fowler-Nordheim : 이하, "F-N"이라 한다) 터널링(tunneling)에 의해 채널 영역의 전자를 플로팅 게이트내로 주입하여 프로그램이 이루어진다.
그런데, 프로그램 전압(Vpgm)은 선택된 메모리 셀뿐만 아니라 동일한 워드라인을 따라 배열된 비선택된 메모리 셀들에도 인가되어 동일 워드라인에 연결된 비선택 메모리 셀이 프로그램되게 된다. 이러한 현상을 프로그램 디스터브(program disturb)라 하는데, 프로그램 디스터브를 방지하기 위하여 선택된 워드라인 및 비선택된 비트라인에 연결된 비선택 메모리 셀을 포함하는 스트링의 드레인 선택 트랜지스터(DST)의 소오스를 Vcc-Vth(Vcc는 전원전압, Vth는 드레인 선택 트랜지스터의 문턱전압) 레벨로 차지시킨 후, 선택된 워드라인에는 프로그램 전압(Vpgm)을 인가하고 비선택된 워드라인에 패스 전압(Vpass)을 인가하여 동일한 스트링에 종속된 메모리 셀들의 채널 전압(Vch)을 부스팅(boosting)시키어 비선택된 메모리 셀이 프 로그램되는 현상을 방지한다.
상기의 채널 전압을 부스팅 시켜 비선택 메모리 셀이 프로그램이 되지 않도록 방지(Inhibit)하는 방식은 선택된 워드라인의 주변에 프로그램 셀이 어떻게 배치되고, 얼마나 많은 메모리 셀이 프로그램 상태인가에 따라 부스팅의 정도가 달라질 수 있고, 부스팅이 충분히 되지 않아 디스터번스가 발생할 수도 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 프로그램 동작시에 비선택 워드라인에 연결되는 메모리 셀이 프로그램된 정도에 따라 패스 전압을 변경하여 인가함으로써 부스팅을 충분히 일어나도록 하는 불휘발성 메모리 소자 및 그 동작 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자는,
데이터 저장을 위한 메모리 셀들과, 상기 메모리 셀들의 프로그램 상태를 워드라인들 별로 각각 나타내는 다수의 플래그 셀들을 포함하는 메모리 셀 어레이; 및 상기 플래그 셀을 이용하여 상기 메모리 셀의 프로그램 상태를 판단하고, 판단결과에 따라 해당 워드라인에 제공하는 패스전압을 제어하는 제어부를 포함한다.
상기 각각의 워드라인마다 모든 워드라인의 메모리 셀의 프로그램 상태를 나타내는 플래그 셀들이 연결되는 것을 특징으로 한다.
상기 제어부는, 상기 각각의 워드라인의 메모리 셀의 프로그램 정도에 따라 설정된 워드라인의 패스전압 정보를 저장하는 저장부를 포함하는 것을 특징으로 한다.
상기 제어부는, 상기 메모리 셀의 데이터를 독출할 때, 상기 워드라인에 연결된 메모리 셀들의 프로그램 상태에 따라 드레인 선택 라인의 전압 레벨을 제어하는 것을 특징으로 한다.
상기 패스전압은 상기 워드라인들을 하나 이상의 그룹으로 나누고, 각각의 그룹별로 설정되는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 불휘발성 메모리 소자는,
데이터 저장을 위한 메모리 셀들과, 상기 메모리 셀들의 프로그램 상태를 워드라인들 별로 각각 나타내는 다수의 플래그 셀들이 각 워드라인마다 연결되는 메모리 셀 어레이; 및 상기 각각의 워드라인에 연결된 메모리 셀의 프로그램 상태를 상기 플래그 셀을 이용하여 판단하고, 판단결과에 따라 상기 워드라인에 제공하는 패스전압을 제어하거나, 데이터를 독출할 때 상기 판단결과에 따라 드레인 선택 트랜지스터에 인가하는 전압 레벨을 제어하는 제어부를 포함한다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 프로그램 방법은,
선택된 워드라인의 플래그 셀들을 독출 하는 단계; 상기 선택된 워드라인을 제외하고, 상기 독출된 플래그 셀들의 프로그램 상태에 따라 각각의 플래그 셀들에 대응되는 워드라인에 패스전압 정보를 로딩하는 단계; 및 상기 로딩된 패스전압을 각각의 워드라인에 제공하는 단계를 포함한다.
상기 워드라인에 연결된 메모리 셀들이 프로그램 진행이 많이 되었을 록, 패스전압 레벨을 높이는 것을 특징으로 한다.
상기 동작에 앞서 각각의 워드라인에 연결된 메모리 셀에 프로그램 상태에 따른 패스전압 정보를 미리 저장하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 불휘발성 메모리 소자의 프로그램 방법은,
선택된 워드라인의 플래그 셀들을 독출 하는 단계; 상기 선택된 워드라인을 제외하고, 상기 독출된 플래그 셀들의 프로그램 상태에 따라 각각의 플래그 셀들에 대응되는 워드라인에 패스전압을 설정하고, 상기 독출된 플래그 셀들의 프로그램 상태에 따라 드레인 선택 라인의 전압 레벨을 설정하는 단계; 및 상기 선택된 워드라인에 연결된 메모리 셀에 저장된 데이터를 센싱 하는 단계를 포함하는 것을 특징으로 한다.
상기 워드라인이 프로그램 진행이 많이 되었을수록, 패스전압 레벨을 높이는 것을 특징으로 한다.
상기 동작에 앞서 각각의 워드라인에 연결된 메모리 셀에 프로그램 상태에 따른 패스전압 정보와, 드레인 선택 라인의 전압 정보를 미리 저장하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자 및 그 동작 방법은 프로그램을 위해 선택되지 않은 비선택 워드라인에 연결된 메모리 셀들의 프로그램 정도에 따라 패스 전압의 전압 레벨을 조절하고, 드레인 선택 라인의 전압 레벨을 변경함으로써 효과적으로 셀프 부스팅을 일으켜 디스터번스 현상을 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하 도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2a는 본 발명의 실시 예에 따른 플래시 메모리 소자의 구조를 나타낸 블록도이다.
도 2a를 참조하면, 본 발명의 실시 예에 따른 플래시 메모리 소자(200)는 메모리 셀 어레이(210)와, 페이지 버퍼부(220)와, Y 디코더(230)와, X 디코더(240)와 전압 제공부(250) 및 제어부(260)를 포함한다.
메모리 셀 어레이(210)는 데이터 저장을 위한 메모리 셀들이 포함되는 메인 셀부(211)와, 플래그 셀들이 포함되는 플래그 셀부(212)로 구성되고, 메인 셀부(211)는 메모리 셀들이 직렬로 연결된 셀 스트링들이 복수개 포함되고, 각각의 셀 스트링들은 비트라인에 연결된다. 또한 상기 비트라인과 직교하는 방향으로 메모리 셀들의 게이트가 제 1 내지 제 32 워드라인(WL<0> 내지 WL<31>)으로 연결된다. 그리고 각각의 워드라인들의 프로그램 상태를 나타내는 메모리 셀들로 구성되는 플래그 셀부(212)를 포함한다.
플래그 셀부(212)는 하나 이상의 플래그 셀들이 포함되는데, 구성은 메모리 셀 어레이의 셀 스트링과 동일하게 구성되는데, 각각의 워드라인마다 모든 워드라인에 프로그램 상태를 나타내는 플래그 셀들이 모두 포함된다.
즉, 본 발명의 실시 예와 같이 제 1 내지 제 32 워드라인(WL<0> 내지 WL<31>)이 포함되는 메모리 셀 어레이는 32개의 워드라인 각각의 프로그램 상태를 나타내기 위한 플래그 셀이 필요하다. 이때 32개의 워드라인 각각의 프로그램 상태 를 나타내기 위해 필요한 플래그 셀이 32개라면, 제 1 내지 제 32 워드라인(WL<0> 내지 WL<31>)의 각각에 32개의 플래그 셀들이 연결된다.
페이지 버퍼부(220)는 상기 메모리 셀 어레이(210)의 비트라인에 연결되는 페이지 버퍼가 복수개 포함되는데, 각각의 페이지 버퍼는 선택된 메모리 셀에 프로그램할 데이터를 임시 저장하였다가 비트라인을 통해 메모리 셀에 전달하거나, 메모리 셀에 저장된 데이터를 독출 하여 저장한다.
Y 디코더(230)는 입력 어드레스에 따라 페이지 버퍼부(220)의 페이지 버퍼에 입출력 경로를 제공하고, X 디코더(240)는 입력 어드레스에 따라 메모리 셀 어레이(210)의 워드라인을 선택한다.
전압 제공부(250)는 제어부(260)의 제어에 따라 상기 X 디코더(240)가 연결하는 워드라인에 제공할 동작 전압을 생성하고, 제어부(260)는 동작 명령에 따른 제어신호를 출력하며, 메모리 셀 어레이(210)의 데이터 프로그램 정도에 따라 설정되어 있는 패스전압을 제공할 수 있도록 전압 제공부(250)를 제어한다.
상기 제어부(260)에는 메모리 셀들의 데이터 프로그램 정도에 따라 변경되는 패스 전압 정보를 포함하는 전압 테이블이 저장되는 저장부(261)가 포함된다.
상기 플래시 메모리 소자(200)에서 프로그램 동작은 일반적으로 제 1 워드라인(WL<0>)에서 제 32 워드라인(WL<31>) 방향으로 수행되고, 각각의 워드라인에 대한 프로그램이 완료되면 해당 워드라인에 연결되는 플래그 셀이 프로그램된다.
다음은 하나의 워드라인을 구성하는 메인 셀부(211)의 메모리 셀들과, 플래그 셀부(212)의 플래그 셀들을 블록으로 표시한 것이다.
도 2b는 도2a의 하나의 워드라인 구성을 나타낸 블록도이다.
도 2b를 참조하면, 제 30 워드라인(WL<29>)을 대표적으로 블록도화 한 것으로, 메인 셀부(211)에는 LSB와 MSB의 논리 페이지로 구성되는 메모리 셀들이 포함되고, 플래그 셀부(212)는 제 1 워드라인(WL<0>)의 프로그램 상태를 나타내는 제 1 플래그 셀(FC1)에서부터 제 32 워드라인(WL<31>)의 프로그램 상태를 나타내는 제 32 플래그 셀(FC32)이 포함되어 있다.
상기와 같이 각각의 워드라인이 구성되어 있는 상태에서, 하나의 워드라인에 연결되는 플래그 셀들을 읽으면 모든 워드라인의 프로그램 상태를 알 수 있다.
상기와 같은 본 발명의 실시 예에서 제 30 워드라인(WL<29>)이 프로그램을 위해 선택된 상태일 때, 프로그램 동작을 하기 전에 먼저 제 30 워드라인(WL<29>)에 연결된 플래그 셀들을 읽어온다. 그리고 플래그 셀들의 상태에 따라 제 1 내지 제 32 워드라인(WL<0> 내지 WL<31>)의 프로그램 상태를 모두 판단할 수 있고, 각각의 워드라인의 프로그램 상태에 따라 프로그램 동작을 수행할 때의 패스 전압을 결정한다.
즉, 상기 제 30 워드라인(WL<29>)은 프로그램을 위해 선택된 워드라인이므로 프로그램 전압이 인가되고, 나머지 워드라인들은 각각 프로그램된 상태에 따라 다른 패스 전압을 인가하게 된다.
상기 각각의 워드라인의 프로그램 상태에 따라 인가되는 패스전압에 대한 정보는 제어부(260)의 저장부(261)에 저장된다. 각각의 패스전압들은 메모리 셀의 프로그램 정도에 따른 문턱전압을 이용하여 설정할 수 있다.
다음은 N 개의 논리 페이지를 가지는 워드라인들의 프로그램 상태에 따라 설정된 패스전압을 나타낸 전압 테이블의 예를 나타낸 표이다.
Figure 112007094462927-PAT00001
표1은 모든 워드라인들에 대해 각각 프로그램 정도에 따라 패스 전압을 변경하여 적용하는 경우의 전압 테이블이며, 워드라인을 몇 개의 그룹으로 나누어 각각의 그룹마다 프로그램 정도에 따라 패스전압을 설정하는 방법을 적용할 수도 있다.
또한 상기 표 1에 나타난 DSL 전압은 드레인 선택 트랜지스터(Drain Select Transistor)의 게이트에 인가되는 드레인 선택 라인(Drain Select Line)의 전압 레벨을 나타내는 것으로 제어부(260)가 메모리 셀 어레이(210)의 메모리 셀들 전체가 어느 정도 프로그램되었는지를 판단하여 DSL 전압도 변경하도록 제어할 수 있다. 이는 드레인 선택 트랜지스터가 비트라인을 통해 메모리 셀의 상태를 전달하는 역할을 하기 때문에 프로그램된 셀의 개수에 따라 DSL 전압을 변경함으로써 데이터 독출시의 독출 감정시간(Evaluation)을 일정하게 조절하는 역할을 할 수 있다.
즉, 많은 메모리 셀이 프로그램되어 있다 해도, DSL 전압을 높임으로써 드레인 선택 트랜지스터를 보다 많이 턴온 시킨다. 따라서 미리 설정되어 있는 비트라인의 독출 감정 시간에 메모리 셀의 상태를 충분히 감정할 수 있게 한다.
따라서 DSL 전압을 제어하는 경우는 데이터 독출을 수행할 때 적용될 수 있다.
상기 플래시 메모리 소자(200)는 다음과 같이 프로그램 동작을 한다.
도 3은 본 발명의 실시 예에 따른 프로그램 동작의 순서도이다.
도 3을 참조하면, 프로그램 명령이 플래시 메모리 소자(200)에 입력되면(S301), 제어부(260)는 상기 프로그램 명령과 함께 입력되는 어드레스를 이용하여 프로그램을 수행할 워드라인을 확인하고, 해당 워드라인의 플래그 셀들을 읽는다(S303).
즉, 본 발명의 실시 예에 따라 제 30 워드라인(WL<29>)을 프로그램한다고 할 때, 제 30 워드라인(WL<29>)의 플래그 셀부(212)의 플래그 셀들을 모두 독출하고, 각각의 플래그 셀에 프로그램 상태에 따라 제 1 내지 제 32 워드라인((WL<0> 내지 WL<31>)의 프로그램 상태를 판단한다.
플래그 셀을 읽어서 각각의 워드라인의 프로그램 상태를 판단한 이후에는 제어부(260)는 플래그 셀의 독출 결과에 따라 저장부(261)에 저장된 전압 테이블을 읽는다(S305).
제어부(260)는 전압 테이블에 따라서 각각의 워드라인의 패스전압을 설정하고, 제 30 워드라인(WL<29>)에는 프로그램 전압을 인가하고, 나머지 워드라인들에는 설정된 패스 전압을 인가하도록 전압 제공부(250)와 X 디코더(240)를 제어한다(S307).
워드라인 전압이 설정된 이후에는 플래시 메모리 소자(200)의 프로그램방법에 따라 프로그램을 실행한다(S309).
상기와 같이 워드라인의 프로그램 상태에 따라 패스전압을 설정하면, 각각의 워드라인에 연결된 메모리 셀의 문턱전압이 다른 상태에서도 유사하게 패스전압들에 의한 턴온 상태가 유지되므로 프로그램되는 메모리 셀에 주변 셀들의 영향이 최소화 될 수 있고, 또한 프로그램 동작을 수행할 때 프로그램 금지해야 하는 셀 스트링에 셀프 부스팅을 충분히 발생시킨다.
상기의 동작은 프로그램을 수행하는 과정에서 패스전압을 인가하는 방법에 대해 실시 예로서 설명하였으나, 플래시 메모리 소자(200)의 프로그램 동작을 포함한, 검증동작과 독출 동작 등의 모든 동작에서 워드라인에 패스전압을 인가하는 경우 상기와 같이 플래그 셀을 이용하여 워드라인의 프로그램 정도를 확인하고, 패스전압을 전압 테이블에 의해 결정하는 방법을 적용하여 사용할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 낸드 플래시 메모리 소자의 단위 스트링의 단면도를 나타낸 것이다.
도 2a는 본 발명의 실시 예에 따른 플래시 메모리 소자의 구조를 나타낸 블록도이다.
도 2b는 도2a의 하나의 워드라인 구성을 나타낸 블록도이다.
도 3은 본 발명의 실시 예에 따른 프로그램 동작의 순서도이다.
*도면의 주요 부분의 간단한 설명*
200 : 플래시 메모리 소자 210 : 메모리 셀 어레이
220 : 페이지 버퍼부 230 : Y 디코더
240 : X 디코더 250 : 전압 제공부
260 : 제어부

Claims (12)

  1. 데이터 저장을 위한 메모리 셀들과, 상기 메모리 셀들의 프로그램 상태를 워드라인들 별로 각각 나타내는 다수의 플래그 셀들을 포함하는 메모리 셀 어레이; 및
    상기 플래그 셀을 이용하여 상기 메모리 셀의 프로그램 상태를 판단하고, 판단결과에 따라 해당 워드라인에 제공하는 패스전압을 제어하는 제어부
    를 포함하는 불휘발성 메모리 소자.
  2. 제 1항에 있어서,
    상기 각각의 워드라인마다 모든 워드라인의 메모리 셀의 프로그램 상태를 나타내는 플래그 셀들이 연결되는 것을 특징으로 하는 불휘발성 메모리 소자.
  3. 제 1항에 있어서,
    상기 제어부는,
    상기 각각의 워드라인의 메모리 셀의 프로그램 정도에 따라 설정된 워드라인의 패스전압 정보를 저장하는 저장부를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  4. 제 1항에 있어서,
    상기 제어부는,
    상기 메모리 셀의 데이터를 독출할 때, 상기 워드라인에 연결된 메모리 셀들의 프로그램 상태에 따라 드레인 선택 라인의 전압 레벨을 제어하는 것을 특징으로 하는 불휘발성 메모리 소자.
  5. 제 3항에 있어서,
    상기 패스전압은 상기 워드라인들을 하나 이상의 그룹으로 나누고, 각각의 그룹별로 설정되는 것을 특징으로 하는 불휘발성 메모리 소자.
  6. 데이터 저장을 위한 메모리 셀들과, 상기 메모리 셀들의 프로그램 상태를 워드라인들 별로 각각 나타내는 다수의 플래그 셀들이 각 워드라인마다 연결되는 메모리 셀 어레이; 및
    상기 각각의 워드라인에 연결된 메모리 셀의 프로그램 상태를 상기 플래그 셀을 이용하여 판단하고, 판단결과에 따라 상기 워드라인에 제공하는 패스전압을 제어하거나, 데이터를 독출할 때 상기 판단결과에 따라 드레인 선택 트랜지스터에 인가하는 전압 레벨을 제어하는 제어부
    를 포함하는 불휘발성 메모리 소자.
  7. 선택된 워드라인의 플래그 셀들을 독출 하는 단계;
    상기 선택된 워드라인을 제외하고, 상기 독출된 플래그 셀들의 프로그램 상 태에 따라 각각의 플래그 셀들에 대응되는 워드라인에 패스전압 정보를 로딩하는 단계; 및
    상기 로딩된 패스전압을 각각의 워드라인에 제공하는 단계
    를 포함하는 불휘발성 메모리 소자의 프로그램 방법.
  8. 제 7항에 있어서,
    상기 워드라인에 연결된 메모리 셀들이 프로그램 진행이 많이 되었을 록, 패스전압 레벨을 높이는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  9. 제 7항에 있어서,
    상기 동작에 앞서 각각의 워드라인에 연결된 메모리 셀에 프로그램 상태에 따른 패스전압 정보를 미리 저장하는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  10. 선택된 워드라인의 플래그 셀들을 독출 하는 단계;
    상기 선택된 워드라인을 제외하고, 상기 독출된 플래그 셀들의 프로그램 상태에 따라 각각의 플래그 셀들에 대응되는 워드라인에 패스전압을 설정하고, 상기 독출된 플래그 셀들의 프로그램 상태에 따라 드레인 선택 라인의 전압 레벨을 설정하는 단계; 및
    상기 선택된 워드라인에 연결된 메모리 셀에 저장된 데이터를 센싱 하는 단 계를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 독출 방법.
  11. 제 10항에 있어서,
    상기 워드라인이 프로그램 진행이 많이 되었을수록, 패스전압 레벨을 높이는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  12. 제 10항에 있어서,
    상기 동작에 앞서 각각의 워드라인에 연결된 메모리 셀에 프로그램 상태에 따른 패스전압 정보와, 드레인 선택 라인의 전압 정보를 미리 저장하는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
KR1020070140188A 2007-12-28 2007-12-28 불휘발성 메모리 소자 및 그 동작 방법 KR100933852B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070140188A KR100933852B1 (ko) 2007-12-28 2007-12-28 불휘발성 메모리 소자 및 그 동작 방법
US12/117,702 US7864590B2 (en) 2007-12-28 2008-05-08 Non-volatile memory device and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070140188A KR100933852B1 (ko) 2007-12-28 2007-12-28 불휘발성 메모리 소자 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20090072164A true KR20090072164A (ko) 2009-07-02
KR100933852B1 KR100933852B1 (ko) 2009-12-24

Family

ID=40798203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070140188A KR100933852B1 (ko) 2007-12-28 2007-12-28 불휘발성 메모리 소자 및 그 동작 방법

Country Status (2)

Country Link
US (1) US7864590B2 (ko)
KR (1) KR100933852B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100948468B1 (ko) * 2007-12-24 2010-03-17 주식회사 하이닉스반도체 불휘발성 메모리 장치의 플래그 상태 결정 방법.
JP5208011B2 (ja) * 2009-02-13 2013-06-12 セイコーインスツル株式会社 メモリ回路装置
US8134871B2 (en) * 2009-08-05 2012-03-13 Sandisk Technologies Inc. Programming memory with reduced pass voltage disturb and floating gate-to-control gate leakage
KR101703279B1 (ko) * 2010-08-05 2017-02-06 삼성전자 주식회사 플래시 메모리 장치 및 플래시 메모리 장치의 독출 방법
US8451662B2 (en) * 2011-03-03 2013-05-28 Micron Technology, Inc. Reading memory cell history during program operation for adaptive programming
CN107644666B (zh) * 2017-10-20 2020-09-18 上海华力微电子有限公司 一种自适应闪存写入操作控制方法及电路
WO2021232233A1 (en) * 2020-05-19 2021-11-25 Yangtze Memory Technologies Co., Ltd. Control method and controller of program suspending and resuming for memory

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057939B2 (en) * 2004-04-23 2006-06-06 Sandisk Corporation Non-volatile memory and control with improved partial page program capability
KR100645055B1 (ko) * 2004-10-28 2006-11-10 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR20060108324A (ko) * 2005-04-12 2006-10-17 주식회사 하이닉스반도체 Ｎａｎｄ형 플래쉬 메모리 셀의 프로그램 방법
US8110823B2 (en) * 2006-01-20 2012-02-07 The Regents Of The University Of California III-V photonic integration on silicon
KR100684909B1 (ko) * 2006-01-24 2007-02-22 삼성전자주식회사 읽기 에러를 방지할 수 있는 플래시 메모리 장치
KR100771883B1 (ko) * 2006-09-06 2007-11-01 삼성전자주식회사 멀티-레벨 불휘발성 메모리 장치 및 프로그램 방법
KR100771882B1 (ko) * 2006-09-06 2007-11-01 삼성전자주식회사 멀티-레벨 불휘발성 메모리 장치의 프로그램 방법
US7609548B2 (en) * 2006-09-29 2009-10-27 Hynix Semiconductor Inc. Method of programming a multi level cell
KR100784867B1 (ko) * 2006-12-13 2007-12-14 삼성전자주식회사 엠에스비 프로그램 상태를 저장하는 플래그 셀들을구비하는 비휘발성 메모리 장치
KR100799688B1 (ko) * 2007-01-03 2008-02-01 삼성전자주식회사 백업 회로를 갖는 메모리 시스템 및 그것의 프로그램 방법
KR100923820B1 (ko) * 2007-10-12 2009-10-27 주식회사 하이닉스반도체 페이지 버퍼, 이를 구비하는 메모리 소자 및 그 동작 방법
KR101391881B1 (ko) * 2007-10-23 2014-05-07 삼성전자주식회사 멀티-비트 플래시 메모리 장치 및 그것의 프로그램 및 읽기방법
KR100938092B1 (ko) * 2008-03-10 2010-01-21 주식회사 하이닉스반도체 플래시 메모리 소자의 동작 방법

Also Published As

Publication number Publication date
KR100933852B1 (ko) 2009-12-24
US7864590B2 (en) 2011-01-04
US20090168535A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
KR101301140B1 (ko) 읽기 디스터브가 방지되는 불휘발성 반도체 메모리 장치 및그것의 읽기 방법
KR101308014B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 리커버리 방법
KR100922977B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
KR20100025304A (ko) 불휘발성 메모리 장치의 프로그램 방법
JP2009026447A (ja) 選択トランジスタをプログラムするメモリ装置及びそのプログラム方法とこれを用いたメモリシステム
KR100933852B1 (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR100888616B1 (ko) 소거 동작 전에 프리 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
KR101643518B1 (ko) 메모리에서의 지지 회로 공유
JP2010211883A (ja) 不揮発性半導体記憶装置
KR101668340B1 (ko) Nand형 플래시 메모리 및 그의 프로그래밍 방법
KR101761652B1 (ko) 3d nand 메모리에서의 전류 누설 감소
JP2022052505A (ja) メモリデバイス
KR100988121B1 (ko) 불휘발성 메모리소자의 프로그램 방법
JPWO2006059375A1 (ja) 半導体装置および半導体装置の制御方法
JP2014235757A (ja) コントローラ
KR20090049373A (ko) 불휘발성 메모리 소자의 동작 방법
KR20120069115A (ko) 반도체 메모리 장치 및 그의 동작 방법
JP2009176372A (ja) 半導体記憶装置
KR100905868B1 (ko) 플래시 메모리 소자의 동작 방법
KR102064514B1 (ko) 반도체 메모리 장치의 동작 방법
KR20100022228A (ko) 불휘발성 메모리 소자 및 그 동작 방법
CN110556147B (zh) 存储器装置及其操作方法
KR100784864B1 (ko) 소거 동작 후에 포스트 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
KR20100028191A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR20100022226A (ko) 불휘발성 메모리 소자의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee