KR20090068004A - Method for etching repair in semicondutor devide - Google Patents

Method for etching repair in semicondutor devide Download PDF

Info

Publication number
KR20090068004A
KR20090068004A KR1020070135854A KR20070135854A KR20090068004A KR 20090068004 A KR20090068004 A KR 20090068004A KR 1020070135854 A KR1020070135854 A KR 1020070135854A KR 20070135854 A KR20070135854 A KR 20070135854A KR 20090068004 A KR20090068004 A KR 20090068004A
Authority
KR
South Korea
Prior art keywords
etching
fuse line
film
fuse
repair
Prior art date
Application number
KR1020070135854A
Other languages
Korean (ko)
Inventor
공필구
김기윤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070135854A priority Critical patent/KR20090068004A/en
Publication of KR20090068004A publication Critical patent/KR20090068004A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

A repair etching method of a semiconductor device is provided to form an oxide film so as to maintain uniform thickness within all fuse boxes by forming a uniformly thick oxide film. A fuse line(120) is formed on a semiconductor substrate(100). A first insulating film(110) is formed on the fuse line. The first insulating film is first selectively etched so that the first insulating film of a constant thickness from the top surface of the fuse line remains. The first insulating film having a remained portion is second selectively etched so the fuse line is exposed. A second insulating film(130b) is formed on the semiconductor substrate at uniform thickness.

Description

반도체소자의 리페어 식각방법{Method for etching repair in semicondutor devide}Repair etching method of semiconductor device {Method for etching repair in semicondutor devide}

본 발명은 반도체소자의 형성방법에 관한 것으로, 보다 구체적으로 반도체소자의 리페어 식각방법에 관한 것이다. The present invention relates to a method of forming a semiconductor device, and more particularly to a repair etching method of a semiconductor device.

반도체 메모리 소자의 셀들 중 하나의 메모리 셀에서 결함이 발생하는 경우, 반도체 메모리 소자는 제대로 동작을 수행하지 못하여 불량품으로 처리된다. 게다가, 반도체소자의 집적도가 증가함에 따라, 결함이 발생할 확률이 높아지고 있다. 따라서, 반도체 메모리 각 셀 들에 특정 전류를 인가하여 셀 각 셀들의 정상 및 불량 여부를 판단하여 결함 셀을 검출한 후, 결함 셀들에 리페어(repair) 공정을 수행하여 미리 제작된 예비 셀(redundancy cell)들로 교체하여 반도체 메모리 소자의 동작에 영향이 없도록 하고 있다. When a defect occurs in one of the cells of the semiconductor memory device, the semiconductor memory device does not perform properly and is treated as a defective product. In addition, as the degree of integration of semiconductor elements increases, the probability of occurrence of defects increases. Therefore, after a specific current is applied to each cell of the semiconductor memory to determine whether the cells are normal or defective, the defective cells are detected, and a repair process is performed on the defective cells to prepare a preliminary redundancy cell. ) So as not to affect the operation of the semiconductor memory device.

리페어 공정은, 결함 셀에 연결된 퓨즈에 레이저 빔을 조사하여 컷팅함으로써 수행되며, 레이저에 의해 끊어지는 배선을 퓨즈(fuse)라 하고, 그 끊어지는 부위와 이를 둘러싼 영역을 퓨즈 박스(Fuse Box)라 한다. 이때, 퓨즈 박스를 형성하기 위해 퓨즈 상부의 산화막 및 보호막을 일정 두께 제거하기 위한 리페어 식 각(repair etching)공정이 수행되고 있다. 리페어 식각공정은 건식식각 공정을 수행하고 있으나, 식각과정에서 퓨즈 라인이 손상되는 것을 방지하기 위해 퓨즈 라인 상부에 일정 두께로 산화막을 잔류시킨다. The repair process is performed by irradiating and cutting a laser beam on a fuse connected to a defective cell, and the wiring broken by the laser is called a fuse, and the broken portion and the area surrounding the fuse box are called a fuse box. do. In this case, a repair etching process is performed to remove a predetermined thickness of the oxide film and the protective film on the fuse to form a fuse box. In the repair etching process, the dry etching process is performed, but an oxide film is left to a certain thickness on the fuse line to prevent the fuse line from being damaged during the etching process.

그런데, 건식 식각의 식각률 차이에 의해 퓨즈 라인 상부에 잔류되는 산화막(Rox; Remain oxide layer)의 균일성을 컨트롤하기가 어려워 산화막이 불균일하게 잔류된다. 이때, 기판 상에 식각률 차이에 의해 서로 다른 퓨즈 박스 별로 산화막이 불균일하게 잔류될 뿐만 아니라, 동일한 퓨즈 박스 내에도 불균일하게 잔류될 수 있다. 잔류된 산화막으로 인해 레이저를 이용한 리페어 공정 시 레이저 빔이 디포커스 되어 공정 수율 및 소자의 신뢰성을 저하시키게 된다. However, due to the difference in the etching rate of the dry etching, it is difficult to control the uniformity of the oxide layer (Rox; Remain oxide layer) remaining on the fuse line, the oxide film remains unevenly. In this case, the oxide film may not only remain unevenly for each fuse box due to an etching rate difference, but may also remain unevenly within the same fuse box. Due to the remaining oxide film, the laser beam is defocused during the repair process using a laser, thereby reducing process yield and device reliability.

본 발명에 따른 반도체소자의 리페어 식각방법은, 기판 상에 퓨즈 라인을 형성하는 단계; 상기 퓨즈 라인 상에 제1 절연막을 형성하는 단계; 상기 절연막을 상기 퓨즈 라인 상부 표면으로부터 일정 두께 잔류되도록 선택적으로 제1 식각하는 단계; 상기 일정 두께 잔류된 상기 제1 절연막을 선택적으로 제2 식각하여 상기 퓨즈 라인을 노출시키는 단계; 및 상기 퓨즈 라인이 노출된 기판 상에 균일한 두께로 제2 절연막을 형성하는 단계를 포함한다. Repair etching method of a semiconductor device according to the present invention, forming a fuse line on the substrate; Forming a first insulating film on the fuse line; Selectively etching the insulating film so that a predetermined thickness remains from the upper surface of the fuse line; Selectively etching the first insulating film remaining in the predetermined thickness to expose the fuse line; And forming a second insulating layer having a uniform thickness on the substrate to which the fuse line is exposed.

상기 퓨즈 라인은 상기 기판 상에 금속 배선을 형성하면서 동시에 형성하는 것이 바람직하다. The fuse line is preferably formed at the same time as forming a metal wiring on the substrate.

상기 퓨즈 라인은 금속막으로 형성하는 것이 바람직하다. The fuse line is preferably formed of a metal film.

상기 금속막은 알루미늄막 또는 텅스텐막으로 형성하는 것이 바람직하다. The metal film is preferably formed of an aluminum film or a tungsten film.

상기 제1 식각은 건식식각공정을 이용하고, 상기 제2 식각은 습식식각공정을 이용하여 수행하는 반도체소자의 리페어 식각방법. The first etching is a dry etching process, the second etching is a repair etching method of a semiconductor device performed by using a wet etching process.

상기 건식 식각공정은 상기 절연막이 상기 퓨즈 라인 상부 표면으로부터 3000 내지 8000 Å 두께 정도 잔류되게 식각하는 것이 바람직하다. In the dry etching process, the insulating film may be etched so that the insulating film remains about 3000 to 8000 mm thick from the upper surface of the fuse line.

상기 습식 식각 공정은 HF를 포함하는 식각액을 이용하여 수행하는 것이 바람직하다. The wet etching process is preferably performed using an etchant containing HF.

상기 제2 절연막은 산화막으로 형성하는 것이 바람직하다. The second insulating film is preferably formed of an oxide film.

상기 제2 절연막은 1500 내지 2500Å 두께 정도로 형성하는 것이 바람직하다. Preferably, the second insulating film is formed to a thickness of 1500 to 2500 kPa.

상기 제2 절연막을 형성하기 이전에, 상기 퓨즈 라인이 노출된 기판에 세정공정을 수행하는 단계를 더 포함할 수 있다. Before forming the second insulating layer, the method may further include performing a cleaning process on the substrate to which the fuse line is exposed.

(실시예)(Example)

도 1을 참조하면, 디램(DRAM)과 같은 반도체소자를 구현하기 위해 소정의 구조가 형성된 기판(100) 상에 제1 절연막(110)을 형성하고, 제1 절연막(110) 상에 퓨즈 라인(fuse line)(120)을 형성한다. 이때, 퓨즈 라인(120)은 알루미늄(Al) 또는 텅스텐(W)과 같은 금속막으로 형성할 수 있으나, 이에 한정되는 것은 아니다. Referring to FIG. 1, in order to implement a semiconductor device such as a DRAM, a first insulating layer 110 is formed on a substrate 100 on which a predetermined structure is formed, and a fuse line is formed on the first insulating layer 110. fuse line 120 is formed. In this case, the fuse line 120 may be formed of a metal film such as aluminum (Al) or tungsten (W), but is not limited thereto.

한편, 반도체소자의 집적도 및 속도를 증가시키기 위해 금속막을 퓨즈 라인으로 이용함으로써, 퓨즈 라인을 금속배선 형성 과정에서 동시에 형성하여 제조 공정을 단순화하고 있다. 즉, 금속 배선 형성 과정에서 사용되는 금속막은 기판의 퓨즈영역에도 함께 패터닝되어 리페어 퓨즈(repair fuse)로서 형성된다. On the other hand, by using a metal film as a fuse line in order to increase the degree of integration and speed of the semiconductor device, the fuse line is formed simultaneously in the metal wiring formation process to simplify the manufacturing process. That is, the metal film used in the metal wiring formation process is also patterned together with the fuse region of the substrate to be formed as a repair fuse.

여기서, 기판(100) 상에는 금속 배선과 연결되는 반도체소자 예를 들어, 게이트전극, 비트라인 및 캐패시터와 같은 하부 구조물들이 형성되어 있으나, 도면의 간략화를 위하여 미도시하였다. Here, a lower structure such as a semiconductor device, for example, a gate electrode, a bit line, and a capacitor, which is connected to a metal wire is formed on the substrate 100, but is not illustrated for simplicity of the drawings.

퓨즈 라인(120)은 금속 배선 형성 과정에서 사용되는 금속막 이외에도 반도체 메모리 소자에서 게이트전극, 비트라인, 상부전극으로 사용되는 금속막으로도 이용가능하여, 게이트전극, 비트라인, 상부전극 형성시 함께 형성될 수 있다. The fuse line 120 may be used as a metal film used as a gate electrode, a bit line, and an upper electrode in a semiconductor memory device in addition to the metal film used in the metal wire forming process. Can be formed.

퓨즈 라인(120)이 형성된 기판(100) 상에 제2 절연막(130)을 형성한다. 제2 절연막(130)은 예컨대, 산화막으로 형성할 수 있으나, 이에 한정되는 것은 아니다. 산화막은 LPTEOS 산화막, PETEOS 산화막, USG막, BPSG막 및 PSG막을 포함하는 그룹에서 선택되는 하나 이상의 물질을 이용하여 단일막 또는 다층막으로 형성할 수 있다. The second insulating layer 130 is formed on the substrate 100 on which the fuse line 120 is formed. The second insulating layer 130 may be formed of, for example, an oxide layer, but is not limited thereto. The oxide film may be formed as a single film or a multilayer film using one or more materials selected from the group consisting of LPTEOS oxide film, PETEOS oxide film, USG film, BPSG film and PSG film.

한편, 도면에는 나타나지 않았지만, 제2 절연막(130) 상에 보호막(passivation layer) 예를 들어, 질화막을 형성할 수도 있다. Although not shown in the drawings, a passivation layer, for example, a nitride layer may be formed on the second insulating layer 130.

도 2를 참조하면, 제2 절연막(130) 상에 퓨즈 박스(121)가 형성될 영역을 정의하는 레지스트막 패턴(140)을 형성한다. 구체적으로, 제2 절연막(130) 상에 레지스트막을 형성하고, 레지스트막에 노광공정을 수행한 후, 현상액을 이용한 현상공정을 수행하여 퓨즈 박스가 형성될 영역을 선택적으로 오픈(open)시키는 레지스트막 패턴(140)을 형성한다. 레지스트막 패턴(140)은 후속 건식 식각 및 습식 식각과정에서 식각마스크 역할을 한다. Referring to FIG. 2, a resist film pattern 140 is formed on the second insulating layer 130 to define a region in which the fuse box 121 is to be formed. Specifically, a resist film is formed on the second insulating film 130, the exposure process is performed on the resist film, and then a resist film is formed to selectively open a region where a fuse box is to be formed by performing a developing process using a developer. The pattern 140 is formed. The resist layer pattern 140 serves as an etching mask in subsequent dry etching and wet etching processes.

이어서, 레지스트막 패턴(140)을 식각마스크로 노출된 제2 절연막(130)을 퓨즈 라인(120) 상부에 일정 두께 잔류되게 제1 식각하여 퓨즈박스(121)를 형성한다. 이때, 제1 식각은 퓨즈 라인(120)이 어택(attack)되지 않는 두께(d1) 예를 들어, 3000 내지 8000Å 두께 정도 잔류되도록 건식 식각공정을 이용하여 수행한다. Subsequently, the fuse box 121 is formed by first etching the second insulating layer 130 having the resist layer pattern 140 exposed through the etching mask to a predetermined thickness remaining on the fuse line 120. In this case, the first etching may be performed using a dry etching process such that the fuse line 120 remains at a thickness d1 that is not attacked, for example, about 3000 to 8000 Å thick.

그러나, 건식 식각 후 퓨즈 라인(120) 상부에 잔류하는 제2 절연막(130a)은 도 2에 도시된 바와 같이, 동일한 퓨즈 박스(121) 내에서도 불균일하게 잔류된다. 불균일하게 잔류된 제2 절연막으로 인해 레이저를 이용한 리페어 공정 시 레이저 빔이 디포커스 되어 공정 수율 및 소자의 신뢰성을 저하시키게 된다. However, as shown in FIG. 2, the second insulating layer 130a remaining on the fuse line 120 after dry etching remains unevenly within the same fuse box 121. Due to the non-uniformly remaining second insulating film, the laser beam is defocused during the repair process using the laser, thereby reducing process yield and reliability of the device.

도 3을 참조하면, 레지스트막 패턴(140)을 식각마스크로 일정 두께 잔류된 제2 절연막(130b)을 제2 식각하여 퓨즈 라인(120)을 선택적으로 노출시킨다. 제2 식각은 HF를 포함하는 습식액을 이용한 습식식각 공정을 이용하여 수행될수 있다. Referring to FIG. 3, the fuse line 120 is selectively exposed by second etching the second insulating layer 130b having a predetermined thickness of the resist layer pattern 140 as an etching mask. The second etching may be performed using a wet etching process using a wet liquid including HF.

도 4를 참조하면, 레지스트막 패턴(도 3의 140)을 제거한 후, 퓨즈 라인(120)이 노출된 제2 절연막(130b) 상에 일정 두께로 제3 절연막(150)을 형성하여 퓨즈 라인(120) 상부에 균일한 두께로 절연막이 잔류된 퓨즈 박스(121a)를 형성한다. 제3 절연막(150)은 1500 내지 2500Å 두께 정도의 산화막으로 형성할 수 있다. 이때, 제3 절연막(150)은 기판(100) 상에 균일한 두께로 형성되도록 예를 들어, 화학기상증착방법을 수행하여 형성할 수 있다. 퓨즈 박스(121a)는 이후 리페어 공정을 수행하는 과정에서 레이저가 조사될 때 안정적으로 퓨즈 라인(120)를 블로잉(blowing) 시키는 역할을 한다. Referring to FIG. 4, after removing the resist film pattern (140 of FIG. 3), a third insulating film 150 is formed on the second insulating film 130b on which the fuse line 120 is exposed to a predetermined thickness to form a fuse line ( 120, a fuse box 121a in which an insulating layer remains with a uniform thickness is formed on the upper portion. The third insulating film 150 may be formed of an oxide film having a thickness of about 1500 to 2500 kPa. In this case, the third insulating layer 150 may be formed by, for example, performing a chemical vapor deposition method to form a uniform thickness on the substrate 100. The fuse box 121a serves to stably blow the fuse line 120 when the laser is irradiated during the repair process.

한편, 레지스트 패턴을 제거한 이후에, 퓨즈 라인(120)이 노출된 기판(100)에 세정공정을 수행한다. 세정공정은 습식 식각공정에 의해 노출된 퓨즈 라인(120) 상부 표면에 유발된 이물질 및 레지스트 잔류물 등을 제거하는 역할을 한다. Meanwhile, after the resist pattern is removed, the cleaning process is performed on the substrate 100 where the fuse line 120 is exposed. The cleaning process removes foreign substances and resist residues caused on the upper surface of the fuse line 120 exposed by the wet etching process.

본 발명에 따른 반도체소자의 리페어 식각방법은, 퓨즈 라인 상부의 절연막을 1차적으로 건식 식각하여 일정 두께 잔류시키고, 2차적으로 습식식각하여 퓨즈 라인의 상부 표면을 선택적으로 노출시킨 다음, 균일한 두께의 산화막을 형성함으로써, 산화막이 모든 퓨즈 박스 내에 균일한 두께로 잔류되게 형성할 수 있다. In the repair etching method of the semiconductor device according to the present invention, the insulating film on the upper portion of the fuse line is primarily dry-etched to remain at a predetermined thickness, and the second surface is wet-etched to selectively expose the upper surface of the fuse line, and then the uniform thickness. By forming the oxide film, the oxide film can be formed so as to remain in a uniform thickness in all the fuse boxes.

따라서, 퓨즈박스 내에 잔류되는 산화막을 균일한 두께를 가지도록 콘트롤(control)하여 예비 셀의 리페어 성공률을 나타내는 FTA(Fixed To Attemption)을 향상시키고, 공정 수율 및 소자의 신뢰성을 증가시킬 수 있다. Therefore, by controlling the oxide film remaining in the fuse box to have a uniform thickness, it is possible to improve the FTA (Fixed To Attemption) indicating the repair success rate of the spare cell, and increase the process yield and the reliability of the device.

이상 본 발명을 구체적인 실시예를 들어 상세하게 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다. Although the present invention has been described in detail with reference to specific examples, it is apparent that the present invention is not limited thereto and may be modified or improved by those skilled in the art within the technical idea of the present invention.

도 1 내지 도 4는 본 본 발명에 따른 반도체소자의 리페어 식각 방법을 설명하기 위해 나타내 보인 단면도들이다. 1 to 4 are cross-sectional views illustrating a repair etching method of a semiconductor device according to the present invention.

Claims (10)

기판 상에 퓨즈 라인을 형성하는 단계; Forming a fuse line on the substrate; 상기 퓨즈 라인 상에 제1 절연막을 형성하는 단계; Forming a first insulating film on the fuse line; 상기 절연막을 상기 퓨즈 라인 상부 표면으로부터 일정 두께 잔류되도록 선택적으로 제1 식각하는 단계; Selectively etching the insulating film so that a predetermined thickness remains from the upper surface of the fuse line; 상기 일정 두께 잔류된 상기 제1 절연막을 선택적으로 제2 식각하여 상기 퓨즈 라인을 노출시키는 단계; 및 Selectively etching the first insulating film remaining in the predetermined thickness to expose the fuse line; And 상기 퓨즈 라인이 노출된 기판 상에 균일한 두께로 제2 절연막을 형성하는 단계를 포함하는 반도체소자의 리페어 식각방법. And forming a second insulating layer having a uniform thickness on the substrate on which the fuse line is exposed. 제1항에 있어서, The method of claim 1, 상기 퓨즈 라인은 상기 기판 상에 금속 배선을 형성하면서 동시에 형성하는 반도체소자의 리페어 식각방법. The fuse line is a repair etching method of a semiconductor device to form a metal wiring on the substrate at the same time. 제1항에 있어서,The method of claim 1, 상기 퓨즈 라인은 금속막으로 형성하는 반도체소자의 리페어 식각방법. The fuse line is a repair etching method of a semiconductor device formed of a metal film. 제1항에 있어서,The method of claim 1, 상기 금속막은 알루미늄막 또는 텅스텐막으로 형성하는 반도체소자의 리페어 식각방법. The metal film is a repair etching method of a semiconductor device formed of an aluminum film or a tungsten film. 제1항에 있어서,The method of claim 1, 상기 제1 식각은 건식식각공정을 이용하고, 상기 제2 식각은 습식식각공정을 이용하여 수행하는 반도체소자의 리페어 식각방법. The first etching is a dry etching process, the second etching is a repair etching method of a semiconductor device performed by using a wet etching process. 제5항에 있어서,The method of claim 5, 상기 건식식각공정은 상기 제1 절연막이 상기 퓨즈 라인 상부 표면으로부터 3000 내지 8000 Å 두께 정도 잔류되게 식각하는 반도체소자의 리페어 식각방법. In the dry etching process, the first etching layer is etched so that the thickness of the first insulating layer is about 3000 to 8000 Å from the upper surface of the fuse line. 제5항에 있어서,The method of claim 5, 상기 습식 식각 공정은 HF를 포함하는 식각액을 이용하여 수행하는 반도체소자의 리페어 식각방법. The wet etching process is a repair etching method of a semiconductor device performed using an etchant containing HF. 제1항에 있어서,The method of claim 1, 상기 제2 절연막은 산화막으로 형성하는 반도체소자의 리페어 식각방법. The second insulating layer is a repair etching method of a semiconductor device formed of an oxide film. 제1항에 있어서,The method of claim 1, 상기 제2 절연막은 1500 내지 2500Å 두께 정도로 형성하는 반도체소자의 리페어 식각방법. The second insulating layer is a repair etching method of a semiconductor device to form a thickness of 1500 to 2500Å. 제1항에 있어서,The method of claim 1, 상기 제2 절연막을 형성하기 이전에, Before forming the second insulating film, 상기 퓨즈 라인이 노출된 기판에 세정공정을 수행하는 단계를 더 포함하는 반도체소자의 리페어 식각방법. And performing a cleaning process on the substrate on which the fuse line is exposed.
KR1020070135854A 2007-12-21 2007-12-21 Method for etching repair in semicondutor devide KR20090068004A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070135854A KR20090068004A (en) 2007-12-21 2007-12-21 Method for etching repair in semicondutor devide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070135854A KR20090068004A (en) 2007-12-21 2007-12-21 Method for etching repair in semicondutor devide

Publications (1)

Publication Number Publication Date
KR20090068004A true KR20090068004A (en) 2009-06-25

Family

ID=40995662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070135854A KR20090068004A (en) 2007-12-21 2007-12-21 Method for etching repair in semicondutor devide

Country Status (1)

Country Link
KR (1) KR20090068004A (en)

Similar Documents

Publication Publication Date Title
US20070254470A1 (en) Method for fabricating a semiconductor device having a repair fuse
KR101037452B1 (en) Fuse in the semiconductor device and method for fabricating the same
US9299604B2 (en) Semiconductor device and method for manufacturing the same
KR20090068004A (en) Method for etching repair in semicondutor devide
US20080153294A1 (en) Method for forming self aligned contacts for integrated circuit devices
JP2002203902A (en) Process of treating optimized metallic fuse
JP2001274247A (en) Semiconductor device and manufacturing method therefor
KR20100078947A (en) Method of manufacturing semiconductor device
KR100585159B1 (en) Method of forming a fuse in semiconductor device
KR100524969B1 (en) Method of manufacturing semiconductor device including 2-step etching for forming fuse cutting hole
KR100293378B1 (en) Method for manufacturing semiconductor device
KR100439844B1 (en) method for removing photoresist after metal layer etching in semiconductor device
KR100979357B1 (en) Semiconductor device and method for manufacturing the same
KR100436129B1 (en) Repairing method of semiconductor device
KR100630567B1 (en) Method for removing the fuse oxide
KR100595323B1 (en) Method for fabricating semiconductor device
KR100188001B1 (en) Method for fabricating multi-layer metal interconnection of semiconductor device
US7083897B2 (en) Method of fabricating a poly fuse
KR101095065B1 (en) Method for forming fuse of semiconductor device
JP2001194805A (en) Pattern forming method in semiconductor process
KR20010093006A (en) Method of processing wafer edge
KR20100074716A (en) Method for fabricating the semiconductor device
KR20090085466A (en) Method for manufacturing semiconductor device
KR20100011555A (en) Method for fabricating fuse in semiconductor device
KR20100045219A (en) Fuse in the semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination