KR20090060083A - 액정 표시장치의 구동장치와 그 구동방법 - Google Patents

Abstract

본 발명은 데이터 드라이버의 발열을 방지하면서도 소비전력을 감소시킬 수 있도록 한 액정 표시장치의 구동장치와 그 구동방법에 관한 것으로, 복수의 화소영역을 구비하여 형성된 액정패널; 상기 액정패널의 데이터 라인들을 구동하는 데이터 드라이버; 외부로부터 입력되는 영상 데이터를 상기 액정패널의 구동에 알맞게 정렬하여 상기 데이터 드라이버에 공급함과 아울러 데이터 제어신호를 생성하여 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러; 및 상기 데이터 제어신호 중 적어도 하나의 신호에 따라 상기 데이터 드라이버에 구비된 출력버퍼의 온 또는 오프를 제어하는 버퍼 구동 제어부를 구비한 것을 특징으로 하는 한다.

버퍼 구동 제어부, 연산 증폭기, SOE 신호

Description

액정 표시장치의 구동장치와 그 구동방법{Driving apparatus for liquid crystal display device and method for driving the same}

본 발명은 액정 표시장치에 관한 것으로, 특히 데이터 드라이버의 발열을 방지하면서도 소비전력을 감소시킬 수 있도록 한 액정 표시장치의 구동장치와 그 구동방법에 관한 것이다.

최근, 퍼스널 컴퓨터, 휴대용 단말기, 및 각종 정보기기의 모니터 등에 사용되는 영상 표시장치로 경량 박형의 평판 표시장치(Flat Panel Display)가 주로 이용되고 있다. 이러한, 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 발광 표시장치(Light Emitting Display), 플라즈마 표시패널(Plasma Display Panel), 전계방출 표시장치(Field Emission Display) 등이 대두되고 있다.

이 중, 액정 표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시장치는 복수의 화소셀을 구비하고 영상을 표시하는 액정패널과 액정패널을 구동하기 위한 구동회로를 구비한다.

액정패널에는 다수개의 게이트 라인과 다수개의 데이터 라인이 교차하게 배열되고, 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소셀이 위치하게 된다. 그리고, 화소셀 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 형성된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(TFT; Thin Film Transistor)와 접속된다. TFT는 게이트 라인의 스캔펄스에 의해 턴-온되어, 데이터 라인의 데이터 신호가 화소전극에 충전되도록 한다.

구동회로는 게이트 라인들을 구동하기 위한 게이트 드라이버, 데이터 라인들을 구동하기 위한 데이터 드라이버, 게이트 드라이버와 데이터 드라이버를 제어하기 위한 제어신호를 공급하는 타이밍 컨트롤러를 구비한다.

여기서, 데이터 드라이버는 타이밍 컨트롤러로부터의 영상 데이터를 아날로그 영상신호로 변환한 다음, 아날로그 영상신호의 계조값에 따라 소정 레벨을 가지는 감마전압을 선택한다. 그리고, 선택된 감마전압들을 데이터 라인으로 각각 공급하게 된다. 구체적으로, 데이터 드라이버에는 상기의 감마전압들을 각각의 데이터 라인으로 공급하기 위한 버퍼가 구비되는데, 이러한 버퍼는 각각의 데이터 라인에 대응되도록 형성된 복수의 연산 증폭기(Operational Amplifier)로 이루어진다. 여기서, 연산 증폭기들은 외부로부터 공급되는 구동전압(VDD)을 이용하여 선택된 상기의 감마전압들을 증폭시킨 후, 각각의 데이터 라인에 공급한다.

하지만, 상기와 같은 종래의 데이터 드라이버는 소비전력이 크고 발열량이 많다는 문제점이 있다. 구체적으로, 데이터 드라이버에 구비된 연산 증폭기들은 외부로부터 구동전압이 공급되면 감마전압의 출력 여부에 상관없이 계속 구동된다. 이에 따라, 데이터 드라이버는 대기전력의 소모가 크고 발열량이 많아지는 문제가 있다. 또한, 외부로부터 공급되는 구동전압(VDD)은 데이터 드라이버의 디지털 회 로를 구동하기 위한 직류 구동전압(VCC)보다 훨씬 크기 때문에 데이터 드라이버의 전력 소모량과 발열량은 더욱 증가하게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 데이터 드라이버의 발열을 방지하면서도 소비전력을 감소시킬 수 있도록 한 액정 표시장치의 구동장치와 그 구동방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 액정 표시장치의 구동장치는 복수의 화소영역을 구비하여 형성된 액정패널; 상기 액정패널의 데이터 라인들을 구동하는 데이터 드라이버; 및 외부로부터 입력되는 영상 데이터를 상기 액정패널의 구동에 알맞게 정렬하여 상기 데이터 드라이버에 공급함과 아울러 데이터 제어신호를 생성하여 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러; 및 상기 데이터 제어신호 중 적어도 하나의 신호에 따라 상기 데이터 드라이버에 구비된 출력버퍼의 온 또는 오프를 제어하는 버퍼 구동 제어부를 구비한 것을 특징으로 한다.

상기 버퍼 구동 제어부는 상기 데이터 제어신호 중 SOE 신호를 지연시켜서 출력하기 위한 지연부, 및 외부로부터의 구동전압을 상기 지연된 SOE 신호에 따라 상기 출력버퍼에 공급하는 스위칭 소자를 구비한 것을 특징으로 한다.

상기 데이터 드라이버는 상기 데이터 제어신호 중 SSP와 SSC에 응답하여 샘플링 신호를 출력하는 쉬프트 레지스터, 상기 샘플링 신호에 따라 상기 정렬된 영상 데이터를 순차적으로 샘플링하고 상기 SOE 신호에 따라 샘플링된 1라인 분의 데 이터를 동시에 출력하는 래치부, 상기 데이터 제어신호 중 감마 제어신호에 응답하여 감마전압을 발생하는 감마전압 발생부, 상기 감마전압을 이용하여 상기 1라인 분의 데이터를 영상신호로 변환하여 출력하는 DAC, 및 상기 버퍼 구동 제어부로부터 구동전압이 공급되면 상기 공급된 구동전압을 이용하여 상기 영상신호를 증폭하고 상기 증폭된 영상신호를 상기 각각의 데이터 라인에 공급하는 복수의 연산 증폭기로 이루어진 출력버퍼를 구비한 것을 특징으로 한다.

상기 버퍼 구동 제어부는 상기 SOE 신호의 위상차를 반전시켜서 출력 제어신호로 출력하는 반전기를 더 구비함과 아울러, 상기 SOE 신호를 차지 쉐어 제어신호로 출력하는 것을 특징으로 한다.

상기 데이터 드라이버는 상기 출력 제어신호에 따라 영상신호 출력 기간에는 상기 증폭된 영상신호를 상기 각 데이터 라인으로 출력하고 차지 쉐어(Charge Share) 기간에는 상기 증폭된 영상신호의 출력을 차단하는 복수의 출력 제어소자, 및 상기 차지 쉐어 제어신호에 따라 상기 차지 쉐어 기간에 상기 복수의 데이터 라인을 차지 쉐어시키는 복수의 차징 제어소자를 더 구비한 것을 특징으로 한다.

또한, 상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 액정 표시장치의 구동방법은 복수의 화소영역을 포함하는 액정패널, 출력버퍼를 구비하여 형성된 데이터 드라이버, 및 타이밍 컨트롤러를 구비한 액정 표시장치의 구동방법에 있어서, 외부로부터 입력되는 영상 데이터를 상기 액정패널의 구동에 알맞게 정렬하여 상기 데이터 드라이버에 공급하는 단계; 데이터 제어신호를 생성하여 상기 데이터 드라이버를 제어하는 단계; 상기 정렬된 영상 데이터를 영상신호로 변환하 는 단계; 및 상기 데이터 제어신호 중 적어도 하나의 신호에 따라 상기 출력버퍼의 온 또는 오프를 제어하는 단계를 포함한 것을 특징으로 한다.

상기 출력버퍼의 온 또는 오프 제어단계는 상기 데이터 제어신호 중 SOE 신호를 지연시키는 단계, 및 외부로부터의 구동전압을 상기 지연된 SOE 신호에 따라 상기 출력버퍼에 공급하는 단계를 포함한 것을 특징으로 한다.

상기 출력버퍼의 온 또는 오프 제어단계는 상기 지연된 SOE 신호에 따라 상기 출력버퍼에 구동전압을 공급함으로써 상기 출력버퍼가 상기 영상신호를 증폭하도록 하는 단계, 및 상기 증폭된 영상신호를 상기 액정패널의 각 데이터 라인에 공급하도록 하는 단계를 더 포함한 것을 특징으로 한다.

상기 출력버퍼의 온 또는 오프 제어단계는 상기 SOE 신호의 위상차를 반전시켜서 출력 제어신호로 출력하는 단계, 및 상기 SOE 신호를 차지 쉐어 제어신호로 출력하는 단계를 더 포함한 것을 특징으로 한다.

상기 출력버퍼의 온 또는 오프 제어단계는 복수의 출력 제어소자를 이용하여 상기 출력 제어신호에 따라 영상신호 출력 기간에는 상기 증폭된 영상신호를 상기 각 데이터 라인으로 출력하고 차지 쉐어(Charge Share) 기간에는 상기 증폭된 영상신호의 출력을 차단하는 단계, 및 복수의 차징 제어소자를 이용하여 상기 차지 쉐어 제어신호에 따라 상기 차지 쉐어 기간에 상기 복수의 데이터 라인을 차지 쉐어시키는 단계를 더 포함한 것을 특징으로 한다.

상기와 같은 특징을 갖는 본 발명의 실시 예에 따른 액정 표시장치의 구동장 치와 그 구동방법은 데이터 드라이버의 발열을 방지하면서도 소비전력을 감소시킬 수 있다.

이하, 상기와 같은 특징을 갖는 본 발명의 실시 예에 따른 액정 표시장치의 구동장치와 그 구동방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

도 1은 본 발명의 실시 예에 따른 액정 표시장치를 나타낸 구성도이다.

도 1에 도시된 액정 표시장치는 복수의 화소영역을 구비하여 형성된 액정패널(2), 액정패널(2)의 데이터 라인들(DL1 내지 DLm)을 구동하는 데이터 드라이버(4), 액정패널(2)의 게이트 라인들(GL1 내지 GLn)을 구동하는 게이트 드라이버(6), 외부로부터 입력되는 영상 데이터(RGB)를 액정패널(2)의 구동에 알맞게 정렬하여 데이터 드라이버(4)에 공급함과 아울러 데이터 및 게이트 제어신호(GCS,DCS)를 생성하여 데이터 및 게이트 드라이버(4,6)를 제어하는 타이밍 컨트롤러(8); 액정 표시장치의 구동에 사용되는 구동전력(VCC,VDD,Vcom,GND)을 생성하여 상기 각각의 구동장치에 공급하는 전원부(10) 및 데이터 제어신호(DCS) 중 적어도 하나의 신호를 이용하여 데이터 드라이버(4)에 구비된 출력버퍼의 온/오프를 제어하는 버퍼 구동 제어부(12)를 구비한다.

액정패널(2)은 복수의 게이트 라인(GL1 내지 GLn)과 복수의 데이터 라인(DL1 내지 DLm)에 의해 정의되는 각 화소영역에 형성된 박막 트랜지스터(TFT; Thin Film Transistor), TFT와 접속된 액정 커패시터(Clc)를 구비한다. 액정 커패시터(Clc) 는 TFT와 접속된 화소전극과, 화소전극과 액정을 사이에 두고 대면하는 공통전극으로 구성된다. TFT는 각각의 게이트 라인(GL1 내지 GLn)으로부터의 스캔펄스에 응답하여 각각의 데이터 라인(DL1 내지 DLm)으로부터의 데이터 신호를 화소전극에 공급한다. 액정 커패시터(Clc)는 화소전극에 공급된 데이터 신호와 공통전극에 공급된 공통전압의 차전압을 충전하고, 그 차전압에 따라 액정 분자들의 배열을 가변시켜 광 투과율을 조절함으로써 계조를 구현한다. 그리고 액정 커패시터(Clc)에는 스토리지 커패시터(Cst)가 병렬로 접속되어 액정 커패시터(Clc)에 충전된 전압이 다음 데이터 신호가 공급될 때까지 유지되게 한다. 스토리지 커패시터(Cst)는 화소전극이 이전 게이트 라인과 절연막을 사이에 두고 중첩되어 형성된다. 이와 달리 스토리지 커패시터(Cst)는 화소전극이 스토리지 라인과 절연막을 사이에 두고 중첩되어 형성되기도 한다.

데이터 드라이버(4)는 타이밍 컨트롤러(12)로부터의 데이터 제어신호(DCS) 예를 들어, 소스 스타트 펄스(SSP; Source Start Pulse), 소스 쉬프트 클럭(SSC; Source Shift Clock), 소스 출력 인에이블(SOE; Source Output Enable) 신호 등을 이용하여, 타이밍 컨트롤러(8)로부터 정렬된 영상 데이터(Data)를 아날로그 전압 즉, 영상신호로 변환한다. 구체적으로, 데이터 드라이버(4)는 SSC에 따라 입력되는 영상 데이터(Data)를 래치한 후, SOE 신호에 응답하여 각 게이트 라인(GL1 내지 GLn)에 스캔펄스가 공급되는 1수평 주기마다 1수평 라인분의 영상신호를 각 데이터 라인(DL1 내지 DLm)에 공급한다. 이때, 데이터 드라이버(4)는 영상 데이터(Data)의 계조값에 따라 소정 레벨을 가지는 정극성 또는 부극성의 감마전압을 선택하고 선택된 감마전압을 영상신호로 각 데이터 라인(DL1 내지 DLm)에 공급한다.

데이터 드라이버(4)에는 선택된 감마전압들을 각각의 데이터 라인(DL1 내지 DLm)으로 공급하기 위한 출력 버퍼가 구비되는데, 이러한 출력 버퍼는 각각의 데이터 라인(DL1 내지 DLm)에 대응되도록 형성된 복수의 연산 증폭기(Operational Amplifier)를 구비한다. 여기서, 복수의 연산 증폭기는 버퍼 구동 제어부(12)로부터 구동전압(VDD)이 공급되면 온(On) 되어 상기의 감마전압 즉, 영상신호들을 증폭시킨 후, 각각의 데이터 라인(DL1 내지 DLm)에 공급한다. 그리고, 버퍼 구동 제어부(12)로부터 구동전압(VDD)이 차단되면 오프(Off)된다. 이러한, 출력버퍼의 구성 및 동작방법에 대해서는 이후 첨부된 도면을 참조하여 구체적으로 설명하기로 한다.

한편, 데이터 드라이버(4)에는 영상신호가 출력되지 않는 기간 예를 들어, 차지 쉐어(Charge Share) 기간마다 데이터 라인들(DL1 내지 DLm)을 모두 쇼트시켜 데이터 라인들(DL1 내지 DLm)을 차지 쉐어시키기 위한 차지 쉐어부가 더 구비되기도 한다.

게이트 드라이버(6)는 타이밍 컨트롤러(8)로부터의 게이트 제어신호(GCS) 예를 들어, 게이트 스타트 펄스(GSP; Gate Start Pulse), 게이트 쉬프트 클럭(GSC; Gate Shift Clock), 게이트 출력 인에이블(GOE; Gate Output Enable) 신호에 응답하여 스캔펄스를 순차 발생하고, 이를 게이트 라인들(GL1 내지 GLn)에 순차적으로 공급한다. 다시 말하여, 게이트 드라이버(6)는 타이밍 컨트롤러(8)로부터의 GSP를 GSC에 따라 쉬프트 시켜서 게이트 라인들(GL1 내지 GLn)에 스캔펄스 예를 들어, 게 이트 온 전압을 순차적으로 공급한다. 그리고, 게이트 라인들(GL1 내지 GLn)에 게이트 온 전압이 공급되지 않는 기간에는 게이트 오프 전압을 공급한다. 여기서, 게이트 드라이버(6)는 스캔펄스의 펄스 폭을 GOE 신호에 따라 제어한다.

타이밍 컨트롤러(8)는 외부로부터의 영상 데이터(RGB)를 액정패널(2)의 구동에 알맞도록 정렬하여 데이터 드라이버(4)에 공급한다. 그리고, 외부로부터의 동기신호들(DCLK,DE,Hsync,Vsync)을 이용하여 게이트 제어신호(GCS)와 데이터 제어신호(DCS)를 생성하여 데이터 드라이버(4)와 게이트 드라이버(6)를 제어한다. 여기서, 데이터 제어신호(DCS) 중 SOE 신호는 데이터 드라이버(4)에 공급됨과 아울러, 버퍼 구동 제어부(12)에 동시 공급된다.

전원부(10)는 도시되지 않은 외부로부터의 입력전압을 이용하여 액정 표시장치의 구동에 필요한 다수의 구동전력 예를 들어, 공통전압(Vcom), 직류 구동신호(VCC), 구동전압(VDD), 그라운드 전압(GND) 및 게이트 하이/로우 전압 등을 발생하여 각각의 구동장치에 공급한다. 구체적으로, 전원부(10)는 입력전압을 직류 구동신호(VCC)로 변환하여 게이트 및 데이터 드라이버(4,6)와 타이밍 컨트롤러(8)에 각각 공급한다. 그리고, 입력전압을 구동전압(VDD)으로 변환하여 버퍼 구동 제어부(12)에 공급한다. 여기서, 구동전압(VDD)은 입력전압이 그대로 이용되기도 한다. 또한, 전원부(10)는 입력전압을 이용해서 게이트 로우전압과 게이트 하이전압을 생성하여 게이트 드라이버(6)에 공급함과 아울러, 공통전압(Vcom)을 생성하여 액정패널(2)에 공급한다.

버퍼 구동 제어부(12)는 타이밍 컨트롤러(8)로부터 입력되는 SOE 신호에 따 라 데이터 드라이버(4)의 출력버퍼에 구동전압(VDD)을 공급 또는 차단한다. 상술한 바와 같이, SOE 신호는 1수평 주기(1H)마다 1수평 라인분의 영상신호를 출력하기 위한 신호이다. 버퍼 구동 제어부(12)는 이러한 SOE 신호를 이용하여 영상신호의 출력기간에 출력버퍼를 온(On) 시키고, 영상신호가 출력되지 않는 차지 쉐어 기간에는 출력버퍼를 오프(Off) 시킨다.

한편, 버퍼 구동 제어부(12)는 SOE 신호에 따라 차지 쉐어 제어신호(CSS)와 출력 제어신호(DOS)를 더 생성하기도 한다. 그리고, 차지 쉐어 제어신호(CSS)와 출력 제어신호(DOS)를 차지 쉐어부에 공급함으로써, 차지 쉐어부가 출력버퍼로부터의 감마전압을 차단하고 데이터 라인들(DL1 내지 DLm)을 차지 쉐어시키도록 할 수 있다.

도 2는 도 1에 도시된 데이터 드라이버와 버퍼 구동 제어부를 나타낸 구성도이다. 그리고, 도 3은 도 2에 도시된 버퍼 구동 제어부와 출력버퍼 및 차지 쉐어부를 나타낸 회로도이다.

도 2에 도시된 데이터 드라이버(4)는 타이밍 컨트롤러(8)로부터의 SSP와 SSC에 응답하여 샘플링 신호(SAM; Sampling Signal)를 출력하는 쉬프트 레지스터(21), 샘플링 신호(SAM)에 따라 영상 데이터(Data)를 순차적으로 샘플링하고 SOE 신호에 따라 샘플링된 1라인 분의 데이터(RData)를 동시에 출력하는 래치부(22), 전원부(10)로부터의 구동전압(VDD) 및 타이밍 컨트롤러(8)로부터의 감마 제어신호(GVC)에 응답하여 감마전압(GV; Gamma Voltage)을 발생하는 감마전압 발생부(24), 감마전압 발생부(24)로부터 공급되는 감마전압(GV)을 이용하여 래치부(22)로부터의 1라 인 분의 데이터(RData)를 아날로그 영상신호(AData)로 변환하여 출력하는 디지털-아날로그 변환부(DAC; Digital Analog Converter, 23), 및 DAC(23)로부터의 아날로그 영상신호(AData)를 증폭하여 각 데이터 라인(DL1 내지 DLm)에 공급하는 출력버퍼(25)를 구비한다.

쉬프트 레지스터(21)는 타이밍 컨트롤러(8)로부터의 SSC과 SSP를 이용하여 샘플링 신호(SAM)를 발생한다. 구체적으로, 쉬프트 레지스터(21)는 SSC에 따라 소스 스타트 펄스(SSP)를 쉬프트시켜 샘플링 신호(SAM)를 발생하여 래치부(22)에 순차적으로 공급한다.

래치부(22)는 데이터 버스라인을 통해 타이밍 컨트롤러(8)로부터 공급되는 영상 데이터(Data)를 쉬프트 레지스터(21)로부터의 샘플링 신호(SAM)에 따라 순차적으로 샘플링한다. 그리고, 샘플링된 데이터를 1수평 라인분 단위로 저장하고, SOE 신호에 응답하여 1수평 라인분의 래치된 영상 데이터(RData)를 DAC(25)로 동시에 출력한다.

감마전압 발생부(24)는 전원부(10)로부터의 구동전압(VDD)과 타이밍 컨트롤러(8)로부터의 감마 제어신호(GVC)에 응답하여, 도시되지 않은 제 1 및 제 2 전압 사이에 직렬 접속된 복수의 저항들 사이의 분압모드에서 정극성(+) 및 부극성(-) 감마전압(GV)을 생성하고 복수의 정극성(+) 및 부극성(-) 감마전압(GV)을 선택적으로 DAC(23)에 공급한다.

DAC(23)는 타이밍 컨트롤러(8)로부터의 극성 제어신호에 따라 공급되는 복수의 정극성(+) 또는 부극성(-) 감마전압(GV)을 이용하여 영상 데이터(RData)를 정극 성(+) 또는 부극성(-) 아날로그 영상신호(AData)로 변환하고, 변환된 1라인 분의 영상신호(AData)를 동시에 출력버퍼(25)로 출력한다. 여기서, 극성 제어신호는 1 수평 라인 단위로 반전된다. 구체적으로, DAC(23)는 극성 제어신호에 의해 감마전압 발생부(24)로부터 복수의 정극성(+) 감마전압(GV)이 공급될 경우, 래치부(22)로부터의 영상 데이터(RData)에 대응하는 정극성(+) 감마전압(GV)을 선택함으로써 아날로그 영상신호(AData)로 변환하여 출력한다. 만일, 감마전압 발생부(24)로부터 복수의 부극성(-) 감마전압(GV)이 공급될 경우, 영상 데이터(RData)에 대응하는 부극성(-) 감마전압(GV)을 선택함으로써 아날로그 영상신호(AData)로 변환하여 출력하기도 한다.

출력버퍼(25)는 DAC(23)로부터의 영상신호(AData)가 데이터 라인(DL1 내지 DLm)의 RC 시정수에 따라 왜곡되는 것을 방지하기 위해, 구동전압(VDD)을 이용하여 영상신호(AData)를 증폭하고 증폭된 영상신호(AData)를 차지 쉐어부(26)에 공급한다.

차지 쉐어부(26)는 영상신호(AData)가 출력되지 않는 기간 예를 들어, 차지 쉐어 기간마다 데이터 라인들(DL1 내지 DLm)을 모두 쇼트시켜 데이터 라인들(DL1 내지 DLm)을 차지 쉐어시키게 된다. 이러한, 차지 쉐어부(26)는 버퍼 구동 제어부(12)로부터의 차지 쉐어 제어신호(CSS)와 출력 제어신호(DOS)에 따라 출력버퍼(25)로부터의 영상신호(AData)를 차단하기도 하고, 데이터 라인들(DL1 내지 DLm)을 차지 쉐어시키기도 한다. 이러한, 차지 쉐어부(26)는 데이터 드라이버(4)에 내장될 수도 있고, 외부에 따로 구성될 수도 있다.

도 3 및 도 4에 도시된 바와 같이, 버퍼 구동 제어부(12)는 타이밍 컨트롤러(8)로부터의 SOE 신호를 지연시켜서 출력하기 위한 지연부(31), 및 전원부(10)로부터의 구동전압(VDD)을 지연된 SOE 신호에 따라 출력버퍼(25)에 공급하는 스위칭 소자(Tr1)를 구비한다. 또한, 버퍼 구동 제어부(12)는 타이밍 컨트롤러(8)로부터 공급된 SOE 신호의 위상차를 반전시켜서 출력 제어신호(DOS)로 차지 쉐어부(26)에 공급하기 위한 반전기(32)를 더 구비하기도 한다. 이러한, 버퍼 구동 제어부(12)는 타이밍 컨트롤러(8)로부터 공급된 SOE 신호를 차지 쉐어 제어신호(CSS)로 차지 쉐어부(26)에 공급하기도 한다.

지연부(31)는 복수의 NOT 게이트(not-G)가 직렬 연결되어 구성될 수 있으며, 도시되지 않았지만 D-플핍플롭(DF/F)이나 지연회로 등으로 구성될 수도 있다. 이러한, 지연기(31)는 입력되는 SOE 신호를 영상 데이터(Data)가 데이터 드라이버(4)를 통해 영상신호(AData)로 변환되는 기간 동안 지연시킬 수도 있다.

스위칭 소자(Tr1)는 적어도 하나의 NMOS 트랜지스터로 이루어질 수 있는데, NMOS 트랜지스터 외에도 SOE 신호에 따라 구동전압(VDD)의 출력을 제어할 수 있는 스위칭 회로를 이용할 수도 있다.

반전기(32)는 입력되는 SOE 신호의 위상을 반전시키도록 적어도 하나의 NOT 게이트(not-G)가 직렬 연결되어 구성될 수 있으며, 플핍플롭(F/F)이나 지연회로가 더 구성될 수도 있다. 이러한, 반전기(32)는 NOT 게이트(not-G)의 개수 또는 반전기(32)의 구성회로에 따라 SOE 신호를 반전시킴과 아울러, 지연시켜서 출력 제어신호(DOS)로 차지 쉐어부(26)에 공급한다.

도 3에 도시된 출력버퍼(25)는 복수의 데이터 라인(DL1 내지 DLm) 각각에 대응되도록 구비된 복수의 연산 증폭기(A1 내지 An)를 구비한다. 이러한, 복수의 연산 증폭기(A1 내지 An)는 버퍼 구동 제어부(12)로부터의 구동전압(VDD)과 전원부(10)로부터의 그라운드 전압(GND)을 이용하여 DAC(23)로부터 입력되는 영상신호(AData)를 증폭한다. 그리고, 증폭된 영상신호(AData)를 차지 쉐어부(26)에 공급한다. 이때, 복수의 연산 증폭기(A1 내지 An)는 영상신호(AData)의 공급기간에 버퍼 구동 제어부(12)로부터 구동전압(VDD)이 공급되면 DAC(23)로부터의 영상신호(AData)를 증폭하여 차지 쉐어부(26)에 공급한다. 그리고, 차지 쉐어 기간에 버퍼 구동 제어부(12)로부터 구동전압(VDD)이 차단되면 오프(Off) 된다.

차지 쉐어부(26)는 버퍼 구동 제어부(12)로부터의 출력 제어신호(DOS)에 따라 각각의 연산 증폭기(A1 내지 An)로부터 증폭된 영상신호(AData)를 출력 또는 차단하는 복수의 출력 제어소자(DT1 내지 DTn), 및 버퍼 구동 제어부(12)로부터의 차지 쉐어 제어신호(CSS)에 따라 복수의 데이터 라인(DL1 내지 DLm)을 차지 쉐어시키는 복수의 차징 제어소자(DT1 내지 CTn)를 구비한다.

복수의 출력 제어소자(DT1 내지 DTn)는 복수의 연산 증폭기(A1 내지 An) 및 데이터 라인(DL1 내지 DLm) 각각에 대응되도록 구비된다. 이러한, 복수의 출력 제어소자(DT1 내지 DTn)는 영상신호(AData)의 공급기간 예를 들어, 하이 레벨의 출력 제어신호(DOS)가 입력되는 구간에 턴-온 되어 증폭된 영상신호(AData)를 복수의 데이터 라인(DL1 내지 DLm)에 공급한다. 그리고, 차지 쉐어 기간 예를 들어, 로우 레벨의 출력 제어신호(DOS)가 입력되는 구간에는 턴-오프 된다. 여기서, 복수의 출력 제어소자(DT1 내지 DTn)는 적어도 하나의 NMOS 트랜지스터로 이루어질 수 있는데, NMOS 트랜지스터 외에도 출력 제어신호(DOS)에 따라 증폭된 영상신호(AData)의 출력을 제어할 수 있는 스위칭 회로를 이용할 수도 있다.

복수의 차징 제어소자(CT1 내지 CTn)는 데이터 라인(DL1 내지 DLm) 각각의 사이 다시 말하여, 홀수번째 데이터 라인(DL1 내지 DLm-1)과 짝수번째 데이터 라인(DL2 내지 DLm)간에 각각 구비된다. 이러한, 복수의 차징 제어소자(DT1 내지 CTn)는 영상신호(AData)가 출력되지 않는 차지 쉐어 기간 예를 들어, 하이 레벨의 차지 쉐어 제어신호(CSS)가 입력되는 구간에 턴-온 되어, 데이터 라인들(DL1 내지 DLm)을 모두 쇼트시키게 된다. 이때, 데이터 라인들(DL1 내지 DLm)은 차지 쉐어 즉, 데이터 라인들(DL1 내지 DLm)의 평균전압으로 충전된다. 여기서, 복수의 차징 제어소자(CT1 내지 CTn)는 적어도 하나의 NMOS 트랜지스터로 이루어질 수 있는데, NMOS 트랜지스터 외에도 차지 쉐어 제어신호(CSS)에 따라 각 데이터 라인들(DL1 내지 DLm)을 차지 쉐어 시킬 수 있는 스위칭 회로를 이용할 수도 있다.

도 4는 도 1 내지 도 3에 도시된 본 발명의 버퍼 출력 제어부의 입/출력 파형도이다.

도 4에 도시된 바와 같이, 버퍼 출력 제어부(12)는 타이밍 컨트롤러(8)로부터 입력되는 SOE 신호에 따라 구동전압(VDD)의 출력 여부를 결정한다. 그리고, SOE 신호를 이용하여 출력 제어신호(DOS)와 차지 쉐어 제어신호(CSS)를 생성한다.

버퍼 출력 제어부(12)는 SOE 신호가 하이 레벨로 입력되는 구간 예를 들어, 차지 쉐어 기간에는 스위칭 소자(Tr1)를 턴-오프시켜 구동전압(VDD)의 출력을 차단 한다. 그리고, 하이 레벨의 SOE 신호를 차지 쉐어 제어신호(CSS)로 복수의 차징 제어소자(CT1 내지 CTn)에 공급함과 아울러, SOE 신호의 위상을 반전시켜 출력 제어신호(DOS)로 복수의 출력제어 소자(DT1 내지 DTn)에 공급한다. 이에 따라, 출력버퍼(25)의 연산 증폭기들(A1 내지 An)이 동시에 오프(Off) 됨과 아울러, 복수의 차징 제어소자(CT1 내지 CTn) 또한 동시에 턴-오프 된다. 이때, 복수의 차징 제어소자(CT1 내지 CTn)는 턴-온 되어 데이터 라인들(DL1 내지 DLm)을 차지 쉐어 시키게 된다.

이 후, 버퍼 출력 제어부(12)는 SOE 신호가 로우 레벨로 입력되는 구간 예를 들어, 영상신호(AData)의 공급 기간에는 스위칭 소자(Tr1)를 턴-온시켜 전원부(10)로부터의 구동전압(VDD)이 연산 증폭기들(A1 내지 An)에 공급되도록 한다. 그리고, 로우 레벨의 SOE 신호를 차지 쉐어 제어신호(CSS)로 복수의 차징 제어소자(CT1 내지 CTn)에 공급함과 아울러, SOE 신호의 위상을 반전시켜 출력 제어신호(DOS)로 복수의 출력제어 소자(DT1 내지 DTn)에 공급한다. 이에 따라, 출력버퍼(25)의 연산 증폭기들(A1 내지 An)이 동시에 온(On)되고, 복수의 차징 제어소자(CT1 내지 CTn) 또한 동시에 턴-온되어 증폭된 영상신호(AData)가 각 데이터 라인들(DL1 내지 DLm)에 공급된다. 반면, 복수의 차징 제어소자(CT1 내지 CTn)는 턴-오프된다.

이와 같이, 버퍼 출력 제어부(12)는 입력되는 SOE 신호에 따라 출력버퍼(25)에 구비된 연산 증폭기들(A1 내지 An)의 온(On)/오프(Off)를 제어함과 아울러, 각 데이터 라인들(DL1 내지 DLm)의 차지 쉐어를 제어할 수 있다.

도 5는 본 발명의 다른 실시 예에 따른 버퍼 구동 제어부와 출력버퍼 및 차 지 쉐어부를 나타낸 회로도이다.

도 5에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 차지 쉐어부(26)는 버퍼 구동 제어부(12)로부터의 차지 쉐어 제어신호(CSS)에 따라 복수의 데이터 라인(DL1 내지 DLm)을 차지 쉐어 시키는 차징 제어소자(DT1 내지 CTn)를 구비한다.

다시 말하여, 본 발명의 다른 실시 예에 따른 차지 쉐어부(36)는 도 3에 도시된 차지 쉐어부(26)와 달리 각 연산 증폭기(A1 내지 An)로부터 증폭된 영상신호(AData)를 공급 또는 차단시키기 위한 출력제어 소자(DT1 내지 DTn)들이 생략될 수 있다.

이에 따라, 본 발명의 다른 실시 예에 따른 버퍼 구동 제어부(12)는 타이밍 컨트롤러(8)로부터의 SOE 신호를 지연시켜서 출력하기 위한 지연부(31), 및 전원부(10)로부터의 구동전압(VDD)을 지연된 SOE 신호에 따라 출력버퍼(25)에 공급하는 스위칭 소자(Tr1)를 구비한다. 다시 말하여, SOE 신호의 위상차를 반전시켜서 출력 제어신호(DOS)를 생성하기 위한 도 3의 반전기(32)가 생략될 수 있다.

이는, 버퍼 구동 제어부(12)로부터 연산 증폭기(A1 내지 An)들의 온 또는 오프가 제어되기 때문에 영상신호(AData)의 출력 또한 제어될 수 있기 때문이다. 그리고, 차지 쉐어부(36)는 버퍼 구동 제어부(12)로부터의 차지 쉐어 제어신호(CSS)에 따라 차지 쉐어 기간에 복수의 데이터 라인(DL1 내지 DLm)을 차지 쉐어시키게 된다.

이상 상술한 바와 같이, 본 발명에 따른 액정 표시장치의 구동장치는 타이밍 컨트롤러(8)로부터의 SOE 신호에 따라 출력버퍼(25)에 구비된 연산 증폭기들(A1 내 지 An)의 온/오프를 제어할 수 있다. 이에 따라, 본 발명은 출력버퍼(25)가 구비된 데이터 드라이버(8)의 발열을 방지하면서도 소비전력을 감소시킬 수 있다.

한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.

도 1은 본 발명의 실시 예에 따른 액정 표시장치를 나타낸 구성도.

도 2는 도 1에 도시된 데이터 드라이버와 버퍼 구동 제어부를 나타낸 구성도.

도 3은 도 2에 도시된 버퍼 구동 제어부와 출력버퍼 및 차지 쉐어부를 나타낸 회로도.

도 4는 도 1 내지 도 3에 도시된 본 발명의 버퍼 출력 제어부의 입/출력 파형도.

도 5는 본 발명의 다른 실시 예에 따른 버퍼 구동 제어부와 출력버퍼 및 차지 쉐어부를 나타낸 회로도.

Claims (10)

1. 복수의 화소영역을 구비하여 형성된 액정패널;

   상기 액정패널의 데이터 라인들을 구동하는 데이터 드라이버; 및

   외부로부터 입력되는 영상 데이터를 상기 액정패널의 구동에 알맞게 정렬하여 상기 데이터 드라이버에 공급함과 아울러 데이터 제어신호를 생성하여 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러; 및

   상기 데이터 제어신호 중 적어도 하나의 신호에 따라 상기 데이터 드라이버에 구비된 출력버퍼의 온 또는 오프를 제어하는 버퍼 구동 제어부를 구비한 것을 특징으로 하는 액정 표시장치의 구동장치.
2. 제 1 항에 있어서,

   상기 버퍼 구동 제어부는

   상기 데이터 제어신호 중 SOE 신호를 지연시켜서 출력하기 위한 지연부, 및

   외부로부터의 구동전압을 상기 지연된 SOE 신호에 따라 상기 출력버퍼에 공급하는 스위칭 소자를 구비한 것을 특징으로 하는 액정 표시장치의 구동장치.
3. 제 2 항에 있어서,

   상기 데이터 드라이버는

   상기 데이터 제어신호 중 SSP와 SSC에 응답하여 샘플링 신호를 출력하는 쉬 프트 레지스터,

   상기 샘플링 신호에 따라 상기 정렬된 영상 데이터를 순차적으로 샘플링하고 상기 SOE 신호에 따라 샘플링된 1라인 분의 데이터를 동시에 출력하는 래치부,

   상기 데이터 제어신호 중 감마 제어신호에 응답하여 감마전압을 발생하는 감마전압 발생부,

   상기 감마전압을 이용하여 상기 1라인 분의 데이터를 영상신호로 변환하여 출력하는 DAC, 및

   상기 버퍼 구동 제어부로부터 구동전압이 공급되면 상기 공급된 구동전압을 이용하여 상기 영상신호를 증폭하고 상기 증폭된 영상신호를 상기 각각의 데이터 라인에 공급하는 복수의 연산 증폭기로 이루어진 출력버퍼를 구비한 것을 특징으로 하는 액정 표시장치의 구동장치.
4. 제 3 항에 있어서,

   상기 버퍼 구동 제어부는

   상기 SOE 신호의 위상차를 반전시켜서 출력 제어신호로 출력하는 반전기를 더 구비함과 아울러, 상기 SOE 신호를 차지 쉐어 제어신호로 출력하는 것을 특징으로 하는 액정 표시장치의 구동장치.
5. 제 4 항에 있어서,

   상기 데이터 드라이버는

   상기 출력 제어신호에 따라 영상신호 출력 기간에는 상기 증폭된 영상신호를 상기 각 데이터 라인으로 출력하고 차지 쉐어(Charge Share) 기간에는 상기 증폭된 영상신호의 출력을 차단하는 복수의 출력 제어소자, 및

   상기 차지 쉐어 제어신호에 따라 상기 차지 쉐어 기간에 상기 복수의 데이터 라인을 차지 쉐어시키는 복수의 차징 제어소자를 더 구비한 것을 특징으로 하는 액정 표시장치의 구동장치.
6. 복수의 화소영역을 포함하는 액정패널, 출력버퍼를 구비하여 형성된 데이터 드라이버, 및 타이밍 컨트롤러를 구비한 액정 표시장치의 구동방법에 있어서,

   외부로부터 입력되는 영상 데이터를 상기 액정패널의 구동에 알맞게 정렬하여 상기 데이터 드라이버에 공급하는 단계;

   데이터 제어신호를 생성하여 상기 데이터 드라이버를 제어하는 단계;

   상기 정렬된 영상 데이터를 영상신호로 변환하는 단계; 및

   상기 데이터 제어신호 중 적어도 하나의 신호에 따라 상기 출력버퍼의 온 또는 오프를 제어하는 단계를 포함한 것을 특징으로 하는 액정 표시장치의 구동방법.
7. 제 6 항에 있어서,

   상기 출력버퍼의 온 또는 오프 제어단계는

   상기 데이터 제어신호 중 SOE 신호를 지연시키는 단계, 및

   외부로부터의 구동전압을 상기 지연된 SOE 신호에 따라 상기 출력버퍼에 공 급하는 단계를 포함한 것을 특징으로 하는 액정 표시장치의 구동방법.
8. 제 7 항에 있어서,

   상기 출력버퍼의 온 또는 오프 제어단계는

   상기 지연된 SOE 신호에 따라 상기 출력버퍼에 구동전압을 공급함으로써 상기 출력버퍼가 상기 영상신호를 증폭하도록 하는 단계, 및

   상기 증폭된 영상신호를 상기 액정패널의 각 데이터 라인에 공급하도록 하는 단계를 더 포함한 것을 특징으로 하는 액정 표시장치의 구동방법.
9. 제 8 항에 있어서,

   상기 출력버퍼의 온 또는 오프 제어단계는

   상기 SOE 신호의 위상차를 반전시켜서 출력 제어신호로 출력하는 단계, 및

   상기 SOE 신호를 차지 쉐어 제어신호로 출력하는 단계를 더 포함한 것을 특징으로 하는 액정 표시장치의 구동방법.
10. 제 9 항에 있어서,

    상기 출력버퍼의 온 또는 오프 제어단계는

    복수의 출력 제어소자를 이용하여 상기 출력 제어신호에 따라 영상신호 출력 기간에는 상기 증폭된 영상신호를 상기 각 데이터 라인으로 출력하고 차지 쉐어(Charge Share) 기간에는 상기 증폭된 영상신호의 출력을 차단하는 단계, 및

    복수의 차징 제어소자를 이용하여 상기 차지 쉐어 제어신호에 따라 상기 차지 쉐어 기간에 상기 복수의 데이터 라인을 차지 쉐어시키는 단계를 더 포함한 것을 특징으로 하는 액정 표시장치의 구동방법.

Images