KR101323049B1

KR101323049B1 - 전기영동 표시장치와 그 전원 제어방법

Info

Publication number: KR101323049B1
Application number: KR1020100111100A
Authority: KR
Inventors: 이성훈
Original assignee: 엘지디스플레이 주식회사
Priority date: 2010-11-09
Filing date: 2010-11-09
Publication date: 2013-10-29
Also published as: US20120113082A1; US8736598B2; CN102467886B; KR20120049706A; CN102467886A

Abstract

본 발명은 기판 상에 형성된 배선들을 통해 소스 드라이브 IC들의 구동 전압을 공급하는 전기영동 표시장치에 관한 것으로, 표시패널의 기판 상에 형성된 LOS 배선들의 일측 끝단에 출력단자들이 접합되고 게이트 FPC에 입력단자들이 접합된 제1 보조 연성회로기판; 및 상기 LOS 배선들의 타측 끝단에 입력단자들이 접합되고 소스 FPC에 출력단자들이 접합된 제2 보조 연성회로기판을 포함한다. 상기 소스 COF에 실장된 데이터 구동회로는 소스 구동전압들에 의해 구동되고, 그 소스 구동전압들은 게이트 FPC, 상기 제1 보조 연성회로기판, 상기 LOS 배선들, 상기 제2 보조 연성회로기판, 및 소스 FPC를 경유하여 상기 소스 COF들로 전송된다.

Description

전기영동 표시장치와 그 전원 제어방법{ELECTROPHORESIS DISPLAY DEVICE AND POWER CONTROL METHOD THEREOF}

본 발명은 전기영동 표시장치와 그 전원 제어방법에 관한 것이다.

전하를 갖는 물질이 전기장에 놓이면 그 물질들은 전하, 분자의 크기 및 모양 등에 따라 특유의 이동을 한다. 이와 같은 거동을 전기영동이라 하고, 이동정도의 차이에 의하여 물질이 분리되는 현상을 전기영동이라 한다. 최근, 전기영동을 이용한 표시장치가 개발되고 있으며 기존 종이 매체나 표시소자를 대신할 매체로 주목받고 있다.

전기영동 표시장치는 미국특허 US 7,012,600, 미국특허 US 7,119,772에 개시된 바 있다. 전기영동 표시장치는 데이터라인들과, 그 데이터라인들과 교차되는 게이트라인들(또는 스캔라인들), 및 전기영동 필름을 포함한다. 데이터 구동회로로 이용되는 소스 드라이브 IC들(Integrated Circuit, 이하 "IC")은 데이터라인들에 데이터전압을 공급한다. 게이트 구동회로로 사용되는 게이트 드라이브 IC들은 게이트 하이전압과 게이트 로우전압 사이에서 스윙하는 게이트 펄스(또는 스캔 펄스)를 게이트라인들에 순차적으로 공급한다.

전기영동 표시장치의 소스 드라이브 IC는 유연하고 빛이 투과될 수 있는 기판 상에 실장될 수 있다. 외부광이 소스 드라이브 IC가 실장된 기판에 조사되면 기판 매질을 통해 소스 드라이브 IC에 빛이 조사될 수 있다. 이 때, 소스 드라이브 IC 내에 내장된 트랜지스터의 게이트전압이 발생되고 그 트랜지스터들의 채널에 외부광이 조사되면 트랜지스터들로부터 누설전류가 발생될 수 있다. 이 경우에 이미지 업데이트 이후에 소스 드라이브 IC로부터 원치 않는 전압이 출력될 수 있다. 그 결과, 전기영동 표시장치의 픽셀들에 이미지가 업데이트된 후에 외부광이 소스 드라이브 IC에 조사되면 픽셀 전압을 변화시켜 화질을 열화시킬 수 있다.

본 발명은 이미지 업데이트 이후에 소스 드라이브 IC의 비정상(abnormal) 출력을 방지할 수 있는 전기영동 표시장치와 그 전원 제어방법을 제공한다.

본 발명의 실시예에 따른 전기영동 표시장치는 데이터라인들, 및 상기 데이터라인들과 교차되는 게이트라인들을 포함한 표시패널; 이미지 업데이트 기간 동안 정극성 전압, 부극성 전압 및 기저 전압의 3 상 전압으로 데이터전압을 발생하고 그 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로; 상기 이미지 업데이트 기간 동안, 상기 데이터전압에 동기되는 게이트펄스를 상기 게이트라인들에 공급하는 게이트 구동회로; 및 이미지 업데이트 직후에 상기 정극성 전압과, 로직 전원전압 중 어느 하나의 변화에 기초하여 상기 데이터 구동회로의 출력을 차단하는 콘트롤 로직회로를 포함한다. 상기 로직 전원전압은 상기 정극성 전압 보다 낮고 상기 기저 전압 보다 높은 전압이고, 상기 기저전압은 로직 전원전압보다 낮고 상기 부극성 전압보다 높은 전압이다.

상기 데이터 구동회로는 입력 데이터에 응답하여 상기 정극성 전압과 상기 부극성 전압 중 어느 하나를 출력하는 제1 레벨 시프터; 상기 입력 데이터에 응답하여 상기 정극성 전압과 상기 부극성 전압 중 어느 하나를 출력하는 제2 레벨 시프터; 상기 입력 데이터에 응답하여 상기 정극성 전압과 상기 부극성 전압 중 어느 하나를 출력하는 제3 레벨 시프터; 상기 제1 레벨 시프터의 출력전압에 응답하여 상기 정극성 전압을 상기 데이터 구동회로의 출력단자로 출력하는 제1 트랜지스터; 상기 제2 레벨 시프터의 출력전압에 응답하여 상기 부극성 전압을 상기 데이터 구동회로의 출력단자로 출력하는 제2 트랜지스터; 상기 제3 레벨 시프터의 출력전압에 응답하여 상기 기저 전압을 상기 데이터 구동회로의 출력단자로 출력하는 제3 트랜지스터; 상기 콘트롤 로직회로의 제어 하에 상기 제1 레벨 시프터의 출력단자와 상기 제1 트랜지스터의 게이트전극 사이의 전류패스를 온/오프하는 제1 스위치; 상기 콘트롤 로직회로의 제어 하에 상기 제2 레벨 시프터의 출력단자와 상기 제2 트랜지스터의 게이트전극 사이의 전류패스를 온/오프하는 제2 스위치; 및 상기 콘트롤 로직회로의 제어 하에 상기 제3 레벨 시프터의 출력단자와 상기 제3 트랜지스터의 게이트전극 사이의 전류패스를 온/오프하는 제3 스위치를 포함한다.

상기 콘트롤 로직회로는 상기 정극성 전압이 상기 로직 전원전압 이하로 낮아질 때 상기 스위치들을 턴-오프시킨다.

상기 정극성 전압을 분압하여 상기 로직 전원전압 보다 낮고 상기 기저 전압보다 높은 내부 전압을 발생하는 내부 전압 발생회로를 더 포함한다. 상기 콘트롤 로직회로는 상기 로직 전원전압이 상기 내부 전압 이하로 낮아질 때 상기 스위치들을 턴-오프시킨다.

상기 데이터 구동회로는 입력 데이터에 응답하여 상기 정극성 전압과 상기 부극성 전압 중 어느 하나를 출력하는 제1 레벨 시프터; 상기 입력 데이터에 응답하여 상기 정극성 전압과 상기 부극성 전압 중 어느 하나를 출력하는 제2 레벨 시프터; 상기 입력 데이터에 응답하여 상기 정극성 전압과 상기 부극성 전압 중 어느 하나를 출력하는 제3 레벨 시프터; 상기 제1 레벨 시프터의 출력전압에 응답하여 상기 정극성 전압을 상기 데이터 구동회로의 출력단자로 출력하는 제1 트랜지스터; 상기 제2 레벨 시프터의 출력전압에 응답하여 상기 부극성 전압을 상기 데이터 구동회로의 출력단자로 출력하는 제2 트랜지스터; 상기 제3 레벨 시프터의 출력전압에 응답하여 상기 기저 전압을 상기 데이터 구동회로의 출력단자로 출력하는 제3 트랜지스터; 및 상기 콘트롤 로직회로의 제어 하에 트랜지스터들과 상기 데이터 구동회로의 출력단자 사이의 전류패스를 온/오프하는 스위치를 포함한다.

상기 콘트롤 로직회로는 상기 정극성 전압이 상기 로직 전원전압 이하로 낮아질 때 상기 스위치를 턴-오프시킨다.

상기 정극성 전압을 분압하여 상기 로직 전원전압 보다 낮고 상기 기저 전압보다 높은 내부 전압을 발생하는 내부전압 발생회로를 더 포함한다. 상기 콘트롤 로직회로는 상기 로직 전원전압이 상기 내부 전압 이하로 낮아질 때 상기 스위치들을 턴-오프시킨다.

상기 데이터 구동회로에 디지털 데이터를 공급하고 상기 데이터 구동회로와 상기 게이트 구동회로의 동작 타이밍을 제어하는 제어부를 더 포함한다. 상기 콘트롤 로직회로와 상기 내부전압 발생회로는 상기 데이터 구동회로와 상기 제어부 중 어느 하나에 내장된다.

상기 전기영동 표시장치의 전원 제어방법은 상기 이미지 업데이트 직후에 상기 정극성 전압과, 로직 전원전압 중 어느 하나의 변화를 검출하는 단계; 및 상기 정극성 전압과, 상기 로직 전원전압 중 어느 하나의 변화에 기초하여 상기 데이터 구동회로의 출력을 차단하는 단계를 포함한다. 상기 로직 전원전압은 상기 정극성 전압 보다 낮고 상기 기저 전압 보다 높은 전압이고, 상기 기저전압은 로직 전원전압보다 낮고 상기 부극성 전압보다 높은 전압이다.

본 발명은 이미지 업데이트 직후에 정극성 전압과, 로직 전원전압 중 어느 하나의 변화에 기초하여 데이터 구동회로의 출력을 차단함으로써 이미지 업데이트 이후에 소스 드라이브 IC의 비정상 출력을 방지할 수 있다.

도 1은 본 발명의 실시예에 따른 전기영동 표시장치를 나타내는 블록도이다.
도 2는 도 1에 도시된 픽셀의 마이크로 캡슐 구조를 상세히 나타내는 도면이다.
도 3은 소스 드라이브 IC가 COF에 실장된 경우에 COF 기판을 통해 외부광이 소스 드라이브 IC에 조사되는 예를 보여 주는 도면이다.
도 4는 이미지 업데이트 직후에 소스 드라이브 IC에 외부광을 조사하고 그 때의 소스 드라이브 IC 출력을 측정한 실험 결과이다.
도 5는 본 발명의 제1 실시예에 따른 소스 드라이브 IC를 보여 주는 회로도이다.
도 6은 파워 오프 시퀀스의 일 예를 보여 주는 파형도이다.
도 7은 파워 오프 시퀀스의 다른 예를 보여 주는 파형도이다.
도 8은 도 5에 도시된 콘트롤 로직회로를 상세히 보여 주는 회로도이다.
도 9는 도 5에 도시된 콘트롤 로직회로의 전원 차단 동작을 보여 주는 도면이다.
도 10은 본 발명의 실시예에 따른 전원 제어방법의 제어 수순을 단계적으로 보여 주는 흐름도이다.
도 11은 본 발명의 제1 실시예를 적용하여 이미지 업데이트 직후에 소스 드라이브 IC에 외부광을 조사하고 그 때의 소스 드라이브 IC 출력을 측정한 실험 결과이다.
도 12는 본 발명의 제1 실시예에 따른 소스 드라이브 IC를 보여 주는 회로도이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 1은 본 발명의 실시예에 따른 전기영동 표시장치를 나타내는 블록도이다. 도 2는 도 1에 도시된 픽셀의 마이크로 캡슐 구조를 상세히 나타내는 도면이다.

도 1 및 도 2를 참조하면, 본 발명의 전기영동 표시장치는 m×n 개의 픽셀들(Ce)이 매트릭스 형태로 배열되는 표시패널(10), 데이터전압을 표시패널(10)의 데이터라인들(14)에 공급하는 데이터 구동회로(12), 표시패널(10)의 게이트라인들(15)에 스캔펄스를 공급하기 위한 게이트 구동회로(13), 구동회로들(12, 13)을 제어하기 위한 제어부(11), 및 전원회로(20)를 구비한다.

표시패널(10)은 도 2와 같은 다수의 마이크로 캡슐들(3)이 공통전극(2)과 화소전극(1) 사이에 형성된다. 공통전극(2)은 투명전극 물질 예컨대, ITO(Indium Tin Oxide)로 형성된다. 마이크로 캡슐들(3) 각각은 음으로 대전된 백색입자들(5)과 양으로 대전된 흑색입자들(4)을 포함한다.

표시패널(10)의 하부 기판 상에 형성된 데이터라인들(14)과 게이트라인들(15)은 서로 교차한다. 하부 기판은 유리기판, 금속기판, 플라스틱 등으로 제작될 수 있다. 데이터라인들(14)과 게이트라인들(15)의 교차부들에는 TFT들이 형성된다. TFT들의 소스전극은 데이터라인(14)에 접속되고, 그 드레인전극은 픽셀(Ce)의 화소전극(1)에 접속된다. 픽셀(Ce)의 화소전극(1)에 정극성 전압(Vpos)이 인가되면 그 픽셀(Ce)은 블랙 계조를 표시하고, 픽셀(Ce)의 화소전극(1)에 부극성 데이터전압이 인가되면 그 픽셀(Ce)은 화이트 계조를 표시한다. 픽셀들(Ce)에는 이미지 업데이트 과정에서 새로운 데이터가 기입된다. 이미지 업데이트 이후에 픽셀들(Ce)은 다음 이미지 업데이트까지 현재 기입된 데이터의 계조를 유지한다.

TFT들의 게이트전극은 게이트라인(15)에 접속된다. TFT들은 게이트라인(15)으로부터의 스캔펄스에 따라 턴-온되어 표시하고자 하는 한 라인의 픽셀들(Ce)을 선택하여 데이터라인들(14)로부터의 데이터전압을 선택된 필셀들(Ce)의 화소전극(1)에 공급한다. 표시패널(10)의 상부 투명기판 상에는 모든 픽셀들에 공통전압(Vcom)을 동시에 공급하기 위한 공통전극라인(16)이 형성된다. 상부 기판은 투명한 유리 또는 플라스틱 기판으로 제작될 수 있다.

데이터 구동회로(12)는 도 7 및 도 8과 같은 레벨 시프터(Level shifter)와 트랜지스터를 이용하여 정극성 전압(Vpos), 부극성 전압(Vneg) 및 기저전압(Vss) 중 어느 하나를 출력하는 다수의 소스 드라이브 IC들을 포함한다. 소스 드라이브 IC는 이미지 업데이트 기간 동안, 제어부(11)로부터 입력되는 디지털 데이터가 '01₂'일 때 +15V의 정극성 전압(Vpos)을 출력한다. 소스 드라이브 IC는 이미지 업데이트 기간 동안, 제어부(11)로부터 입력되는 디지털 데이터가 '10₂'일 때 -15V의 부극성 데이터전압(Vneg)을 출력한다. 또한, 소스 드라이브 IC는 이미지 업데이트 기간 동안, 제어부(11)로부터 입력되는 디지털 데이터가 '00₂ 또는 11₂'일 때 0V의 기저 전압(Vss)을 출력한다. 따라서, 소스 드라이브 IC는 이미지 업데이트 과정에서 제어부(11)로부터 입력되는 디지털 데이터에 응답하여 3 상 전압(Vpos, Vneg, Vss) 중 어느 하나를 데이터전압으로 선택하여 데이터라인들(14)로 출력한다. 소스 드라이브 IC의 출력 전압은 데이터라인들(14)과 TFT를 경유하여 픽셀(Ce)의 화소전극(1)에 공급된다.

게이트 구동회로(13)는 다수의 게이트 드라이브 IC들을 포함한다. 게이트 드라이브 IC들은 쉬프트 레지스터, 쉬프트 레지스터의 출력신호의 스윙폭을 TFT의 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터와 게이트라인들(15) 사이에 접속되는 출력 버퍼 등을 포함한다. 게이트 구동회로(13)는 이미지 업데이트 기간 동안, 데이터라인들(14)에 공급되는 데이터전압에 동기되는 스캔펄스들을 순차적으로 출력한다. 스캔펄스들은 정극성 게이트전압(GVDD)과 부극성 게이트전압(GVEE) 사이에서 스윙한다.

제어부(11)는 수직/수평 동기신호(V,H)와 클럭신호(CLK)를 입력받아 데이터 구동회로(12)와 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다. 제어신호들은 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 소스 타이밍 제어신호와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 포함한다. 또한, 제어부(11)는 입력 영상을 저장하는 프레임 메모리와, 데이터전압 파형이 설정된 룩업 테이블을 이용하여 픽셀의 현재 계조 상태와 업데이트할 픽셀의 다음 상태에 따라 데이터의 계조별로 설정된 디지털 데이터를 소스 드라이브 IC들에 공급한다.

전원회로(20)는 전기영동 표시장치의 전원이 턴-온될 때 입력되는 입력 전압(Vin)에 따라 구동되는 직류-직류 변환기(DC to DC converter)를 이용하여 구동 전압들(Vcc, Vcom, Vpos, Vneg, GVDD, GVEE)을 발생한다. 로직 전원전압(Vcc)은 제어부(11)의 ASIC(Application Specific Integrated Circuit), 데이터 구동회로(12)의 소스 드라이브 IC, 게이트 구동회로(13)의 게이트 드라이브 IC의 구동에 필요한 로직 전압으로서 일반적으로 3.3V의 직류전압으로 발생된다. 정극성 데이터전압(Vpos)은 +15V의 직류전압으로 발생되고, 부극성 전압(Vneg)은 -15V의 직류전압으로 발생된다. 공통전압은 0V~-2V 사이의 직류 전압으로 발생된다. 부극성 게이트전압(GVEE)은 -20V의 직류전압으로 발생된다. 정극성 게이트전압(GVDD)은 +22V의 직류전압으로 발생된다.

표시패널(10)에 이미지를 업데이트하는 방법은 본원 출원인에 의해 기출원된 대한민국 공개특허공보 제10-2008-0054779호(2008. 06. 19), 대한민국 공개특허공보 제10-2008-0054781호(2008. 06. 19), 대한민국 공개특허공보 제10-2008-0055331호(2008. 06. 19), 대한민국 공개특허공보 제10-2008-0058956호(2008. 06. 26), 대한민국 공개특허공보 제10-2008-0083425호(2008. 09. 18), 대한민국 공개특허공보 제10-2008-0090185호(2008. 10. 08), 대한민국 공개특허공보 제10-2009-0105488호(2009. 10. 07) 등을 이용할 수 있다.

데이터 구동회로(12)의 소스 드라이브 IC는 도 3과 같이 COF(Chip On Film, 12a) 상에 실장될 수 있다. COF(12a)에 외부광이 조사되면 COF의 기판과 소스 드라이브 IC의 저면을 통해 소스 드라이브 IC에 내장된 트랜지스터들의 채널 부분에 빛이 조사될 수 있다. 이 경우에, 트랜지스터들로부터 누설전류가 발생될 수 있다.

이미지 업데이트 이후에, 데이터 구동회로(12)는 픽셀(Ce)에 영향을 주지 않기 위하여 출력을 발생하지 않아야 한다. 데이터 구동회로(12)의 소스 드라이브 IC는 레벨 시프터를 포함한다. 소스 드라이브 IC 내의 레벨 시프터의 입력 전압은 이미지 업데이트 직후에 오프(off) 되지만 레벨 시프터 내의 잔류 전하들로 인하여 이미지 업데이트 직후에 레벨 시프터로부터 비정상 출력이 발생될 수 있다. 레벨 시프터의 출력은 소스 드라이브 IC에 내장된 트랜지스터의 게이트전극에 인가된다.

이미지 업데이트 직후에 레벨 시프터로부터 원치 않는 전압이 출력되고 소스 드라이브 IC의 전원들(Vpos, Vneg, Vss)이 완전히 오프되지 않을 때, 외부광이 소스 드라이브 IC 내의 트랜지스터에 조사되면 그 트랜지스터들은 소스 드라이브 IC의 출력단자들의 전압을 순간적으로 높인다.

도 4는 소스 드라이브 IC에 외부광을 조사하여 그 소스 드라이브 IC의 출력(Data out put)을 측정한 실험 결과이다. 이미지 업데이트 직후에 정극성 전압(Vpos)과 부극성 전압(Vneg)은 미리 설정된 파워 오프 시퀀스(Power off sequence)에 따라 도 4와 같이 OV 까지 낮아진다. 그런데 이미지 업데이트 직후에 정극성 전압(Vpos)이 낮아지고 있지만 0V 보다 높을 때 레벨 시프터의 비정상 출력이 발생되고 외부광이 소스 드라이브 IC에 조사되면 소스 드라이브 IC의 트랜지스터들의 채널을 통해 누설전류가 흘러 소스 드라이브 IC의 출력이 도 4와 같이 약 1.9V 상승하여 화질에 악영향을 끼친다.

본 발명은 도 5 및 도 7에 도시된 콘트롤 로직을 이용하여 이미지 업데이트 직후에 소스 드라이브 IC에서 레벨 시프터와 트랜지스터 사이의 전류패스를 빠르게 차단한다.

도 5는 본 발명의 제1 실시예에 따른 소스 드라이브 IC를 보여 주는 회로도이다.

도 5를 참조하면, 데이터 구동회로(12)의 소스 드라이브 IC는 제1 내지 제3 레벨 시프터들(52, 54, 56), 제1 내지 제3 트랜지스터들(P1, N1, N2), 제1 내지 제3 스위치들(SW1, SW2, SW3), 콘트롤 로직회로(50), 내부전압 발생회로 등을 포함한다.

제1 레벨 시프터(52)는 이미지 업데이트 과정에서 제어부(11)로부터 입력되는 디지털 데이터가 '01₂'일 때 부극성 전압(Vneg)을 출력한다. 제1 스위치(SW1)는 제1 레벨 시프터(52)의 출력단자와 제2 트랜지스터(P1)의 게이트전극 사이에 접속된다. 제1 스위치(SW1)는 콘트롤 로직회로(50)의 제어 하에 제1 레벨 시프터(52)의 출력단자와 제2 트랜지스터(P1)의 게이트전극 사이의 전류패스를 온/오프(on/off) 한다. 제1 스위치(SW1)는 이미지 업데이트 과정에서 제1 레벨 시프터(52)의 출력단자와 제1 트랜지스터(P1)의 게이트전극 사이에 전류패스를 형성한다. 제1 스위치(SW1)는 이미지 업데이트 직후에 제1 레벨 시프터(52)의 출력단자와 제1 트랜지스터(P1)의 게이트전극 사이의 전류패스를 차단한다. 제1 스위치(SW1)는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)로 구현될 수 있다.

제1 트랜지스터(P1)는 p 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조로 구현된다. 제1 트랜지스터(P1)의 게이트전극은 제1 스위치(SW1)에 접속되고, 그 드레인전극은 소스 드라이브 IC의 출력단자에 접속된다. 제1 트랜지스터(P1)의 소스전극에는 정극성 전압(Vpos)이 공급된다.

제1 트랜지스터(P1)는 제1 스위치(SW1)가 온 상태를 유지하고 있는 이미지 업데이트 과정에서 제1 레벨 시프터(52)로부터 입력되는 부극성 전압(Vneg)에 따라 턴-온되어 정극성 전압(Vpos)을 소스 드라이브 IC의 출력단자를 통해 데이터라인(14)에 공급한다. 반면에, 제1 트랜지스터(P1)는 제1 스위치(SW1)가 턴-오프(turn-off)되는 이미지 업데이트 직후에 게이트전극이 플로팅되어 턴-오프된다. 이렇게 제1 트랜지스터(P1)의 게이트전극이 플로팅되어 있을 때, 외부광이 제1 트랜지스터(P1)의 채널에 조사되더라도 채널에 누설전류가 거의 발생되지 않는다. 따라서, 이미지 업데이트 직후에 제1 트랜지스터(P1)를 통해 소스 드라이브 IC의 출력단자에 전압이 거의 공급되지 않는다.

제2 레벨 쉬프터(54)는 이미지 업데이트 과정에서 제어부(11)로부터 입력되는 디지털 데이터가 '10₂'일 때 정극성 전압(Vpos)을 출력한다. 제2 스위치(SW2)는 제2 레벨 시프터(54)의 출력단자와 제2 트랜지스터(N1)의 게이트전극 사이에 접속된다. 제2 스위치(SW2)는 콘트롤 로직회로(50)의 제어 하에 제2 레벨 시프터(54)의 출력단자와 제2 트랜지스터(N1)의 게이트전극 사이의 전류패스를 온/오프 한다. 제2 스위치(SW2)는 이미지 업데이트 과정에서 제2 레벨 시프터(54)의 출력단자와 제2 트랜지스터(N1)의 게이트전극 사이에 전류패스를 형성한다. 제2 스위치(SW2)는 이미지 업데이트 직후에 제2 레벨 시프터(54)의 출력단자와 제2 트랜지스터(N1)의 게이트전극 사이의 전류패스를 차단한다. 제2 스위치(SW2)는 MOSFET로 구현될 수 있다.

제2 트랜지스터(N1)는 n 타입 MOSFET 구조로 구현된다. 제2 트랜지스터(N1)의 게이트전극은 제2 스위치(SW2)에 접속되고, 그 드레인전극은 소스 드라이브 IC의 출력단자에 접속된다. 제2 트랜지스터(N1)의 소스전극에는 부극성 전압(Vneg)이 공급된다.

제2 트랜지스터(N1)는 제2 스위치(SW2)가 온 상태를 유지하고 있는 이미지 업데이트 과정에서 제2 레벨 시프터(54)로부터 입력되는 정극성 전압(Vpos)에 따라 턴-온되어 부극성 전압(Vneg)을 소스 드라이브 IC의 출력단자를 통해 데이터라인(14)에 공급한다. 반면에, 제2 트랜지스터(N1)는 제2 스위치(SW2)가 턴-오프되는 이미지 업데이트 직후에 게이트전극이 플로팅되어 턴-오프된다. 이렇게 제2 트랜지스터(N1)의 게이트전극이 플로팅되어 있을 때, 외부광이 제2 트랜지스터(N1)의 채널에 조사되더라도 채널에 누설전류가 거의 발생되지 않는다. 따라서, 이미지 업데이트 직후에 제2 트랜지스터(N1)를 통해 소스 드라이브 IC의 출력단자에 전압이 거의 공급되지 않는다.

제3 레벨 쉬프터(56)는 이미지 업데이트 과정에서 제어부(11)로부터 입력되는 디지털 데이터가 '00₂ 또는 11₂'일 때 정극성 전압(Vpos)을 출력한다. 제3 스위치(SW3)는 제3 레벨 시프터(56)의 출력단자와 제3 트랜지스터(N2)의 게이트전극 사이에 접속된다. 제3 스위치(SW3)는 콘트롤 로직회로(50)의 제어 하에 제3 레벨 시프터(56)의 출력단자와 제3 트랜지스터(N2)의 게이트전극 사이의 전류패스를 온/오프 한다. 제3 스위치(SW3)는 이미지 업데이트 과정에서 제3 레벨 시프터(56)의 출력단자와 제3 트랜지스터(N2)의 게이트전극 사이에 전류패스를 형성한다. 제3 스위치(SW3)는 이미지 업데이트 직후에 제3 레벨 시프터(56)의 출력단자와 제3 트랜지스터(N2)의 게이트전극 사이의 전류패스를 차단한다. 제3 스위치(SW3)는 MOSFET로 구현될 수 있다.

제3 트랜지스터(N2)는 n 타입 MOSFET 구조로 구현된다. 제3 트랜지스터(N2)의 게이트전극은 제3 스위치(SW3)에 접속되고, 그 드레인전극은 소스 드라이브 IC의 출력단자에 접속된다. 제3 트랜지스터(N2)의 소스전극에는 기저 전압(Vss)이 공급된다.

제3 트랜지스터(N2)는 제3 스위치(SW3)가 온 상태를 유지하고 있는 이미지 업데이트 과정에서 제3 레벨 시프터(56)로부터 입력되는 정극성 전압(Vpos)에 따라 턴-온되어 기저 전압(Vss)을 소스 드라이브 IC의 출력단자를 통해 데이터라인(14)에 공급한다. 반면에, 제3 트랜지스터(N2)는 제3 스위치(SW3)가 턴-오프되는 이미지 업데이트 직후에 게이트전극이 플로팅되어 턴-오프된다. 이렇게 제3 트랜지스터(N2)의 게이트전극이 플로팅되어 있을 때, 외부광이 제3 트랜지스터(N2)의 채널에 조사되더라도 채널에 누설전류가 거의 발생되지 않는다. 따라서, 이미지 업데이트 직후에 제3 트랜지스터(N2)를 통해 소스 드라이브 IC의 출력단자에 전압이 거의 공급되지 않는다.

콘트롤 로직회로(50)는 정극성 전압(Vpos), 부극성 전압(Vneg) 및 로직 전원전압(Vcc)을 비교하여 그 비교 결과에 기초하여 현재의 동작 상태가 이미지 업데이트인지 아니면 이미지 유지 상태인지를 판단한다. 콘트롤 로직회로(50)는 이미지 업데이트 과정에서 제1 내지 제3 스위치들(SW1, SW2, SW3)을 턴-온시킨다. 반면에, 콘트롤 로직회로(50)는 이미지 업데이트 직후에 정극성 전압(Vpos) 또는 로직 전원전압(Vcc)의 변화를 검출하여 제1 내지 제3 스위치들(SW1, SW2, SW3)을 턴-오프시킨다.

이미지 업데이트 동안, 정극성 전압(Vpos)은 +15V를 유지하고 부극성 전압(Vneg)은 -15V를 유지한다. 그리고 이미지 업데이트 동안, 로직 전원전압(Vcc)은 3.3V를 유지한다. 이미지 업데이트 직후에 전원회로(20)에 미리 설정된 파워 오프 시퀀스에 따라 정극성 전압(Vpos)과 부극성 전압(Vpos)은 오프된다. 이미지 업데이트 직후의 파워 오프 시퀀스들은 다양한 방법으로 설정될 수 있다. 그 중 하나로서, 도 6과 같이 이미지 업데이트 직후에 전원회로(20)는 정극성 전압(Vpos)과 부극성 전압(Vneg)이 OV에 도달되도록 그 전압들(Vpos, Vneg)의 출력을 차단(또는 오프)하고, 로직 전원전압(Vcc)을 3.3V로 유지하는 방법이다. 다른 파워 시퀀스 방법으로서, 도 7과 같이 이미지 업데이트 직후에 전원회로(20)는 정극성 전압(Vpos), 부극성 전압(Vneg), 및 로직 전원전압(Vcc)이 OV로 수렴되도록 그 전압들(Vpos, Vneg, Vcc)의 출력을 차단한다.

도 6과 같은 파워 오프 시퀀스에서, 로직 전원전압(Vcc)은 이미지 업데이트 이후에도 3.3V를 유지하는 반면에, 정극성 전압(Vpos)과 부극성 전압(Vneg)은 이미지 업데이트 직후에 오프된다. 이 경우에, 콘트롤 로직회로(50)는 로직 전원전압(Vcc)과 정극성 전압(Vpos)을 비교하여 정극성 전압(Vpos)이 로직 전원전압(Vcc) 이하로 낮아질 때 제1 내지 제3 스위치들(SW1, SW2, SW3)을 턴-오프시켜 소스 드라이브 IC의 구동전압들(Vpos, Vneg, Vss)을 차단한다.

도 7과 같은 파워 오프 시퀀스에서, 정극성 전압(Vpos), 부극성 전압(Vneg), 및 로직 전원전압(Vcc)은 실질적으로 동일한 시점으로부터 방전되어 0V에 도달한다. 이 과정에서, 로직 전원전압(Vcc)은 정극성 전압(Vpos) 보다 낮으므로 정극성 전압(Vpos) 보다 빠르게 0V에 도달한다. 이 경우에, 콘트롤 로직회로(50)는 미리 설정된 내부 전압(Vint) 이하로 로직 전원전압(Vcc)이 낮아질 때 제1 내지 제3 스위치들(SW1, SW2, SW3)을 턴-오프시켜 소스 드라이브 IC의 구동전압들(Vpos, Vneg, Vss)를 차단한다.

도 5에서, 내부전압 발생회로는 제1 및 제2 저항(R1, R2)을 포함한 분압회로로 구성된다. 제1 및 제2 저항(R1, R2)은 그 저항비로 정극성 전압(Vpos)을 분압하여 내부 전압(Vint)을 발생한다. 내부 전압(Vint)은 0V 보다 높고 로직 전원전압(Vcc) 보다 낮은 전압으로서, 예를 들면 1.2V로 발생될 수 있다.

도 8은 도 5에 도시된 콘트롤 로직회로(50)를 상세히 보여 주는 회로도이다. 도 9는 도 5에 도시된 콘트롤 로직회로(50)의 전원 차단 동작을 보여 주는 도면이다.

도 8 및 도 9를 참조하면, 콘트롤 로직회로(50)는 제1 및 제2 비교기(81, 82), OR 게이트 등을 포함한다.

제1 비교기(81)는 정극성 전압(Vpos)과 로직 전원전압(Vcc)을 비교하고, 그 비교 결과 정극성 전압(Vpos)이 로직 전원전압(Vcc) 보다 높으면 제1 논리값의 출력을 발생한다. 반면에, 제1 비교기(81)는 이미지 업데이트 이후에 정극성 전압(Vpos)이 오프되어 정극성 전압(Vpos)이 로직 전원전압(Vcc) 이하로 낮아질 때 제2 논리값의 출력을 발생한다.

제2 비교기(82)는 로직 전원전압(Vcc)과 내부 전압(Vint)을 비교하고, 그 비교 결과 로직 전원전압(Vcc)이 내부 전압(Vint) 보다 높으면 제1 논리값의 출력을 발생한다. 반면에, 제2 비교기(82)는 이미지 업데이트 이후에 로직 전원전압(Vcc)이 오프되어 로직 전원전압(Vcc)이 내부 전압(Vint) 이하로 낮아질 때 제2 논리값의 출력을 발생한다.

OR 게이트는 제1 및 제2 비교기(81, 82)의 출력들을 논리합 연산하고 그 결과를 스위치 제어신호로서 스위치들(SW1, SW2, SW3)의 제어단자에 공급한다.

제1 논리값은 High '1'이고, 제2 논리값은 Low '0'일 수 있다. 스위치들(SW1, SW2, SW3)은 콘트롤 로직회로(50)로부터 출력되는 스위치 제어신호의 논리값이 제1 논리값일 때 턴-온되고, 제2 논리값의 스위치 제어신호에 응답하여 턴-오프된다.

콘트롤 로직회로(50)는 도 9와 같이 이미지 업데이트 직후에 정극성 전압(Vpos)이 로직 전원전압(Vcc) 이하로 떨어질 때 스위치들(SW1, SW2, SW3)을 턴-오프시켜 소스 드라이브 IC로부터 출력되는 전압을 차단한다. 콘트롤 로직회로(50)와 내부전압 발생회로는 제어부(11)에 내장되거나 별도의 모듈로 제작될 수 있다.

도 10은 본 발명의 실시예에 따른 전원 제어방법의 제어 수순을 단계적으로 보여 주는 흐름도이다.

도 10을 참조하면, 본 발명의 전원 제어방법은 정극성 전압(Vpos)과 로직 전원전압(Vcc)을 비교하고, 그 비교 결과 정극성 전압(Vpos)이 로직 전원전압(Vcc) 이하로 낮아질 때 소스 드라이브 IC의 출력을 강제로 차단한다.(S1, S2, S4)

본 발명의 전원 제어방법은 로직 전원전압(Vcc)과 내부 전압(Vint)을 비교하고, 그 비교 결과 로직 전원전압(Vcc)이 내부 전압(Vint) 이하로 낮아질 때 소스 드라이브 IC의 출력을 강제로 차단한다.(S1, S3, S4)

도 11은 전술한 본 발명의 제1 실시예를 적용하여 이미지 업데이트 직후에 소스 드라이브 IC에 외부광을 조사하고 그 때의 소스 드라이브 IC 출력을 측정한 실험 결과이다. 본 발명은 이미지 업데이트 직후에 소스 드라이브 IC에 내장된 레벨 시프터들과 트랜지스터들의 게이트전극 사이의 전류 패스를 차단시킨다. 그 결과, 본 발명은 이미지 업데이트 직후에 레벨 시프터에서 출력이 발생하고 외부광이 트랜지스터들에 조사되더라도 소스 드라이브 IC의 출력에 비정상 출력이 나타나는 현상을 방지할 수 있다.

도 12는 본 발명의 제1 실시예에 따른 소스 드라이브 IC를 보여 주는 회로도이다.

도 12를 참조하면, 데이터 구동회로(12)의 소스 드라이브 IC는 제1 내지 제3 레벨 시프터들(52, 54, 56), 제1 내지 제3 트랜지스터들(P1, N1, N2), 스위치(SW), 콘트롤 로직회로(60), 내부전압 발생회로 등을 포함한다.

이 실시예에서, 스위치(SW)와 콘트롤 로직회로(60)를 제외한 다른 구성요소들은 전술한 실시예와 실질적으로 동일하다. 스위치(SW)는 소스 드라이브 IC의 출력단자에 연결된 전류패스를 온/오프한다. 따라서, 이 실시예에서 레벨 시프터(52, 54, 56)와 트랜지스터들(P1, N1, N2) 사이에는 스위치가 없다.

콘트롤 로직회로(60)의 회로 구성과 동작은 도 8 내지 도 10과 같다. 콘트롤 로직회로(60)는 소스 드라이브 IC의 구동 전압들을 비교하여 그 비교 결과 이미지 업데이트 직후에 소스 드라이브 IC의 출력단자를 개방(open) 시킨다. 따라서, 소스 드라이브 IC는 이미지 업데이트 직후에 레벨 시프터들(52, 54, 56)로부터 출력이 발생하고 트랜지스터들(P1, N1, N2)에 외부광이 조사되더라도 출력을 발생할 수 없다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10 : 표시패널 11 : 제어부
12 : 데이터 구동회로 13 : 게이트 구동회로
20 : 전원회로 52, 54, 56 : 레벨 시프터
P1, N1, N2 : 트랜지스터 SW, SW1, SW2, SW3 : 스위치
R1, R2 : 내부전압 발생회로의 저항

Claims

데이터라인들, 및 상기 데이터라인들과 교차되는 게이트라인들을 포함한 표시패널;
이미지 업데이트 기간 동안 정극성 전압, 부극성 전압 및 기저 전압의 3 상 전압으로 데이터전압을 발생하고 그 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로;
상기 이미지 업데이트 기간 동안, 상기 데이터전압에 동기되는 게이트펄스를 상기 게이트라인들에 공급하는 게이트 구동회로; 및
이미지 업데이트 직후에 상기 정극성 전압과, 로직 전원전압 중 어느 하나의 변화에 기초하여 상기 데이터 구동회로의 출력을 차단하는 콘트롤 로직회로를 포함하고,
상기 로직 전원전압은 상기 정극성 전압 보다 낮고 상기 기저 전압 보다 높은 전압이고, 상기 기저전압은 로직 전원전압보다 낮고 상기 부극성 전압보다 높은 전압인 것을 특징으로 하는 전기영동 표시장치.
제 1 항에 있어서,
상기 데이터 구동회로는,
입력 데이터에 응답하여 상기 정극성 전압과 상기 부극성 전압 중 어느 하나를 출력하는 제1 레벨 시프터;
상기 입력 데이터에 응답하여 상기 정극성 전압과 상기 부극성 전압 중 어느 하나를 출력하는 제2 레벨 시프터;
상기 입력 데이터에 응답하여 상기 정극성 전압과 상기 부극성 전압 중 어느 하나를 출력하는 제3 레벨 시프터;
상기 제1 레벨 시프터의 출력전압에 응답하여 상기 정극성 전압을 상기 데이터 구동회로의 출력단자로 출력하는 제1 트랜지스터;
상기 제2 레벨 시프터의 출력전압에 응답하여 상기 부극성 전압을 상기 데이터 구동회로의 출력단자로 출력하는 제2 트랜지스터;
상기 제3 레벨 시프터의 출력전압에 응답하여 상기 기저 전압을 상기 데이터 구동회로의 출력단자로 출력하는 제3 트랜지스터;
상기 콘트롤 로직회로의 제어 하에 상기 제1 레벨 시프터의 출력단자와 상기 제1 트랜지스터의 게이트전극 사이의 전류패스를 온/오프하는 제1 스위치;
상기 콘트롤 로직회로의 제어 하에 상기 제2 레벨 시프터의 출력단자와 상기 제2 트랜지스터의 게이트전극 사이의 전류패스를 온/오프하는 제2 스위치; 및
상기 콘트롤 로직회로의 제어 하에 상기 제3 레벨 시프터의 출력단자와 상기 제3 트랜지스터의 게이트전극 사이의 전류패스를 온/오프하는 제3 스위치를 포함하는 것을 특징으로 하는 전기영동 표시장치.
제 2 항에 있어서,
상기 콘트롤 로직회로는,
상기 정극성 전압이 상기 로직 전원전압 이하로 낮아질 때 상기 스위치들을 턴-오프시키는 것을 특징으로 하는 전기영동 표시장치.
제 2 항에 있어서,
상기 정극성 전압을 분압하여 상기 로직 전원전압 보다 낮고 상기 기저 전압보다 높은 내부 전압을 발생하는 내부 전압 발생회로를 더 포함하고,
상기 콘트롤 로직회로는,
상기 로직 전원전압이 상기 내부 전압 이하로 낮아질 때 상기 스위치들을 턴-오프시키는 것을 특징으로 하는 전기영동 표시장치.
제 1 항에 있어서,
상기 데이터 구동회로는,
입력 데이터에 응답하여 상기 정극성 전압과 상기 부극성 전압 중 어느 하나를 출력하는 제1 레벨 시프터;
상기 입력 데이터에 응답하여 상기 정극성 전압과 상기 부극성 전압 중 어느 하나를 출력하는 제2 레벨 시프터;
상기 입력 데이터에 응답하여 상기 정극성 전압과 상기 부극성 전압 중 어느 하나를 출력하는 제3 레벨 시프터;
상기 제1 레벨 시프터의 출력전압에 응답하여 상기 정극성 전압을 상기 데이터 구동회로의 출력단자로 출력하는 제1 트랜지스터;
상기 제2 레벨 시프터의 출력전압에 응답하여 상기 부극성 전압을 상기 데이터 구동회로의 출력단자로 출력하는 제2 트랜지스터;
상기 제3 레벨 시프터의 출력전압에 응답하여 상기 기저 전압을 상기 데이터 구동회로의 출력단자로 출력하는 제3 트랜지스터; 및
상기 콘트롤 로직회로의 제어 하에 트랜지스터들과 상기 데이터 구동회로의 출력단자 사이의 전류패스를 온/오프하는 스위치를 포함하는 것을 특징으로 하는 전기영동 표시장치.
제 5 항에 있어서,
상기 콘트롤 로직회로는,
상기 정극성 전압이 상기 로직 전원전압 이하로 낮아질 때 상기 스위치를 턴-오프시키는 것을 특징으로 하는 전기영동 표시장치.
제 5 항에 있어서,
상기 정극성 전압을 분압하여 상기 로직 전원전압 보다 낮고 상기 기저 전압보다 높은 내부 전압을 발생하는 내부전압 발생회로를 더 포함하고,
상기 콘트롤 로직회로는,
상기 로직 전원전압이 상기 내부 전압 이하로 낮아질 때 상기 스위치들을 턴-오프시키는 것을 특징으로 하는 전기영동 표시장치.
제 7 항에 있어서,
상기 데이터 구동회로에 디지털 데이터를 공급하고 상기 데이터 구동회로와 상기 게이트 구동회로의 동작 타이밍을 제어하는 제어부를 더 포함하고
상기 콘트롤 로직회로와 상기 내부전압 발생회로는 상기 데이터 구동회로와 상기 제어부 중 어느 하나에 내장되는 것을 특징으로 하는 전기영동 표시장치.
데이터라인들, 및 상기 데이터라인들과 교차되는 게이트라인들을 포함한 표시패널, 이미지 업데이트 기간 동안 정극성 전압, 부극성 전압 및 기저 전압의 3 상 전압으로 데이터전압을 발생하고 그 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로, 및 상기 이미지 업데이트 기간 동안, 상기 데이터전압에 동기되는 게이트펄스를 상기 게이트라인들에 공급하는 게이트 구동회로를 포함하는 전기영동 표시장치의 전원 제어방법에 있어서,
이미지 업데이트 직후에 상기 정극성 전압과, 로직 전원전압 중 어느 하나의 변화를 검출하는 단계; 및
상기 정극성 전압과, 상기 로직 전원전압 중 어느 하나의 변화에 기초하여 상기 데이터 구동회로의 출력을 차단하는 단계를 포함하고,
상기 로직 전원전압은 상기 정극성 전압 보다 낮고 상기 기저 전압 보다 높은 전압이고, 상기 기저전압은 로직 전원전압보다 낮고 상기 부극성 전압보다 높은 전압인 것을 특징으로 하는 전기영동 표시장치의 전원 제어방법.
제 9 항에 있어서,
상기 데이터 구동회로의 출력을 차단하는 단계는,
상기 정극성 전압이 상기 로직 전원전압 이하로 낮아질 때 상기 데이터 구동회로의 출력을 차단하는 것을 특징으로 하는 전기영동 표시장치의 전원 제어방법.
제 9 항에 있어서,
상기 로직 전원전압 보다 낮고 상기 기저 전압보다 높은 내부 전압을 발생하는 단계를 더 포함하고,
상기 데이터 구동회로의 출력을 차단하는 단계는,
상기 로직 전원전압이 상기 내부 전압 이하로 낮아질 때 상기 데이터 구동회로의 출력을 차단하는 것을 특징으로 하는 전기영동 표시장치의 전원 제어방법.