KR20090047357A - 미소 전기기계식 장치 및 그 제작 방법 - Google Patents

미소 전기기계식 장치 및 그 제작 방법 Download PDF

Info

Publication number
KR20090047357A
KR20090047357A KR1020080107888A KR20080107888A KR20090047357A KR 20090047357 A KR20090047357 A KR 20090047357A KR 1020080107888 A KR1020080107888 A KR 1020080107888A KR 20080107888 A KR20080107888 A KR 20080107888A KR 20090047357 A KR20090047357 A KR 20090047357A
Authority
KR
South Korea
Prior art keywords
layer
electrode layer
material layer
film
filling material
Prior art date
Application number
KR1020080107888A
Other languages
English (en)
Other versions
KR101541906B1 (ko
Inventor
카오루 츠치야
타카후미 미조구치
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20090047357A publication Critical patent/KR20090047357A/ko
Application granted granted Critical
Publication of KR101541906B1 publication Critical patent/KR101541906B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0067Mechanical properties
    • B81B3/007For controlling stiffness, e.g. ribs
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0264Pressure sensors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0315Cavities
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/724Devices having flexible or movable element
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/724Devices having flexible or movable element
    • Y10S977/732Nanocantilever
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/724Devices having flexible or movable element
    • Y10S977/733Nanodiaphragm
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]

Abstract

본 발명은, 가동부를 가지는 미소 전기기계식 장치(MEMS)의 기계적 강도를 향상시켜 신뢰성을 향상시킨다.
가동부를 가지는 미소 전기기계식 장치(MEMS)에 있어서, 종래에서는 중공부인 부분에 충전용 재료를 충전한다. 충전용 재료로서는, 예를 들어, 유연성(柔軟性)이 높은 블록 공중합체(block copolymer)를 사용한다. 중공부가 충전됨으로써 기계적 강도가 향상된다. 또한, 제작 공정 중에 있어서의 구조의 구조체 상부가 휘는 것을 방지함으로써 수율이 향상된다. 이렇게 함으로써 제작된 미소 전기기계식 장치는 신뢰성이 높은 장치가 된다.
MEMS, 미소 구조체, 블록 공중합체, 공극률, 충전 재료층

Description

미소 전기기계식 장치 및 그 제작 방법{MICRO-ELECTRO-MECHANICAL DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 가동부를 형성된 미소 구조체를 가지는 미소 전기기계식 장치에 관한 것이다. 또한, 상기 미소 전기 기계식 장치의 제조 방법에 관한 것이다.
최근, MEMS(Micro Electro Mechanical System)의 연구가 활발히 진척되고 있다. MEMS는, 미소 전기기계 시스템의 약칭이며, 간단히 마이크로 머신이라고 불리는 경우도 있다. 마이크로 머신이란, 일반적으로는, 반도체 미세가공 기술을 이용하여 제작한 "입체구조를 가지고 가동하는 미소 구조체"와 "반도체 소자를 가지는 전자 회로"를 집적한 미세 디바이스를 가리킨다. 상기 미소 구조체는, 반도체 소자와 달리 가동부를 가지는 것이 일반적이다.
상기 미소 구조체는, 구조층과 중공부를 가지고, 구조층은 가동부를 가진다. 구조층의 가동부가 동작되므로 상기 미소 구조체에는 기계적인 강도가 필요로 된다. 특허 문헌 1에는, 기계적인 강도가 높은 미소 구조체의 일례로서 금속을 사용하여 열 결정화 또는 레이저 결정화된 다결정 실리콘을 포함하는 층을 가지고, 상기 층의 하방(下方) 또는 상방에 공간을 가지는 마이크로 머신이 개시되어 있다.
[특허문헌 1] 특개2007-1004호 공보
종래의 미소 구조체는, 가동부의 동작 영역을 확보하기 위하여, 중공부를 가진다. 중공부의 형성은 우선 중공부가 되는 개소에 희생(犧牲)층을 형성하고, 구조층 등을 형성 후에 이 희생층을 에칭 등에 의하여, 제거함으로써 행한다. 예를 들어, 구조층의 가동부가 기판 표면과 수직의 방향으로 동작하는 미소 구조체에서는, 미소 구조체의 하부를 형성하고, 이 미소 구조체의 하부 위에 희생층을 형성하고, 이 희생층 위에 미소 구조체의 상부를 형성하고, 미소 구조체의 상부 형성 후에 희생층을 에칭 등에 의하여 제거한다. 이렇게 함으로써 중공부를 가지는 미소 구조체를 형성한다.
그렇지만, 상술한 바와 같이, 희생층을 사용하여 중공부를 형성하면, 제작 공정 중에 미소 구조체의 상부 전극과 미소 구조체의 하부 전극이 강하게 접촉 등을 함으로써 파손되고, 또는 파손되기 쉬워진다는 문제가 있다. 또한, 상부 전극과 하부 전극 사이에 스티킹(sticking)이 생김으로써 정확한 동작이 할 수 없게 된다는 문제가 있었다. 여기서, 스티킹이란, 미소 구조체의 가동부의 동작에 의하여 상부 전극과 하부 전극이 강하게 접촉하여 떨어질 수가 없게 되는 상태가 되는 현상을 가리킨다.
또한, 희생층을 사용하여 중공부를 형성하는 경우에는, 희생층이 완전히 에칭되지 않고, 에칭 잔사(residue)가 생기는 것도 문제가 되어 있었다.
또한, 제작된 미소 구조체의 상부가 동작함으로써, 미소 구조체가 파손하고, 또는 파손되는 경우도 있다. 이것은 중공부의 높이가 높은 경우, 또는 구조층의 인성(靭性)이 충분하지 않은 경우에 특히 현저하다.
또한, 중공부를 형성함으로써 그 중공부를 가지는 구조체가 휨 등에 의하여 변형되어 버려, 원하는 구조를 얻을 수 없다는 문제가 있다.
본 발명은 상대하는 한 쌍의 전극이 공간에 의하여 격리되고, 가동하는 구조체에 적어도 한 쪽의 전극이 형성되는 미소 구조체에 있어서, 상기 공간에 절연 재료가 충전된 구성을 가지는 미소 구조체이다. 상기 절연 재료는, 가동부가 동작할 때, 상기 절연 재료에 의하여 형성된 충전 재료층이 변형될 수 있도록 공공(空孔)을 가지는 재료를 사용한다. 바람직하게는, 형성 후에 소정의 처리(열, 약액 처리 등)를 행함으로써, 연화 또는 경화하는 재료를 사용한다.
본 발명의 일 형태는, 미소 구조체를 가지는 미소 전기기계식 장치로서, 상기 미소 구조체는 절연 표면 위에 형성된 하부 전극층과, 상기 하부 전극층 위에 형성된 충전 재료층과, 상기 충전 재료층 위에 형성된 상기 하부 전극층과 대향하는 상부 전극층과, 상기 상부 전극층 위에 형성된 구조층을 가지고, 상기 구조층은, 상기 하부 전극층을 향하는 방향, 또는 상기 하부 전극층으로부터 떨어져 가는 방향으로 가동하는 구조를 가지고, 상기 충전 재료층은, 상기 충전 재료층의 표면에 달하는 많은 공간이 형성된 절연성 재료를 가지고, 공극률(空隙率)은 대략 20% 이상 80% 이하인 것을 특징으로 하는 미소 전기기계식 장치이다.
상기 구성의 본 발명에 있어서, 충전 재료층의 공극률은 대략 20% 이상 80% 이하로 한다. 이것은 충전 재료층의 공극률이 이 범위보다 높은 경우, 또는 낮은 경우에는, 충전 재료층 자체의 형성, 또는 충전 재료층이 가지는 공공의 형성이 어렵기 때문이다.
상기 구성의 본 발명에 있어서, 충전 재료층은 블록 공중합체에 의하여 형성할 수 있다. 블록 공중합체에 의하여 충전 재료층을 형성하는 경우에는, 공극률을 대략 20% 이상 80% 이하로 함으로써, 충전 재료층 자체의 형성, 또는 충전 재료층이 가지는 공공의 형성을 할 수 있다. 보다 바람직하게는, 20% 이상 60% 이하로 한다. 더욱 바람직하게는, 20% 이상 35% 이하로 한다.
본 발명의 일 형태는, 절연 표면 위에 하부 전극층을 형성하고, 상기 하부 전극층을 덮어, 제 1 충전 재료층을 형성하고, 상기 제 1 충전 재료층 위에 상부 전극층을 형성하고, 상기 상부 전극층 위에 구조층을 형성하고, 바람직하게는 가열 처리를 행하여 상기 제 1 충전 재료층을 구성하는 재료의 어느 것을 에칭에 의하여 제거함으로써 다공질의 제 2 충전 재료층을 형성하는 것을 특칭으로 하는 미소 전기기계식 장치의 제작 방법이다.
본 발명의 일 형태는, 절연 표면 위에 하부 전극층을 형성하고, 상기 하부 전극층을 덮어, 블록 공중합체로 이루어지는 막을 전면에 형성하고, 상기 블록 공중합체로 이루어지는 막 위에 금속 마스크를 선택적으로 형성하고, 상기 금속 마스크를 사용하여 상기 블록 공중합체로 이루어지는 막을 에칭함으로써 제 1 충전 재료층을 형성하고, 상기 제 1 충전 재료층 위에 상부 전극층을 형성하고, 상기 상부 전극층 위에 구조층을 형성하고, 바람직하게는 가열 처리를 행하여 상기 제 1 충전 재료층을 구성하는 재료의 어느 것을 에칭에 의하여 제거함으로써 다공질의 제 2 충전 재료층을 형성하는 것을 특칭으로 하는 미소 전기기계식 장치의 제작 방법이다.
상기 구성의 본 발명에 있어서, 제 2 충전 재료층의 공극률은 20% 이상 80% 이하인 것이 바람직하다. 보다 바람직하게는, 20% 이상 60% 이하로 한다. 더욱 바람직하게는, 20% 이상 35% 이하로 한다.
본 발명을 적용함으로써, 미소 구조체의 상부가 동작함으로써 일어나는 미소 구조체의 파손, 및 파괴를 방지할 수 있다. 따라서, 중공부의 높이가 큰 경우, 또는 구조층의 인성을 충분히 확보할 수 없는 경우에도 미소 구조체를 제작할 수 있다.
본 발명을 적용한 미소 구조체에서는, 미소 구조체의 스티킹이 생기지 않으므로 반복하여 동작 가능한 미소 구조체를 제작할 수 있다.
또한, 제작 공정에 있어서 희생층을 형성할 필요가 없기 때문에, 수율 좋게 미소 구조체를 제작할 수 있다.
본 발명의 실시형태에 대하여, 도면을 참조하여 이하에 설명한다. 그러나, 본 발명은 이하의 설명에 한정되지 않는다. 본 발명의 취지 및 범위에서 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경될 수 있다는 것은 당업자라면 용이하게 이해할 수 있기 때문이다. 따라서, 본 발명이 하기 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
(실시형태 1)
본 발명의 미소 구조체, 및 미소 구조체의 제작 방법에 대하여, 도면을 참조하여 설명한다.
도 1(A) 및 도 1(B)는, 본 발명의 미소 구조체의 단면도 및 상면도의 일례를 도시한다. 도 1(A) 및 도 1(B)의 미소 구조체에서는, 기판(100) 위에 하부 전극층(101)이 형성되고, 하부 전극층(101) 위에는 충전 재료층(102)이 형성된다. 충전 재료층(102) 위에는 상부 전극층(103)이 형성되고, 상부 전극층(103) 위에는 구조층(104)이 형성된다. 하부 전극층(101)과 상부 전극층(103)의 간격은 d(m)이다.
하부 전극층(101)과 상부 전극층(103)의 사이는, 충전 재료층(102)에 의하여 격리되어 용량 소자가 형성된다. 여기서 하부 전극층(101)과 상부 전극층(103)의 면적이 동일하게 S(m2)로 하고, 이 용량 소자의 정전 용량을 C(F), 유전율을 ε(F/m)로 하면, 이하의 수식(1)이 성립한다.
[수식 1]
Figure 112008075915683-PAT00001
여기서, 구조층(104)을 밀어 내리면, 하부 전극층(101)과 상부 전극층(103)의 간격은 d가 변화되어 정전 용량이 변화한다. 이 때, 정전 용량의 변화량 ΔC는, 밀어 내리기 전의 정전 용량 C0 및 밀어 내린 후의 정전 용량 C1를 사용하면, 이하의 수식(2)으로 표시된다.
[수식 2]
Figure 112008075915683-PAT00002
즉, 밀어 내리기 전의 간격을 d0로 하고, 밀어 내린 후의 간격을 d1로 하면, ΔC는 이하의 식(3)으로 표시된다.
[수식 3]
Figure 112008075915683-PAT00003
따라서, ΔC를 검지함으로써, 하부 전극층(101)과 상부 전극층(103)의 간격 d의 변화량이 명확하게 된다.
또한, 도 2(A) 및 도 2(B)는, 종래의 미소 구조체의 일례를 도시한다. 도 2(A) 및 도 2(B)의 미소 구조체에서는, 도 1(A) 및 도 1(B)의 미소 구조체에 있어서, 충전 재료층(102)이 형성된 부분이 중공부(110)가 된다.
다음, 도 1(A) 및 도 1(B)에 도시하는 미소 구조체의 제작 방법의 일례에 대하여, 도면을 참조하여 설명한다. 우선, 기판(100) 위에 하부 전극층(101)을 선택적으로 형성한다(도 3(A) 참조).
기판(100)에는 특별히 한정은 없고, 예를 들어, 반도체 기판, 유리 기판, 석영 기판, 플라스틱 기판, 또는 스테인리스 기판 등을 사용할 수 있지만, 절연성 기판을 사용하는 것이 바람직하다. 반도체 기판, 또는 스테인리스 기판을 사용하는 경우에는, 이들의 기판 위에 절연막을 형성하고, 절연성 표면으로 하는 것이 바람직하다.
하부 전극층(101)은 예를 들어, 도전막을 기판(100) 위에 형성하고, 상기 도전막 위에 포토리소그래피 방법에 의하여 레지스트 마스크를 형성하고, 상기 레지스트 마스크를 사용하여 도전막의 원하는 개소를 에칭 등에 의하여 제거함으로써, 선택적으로 형성할 수 있다. 하부 전극층(101)을 형성하는 재료는 특별히 한정되지 않고, 도전성을 가지는 재료에 의하여 형성하면 좋다. 도전성을 가지는 재료로서는 예를 들어, 탄탈, 텅스텐, 티타늄, 몰리브덴, 알루미늄, 구리 등에서 선택된 원소, 또는 이들의 원소를 주성분으로 하는 합금 재료, 또는 화합물 재료로 형성하면 좋다. 또한, 일 도전형의 불순물 원소가 첨가된 실리콘이라도 좋고, 인듐주석산화물(ITO) 등의 투명 도전막을 사용하여도 좋다. 또한, 형성 방법에 대하여도 특별히 한정되지 않고, 스퍼터링법, CVD법 또는 액적토출법 등을 사용할 수 있다. 액적토출법을 사용하면, 에칭을 행하지 않고, 원하는 패턴을 형성할 수 있기 때문에, 공정수가 삭감된다. 또한, 하부 전극층(101)은 단층으로 형성하여도 좋고, 복수의 층을 적층으로 형성하여도 좋다.
다음, 하부 전극층(101) 위에 충전 재료층(102)을 형성한다. 충전 재료층은 유기 재료에 의하여 형성되므로, 레지스트 마스크를 사용한 에칭에 의한 패턴의 형성이 어렵다. 그래서, 금속막을 마스크로서 사용하는 경우에 대하여 이하에 설명한다.
우선, 하부 전극층(101)을 덮어 유기막(120)을 형성하고, 유기막(120) 위에 금속막(121)을 형성하고, 금속막(121) 위에 레지스트 마스크(122)를 선택적으로 형성한다(도 3(B) 참조). 유기막(120)은, 후술의 충전 재료층(102)을 형성하는 재료를 사용하여 형성한다. 형성 방법으로서는, 예를 들어, 스핀코팅법 등을 사용하면 좋다.
다음, 레지스트 마스크(122)를 사용하여 금속막(121)을 에칭함으로써, 금속 마스크(123)를 형성한다(도 3(C) 참조). 금속막의 에칭은, 금속막을 구성하는 재료에 따라 조건을 설정하면 좋다. 예를 들어, 금속막(121)의 재료가 텅스텐인 경우에는, 염소 가스 분위기에 있어서의 드라이 에칭을 사용할 수 있다. 레지스트 마스크(122) 및 유기막(120)에 대하여, 에칭 선택비율을 취할 수 있는(즉, 금속막(121)에 대한 에칭 비율이 높고, 유기막(120) 및 레지스트 마스크(122)에 대한 에칭 비율이 낮다) 조건을 적용하는 것이 바람직하다. 그 후, 레지스트 마스크(122)를 제거한다.
다음, 금속 마스크(123)를 사용하여 유기막(120)을 에칭함으로써, 충전 재료층(102)을 형성한다(도 3(D) 참조). 유기막(120)의 에칭에는, 예를 들어 산소 가스를 사용하여 드라이 에칭을 행하면 좋다. 그 후, 금속 마스크(123)를 제거한다. 또한, 금속 마스크(123)를 제거하지 않고, 미소 구조체의 상부 전극으로서 사용하여도 좋다.
또한, 상술한 설명에서는, 충전 재료층(102)의 형성에 금속 마스크를 사용한 에칭을 적용한 예를 나타내지만, 본 발명은 반드시 이것에 한정되지 않는다. 예를 들어, 유기막(120)에 감광성 재료를 혼합시켜 노광을 행함으로써, 패턴을 형성할 수도 있다.
상술한 바와 같이, 하부 전극층(101) 위에 충전 재료층(102)을 선택적으로 형성할 수 있다(도 3(E) 참조). 충전 재료층(102)은, 미소 구조체의 동작에 따라, 변형하므로, 이 변형에 견딜 수 있는 재료막에 의하여 형성한다. 상기 재료막을 형성한 후에, 하부 전극층(101)과 마찬가지로 원하는 개소를 에칭 제거 등을 행함으로써 선택적으로 형성할 수 있다. 또는, 액적토출법 등에 의하여 선택적으로 형성하여도 좋다.
본 발명의 충전 재료층(102)을 형성하는 재료로서는, 변형 가능한 다공질 재료를 사용한다. 바람직하게는, 형성 후에 소정의 처리(열, 약액 처리 등)를 행함으로써, 연화 또는 경화하는 재료를 사용한다. 이러한 재료로서, 예를 들어, 마이크로(micro) 상분리(相分離) 구조를 형성하는 블록 공중합체 또는 그라프트 공중합체(Graft Copolymer) 등을 들 수 있다.
블록 공중합체란, 복수의 단일 고분자(homopolymer) 쇄(鎖)가 블록으로서 결합한 직쇄(直鎖) 공중합체를 가리킨다. 예를 들어, 이중 블록 공중합체(diblock copolymer)를 들 수 있다. 또한, 삼중 블록 공중합체(Triblock Copolymer)로 대표되는 3종 이상의 고분자 쇄가 결합한 블록 공중합체를 사용하여도 좋다.
그라프트 공중합체란, 고분자의 주쇄(主鎖)에 다른 고분자 쇄가 측쇄(側鎖)로서 결합한 구조의 공중합체를 가리킨다. 측쇄로서 결합하는 고분자 쇄는, 상이한 종류라도 좋다.
또한, 충전 재료층(102)을 형성하는 재료로서는, 블록 공중합체를 사용하는 것이 바람직하다. 블록 공중합체는, 분자량 분포가 좁은 고분자를 얻기 쉽고, 조성비율의 제어도 비교적으로 용이하기 때문이다. 충전 재료층(102)을 형성하는 재료의 조성비율을 제어함으로써, 충전 재료층(102)의 단위 체적 당에 공공이 차지하는 체적을 제어할 수 있다. 그래서, 단위 하중(荷重) 당의 충전 재료층(102)의 변형량을 상이하게 할 수 있다. 이하에 본 발명에 적용할 수 있는 블록 공중합체에 대하여 설명한다.
블록 공중합체는, 나노 미터 스케일의 마이크로 상분리 구조를 자발적으로 형성하는 것이 알려져 있다. 예를 들어, AB형 블록 공중합체에서는, 마이크로 상분리에 의하여 블록 공중합체를 구성하는 고분자의 조성비율에 따라, 구 구조, 실린더(cylinder) 구조, 자이로이드(gyroid) 구조 또는 라메라(lamellar) 구조 등의 주기 구조를 형성한다. 또한, 한 쪽의 성분의 비율이 대략 20% 이하로 구 구조(도 4(A) 또는 도 4(E) 참조)가 되고, 대략 20% 이상 35% 이하로 실린더 구조(도 4(B) 또는 도 4(D) 참조)가 되고, 대략 40% 이상으로 라메라 구조(도 4(C) 참조)가 된다. 또한, 구 구조에서는, 웨트 에칭에 있어서, 약액이 달하기 어려우므로, 제거되어야 되는 한 쪽의 재료의 제거가 어렵기 때문에, 실린더 구조, 자이로이드 구조 또는 라메라 구조로 하는 것이 바람직하다.
블록 공중합체의 제작에는, 예를 들어 리빙(living) 중합법을 사용할 수 있다. 리빙 중합법은, 양이온(anion) 또는 음이온(cation)을 생성하는 중합 개시제에 의하여 일종의 단위체(monomer)의 중합을 시작시켜, 다른 단위체를 순차적으로 첨가함으로써 합성하고, 블록 공중합체를 제작하는 방법이다. 그 제작 방법에 대 하여 이하에 설명한다.
우선, 블록 공중합체를 구성하는 재료를 용매에 용해시킨다. 이 용매는 블록 공중합체를 구성하는 복수종의 모든 고분자에 대하여 양용매(良溶媒)인 것이 바람직하다. 여기서 양용매란, 블록 공중합체를 구성하는 고분자의 균일 용액을 제작할 수 있는 용매를 가리킨다. 여기서는, 2종류의 고분자를 사용하므로 2종류의 고분자의 균일 용액을 제작할 수 있으면 좋다. 예를 들어, 블록 공중합체의 약 5 중량%의 톨루앤 용액을 스핀코팅법 등에 의하여 충전 재료층(102)이 형성되는 영역에 도포한다. 또한, 스핀코팅법으로는, 용액이 기판 전체로 도포되지만, 예를 들어, 액적토출법을 사용함으로써 원하는 영역에만 용액이 도포되므로, 그 후의 공정이 간략화되고, 또한 재료의 이용 효율이 향상되므로 바람직하다.
다음, 상기 용액이 도포된 기판에 대하여 가열 처리를 행하고, 마이크로 상분리를 유기한다. 가열 처리의 온도는, 블록 공중합체를 구성하는 성분의 유리 전이점(轉移點) 이상이고, 또 상전이(相轉移) 온도 이하로 설정한다.
또한, 블록 공중합체에는 다양한 종류가 있지만, 대표적으로는 스티렌-부타디엔계 AB형 또는 스티렌-이소프렌계 AB형을 들 수 있다. 그 이외에는, PMMA(Polymetylmethacrylate)의 블록 공중합체 등의 상이한 재료에 의하여 구성된 블록 공중합체나 스티렌-이소프렌계의 블록 공중합체의 말단에 수식기를 붙인 것 등이 있다. 블록 공중합체의 고분자 세그먼트로서는, 예를 들어, 폴리스티렌 또는 폴리플루오렌 등의 소수(疎水)성의 방향족 탄화수소쇄, 폴리부타디엔 또는 폴리이소프렌 등의 소수성의 지방족 불포화 탄화수소쇄, 폴리비닐알콜 또는 폴리에틸렌글 리콜 등의 친수성의 지방족 탄화수소쇄, 폴리비닐비리딘 또는 폴리스티렌설폰산 등의 친수성의 방향족 탄화수소쇄, 폴리디메틸실록산 등의 소수성 실록산류 또는 폴리페로센 등의 금속착체 등을 들 수 있다. 또한, 블록 공중합체는 이들 고분자 세그먼트의 2종 이상이 1점 이상의 결합점에 있어서 공유결합함으로써, 선 형상, 분기 형상 또는 환(環) 모양이 된다.
상기 재료에는, 더욱 용매를 포함하여도 좋다. 용매로서는, 예를 들어, 헥산, 헵탄, 또는 옥탄 등의 지방족 탄화수소, 사염화탄소, 클로로포름, 또는 디클로로메탄 등의 할로겐화 탄화수소, 벤젠, 톨루엔 또는 크실렌 등의 방향족 탄화수소, 아세톤 또는 메틸에틸케톤 등의 케톤류, 디메틸에테르 또는 디에틸에테르 등의 에테르류, 메틸 알코올 또는 에틸 알코올 등의 알코올류 또는 물 등을 들 수 있다. 이들의 용매는, 형성하는 재료의 성질 또는 상태에 맞추어 선택할 수 있다.
본 실시형태에 있어서는, 충전 재료층을 형성할 수 있고, 블록 공중합체를 구성하는 성분의 한 쪽을 에칭으로 선택적으로 제거할 수 있으면 좋다. 또한, ABA형이나 BAB형이라도 블록 공중합체의 조성에 따라, 구 구조로부터 라메라 구조까지의 다양한 구조를 취할 수 있다. 또한, 상술한 바와 같이, 본 발명에 있어서는, 실린더 구조, 자이로이드 구조 또는 라메라 구조를 취하는 것이 바람직하다.
또한, 본 실시형태에 있어서 충전 재료층(102)에 적용할 수 있는 재료는, 상기 재료에 한정되지 않고, 복수종의 물질로 이루어지고, 하나의 물질을 그 후의 공정에서 에칭 등에 의하여 제거할 수 있는 재료라면 좋다. 또한, 에칭 등으로 제거되는 물질을 반드시 하나의 물질이 아니라도 좋지만, 에칭 등에 의하여 충전 재료 층(102)의 적어도 하나의 물질이 제거되지 않고 잔존할 수 있는 것이 최저한 필요하다. 또한, 형성 후의 공정에 견딜 수 있는 정도의 내열성 및 내약품성을 필요로 한다. 여기서 충전 재료층(102)에 제거되지 않고 잔존하는 물질은 탄성 변형이 가능한 물질인 것이 바람직하다.
다음, 충전 재료층(102) 위에 상부 전극층(103)을 형성한다(도 3(F) 참조). 상부 전극(제 2 전극)은, 하부 전극(제 1 전극)과 대향하는 위치에 형성된다. 상부 전극층(103)의 형성은, 하부 전극층(101)과 마찬가지의 재료를 사용하여, 마찬가지의 방법에 의하여 형성하면 좋다. 즉, 도전막을 전면에 형성하고, 원하는 개소를 에칭 제거 등을 행함으로써 형성하면 좋다.
다음, 충전 재료층(102)을 덮어, 상부 전극층(103) 위에 구조층(104)을 선택적으로 형성한다(도 3(G) 참조). 구조층(104)의 형성은 제 1 전극층 등과 마찬가지로 재료막을 전면에 형성하고, 이 재료막의 원하는 개소를 에칭 제거하여 형성하면 좋다.
구조층(104)의 재료로서는, 어느 정도의 인성을 가지는 재료이면 특정의 재료에 한정되지 않는다. 예를 들어, 산화질화실리콘막 또는 질화실리콘막 등을 사용할 수 있다. 여기서, 산화질화실리콘막 또는 질화실리콘막은, CVD법에 의하여 형성하면 좋지만, 형성 방법에 대하여도 특히 한정되지 않는다.
또한, 충전 재료층(102)에 포함되는 재료의 한 쪽을 에칭 제거 등을 하기 위하여 구조층(104)에 개구부를 형성하면 좋다. 또한, 상부 전극층(103)에도 개구부를 형성하여도 좋다. 다만, 상부 전극층(103)의 형성 전에 에칭을 행하는 경우에 는, 이것에 한정되지 않는다. 또한, 여기서 개구부란, 반드시 하나에 한정되지 않고, 충전 재료층(102)의 모든 개소에 미세한 개구부를 형성하는 것이 바람직하다. 이하에 충전 재료층(102)으로서 블록 공중합체를 사용한 경우에 대하여 설명한다.
블록 공중합체의 한 쪽의 성분의 제거에는, 드라이 에칭 또는 웨트 에칭을 사용할 수 있다. 예를 들어, 산소 가스 분위기에 있어서의 RIE(Reactive Ion Etching)법을 사용할 수 있다. 블록 공중합체 중에 있어서의 제거되어야 하는 성분과 잔존시켜야 하는 성분 사이의 에칭 레이트(etching rate)가 크게 다른 조건을 채용하는 것이 바람직하다. 일반적으로, 고분자의 분자쇄에 포함되는 단위 분자 당의 탄소 분자의 함유율이 높을수록 에칭 내성이 높고, 세그먼트 당의 산소 분자의 함유율이 높을수록 에칭 내성이 낮다. 예를 들어, PS-PMMA(PolyStyrene-Polymethylmethacrylate)의 블록 공중합체에서는, PS(폴리스티렌)가 방향환(芳香環)을 포함하므로 탄소 분자의 함유율이 높다. 그래서, 에칭 내성이 높고, PAAM(Polyacrylamide)는 산소 분자의 함유율이 높으므로 에칭 내성이 낮다. RIE법을 사용한 경우에는, 일반적으로 이 2종류의 사이에 대략 4배의 에칭 레이트의 차이가 난다.
또한, 상기 에칭에 사용하는 가스는, 산소 가스에 한정되지 않고, CF4, H2, C2F6, CHF3, CH2F2, CF3Br, NF3Br, NF3, Cl2, CCl4, HBr, SF6 등을 사용하여도 좋다.
또한, 에칭 레이트는 블록 공중합체의 모노머 단위에 의하여 결정된다. 모노머 단위의 총 원자수를 N, 모노머 단위의 탄소 원자수를 Nc, 모노머 단위의 산소 원자수를 No로 표시하면, 에칭 레이트는 N/(Nc-No)에 비례하는 것이 알려져 있다.
그렇지만, 상기의 드라이 에칭법으로는, 실린더 구조 등의 경우에는 문제 없지만, 구 구조에서는, 에칭되지 않는 부분이 많이 존재할 우려가 있다. 그래서, 구 구조의 경우에는 웨트 에칭법을 사용하면 좋다. 웨트 에칭법으로는, 형성한 블록 공중합체의 재료에 따라 한 쪽의 성분을 에칭할 수 있고, 또 다른 쪽의 성분에 대하여는 에칭 내성이 높은 조건에 의하여 에칭을 행하면 좋다. 그러나 상기의 사정을 감안하고 보다 바람직하게는 충전 재료층에 실린더 구조, 자이로이드 구조 또는 라메라 구조를 사용한다.
또한, 제거되어야 하는 성분의 제거 방법은, 반드시 에칭에 한정되지 않는다. 가능하면, 제거되어야 하는 한 쪽의 성분을 가열 처리 등에 의하여 증발, 또는 승화시키는 등에 의하여 제거하여도 좋다.
상술한 바와 같이, 본 발명의 미소 구조체를 형성할 수 있다. 본 발명의 미소 구조체와는 상이하고, 중공부에 변형이 가능한 재료가 충전된다. 그래서, 중공부를 가지는 종래의 미소 구조체보다 기계적 강도가 높은 미소 구조체를 제작할 수 있다. 기계적 강도가 향상됨으로써 제작 공정 중, 또는 동작 중의 불량의 발생을 방지할 수 있으므로 수율이 향상되고, 신뢰성이 향상된다.
또한, 본 발명의 미소 구조체는 중공부를 가지지 않으므로, 희생층을 형성할 필요가 없다. 따라서, 희생층을 형성하는 공정 및 희생층을 제거하는 공정이 필요 없고, 제작 공정수를 삭감할 수 있다. 또한, 종래의 미소 구조체의 제작으로는, 희생층의 에칭 제거가 충분하지 않은 경우, 잔존한 희생층에 의하여 수율이 저하되 는 경우도 있다. 본 발명을 적용함으로써, 이러한 잔존한 희생층에 의한 수율의 저하를 방지할 수 있고, 수율이 향상된다.
또한, 상부 전극층(103) 및 구조층(104)에 의하여 미소 구조체가 스트레인 게이지를 구성하는 경우에는, 하부 전극층(101)을 형성하지 않아도 좋다. 또한, 본 발명은 센서뿐만 아니라 액츄에이터(actuator)에도 적용할 수 있다.
또한, 구조층(104)에 바이메탈(bi-metal) 효과에 의하여 구동하는 액츄에이터를 제작할 수 있다.
이러한 미소 구조체를 사용함으로써, 역학적 센서를 제작할 수 있다. 이 역학적 센서에 의하여, 예를 들어 압력 센서를 제작할 수 있다. 또한, 상기 액츄에이터에 의하여 간섭 방식의 디스플레이 등을 제작할 수 있다.
또한, 상술한 설명에서는, 충전 재료층의 측면이 테이퍼 형상이 아닌 경우에 대하여 설명하였지만, 본 발명은 이것에 한정되지 않고, 충전 재료층의 측면은 테이퍼 형상이어도 좋다(도 11(A) 참조). 도 11(A)에 도시하는 미소 구조체에서는, 기판(100) 위에 하부 전극층(131)이 형성되고, 하부 전극층(131)을 덮어 충전 재료층(132)이 형성된다. 충전 재료층(132) 위에는, 상부 전극층(133)이 형성되고, 상부 전극층(133) 위에는 구조층(134)이 형성된다. 충전 재료층(132)의 측면은 테이퍼 형상으로 가공된다. 충전 재료층(132)의 측면을 테이퍼 형상으로 함으로써, 이 위에 형성되는 구조층 등을 피복성 좋게 형성할 수 있다. 그래서, 미소 구조체의 하부 전극층(131) 및 상부 전극층(133)에 전기적으로 접속되는 배선의 단절을 방지할 수 있고, 제작 공정에 있어서의 수율이 향상된다.
또한, 본 발명의 충전 재료층은 액적토출법에 의하여 형성할 수도 있다(도 11(B) 참조). 도 11(B)에 도시하는 미소 구조체에서는, 기판(100) 위에 하부 전극층(136)이 형성되고, 하부 전극층(136)을 덮어 충전 재료층(137)이 형성된다. 충전 재료층(137) 위에는, 상부 전극층(138)이 형성되고, 상부 전극층(138) 위에는 구조층(139)이 형성된다. 액적토출법에 의하여 형성된 충전 재료층(137)은 곡면(曲面) 형상으로 형성된다. 즉, 충전 재료층의 표면이 곡면이 되도록 형성하여도 좋다.
상술한 바와 같이, 본 발명은 이것에 한정되지 않고, 다양한 구조의 미소 구조체에 적용할 수 있다. 종래의 미소 구조체로는, 중공부인 공간에 충전 재료층을 형성함으로써, 기계적 강도 및 신뢰성이 높고, 가동부를 가지는 미소 구조체를 수율 좋게 제작할 수 있다.
또한, 본 실시형태는 제일 간략한 일례를 나타낸 뿐이며, 미소 구조체의 기능에 따라 다양한 형태로 하는 것이 가능하다.
(실시형태 2)
본 실시형태에서는, 본 발명의 반도체 장치의 구성예 및 그 제작 방법에 대하여 도면을 참조하여 설명한다.
본 발명의 반도체 장치는, 마이크로 머신의 분야에 속하는 것이며, 일반적으로 마이크로미터 내지 밀리미터 단위의 크기를 가진다. 또한, 어느 기계 장치의 부품으로서 내장되기 위하여 제작되는 경우에는, 조립할 때 취급하기 쉽도록, 반도체 장치가 미터 단위의 크기를 가지는 경우도 있다.
도 5에 본 발명의 반도체 장치의 일례에 대하여 블록도를 도시한다. 본 발명의 반도체 장치(231)는, 전기 회로부(232) 및 구조체부(233)를 가진다. 전기 회로부(232)는 반도체 소자를 사용하여 형성되고, 구조체부(233)를 제어하는 제어회로(234), 및 외부의 제어 장치(230)와 통신을 행하는 인터페이스(235)를 가진다. 또한, 구조체부(233)는 미소 구조체에 의하여 형성된 센서(236), 액츄에이터(237) 및 스위치 등을 가진다. 구조체부(233)는 센서, 액츄에이터 및 스위치 중의 어느 하나를 가져도 좋다.
또한, 전기 회로부(232)는 구조체부(233)가 얻어진 정보를 처리하기 위한 중앙 연산처리 장치, 및 처리한 정보를 기억하는 메모리 등을 가져도 좋다.
외부의 제어 장치(230)는, 반도체 장치(231)를 제어하는 신호를 송신하고, 반도체 장치(231)가 얻어진 정보를 수신하고, 또는 반도체 장치(231)에 구동 전력을 공급하는 등의 동작을 행한다.
또한, 본 발명은 상기의 구성예만에 한정되지 않는다. 즉, 본 발명의 반도체 장치는, 미소 구조체를 제어하는 전기 회로, 및 상기 전기 회로에 의하여 제어되는 미소 구조체를 가지면 좋고, 그 이외의 구성은 도 5에 한정되지 않는다.
다음, 상기에서 설명한 본 발명의 반도체 장치를 제작하기 위하여, 동일 기판 위에 미소 구조체와, 반도체 소자를 제작하는 방법에 대하여 도 6(A1) 내지 도 8(B)를 참조하여 설명한다. 각 도면은 상면도와, 상면도의 O-P에 있어서의 단면도를 도시한다.
본 발명의 미소 구조체 및 반도체 소자는, 하나의 절연 표면을 가지는 기판 (이하, 절연 기판이라고 한다) 위에 형성할 수 있다. 여기서, 절연 기판으로서는, 유리 기판, 석영 기판 또는 플라스틱 기판 등을 들 수 있다. 또한, 금속 등의 도전성 기판, 또는 실리콘 등의 반도체 기판 위에 절연성을 가지는 층을 형성한 기판이라도 좋다. 하나의 플라스틱 기판에 미소 구조체와 반도체 소자를 형성함으로써, 유연성이 높고, 박형의 반도체 장치를 제작할 수 있다. 또한, 유리 기판을 연마 등에 의하여 얇게 함으로써, 박형의 반도체 장치를 제작할 수도 있다.
본 발명의 반도체 장치로서는, 미소 구조체가 충전 재료층을 가진다. 충전 재료층은 실시형태 1에서 설명한 바와 같이, 블록 공중합체에 의하여 형성되는 것이 바람직하다. 그렇지만, 블록 공중합체는 박막 트랜지스터의 제작 공정에 견딜 수 있는 정도의 내열성을 가지지 않는 경우가 많으므로, 본 실시형태에서는 기판 위에 우선 박막 트랜지스터를 형성하고, 그 후, 미소 구조체를 형성하는 제작 방법에 대하여 설명한다.
우선, 절연 기판(201) 위에 하지막(202)을 형성한다. 하지막(202)은, 산화 실리콘계 재료막 또는 질화 실리콘계 재료막 등에 의하여, 절연막을 단층 또는 적층으로 형성한다. 여기서는, 하지막(202)으로서 2층 구조의 절연막을 형성하는 경우를 설명한다. 또한, 특별히 필요 없는 경우에는, 하지막(202)을 형성하지 않아도 좋다.
또한, 산화 실리콘계 재료란, 산소와 실리콘을 주성분으로 하는 산화 실리콘, 또는 산화 실리콘이 질소를 함유하고, 또 산소의 함유량이 질소의 함유량보다 많은 산화질화 실리콘을 가리킨다. 질화 실리콘계 재료란, 질소와 실리콘을 주성 분으로 하는 질화 실리콘, 또는 질화 실리콘이 질소를 함유하고, 질소의 함유량이 산소의 함유량보다 많은 질화산화 실리콘을 가리킨다.
본 실시형태에서는, 하지막(202)은 2층의 적층구조로 한다. 하지막(202)의 1층째로서는, 예를 들어 플라즈마 CVD법에 의하여, SiH4, NH3, N2O 및 H2를 반응 가스로서 사용하여 형성되는 질화 실리콘계 재료막을 10nm 이상 200nm 이하의 두께로, 바람직하게는, 50nm 이상 100nm 이하의 두께로 형성한다. 여기서는, 막 두께 50nm의 질화산화 실리콘 막을 형성한다. 다음, 1층째 위에 하지막(202)의 2층째로서 플라즈마 CVD법에 의하여, SiH4와 N2O를 반응 가스로서 사용하여 형성되는 산화 실리콘계 재료막을 50nm 이상 200nm 이하의 두께로, 바람직하게는, 100nm 이상 150nm 이하의 두께로 형성한다. 여기서는, 막 두께 100nm의 산화질화 실리콘 막을 형성한다.
다음, 하지막(202) 위에 반도체 막을 형성하고, 임의의 형상으로 에칭 등 행함으로써, 반도체 층(204)을 얻는다(도 6(A1) 및 도 6(A2) 참조). 반도체 층(204)은, 주성분으로서 실리콘을 가지는 재료로 형성할 수 있다. 실리콘을 가지는 재료로서는, 실리콘으로 이루어지는 재료, 또는 게르마늄을 0.01at.% 내지 4.5at.% 정도 가지는 실리콘게르마늄 재료 등을 들 수 있다.
반도체 층(204)에는, 결정 상태를 가지는 것, 또는 비정질 상태를 가지는 것을 사용할 수 있다. 여기서는, 비정질 반도체 막을 형성하고, 상기 비정질 반도체 막에 대하여 가열 처리를 행함으로써 결정화되는 결정성 반도체 막을 형성한다. 가열 처리에는, 가열로에 의한 가열, 레이저 조사, 또는 레이저 광 대신에 램프로부터 발하는 빛의 조사(이하, 램프 아닐링이라고 한다) 또는 그들을 조합하여 사용할 수 있다.
레이저 조사를 사용하는 경우에는, 연속 발진형의 레이저 광(CW 레이저 광)이나 펄스 발진형의 레이저 광(펄스 레이저 광)을 이용할 수 있다. 레이저 광으로서는, Ar레이저, Kr레이저, 엑시머레이저, YAG레이저, Y2O3레이저, YVO4레이저, YLF레이저, YAlO3레이저, 유리레이저, 루비레이저, 알렉산드라이트레이저, Ti:사파이어 레이저, 구리증기 레이저 또는 금증기 레이저 중 일종 또는 복수 종으로부터 발진되는 것을 사용할 수 있다. 이러한 레이저 광의 기본파, 또는 제 2 고조파로부터 제 4 고조파의 레이저 광을 조사함으로써 대입경의 결정을 얻을 수 있다. 예를 들어 Nd:YVO4레이저(기본파: 1064nm)의 제 2 고조파(532nm)나 제 3 고조파(355nm)를 사용할 수 있다. 이때 레이저 광의 에너지 밀도는 0.01MW/cm2 이상 100MW/cm2 이하 정도, 바람직하게는 0.1MW/cm2 이상 10MW/cm2이하로 한다. 그리고, 주사 속도를 10cm/sec 이상 2000cm/sec 이하 정도로 한다
또한, 연속 발진의 기본파의 레이저 광과 연속 발진의 고조파의 레이저 광을 조사하여도 좋고, 연속 발진의 기본파의 레이저 광과 펄스발진의 고조파의 레이저 광을 조사하여도 좋다.
또한, 펄스 발진형의 레이저 광이고, 반도체 층이 레이저 광에 의하여 용융 한 후, 고화할 때까지의 사이에, 다음 펄스의 레이저 광을 조사할 수 있는 주파수로 발진시킨 레이저 광을 사용할 수도 있다. 이러한 주파수로 레이저 광을 발진시킴으로써, 주사 방향으로 향하여 연속적으로 성장한 결정립을 얻을 수 있다. 구체적인 레이저 광의 발진 주파수는, 10MHz 이상으로 한다. 이것은, 보통 사용되는 수십Hz 내지 수백Hz의 주파수와 비교하면, 두드러지게 높은 것이다.
또한, 레이저 조사 이외의 수단에 의하여 가열 처리를 행하여도 좋다. 예를 들어, 가열로를 사용한 가열 처리를 행할 수 있다. 가열로를 사용하는 경우에는, 비정질 반도체 막에 대하여 400℃ 이상 550℃ 이하로 2시간 이상 20시간 이하의 가열을 행하면 좋다. 이 때, 서서히 고온으로 되도록 온도를 400℃ 이상 550℃ 이하의 범위로 다단계로 설정하면 좋다. 다단계로 설정하는 경우, 1단계째의 온도를 400℃ 정도로 함으로써 비정질 반도체 막에 포함되는 수소 등이 방출되므로, 결정화 때의 막의 거칠기를 저감하고, 또는 막의 소실을 방지할 수 있다. 또한, 결정화를 촉진시키는 금속, 예를 들어 니켈을 사용함으로써, 비교적 저온의 가열로 결정화가 가능하므로 바람직하다. 결정화를 촉진시키는 금속으로서는, 니켈뿐만 아니라, Fe, Ru, Rh, Pd, Os, Ir, Pt, Cu, Au 등의 금속을 사용할 수도 있다.
또한, 가열로에 의한 가열 처리와, 레이저에 의한 가열 처리를 병용하여 비정질 반도체 막의 결정화를 행하여도 좋다.
또한, 결정화를 촉진시키는 금속은, 반도체 장치의 오염원이 되므로, 결정화한 후에, 제거 또는 저감시키는 것이 바람직하다. 이 경우, 가열로에 의한 가열 처리, 또는 레이저 조사에 의한 가열 처리로 결정화한 후, 반도체 층 위에 게터링 씽크가 되는 층을 형성하여 가열함으로써, 금속을 게터링 씽크에 이동시켜 금속을 제거 또는 저감시킬 수 있다. 게터링 씽크로서는, 다결정 반도체 막이나 불순물 원소가 첨가된 반도체 막을 사용할 수 있다. 예를 들어, 반도체 막 위에 아르곤 등의 불활성 원소가 첨가된 다결정 반도체 막을 형성하고, 이것을 게터링 씽크로서 사용할 수 있다. 불활성 원소를 첨가함으로써, 다결정 반도체 막에 변형을 발생시켜, 변형에 의하여 효율적으로 금속을 포획할 수 있다. 또한, 인 등의 원소를 첨가한 반도체 막을 형성함으로써, 금속을 포획할 수도 있다.
또한, 반도체 층(204)은, 비정질 반도체 막 또는 이것을 결정화한 것에 한정되지 않는다. 예를 들어, 수소 이온의 도핑 등에 의하여 손상층이 형성된 반도체 기판을 절연 기판(201) 위, 또는 절연 기판(201) 위에 절연막이 형성된 것에 접합하고, 손상층으로부터 박리함으로써 형성되는 단결정 반도체 층을 사용하여도 좋다. 또한, 여기서 반도체 기판의 접합면에도 절연막이 형성되어도 좋다. 이러한 공정에서 형성된 반도체 층은, 전기적 특성이 매우 양호하므로(예를 들어, 이동도가 높다), 본 발명의 미소 구조체를 사용한 고기능의 반도체 장치를 제공할 수 있다. 예를 들어, 소비 전력이 저감된다. 또한, 도 5에 있어서의 전기 회로부(232)가 점유하는 면적을 작게 할 수 있다.
다음, 반도체 층(204) 위에 게이트 절연막(206)을 형성한다(도 6(A1) 및 도 6(A2) 참조). 게이트 절연막(206)은 하지막(202)과 마찬가지로 산화 실리콘계 재료 또는 질화 실리콘계 재료 등을 사용하여, 플라즈마 CVD법 또는 스퍼터링법 등에 의하여 형성할 수 있다. 본 실시형태에서는, 게이트 절연막(206)으로서 플라즈마 CVD법에 의하여 110nm의 막 두께의 산화질화실리콘막을 형성한다. 물론, 게이트 절연막(206)은, 산화질화실리콘막에 한정되는 것이 아니라, 다른 실리콘을 포함하는 절연층을 단층 또는 적층으로 형성하여도 좋다.
또한, 게이트 절연막(206)은 고밀도 플라스마처리에 의하여 형성할 수도 있다. 여기서, 고밀도 플라스마처리란, 플라스마 밀도가 1×1011cm-3 이상, 바람직하게는 1×1011cm-3 내지 9×1015cm-3 이하이며, 마이크로파(예를 들어, 주파수 2.45GHz) 등의 고주파를 사용한 플라스마처리를 가리킨다. 이러한 조건으로 플라즈마를 발생시키면, 저전자 온도가 0.2eV 이상 2.0eV 이하가 된다. 이와 같이, 저전자 온도의 고밀도 플라즈마는, 활성종의 운동 에너지가 낮으므로, 플라즈마 데미지가 적고, 결함이 적은 막을 형성할 수 있다. 이와 같이, 고밀도 플라스마처리에 의하여 형성된 절연막은, 상기 절연막과, 절연막에 접하는 층과의 사이의 계면 상태가 양호하게 된다. 그래서, 고밀도 플라스마처리를 사용하여 게이트 절연막(206)을 형성하면, 반도체 층(204)과의 계면 상태를 양호하게 할 수 있다. 그 결과, 반도체 소자의 전기적 특성을 향상시킬 수 있다.
또한, 게이트 절연막(206)뿐만 아니라, 하지막(202)이나 다른 절연막의 형성에도 고밀도 플라스마처리를 사용할 수 있다.
다음, 게이트 절연막(206) 위에 반도체 소자를 구성하는 게이트 절연층(207)이 되는 도전막을 형성하고, 에칭 등에 의하여 원하는 형상의 도전층을 얻는다(도 6(B1) 및 도 6(B2) 참조). 게이트 절연층(207)은, 텅스텐 등의 도전성을 가지는 금속 또는 화합물 등을 사용하고, 스퍼터링법 또는 CVD법 등에 의하여 형성할 수 있다. 또한, 2종 이상의 도전성의 재료를 적층함으로써 게이트 전극층(207)을 형성하여도 좋다. 또한, 측면을 테이퍼 형상으로 에칭하여도 좋다. 또한, 여기서는 텅스텐 막을 단층으로 형성하고, 이것을 게이트 절연층으로 한다.
원하는 형상을 얻기 위한 패턴의 형성은, 포토리소그래피 방법을 사용하여 레지스트 마스크를 형성하고, 이방성의 드라이 에칭에 의하여 행한다. 에칭 방법으로서는, 예를 들어, ICP(Inductively Coupled Plasma:유도 결합형 플라즈마) 에칭법을 사용할 수 있다. 에칭 조건(코일형의 전극에 인가되는 전력량, 절연 기판(201) 측의 전극에 인가되는 전력량, 절연 기판(201) 측의 전극의 온도 등)은, 피에칭 막의 두께 등을 고려하여 결정한다. 또한, 에칭용 가스로서는, Cl2, BCl3, SiCl4 또는 CCl4 등의 염소계 가스, CF4, SF6 또는 NF3 등의 불소계 가스 또는 O2 가스를 사용할 수 있다.
다음, 반도체 층(204)에 불순물 원소를 첨가하여 P형 불순물 영역(211) 및 N형 불순물 영역(212)을 형성한다(도 6(C1) 및 도 6(C2) 참조). 이들의 불순물 영역은, 포토리소그래피 방법을 사용하여 레지스트 마스크를 형성하고, 불순물 원소를 첨가함으로써 선택적으로 형성할 수 있다. 불순물 원소를 첨가하는 방법으로서는, 이온 도프법 또는 이온 주입법을 적용할 수 있다. N형을 부여하는 불순물 원소로서, 전형적으로는 인(P) 또는 비소(As)를 사용하고, P형을 부여하는 불순물 원소로서는, 붕소(B)를 사용할 수 있다.
다음, 플라즈마 CVD법 등이 의하여 질화실리콘계 재료나 산화실리콘계 재료로 이루어지는 절연막을 형성하고, 상기 절연막을 수직방향으로 이방성 에칭함으로써 게이트 전극층(207)의 측면에 접하는 절연층(이하, 사이드 월(209)이라고 기재한다)을 형성한다(도 6(C1) 및 도 6(C2) 참조).
다음, N형 불순물영역(212)을 가지는 반도체 층(204)에 더 불순물 원소를 첨가하여, 사이드 월(209)의 아래 쪽에 형성된 N형 불순물 영역(212)보다도 높은 불순물 농도를 가지는 고농도 N형 불순물 영역(210)을 형성한다.
또한, 게이트 전극층(207)을 상이한 도전성 재료에 의하여 적층하고, 측면을 테이퍼 형상으로 하는 경우, 반드시 사이드 월(209)을 형성하지 않아도 좋다. 게이트 전극층(207)의 측면을 테이퍼 형상으로 하면, 1번의 불순물 원소의 첨가로 N형 불순물 영역(212) 및 고농도 N형 불순물 영역(210)을 형성할 수 있다.
또한, 상술한 바와 같이, 고농도 N형 불순물 영역(210)과 N형 불순물 영역(212)을 형성함으로써, 박막 트랜지스터를 LDD(Lightly Doped Drain)구조로 할 수 있다. 박막 트랜지스터를 LDD구조로 함으로써, 단 채널 효과를 방지할 수 있다. 박막 트랜지스터의 크기가 작을수록 단 채널 효과가 생기기 쉽기 때문에, 박막 트랜지스터의 크기가 작을수록 LDD구조로 하는 것이 바람직하다. 또한, N형 반도체 소자만을 LDD구조로 하면 좋다.
다음, 불순물 영역을 형성한 후, 불순물 원소를 활성화하기 위하여 가열, 또는 적외광 또는 레이저 광의 조사를 행한다. 또한 활성화와 동시에 절연막(206)에 대한 플라즈마 데미지, 또는 게이트 절연막(206)과 반도체 층(204)의 계면에 대한 플라즈마 데미지를 회복할 수 있다. 특히, 실온 내지 300℃의 분위기 중에 있어서, 기판(201)의 표면 또는 이면으로부터 엑시머 레이저를 사용하여 불순물 원소를 활성화시키면, 효과적인 활성화를 행할 수 있다. 또한, YAG레이저의 제 2 고조파를 조사하여 활성화시켜도 좋다. YAG레이저는 메인터넌스가 적으므로 레이저 조사 수단으로서 바람직하다.
또한, 산화질화실리콘막, 산화실리콘 등의 절연 재료로 이루어지는 패시베이션 막을, 게이트 전극층(207)이 되는 도전층 및 반도체 층(204)을 덮도록 형성하여도 좋다. 또한, 패시베이션 막을 형성한 후에 가열하고, 또는 적외광의 조사, 또는 레이저 광의 조사를 행하여, 수소화를 행하는 것도 가능하다. 예를 들어, 플라즈마CVD법을 이용하여 산화질화실리콘막을 형성하고, 그 후에 클린 오븐을 사용하여, 300℃ 내지 550℃에서 1시간 내지 12시간 가열함으로써, 반도체 층(204)의 수소화를 행할 수 있다. 예를 들어, 클린 오븐을 사용하여 질소 분위기 중에서 410℃, 1시간의 가열을 행한다. 이 공정으로, 패시베이션 막에 수소를 포함시켜, 불순물 원소의 첨가에 의하여 생긴 반도체 층의 댕글링 본드를 종단할 수도 있다. 또한, 동시에, 상기 불순물 영역의 활성화 처리를 행할 수도 있다.
상술한 공정에 의하여, 박막 트랜지스터인 N형 반도체 소자(213)와, P형 반도체 소자(214)가 형성된다(도 6(C1) 및 도 6(C2) 참조)
계속하여, 반도체 소자의 전체를 덮도록 층간 절연층(215)을 형성한다(도 7(A1) 및 도 7(A2) 참조). 층간 절연층(215)은, 절연성을 가지는 무기 재료나, 절연성을 가지는 유기재료 등에 의하여 형성할 수 있다. 무기재료로서는, 산화실리 콘 또는 질화실리콘 등을 사용할 수 있다. 유기 재료로서는, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 벤조시클로부텐, 실록산 수지 또는 폴리실라잔을 사용할 수 있다. 또한, 실록산 수지란, Si-O-Si결합을 포함하는 수지에 상당한다. 실록산은, 실리콘과 산소의 결합이며, 골격 구조가 구성된다. 치환기로서, 유기기(예를 들면 알킬기, 방향족 탄화수소)나 플루오로기를 사용하여도 좋다. 유기기는 플루오로기를 가져도 좋다. 폴리실라잔은, 실리콘과 질소의 결합을 가지는 폴리머 재료를 출발 원료로 하여 형성된다.
또한, 층간 절연층(215)으로서, 무기 재료를 시용하여 CVD법 등에 의하여 형성하는 경우에는, 형성한 후에 CMP(Chemical Mechanical Polishing)법 등에 의하여 평탄화하는 것이 바람직하다.
다음, 층간 절연층(215) 및 게이트 절연막(206)을 순차로 에칭하여, 콘택트 홀을 형성한다. 에칭 처리는, 드라이 에칭법 또는 웨트 에칭법에 의하여 행할 수 있다. 본 실시 형태에서는, 드라이 에칭법에 의하여 콘택트 홀을 형성한다.
다음, 층간 절연층(215) 위, 및 콘택트 홀(216)에 도전층(217)을 형성하고, 원하는 형상으로 에칭 등을 함으로써, 소스 전극 및 드레인 전극, 또는 전기 회로를 구성하는 배선을 형성한다(도 7(A1) 및 도 7(A2) 참조). 도전층(217)으로서는, 알루미늄, 티타늄, 몰리브덴, 텅스텐 또는 실리콘의 원소로 이루어지는 막 또는 이들의 원소를 사용한 합금막을 사용할 수 있다.
또한, 도전층(217)이 레이아웃에 제약에 의하여 직사각형이 되고, 각부를 가지는 패턴에 경우에는, 둥그스름한 형상이 되도록 에칭 등을 행하는 것이 바람직하 다. 둥그스름한 형상으로 에칭함으로써, 제작 공정 중의 먼지의 발생을 억제하고, 수율을 향상시킬 수 있다. 이것은, 게이트 전극층 및 반도체 층 등에 대하여도 마찬가지다.
상술한 바와 같은 공정에 의하여, 박막 트랜지스터와, 박막 트랜지스터를 덮는 층간 절연층(215)과 박막 트랜지스터에 접속되는 배선이 되는 도전층(217)을 형성할 수 있다.
다음, 층간 절연층(215) 위에 미소 구조체를 제작한다. 미소 구조체의 제작 방법은, 실시형태 1에서 설명한 공정을 적용하면 좋다.
또한, 여기서는 도전층(217)이 박막 트랜지스터의 소스 전극 및 드레인 전극, 및 미소 구조체의 하부 전극이 되는 경우에 대하여 설명한다. 따라서, 상술한 공정에서 미소 구조체의 하부 전극은, 이미 형성된 상태이다. 그렇지만, 본 발명은 이것에 한정되지 않고, 도전층(217)과 미소 구조체의 하부 전극을 개별로 형성하여도 좋다.
다음, 도전층(217)에 의하여 형성된 하부 전극을 덮어 충전 재료층(218)을 형성한다. 충전 재료층(218)의 형성은, 실시 형태 1에 있어서의 충전 재료층(102)과 마찬가지의 재료 및 마찬가지의 방법으로 행하면 좋다.
다음, 원하는 패턴으로 형성된 충전 재료층(218) 위에 상부 전극을 형성하는 도전층(219)을 형성하고, 원하는 패턴으로 형성된 도전층(219) 위에 구조층(220)을 형성한다. 도전층(219) 및 구조층(220)의 형성은, 실시형태 1에 있어서의 상부 전극층(103) 및 구조층(104)과 마찬가지의 재료 및 마찬가지의 방법으로 행하면 좋 다.
상기에서 설명한 바와 같이, 본 발명의 미소 구조체와 트랜지스터를 동일 기판 위에 제작할 수 있다(도 8(A1) 및 도 8(A2) 참조).
또한, 도전층(217)이 미소 구조체의 하부 전극이 아니라, 상부 전극을 형성하여도 좋다(도 8(B) 참조).
또한, 상기 설명에서는 트랜지스터로서 박막 트랜지스터를 사용한 경우를 설명하지만, 본 발명은 이것에 한정되지 않고, 트랜지스터는 FET(Field Effect Transistor)라도 좋다. 또한, 기판으로서 SOI(Silicon On Insulator) 기판을 사용하여도 좋다(도 10(A) 및 도 10(B) 참조). 도 10(A) 및 도 10(B)는, 도전층(238)이 FET의 소스 전극 및 드레인 전극, 또 미소 구조체의 하부 전극이 되는 예이며, 도 10(B)는 도전층(239)이 FET의 소스 전극 및 드레인 전극, 또 미소 구조체의 상부 전극이 되는 예이다.
또한, 본 실시형태에서는 트랜지스터의 형성 후에, 상기 트랜지스터를 덮어 형성한 층간 절연층 위에 미소 구조체를 제작하는 경우에 대하여 설명하지만, 본 발명은 이것에 한정되지 않는다. 미소 구조체가 가지는 충전 재료층이 트랜지스터의 제작 공정 중에 있어서의 온도에 의하여, 또는 사용하는 약액 등에 의하여, 파손 또는 변질 등을 하지 않는다면, 트랜지스터의 각 층을 형성하면서, 미소 구조체의 각 층을 형성할 수도 있다. 예를 들어, 트랜지스터의 게이트 전극과 미소 구조체의 하부 전극을 동일의 층을 패터닝함으로써 형성하고, 트랜지스터의 소스 전극 및 드레인 전극과 미소 구조체의 상부 전극을 동일의 층을 패터닝함으로써 형성할 수 있다. 예를 들어, 유기트랜지스터를 사용함으로써 이것을 실현할 수 있다. 유기 트랜지스터란, 펜타센 등의 유기 반도체를 적용한 트랜지스터이다. 이하에 유기 박막 트랜지스터(이하, 유기 TFT라고 한다)의 제작 방법의 일례에 대하여 간단하게 설명한다.
도 9(A1) 내지 도 9(B2)는, 트랜지스터로서 보텀 콘택트 형의 유기 TFT를 사용한 경유의 상면도 및 단면도를 도시한다. 보텀 콘택트 형 유기 TFT에서는, 소스 전극 및 드레인 전극을 형성한 후에 유기 반도체 막을 형성한다.
우선, 절연 기판(301) 위에 하지막(302)을 형성하고, 하지막(302) 위에 게이트 전극층(307)을 형성한다. 하지막(302)은 하지막(202)과 마찬가지로, 게이트 전극층(307)은 게이트 전극층(207)과 마찬가지로 형성할 수 있다.
또한, 절연 기판(301)은 절연 기판(201)과 마찬가지의 것을 사용할 수 있다. 그렇지만, 절연 기판(301)으로서 바람직하게는 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리에테르 설폰(PES)으로 대표되는 플라스틱이나 아크릴 등의 합성 수지로 이루어지는 기판을 사용하면 좋다. 이러한 합성 수지로부터 이루어지는 기판은, 가요성을 가지고, 또 경량이다.
또한, 게이트 전극층(307)은 스퍼터링법 이외에, 스크린 인쇄법, 롤 코터법, 액적토출법, 스핀코팅법 또는 증착법 등에 의하여 형성하여도 좋고, 전극 재료는 금속 및 금속 화합물 이외에 도전성 고분자 등을 사용하여도 좋다.
액적토출법은, 선택적으로 패턴을 형성할 수 있는 방법이며, 도전막이나 절연막 등의 재료가 혼입된 조성물의 액적을 선택적으로 토출(분출도 포함하다)하여 도전막을 형성하는 방법이다. 액적토출법으로서 대표적으로는 잉크젯법이 있다.
액적토출법에 의하여, 도전막을 형성하는 경우에는, 용매 중에 도전체를 혼입시켜 사용한다. 용매에 혼입시키는 도전체로서 금, 은, 구리, 백금, 팔라듐, 텅스텐, 니켈, 탄탈, 비스무트, 납, 아연, 티타늄, 또는 알루미늄, 이들로 이루어지는 합금, 이들의 분산성 나노 입자 또는 할로겐화은의 미립자를 사용할 수 있다.
스크린 인쇄법 등에 의하여, 도전막을 형성하는 경우에는, 도전성 페이스트를 사용한다. 도전성 페이스트로서는, 도전성 카본 페이스트, 도전성 은 페이스트, 도전성 구리 페이스트, 또는 도전성 니켈 페이스트 등을 사용할 수 있다. 도전성 페이스트로 소정의 패턴을 형성한 후에 건조시켜, 약 100℃ 내지 200℃로 가열 처리를 행하여 평탄화(레벨링이라고도 한다)하고, 경화시키면 좋다.
또한, 게이트 전극층(307)에 의하여, 박막 트랜지스터의 게이트 전극뿐만 아니라, 미소 구조체의 하부 구조체의 하부 전극도 형성할 수 있다.
게이트 전극층(307)을 형성한 후에 게이트 절연막(306)을 형성한다. 게이트 절연막(306)은, 게이트 절연막(206)과 마찬가지의 재료, 및 마찬가지의 방법에 의하여 형성하면 좋다. 여기서는 CVD법을 사용하지만, 스퍼터링법, 스핀코팅법 또는 증착법 등으로 형성하여도 좋다. 또한, 층간 절연층(215)과 마찬가지로 실록산 수지 또는 폴리실라잔 등을 사용하여도 좋다. 또한, 게이트 절연막으로서 게이트 전극을 양극 산화하여 형성되는 절연막을 사용하여도 좋다.
다음, 미소 구조체의 충전 재료층(318), 상부 전극층(319) 및 구조층(320)을 형성한다. 충전 재료층(318)은 실시형태 1에 있어서의 충전 재료층(102)과 마찬가 지의 재료, 및 마찬가지의 방법에 의하여 형성하면 좋다. 상부 전극층(319)은, 게이트 전극층(307)과 마찬가지의 재료, 및 마찬가지의 방법에 의하여 형성하면 좋다. 구조층(320)은 실시형태 1에 있어서의 구조층(104)과 마찬가지의 재료, 및 마찬가지의 방법에 의하여 형성하면 좋다.
또한, 게이트 절연막(306) 위에 박막 트랜지스터의 소스 전극 및 드레인 전극(316)을 형성한다. 소스 전극 및 드레인 전극(316)은, 게이트 전극층(307)과 마찬가지의 재료, 및 마찬가지의 방법에 의하여 형성할 수 있다. 또한, 소스 전극 및 드레인 전극(316)은 그 후에 형성되는 유기 반도체 막과 오믹 접합을 할 필요가 있다. 그래서, 유기 반도체 막의 재료가 P형의 도전형을 가지는 경우에는, 유기 반도체 막의 재료의 이온화 포텐셜보다 일 함수가 큰 재료를 사용하는 것이 바람직하고, N형의 도전형을 가지는 경우에는, 유기 반도체 막의 재료의 이온화 포텐셜보다 일 함수가 작은 재료를 사용하는 것이 바람직하다. 여기서는, 유기 반도체 막의 재료로서 P형의 펜타센을 사용하므로 일 함수가 비교적으로 높은 텅스텐을 소스 전극 및 드레인 전극층(316)의 재료로서 채용한다. 그렇지만, 이것에 한정되지 않는다.
다음, 게이트 절연막(306)과 소스 전극 및 드레인 전극(316) 위에 유기 반도체 막(304)을 형성한다. 상술한 바와 같이, 본 실시형태의 유기 반도체 막의 재료로서는 펜타센을 사용한다. 그렇지만, 유기 반도체 막의 재료는 이것에 한정되지 않고, 유기 분자성 결정 또는 유기 고분자 화합물을 사용하면 좋다. 구체적인 유기 분자성 결정은, 다환 방향족 화합물, 공액 이중 결합 화합물, 카로틴 또는 마크 로 환(環)화합물 또는 이들의 착체, 프탈로시아닌 또는 전하 이동형 착체(CT착체) 등을 들 수 있다. 예를 들어, 안트라센, 테트라센, 펜타센, 6T(Hexathiophene), TCNQ(테트라시아노퀴노디메탄), TTF(테트라티아풀발렌): TCNQ(테트라시아노퀴노디메탄)착체, DDPH(디페닐피크릴히드라질), 색소, 단백, PTCDA 등의 페릴렌테트라카르복실릭 유도체, NTCDA 등의 나프탈렌테트라카르복실릭 유도체 등을 사용할 수 있다. 또한, 구체적인 유기 고분자 화합물로서는 π공액계 고분자, 프탈로시아닌 금속 착체 또는 요오드착체 등을 들 수 있다. 특히, 골격이 공액 이중 결합 화합물로 구성되는 π공액계 고분자인 폴리아세틸렌, 폴리아닐린, 폴리피롤, 폴리티에닐렌, 폴리티오펜 유도체, 폴리(3알킬티오펜), 폴리파라페닐렌 유도체 또는 폴리파라페닐렌비닐렌 유도체를 사용하는 것이 바람직하다.
또한, 유기 반도체 막(304)의 형성에는, 막 두께의 균일한 막이 형성할 수 있는 방법을 사용하면 좋다. 구체적인 방법으로서는, 증착법, 스핀코팅법, 바 코트법, 용액 캐스팅법, 또는 디핑법 등을 사용하면 좋다. 여기서는, 유기 반도체 재료인 펜타센을 증착법의 1종인 진공증착법에 의하여 게이트 절연막(306)과 소스 전극 및 드레인 전극(316) 위에 유기 반도체 막(304)으로서 형성한다. 유기 반도체 막(304)은, 마스크를 통하여 형성하는 등, 선택적으로 형성하는 것이 바람직하다.
또한, 유기 반도체 막을 형성하는 전 처리로서, 유기 반도체 막의 피형성면에 대하여 자외광의 조사 처리 또는 플라즈마 처리를 행하여도 좋다. 플라즈마 처리 등을 행함으로써, 피형성면 위의 유기물의 제거와, 일 함수의 향상(전하의 주입 을 쉽게 할 수 있다)을 실현할 수 있다. 또한, 유기 반도체 막의 피형성면에 대하여 밀착성 또는 계면 상태를 양호하게 하는 막, 예를 들어 자기 조식화 단분자막(SAM) 또는 배향막을 형성하여도 좋다.
또한, 유기 반도체 막의 형성 후에 절연 기판(301)을 가열 처리한다. 가열 처리의 온도는, 유기 반도체 막(304)이 증발, 또는 분해하는 온도보다 낮은 온도를 상한으로 한다. 이 범위 내로 높은 온도에 의하여 가열 처리함으로써, 유기 TFT의 특성이 양호하게 된다. 또한, 이 때의 온도는, 유기 반도체 막의 융점 이하가 바람직하다.
또한, 가열 처리는 대기 중에서 행하여도 좋지만, 산소 또는 물에 의한 유기 반도체 막의 열화를 고려하여, 질소나 아르곤 등의 불활성 가스 분위기 중에서 행하는 것이 바람직하다. 또한, 감압하(예를 들어, 1.3×10-3Pa 내지 6.7×104Pa)에서 가열 처리를 행하는 것이 보다 바람직하다.
또한, 본 발명은, 상기의 설명에 한정되지 않고, 유기 TFT를 형성한 후에 미소 구조체를 형성하여도 좋고, 미소 구조체를 형성한 후에 유기 TFT를 형성하여도 좋다.
상기에 설명한 바와 같이, 보텀 콘택트 형의 유기 TFT와 미소 구조체를 동일 기판 위에 제작할 수 있다(도 9(A1) 및 도 9(A2) 참조).
또한, 본원의 유기 TFT는, 보호막으로 덮는 것이 바람직하다. 여기서, 보호막으로서는 절연성 무기막을 사용한다. 절연성 무기막에 의하여 유기 TFT를 덮음 으로써, 미소 구조체의 형성에 의하여 생기는 유기 반도체 막에의 데미지를 저감시킬 수 있고, 유기 TFT의 전기적 특성으로의 영향을 저감시킬 수 있다. 보호막(322)은, 적어도 유기 반도체 막(304)을 덮는 것으로 한다.
또한, 본 발명에 적용하는 유기 TFT는, 상기 설명한 보텀 콘택트 형에 한정되지 않고, 톱 콘택트 형이어도 좋다. 그 제작 방법에 대하여 도 9(B1) 및 도 9(B2)는 참조하여, 이하에 간단하게 설명한다.
우선, 보텀 콘택트 형의 경우와 마찬가지의 재료 및 마찬가지의 방법에 의하여, 게이트 전극층(407)을 절연 기판(401)위에 형성하고, 게이트 전극층(407)을 덮어 게이트 절연막(406)을 형성한다. 또한, 절연 기판(401) 위에는, 하지막(402)이 형성된다.
또한, 게이트 전극층(407)에 의하여, 박막 트랜지스터의 게이트 전극뿐만 아니라, 미소 구조체의 하부 전극도 형성한다.
다음, 미소 구조체의 충전 재료층(418), 상부 전극층(419) 및 구조층(420)을 형성한다. 충전 재료층(418)은, 실시형태 1에 있어서의 충전 재료층(102)과 마찬가지의 재료 및 마찬가지의 방법에 의하여 형성하면 좋다. 상부 전극층(419)은, 게이트 전극층(407)과 마찬가지의 재료 및 마찬가지의 방법에 의하여 형성하면 좋다. 구조층(420)은 구조층(104)과 마찬가지의 재료 및 마찬가지의 방법에 의하여 형성하면 좋다.
다음, 게이트 절연막(406) 위에 유기 반도체 막(404)을 형성한다. 또한, 본 실시형태의 유기 반도체 재료로서도 펜타센을 사용한다. 그렇지만, 유기 반도체 재료는 이것에 한정되지 않고, 유기 분자성 결정 또는 유기 고분자 화합물을 사용하면 좋다. 구체적인 유기 분자성 결정은, 다환 방향족 화합물, 공액 이중 결합 화합물, 카로틴 또는 마크로 환 화합물 또는 이들의 착체, 프탈로시아닌 또는 전하 이동형 착체(CT착체) 등을 들 수 있다. 예를 들어, 안트라센, 테트라센, 펜타센, 6T(Hexathiophene), TCNQ(테트라시아노퀴노디메탄), TTF(테트라티아풀발렌): TCNQ(테트라시아노퀴노디메탄)착체, DDPH(디페닐피크릴히드라질), 색소, 단백, PTCDA 등의 페릴렌테트라카르복실릭 유도체, NTCDA 등의 나프탈렌테트라카르복실릭 유도체 등을 사용할 수 있다. 또한, 구체적인 유기 고분자 화합물로서는 π공액계 고분자, 프탈로시아닌 금속 착체 또는 요오드착체 등을 들 수 있다. 특히, 골격이 공액 이중 결합 화합물로 구성되는 π공액계 고분자인 폴리아세틸렌, 폴리아닐린, 폴리피롤, 폴리티에닐렌, 폴리티오펜 유도체, 폴리(3알킬티오펜), 폴리파라페닐렌 유도체 또는 폴리파라페닐렌비닐렌 유도체를 사용하는 것이 바람직하다.
또한, 유기 반도체 막(404)의 형성에는, 막 두께의 균일한 막이 형성할 수 있는 방법을 사용하면 좋다. 구체적으로는, 증착법, 스핀코팅법, 바 코트법, 용액 캐스팅법, 또는 디핑법 등을 사용하면 좋다. 여기서는, 유기 재료인 펜타센을 진공증착법에 의하여 게이트 절연막(406) 위에 형성한다. 유기 반도체 막(404)은, 마스크를 통하여 형성하는 등, 선택적으로 형성하는 것이 바람직하다.
또한, 유기 반도체 막을 형성하는 전 처리로서, 유기 반도체 막의 피형성면에 대하여 자외광의 조사 처리 또는 플라즈마 처리를 행하여도 좋다. 플라즈마 처리 등을 행함으로써, 피형성면 위의 유기물의 제거와, 일 함수의 향상(전하의 주입 을 쉽게 할 수 있다)을 실현할 수 있다. 또한, 유기 반도체 막의 피형성면에 대하여 밀착성을 향상시키는 막, 또는 계면 상태를 양호하게 하는 막, 예를 들어 자기 조식화 단분자(SAM)막, 또는 배향막을 형성하여도 좋다.
또한, 여기서는 충전 재료층(418)의 형성 후에 유기 반도체 막(404)을 형성하지만, 유기 반도체 막(404)의 형성 후에 충전 재료층(418)을 형성하여도 좋다. 게이트 전극층(407)의 형성 후에 소스 전극 및 드레인 전극층(416)의 형성 전에 충전 재료층(418)을 형성하면 좋다. 그렇지만, 유기 반도체 막의 전기적 특성을 양호하게 하기 위하여는, 충전 재료층(418)의 형성 후에 유기 반도체 막(404)을 형성하는 것이 바람직하다. 그 경우, 상기의 자외광의 조사 처리 또는 플라즈마 처리는, 충전 재료층(418)의 형성 후, 유기 반도체 막(404)의 형성 전에 행하는 것이 바람직하다.
그 후, 소스 전극 및 드레인 전극층(416)을 형성한다. 소스 전극 및 드레인 전극층(416)은, 보텀 콘택트 형의 경우와 마찬가지의 재료 및 마찬가지의 형성 방법에 의하면 좋다.
또한, 소스 전극 및 드레인 전극층(416)은, 유기 반도체 막(404)과 오믹 접합을 할 필요가 있다. 그래서, 유기 반도체 막의 재료가 P형의 도전형을 가지는 경우에는, 유기 반도체 막의 재료의 이온화 포텐셜보다 일 함수가 큰 재료를 사용하는 것이 바람직하고, N형의 도전형을 가지는 경우에는, 유기 반도체 막의 재료의 이온화 포텐셜보다 일 함수가 작은 재료를 사용하는 것이 바람직하다. 여기서는, 유기 반도체 막의 재료로서 P형의 펜타센을 사용하므로 일 함수가 비교적으로 높은 텅스텐을 소스 전극 및 드레인 전극층(416)의 재료로서 채용한다.
또한, 유기 반도체 막의 형성 후에 절연 기판(401)을 가열 처리한다. 가열 처리의 온도는, 유기 반도체 막(404)이 증발, 또는 분해하는 온도보다 낮은 온도를 상한으로 한다. 이 범위 내로 높은 온도에 의하여 가열 처리함으로써, 유기 TFT의 특성이 양호하게 된다. 또한, 이 때의 온도는, 유기 반도체 막의 융점 이하가 바람직하다.
또한, 가열 처리는 대기 중에서 행하여도 좋지만, 산소 또는 물에 의한 유기 반도체 막의 열화를 고려하여, 질소나 이르곤 등의 불활성 가스 분위기 중에서 행하는 것이 바람직하다. 또한, 감압중(예를 들어, 1.3×10-3Pa 내지 6.7×104Pa)에서 가열 처리를 행하는 것이 보다 바람직하다.
또한, 본 발명은, 상기의 설명에 한정되지 않고, 유기 TFT를 형성한 후에 미소 구조체를 형성하여도 좋고, 미소 구조체를 형성한 후에 유기 TFT를 형성하여도 좋다.
상기에 설명한 바와 같이, 톱 콘택트 형의 유기 TFT와 미소 구조체를 동일 기판 위에 제작할 수 있다(도 9(B1) 및 도 9(B2) 참조).
또한, 본원의 유기 TFT는, 보호막으로 덮는 것이 바람직하다. 여기서, 보호막으로서는 절연성 무기막을 사용한다. 절연성 무기막에 의하여 유기 TFT를 덮음로써, 미소 구조체의 형성에 의하여 생기는 유기 반도체 막에의 데미지를 저감시킬 수 있고, 유기 TFT의 전기적 특성으로의 영향을 저감시킬 수 있다. 보호막(422) 은, 적어도 유기 반도체 막(404)을 덮는 것으로 한다.
또한, 상기의 설명에서는, 미소 구조체의 하부 전극이 게이트 전극과 동일의 층으로서 동일 공정에서 형성되고, 미소 구조체의 상부 전극이 소스 전극 및 드레인 전극과 동일의 층으로서 동일 공정에서 형성되는 경우를 설명하지만, 본 발명은 이것에 한정되지 않는다. 예를 들어, 유기 TFT를 사용하는 경우에도, 이들을 동일의 층으로서 동일 공정에서 형성하지 않아도 좋다.
또한, 본 발명은 동일 기판 위에 미소 구조체 및 반도체 소자를 제조함으로써 조립이나 패키지를 필요로 하지 않고, 제조 비용이 높지 않은 반도체 장치를 제공할 수 있다. 또한, 제작 공정을 대폭으로 삭감할 수 있다.
상술한 바와 같이, 본 발명의 미소 구조체와 트랜지스터를 동일 기판 위에 형성할 수 있다. 또한, 상술한 바와 같이, 본 발명의 미소 구조체는 다양한 방법을 적용하여 제작할 수 있다.
상술한 바와 같이 제작한 본 발명의 미소 구조체는, 압력 센서 또는 간섭방식의 디스플레이 등에 적용할 수 있다.
(실시형태 3)
본 발명을 적용하여, 스트레인 게이지를 제작할 수 있다. 본 실시형태에서는, 본 발명을 적용하여 제작한 스트레인 게이지에 대하여 도면을 참조하여 설명한다.
도 12(A) 및 도 12(B)는, 본 발명을 적용한 미소 구조체에 의하여 제작한 스트레인 게이지의 모식도를 도시한다. 또한, 도 12(B)는 상면도를 도시하고, 도 12(A)는 도 12(B)의 X-X'있어서의 단면도를 도시한다.
도 12(A) 및 도 12(B)에 도시하는 미소 구조체는, 기판(500) 위에 충전 재료층(501)이 형성되고, 충전 재료층(501) 위에 도전층(502)이 형성되고, 도전층(502) 위에 구조층(503)이 형성된다. 도전층(502)은, 소정의 길이를 가지도록 패턴이 형성된다.
여기서, 스트레인 게이지에 대하여 설명한다. 스트레인 게이지란, 물체가 찌그러질 때 생기는 저항치의 변화량을 측정하고, 상기 변화량으로부터 스트레인량(strain amount)을 측정 할 수 있는 측정기를 가리킨다. 이 때의 저항값의 변화량은 매우 작으므로 휘스톤브릿지(Wheatstone bridge) 회로를 사용하여 전압에 변환함으로써 검출한다.
도 13에 본 실시형태에서 사용하는 휘스톤브릿지 회로를 도시한다. 도 13에 도시하는 휘스톤브릿지 회로는, 스트레인 게이지(510), 제 1 저항 소자(511), 제 2 저항 소자(512) 및 제 3 저항 소자(513)를 가지고, 일반적으로 널리 알려져 있는 휘스톤브릿지 회로가 가지는 4개의 저항 소자의 하나를 스트레인 게이지로 한 것이다. 스트레인 게이지의 초기 저항값을 r, 제 1 저항 소자를 R1, 제 2 저항 소자(512)를 R2, 제 3 저항 소자(513)를 R3로 하면, 출력 전압 Vout와 입력 전압 Vin 사이에는, 다음의 수식 4의 관계식이 성립된다.
[수식 4]
Figure 112008075915683-PAT00004
여기서, r=R1=R2=R3=R로 하여, 스트레인 게이지에 스트레인이 도입되어, 저항값이 R+ΔR로 변화하였다고 가정하면, 출력 전압 Vout의 변화량 ΔVout는 다음의 수식 5에서 표시된다.
[수식 5]
Figure 112008075915683-PAT00005
저항값 R를 충분히 크게 취하면 ΔR≪R로 되므로, ΔVout는 다음의 수식 6에서 표시된다.
[수식 6]
Figure 112008075915683-PAT00006
여기서, K는 실험적으로 구해지는 게이지율(gauge factor)이며, 일정의 값이다. 스트레인량 ε와, 게이지율 K 사이에는, εK=ΔR/R의 관계가 성립된다. 그래서, ΔR를 측정함으로써, 스트레인량 ε를 구할 수 있다. 본 실시형태에서 설명한 스트레인 게이지는, 매트릭스 상태로 배치되어도 좋다.
본 발명의 미소 구조체를 적용하여 스트레인 게이지를 제작함으로써, 구조층 이 파괴되는 것을 방지할 수 있다. 그래서, 기계적 강도가 강하고, 또 신뢰성이 높은 가동부를 가지는 스트레인 게이지를 제공할 수 있다. 또한, 스트레인 게이지의 제작 공정에 있어서의 수율을 향상시킬 수 있다.
도 1(A) 및 도 1(B)는 본 발명의 미소 구조체의 일례를 설명하는 도면.
도 2(A) 및 도 2(B)는 종래의 미소 구조체의 일례를 설명하는 도면.
도 3(A) 내지 도 3(G)는 본 발명의 미소 구조체의 제작 방법의 일례를 설명하는 도면.
도 4(A) 내지 도 4(G)는 본 발명에 적용 가능한 블록 공중합체의 상(image)을 설명하는 도면.
도 5는 본 발명의 미소 구조체를 가지는 미소 전기기계 장치의 일례를 설명하는 블록도.
도 6(A1) 내지 도 6(C2)는 본 발명의 미소 구조체를 가지는 미소 전기기계 장치의 제작 방법의 일례를 설명하는 도면.
도 7(A1) 내지 도 7(B2)는 본 발명의 미소 구조체를 가지는 미소 전기기계 장치의 제작 방법의 일례를 설명하는 도면.
도 8(A1) 내지 도 8(B)는 본 발명의 미소 구조체를 가지는 미소 전기기계 장치의 제작 방법의 일례를 설명하는 도면.
도 9(A1) 내지 도 9(B2)는 본 발명의 미소 구조체를 가지는 미소 전기기계 장치의 일례를 설명하는 도면.
도 10(A) 및 도 10(B)는 본 발명의 미소 구조체를 가지는 미소 전기기계 장치의 일례를 설명하는 도면.
도 11(A) 및 도 11(B)는 본 발명의 미소 구조체의 일례를 설명하는 도면.
도 12(A) 및 도 12(B)는 본 발명의 미소 구조체를 적용한 스트레인 게이지(strain gage)를 설명하는 도면.
도 13은 본 발명의 미소 구조체를 적용한 스트레인 게이지를 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
100: 기판 101: 하부 전극층
102: 충전 재료층 103: 상부 전극층
104: 구조층

Claims (20)

  1. 미소 구조체를 포함하는 미소 전기기계식 장치에 있어서,
    미소 구조체로서,
    절연 표면 위의 하부 전극층과;
    상기 하부 전극층 위의 충전 재료층과;
    상기 충전 재료층을 사이에 두고, 상기 하부 전극층과 중첩하는 상부 재료층과;
    상기 상부 전극층 위의 구조층을 포함하고,
    상기 구조층은 가동할 수 있는 부분을 가지고,
    상기 충전 재료층은 복수의 공간을 가지는 절연 재료를 포함하는, 미소 전기기계식 장치.
  2. 제 1 항에 있어서,
    상기 복수의 공간은 상기 충정 재료층의 표면에 달하는 공간을 가지는, 미소 전기기계식 장치.
  3. 제 1 항에 있어서,
    상기 충전 재료층에 포함되는 복수의 공간의 비율은 대략 20% 이상 80% 이하인, 미소 전기기계식 장치.
  4. 제 1 항에 있어서,
    상기 충전 재료층은 블록 공중합체를 가지는, 미소 전기기계식 장치.
  5. 제 4 항에 있어서,
    상기 블록 공중합체는 소수성의 방향족 탄화수소, 소수성의 지방족 불포화 탄화수소, 친수성의 지방족 탄화수소, 친수성의 방향족 탄화수소, 소수성 실록산, 및 금속착체를 포함하는 그룹 중으로부터 선택된 적어도 하나의 재료를 가지는, 미소 전기기계식 장치.
  6. 제 4 항에 있어서,
    상기 블록 공중합체는 PMMA(Polymetylmethacrylate), 폴리스티렌, 폴리플루오렌, 폴리부타디엔, 폴리이소프렌, 폴리비닐알콜, 폴리에틸렌글리콜, 폴리비닐비리딘, 폴리스티렌설폰산, 폴리디메틸실록산 또는 폴리페로센을 포함하는 그룹 중으로부터 선택된 적어도 하나의 재료를 가지는, 미소 전기기계식 장치.
  7. 제 1 항에 있어서,
    상기 충전 재료층은 실린더(cylinder) 구조, 자이로이드(gyroid) 구조 또는 라메라(lamellar) 구조를 가지는, 미소 전기기계식 장치.
  8. 절연 표면 위의 하부 전극층을 형성하는 단계와;
    복수 종류의 재료를 포함하는 제 1 충전 재료층으로 상기 하부 전극층을 덮는 단계와;
    상기 제 1 충전 재료층을 위에 상기 상부 재료층을 형성하는 단계와;
    상기 상부 전극층 위의 구조층을 형성하는 단계와;
    상기 제 1 충전 재료층에 포함되는 상기 재료 중의 어느 것을 제거함으로써 다공질의 제 2 충전 재료층을 형성하는 단계를 포함하는, 미소 전기기계식 장치의 제작 방법.
  9. 제 8 항에 있어서,
    상기 재료 중의 어느 것은 에칭에 의하여 제거된 상기 제 1 충전 재료층에 포함되는, 미소 전기기계식 장치의 제작 방법.
  10. 제 8 항에 있어서,
    상기 제 2 충전 재료층의 공극률은 20% 이상 80% 이하인, 미소 전기기계식 장치의 제작 방법.
  11. 제 8 항에 있어서,
    상기 구조층은 상기 하부 전극층을 향하는 방향, 또는 상기 하부 전극층으로부터 떨어져 가는 방향으로 가동할 수 있는 부분을 가지는, 미소 전기기계식 장치 의 제작 방법.
  12. 제 8 항에 있어서,
    상기 다공질의 제 2 충전 재료층은 실린더 구조, 자이로이드 구조 또는 라메라 구조를 가지는, 미소 전기기계식 장치의 제작 방법.
  13. 절연 표면 위의 하부 전극층을 형성하는 단계와;
    복수 종류의 재료를 포함하는 블록 공중합체로 이루어지는 막으로 상기 하부 전극층의 전면을 덮는 단계와;
    블록 공중합체로 이루어지는 상기 막 위에 마스크를 선택적으로 형성하는 단계와;
    상기 마스크를 사용하여 상기 블록 공중합체로 이루어지는 상기 막을 에칭함으로써 제 1 충전 재료층을 형성하는 단계와;
    상기 제 1 충전 재료층 위에 상부 전극층을 형성하는 단계와;
    상기 상부 전극층 위에 구조층을 형성하는 단계와;
    상기 블록 공중합체에 포함되는 상기 복수 종류의 재료 중의 어느 것을 제거함으로써 다공질의 제 2 충전 재료층을 형성하는 단계를 포함하는, 미소 전기기계식 장치의 제작 방법.
  14. 제 13 항에 있어서,
    상기 마스크는 금속 마스크인, 미소 전기기계식 장치의 제작 방법.
  15. 제 13 항에 있어서,
    상기 재료 중의 어느 것은 에칭에 의하여 제거된 상기 제 1 충전 재료층에 포함되는, 미소 전기기계식 장치의 제작 방법.
  16. 제 13 항에 있어서,
    상기 제 2 충전 재료층의 공극률은 20% 이상 80% 이하인, 미소 전기기계식 장치의 제작 방법.
  17. 제 13 항에 있어서,
    상기 구조층은 상기 하부 전극층을 향하는 방향, 또는 상기 하부 전극층으로부터 떨어져 가는 방향으로 가동할 수 있는 부분을 가지는, 미소 전기기계식 장치의 제작 방법.
  18. 제 13 항에 있어서,
    상기 블록 공중합체는 소수성의 방향족 탄화수소, 소수성의 지방족 불포화 탄화수소, 친수성의 지방족 탄화수소, 친수성의 방향족 탄화수소, 소수성 실록산, 및 금속착체를 포함하는 그룹 중으로부터 선택된 적어도 하나의 재료를 가지는, 미소 전기기계식 장치의 제작 방법.
  19. 제 13 항에 있어서,
    상기 블록 공중합체는 PMMA(Polymetylmethacrylate), 폴리스티렌, 폴리플루오렌, 폴리부타디엔, 폴리이소프렌, 폴리비닐알콜, 폴리에틸렌글리콜, 폴리비닐비리딘, 폴리스티렌설폰산, 폴리디메틸실록산 또는 폴리페로센을 포함하는 그룹 중으로부터 선택된 적어도 하나의 재료를 가지는, 미소 전기기계식 장치의 제작 방법.
  20. 제 13 항에 있어서,
    상기 다공질의 제 2 충전 재료층은 실린더 구조, 자이로이드 구조 또는 라메라 구조를 가지는, 미소 전기기계식 장치의 제작 방법.
KR1020080107888A 2007-11-07 2008-10-31 미소 전기기계식 장치 및 그 제작 방법 KR101541906B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-289224 2007-11-07
JP2007289224 2007-11-07

Publications (2)

Publication Number Publication Date
KR20090047357A true KR20090047357A (ko) 2009-05-12
KR101541906B1 KR101541906B1 (ko) 2015-08-03

Family

ID=40588367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080107888A KR101541906B1 (ko) 2007-11-07 2008-10-31 미소 전기기계식 장치 및 그 제작 방법

Country Status (3)

Country Link
US (2) US7872320B2 (ko)
JP (1) JP5271671B2 (ko)
KR (1) KR101541906B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010286471A (ja) * 2009-05-15 2010-12-24 Seiko Epson Corp Memsセンサー、電子機器
JP5396335B2 (ja) 2009-05-28 2014-01-22 株式会社半導体エネルギー研究所 タッチパネル
JP5866089B2 (ja) * 2009-11-20 2016-02-17 株式会社半導体エネルギー研究所 電子機器
TWI507934B (zh) * 2009-11-20 2015-11-11 Semiconductor Energy Lab 顯示裝置
WO2011089848A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device and electronic system
US8367459B2 (en) * 2010-12-14 2013-02-05 Sharp Laboratories Of America, Inc. Organic semiconductor interface preparation
US9223618B2 (en) 2011-09-20 2015-12-29 Intel Corporation Multi-threaded queuing system for pattern matching
CN102980694B (zh) * 2012-11-29 2015-07-29 北京大学 无应变膜结构的mems压阻式压力传感器及其制作方法
US20150122531A1 (en) * 2013-11-01 2015-05-07 Carestream Health, Inc. Strain gauge
CN103730511B (zh) * 2013-12-26 2016-03-23 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
CN106044704B (zh) * 2016-06-27 2017-09-29 李岩 微电子机械***结构形成方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0278925A (ja) * 1988-09-16 1990-03-19 Yokohama Syst Kenkyusho:Kk 静電容量型圧力センサ
DE19536250A1 (de) * 1995-09-28 1997-04-03 Siemens Ag Mikroelektronischer, integrierter Sensor und Verfahren zur Herstellung des Sensors
JP2000273236A (ja) 1999-03-25 2000-10-03 Jsr Corp 親水性多孔質膜
US6749733B1 (en) 2000-04-10 2004-06-15 Intel Corporation Materials classifier, method of using, and method of making
JP2002170470A (ja) * 2000-11-28 2002-06-14 Matsushita Electric Works Ltd 半導体マイクロリレー及びその製造方法
US6465280B1 (en) * 2001-03-07 2002-10-15 Analog Devices, Inc. In-situ cap and method of fabricating same for an integrated circuit device
JP4773630B2 (ja) * 2001-05-15 2011-09-14 株式会社デンソー ダイアフラム型半導体装置とその製造方法
US6780786B2 (en) * 2001-11-26 2004-08-24 The Regents Of The University Of California Method for producing a porous silicon film
US7943412B2 (en) * 2001-12-10 2011-05-17 International Business Machines Corporation Low temperature Bi-CMOS compatible process for MEMS RF resonators and filters
JP4077312B2 (ja) 2001-12-28 2008-04-16 株式会社東芝 発光素子の製造方法および発光素子
TW576864B (en) 2001-12-28 2004-02-21 Toshiba Corp Method for manufacturing a light-emitting device
US7429495B2 (en) * 2002-08-07 2008-09-30 Chang-Feng Wan System and method of fabricating micro cavities
JP4076829B2 (ja) 2002-09-20 2008-04-16 株式会社東芝 マイクロスイッチ及びその製造方法
KR100470634B1 (ko) * 2002-10-02 2005-03-10 한국전자통신연구원 축전식 미세전자기계적 스위치 및 그 제조 방법
US6917459B2 (en) * 2003-06-03 2005-07-12 Hewlett-Packard Development Company, L.P. MEMS device and method of forming MEMS device
JP4269806B2 (ja) * 2003-06-30 2009-05-27 カシオ計算機株式会社 半導体装置およびその製造方法
JP4519804B2 (ja) 2005-05-27 2010-08-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7560789B2 (en) 2005-05-27 2009-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2007276089A (ja) * 2006-04-11 2007-10-25 Sony Corp 電気機械素子とその製造方法、並びに共振器とその製造方法
EP1863174A1 (fr) * 2006-05-31 2007-12-05 St Microelectronics S.A. Composant contenant un filtre BAW
JP2008132583A (ja) * 2006-10-24 2008-06-12 Seiko Epson Corp Memsデバイス
JP5127210B2 (ja) * 2006-11-30 2013-01-23 株式会社日立製作所 Memsセンサが混載された半導体装置
JP4337870B2 (ja) * 2006-12-15 2009-09-30 セイコーエプソン株式会社 Memsレゾネータ及びmemsレゾネータの製造方法
US7687297B2 (en) * 2007-06-29 2010-03-30 Intel Corporation Forming a cantilever assembly for vertical and lateral movement
JP5352975B2 (ja) 2007-08-31 2013-11-27 オムロン株式会社 素子集合体及びその製造方法

Also Published As

Publication number Publication date
JP5271671B2 (ja) 2013-08-21
US20110159626A1 (en) 2011-06-30
JP2009131951A (ja) 2009-06-18
US20090117364A1 (en) 2009-05-07
KR101541906B1 (ko) 2015-08-03
US7872320B2 (en) 2011-01-18
US8168461B2 (en) 2012-05-01

Similar Documents

Publication Publication Date Title
KR101541906B1 (ko) 미소 전기기계식 장치 및 그 제작 방법
KR101062030B1 (ko) 다층 구조의 전자 장치 제조 방법
EP2235743B1 (en) Two-dimensional patterning employing self-assembled material
KR101333750B1 (ko) 미소 구조체, 마이크로 머신, 유기 트랜지스터, 전자 기기및 그 제조 방법
JP5317635B2 (ja) 微小電気機械式装置の作製方法
Ding et al. Flexible small-channel thin-film transistors by electrohydrodynamic lithography
WO2006111766A2 (en) Methods and apparatus for the manufacture of microstructures
JP2014530477A (ja) 半導体デバイスの製造プロセス
JP5127181B2 (ja) 微小電気機械式装置の作製方法
US8093088B2 (en) Manufacturing method of micro-electro-mechanical device
Aljada et al. High quality shadow masks for top contact organic field effect transistors using deep reactive ion etching
Lee et al. Fabrication of microstructured silicon (µs-Si) from a bulk Si wafer and its use in the printing of high-performance thin-film transistors on plastic substrates
JP4587320B2 (ja) 微小構造体、マイクロマシン、およびこれらの作製方法
JP5271674B2 (ja) 微小電気機械式装置
JP5071643B2 (ja) 電子装置の製造方法
TWI305961B (en) Method of fabricating a electrical device
JP4995503B2 (ja) 微小電気機械式装置の作製方法
DE102005005589A1 (de) Hybrider, organischer Feldeffekttransistor mit oberflächenmodifiziertem Kupfer als Source- und Drain-Elektrode
JP2015176919A (ja) 有機薄膜トランジスタおよびその製造方法
JP2008044065A (ja) Mems素子及びその製造方法
Piccarolo et al. Combining new materials and solution processes for high-efficiency organic electronics

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 4