JP4773630B2 - ダイアフラム型半導体装置とその製造方法 - Google Patents
ダイアフラム型半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP4773630B2 JP4773630B2 JP2001144884A JP2001144884A JP4773630B2 JP 4773630 B2 JP4773630 B2 JP 4773630B2 JP 2001144884 A JP2001144884 A JP 2001144884A JP 2001144884 A JP2001144884 A JP 2001144884A JP 4773630 B2 JP4773630 B2 JP 4773630B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- diaphragm
- upper electrode
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0072—Transmitting or indicating the displacement of flexible diaphragms using variations in capacitance
- G01L9/0073—Transmitting or indicating the displacement of flexible diaphragms using variations in capacitance using a semiconductive diaphragm
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板に半導体製造技術を適用してダイアフラム構造を実現した半導体装置とその製造方法に関する。特に、犠牲層（エッチング層）をエッチングしてダイアフラムの下側に空間を形成する際に、ダイアフラムが撓みにくくしたダイアフラム型半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
シリコン半導体基板にシリコン加工技術（微細加工技術であり、以下では半導体製造技術という）を用いてダイアフラム型半導体装置を製造する技術が開発されており、例えば、特開２０００−２１４０３５号公報に紹介されている。
この技術では、図１に示すダイアフラム型半導体装置を下記のようにして製造する。なお、指示線の指示先を明瞭化する為に、図の右半分ではハッチングを省略している。また、膜厚は著しく拡大されて図示されている。
（１）シリコン基板２の表面に不純物をドープして下部電極４を形成する。
（２）シリコン基板２の表面に第１耐エッチング層８を積層する。
（３）第１耐エッチング層８の表面の所定領域にエッチング層１０を積層する。
（４）エッチング層１０の表面に第２耐エッチング層下層１２を積層する。
（５）第２耐エッチング層下層１２の表面に、開口１４ｂを有する多結晶シリコン層を積層し、不純物をドープして上部電極１４を形成する。
（６）上部電極１４を覆うように、第２耐エッチング層上層１６を積層する。
（７）第２耐エッチング層下層１２と第２耐エッチング層上層１６をエッチングしてエッチング層１０に達する開口１７を作成する。
（８）第２耐エッチング層１２，１６の開口１７からエッチング液を導入して、エッチング層１０をエッチングして除去する。
（９）その結果、空間２８が形成され、第２耐エッチング層下層１２と上部電極１４と第２耐エッチング層上層１６によって空間２８を画定するダイアフラム２７が形成される。
（１０）第２耐エッチング層の表面に封止膜２４を積層して開口１７を封止する。
（１１）以上によって、ダイアフラム２７と圧力基準室２８が形成され、ダイアフラム２７内に上部電極１４が埋設されており、上部電極１４に対向する下部電極４が形成されたダイアフラム型半導体装置が製造される。
この半導体装置の場合、ダイアフラム２７の表面に作用する圧力が変化するとダイアフラム２７が変形し、ダイアフラム２７が変形すると上部電極１４と下部電極４間の静電容量が変化するために、電極間の静電容量を測定することによって圧力を測定することができる。
【０００３】
この場合、上部電極１４はダイアフラム２７の変形に追従して下部電極４との間の距離を変えることが重要であり、上部電極１４は圧力基準室２８の広がりよりも狭範囲に設けられている。上部電極１４が圧力基準室２８の広がりよりも広範囲に広がっていると、余分に広がっている部分からもたらされる静電容量が圧力に応じて変化しないために、検出感度が悪くなる。
図２が、圧力基準室２８の広がりと上部電極１４の広がりの様子を示し、上部電極１４は圧力基準室２８の広がりの内部に留まっている。なお、１４ａは上部電極１４を外部配線に接続するための延長部である。
【０００４】
【発明が解決しようとする課題】
図３から図６は、図１に示したダイアフラム型半導体装置の製造工程を経時的に示す。
半導体基板２の表面に、前記した各層（下部電極４、第１耐エッチング層８、エッチング層１０、第２耐エッチング層下層１２、上部電極層１４、第２耐エッチング層上層１６）を積層し（図３参照）、第２耐エッチング層１２，１６をエッチングしてエッチング層１０に至る開口１７を設け（図４参照）、開口１７からエッチング層１０をエッチングして空間２８を形成し（図５参照）、その後に封止層２４を積層する（図６参照）。
【０００５】
エッチング層１０をエッチングして空間２８を形成する際に、図１に示したように、ダイアフラム２７が半導体基板２の表面と平行を保っていることが好ましい。
しかしながら、実際には、図５に示したように、ダイアフラム２７は下向きに凸形状に湾曲してしまう。極端な場合には、ダイアフラム２７が半導体基板２の表面に接触して圧力検出の用をなさなくなることがある。半導体基板２に接するほど大きく撓まない場合でも、エッチング層１０を除去したときにダイアフラム２７が撓んでしまうと、ダイアフラムに作用する圧力変化と、電極４、１４間の静電容量変化が比例しなくなり、半導体装置の出力が非線形となってしまう。
【０００６】
本発明は、エッチング層１０を除去したときのダイアフラム２７（図５の状態）の撓みを小さく押さえられる構造を実現するために、開発された。
【０００７】
本発明者らは、エッチング層１０を除去したときにダイアフラム２７が撓む理由を種々に検討した結果、第２耐エッチング層下層１２と上層１６はともに引張り応力状態であるところ、第２耐エッチング層下層１２の積層基礎となっていたエッチング層１０が除去されると、第２耐エッチング層下層１２がダイアフラム２７の下面を強く収縮させることが一つの理由であることを見出した。
【０００８】
また、ダイアフラム２７の周辺に段差があり、その段差に応力が集中してダイアフラム２７を撓ませることを確認した。図３〜６において、図中１８はエッチング層１０が局部的に存在することに起因する段差であり、図中２０は上部電極１４が局部的に存在することに起因する段差であり、これらの段差１８、２０がダイアフラム２７の周辺に近接して存在している。
本発明は、これらの原因を対策すると、ダイアフラム２７の撓みを抑制できるという知見に基づいて発案されたものである。
【０００９】
【課題を解決するための手段と作用】
本発明で実現された一つのダイアフラム型半導体装置は、ダイアフラムに埋設されている上部電極がダイアフラムで画定されるとともに平面視したときに円形状の圧力基準室の広がりよりも同心円状に広範囲に広がっていることを特徴とする。また、その上部電極の外縁形状が円形状である。さらに、上部電極には、圧力基準室の上方を延びる部分と圧力基準室の側方を延びる部分の間の段差が、圧力基準室の輪郭に沿って一巡して形成されていることを特徴とする。さらに、ダイアフラムの中央には、封止膜で封止されたエッチング用開口が形成されていることを特徴とする。
【００１０】
前記したように、ダイアフラムに埋設されている上部電極がダイアフラムで画定される圧力基準室の広がりよりも広範囲に広がっていると、圧力によって変化しない静電容量成分が生み出されるために検出感度が悪化する。
反面、上部電極が圧力基準室の広がりよりも広範囲に広がっていると、ダイアフラムの上側と下側での応力のアンバランスが解消される。また、上部電極が局部的に存在することに起因する段差をダイアフラムから離れた箇所に設けることができる。これらの結果、ダイアフラムの撓みが抑制され、ダイアフラム型圧力検出装置の出力に線形性が確保しやすくなる。
またダイアフラムの撓みを抑制できると、上部電極と下部電極間の距離を小さく設計することができる。電極間距離を小さくできると、圧力に対して電極間の静電容量が大きく変化する。上部電極が圧力基準室の広がりよりも広範囲に広がっていると、圧力によって変化しない静電容量成分が生み出されるために検出感度が悪化する以上に、電極間距離を小さくできて静電容量変化を大きくできるという要素が強く働き、検出感度も上げることができる。
【００１１】
上記の半導体装置は、好ましくは下記のようにして製造される。即ち、ダイアフラム型半導体装置を製造する方法は、半導体基板の表面に所定領域に広がるとともに平面視したときに円形状のエッチング層を積層する工程と、そのエッチング層の表面に耐エッチング層下層を積層する工程と、その耐エッチング層下層の表面にエッチング層の広がりよりも同心円状に広がるとともに外縁形状が円形状の上部電極層を積層する工程と、その上部電極層の表面に耐エッチング層上層を積層する工程と、その耐エッチング層上層と下層にエッチング層に達する開口を形成する工程と、その開口からエッチング層をエッチングして圧力基準室となる空間を作り出す工程とを備えている。上部電極層を積層する工程では、エッチング層の上方を延びる部分とエッチング層の側方を延びる部分の間の段差がエッチング層の輪郭に沿って一巡して上部電極層に形成される。開口を形成する工程では、開口が、耐エッチング層下層と上部電極層と耐エッチング層上層で構成されるダイアフラムの中央に形成される。
【００１２】
この方法によると、ダイアフラムの撓みを抑制しながら、上部電極が圧力基準室の広がりよりも広範囲に広がっているダイアフラム型半導体装置を製造することができる。
【００１６】
【実施の形態】
下記に説明する実施例の主要な特徴を最初に整理する。
（形態１） ダイアフラムに埋設されている上部電極は、ダイアフラムで画定される圧力基準室の広がりよりも広範囲に広がっている。
（形態２） 圧力基準室の外方領域に埋設されているエッチング層は、第２耐エッチング層で保護されている。
（形態３） 圧力基準室の外方領域に埋設されているエッチング層は、一つ又は複数のリング形状である。
（形態４） 圧力基準室の外方領域に埋設されているエッチング層は、周方向に複数個に分割されている。
【００１７】
【実施例】
（第１実施例） 図７は、第１実施例の図１に対応する図を示す。この半導体装置は、
（１）シリコン基板３２の表面に不純物をドープして下部電極３４を形成する。
（２）シリコン基板３２の表面に第１耐エッチング層３８を積層する。
（３）第１耐エッチング層３８の表面の所定領域にエッチング層４０を積層する。
（４）エッチング層４０の表面に第２耐エッチング層下層４２を積層する。
（５）第２耐エッチング層下層４２の表面に、開口４４ｂを有する多結晶シリコン層を積層し、不純物をドープして上部電極４４を形成する。このとき、図８に示すように、上部電極４４は、エッチング層４０の広がりよりも広範囲に広がるように積層する。
（６）上部電極４４を覆うように、第２耐エッチング層上層４６を積層する。
（７）第２耐エッチング層下層４２と第２耐エッチング層上層４６をエッチングしてエッチング層４０に達する開口４７を作成する。
（８）第２耐エッチング層４２，４６の開口４７からエッチング液を導入して、エッチング層４０をエッチングして除去する。
（９）その結果、空間５８が形成され、第２耐エッチング層下層４２と上部電極４４と第２耐エッチング層上層４６によって空間５８を画定するダイアフラム５７が形成される。
このとき、上部電極４４がエッチング層４０の広がりよりも広範囲に広がっているために、ダイアフラム５７の撓みが抑制される。
【００１８】
図１５は、図５に示した従来のダイアフラムの撓みを示す。図中右端は、ダイアフラムの外周であり、左端がセンタのエッチング孔１７での撓みを示す。カーブＡは、犠牲層（エッチング層１０）除去後のダイアフラムの撓みを示す。カーブＢは、封止膜２４をプラズマＣＶＤ法で積層した後のダイアフラムの撓みを示す。カーブＣは、１００ＫＰａの圧力をダイアフラム２７に作用させたときの撓みを示す。
図１６は、第１実施例についての図１５と同様のカーブを示す。この場合、ダイアフラムの撓み、特に、カーブＢに示す完成したダイアフラムの撓みが抑制されていることが確認される。
【００１９】
図１６の場合、センタのエッチング孔付近でダイアフラムが上昇しようとするが、図７の距離Ｗ、即ち、上部電極４４が存在せずに第２耐エッチング層下層４２と上層４６が直接接触する長さ（これは孔４４ｂの大きさを調整することで自在に調整できる）を調整することで、補償できることが確認されている。
このように、上部電極４４をエッチング層４０の広がりよりも広範囲に広がらせると、ダイアフラム５７の撓みが抑制される。
【００２０】
（第１参考例） この第１参考例では、図9に示すように、第１耐エッチング層６８の表面の所定領域にエッチング層７０を積層する際に、エッチング層７０の外方領域にエッチング層７０から分離されたエッチング層７１を積層する。その付加的エッチング層７１は、その後に耐エッチング層７２を積層することで保護される。この場合、エッチング層７０のエッチング後に、外方の分離された付加的エッチング層７１は除去されないで残る。
【００２１】
このために、エッチング層７０ないし圧力基準室８８が局部的に存在することに起因する段差７９は、ダイアフラムから遠い位置に追い遣られ、段差７９がダイアフラムを撓ませる要素が抑制される。
【００２２】
このとき、図９に示すように、上部電極７４を圧力基準室８８の輪郭よりも外側にまで伸ばすと、上部電極７４が局部的に存在することに起因する段差７９までダイアフラムから遠い位置に追い遣ることができ、効果的である。
【００２３】
エッチング層７０の外方領域に分離されて設けられる付加エッチング層７１は、図１０に示すように、多重リング形状７１ａ，７１ｂ，７１ｃであっても良い。あるいは、周方向に分離されていても良い。周方向に分離する様子は図１４に示される。
【００２４】
図１１は、第２参考例を示し、右半分には圧力基準室を持たないコンデサ１３０が形成されている。このコンデサ１３０の静電容量は圧力に依然せず、専ら温度に依存して変化するために、温度補償用に用いられる。
図中、１０２はシリコン基板、１０４は下部電極、１０８は第１耐エッチング層、１１０はエッチング層、１１２は第２耐エッチング層下層、１１４は上部電極、１１６は第２耐エッチング層上層と封止膜、１２４はエッチング孔の封止部である。
図１１と図１２に示される１０９ａ、１０９ｂ、１０９ｃは、エッチング層１１０の外方領域に分離されて設けられる多重リング形状の付加エッチング層であって、第２耐エッチング層内に埋設されている。図１３に示すように一重のリング１０９ｄであっても良いし、図１４に示すように周方向に分割されていても良い。図１１に示すように、段差部１２０はダイアフラムから遠く離れており、ダイアフラムを撓ませにくい。なお、１０８は上部電極１１４のための配線であり、図示しない断面に下部電極１０４のための配線が設けられている。
【００２５】
上記した実施例は、あくまで実施例であり、本発明は請求項記載の範囲内で様々に変形して実施することがでできる。
例えば、上部電極はアルミ等の金属層で形成することができる。半導体基板はシリコンに限られない。材料、形状は様々に変形することができる。
【００２６】
【発明の効果】
請求項１のダイアフラム型半導体装置は、図７に例示されるように、ダイアフラム５７に埋設されている上部電極４４がダイアフラム５７で画定される圧力基準室５８の輪郭よりも広範囲に広がっているために、ダイアフラムの撓みが抑制され、ダイアフラム型圧力検出装置の出力に線形性が確保しやすくなる。また、上部電極と下部電極間の距離を小さく設計することができ、圧力に対する静電容量の変化を大きくして検出感度を上げることができる。
【図面の簡単な説明】
【図１】 従来のダイアフラム型半導体装置の断面図を示す。
【図２】 従来のダイアフラム型半導体装置の圧力基準室輪郭と上部電極の関係を示す。
【図３】 従来のダイアフラム型半導体装置の製造途中での断面を示す。
【図４】 図３の後工程後の半導体装置の断面を示す。
【図５】 図４の後工程後の半導体装置の断面を示す。
【図６】 図５の後工程後の半導体装置の断面を示す。
【図７】 第１実施例のダイアフラム型半導体装置の断面図を示す。
【図８】 第１実施例のダイアフラム型半導体装置の圧力基準室輪郭と上部電極の関係を示す。
【図９】 第１参考例のダイアフラム型半導体装置の断面図を示す。
【図１０】 第１参考例のダイアフラム型半導体装置の他の断面図を示す。
【図１１】 第２参考例のダイアフラム型半導体装置の断面図を示す。
【図１２】 圧力基準室から分離された外方領域に形成されるエッチング層の一例を示す。
【図１３】 圧力基準室から分離された外方領域に形成されるエッチング層の他の例を示す。
【図１４】 圧力基準室から分離された外方領域に形成されるエッチング層の他の例を示す。
【図１５】 従来のダイアフラムの撓みを示す。
【図１６】 第１実施例のダイアフラムの撓みを示す。
【符号の説明】
２、３２、６２、１０２：シリコン基板
４、３４、６４、１０４：下部電極
８、３８、６８、１０８：第１耐エッチング層
１０、４０、７０、１１０：エッチング層
１２、４２、７２、１１２：第２耐エッチング層下層
１４、４４、７４、１１４：上部電極
１６、４６、７６、１１６：第２耐エッチング層上層
２４、５４、８４、 ：封止膜
【発明の属する技術分野】
本発明は、半導体基板に半導体製造技術を適用してダイアフラム構造を実現した半導体装置とその製造方法に関する。特に、犠牲層（エッチング層）をエッチングしてダイアフラムの下側に空間を形成する際に、ダイアフラムが撓みにくくしたダイアフラム型半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
シリコン半導体基板にシリコン加工技術（微細加工技術であり、以下では半導体製造技術という）を用いてダイアフラム型半導体装置を製造する技術が開発されており、例えば、特開２０００−２１４０３５号公報に紹介されている。
この技術では、図１に示すダイアフラム型半導体装置を下記のようにして製造する。なお、指示線の指示先を明瞭化する為に、図の右半分ではハッチングを省略している。また、膜厚は著しく拡大されて図示されている。
（１）シリコン基板２の表面に不純物をドープして下部電極４を形成する。
（２）シリコン基板２の表面に第１耐エッチング層８を積層する。
（３）第１耐エッチング層８の表面の所定領域にエッチング層１０を積層する。
（４）エッチング層１０の表面に第２耐エッチング層下層１２を積層する。
（５）第２耐エッチング層下層１２の表面に、開口１４ｂを有する多結晶シリコン層を積層し、不純物をドープして上部電極１４を形成する。
（６）上部電極１４を覆うように、第２耐エッチング層上層１６を積層する。
（７）第２耐エッチング層下層１２と第２耐エッチング層上層１６をエッチングしてエッチング層１０に達する開口１７を作成する。
（８）第２耐エッチング層１２，１６の開口１７からエッチング液を導入して、エッチング層１０をエッチングして除去する。
（９）その結果、空間２８が形成され、第２耐エッチング層下層１２と上部電極１４と第２耐エッチング層上層１６によって空間２８を画定するダイアフラム２７が形成される。
（１０）第２耐エッチング層の表面に封止膜２４を積層して開口１７を封止する。
（１１）以上によって、ダイアフラム２７と圧力基準室２８が形成され、ダイアフラム２７内に上部電極１４が埋設されており、上部電極１４に対向する下部電極４が形成されたダイアフラム型半導体装置が製造される。
この半導体装置の場合、ダイアフラム２７の表面に作用する圧力が変化するとダイアフラム２７が変形し、ダイアフラム２７が変形すると上部電極１４と下部電極４間の静電容量が変化するために、電極間の静電容量を測定することによって圧力を測定することができる。
【０００３】
この場合、上部電極１４はダイアフラム２７の変形に追従して下部電極４との間の距離を変えることが重要であり、上部電極１４は圧力基準室２８の広がりよりも狭範囲に設けられている。上部電極１４が圧力基準室２８の広がりよりも広範囲に広がっていると、余分に広がっている部分からもたらされる静電容量が圧力に応じて変化しないために、検出感度が悪くなる。
図２が、圧力基準室２８の広がりと上部電極１４の広がりの様子を示し、上部電極１４は圧力基準室２８の広がりの内部に留まっている。なお、１４ａは上部電極１４を外部配線に接続するための延長部である。
【０００４】
【発明が解決しようとする課題】
図３から図６は、図１に示したダイアフラム型半導体装置の製造工程を経時的に示す。
半導体基板２の表面に、前記した各層（下部電極４、第１耐エッチング層８、エッチング層１０、第２耐エッチング層下層１２、上部電極層１４、第２耐エッチング層上層１６）を積層し（図３参照）、第２耐エッチング層１２，１６をエッチングしてエッチング層１０に至る開口１７を設け（図４参照）、開口１７からエッチング層１０をエッチングして空間２８を形成し（図５参照）、その後に封止層２４を積層する（図６参照）。
【０００５】
エッチング層１０をエッチングして空間２８を形成する際に、図１に示したように、ダイアフラム２７が半導体基板２の表面と平行を保っていることが好ましい。
しかしながら、実際には、図５に示したように、ダイアフラム２７は下向きに凸形状に湾曲してしまう。極端な場合には、ダイアフラム２７が半導体基板２の表面に接触して圧力検出の用をなさなくなることがある。半導体基板２に接するほど大きく撓まない場合でも、エッチング層１０を除去したときにダイアフラム２７が撓んでしまうと、ダイアフラムに作用する圧力変化と、電極４、１４間の静電容量変化が比例しなくなり、半導体装置の出力が非線形となってしまう。
【０００６】
本発明は、エッチング層１０を除去したときのダイアフラム２７（図５の状態）の撓みを小さく押さえられる構造を実現するために、開発された。
【０００７】
本発明者らは、エッチング層１０を除去したときにダイアフラム２７が撓む理由を種々に検討した結果、第２耐エッチング層下層１２と上層１６はともに引張り応力状態であるところ、第２耐エッチング層下層１２の積層基礎となっていたエッチング層１０が除去されると、第２耐エッチング層下層１２がダイアフラム２７の下面を強く収縮させることが一つの理由であることを見出した。
【０００８】
また、ダイアフラム２７の周辺に段差があり、その段差に応力が集中してダイアフラム２７を撓ませることを確認した。図３〜６において、図中１８はエッチング層１０が局部的に存在することに起因する段差であり、図中２０は上部電極１４が局部的に存在することに起因する段差であり、これらの段差１８、２０がダイアフラム２７の周辺に近接して存在している。
本発明は、これらの原因を対策すると、ダイアフラム２７の撓みを抑制できるという知見に基づいて発案されたものである。
【０００９】
【課題を解決するための手段と作用】
本発明で実現された一つのダイアフラム型半導体装置は、ダイアフラムに埋設されている上部電極がダイアフラムで画定されるとともに平面視したときに円形状の圧力基準室の広がりよりも同心円状に広範囲に広がっていることを特徴とする。また、その上部電極の外縁形状が円形状である。さらに、上部電極には、圧力基準室の上方を延びる部分と圧力基準室の側方を延びる部分の間の段差が、圧力基準室の輪郭に沿って一巡して形成されていることを特徴とする。さらに、ダイアフラムの中央には、封止膜で封止されたエッチング用開口が形成されていることを特徴とする。
【００１０】
前記したように、ダイアフラムに埋設されている上部電極がダイアフラムで画定される圧力基準室の広がりよりも広範囲に広がっていると、圧力によって変化しない静電容量成分が生み出されるために検出感度が悪化する。
反面、上部電極が圧力基準室の広がりよりも広範囲に広がっていると、ダイアフラムの上側と下側での応力のアンバランスが解消される。また、上部電極が局部的に存在することに起因する段差をダイアフラムから離れた箇所に設けることができる。これらの結果、ダイアフラムの撓みが抑制され、ダイアフラム型圧力検出装置の出力に線形性が確保しやすくなる。
またダイアフラムの撓みを抑制できると、上部電極と下部電極間の距離を小さく設計することができる。電極間距離を小さくできると、圧力に対して電極間の静電容量が大きく変化する。上部電極が圧力基準室の広がりよりも広範囲に広がっていると、圧力によって変化しない静電容量成分が生み出されるために検出感度が悪化する以上に、電極間距離を小さくできて静電容量変化を大きくできるという要素が強く働き、検出感度も上げることができる。
【００１１】
上記の半導体装置は、好ましくは下記のようにして製造される。即ち、ダイアフラム型半導体装置を製造する方法は、半導体基板の表面に所定領域に広がるとともに平面視したときに円形状のエッチング層を積層する工程と、そのエッチング層の表面に耐エッチング層下層を積層する工程と、その耐エッチング層下層の表面にエッチング層の広がりよりも同心円状に広がるとともに外縁形状が円形状の上部電極層を積層する工程と、その上部電極層の表面に耐エッチング層上層を積層する工程と、その耐エッチング層上層と下層にエッチング層に達する開口を形成する工程と、その開口からエッチング層をエッチングして圧力基準室となる空間を作り出す工程とを備えている。上部電極層を積層する工程では、エッチング層の上方を延びる部分とエッチング層の側方を延びる部分の間の段差がエッチング層の輪郭に沿って一巡して上部電極層に形成される。開口を形成する工程では、開口が、耐エッチング層下層と上部電極層と耐エッチング層上層で構成されるダイアフラムの中央に形成される。
【００１２】
この方法によると、ダイアフラムの撓みを抑制しながら、上部電極が圧力基準室の広がりよりも広範囲に広がっているダイアフラム型半導体装置を製造することができる。
【００１６】
【実施の形態】
下記に説明する実施例の主要な特徴を最初に整理する。
（形態１） ダイアフラムに埋設されている上部電極は、ダイアフラムで画定される圧力基準室の広がりよりも広範囲に広がっている。
（形態２） 圧力基準室の外方領域に埋設されているエッチング層は、第２耐エッチング層で保護されている。
（形態３） 圧力基準室の外方領域に埋設されているエッチング層は、一つ又は複数のリング形状である。
（形態４） 圧力基準室の外方領域に埋設されているエッチング層は、周方向に複数個に分割されている。
【００１７】
【実施例】
（第１実施例） 図７は、第１実施例の図１に対応する図を示す。この半導体装置は、
（１）シリコン基板３２の表面に不純物をドープして下部電極３４を形成する。
（２）シリコン基板３２の表面に第１耐エッチング層３８を積層する。
（３）第１耐エッチング層３８の表面の所定領域にエッチング層４０を積層する。
（４）エッチング層４０の表面に第２耐エッチング層下層４２を積層する。
（５）第２耐エッチング層下層４２の表面に、開口４４ｂを有する多結晶シリコン層を積層し、不純物をドープして上部電極４４を形成する。このとき、図８に示すように、上部電極４４は、エッチング層４０の広がりよりも広範囲に広がるように積層する。
（６）上部電極４４を覆うように、第２耐エッチング層上層４６を積層する。
（７）第２耐エッチング層下層４２と第２耐エッチング層上層４６をエッチングしてエッチング層４０に達する開口４７を作成する。
（８）第２耐エッチング層４２，４６の開口４７からエッチング液を導入して、エッチング層４０をエッチングして除去する。
（９）その結果、空間５８が形成され、第２耐エッチング層下層４２と上部電極４４と第２耐エッチング層上層４６によって空間５８を画定するダイアフラム５７が形成される。
このとき、上部電極４４がエッチング層４０の広がりよりも広範囲に広がっているために、ダイアフラム５７の撓みが抑制される。
【００１８】
図１５は、図５に示した従来のダイアフラムの撓みを示す。図中右端は、ダイアフラムの外周であり、左端がセンタのエッチング孔１７での撓みを示す。カーブＡは、犠牲層（エッチング層１０）除去後のダイアフラムの撓みを示す。カーブＢは、封止膜２４をプラズマＣＶＤ法で積層した後のダイアフラムの撓みを示す。カーブＣは、１００ＫＰａの圧力をダイアフラム２７に作用させたときの撓みを示す。
図１６は、第１実施例についての図１５と同様のカーブを示す。この場合、ダイアフラムの撓み、特に、カーブＢに示す完成したダイアフラムの撓みが抑制されていることが確認される。
【００１９】
図１６の場合、センタのエッチング孔付近でダイアフラムが上昇しようとするが、図７の距離Ｗ、即ち、上部電極４４が存在せずに第２耐エッチング層下層４２と上層４６が直接接触する長さ（これは孔４４ｂの大きさを調整することで自在に調整できる）を調整することで、補償できることが確認されている。
このように、上部電極４４をエッチング層４０の広がりよりも広範囲に広がらせると、ダイアフラム５７の撓みが抑制される。
【００２０】
（第１参考例） この第１参考例では、図9に示すように、第１耐エッチング層６８の表面の所定領域にエッチング層７０を積層する際に、エッチング層７０の外方領域にエッチング層７０から分離されたエッチング層７１を積層する。その付加的エッチング層７１は、その後に耐エッチング層７２を積層することで保護される。この場合、エッチング層７０のエッチング後に、外方の分離された付加的エッチング層７１は除去されないで残る。
【００２１】
このために、エッチング層７０ないし圧力基準室８８が局部的に存在することに起因する段差７９は、ダイアフラムから遠い位置に追い遣られ、段差７９がダイアフラムを撓ませる要素が抑制される。
【００２２】
このとき、図９に示すように、上部電極７４を圧力基準室８８の輪郭よりも外側にまで伸ばすと、上部電極７４が局部的に存在することに起因する段差７９までダイアフラムから遠い位置に追い遣ることができ、効果的である。
【００２３】
エッチング層７０の外方領域に分離されて設けられる付加エッチング層７１は、図１０に示すように、多重リング形状７１ａ，７１ｂ，７１ｃであっても良い。あるいは、周方向に分離されていても良い。周方向に分離する様子は図１４に示される。
【００２４】
図１１は、第２参考例を示し、右半分には圧力基準室を持たないコンデサ１３０が形成されている。このコンデサ１３０の静電容量は圧力に依然せず、専ら温度に依存して変化するために、温度補償用に用いられる。
図中、１０２はシリコン基板、１０４は下部電極、１０８は第１耐エッチング層、１１０はエッチング層、１１２は第２耐エッチング層下層、１１４は上部電極、１１６は第２耐エッチング層上層と封止膜、１２４はエッチング孔の封止部である。
図１１と図１２に示される１０９ａ、１０９ｂ、１０９ｃは、エッチング層１１０の外方領域に分離されて設けられる多重リング形状の付加エッチング層であって、第２耐エッチング層内に埋設されている。図１３に示すように一重のリング１０９ｄであっても良いし、図１４に示すように周方向に分割されていても良い。図１１に示すように、段差部１２０はダイアフラムから遠く離れており、ダイアフラムを撓ませにくい。なお、１０８は上部電極１１４のための配線であり、図示しない断面に下部電極１０４のための配線が設けられている。
【００２５】
上記した実施例は、あくまで実施例であり、本発明は請求項記載の範囲内で様々に変形して実施することがでできる。
例えば、上部電極はアルミ等の金属層で形成することができる。半導体基板はシリコンに限られない。材料、形状は様々に変形することができる。
【００２６】
【発明の効果】
請求項１のダイアフラム型半導体装置は、図７に例示されるように、ダイアフラム５７に埋設されている上部電極４４がダイアフラム５７で画定される圧力基準室５８の輪郭よりも広範囲に広がっているために、ダイアフラムの撓みが抑制され、ダイアフラム型圧力検出装置の出力に線形性が確保しやすくなる。また、上部電極と下部電極間の距離を小さく設計することができ、圧力に対する静電容量の変化を大きくして検出感度を上げることができる。
【図面の簡単な説明】
【図１】 従来のダイアフラム型半導体装置の断面図を示す。
【図２】 従来のダイアフラム型半導体装置の圧力基準室輪郭と上部電極の関係を示す。
【図３】 従来のダイアフラム型半導体装置の製造途中での断面を示す。
【図４】 図３の後工程後の半導体装置の断面を示す。
【図５】 図４の後工程後の半導体装置の断面を示す。
【図６】 図５の後工程後の半導体装置の断面を示す。
【図７】 第１実施例のダイアフラム型半導体装置の断面図を示す。
【図８】 第１実施例のダイアフラム型半導体装置の圧力基準室輪郭と上部電極の関係を示す。
【図９】 第１参考例のダイアフラム型半導体装置の断面図を示す。
【図１０】 第１参考例のダイアフラム型半導体装置の他の断面図を示す。
【図１１】 第２参考例のダイアフラム型半導体装置の断面図を示す。
【図１２】 圧力基準室から分離された外方領域に形成されるエッチング層の一例を示す。
【図１３】 圧力基準室から分離された外方領域に形成されるエッチング層の他の例を示す。
【図１４】 圧力基準室から分離された外方領域に形成されるエッチング層の他の例を示す。
【図１５】 従来のダイアフラムの撓みを示す。
【図１６】 第１実施例のダイアフラムの撓みを示す。
【符号の説明】
２、３２、６２、１０２：シリコン基板
４、３４、６４、１０４：下部電極
８、３８、６８、１０８：第１耐エッチング層
１０、４０、７０、１１０：エッチング層
１２、４２、７２、１１２：第２耐エッチング層下層
１４、４４、７４、１１４：上部電極
１６、４６、７６、１１６：第２耐エッチング層上層
２４、５４、８４、 ：封止膜
Claims (3)
- 半導体基板上に形成されたダイアフラムを持ち、感圧容量部の容量変化によって圧力を検出するための半導体装置であり、
そのダイアフラムに埋設されている上部電極が、ダイアフラムで画定されるとともに平面視したときに円形状の圧力基準室の広がりよりも同心円状に広範囲に広がっており、その上部電極の外縁形状が円形状であり、
上部電極には、圧力基準室の上方を延びる部分と圧力基準室の側方を延びる部分の間の段差が、圧力基準室の輪郭に沿って一巡して形成されており、
ダイアフラムの中央には、封止膜で封止されたエッチング用開口が形成されていることを特徴とするダイアフラム型半導体装置。 - 半導体基板の表面に所定領域に広がるとともに平面視したときに円形状のエッチング層を積層する工程と、
そのエッチング層の表面に耐エッチング層下層を積層する工程と、
その耐エッチング層下層の表面にエッチング層の広がりよりも同心円状に広がるとともに外縁形状が円形状の上部電極層を積層する工程と、
その上部電極層の表面に耐エッチング層上層を積層する工程と、
その耐エッチング層上層と下層にエッチング層に達する開口を形成する工程と、
その開口からエッチング層をエッチングする工程と、を備えており、
上部電極層を積層する工程では、エッチング層の上方を延びる部分とエッチング層の側方を延びる部分の間の段差がエッチング層の輪郭に沿って一巡して上部電極層に形成され、
開口を形成する工程では、開口が、耐エッチング層下層と上部電極層と耐エッチング層上層で構成されるダイアフラムの中央に形成される、ダイアフラム型半導体装置を製造する方法。 - 請求項１に記載のダイアフラム型半導体装置であり、前記半導体基板には、前記感圧容量部と並列して、圧力に対して静電容量が変化しない基準容量部が形成されているダイアフラム型半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001144884A JP4773630B2 (ja) | 2001-05-15 | 2001-05-15 | ダイアフラム型半導体装置とその製造方法 |
| US10/142,162 US6802222B2 (en) | 2001-05-15 | 2002-05-10 | Diaphragm-type semiconductor device and method for manufacturing diaphragm-type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001144884A JP4773630B2 (ja) | 2001-05-15 | 2001-05-15 | ダイアフラム型半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002340715A JP2002340715A (ja) | 2002-11-27 |
| JP4773630B2 true JP4773630B2 (ja) | 2011-09-14 |
Family
ID=18990777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001144884A Expired - Fee Related JP4773630B2 (ja) | 2001-05-15 | 2001-05-15 | ダイアフラム型半導体装置とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6802222B2 (ja) |
| JP (1) | JP4773630B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3778128B2 (ja) * | 2002-05-14 | 2006-05-24 | 株式会社デンソー | メンブレンを有する半導体装置の製造方法 |
| US7921728B2 (en) * | 2003-04-09 | 2011-04-12 | YPoint Capital, Inc | Flexible apparatus and method to enhance capacitive force sensing |
| KR20050075659A (ko) * | 2004-01-17 | 2005-07-21 | 삼성전자주식회사 | 디지털 출력을 갖는 압력센서, 그 제조방법 및 그 센싱방법 |
| JP2005262686A (ja) * | 2004-03-18 | 2005-09-29 | Ricoh Co Ltd | アクチュエータ、液滴吐出ヘッド、インクカートリッジ、インクジェット記録装置、マイクロポンプ、光変調デバイス、基板 |
| JP4585426B2 (ja) * | 2005-10-31 | 2010-11-24 | アルプス電気株式会社 | 静電容量型圧力センサ |
| US7775130B2 (en) * | 2006-10-26 | 2010-08-17 | Load Star Sensors, Inc | Capacitive sensor based inventory control |
| JP2008212084A (ja) * | 2007-03-06 | 2008-09-18 | Kao Corp | アルカリプロテアーゼ |
| US8240217B2 (en) * | 2007-10-15 | 2012-08-14 | Kavlico Corporation | Diaphragm isolation forming through subtractive etching |
| KR101541906B1 (ko) * | 2007-11-07 | 2015-08-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 미소 전기기계식 장치 및 그 제작 방법 |
| JP5396335B2 (ja) | 2009-05-28 | 2014-01-22 | 株式会社半導体エネルギー研究所 | タッチパネル |
| JP5778914B2 (ja) * | 2010-11-04 | 2015-09-16 | キヤノン株式会社 | 電気機械変換装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0750789B2 (ja) * | 1986-07-18 | 1995-05-31 | 日産自動車株式会社 | 半導体圧力変換装置の製造方法 |
| US5431057A (en) | 1990-02-12 | 1995-07-11 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Integratable capacitative pressure sensor |
| DE4042336A1 (de) | 1990-02-12 | 1991-08-14 | Fraunhofer Ges Forschung | Drucksensoranordnung mit einem drucksensor und einem referenzelement |
| US5332469A (en) * | 1992-11-12 | 1994-07-26 | Ford Motor Company | Capacitive surface micromachined differential pressure sensor |
| US5369544A (en) * | 1993-04-05 | 1994-11-29 | Ford Motor Company | Silicon-on-insulator capacitive surface micromachined absolute pressure sensor |
| JPH09257618A (ja) * | 1996-03-26 | 1997-10-03 | Toyota Central Res & Dev Lab Inc | 静電容量型圧力センサおよびその製造方法 |
| US5672808A (en) * | 1996-06-11 | 1997-09-30 | Moore Products Co. | Transducer having redundant pressure sensors |
| JP4124867B2 (ja) * | 1998-07-14 | 2008-07-23 | 松下電器産業株式会社 | 変換装置 |
| JP3362714B2 (ja) * | 1998-11-16 | 2003-01-07 | 株式会社豊田中央研究所 | 静電容量型圧力センサおよびその製造方法 |
-
2001
- 2001-05-15 JP JP2001144884A patent/JP4773630B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-10 US US10/142,162 patent/US6802222B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020171114A1 (en) | 2002-11-21 |
| US6802222B2 (en) | 2004-10-12 |
| JP2002340715A (ja) | 2002-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6298216B2 (ja) | 容量性圧力センサ用の懸架メンブレン | |
| US6640643B2 (en) | Capacitive pressure sensor with multiple capacitive portions | |
| KR100899482B1 (ko) | 실리콘 마이크 및 그의 제조 방법 | |
| US20110215672A1 (en) | Mems device | |
| JP5649474B2 (ja) | 静電容量型圧力センサおよび静電容量型圧力センサの製造方法 | |
| JP4773630B2 (ja) | ダイアフラム型半導体装置とその製造方法 | |
| JP5868202B2 (ja) | 静電容量型圧力センサおよびその製造方法 | |
| KR20190028874A (ko) | 멤스 마이크로폰 및 이의 제조 방법 | |
| KR20120015845A (ko) | 정전용량형 압력센서 및 그의 제조방법 | |
| JP4586239B2 (ja) | 静電容量型半導体センサおよびその製造方法 | |
| JP4518738B2 (ja) | 加速度センサ | |
| EP2796844B1 (en) | Mems capacitive pressure sensor | |
| US11840445B2 (en) | MEMS sensor including a diaphragm and method for manufacturing a MEMS sensor | |
| JP2009265041A (ja) | 静電容量型圧力センサ | |
| JP2008244752A (ja) | 静電型圧力変換器 | |
| CN111559734B (zh) | 一种多频cmut器件的制造方法及多频cmut器件 | |
| JP2006200980A (ja) | 静電容量型圧力センサおよび静電容量型アクチュエータ | |
| JP2002176183A (ja) | マイクロメカニカルな膜およびその製造方法 | |
| JP2005337956A (ja) | 物理量センサとその製法 | |
| JP7157019B2 (ja) | 圧力センサ | |
| JP2007324566A (ja) | 半導体歪みゲージ及びその製造方法 | |
| JP2011102775A (ja) | 半導体圧力センサおよびその製造方法 | |
| JP4250387B2 (ja) | 変換器およびその製造方法 | |
| JP6882850B2 (ja) | 応力センサ | |
| JP6874943B2 (ja) | Ｍｅｍｓ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090714 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090811 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20091105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091111 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091111 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100107 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100305 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110525 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110624 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |