KR20090036944A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20090036944A
KR20090036944A KR1020070102256A KR20070102256A KR20090036944A KR 20090036944 A KR20090036944 A KR 20090036944A KR 1020070102256 A KR1020070102256 A KR 1020070102256A KR 20070102256 A KR20070102256 A KR 20070102256A KR 20090036944 A KR20090036944 A KR 20090036944A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor package
encapsulation
semiconductor chip
semiconductor
Prior art date
Application number
KR1020070102256A
Other languages
English (en)
Inventor
남종현
조일환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070102256A priority Critical patent/KR20090036944A/ko
Publication of KR20090036944A publication Critical patent/KR20090036944A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명에 따른 반도체 패키지는, 반도체 칩을 덮도록 기판 상면에 봉지부가 형성된 반도체 패키지에 있어서, 상기 봉지부는 상기 반도체 칩 및 이에 인접한 기판 상면 부분을 덮도록 형성된 제1봉지부와, 상기 제1봉지부의 외측면으로부터 상기 기판 가장자리까지를 덮도록 형성된 제2봉지부로 구성된다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것으로, 보다 자세하게는, 기판과 봉지부간의 열 팽창 계수 차이를 감소시켜 기판의 휨 현상을 방지한 반도체 패키지에 관한 것이다.
웨이퍼(Wafer) 한 장에는 동일한 전기회로가 인쇄된 반도체 칩이 수백 개에서 혹은 수천 개가 구비된다. 그러나, 상기와 같은 반도체 칩 자체만으로는 외부로부터 전기를 공급 받아 전기신호를 전달해 주거나 전달받을 수 없으며, 또한, 상기 반도체 칩은 미세한 회로를 담고 있어 외부충격에 쉽게 손상될 수도 있다. 따라서, 상기와 같은 반도체 칩에 전기적인 연결을 해 주고, 외부의 충격에 견디도록, 밀봉 포장하여 물리적인 기능과 형상을 갖게 해주는 것이 반도체 패키지이다.
한편, 반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장 후의 기계적, 전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
상기 패키지의 소형화를 이룬 한 예로서, 볼 그리드 어레이(Ball Grid Array : 이하 BGA) 패키지를 들 수 있다. 상기 BGA 패키지는 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하며, 특히, 외부와의 전기적 접속 수단, 즉, 인쇄회로기판(Printed Circuit Board : 이하, PCB)에의 실장 수단으로서, 솔더 볼이 구비됨에 따라 실장 면적이 감소되고 있는 추세에 매우 유리하게 적용할 수 있다는 잇점이 있다.
통상적으로, 반도체 패키지는 금속재 등으로 만들어진 리드프레임, 소정의 회로경로가 집약된 수지계열의 인쇄회로기판 또는 회로필름 등과 같이 각종 자재(기판)를 이용하여 여러 가지 구조로 제조되는 바, 최근에는 단위 시간당 생산성을 증대시키고자 매트릭스(Matrix) 배열 구조의 반도체 칩 부착 영역을 갖는 인쇄회로기판을 이용하여, 반도체 칩 부착 공정, 와이어 본딩 공정, 몰딩 공정 등을 거치게 한 다음, 낱개로 소잉 내지 싱글레이션 공정 등을 거치게 하여 한번에 많은 반도체 패키지를 제조하는 추세에 있다.
대개, 상기와 같은 반도체 패키지는 기판에 반도체 칩을 부착하는 공정과, 반도체 칩과 기판 간의 전기적 신호를 위한 와이어 본딩 공정, 반도체 칩과 와이어 등을 EMC(Epoxy Molding Compound)와 같은 봉지제로 감싸는 몰딩 공정 및 솔더 볼과 같은 인출 단자 부착 공정 등을 필수적으로 거쳐 제조된다.
그러나, 자세하게 도시하고 설명하지는 않았지만, 상기와 같은 공정을 거쳐 수행되는 반도체 패키지는 몰딩 공정 후, 도 1에 도시된 바와 같이 상기 EMC와 같은 봉지제(104)로 몰딩된 부분과 기판(102)과의 열 팽창 계수 차이에 의해서 기 판(102)이 상측 또는 하측 방향으로 휘는(Warpage) 현상이 발생하게 된다.
따라서, 상기와 같은 기판의 휨 현상은 기판에 부착된 솔더 볼과 같은 외부 접속 단자에까지 그 영향을 미쳐 모듈 기판에 반도체 패키지 실장시 그의 신뢰성을 저하시키게 된다.
본 발명은, 기판의 휨(Warpage) 현상을 방지한 반도체 패키지를 제공한다.
또한, 본 발명은 기판의 휨 현상을 방지하여 모듈 기판에 반도체 패키지 실장시 신뢰성 저하를 방지한 반도체 패키지를 제공한다.
본 발명에 따른 반도체 패키지는, 반도체 칩을 덮도록 기판 상면에 봉지부가 형성된 반도체 패키지에 있어서, 상기 봉지부는 상기 반도체 칩 및 이에 인접한 기판 상면 부분을 덮도록 형성된 제1봉지부; 및 상기 제1봉지부의 외측면으로부터 상기 기판 가장자리까지를 덮도록 형성된 제2봉지부;로 구성된다.
상기 제1 및 제2봉지부 상에 형성된 제3봉지부를 더 포함한다.
상기 제2 및 제3봉지부는 금형에 의해 형성되어 부착된다.
상기 금형은 사각틀로 이루어진다.
상기 제1, 제2 및 제3봉지부 각각의 사이에 개재되어 상기 각 봉지부 간을 연결시키는 접착제를 더 포함한다.
상기 기판 하면에 부착된 외부 접속 단자를 더 포함한다.
상기 외부 접속 단자는 솔더 볼로 이루어진다.
따라서, 본 발명은 상기와 같이 추가로 형성된 봉지부에 의해 봉지제로 몰딩된 부분과 기판 간의 열 팽창 계수 차이를 감소시킬 수 있으므로, 상기 봉지제로 몰딩된 부분과 기판 간의 열 팽창 계수의 차이에 기인한 기판의 휨(Warpage) 현상을 방지할 수 있다.
또한, 본 발명은 상기와 같은 기판의 휨 현상을 방지함으로써, 모듈 기판에 반도체 패키지 실장시 그의 신뢰성을 향상시킬 수 있다.
본 발명은 반도체 패키지 형성시 반도체 칩을 덮도록 기판 상면에 봉지부를 형성함에 있어서, 상기 반도체 칩 및 이에 인접한 기판 상면의 일부분만을 덮도록 제1봉지부를 형성시키고, 상기 제1봉지부의 외측면으로부터 상기 기판 가장자리까지를 덮도록 제2봉지부를 형성시킨다.
또한, 선택적으로 상기 제1 및 제2봉지부 상면에 제3봉지부를 더 형성시킨다.
이렇게 하면, 반도체 칩만을 덮도록 기판 상면에 봉지부를 형성하여 구성하는 종래의 반도체 패키지와 달리, 상기와 같이 반도체 칩에 인접한 기판의 나머지 부분을 포함한 기판의 가장자리까지 덮도록 봉지부를 형성함으로써, 상기 추가로 형성된 봉지부에 의해 봉지제로 몰딩된 부분과 기판 간의 열 팽창 계수 차이를 감소시켜, 상기 봉지제로 몰딩된 부분과 기판 간의 열 팽창 계수 차이에 기인한 기판 의 휨(Warpage) 현상을 방지할 수 있다.
따라서, 상기와 같이 봉지제로 몰딩된 부분과 기판과의 열 팽창 계수 차이에 기인한 기판의 휨 현상을 방지함으로써, 모듈 기판에 상기와 같은 반도체 패키지 실장시 그의 신뢰성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 반도체 패키지를 도시한 단면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이, 본 발명의 실시예에 따른 반도체 패키지(200)는, 다수의 회로 패턴(도시안됨)을 구비한 기판(202) 상에 다수의 본딩패드(도시안됨)를 구비한 반도체 칩(201)이 접착제(도시안됨)를 매개로 하여 페이스-업(Face-Up) 타입으로 부착되며, 상기 반도체 칩(201)의 본딩패드와 기판(202)의 전극단자(도시안됨) 간이 본딩와이어(203)에 의해 전기적으로 연결된다.
상기 반도체 칩(201)과 본딩와이어(203)를 포함하는 기판(202)의 상면이 외부의 스트레스로부터 보호하기 위해 EMC(Epoxy Molding Compound)와 같은 봉지제로 밀봉되어 봉지부(209)가 형성되며, 상기 기판(202)의 하면에는 실장수단으로서 솔더 볼과 같은 다수의 외부 접속 단자(206)가 형성된다.
이때, 상기 반도체 칩(201)과 본딩와이어(203)를 밀봉하는 봉지부(209)는 상기 반도체 칩(201)과 본딩와이어(203) 및 이에 인접한 기판(202)의 상면 일부분만을 덮도록 형성되는 제1봉지부(204)와, 상기 제1봉지부(204)의 외측면으로부터 상 기 기판(202) 가장자리까지를 덮도록 형성되는 제2봉지부(207)로 형성된다. 여기서, 상기 제2봉지부(207)는 접착제(205)를 매개로 하여 기판(202)에 부착된다.
상기 제2봉지부(207)는 사각틀과 같은 형상으로 이루어진 금형에 의해 먼저 소망하는 형상으로 형성된 후, 부착된다.
전술한 바와 같이, 본 발명은 반도체 칩을 밀봉하는 봉지부 외에, 상기 반도체 칩에 인접한 기판의 나머지 부분을 포함한 기판의 가장자리까지 봉지부를 추가적으로 형성함으로써, 상기 추가로 형성된 봉지부에 의해 봉지제로 몰딩된 부분과 기판 간의 열 팽창 계수 차이를 감소시킬 수 있으므로, 상기 봉지제로 몰딩된 부분과 기판 간의 열 팽창 계수 차이에 기인하여 기판이 상측 또는 하측 방향으로 휘는(Warpage) 현상이 발생하는 것을 방지할 수 있다.
따라서, 상기와 같은 기판의 휨 현상을 방지함으로써, 모듈 기판에 반도체 패키지 실장시 신뢰성을 향상시킬 수 있다.
한편, 기판의 휨(Warpage) 정도에 따라, 상기와 같은 제2봉지부 외에 추가적으로 봉지부를 형성시켜 본 발명의 실시예를 적용할 수 있다.
즉, 도 3에 도시된 바와 같이, 제1 및 제2봉지부(304, 307) 상면에 제3봉지부(308)가 형성됨으로써, 본 발명의 실시예에서와 동일한 효과를 얻을 수 있음은 물론, 상기와 같은 제3봉지부(308)에 의해 봉지제(304, 307, 308)로 몰딩된 부분과 기판(302) 간의 열 팽창 계수 차이를 더욱 감소시킬 수 있어, 그 효과를 더욱 향상시킬 수 있다. 상기 제3봉지부(308)는 접착제(305)를 매개로 하여 부착된다.
상기 제3봉지부(308)은 사각틀과 같은 형상으로 이루어진 금형에 의해 먼저 소망하는 형상으로 형성된 후, 부착된다.
나머지 구성 요소는 본 발명의 실시예에서와 동일하며 여기서는 그 설명은 생략하도록 한다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 종래 기술에 따른 반도체 패키지를 도시한 단면도.
도 2는 본 발명의 실시예에 따른 반도체 패키지를 도시한 단면도.
도 3은 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도.

Claims (7)

  1. 반도체 칩을 덮도록 기판 상면에 봉지부가 형성된 반도체 패키지에 있어서,
    상기 봉지부는 상기 반도체 칩 및 이에 인접한 기판 상면 부분을 덮도록 형성된 제1봉지부; 및
    상기 제1봉지부의 외측면으로부터 상기 기판 가장자리까지를 덮도록 형성된 제2봉지부;
    로 구성된 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 제1 및 제2봉지부 상에 형성된 제3봉지부를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제2 및 제3봉지부는 금형에 의해 형성되어 부착되는 것을 특징으로 하는 반도체 패키지.
  4. 제 3 항에 있어서,
    상기 금형은 사각틀로 이루어진 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제1, 제2 및 제3봉지부 각각의 사이에 개재되어 상기 각 봉지부 간을 연결시키는 접착제를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 기판 하면에 부착된 외부 접속 단자를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 제 6 항에 있어서,
    상기 외부 접속 단자는 솔더 볼로 이루어진 것을 특징으로 하는 반도체 패키지.
KR1020070102256A 2007-10-10 2007-10-10 반도체 패키지 KR20090036944A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070102256A KR20090036944A (ko) 2007-10-10 2007-10-10 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070102256A KR20090036944A (ko) 2007-10-10 2007-10-10 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20090036944A true KR20090036944A (ko) 2009-04-15

Family

ID=40761773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070102256A KR20090036944A (ko) 2007-10-10 2007-10-10 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20090036944A (ko)

Similar Documents

Publication Publication Date Title
US7902650B2 (en) Semiconductor package and method for manufacturing the same
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR20030018642A (ko) 스택 칩 모듈
US20070052082A1 (en) Multi-chip package structure
US6825064B2 (en) Multi-chip semiconductor package and fabrication method thereof
US7573125B2 (en) Methods for reducing stress in microelectronic devices and microelectronic devices formed using such methods
US6897566B2 (en) Encapsulated semiconductor package free of chip carrier
US6879030B2 (en) Strengthened window-type semiconductor package
KR100871379B1 (ko) 반도체 패키지의 제조방법
KR20090036944A (ko) 반도체 패키지
KR100800159B1 (ko) 반도체 패키지 및 그 제조방법
KR100924543B1 (ko) 반도체 패키지의 제조 방법
KR20090009137U (ko) 인쇄회로기판
KR20010068781A (ko) 반도체 칩 패키지
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
US20120241954A1 (en) Unpackaged and packaged IC stacked in a system-in-package module
KR20070080325A (ko) 돌출형 수지 봉합부를 갖는 반도체 프레임
KR101708870B1 (ko) 적층형 반도체 패키지 및 이의 제조방법
KR100772107B1 (ko) 볼 그리드 어레이 패키지
KR20100078957A (ko) 반도체 모듈
KR20070032468A (ko) 패드 재배열에 의한 반도체 패키지 및 그 제조방법
KR20100051340A (ko) 반도체 패키지
KR20090098074A (ko) 스택 패키지의 제조방법
KR20090103510A (ko) 반도체 패키지
KR20080029274A (ko) Ｔｓｏｐ 타입 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid