KR20090028125A - 갭 필용 박막 형성 방법 - Google Patents

갭 필용 박막 형성 방법 Download PDF

Info

Publication number
KR20090028125A
KR20090028125A KR1020070093456A KR20070093456A KR20090028125A KR 20090028125 A KR20090028125 A KR 20090028125A KR 1020070093456 A KR1020070093456 A KR 1020070093456A KR 20070093456 A KR20070093456 A KR 20070093456A KR 20090028125 A KR20090028125 A KR 20090028125A
Authority
KR
South Korea
Prior art keywords
gas
etching
thin film
deposition
gap
Prior art date
Application number
KR1020070093456A
Other languages
English (en)
Inventor
강대봉
이대우
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020070093456A priority Critical patent/KR20090028125A/ko
Publication of KR20090028125A publication Critical patent/KR20090028125A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 갭 필용 박막 형성 방법에 관한 것으로, 반응 공간 내에 갭이 형성된 반도체 기판을 위치시키는 단계와, 상기 반응 공간에 플라즈마를 발생시키는 단계 및 상기 플라즈마에 의해 활성화된 증착 가스를 이용하여 박막을 증착하는 증착 공정과, 상기 플라즈마에 의해 활성화된 식각 가스를 이용하여 증착된 박막의 일부를 식각하는 식각 공정을 복수번 순차적으로 진행하여 상기 갭을 매립하되, 상기 복수의 식각 공정 중 적어도 한번 이상 상기 식각 가스와 함께 제어 가스를 제공하는 단계를 포함하는 갭 필용 박막 형성 방법을 제공한다. 이를 통해 갭 상측 영역의 클리핑 현상을 억제하고, 갭 필의 균일도를 향상시킬 수 있다.
갭, 매립, 트랜치, 클리핑, 증착 가스, 식각 가스

Description

갭 필용 박막 형성 방법{Method for manufacturing thin film for gap-fill}
본 발명은 갭 필용 박막 형성 방법에 관한 것으로, 반도체 소자의 제조 공정중 공간 매립(즉, 갭 필; Gap fill)을 위한 박막 증착 방법에 관한 것으로, 특히 소자 분리막 형성시 트랜치의 매립 방법에 관한 것이다.
종래의 반도체 소자에서 사용하는 소자 분리막은 소자간을 전기적으로 분리하는 역할을 한다. 이를 위해 반도체 기판에 트랜치(Trench)를 형성하고, 상기 트랜치를 절연성 물질막으로 매립하여 소자 분리막을 제작하였다.
이때, 트랜치를 절연성 물질로 제작하기 위해서는 HDP-CVD(high density plasma chemical vapor deposition) 공정을 이용하였다. 기존의 HDP-CVD 공정을 수행할 경우 공정 챔버내에서 증착과 식각이 동시에 발생되어 트랜치 내부를 절연성 물질로 채우게 된다. 하지만, 최근에는 반도체 소자의 디자인 룰이 60nm 이하로 좁아짐으로 인해 트랜치의 종횡비가 커지고, 트랜치의 입구가 좁아지게 되었다. 이로 인해 기존의 증착과 식각을 동시에 수행하는 HDP-CVD 공정으로는 초미세화된 소자 선폭을 갖는 패턴의 트랜치(또는 갭)를 메우는 데는 한계가 있다.
또한, 종래의 증착과 식각을 동시에 수행하는 HDP-CVD 공정으로 트랜치 내부를 매립하는 경우, 트랜치의 입구 영역 즉, 트랜치 상측 에지 영역에서는 박막이 증착되는 것보다 트랜치의 표면 영역이 과다하게 식각되는 클리핑(Clipping) 현상이 발생한다. 클리핑 현상은 HDP-CVD 공정에서의 식각 기여도가 증대될수록 쉽게 발생된다. 이와 같은 클리핑 현상으로 인해 갭필을 위해 증착되는 절연막의 균일도를 유지하기 힘들고, 불균일한 갭필로 인하여 공정 마진의 확보가 어려운 문제가 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 단일 챔버 내에서 증착과 식각 공정을 분리시켜 진행하고, 일부의 식각 공정시 SixHx 가스를 첨가하여 갭 상측 영역의 클리핑 현상을 억제하고, 갭 필의 균일도를 향상시킬 수 있는 갭 필용 박막 형성 방법을 제공한다.
본 발명에 따른 반응 공간 내에 갭이 형성된 반도체 기판을 위치시키는 단계와, 상기 반응 공간에 플라즈마를 발생시키는 단계 및 상기 플라즈마에 의해 활성화된 증착 가스를 이용하여 박막을 증착하는 증착 공정과, 상기 플라즈마에 의해 활성화된 식각 가스를 이용하여 증착된 박막의 일부를 식각하는 식각 공정을 복수번 순차적으로 진행하여 상기 갭을 매립하되, 상기 복수의 식각 공정 중 적어도 한번 이상 상기 식각 가스와 함께 제어 가스를 제공하는 단계를 포함하는 갭 필용 박막 형성 방법을 제공한다.
상기 증착 가스와 상기 제어 가스가 동일 원소를 포함하는 것이 효과적이다.
상기 동일 원소는 Si인 것이 바람직하다.
상기 증착 가스는 Si가 포함된 가스와 O2 가스를 포함하고, 상기 식각 가스는 F 원소를 포함하는 가스를 포함하고, 상기 제어 가스는 Si가 포함된 가스를 포 함하는 것이 바람직하다.
식각 공정시 상기 제어 가스와, 상기 식각 가스와, O2 가스가 제공되는 것이 효과적이다. 이때, 상기 제어 가스 유량보다 상기 식각 가스의 유량이 2 내지 10배 많고, 상기 제어 가스 유량 보다 상기 O2 가스의 유량이 0.5배 내지 2배 많은 것이 바람직하다.
상기 제어 가스가 제공되는 상기 식각 공정은 복수의 식각 공정 중 일정 회수마다 반복되는 것이 효과적이다.
또한, 본 발명에 따른 반응 공간 내에 갭이 형성된 반도체 기판을 위치시키는 단계와, 상기 반응 공간에 플라즈마를 발생시키는 단계 및 상기 반응 공간에 증착 가스를 공급하여 박막을 증착하는 증착 공정과, 증착된 상기 박막의 일부를 식각하는 식각 공정을 순차적으로 복수번 진행하여 상기 갭을 매립하는 단계를 포함하고, 상기 식각 공정은, 상기 식각 가스를 공급하는 단계 및 제어 가스를 공급하는 단계를 포함하는 갭 필 방법을 제공한다.
상기 증착 가스와 상기 제어 가스가 동일 원소를 포함하는 것이 바람직하다.
상기 증착 가스는 Si가 포함된 가스와 O2 가스를 포함하고, 상기 식각 가스는 F 원소를 포함하는 가스를 포함하고, 상기 제어 가스는 Si가 포함된 가스를 포함하는 것이 효과적이다.
상기 제어 가스 유량보다 상기 식각 가스의 유량이 2 내지 10배 많은 것이 효과적이다. 상기 식각 공정시 O2 가스가 더 공급되고, 상기 제어 가스 유량보다 상 기 O2 가스의 유량이 0.5배 내지 2배 많은 것이 효과적이다.
반응 공간을 갖는 챔버와, 기판이 안치되는 기판 안치 수단과, 상기 반응 공간에 플라즈마를 발생시키는 플라즈마 생성 수단 및 상기 반응 공간에 증착 가스 및 식각 가스를 복수번 순차적으로 제공하고, 상기 복수의 식각 가스 제공시 적어도 한번 이상 상기 식각 가스와 함께 제어 가스를 제공하는 가스 공급 수단을 포함하는 갭 필용 박막 형성 장치를 제공한다.
상기 제어 가스는 Si 원소가 포함된 가스를 포함하는 것이 바람직하다.
상술한 바와 같이 본 발명은 단일 챔버 내에서 증착 공정과 식각 공정을 복수번 순착적으로 진행하되, 적어도 한번의 식각 공정시 SixHx 가스를 첨가하여 갭 상측 영역의 클리핑 현상을 억제하고, 갭 필의 균일도를 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 갭 필용 박막 증착 장비의 단면도이다.
도 2는 일 실시예에 따른 갭 필용 박막 증착 방법의 공정 흐름을 설명하기 위한 도면이다.도 3 내지 도 6은 일 실시예에 따른 갭 필용 박막 증착 방법을 설명하기 위한 도면이다.
도 1을 참조하면, 본 실시예에 따른 갭 필용 박막 증착 장비는 증착 공정과 식각 공정을 순차적으로 수행할 수 있다. 갭 필용 박막 증착 장비는 반응 공간을 갖는 챔버(100)와 상기 반응 공간 내측에 마련되어 기판(10)이 안치되는 기판 안치 수단(110)과, 상기 반응 공간에 증착 가스와 식각 가스를 공급하는 가스 공급 수단(120)과, 상기 반응 공간에 플라즈마를 발생시키는 플라즈마 생성 수단(130)을 포함한다. 그리고, 챔버(100) 내부의 가스를 배기하는 배기 수단(140)을 더 포함한다.
또한, 그리고, 도시되지 않았지만, 챔버(100)의 일측에는 기판(10)이 출입하는 출입구가 마련되고, 챔버(100) 내부 및 기판(10)의 온도를 조절하는 온도 조절 수단을 더 구비할 수 있다.
상술한 챔버(100)는 도시되지 않았지만, 챔버 몸체와 챔버 몸체를 덮는 챔버 리드를 포함한다. 챔버 몸체 내에는 기판 안치 수단(110)과 가스 공급 수단(120)이 위치한다. 그리고, 챔버 리드 외측에는 플라즈마 생성 수단(130)이 마련된다. 챔버 리드는 도 1에 도시된 바와 같이 돔 형상을 제작되는 것이 바람직하다. 상기 돔 형상의 챔버 리드 외측에 플라즈마 생성 수단(130)용 안테나(131)가 위치하는 것이 효과적이다.
상술한 기판 안치 수단(110)은 챔버(100) 내측으로 인입되는 기판(10)을 안치한다. 도 1에서는 하나의 기판(10)이 기판 안치 수단(110)에 안치되었다. 이에 한정되지 않고, 복수의 기판이 기판 안치 수단(110) 상에 안치될 수 있다. 이러한 기판 안치 수단(110)으로 정전척 또는 진공척을 사용할 수 있다. 기판 안치 수단(110)을 승강 또는 회전시키는 구동부를 더 포함할 수 있다. 그리고, 기판 안치 수단(110)은 기판(10)의 인입 및 인출을 돕기 위한 리프트 핀을 더 구비한다. 그리고, 기판 안치 수단(110) 내에 온도를 조절하기 위한 별도의 수단이 마련될 수도 있다.
상술한 가스 공급 수단(120)은 챔버(100) 내측에 배치된 가스 분사부(121)와, 가스 분사부(121)에 증착 가스를 제공하는 제 1 가스 공급부(122)와, 가스 분사부(121)에 식각 가스를 제공하는 제 2 가스 공급부(123)를 포함한다. 그리고, 가스 분사부(121)에 SixHx 가스(즉, 제어 가스)를 제공하는 제 3 가스 공급부(124)를 더 포함할 수 있다. 본 실시예에서는 상기 증착 가스와 제어 가스는 동일 원소를 포함하는 것이 바람직하다. 이때, 상기 원소는 실리콘(Si)인 것이 효과적이다. 그리고, 제어 가스로 증착 가스를 사용하는 것이 가능하다.
여기서, 가스 분사부(121)는 챔버(100) 내의 하측 영역에서 상측 영역으로 연장되고, 그 분사구가 기판(10) 상측 영역에 마련된 형상으로 제작된다. 즉, 도 1에 도시된 바와 같이 가스 분사부(121)는 대략 '7'자 형상으로 제작된다.
상기 제 1 내지 제 3 가스 공급부(122, 123, 124)와 상기 가스 분사부(121) 사이에는 각기 밸브(125, 126, 127)가 마련된다.
본 실시예에서는 가스 공급 수단(120)을 통해 챔버(100)의 반응 공간에 증착 가스, 식각 가스 및 SixHx 가스 중 적어도 하나의 가스를 제공할 수 있다. 즉, 상기 밸브(125, 126, 127)의 개폐에 따라 다양한 종류의 가스가 가스 분사부(121)를 통해 챔버(100) 내부로 제공될 수 있다. 또한, 가스 공급 수단(120)은 증착 가스와 식각 가스를 순차적으로 제공하여 증착 공정과 식각 공정을 순차적으로 진행할 수도 있다. 상기의 제 3 가스 공급부(124)는 필요에 따라 생략 가능하다. 즉, SixHx 가스를 증착 가스로 사용할 경우 생략할 수 있다.
상술한 플라즈마 생성 수단(130)은 챔버(100) 외측면에 마련된 안테나(131)와, 상기 안테나(131)에 플라즈마 전원을 제공하는 제 1 전원부(132)와, 기판 안치 수단(110)에 플라즈마 전원을 제공하는 제 2 전원부(133)를 구비한다.
이와 같이 제 1 및 제 2 전원부(131, 132)를 통해 플라즈마 전원을 안테나(131)와 기판 안치 수단(110)에 제공하면 챔버(100) 내측의 반응 공간에 플라즈마가 발생한다. 그리고, 플라즈마가 발생된 반응 공간에 가스 공급 수단(120)을 통해 공정 가스를 제공하면 플라즈마에 의해 공정 가스가 활성화(플라즈마화)된다.
상술한 바와 같이 본 실시예의 박막 증착 장비는 도 2에 도시된 바와 같이 활성화된 공정 가스를 이용하여 증착과 식각을 번갈아 수행하고, 적어도 한번의 식각 공정시 SixHx 가스를 함께 제공하여 반도체 기판상에 형성된 갭(gap; 예를 들어 홈, 홀 또는 트랜치)을 매립하는 박막을 증착한다.
도 2에 도시된 바와 같이 증착 가스를 이용하여 절연성막을 갭이 형성된 전면에 형성하는 증착 공정을 수행한다. 이어서, 식각 가스를 이용하여 식각을 수행하여 절연성막의 일부를 제거하는 식각 공정을 수행한다. 상기의 증착 공정과 식각 공정을 복수번 반복하여 수행한다. 도 2에서는 갭 필용 절연성막 제조를 위해, 갭필용 절연성막 증착 시간 동간 6번의 증착 공정과 6번의 식각 공정을 수행한다. 이때, 상기 증착 공정과 식각 공정의 말미에는 증착 가스와 식각 가스를 배기하는 것이 바람직하다. 물론 증착 공정과 식각 공정의 사이에 별도의 배기 공정이 마련될 수도 있다. 그리고, 본 실시예의 증착 장비는 배기 수단을 이용하여 계속적인 배기를 수행한다. 따라서, 별도의 배기 단계를 두지 않을 수도 있다. 즉, 배기 공정이 증착 공정과 식각 공정과 동시에 수행될 수 있다.
또한, 본 실시예에서는 식각 공정 중 적어도 한번 이상 식각 가스와 함께 SixHx 가스(제어 가스)를 제공한다. 제어 가스로 증착 가스를 사용한다. 도면에 도시된 바와 같이 2번째 식각 공정과 5번째 식각 공정시 SixHx 가스를 함께 제공하였다. 물론 본 실시예에서는 상기 증착 공정과 식각 공정의 횟수는 이에 한정되지 않고, 6번보다 많을 수도 있고, 적을 수도 있다. 이는 매립하고자 하는 갭의 크기와, 장비의 증착율등과 같은 다양한 요소에 따라 변화될 수 있다. 그리고, 증착 공정의 횟수와 식각 공정의 횟수가 서로 다를 수 있다. 그리고, 식각 공정시 SixHx 가스를 함께 제공하는 경우는 필요에 따라 다양하게 선택할 수 있다. 즉, 모든 식각 공정시 SixHx 가스를 함께 제공할 수 있고, 일정 식각 공정 횟수 마다 SixHx 가스를 함께 제공할 수도 있다. 또한, 초기에는 증착 공정과 SixHx 가스를 함께 제공하는 식각 공정을 번갈아 수행하고, 후반부(일정 두께의 갭 필용 절연성막 증착 후)에는 증착 공정과 식각 공정을 번갈아 수행할 수도 있다.
또한, 도 2에서는 일 증착 공정과 일 식각 공정의 공정 시간이 유사함을 도시하였다. 그러나 이에 한정되지 않고, 증착 공정의 시간이 식각 공정의 시간 보다 더 길 수도 있다. 물론 반대의 경우도 가능하다.
이와 같이 단일 장비를 이용하여 복수의 증착 공정과 식각 공정을 순차적으로 수행하고, 복수의 식각 공정 중 적어도 한번 이상 SixHx 가스를 함께 제공하는 식각을 수행하여 높은 종횡비를 갖는 갭을 절연성 박막으로 매립할 수 있고, 갭 상측 영역의 클리핑 발생을 방지할 수 있다.
하기에서는 도면을 참조하여 본 실시예에 따른 박막 증착 장비를 이용한 HDP-CVD공정을 통해 갭을 매립하는 방법을 자세히 설명한다. 여기서, 상기 갭으로 트랜치를 중심으로 설명한다.
도 3에 도시된 바와 같이 트랜치(11)가 형성된 반도체 기판(10)을 마련한다.
도 4에 도시된 바와 같이 증착 공정을 실시하여 기판의 전체 구조상에 제 1 HDP 산화막(12-1)을 형성한다. 이를 위해 먼저 플라즈마 생성 수단(130)을 통해 챔버(100)의 반응 공간에 플라즈마를 발생시킨다. 물론 이때, 챔버(100) 내부를 증착 공정 조건에 맞도록 온도와 내부 압력을 조절한다. 그리고, 플라즈마가 발생된 챔버(100)의 반응 공간에 가스 공급 수단(120)을 통해 증착 가스를 분사한다. 이와 같이 분사된 증착 가스는 플라즈마에 의해 활성화된다. 활성화된 증착 가스에 의해 트랜치(11)가 형성된 기판(10)상에 제 1 HDP 산화막(12-1)이 형성된다. 이때, 트랜치(11)의 하부 바닥 영역에 제 1 HDP 산화막(12-1)가 증착된다. 여기서, 가스 공급 수단(120)을 통해 반응 공간에 제공되는 증착 가스로는 SiH4 가스와 O2 가스를 사용하는 것이 바람직하다. 이와 같은 증착 공정을 통해 제 1 HDP 산화막(12-1)를 목표로 하는 두께까지 증착한다.
도 5에 도시된 바와 같이 식각 공정을 실시하여 기판(10) 상의 제 1 HDP 산화막(12-1)의 일부를 제거한다. 이때, 도면에 도시된 바와 같이 트랜치(11)의 내측 영역보다 트랜치(11)의 상측 영역과 트랜치(11)와 트랜치(11) 사이의 기판(10) 상부 영역의 제 1 HDP 산화막(12-1)이 더욱 식각된다.
식각 공정을 진행하기 위해 먼저 본 실시예에서는 증착 가스의 공급을 차단한다. 이때, 챔버(10)의 반응 공간에는 계속적으로 플라즈마를 발생시켜 둔다. 이어서, 챔버(10)의 미반응 가스를 배기한다. 이후에 플라즈마가 발생된 챔버(10)의 반응 공간에 식각 가스를 분사한다. 식각 가스는 플라즈마에 의해 활성화되고, 활성화된 식각 가스에 의해 기판(10) 상에 형성된 제 1 HDP 산화막(12-1)의 일부가 제거된다. 이때, 식각 가스로 F 계열의 가스(즉, F 원소를 포함하는 가스)를 사용하는 것이 바람직하다. 본 실시예에서는 NF3 가스를 사용하는 것이 효과적이다. 물론 이에 한정되지 않고, 실리콘 산화막을 제거할 수 있는 다양한 종류의 식각 가스가 사용될 수 있다.
본 실시예에서는 상술한 증착 공정과 식각 공정을 반복하여 트랜치(11) 내부를 갭 필용 절연성막으로 매립할 수 있다. 즉, 도 6에 도시된 바와 같이 3번의 증착 공정을 통해 각기 제 1 내지 제 3 HDP 산화막(12-1, 12-2, 12-3)을 증착하고, 3번의 식각 공정을 통해 각기 제 1 내지 제 3 HDP 산화막(12-1, 12-2, 12-3)의 일부를 제거한다. 이를 통해 제 1 내지 제 3 HDP 산화막(12-1, 12-2, 12-3)으로 트랜치(11) 내부를 매립한다. 물론 이에 한정되지 않고, 이보다 더 많은 수의 HDP 산화막을 통해 트랜치(11) 내부를 매립할 수 있다.
그리고, 본 실시예에서는 식각 공정시 소량의 SixHx 가스를 함께 제공한다. 식각 공정시 제공되는 SixHx 가스는 식각 공정시 함께 제공되는 O2 가스와 반응하여 식각의 효율을 크게 낮추지 않는 범위 내에서 클래핑을 방지할 수 있다. 즉, 식각 공정시 증착용으로 사용되는 SixHx 가스를 소량 첨가하여 트랜치(11) 상측영역에서 발생하는 클래핑 현상을 감소시킬 수 있다.
여기서, 식각 공정시 제공되는 SixHx 가스의 유량과 NF3 가스 유량의 비는 NF3 가스 유량이 SixHx 가스 유량보다 2배 내지 10배 많은 것이 바람직하다. 그리고, O2 가스 유량은 SixHx 가스의 유량보다 0.5배 내지 2배 많은 것이 효과적이다. 이때, 식각 공정시 주입되는 SixHx 가스의 유량은 5 내지 250 sccm인 것이 바람직하다.
그리고, 상술한 증착 공정과 식각 공정은 100 내지 700도의 온도 범위와 0.5 내지 수십 mTorr의 압력 범위 내에서 수행되는 것이 바람직하다. 그리고, 기판(10) 상측에 위치하여 안테나(131)에는 1kW 내지 10kW의 전력이 인가되고, 기판(10)이 안치되는 기판 안치 수단(110)에는 0.2kW 내지 7kW의 전력이 인가되는 것이 바람직하다. 이는 300mm 기판(10)을 기준으로 한 것으로, 기판의 단위 면적당 RF 전력 수치를 고려할 경우, 기판의 크기가 300mm 보다 클 경우 더 큰 전력을 인가하고, 300mm 보다작을 경우 상대적으로 작은 전력을 인가하는 것이 바람직하다.
이와 같이 본 실시예에는 플라즈마를 통해 증착과 식각을 수행할 수 있는 단일 챔버를 이용하여 적어도 한번 이상 증착 공정과 식각 공정을 순차적으로 수행하여 트랜치 내부를 절연성 막으로 균일하게 매립할 수 있다. 또한, 적어도 한번의 식각 공정시 증착 공정시 사용하는 증착 가스(예를 들어, SixHx 가스)을 제공하여 트랜치 상측 영역에서 발생하는 클리핑 현상을 억제할 수 있다.
이와 같이 트랜치(11) 내부가 절연성막(12)으로 매립된 이후, 상기 절연성막(12)의 일부를 제거하여 활성 영역 외측에 소자 분리막을 형성한다.
물론 상술한 설명에 한정되지 않고, 상기 트랜치(11)를 자기 정렬에 의해 제작하는 경우 상기의 절연성막(12)으로 트랜치(11) 내부를 매립하고, 하드 마스크막 상측의 절연성막을 제거하여 소자 분리막을 제작할 수 있다.
상술한 설명은 소자간의 분리를 위한 소자 분리막 제작시 트랜치를 형성하고, 트랜치를 매립함을 중심으로 설명하였다. 하지만, 본 발명은 이에 한정되지 않고, 반도체 소자의 제조 공정시 소정의 갭(홈, 홀 및 트랜치 등)을 형성하고, 그 내부를 소정의 물질막으로 매립하는 경우에 모두 적용될 수 있다.
본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.
도 1은 본 발명의 일 실시예에 따른 갭 필용 박막 증착 장비의 단면도.
도 2는 일 실시예에 따른 갭 필용 박막 증착 방법의 공정 흐름을 설명하기 위한 도면.
도 3 내지 도 6은 일 실시예에 따른 갭 필용 박막 증착 방법을 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 11 : 트랜치
12 : 절연성막 100 : 챔버
110 : 기판 안치 수단 120 : 가스 분사
130 : 플라즈마 생성 수단 140 : 배기 수단

Claims (15)

  1. 반응 공간 내에 갭이 형성된 반도체 기판을 위치시키는 단계;
    상기 반응 공간에 플라즈마를 발생시키는 단계; 및
    상기 플라즈마에 의해 활성화된 증착 가스를 이용하여 박막을 증착하는 증착 공정과, 상기 플라즈마에 의해 활성화된 식각 가스를 이용하여 증착된 박막의 일부를 식각하는 식각 공정을 복수번 순차적으로 진행하여 상기 갭을 매립하되, 상기 복수의 식각 공정 중 적어도 한번 이상 상기 식각 가스와 함께 제어 가스를 제공하는 단계를 포함하는 갭 필용 박막 형성 방법.
  2. 청구항 1에 있어서,
    상기 증착 가스와 상기 제어 가스가 동일 원소를 포함하는 갭 필용 박막 형성 방법.
  3. 청구항 2에 있어서,
    상기 동일 원소는 Si인 갭 필용 박막 형성 방법.
  4. 청구항 1에 있어서,
    상기 증착 가스는 Si가 포함된 가스와 O2 가스를 포함하고, 상기 식각 가스 는 F 원소를 포함하는 가스를 포함하고, 상기 제어 가스는 Si가 포함된 가스를 포함하는 갭 필용 박막 형성 방법.
  5. 청구항 4에 있어서,
    식각 공정시 상기 제어 가스와, 상기 식각 가스와, O2 가스가 제공되는 갭 필용 박막 형성 방법.
  6. 청구항 5에 있어서,
    상기 제어 가스 유량보다 상기 식각 가스의 유량이 2 내지 10배 많은 갭 필용 박막 형성 방법.
  7. 청구항 5에 있어서,
    상기 제어 가스 유량보다 상기 O2 가스의 유량이 0.5배 내지 2배 많은 갭 필용 박막 형성 방법.
  8. 청구항 1에 있어서,
    상기 제어 가스가 제공되는 상기 식각 공정은 복수의 식각 공정 중 일정 회수마다 반복되는 갭 필용 박막 형성 방법.
  9. 반응 공간 내에 갭이 형성된 반도체 기판을 위치시키는 단계;
    상기 반응 공간에 플라즈마를 발생시키는 단계; 및
    상기 반응 공간에 증착 가스를 공급하여 박막을 증착하는 증착 공정과,
    증착된 상기 박막의 일부를 식각하는 식각 공정을 순차적으로 복수번 진행하여 상기 갭을 매립하는 단계를 포함하고,
    상기 식각 공정은,
    상기 식각 가스를 공급하는 단계; 및
    제어 가스를 공급하는 단계를 포함하는 갭 필 방법.
  10. 청구항 9에 있어서,
    상기 증착 가스와 상기 제어 가스가 동일 원소를 포함하는 갭 필 방법.
  11. 청구항 10에 있어서,
    상기 증착 가스는 Si가 포함된 가스와 O2 가스를 포함하고, 상기 식각 가스는 F 원소를 포함하는 가스를 포함하고, 상기 제어 가스는 Si가 포함된 가스를 포함하는 갭 필 방법.
  12. 청구항 9에 있어서,
    상기 제어 가스 유량보다 상기 식각 가스의 유량이 2 내지 10배 많은 갭 필 방법.
  13. 청구항 9에 있어서,
    상기 식각 공정시 O2 가스가 더 공급되고,
    상기 제어 가스 유량보다 상기 O2 가스의 유량이 0.5배 내지 2배 많은 갭 필 방법.
  14. 반응 공간을 갖는 챔버;
    기판이 안치되는 기판 안치 수단;
    상기 반응 공간에 플라즈마를 발생시키는 플라즈마 생성 수단; 및
    상기 반응 공간에 증착 가스 및 식각 가스를 복수번 순차적으로 제공하고,
    상기 복수의 식각 가스 제공시 적어도 한번 이상 상기 식각 가스와 함께 제어 가스를 제공하는 가스 공급 수단을 포함하는 갭 필용 박막 형성 장치.
  15. 청구항 14에 있어서,
    상기 제어 가스는 Si 원소가 포함된 가스를 포함하는 갭 필용 박막 형성 장치.
KR1020070093456A 2007-09-14 2007-09-14 갭 필용 박막 형성 방법 KR20090028125A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070093456A KR20090028125A (ko) 2007-09-14 2007-09-14 갭 필용 박막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070093456A KR20090028125A (ko) 2007-09-14 2007-09-14 갭 필용 박막 형성 방법

Publications (1)

Publication Number Publication Date
KR20090028125A true KR20090028125A (ko) 2009-03-18

Family

ID=40695468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070093456A KR20090028125A (ko) 2007-09-14 2007-09-14 갭 필용 박막 형성 방법

Country Status (1)

Country Link
KR (1) KR20090028125A (ko)

Similar Documents

Publication Publication Date Title
US7528074B2 (en) Method of manufacturing a semiconductor device and method of etching an insulating film
USRE47170E1 (en) Method of forming semiconductor patterns
US5937308A (en) Semiconductor trench isolation structure formed substantially within a single chamber
TWI775839B (zh) 具有選擇性阻隔層的結構
US7276426B2 (en) Methods of forming semiconductor constructions
KR102514465B1 (ko) 유전체 재료를 증착하기 위한 방법들
JP2020529731A (ja) 改善された金属コンタクトランディング構造
KR101226274B1 (ko) 카본 하드마스크층 형성방법 및 이를 이용한 반도체소자의 패턴 형성방법
KR20170034984A (ko) 더미 웨이퍼, 박막 형성 방법 및 반도체 소자의 제조 방법
US8420545B2 (en) Plasma etching method and plasma etching apparatus for preparing high-aspect-ratio structures
US7468302B2 (en) Method of forming trench type isolation film of semiconductor device
US7939419B2 (en) Method of filling a trench in a substrate
US20170229337A1 (en) Systems and methods for creating airgap seals using atomic layer deposition and high density plasma chemical vapor deposition
JP2005328049A (ja) トレンチ素子分離膜を含む半導体素子及びその製造方法
US20050003629A1 (en) Method for processing semiconductor substrate
US20090081872A1 (en) Plasma etching method for etching sample
KR20090028125A (ko) 갭 필용 박막 형성 방법
US7648921B2 (en) Method of forming dielectric layer
JP2005251800A (ja) 成膜用リング、半導体装置の製造装置、および半導体装置の製造方法
CN111199872B (zh) 晶圆边缘保护层的形成方法、三维存储器及其制备方法
US7651960B2 (en) Chemical vapor deposition method preventing particles forming in chamber
KR100678481B1 (ko) 반도체소자의 트렌치 소자분리 방법
KR100842904B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100842901B1 (ko) 반도체 소자의 소자분리막 형성방법
JP2024021640A (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination