KR20090001080A - Method of forming fine pattern of semiconductor device - Google Patents

Method of forming fine pattern of semiconductor device Download PDF

Info

Publication number
KR20090001080A
KR20090001080A KR1020070065180A KR20070065180A KR20090001080A KR 20090001080 A KR20090001080 A KR 20090001080A KR 1020070065180 A KR1020070065180 A KR 1020070065180A KR 20070065180 A KR20070065180 A KR 20070065180A KR 20090001080 A KR20090001080 A KR 20090001080A
Authority
KR
South Korea
Prior art keywords
pattern
amorphous carbon
carbon film
forming
film
Prior art date
Application number
KR1020070065180A
Other languages
Korean (ko)
Inventor
복철규
반근도
김원규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070065180A priority Critical patent/KR20090001080A/en
Publication of KR20090001080A publication Critical patent/KR20090001080A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

A fine pattern forming method of the semiconductor device is provided to reduce the line width of pattern and improve the resolution by forming the spacer on the side wall of pattern. A first amorphous carbon film(112) and an oxide film(114) are successively formed on the semiconductor substrate(110). A second amorphous carbon film pattern is formed on the oxide film. A primary nitride film spacer(130) is formed on the side wall of the second amorphous carbon film pattern. The oxide film pattern is formed by using the primary nitride film spacer as the etching mask. The trimming etching process is performed to the first amorphous carbon film. The first amorphous carbon film pattern(112a) is formed by the trimming etching process.

Description

반도체 소자의 미세 패턴 형성 방법{Method of Forming Fine Pattern of Semiconductor Device}Method of forming a fine pattern of a semiconductor device {Method of Forming Fine Pattern of Semiconductor Device}

도 1a 내지 도 1g 는 종래 기술에 따른 반도체 소자의 미세 패턴 형성 방법을 도시하는 단면도이다.1A to 1G are cross-sectional views showing a fine pattern forming method of a semiconductor device according to the prior art.

도 2a 내지 도 2i 는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법을 도시하는 단면도이다.2A to 2I are cross-sectional views showing a method for forming a fine pattern of a semiconductor device according to the present invention.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

10,110 : 반도체 기판 12,112 : 비정질 탄소막10,110 semiconductor substrate 12,112 amorphous carbon film

12a,112a,112b,112c : 비정질 탄소막 패턴 114 : 산화막12a, 112a, 112b, 112c: amorphous carbon film pattern 114: oxide film

114a : 산화막 패턴 16 : 실리콘 산화질화막114a: oxide film pattern 16: silicon oxynitride film

16a : 실리콘 산화질화막 패턴 18,118 : 폴리실리콘막16a: silicon oxynitride film pattern 18,118 polysilicon film

18a,118a : 폴리실리콘막 패턴 120 : 질화막18a, 118a: polysilicon film pattern 120: nitride film

120a : 질화막 패턴 24,28,124 : 반사방지막120a: nitride film pattern 24, 28, 124: antireflection film

24a,28a : 반사방지막 패턴 26,126,30a : 포토레지스트 패턴24a, 28a: antireflection film pattern 26, 126, 30a: photoresist pattern

30 : 포토레지스트막 130,140 : 질화막 스페이서30: photoresist film 130, 140: nitride film spacer

본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로, 더욱 상세하게는 패턴의 크기를 트리밍 (trimming) 식각 공정에 의해 작게 만든 다음, 그 패턴 측벽에 스페이서를 형성함으로써 패턴의 선폭을 무한정 줄일 수 있는 반도체 소자의 미세 패턴 형성 방법에 관한 것이다.The present invention relates to a method for forming a fine pattern of a semiconductor device, and more particularly, by making the size of the pattern small by a trimming etching process, and then forming a spacer on the sidewall of the pattern, the line width of the pattern can be reduced indefinitely. It relates to a method for forming a fine pattern of a semiconductor device.

반도체 소자의 크기가 점점 미세화 되어감에 따라, 상기 포토리소그라피 기술 적용시에 패턴 선폭의 임계 치수 (critical dimension)를 제어하는 것이 중요한 문제로 대두되었다. 일반적으로 반도체 소자의 속도는 패턴 선폭의 임계 치수, 즉 패턴의 선폭 크기가 작을수록 빨라지며, 소자의 성능도 향상된다.As the size of semiconductor devices becomes smaller and smaller, controlling the critical dimension of the pattern line width becomes an important problem when applying the photolithography technique. In general, the speed of a semiconductor device is faster as the critical dimension of the pattern line width, that is, the size of the pattern line is smaller, and the performance of the device is also improved.

하지만, 통상 개구수가 1.2 이하인 ArF 노광 장비를 사용하는 포토리소그라피 기술의 한계상 1회 노광 공정으로는 40nm 이하의 라인 앤드 스페이스 (line/space) 패턴 등을 형성하기 어렵다.However, due to the limitation of photolithography technology using ArF exposure equipment having a numerical aperture of 1.2 or less, it is difficult to form a line and space pattern of 40 nm or less in a single exposure process.

따라서, 차세대 EUV 노광 기술이 도입되기 전까지 포토리소그라피 기술의 해상도 향상 및 공정 마진 확장 일환으로 패턴 선폭보다 두 배의 선폭을 가지는 제1 패턴을 형성한 다음, 제1 패턴 사이에 똑같은 선폭 주기를 가지는 제2 패턴을 형성하는 이중 노광 공정 기술이 개발되어 현재 반도체 소자 양산 공정에 적용되고 있다.Therefore, before the next generation of EUV exposure technology, a first pattern having a line width twice as large as the pattern line width is formed as part of the resolution enhancement and process margin expansion of the photolithography technology, and then the same line width period is formed between the first patterns. A double exposure process technology for forming two patterns has been developed and currently applied to a semiconductor device mass production process.

반면, 상기 이중 노광 공정은 패터닝을 위해 상이한 두 개의 마스크를 이용하기 때문에, 하나의 마스크를 사용하는 패터닝 기술보다 제조 원가와 시간 대비 효율성이 낮아, 생산율이 저하된다. 또한, 셀 영역에서 노광 장비의 해상력 한계보 다 작은 피치를 가지는 패턴을 형성할 때, 가공 이미지가 중첩되어 원하는 형태의 패턴을 얻을 수 없고, 정렬시에 오버레이 오정렬이 발생하는 등 여러 가지 단점이 있다.On the other hand, since the double exposure process uses two different masks for patterning, the manufacturing cost and the time-to-efficiency are lower than the patterning technique using one mask, and thus the production rate is lowered. In addition, when forming a pattern having a pitch smaller than the resolution limit of the exposure equipment in the cell region, there are various disadvantages such as overlapping the processed images to obtain a pattern of a desired shape, and overlay misalignment occurs during alignment. .

이런 단점을 개선하기 위하여, 이중 노광 및 이중 식각 기술이 개발되어 현재 반도체 소자 양산 공정에 적용되고 있다. In order to alleviate this drawback, double exposure and double etching techniques have been developed and are currently being applied to semiconductor device mass production processes.

도 1a 내지 도 1g 는 종래 기술에 따른 반도체 소자의 미세 패턴 형성 방법을 도시하는 단면도로서, 이중 노광 및 이중 식각 기술에 의해 미세 패턴을 형성하는 방법을 나타낸다.1A to 1G are cross-sectional views illustrating a method for forming a fine pattern of a semiconductor device according to the prior art, and illustrate a method of forming a fine pattern by a double exposure and a double etching technique.

도 1a 를 참조하면, 반도체 기판(10) 상에 비정질 탄소막(12), 실리콘 산화질화막(16), 폴리실리콘막(18) 및 제1 반사방지막(24)을 순차적으로 형성한 다음, 제1 반사방지막(24) 상에 제1 포토레지스트 패턴(26)을 형성한다.Referring to FIG. 1A, an amorphous carbon film 12, a silicon oxynitride film 16, a polysilicon film 18, and a first antireflection film 24 are sequentially formed on a semiconductor substrate 10, and then a first reflection is formed. The first photoresist pattern 26 is formed on the protection film 24.

도 1b 를 참조하면, 제1 포토레지스트 패턴(26)을 식각 마스크로 이용하여 하부의 제1 반사방지막(24) 및 폴리실리콘막(18)을 패터닝하여 제1 반사방지막 패턴(24a) 및 폴리실리콘막 패턴(18a)을 형성한다.Referring to FIG. 1B, the first anti-reflection film 24 and the polysilicon film 18 are patterned using the first photoresist pattern 26 as an etching mask to form the first anti-reflection film pattern 24a and polysilicon. The film pattern 18a is formed.

도 1c 를 참조하면, 제1 반사방지막 패턴(24a) 및 제1 포토레지스트 패턴(26)을 제거한 후, 폴리실리콘막 패턴(18a)의 전면에 제2 반사방지막(28)을 형성한 다음, 제2 반사방지막(28) 상부에 포토레지스트막(30)을 형성한다.Referring to FIG. 1C, after removing the first antireflection film pattern 24a and the first photoresist pattern 26, a second antireflection film 28 is formed on the entire surface of the polysilicon film pattern 18a, and then 2 A photoresist film 30 is formed on the antireflection film 28.

도 1d 를 참조하면, 노광 마스크를 이용한 노광 및 현상 공정에 의해 포토레지스트막(30)을 선택적으로 식각함으로써, 폴리실리콘막 패턴(18a) 사이에 제2 포토레지스트 패턴(30a)을 형성한다.Referring to FIG. 1D, the second photoresist pattern 30a is formed between the polysilicon film patterns 18a by selectively etching the photoresist film 30 by an exposure and development process using an exposure mask.

도 1e 를 참조하면, 제2 포토레지스트 패턴(30a)을 식각 마스크로 이용하여 폴리실리콘막 패턴(18a) 사이에 제2 유기 반사방지막 패턴(28a)과 제2 포토레지스트 패턴(30a)의 적층 패턴을 형성한다. Referring to FIG. 1E, a stacking pattern of the second organic anti-reflection film pattern 28a and the second photoresist pattern 30a between the polysilicon film patterns 18a using the second photoresist pattern 30a as an etching mask. To form.

도 1f 를 참조하면, 폴리실리콘막 패턴(18a) 및 제2 유기 반사방지막 패턴(28a)과 제2 포토레지스트 패턴(30a)의 적층 패턴을 식각 마스크로 이용하여 하부의 실리콘 산화질화막(16)을 패터닝하여 실리콘 산화질화막 패턴(16a)을 형성한다.Referring to FIG. 1F, the lower silicon oxynitride layer 16 is formed by using the polysilicon layer pattern 18a and the stacked pattern of the second organic antireflective layer pattern 28a and the second photoresist pattern 30a as an etching mask. Patterning is performed to form the silicon oxynitride film pattern 16a.

도 1g 를 참조하면, 실리콘 산화질화막 패턴(16a)과 폴리실리콘막 패턴(18a)의 2층 적층 패턴 및 실리콘 산화질화막 패턴(16a)과 제2 유기 반사방지막 패턴(28a)과 제2 포토레지스트 패턴(30a)의 3층 적층 패턴을 식각 마스크로 이용하여 하부의 비정질 탄소막(12)을 패터닝하여 비정질 탄소막 패턴(12a)을 형성한다.Referring to FIG. 1G, a two-layer stacked pattern of a silicon oxynitride layer pattern 16a and a polysilicon layer pattern 18a, a silicon oxynitride layer pattern 16a, a second organic antireflection layer pattern 28a, and a second photoresist pattern An amorphous carbon film pattern 12a is formed by patterning the lower amorphous carbon film 12 using the three-layer stacked pattern of 30a as an etching mask.

이때, 실리콘 산화질화막 패턴(16a)과 폴리실리콘막 패턴(18a)의 2층 적층 패턴을 식각 마스크로 이용하여 형성되는 비정질 탄소막 패턴(12a)의 프로파일과, 실리콘 산화질화막 패턴(16a)과 제2 유기 반사방지막 패턴(28a)과 제2 포토레지스트 패턴(30a)의 3층 적층 패턴을 식각 마스크로 이용하여 형성되는 비정질 탄소막 패턴(12a)의 프로파일은 다를 수 있다.In this case, the profile of the amorphous carbon film pattern 12a formed by using the two-layer stacked pattern of the silicon oxynitride film pattern 16a and the polysilicon film pattern 18a as an etching mask, and the silicon oxynitride film pattern 16a and the second layer The profile of the amorphous carbon film pattern 12a formed by using the three-layer stacked pattern of the organic antireflection film pattern 28a and the second photoresist pattern 30a as an etching mask may be different.

또한, 상기한 이중 노광 및 이중 식각 기술에 의해 패턴의 피치를 줄일 수는 있었으나, 패턴의 선폭은 줄일 수 없기 때문에 해상도 향상에 한계가 있다.In addition, although the pitch of the pattern can be reduced by the above-described double exposure and double etching techniques, the line width of the pattern cannot be reduced, so there is a limit in improving the resolution.

본 발명은 상기 종래기술의 문제점을 해결하기 위한 것으로, 미세 패턴을 형 성함에 있어 패턴의 크기를 트리밍 식각 공정에 의해 작게 만든 다음, 그 패턴 측벽에 스페이서를 형성함으로써, 패턴의 선폭을 대폭 줄이는 것을 가능하게 하는 반도체 소자의 미세 패턴 형성 방법을 제공하는 것을 목적으로 한다.The present invention is to solve the problems of the prior art, in forming a fine pattern by making the size of the pattern small by the trimming etching process, and then forming a spacer on the pattern sidewall, significantly reducing the line width of the pattern It is an object of the present invention to provide a method for forming a fine pattern of a semiconductor device.

상기 목적을 달성하기 위하여, 본 발명에서는 하기 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법을 제공한다:In order to achieve the above object, the present invention provides a method for forming a fine pattern of a semiconductor device comprising the following steps:

피식각층이 형성된 반도체 기판 상에 제1 비정질 탄소막, 산화막을 순차적으로 형성하는 단계와,Sequentially forming a first amorphous carbon film and an oxide film on a semiconductor substrate on which an etched layer is formed,

상기 산화막 상에 제2 비정질 탄소막 패턴을 형성하는 단계와,Forming a second amorphous carbon film pattern on the oxide film;

상기 제2 비정질 탄소막 패턴의 측벽에 제1 질화막 스페이서를 형성하는 단계와,Forming a first nitride film spacer on sidewalls of the second amorphous carbon film pattern;

상기 제2 비정질 탄소막 패턴을 제거한 다음, 상기 제1 질화막 스페이서를 식각 마스크로 이용하여 산화막을 패터닝하여 산화막 패턴을 형성하는 단계와,Removing the second amorphous carbon film pattern, and then patterning an oxide film using the first nitride spacer as an etch mask to form an oxide film pattern;

상기 산화막 패턴 및 제1 질화막 스페이서의 적층 패턴을 식각 마스크로 이용하여 상기 제1 비정질 탄소막에 트리밍 식각 공정을 수행하여 제1 비정질 탄소막 패턴을 형성하는 단계와,Forming a first amorphous carbon film pattern by performing a trimming etching process on the first amorphous carbon film using the stacked pattern of the oxide pattern and the first nitride spacer as an etching mask;

상기 제1 비정질 탄소막 패턴의 측벽에 제2 질화막 스페이서를 형성하는 단계와,Forming a second nitride film spacer on sidewalls of the first amorphous carbon film pattern;

상기 제1 비정질 탄소막 패턴을 제거한 다음, 상기 제2 질화막 스페이서를 식각 마스크로 이용하여 피식각층을 패터닝하여 피식각층 패턴을 형성하는 단계.Removing the first amorphous carbon film pattern and then patterning an etched layer using the second nitride film spacer as an etch mask to form an etched layer pattern.

이하, 첨부된 도면을 참고로 하여 본 발명의 바람직한 실시 형태를 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 2a 내지 도 2i 는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법을 도시한 단면도이다.2A to 2I are cross-sectional views illustrating a method for forming a fine pattern of a semiconductor device according to the present invention.

도 2a 를 참조하면, 반도체 기판(110) 상에 1000 내지 2000Å 두께의 비정질 탄소막(112), 100 내지 500Å 두께의 산화막(114), 100 내지 500Å 두께의 폴리실리콘막(118), 1000 내지 2000Å 두께의 비정질 탄소막(112), 100 내지 500Å 두께의 산화막(114), 1000 내지 2000Å 두께의 비정질 탄소막(112), 100 내지 500Å 두께의 질화막 (또는 실리콘 산화질화막)(120) 및 200 내지 500Å 두께의 반사방지막(124)을 순차적으로 형성한다.Referring to FIG. 2A, an amorphous carbon film 112 having a thickness of 1000 to 2000 GPa, an oxide film 114 having a thickness of 100 to 500 GPa, a polysilicon film 118 having a thickness of 100 to 500 GPa, a thickness of 1000 to 2000 GPa is formed on the semiconductor substrate 110. Amorphous carbon film 112, 100-500 kW thick oxide film 114, 1000-2000 kW thick amorphous carbon film 112, 100-500 kW thick nitride film (or silicon oxynitride film) 120 and 200-500 kW thick reflection The prevention film 124 is formed sequentially.

다음, 반사방지막(124) 상에 포토레지스트 (일본 JSR사의 AIM5076)를 1000Å의 두께로 도포한 후 베이크하여 포토레지스트막을 형성한 후, 상기 포토레지스트막을 이머젼 노광 장비 (네덜란드 ASML사의 1700i ArF 이머젼 스캐너)로 노광하여 40㎚ 크기의 포토레지스트 패턴(126)을 형성한다.Next, a photoresist (AIM5076 of JSR, Japan JSR) was applied on the antireflection film 124 to a thickness of 1000 GPa, and then baked to form a photoresist film. Exposing to form a photoresist pattern 126 having a size of 40 nm.

이때, 포토레지스트 패턴(126) 형성시 ArF 리소그라피 공정 외에 KrF 그소그라피 공정, EUV 리소그라피 공정 등의 모든 리소그라피 공정을 사용할 수 있다.In this case, in forming the photoresist pattern 126, all lithography processes, such as an KrF lithography process and an EUV lithography process, may be used in addition to the ArF lithography process.

도 2b 를 참조하면, 포토레지스트 패턴(126)을 식각 마스크로 이용하여 하부의 반사방지막(124), 질화막(120) 및 비정질 탄소막(112)을 패터닝하여 40㎚ 크기의 반사방지막 패턴(미도시), 질화막 패턴(120a) 및 비정질 탄소막 패턴(112a)을 형성한다.Referring to FIG. 2B, the lower anti-reflection film 124, the nitride film 120, and the amorphous carbon film 112 are patterned by using the photoresist pattern 126 as an etching mask (not shown). The nitride film pattern 120a and the amorphous carbon film pattern 112a are formed.

상기 반사방지막(124) 및 질화막(120)의 패터닝은 미국 Lam사 또는 일본 Hitachi사의 식각 챔버 내에서 압력 1~200mT, 파워 100~1000W로 CF4, CHF3, SF6, Cl2, N2, O2, Ar 및 이들의 조합으로 이루어진 군으로부터 선택된 가스를 이용한 플라즈마 조건으로 실시한다.Patterning of the anti-reflection film 124 and the nitride film 120 is CF 4 , CHF 3 , SF 6 , Cl 2 , N 2 , at a pressure of 1 ~ 200mT, power 100 ~ 1000W in the etching chamber of Lam, USA or Hitachi, Japan It is carried out under plasma conditions using a gas selected from the group consisting of O 2 , Ar and combinations thereof.

또한 상기 비정질 탄소막(112)의 패터닝은 상기와 동일한 식각 챔버 내에서 압력 1~200mT, 파워 100~2000W로 N2, O2, Ar, HBr, H2 및 이들의 조합으로 이루어진 군으로부터 선택된 가스를 이용한 플라즈마 조건으로 실시한다.In addition, the patterning of the amorphous carbon film 112 is a gas selected from the group consisting of N 2 , O 2 , Ar, HBr, H 2 and combinations thereof at a pressure of 1 to 200 mT and a power of 100 to 2000 W in the same etching chamber as described above. It is performed under the used plasma conditions.

도 2c 를 참조하면, 상기 반사방지막 패턴 및 질화막 패턴(120a)을 제거한 다음, 비정질 탄소막 패턴(112a)의 전면에 질화막을 증착한 후 전면식각하여 비정질 탄소막 패턴(112a)의 측벽에 질화막 스페이서(130)를 형성한다.Referring to FIG. 2C, after the anti-reflection film pattern and the nitride film pattern 120a are removed, a nitride film is deposited on the entire surface of the amorphous carbon film pattern 112a and then etched to the entire surface to form the nitride film spacer 130 on the sidewall of the amorphous carbon film pattern 112a. ).

상기 전면식각 공정은 미국 AMAT사, 미국 LAM사 또는 일본 TEL사의 식각 챔버 내에서 압력 1~200mT, 파워 100~1000W로 CF4/CHF3/O2/Ar 혼합 가스를 이용한 플라즈마 조건으로 실시한다.The front etching process is performed under a plasma condition using a CF 4 / CHF 3 / O 2 / Ar mixed gas at a pressure of 1 to 200 mT and a power of 100 to 1000 W in an etching chamber of US AMAT, US LAM, or Japan TEL.

도 2d 를 참조하면, 질화막 스페이서(130) 사이에 있는 비정질 탄소막 패턴(112a)을 식각하여 제거한다.Referring to FIG. 2D, the amorphous carbon film pattern 112a between the nitride film spacers 130 is etched and removed.

상기 비정질 탄소막 패턴(112a)의 식각 공정은 일반적인 스트리퍼 (stripper)를 이용하거나, 미국 Lam사 또는 일본 Hitachi사의 식각 챔버 내에서 압력 1~200mT, 파워 100~2000W로 N2, O2, Ar, HBr, H2 및 이들의 조합으로 이루어진 군으로부터 선택된 가스를 이용한 플라즈마 조건으로 실시한다.The etching process of the amorphous carbon film pattern 112a may be performed using a general stripper, N 2 , O 2 , Ar, HBr at a pressure of 1 to 200 mT and a power of 100 to 2000 W in an etching chamber of Lam, USA or Hitachi, Japan. , H 2 and combinations thereof, are carried out under plasma conditions using a gas selected from the group consisting of.

도 2e 를 참조하면, 질화막 스페이서(130)를 식각 마스크로 이용하여 하부의 산화막(114)을 패터닝하여 산화막 패턴(114a)을 형성한다.Referring to FIG. 2E, the oxide layer 114 is patterned using the nitride spacer 130 as an etching mask to form an oxide layer pattern 114a.

다음, 산화막 패턴(114a) 및 질화막 스페이서(130)의 적층 패턴을 식각 마스크로 이용하여 하부의 비정질 탄소막(112)의 패턴을 형성한 후, 그 측벽을 식각하는 트리밍 식각 공정을 수행하여 20㎚ 크기의 비정질 탄소막 패턴(112b)을 형성한다.Next, using the stacked pattern of the oxide film pattern 114a and the nitride spacer 130 as an etching mask to form a pattern of the lower amorphous carbon film 112, a trimming etching process for etching the sidewalls is performed to 20nm size An amorphous carbon film pattern 112b is formed.

통상 트리밍 식각 공정은 로직(logic) 공정에서 패턴 선폭을 균일하게 용이하게 조절하기 위하여 적용되는 기술로서, 선택비 차이가 나는 상부 물질을 식각 배리어로 하부 물질을 과도 식각하여, 하부 물질의 선폭을 조절할 수 있는 것으로 알려져 있다. 종래 디램 공정에서는 트리밍 식각 공정을 적용한 예가 거의 없다.In general, the trimming etching process is a technique applied to easily and uniformly adjust the pattern line width in a logic process. An over-etching of the lower material is over-etched with an etch barrier of the upper material having a difference in selection ratio, thereby adjusting the line width of the lower material. It is known that it can. In the conventional DRAM process, there are few examples of applying the trimming etching process.

본 발명에서의 트리밍 식각 공정은 산화막 패턴(114a) 및 질화막 스페이서(130)의 손실 없이, 비정질 탄소막(112) 패턴의 측벽이 균일하게 식각될 수 있도록, 산화막 패턴(114a) 및 질화막 스페이서(130)와, 비정질 탄소막(112)의 식각 선택비가 차이가 큰 조건하에서 수행하는 것이다. 즉, 상기 트리밍 식각 공정시에 비정질 탄소막(112)은 산화막 패턴(114a) 및 질화막 스페이서(130)에 비하여 식각 가스에 대하여 식각 선택비가 높기 때문에, 트리밍 식각 공정 시에 측벽이 먼저 식각되어 제거된다. The trimming etching process according to the embodiment of the present invention allows the sidewalls of the amorphous carbon film 112 pattern to be uniformly etched without loss of the oxide film pattern 114a and the nitride film spacer 130. The etching selectivity of the amorphous carbon film 112 is performed under a large difference. That is, in the trimming etching process, since the amorphous carbon film 112 has a higher etching selectivity with respect to the etching gas than the oxide film pattern 114a and the nitride spacer 130, the sidewalls are first etched and removed during the trimming etching process.

바람직하게, 상기 트리밍 식각 공정은 미국 Lam사 또는 일본 Hitachi사의 식 각 챔버 내에서 압력 1~200mT, 파워 100~2000W로 N2, O2, Ar, HBr, H2 및 이들의 조합으로 이루어진 군으로부터 선택된 가스를 이용한 플라즈마 조건으로 실시한다.Preferably, the trimming etching process is selected from the group consisting of N 2 , O 2 , Ar, HBr, H 2 and combinations thereof at a pressure of 1 to 200 mT and a power of 100 to 2000 W in an etching chamber of US Lam or Hitachi, Japan. It is carried out under plasma conditions using the selected gas.

이러한 트리밍 식각 공정은 비정질 탄소막 패턴(112b)의 선폭이 산화막 패턴(114a) 및 질화막 스페이서(130)의 적측 패턴의 선폭에 대하여 약 10~90%, 바람직하게는 약 40~60%로 축소된 선폭 크기를 가질 때까지 수행한다. In the trimming etching process, the line width of the amorphous carbon film pattern 112b is reduced to about 10 to 90%, and preferably about 40 to 60% of the line width of the red pattern of the oxide film 114a and the nitride spacer 130. Run until you have a size.

도 2f 를 참조하면, 비정질 탄소막 패턴(112b) 상부의 산화막 패턴(114a) 및 질화막 스페이서(130)을 식각하여 제거한다.Referring to FIG. 2F, the oxide film pattern 114a and the nitride film spacer 130 on the amorphous carbon film pattern 112b are etched and removed.

상기 산화막 패턴(114a) 및 질화막 스페이서(130)의 식각 공정은 미국 Lam사의 식각 챔버 내에서 압력 1~200mT, 파워 100~2000W로 폴리실리콘막(118)과의 선택비가 좋은 C4F6, C4F8, O2, Ar 및 이들의 조합으로 이루어진 군으로부터 선택된 가스를 이용한 플라즈마 조건으로 실시한다.The etching process of the oxide layer pattern 114a and the nitride layer spacer 130 is C 4 F 6 , C having good selectivity with the polysilicon layer 118 at a pressure of 1 to 200 mT and a power of 100 to 2000 W in an etching chamber of Lam, USA. 4 F 8 , O 2 , Ar, and combinations thereof.

다음, 비정질 탄소막 패턴(112b)의 전면에 질화막을 증착한 후 전면식각하여 비정질 탄소막 패턴(112b)의 측벽에 질화막 스페이서(140)를 형성한다.Next, the nitride film is deposited on the entire surface of the amorphous carbon film pattern 112b and then etched to form the nitride film spacer 140 on the sidewall of the amorphous carbon film pattern 112b.

상기 전면식각 공정은 미국 AMAT사, 미국 LAM사 또는 일본 TEL사의 식각 챔버 내에서 압력 1~200mT, 파워 100~1000W로 CF4, CHF3, O2, Ar 이들의 조합으로 이루어진 군으로부터 선택된 가스를 이용한 플라즈마 조건으로 실시한다.The front etching process is a gas selected from the group consisting of a combination of CF 4 , CHF 3 , O 2 , Ar at a pressure of 1 ~ 200mT, power 100 ~ 1000W in an etching chamber of the US AMAT, US LAM or Japan TEL. It is performed under the used plasma conditions.

도 2g 를 참조하면, 질화막 스페이서(140) 사이에 있는 비정질 탄소막 패턴(112b)을 식각하여 제거한다.Referring to FIG. 2G, the amorphous carbon film pattern 112b between the nitride film spacers 140 is etched and removed.

상기 비정질 탄소막 패턴(112b)의 식각 공정은 일반적인 스트리퍼 (stripper)를 이용하거나, 미국 Lam사 또는 일본 Hitachi사의 식각 챔버 내에서 압력 1~200mT, 파워 100~2000W로 N2, O2, Ar, HBr, H2 및 이들의 조합으로 이루어진 군으로부터 선택된 가스를 이용한 플라즈마 조건으로 실시한다.The etching process of the amorphous carbon film pattern 112b may be performed using a general stripper, N 2 , O 2 , Ar, HBr at a pressure of 1 to 200 mT and a power of 100 to 2000 W in an etching chamber of Lam, USA or Hitachi, Japan. , H 2 and combinations thereof, are carried out under plasma conditions using a gas selected from the group consisting of.

도 2h 를 참조하면, 질화막 스페이서(140)를 식각 마스크로 이용하여 하부의 폴리실리콘막(118)을 패터닝하여 폴리실리콘막 패턴(118a)을 형성한다.Referring to FIG. 2H, the polysilicon layer 118 is patterned using the nitride spacer 140 as an etch mask to form a polysilicon layer pattern 118a.

상기 폴리실리콘막(118)의 패너닝은 미국 AMAT사, 미국 LAM사 또는 일본 TEL사의 식각 챔버 내에서 압력 1~200mT, 파워 100~1000W로 HBr, Ar, C2F6 및 이들의 조합으로 이루어진 군으로부터 선택된 가스를 이용한 플라즈마 조건으로 실시한다.The panning of the polysilicon film 118 is made of HBr, Ar, C 2 F 6 and combinations thereof at a pressure of 1 to 200 mT and a power of 100 to 1000 W in an etching chamber of US AMAT, US LAM, or Japan TEL. It is performed under plasma conditions using a gas selected from the group.

다음, 폴리실리콘막 패턴(118a) 상부의 질화막 스페이서(140)를 식각하여 제거한다.Next, the nitride layer spacer 140 on the polysilicon layer pattern 118a is etched and removed.

상기 질화막 스페이서(140)의 식각 공정은 미국 AMAT사, 미국 Lam사 또는 일본 TEL사의 식각 챔버 내에서 압력 1~200mT, 파워 100~1000W로 CF6, CHF3, O2, Ar 및 이들의 조합으로 이루어진 군으로부터 선택된 가스를 이용한 플라즈마 조건으로 실시한다.The etching process of the nitride film spacer 140 is CF 6 , CHF 3 , O 2 , Ar, and combinations thereof at a pressure of 1 to 200 mT and a power of 100 to 1000 W in an etching chamber of US AMAT, US Lam, or Japan TEL. It is carried out under plasma conditions using a gas selected from the group consisting of.

도 2i 를 참조하면, 폴리실리콘막 패턴(118a)을 식각 마스크로 이용하여 하부의 산화막(114)을 패터닝하여 산화막 패턴(114a)을 형성한다.Referring to FIG. 2I, an oxide layer pattern 114a is formed by patterning the lower oxide layer 114 using the polysilicon layer pattern 118a as an etching mask.

상기 산화막(114)의 패터닝은 미국 LAM사의 식각 챔버 내에서 압력 1~200mT, 파워 100~2000W로 C4F6, C4F8, O2, Ar 및 이들의 조합으로 이루어진 군으로부터 선택된 가스를 이용한 플라즈마 조건으로 실시한다.The patterning of the oxide film 114 is a gas selected from the group consisting of C 4 F 6 , C 4 F 8 , O 2 , Ar, and combinations thereof at a pressure of 1 to 200 mT and a power of 100 to 2000 W in an etching chamber of the American LAM Corporation. It is performed under the used plasma conditions.

다음, 산화막 패턴(114a)을 식각 마스크로 이용하여 하부의 비정질 탄소막(112)을 패터닝하여 비정질 탄소막 패턴(112c)을 형성한다.Next, the amorphous carbon film 112 is patterned using the oxide film pattern 114a as an etching mask to form the amorphous carbon film pattern 112c.

상기 비정질 탄소막(112)의 패터닝은 미국 Lam사 또는 일본 Hitachi사의 식각 챔버 내에서 압력 1~200mT, 파워 100~2000W로 N2, O2, Ar, HBr, H2 및 이들의 조합으로 이루어진 군으로부터 선택된 가스를 이용한 플라즈마 조건으로 실시한다.The amorphous carbon film 112 is patterned from a group consisting of N 2 , O 2 , Ar, HBr, H 2, and combinations thereof at a pressure of 1 to 200 mT and a power of 100 to 2000 W in an etching chamber of Lam, USA or Hitachi, Japan. It is carried out under plasma conditions using the selected gas.

한편, 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 및 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.On the other hand, the preferred embodiment of the present invention for the purpose of illustration, those skilled in the art will be possible to various modifications, changes, replacements and additions through the spirit and scope of the appended claims, such modifications and changes are as follows It should be regarded as belonging to the claims.

이상에서 설명한 바와 같이 본 발명에 따르면, 미세 패턴을 형성함에 있어 비정질 탄소막 패턴의 크기를 트리밍 식각 공정에 의해 작게 만든 다음, 그 패턴 측벽에 스페이서를 형성함으로써, 패턴 선폭을 대폭 줄이는 것을 가능하기 때문에 해상도를 대폭 향상시킬 수 있다. 또한, 본 발명에서는 트리밍 식각 공정에 의해 비정질 탄소막 패턴이 붕괴되지 않는 한, 비정질 탄소막 패턴의 선폭을 무한정 작게 할 수 있기 때문에 해상도 향상에는 한계가 없다.As described above, according to the present invention, since the size of the amorphous carbon film pattern is made small by the trimming etching process in forming the fine pattern, and then spacers are formed on the sidewalls of the pattern, the pattern line width can be greatly reduced. Can be greatly improved. In addition, in the present invention, the line width of the amorphous carbon film pattern can be reduced indefinitely unless the amorphous carbon film pattern is collapsed by the trimming etching process. Therefore, there is no limit to the resolution improvement.

Claims (8)

피식각층이 형성된 반도체 기판 상에 제1 비정질 탄소막, 산화막을 순차적으로 형성하는 단계와,Sequentially forming a first amorphous carbon film and an oxide film on a semiconductor substrate on which an etched layer is formed, 상기 산화막 상에 제2 비정질 탄소막 패턴을 형성하는 단계와,Forming a second amorphous carbon film pattern on the oxide film; 상기 제2 비정질 탄소막 패턴의 측벽에 제1 질화막 스페이서를 형성하는 단계와,Forming a first nitride film spacer on sidewalls of the second amorphous carbon film pattern; 상기 제2 비정질 탄소막 패턴을 제거한 다음, 상기 제1 질화막 스페이서를 식각 마스크로 이용하여 산화막을 패터닝하여 산화막 패턴을 형성하는 단계와,Removing the second amorphous carbon film pattern, and then patterning an oxide film using the first nitride spacer as an etch mask to form an oxide film pattern; 상기 산화막 패턴 및 제1 질화막 스페이서의 적층 패턴을 식각 마스크로 이용하여 상기 제1 비정질 탄소막에 트리밍 식각 공정을 수행하여 제1 비정질 탄소막 패턴을 형성하는 단계와,Forming a first amorphous carbon film pattern by performing a trimming etching process on the first amorphous carbon film using the stacked pattern of the oxide pattern and the first nitride spacer as an etching mask; 상기 제1 비정질 탄소막 패턴의 측벽에 제2 질화막 스페이서를 형성하는 단계와,Forming a second nitride film spacer on sidewalls of the first amorphous carbon film pattern; 상기 제1 비정질 탄소막 패턴을 제거한 다음, 상기 제2 질화막 스페이서를 식각 마스크로 이용하여 피식각층을 패터닝하여 피식각층 패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.Removing the first amorphous carbon film pattern, and then patterning an etched layer using the second nitride film spacer as an etch mask to form an etched layer pattern. 제 1 항에 있어서,The method of claim 1, 상기 제1 질화막 스페이서를 형성하는 단계는, 상기 제2 비정질 탄소막 패턴 의 전면에 질화막을 증착한 후 식각 챔버 내에서 압력 1~200mT, 파워 100~1000W로 CF4, CHF3, O2, Ar 및 이들의 조합으로 이루어진 군으로부터 선택된 가스를 이용한 플라즈마 조건으로 전면식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.The forming of the first nitride film spacer may include depositing a nitride film on the entire surface of the second amorphous carbon film pattern, and then applying CF 4 , CHF 3 , O 2 , Ar, and the like to the pressure chamber at a pressure of 1 to 200 mT and a power of 100 to 1000 W. Method for forming a fine pattern of a semiconductor device comprising the step of etching the entire surface under a plasma condition using a gas selected from the group consisting of these. 제 1 항에 있어서,The method of claim 1, 상기 제2 비정질 탄소막 패턴을 제거하는 단계는, 스트리퍼 (stripper)를 이용하거나, 또는 식각 챔버 내에서 압력 1~200mT, 파워 100~2000W로 N2, O2, Ar, HBr, H2 및 이들의 조합으로 이루어진 군으로부터 선택된 가스를 이용한 플라즈마 조건으로 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.The removing of the second amorphous carbon film pattern may be performed using a stripper, or in an etching chamber at a pressure of 1 to 200 mT and a power of 100 to 2000 W, such as N 2 , O 2 , Ar, HBr, H 2, and the like. And etching under a plasma condition using a gas selected from the group consisting of combinations. 제 1 항에 있어서,The method of claim 1, 상기 트리밍 식각 공정은, 식각 챔버 내에서 압력 1~200mT, 파워 100~2000W로 N2, O2, Ar, HBr, H2 및 이들의 조합으로 이루어진 군으로부터 선택된 가스를 이용한 플라즈마 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.The trimming etching process may be performed under a plasma condition using a gas selected from the group consisting of N 2 , O 2 , Ar, HBr, H 2, and a combination thereof at a pressure of 1 to 200 mT and a power of 100 to 2000 W in an etching chamber. A method of forming a fine pattern of a semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 트리밍 식각 공정 후 형성되는 제1 비정질 탄소막 패턴은, 산화막 패턴 및 제1 질화막 스페이서의 적층 패턴의 선폭에 대하여 10~90%로 축소된 선폭 크기를 가지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.The first amorphous carbon film pattern formed after the trimming etching process has a line width size reduced by 10 to 90% with respect to the line widths of the oxide film pattern and the stacked pattern of the first nitride film spacer. . 제 1 항에 있어서,The method of claim 1, 상기 트리밍 식각 공정 후 형성되는 제1 비정질 탄소막 패턴은, 산화막 패턴 및 제1 질화막 스페이서의 적층 패턴의 선폭에 대하여 40~60%로 축소된 선폭 크기를 가지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.The first amorphous carbon film pattern formed after the trimming etching process has a line width size reduced by 40 to 60% with respect to the line width of the oxide film pattern and the stacked pattern of the first nitride film spacer. . 제 1 항에 있어서,The method of claim 1, 상기 제2 질화막 스페이서를 형성하는 단계는, 상기 제1 비정질 탄소막 패턴의 전면에 질화막을 증착한 후 식각 챔버 내에서 압력 1~200mT, 파워 100~1000W로 CF4, CHF3, O2, Ar 및 이들의 조합으로 이루어진 군으로부터 선택된 가스를 이용한 플라즈마 조건으로 전면식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.The forming of the second nitride film spacer may include depositing a nitride film on the entire surface of the first amorphous carbon film pattern, and then applying CF 4 , CHF 3 , O 2 , Ar, and the like to the pressure chamber at a pressure of 1 to 200 mT and a power of 100 to 1000 W. Method for forming a fine pattern of a semiconductor device comprising the step of etching the entire surface under a plasma condition using a gas selected from the group consisting of these. 제 1 항에 있어서,The method of claim 1, 상기 제1 비정질 탄소막 패턴을 제거하는 단계는, 스트리퍼를 이용하거나, 또는 식각 챔버 내에서 압력 1~200mT, 파워 100~2000W로 N2, O2, Ar, HBr, H2 및 이 들의 조합으로 이루어진 군으로부터 선택된 가스를 이용한 플라즈마 조건으로 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.The removing of the first amorphous carbon film pattern may include a stripper or N 2 , O 2 , Ar, HBr, H 2, or a combination thereof at a pressure of 1 to 200 mT and a power of 100 to 2000 W in an etching chamber. A method of forming a fine pattern of a semiconductor device, comprising etching under a plasma condition using a gas selected from the group.
KR1020070065180A 2007-06-29 2007-06-29 Method of forming fine pattern of semiconductor device KR20090001080A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070065180A KR20090001080A (en) 2007-06-29 2007-06-29 Method of forming fine pattern of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070065180A KR20090001080A (en) 2007-06-29 2007-06-29 Method of forming fine pattern of semiconductor device

Publications (1)

Publication Number Publication Date
KR20090001080A true KR20090001080A (en) 2009-01-08

Family

ID=40484192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070065180A KR20090001080A (en) 2007-06-29 2007-06-29 Method of forming fine pattern of semiconductor device

Country Status (1)

Country Link
KR (1) KR20090001080A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101159954B1 (en) * 2010-04-15 2012-06-25 에스케이하이닉스 주식회사 Method for forming semiconductor device
KR101428845B1 (en) * 2008-12-04 2014-08-08 마이크론 테크놀로지, 인크. Methods of fabricating substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101428845B1 (en) * 2008-12-04 2014-08-08 마이크론 테크놀로지, 인크. Methods of fabricating substrates
KR101159954B1 (en) * 2010-04-15 2012-06-25 에스케이하이닉스 주식회사 Method for forming semiconductor device

Similar Documents

Publication Publication Date Title
US10049878B2 (en) Self-aligned patterning process
US9831117B2 (en) Self-aligned double spacer patterning process
US9472414B2 (en) Self-aligned multiple spacer patterning process
KR100965775B1 (en) Method for forming micropattern in semiconductor device
KR101105431B1 (en) Method for fabricating fine pattern
KR100849190B1 (en) Method for forming fine pattern in semiconductor device
KR20070069914A (en) Method for forming fine pattern in semiconductor device
CN114334619A (en) Method for forming semiconductor structure
KR20090001080A (en) Method of forming fine pattern of semiconductor device
KR100551071B1 (en) Method for fabrication of semiconductor device
KR20070113604A (en) Method for forming micro pattern of semiconductor device
CN111146082B (en) Method for preparing head-to-head graph
KR101070302B1 (en) Method for fabricating minute pattern in semiconductor device
KR100934831B1 (en) Method of forming fine pattern of semiconductor device
KR20110060757A (en) Method for manufacturing semiconductor device
KR20120120639A (en) Method for manufacturing semiconductor device with side contact
KR20090000882A (en) Method for forming fine pattern in semiconductor device
KR20090000468A (en) Method for fabricating minute pattern in semiconductor device
KR20030058247A (en) A forming method of semiconductor device with improved protection of pattern deformation
TWI518743B (en) Method for fabricating patterned structure of semiconductor device
KR100626743B1 (en) Forming method of pattern in semiconductor device
KR20090093095A (en) Method for forming a patten of semiconductor device
KR20080002493A (en) Method for forming micropattern in semiconductor device
KR20040057748A (en) A forming method of pattern of semiconductor device using ArF photolithography
KR20090044878A (en) Method for forming micropattern in semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination