KR20080096982A - 박막 트랜지스터 기판 및 이의 제조 방법 - Google Patents
박막 트랜지스터 기판 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20080096982A KR20080096982A KR1020070041988A KR20070041988A KR20080096982A KR 20080096982 A KR20080096982 A KR 20080096982A KR 1020070041988 A KR1020070041988 A KR 1020070041988A KR 20070041988 A KR20070041988 A KR 20070041988A KR 20080096982 A KR20080096982 A KR 20080096982A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- thin film
- film transistor
- diffusion barrier
- gate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 93
- 239000010409 thin film Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 230000004888 barrier function Effects 0.000 claims abstract description 49
- 239000010408 film Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 30
- 229910044991 metal oxide Inorganic materials 0.000 claims description 21
- 150000004706 metal oxides Chemical class 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 16
- 239000003513 alkali Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- 238000005137 deposition process Methods 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 82
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 18
- 239000011734 sodium Substances 0.000 description 16
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 9
- 229910052786 argon Inorganic materials 0.000 description 9
- 239000007789 gas Substances 0.000 description 9
- 229910052708 sodium Inorganic materials 0.000 description 9
- 238000002161 passivation Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 6
- 229910001882 dioxygen Inorganic materials 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- -1 sodium (Na +) Chemical class 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 기판 상에 확산 방지막을 형성하여 트랜지스터의 신뢰성 및 액정 표시 패널의 신뢰성을 향상시킬 수 있는 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것이다.
본 발명의 박막 트랜지스터 기판은 기판; 상기 기판 위에 형성되는 박막 트랜지스터; 및 상기 박막 트랜지스터의 게이트 전극과 기판 사이에 게이트 전극과 동일 패턴으로 형성되는 확산 방지막을 포함한다.
기판, 확산 방지막, 게이트 전극
Description
도 1은 본 발명의 실시 예에 따른 박막 트랜지스터 기판을 나타낸 단면도이다.
도 2a 내지 도 2e는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 3a는 도 2a에 도시된 확산 방지막을 증착하는 방법을 설명하기 위한 도면이고, 도 3b는 도 2a에 도시된 게이트 금속 패턴을 증착하는 방법을 설명하기 위한 도면이다.
도 4는 본 발명의 다른 실시 예에 따른 박막 트랜지스터 기판을 나타낸 단면도이다.
도 5a 내지 도 5e는 본 발명의 다른 실시 예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 102,103 : 확산 방지막
104 : 게이트 금속 106 : 게이트 절연막
112 : 반도체층 114 : 데이터 라인
116 : 소스 전극 118 : 드레인 전극
122 : 컨택홀 124 : 화소 전극
본 발명은 박막 트랜지스터 기판에 관한 것으로, 특히 기판 상에 확산 방지막을 형성하여 트랜지스터의 신뢰성 및 액정 표시 패널의 신뢰성을 향상시킬 수 있는 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display; LCD)는 액정 표시 패널에 매트릭스 형태로 배열된 액정셀들 각각이 비디오 신호에 따라 광투과율을 조절하게 함으로써 화상을 표시하게 된다. 액정 표시 패널은 액정을 사이에 두고 합착된 박막 트랜지스터 기판과 컬러 필터 기판을 구비한다.
박막 트랜지스터 기판은 하부 기판 위에 게이트 절연막을 사이에 두고 교차하게 형성된 게이트 라인 및 데이터 라인과, 그 교차부마다 형성된 박막 트랜지스터(TFT)와, 그 교차 구조로 마련된 화소 영역에 형성된 화소 전극을 포함한다.
컬러 필터 기판은 상부 기판 위에 컬러 구현을 위한 컬러 필터와, 빛샘 방지를 위한 블랙 매트릭스와, 컬러 필터에 의한 단차를 보상하기 위한 오버 코트층과, 화소 전극과 수직 전계를 이루는 공통 전극을 포함한다.
여기서, 상부 및 하부 기판은 비용 절감을 위해 무알칼리 글래스보다 가격이 싼 알칼리 글래스(Glass)를 사용하게 된다. 알칼리 글래스를 기판으로 사용할 경 우에, 알칼리 이온의 확산 및 오염의 문제가 발생한다. 즉, 알칼리 글래스 내부에 존재하는 나트륨 확산에 의해 박막 트랜지스터 기판 및 컬러 필터 기판 내에 포함된 다수의 박막 내부로 이동할 경우 누설 전류 증가 등의 박막 트랜지스터 신뢰성 저하를 야기하고 이를 이용하는 액정 표시 패널의 신뢰성에도 악영향을 미칠 것이다.
따라서, 본 발명의 기술적 과제는 기판 상에 추가 공정 없이 확산 방지막을 형성하여 트랜지스터의 신뢰성 및 액정 표시 패널의 신뢰성을 향상시킬 수 있는 박막 트랜지스터 기판 및 이의 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 박막 트랜지스터 기판은 기판; 상기 기판 위에 형성되는 박막 트랜지스터; 및 상기 박막 트랜지스터의 게이트 전극과 기판 사이에 게이트 전극과 동일 패턴으로 형성되는 확산 방지막을 포함한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 기판 상에 게이트 라인 및 게이트 전극이 포함되는 게이트 금속 패턴과 동시에 확산 방지막을 형성하는 단계; 상기 확산 방지막 및 게이트 금속 패턴 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 반도체 패턴을 형성하는 단계; 및 상기 반도체 패턴 상에 데이터 라인, 소스 및 드레인 전극을 포함하는 소스 및 드레인 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
도 1은 본 발명의 실시 예에 따른 박막 트랜지스터 기판을 나타낸 단면도이다.
박막 트랜지스터 기판은 기판(100)과, 기판(100)과 게이트 전극(104) 사이에 형성된 확산 방지막(102)과, 게이트 절연막(106)을 사이에 두고 교차하게 형성된 게이트 라인 및 데이터 라인(114)과, 그 교차부마다 형성된 박막 트랜지스터(TFT)와, 그 교차 구조로 마련된 화소 영역에 형성된 화소 전극(124)을 포함한다.
확산 방지막(102)은 기판(100)과, 게이트 전극(104) 및 게이트 라인을 포함하는 게이트 금속 패턴 사이에 형성된다. 이때, 확산 방지막(102)은 게이트 금속 패턴과 동일 패턴으로 형성되며, 게이트 금속 패턴을 이루는 금속과 산소가 반응하여 형성된다. 예를 들어, 게이트 금속 패턴이 알루미늄 네오듐(AlNd) 또는 알루미늄(Al)으로 형성되는 경우, 확산 방지막(102)은 산화 알루미늄(Al2O3)으로 형성된다. 이때, 확산 방지막(102)은 예로 들어 100~2000Å의 두께로 형성된다. 확산 방지막(102)은 기판(100)으로부터 나트륨(Na+)등의 알칼리 이온들이 게이트 금속 패턴으로 확산되는 것을 방지한다. 확산 방지막(102)은 화학 반응이나 용매 작용에 의한 손상을 잘견뎌내는 뛰어난 내약품성을 가짐으로써 나트륨(Na+) 등의 알칼리 이온들이 게이트 금속 패턴으로 확산되는 것을 방지할 수 있다. 이에 따라, 박막 트랜지스터(TFT)의 성능 향상 및 이로 인해 액정 표시 패널의 신뢰성을 증가시킬 수 있다. 그리고, 확산 방지막(102)은 게이트 전극(104) 및 게이트 라인을 증착 공정 및 식각 공정을 할 경우 동시에 제조함으로써 공정 추가가 필요없게 된다. 한편, 기판(100) 및 게이트 금속 패턴 상에 형성되는 게이트 절연막(106)은 기판(100)으로부터의 나트륨(Na+) 등의 알칼리 이온들이 게이트 금속 패턴 이외의 영역으로 확산되는 것을 방지할 수 있다.
박막 트랜지스터(TFT)는 게이트 라인으로부터의 게이트 신호에 응답하여 데이터 라인(114)으로부터의 데이터 신호를 선택적으로 화소 전극(124)에 공급한다. 이를 위해, 박막 트랜지스터(TFT)는 게이트 라인과 접속된 게이트 전극(104), 데이터 라인(114)과 접속된 소스 전극(116), 보호막(120)을 관통하는 콘택홀(122)을 통해 화소 전극(124)과 접속된 드레인 전극(118), 게이트 전극(104)과 게이트 절연막(106)을 사이에 두고 중첩되면서 소스 전극(116)과 드레인 전극(118) 사이에 채널을 형성하는 활성층(108), 활성층(108)과 소스 전극(116) 및 드레인 전극(118)과의 오믹 접촉을 위한 오믹 접촉층(110)을 구비한다.
화소 전극(124)은 박막 트랜지스터(TFT)의 드레인 전극(118)과 컨택홀(122)을 통해 접속되며, 보호막(120) 상에 형성된다. 화소 전극(124)은 투명하면서도 도전성을 가지는 ITO(Indim Tin Oxide)나 IZO(Indim Zinc Oxide)와 같은 물질로 형성된다.
보호막(120)은 박막 트랜지스터(TFT)와 화소 전극(124) 사이에 형성되어 데이터 라인(114)과 박막 트랜지스터(TFT)를 보호한다. 여기서, 보호막(120)은 무기 및 유기 보호막의 이중층 또는 이들 중 어느 하나만 형성되는 단일층으로도 형성될 수 있다.
도 2a 내지 도 2e는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 기판(100) 상에 게이트 라인 및 게이트 전극(104)을 포함하는 게이트 금속 패턴과, 확산 방지막(102)이 형성된다. 구체적으로 설명하면, 기판(100) 상에 스퍼터링 방법등의 증착 방법을 통해 게이트 금속 산화막 및 게이트 금속층이 순차적으로 형성된다. 게이트 금속 산화막은 게이트 금속이 타켓으로 이용되는 스퍼터링 챔버 내에 산소 가스(O2)를 일부 공급해줌으로써 산화 알루미늄(Al2O3)으로 이루어진 게이트 금속 산화막이 기판 상에 형성한다. 다시 말하여, 게이트 금속 산화막은 게이트 금속층을 증착할 때, 동시에 형성할 수 있다. 여기서, 스퍼터링 장치는 예로 들어 DC 마그네트론 장치를 설명하기로 한다.
구체적으로, 도 3a에 도시된 바와 같이 DC 마그네트론 장치는 진공 챔버(200) 내에 기판(100)이 안착되는 애노드(202)와, 이와 대향하여 타케트(210)가 놓이는 캐소드(204)와, 캐소드(204) 하부에 형성된 영구 자석(208)을 구비한다. 이때, 타켓(210)은 예로 들어 알루미늄네오듐(AlNd)으로 이루어진다. 진공 챔버(200) 내에는 알루미늄네오듐(AlNd)과 결합하여 산화 알루미늄(Al2O3)을 형성하기 위해 산소 가스(O2)를 아르곤 가스(Ar)와 동시에 공급해준다. DC 전압이 인가되어 애노드(202)는 정극성 바이어스, 캐소드(204)는 부극성 바이어스 상태가 된다. 애노드(202)와 캐소드(204) 사이의 전위차에 의해 전자(e-)가 생성되고, 생성된 전자(e-)는 아르곤 가스(Ar)와 충돌하여 아르곤 가스(Ar)가 이온화된다. 이온화된 아르곤 가스는 양이온(Ar+)이 되면서 전자를 방출한다. 이렇게 하여 생성된 아르 곤 가스(Ar+)는 마이너스로 바이어스된 타켓(210)에 충돌됨으로써 타켓(210)에서 스퍼터링 되는 알루미늄네이듐 원자와 산소 가스(O2)가 반응한다. 이에 따라, 기판(100) 상에 산화 알루미늄(Al2O3)으로 이루어진 게이트 금속 산화막이 증착된다. 이때, 게이트 금속 산화막은 예로 들어 100~2000Å의 두께로 형성된다. 게이트 금속 산화막이 증착된 후, 진공 챔버(200) 내에 도 3b에 도시된 바와 같이 산소 가스(O2)를 제외한 아르곤 가스(Ar)만을 공급하면, 게이트 금속층은 타켓(210)과 아르곤 가스(Ar)와의 충돌에 의해 타켓(210)에서 스퍼터링된 알루미늄 원자가 게이트 금속 산화막 상에서 박막 형태로 성장한다. 이에 따라, 기판(100) 위에 증착된 게이트 금속 산화막과 게이트 금속층이 순차적으로 형성된다. 기판(100) 위에 게이트 금속 산화막 및 게이트 금속층은 포토리소그래피 공정 및 식각 공정으로 동시에 패터닝됨으로써 확산 방지막(102), 게이트 라인 및 게이트 전극(104)을 포함하는 게이트 금속 패턴이 형성된다. 이에 따라, 기판(100) 상에 게이트 라인 및 게이트 전극(104)을 직접 형성하지 않고 확산 방지막(102) 위에 게이트 라인 및 게이트 전극(104)을 형성함으로써 기판(100)으로부터의 나트륨(Na+) 등의 알칼리 이온이 확산되는 것을 방지할 수 있다.
도 2b를 참조하면, 게이트 금속 패턴 및 확산 방지막(102)이 형성된 기판(100) 상에 게이트 절연막(106)이 형성되고, 활성층(108) 및 오믹 접촉층(110)을 포함하는 반도체 패턴(112)이 형성된다.
구체적으로, 게이트 금속 패턴 및 확산 방지막(102)이 형성된 기판(100) 상 에 PECVD(Plasma Enhanced Chemical Vapor Deposition)등의 증착 방법 통해 무기 절연 물질이 전면 증착됨으로써 게이트 절연막(106)이 형성된다. 게이트 절연막(106) 상에 증착 공정을 통해 비정질 실리콘층, 불순물이 도핑된 비정질 실리콘층이 순차적으로 증착된다. 이이서, 포토리소그래피 공정 및 식각 공정으로 비정질 실리콘층 및 불순물이 도핑된 비정질 실리층이 패터닝됨으로써 활성층(108) 및 오믹 접촉층(110)을 포함하는 반도체 패턴(112)이 형성된다. 게이트 절연막(106)으로는 질화 실리콘(SiOx), 산화 실리콘(SiNx) 등과 같은 무기 절연 물질이 이용된다.
도 2c를 참조하면, 반도체 패턴(112)이 형성된 게이트 절연막(106) 상에 데이터 라인(114), 소스 전극(116), 드레인 전극(118)을 포함하는 소스 및 드레인 패턴이 형성된다.
구체적으로, 반도체 패턴(112)이 형성된 게이트 절연막(106) 위에 소스/드레인 금속층은 스퍼터링 등의 증착 방법으로 형성된다. 소스/드레인 금속층으로는 몰리브덴(Mo), 몰리브덴 텅스텐(MoW), 구리(Cu)으로 이용된다. 이 소스/드레인 금속층이 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 데이터 라인(114), 소스 전극(116), 드레인 전극(118)을 포함하는 소스 및 드레인 패턴이 형성된다. 이어서, 소스 전극(116)과 드레인 전극(118)을 마스크로 하여 두 전극(116,118) 사이로 노출된 오믹 접촉층(110)을 제거하여 활성층(108)이 노출되게 한다.
도 2d를 참조하면, 소스 및 드레인 패턴이 형성된 게이트 절연막(106) 상에 컨택홀(122)을 포함하는 보호막(120)이 형성된다.
구체적으로, 소스 및 드레인 패턴이 형성된 게이트 절연막(106) 상에 PECVD(Plasma Enhanced Chemical Vapor Deposition), 스핀 코팅(Spin Coating), 스핀리스 코팅(Spinless Coating) 등의 방법으로 보호막(120)이 형성된다. 그리고 보호막(120)이 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 컨택홀(122)이 형성된다.
도 2e를 참조하면, 보호막(120) 상에 화소 전극(124)을 포함하는 투명 도전 패턴이 형성된다.
구체적으로, 보호막(120) 상에 투명 도전층이 스퍼터링 등과 같은 증착 방법으로 형성된다. 투명 도전층으로는 ITO(Indum Tin Oxide), TO(Tin Oxide), IZO(Indum Zinc Oxide), ITZO(Indum Tin Zinc Oxide)등이 이용된다. 이 투명 도전층은 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 화소 전극(124)이 형성된다. 화소 전극(124)은 컨택홀(122)을 통해 드레인 전극(118)과 접속된다.
도 4은 본 발명의 다른 실시 예에 따른 박막 트랜지스터 기판을 나타낸 단면도이다.
박막 트랜지스터 기판은 기판(100), 기판(100) 상에 전체적으로 증착된 확산 방지막(103)과, 게이트 절연막(106)을 사이에 두고 교차하게 형성된 게이트 라인 및 데이터 라인(114)과, 그 교차부마다 형성된 박막 트랜지스터(TFT)와, 그 교차 구조로 마련된 화소 영역에 형성된 화소 전극(124)을 포함한다. 위에서 설명한 확산 방지막(103)을 제외한 박막 트랜지스터 기판의 구성 요소는 생략하기로 한다.
확산 방지막(103)은 도 4에 도시된 바와 같이 게이트 금속만을 패터닝하고 확산 방지막(103)을 기판(100) 전체적으로 증착할 수 있다. 확산 방지막(103)은 100~2000Å의 두께로 형성됨으로 기판(100) 전체적으로 증착하여도 박형화에도 문제되지 않는다. 이때, 확산 방지막(103)은 유리와 같은 투명한 재질이므로 기판(100) 상에 전체적으로 증착하여도 외부로부터 빛이 입사되어도 충분히 투과할 수 있다. 또한, 기판(100) 상에 확산 방지막(103)이 증착되고 그 위에 게이트 절연막(106)이 형성됨으로써 이중막이 형성되게 되어 기판(100)으로부터 나트륨(Na+) 등의 알칼리 이온이 확산되는 것을 더욱 방지할 수 있다. 다시 말하여, 기판(100)으로부터의 나트륨(Na+) 등의 알칼리 이온이 게이트 전극(104) 및 게이트 라인에 확산되어 막내 이온성 불순물로 작용하는 것을 방지하여 박막 트랜지스터(TFT)의 성능 향상 및 이로 인해 액정 표시 패널의 신뢰성을 증가시킬 수 있다
도 5a 내지 도 5e는 본 발명의 다른 실시 예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 5a를 참조하면, 기판(100) 상에 확산 방지막(103) 및 게이트 라인 및 게이트 금속(104)을 포함하는 게이트 금속 패턴이 형성된다. 구체적으로 설명하면, 기판(100) 상에 스퍼터링 방법 등의 증착 방법을 게이트 금속 산화막 및 게이트 금속층이 순차적으로 형성된다. 게이트 금속 산화막은 게이트 금속이 타켓으로 이용되는 스퍼터링 챔버 내에 아르곤 가스(Ar)뿐만 아니라 산소 가스(O2)를 일부 공급해줌으로써 산화 알루미늄으로 이루어진 게이트 금속 산화막이 기판(100) 상에 형성된다. 게이트 금속 산화막이 증착된 후, 진공 챔버 내에는 산소 가스를 제외한 아 르곤 가스만을 공급해줌으로 게이트 금속 산화막 상에서 게이트 금속층이 형성된다.
게이트 금속층 및 게이트 금속 산화막 증착 공정 한 뒤, 기판(100) 위에는 게이트 금속 산화막을 제외한 게이트 금속층만을 포토리소그래피 공정 및 식각 공정으로 패터닝하여 게이트 라인 및 게이트 전극을 포함하는 게이트 금속만을 패터닝한다. 이에 따라, 기판(100) 위에는 게이트 금속 산화막으로 이루어진 확산 방지막(103) 및 게이트 금속 패턴이 형성된다.
도 5b를 참조하면, 게이트 금속 패턴 및 확산 방지막(103)이 형성된 기판(100) 상에 게이트 절연막(106)이 형성되고, 활성층(108) 및 오믹 접촉층(110)을 포함하는 반도체 패턴(112)이 형성된다.
도 5c를 참조하면, 반도체 패턴(112)이 형성된 게이트 절연막(106) 상에 데이터 라인(114), 소스 전극(116), 드레인 전극(118)을 포함하는 소스 및 드레인 패턴이 형성된다.
도 5d를 참조하면, 소스 및 드레인 패턴이 형성된 게이트 절연막(106) 상에 컨택홀(122)을 포함하는 보호막(120)이 형성된다.
도 5e를 참조하면, 보호막(120) 상에 화소 전극(124)을 포함하는 투명 도전 패턴이 형성된다.
한편, 확산 방지막(102,103)은 아모퍼스-실리콘 박막 트랜지스터(amorphous-Silicon Thin Film Transistor : 이하, a-si TFT), a-si TFT를 사용하는 액정 표시 장치나, 유기 전계 발광 소자에서도 어디든 적용 가능하며, 나트륨(Na+)등의 알칼 리 이온들이 1% 이상 함유된 알칼리 글래스(Glass)에 모두 적용 가능하다.
상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 기판 및 이의 제조 방법은 기판과 금속층 사이에 확산 방지막을 형성하여 기판으로부터 나트륨과 같은 알칼리 이온이 박막 트랜지스터에 영향을 주는 것을 방지할 수 있다.
그리고, 본 발명에 따른 박막 트랜지스터 기판 및 이의 제조 방법은 확산 방지막을 게이트 금속을 형성할 때 동시에 형성함으로써 추가 공정이 필요하지 않는다.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술된 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해 할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정하여져야만 할 것이다.
Claims (12)
- 기판;상기 기판 위에 형성되는 박막 트랜지스터; 및상기 박막 트랜지스터의 게이트 전극과 기판 사이에 게이트 전극과 동일 패턴으로 형성되는 확산 방지막을 포함하는 박막 트랜지스터 기판.
- 제1항에 있어서,상기 확산 방지막은 상기 게이트 전극을 이루는 금속의 산화막으로 이루어지는 것을 특징으로 하는 박막 트랜지스터 기판.
- 제2항에 있어서,상기 확산 방지막은 산화 알루미늄(Al2O3)으로 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
- 제3항에 있어서,상기 확산 방지막은 100~2000Å의 두께로 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
- 제4항에 있어서,상기 확산 방지막은 게이트 라인 및 게이트 전극을 포함하는 게이트 금속 패턴과 동일 패턴으로 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
- 제1항에 있어서,상기 기판은 알칼리 이온이 1%이상 함유된 알칼리 기판인 것을 특징으로 하는 박막 트랜지스터 기판.
- 기판 상에 게이트 라인 및 게이트 전극이 포함되는 게이트 금속 패턴과 동시에 확산 방지막을 형성하는 단계;상기 확산 방지막 및 게이트 금속 패턴 상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 반도체 패턴을 형성하는 단계; 및상기 반도체 패턴 상에 데이터 라인, 소스 및 드레인 전극을 포함하는 소스 및 드레인 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제7항에 있어서,상기 기판 상에 게이트 금속 패턴과 동시에 확산 방지막을 형성하는 단계는상기 게이트 전극을 이루는 게이트 금속 타켓과 산소가 반응하는 증착 공정 을 통해 상기 기판 전면 상에 게이트 금속 산화막을 증착하는 단계;상기 게이트 금속 타켓을 이용한 증착 공정을 통해 상기 게이트 금속 산화막 상에 게이트 금속층을 증착하는 단계; 및상기 게이트 금속 산화막 및 게이트 금속층을 포토리소그래피 공정 및 식각 공정으로 동시에 패터닝되는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제8항에 있어서,상기 확산 방지막은 게이트 금속 패턴과 동일 패턴으로 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제8항에 있어서,상기 확산 방지막은 기판 전면에 형성되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제9항 또는 제10항에 있어서,상기 확산 방지막은 산화 알루미늄으로 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제9항 또는 제10항에 있어서,상기 확산 방지막은 100~2000Å의 두께로 형성되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070041988A KR101407289B1 (ko) | 2007-04-30 | 2007-04-30 | 박막 트랜지스터 기판 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070041988A KR101407289B1 (ko) | 2007-04-30 | 2007-04-30 | 박막 트랜지스터 기판 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080096982A true KR20080096982A (ko) | 2008-11-04 |
| KR101407289B1 KR101407289B1 (ko) | 2014-06-13 |
Family
ID=40285053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070041988A KR101407289B1 (ko) | 2007-04-30 | 2007-04-30 | 박막 트랜지스터 기판 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101407289B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150110921A (ko) * | 2014-03-21 | 2015-10-05 | 삼성디스플레이 주식회사 | 액정 표시 패널 및 이의 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2701763B2 (ja) * | 1994-11-04 | 1998-01-21 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JPH09167845A (ja) * | 1996-10-25 | 1997-06-24 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法 |
| KR100451037B1 (ko) * | 2000-12-08 | 2004-10-02 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성 방법 |
| KR100916602B1 (ko) * | 2002-11-11 | 2009-09-11 | 엘지디스플레이 주식회사 | 소다라임 글라스를 이용한 액정표시장치와 그 제조방법 |
-
2007
- 2007-04-30 KR KR1020070041988A patent/KR101407289B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150110921A (ko) * | 2014-03-21 | 2015-10-05 | 삼성디스플레이 주식회사 | 액정 표시 패널 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101407289B1 (ko) | 2014-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US9305942B2 (en) | TFT array substrate having metal oxide part and method for manufacturing the same and display device | |
| US9881942B2 (en) | Array substrate, manufacturing method thereof and display device | |
| KR20130094161A (ko) | 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법 | |
| US10825840B2 (en) | Thin-film transistor panel | |
| KR101472849B1 (ko) | 박막트랜지스터 기판, 이의 제조 방법 및 이를 갖는액정표시패널 | |
| KR20140037782A (ko) | 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법 | |
| KR20080077846A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US20080006827A1 (en) | Making thin film transistors on display panels | |
| KR101697586B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR101622733B1 (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR20160086016A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| CN108305879A (zh) | 薄膜晶体管阵列基板及制作方法和显示装置 | |
| KR20040019593A (ko) | 액정표시장치의 제조방법 | |
| KR101605723B1 (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR20080012490A (ko) | 액정표시장치 및 그의 제조방법 | |
| KR101274684B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| CN102709328B (zh) | 一种阵列基板、其制造方法、显示面板及显示装置 | |
| KR101407289B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20080102665A (ko) | 박막 트랜지스터 및 이를 포함하는 표시장치 | |
| KR20060090352A (ko) | 박막트랜지스터 기판과 그 제조방법 | |
| KR20130052798A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| US20090184323A1 (en) | Thin film transistor array panel and method for manufacturing the same | |
| JP5368717B2 (ja) | 表示装置およびこれに用いるＣｕ合金膜 | |
| KR101267071B1 (ko) | 액정 표시장치용 박막 트랜지스터 기판 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 6 |