KR20080088281A - Method of driving display panel - Google Patents

Method of driving display panel Download PDF

Info

Publication number
KR20080088281A
KR20080088281A KR1020070031082A KR20070031082A KR20080088281A KR 20080088281 A KR20080088281 A KR 20080088281A KR 1020070031082 A KR1020070031082 A KR 1020070031082A KR 20070031082 A KR20070031082 A KR 20070031082A KR 20080088281 A KR20080088281 A KR 20080088281A
Authority
KR
South Korea
Prior art keywords
group
electrodes
period
voltage
discharge
Prior art date
Application number
KR1020070031082A
Other languages
Korean (ko)
Inventor
안형준
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070031082A priority Critical patent/KR20080088281A/en
Publication of KR20080088281A publication Critical patent/KR20080088281A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2946—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by introducing variations of the frequency of sustain pulses within a frame or non-proportional variations of the number of sustain pulses in each subfield
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

A method for driving a display panel is provided to perform stable sustain discharge by utilizing address display mixing operation which widens width of sustain pulses for compensation sustain operation. A display panel includes discharge cells driven plural sub-fields. Each of the sub-fields includes a reset period, a mixing operation period, and a common sustain period. The mixing operation period includes address periods(A41,A42) for selecting discharge cells to be generated sustain discharge and sustain discharge periods(IDS,CPS) for generating the sustain discharge in the selected discharge cells. The address periods and the sustain discharge periods are performed sequentially from a first group to an n-th group. A sustain discharge period of the n-th group includes a first interval(CPS1) and a second interval(CPS2) longer than the first interval. The first interval is used to apply a first voltage to Y electrodes. The second interval is used to apply a second voltage lower than the first voltage to Y electrodes from the first group to an (n-1)-th group and a third voltage lower than the second voltage to Y electrodes of the n-th group.

Description

디스플레이 패널의 구동방법{Method of driving display panel}Method of driving display panel {Method of driving display panel}

도 1은 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다. 1 is an internal perspective view showing the structure of a three-electrode surface discharge plasma display panel.

도 2는 도 1의 플라즈마 디스플레이 패널을 구동하기 위한 플라즈마 디스플레이 패널의 구동장치를 간략히 도시한 블록도이다. FIG. 2 is a block diagram schematically illustrating an apparatus for driving a plasma display panel for driving the plasma display panel of FIG. 1.

도 3은 본 발명에 따른 바람직한 실시예로서, 어드레스 디스플레이 혼합 구동에 의한 플라즈마 디스플레이 패널의 구동방법을 보여주는 타이밍도이다.3 is a timing diagram illustrating a method of driving a plasma display panel by driving address display mixing according to a preferred embodiment of the present invention.

도 4는 도 3의 플라즈마 디스플레이 패널의 구동방법에서, 방전셀들이 Y 전극들에 대하여 홀수 번째 전극들의 제1그룹과 짝수 번째 전극들의 제2그룹으로 나뉘어 구동되는 경우에 각각의 구동부에서 출력되는 구동신호의 실시예를 보여주는 타이밍도이다. FIG. 4 illustrates a driving method of the plasma display panel of FIG. 3, wherein the discharge cells are driven by being divided into a first group of odd-numbered electrodes and a second group of even-numbered electrodes with respect to the Y electrodes. A timing diagram showing an embodiment of a signal.

도 5는 도 4의 구동신호에서, 제2그룹의 그룹별 유지방전 기간에서의 유지 펄스 폭이 5㎲인 경우에 출력되는 광을 개략적으로 도시한 도면이다. FIG. 5 is a view schematically showing light output when the sustain pulse width in the sustain discharge period for each group of the second group is 5 ms in the drive signal of FIG. 4.

도 6은 도 4의 구동신호에서, 제2그룹의 그룹별 유지방전 기간에서의 유지 펄스 폭이 12㎲인 경우에 출력되는 광을 개략적으로 도시한 도면이다. 6 is a view schematically showing light output when the sustain pulse width in the sustain discharge period for each group of the second group is 12 ms in the drive signal of FIG. 4.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

22: 논리 제어부, 23: 어드레스 구동부, 22: logic controller, 23: address driver,

24: X 구동부, 25: Y 구동부.24: X driver, 25: Y driver.

본 발명은 디스플레이 패널의 구동방법에 관한 것으로서, 보다 상세하게는 디스플레이 패널의 상부와 하부에서의 유지방전이 균일하게 수행될 수 있도록 하는 디스플레이 패널의 구동방법에 관한 것이다. The present invention relates to a method of driving a display panel, and more particularly, to a method of driving a display panel so that sustain discharge at the top and bottom of the display panel can be performed uniformly.

평판 디스플레이 장치로서 대형 패널의 제작이 용이한 플라즈마 디스플레이 패널(Plasma Display Panel, PDP)이 주목받고 있다. 플라즈마 디스플레이 패널은 방전현상을 이용하여 화상을 표현하는 디스플레이 장치이다. 일반적으로 플라즈마 디스플레이 패널은 구동 전압의 형태에 따라서 직류형과 교류형으로 나눌 수 있으며, 직류형의 경우 방전시간의 지연시간이 긴 단점으로 인하여 교류형 플라즈마 디스플레이 패널의 개발이 많이 이루어지고 있다. As flat panel display devices, plasma display panels (PDPs), which are easy to manufacture large panels, have attracted attention. The plasma display panel is a display device that expresses an image using a discharge phenomenon. In general, the plasma display panel can be divided into a direct current type and an alternating current type according to the type of driving voltage. In the case of the direct current type, an AC plasma display panel has been developed due to a long delay time of a discharge time.

교류형 플라즈마 디스플레이 패널로는 3전극을 구비하고 교류 전압에 의하여 구동되는 3전극 교류 면방전 방식의 플라즈마 디스플레이 패널이 대표적이다. 일반적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널은 다층의 판으로 이루어져 있으며, 종래의 화면표시장치인 음극선관(CRT)에 비하여 두께가 얇고 가벼우면서도 넓은 화면을 제공할 수 있기에 공간적으로 유리하다. An AC plasma display panel includes a three-electrode AC surface discharge type plasma display panel having three electrodes and driven by an AC voltage. A typical three-electrode surface discharge type plasma display panel is composed of a multi-layered plate, which is spatially advantageous because it can provide a thinner, lighter, and wider screen than a conventional cathode ray tube (CRT).

플라즈마 디스플레이 패널은 다수개의 디스플레이 셀들을 구비하며, 하나의 디스플레이 셀은 세 개(적색, 녹색, 청색)의 방전셀들로 구성되며, 상기 방전셀들 의 방전 상태를 조절함에 따라 화상의 계조를 표현한다. The plasma display panel includes a plurality of display cells, and one display cell is composed of three discharge cells (red, green, and blue), and the gray level of the image is represented by adjusting the discharge state of the discharge cells. do.

플라즈마 디스플레이 패널의 계조를 표현하기 위하여 플라즈마 디스플레이 패널에 인가되는 하나의 프레임을 발광 횟수가 다른 8개의 서브필드들로 구성하여 256 계조를 표현할 수가 있다. 즉, 256 계조로 화상을 표시하고자하는 경우에 1/60초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들로 나누어진다. In order to express the gray scale of the plasma display panel, one frame applied to the plasma display panel may be configured with eight subfields having different emission counts to express 256 gray scales. That is, in the case where the image is to be displayed with 256 gray levels, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields.

각각의 서브필드는 리셋 주기, 어드레스 주기, 및 유지방전 주기로 나누어 질 수 있다. 리셋 주기에는 모든 방전셀들을 균일하게 초기화시킨다. 어드레스 주기에는 유지방전을 일으키고자 하는 방전셀들을 선택한다. 유지방전 주기에는 어드레스 주기에 선택된 방전셀들에서 계조를 표시하기 위한 유지방전을 일으킨다. 프레임 내에서 유지방전의 회수를 조절함으로써 256 단계의 계조를 표현할 수가 있다. Each subfield may be divided into a reset period, an address period, and a sustain discharge period. In the reset period, all the discharge cells are uniformly initialized. In the address period, discharge cells for generating sustain discharge are selected. In the sustain discharge cycle, sustain discharge is generated to display gray scales in the discharge cells selected in the address cycle. By adjusting the number of sustain discharges in the frame, 256 levels of gray scale can be expressed.

이러한 종래의 구동방법에 의하면, 모든 전극 라인들에 대하여 어드레스 방전이 완료된 후에 모든 방전셀들에서 유지방전을 일으킨다. 따라서, 어드레스 방전이 일어난 후 유지방전이 일어나기까지의 기간이 패널의 상부와 하부가 서로 다르다. According to this conventional driving method, sustain discharge occurs in all the discharge cells after the address discharge is completed for all the electrode lines. Therefore, the period between the address discharge and the sustain discharge is different between the top and bottom of the panel.

즉, 패널의 상부로부터 하부로 순차적으로 스캔 펄스를 인가하여 어드레스 방전을 일으키는 경우에, 패널 하부가 패널 상부보다 어드레스 방전 후 유지방전까지의 기간이 짧다. 따라서, 패널의 상부와 하부 사이의 유지방전의 방전특성 또는 유지광의 세기가 달라지는 등 유지방전이 균일하게 수행되지 못 하는 문제점이 있었다. That is, in the case where address discharge is caused by sequentially applying scan pulses from the top of the panel to the bottom, the period from the bottom of the panel to the sustain discharge is shorter than the top of the panel. Therefore, there is a problem that the sustain discharge is not uniformly performed, such as the discharge characteristics of the sustain discharge between the upper and lower portions of the panel or the intensity of the sustain light is changed.

특히, 이러한 현상은 주사 전극 라인들의 수가 많아 어스레스 주기의 시간이 길어지는 고화질의 플라즈마 디스플레이 패널의 구동 시에 더욱 심각하게 나타날 수 있다.In particular, this phenomenon may be more serious when the high-quality plasma display panel is driven in which the number of scan electrode lines is large, and the time period of the address period is long.

본 발명은, 보상 유지구동을 위한 유지펄스 폭을 길게 하는 어드레스 디스플레이 혼합 구동에 의하여, 안정적인 유지방전이 가능한 디스플레이 패널의 구동방법을 제공하는 것을 목적으로 한다. An object of the present invention is to provide a method for driving a display panel which can be stably discharged by an address display mixed drive which lengthens a sustain pulse width for compensation sustain drive.

본 발명은, X 전극들 및 Y 전극들과 어드레스 전극들이 교차되는 영역에 방전셀들이 형성되는 디스플레이 패널에 대하여, 상기 방전셀들이 상기 X 전극들 및 Y 전극들에 대하여 제1그룹부터 제n그룹까지 n개의 그룹으로 나뉘고, 디스플레이 주기로서의 프레임이 시분할 계조 디스플레이를 위한 복수의 서브필드들을 포함하고, 상기 서브 필드가, 전체 방전셀들을 초기화하는 리셋 기간, 그룹별로 방전셀들을 선택 및 유지방전을 수행하는 혼합구동 기간, 및 전체 그룹들에 대하여 유지방전을 수행하는 공통 유지기간을 포함하여 구동하는 것으로, 상기 혼합구동 기간이, 상기 유지방전을 일으키고자 하는 방전셀들을 선택하는 그룹별 어드레스 기간과 상기 선택된 방전셀들에서 유지방전을 일으키는 그룹별 유지방전 기간을 포함하고, 상기 그룹별 어드레스 기간 및 그룹별 유지방전 기간이 상기 제1그룹으로부터 상기 제n그룹까지 순차적으로 진행되고, 상기 제n그룹의 그룹별 유지방전기간이, 상기 Y 전극들에 제1전압이 인가되는 제1기간, 및 상기 제1그룹부터 상기 제n-1그룹까지의 Y 전극들에 상기 제1전압보다 낮은 제2전압이 인가되고, 상기 제n그룹의 Y 전극들에 상기 제2전압보다 낮은 제3전압이 인가되는 제2기간을 포함하며, 상기 제1기간이 상기 제2기간보다 긴 디스플레이 패널의 구동방법을 제공한다.The present invention relates to a display panel in which discharge cells are formed in an area where X electrodes and Y electrodes and an address electrode cross each other, wherein the discharge cells are arranged in a first to nth group with respect to the X electrodes and Y electrodes. Divided into n groups, and a frame as a display period includes a plurality of subfields for time division gray scale display, wherein the subfields perform a reset period for initializing all discharge cells, select discharge cells for each group, and perform sustain discharge And a common sustain period for performing sustain discharge for all groups. The mixed drive period includes an address period for each group for selecting discharge cells to generate the sustain discharge. A sustain discharge period for each group causing sustain discharge in selected discharge cells, wherein the address for each group A period of sustain discharge for each group and the group proceeds sequentially from the first group to the n-th group, the sustain discharge period for each group of the n-th group is a first period during which a first voltage is applied to the Y electrodes, And a second voltage lower than the first voltage is applied to the Y electrodes from the first group to the n-th group, and a third voltage lower than the second voltage is applied to the Y electrodes of the nth group. A method of driving a display panel, comprising a second period of time applied, wherein the first period is longer than the second period.

상기 공통 유지기간에 모든 그룹들의 상기 Y 전극들 및 X 전극들에 동일한 횟수의 공통 유지펄스가 인가되는 것이 바람직하다.In the common sustain period, it is preferable that the same number of common sustain pulses are applied to the Y electrodes and the X electrodes of all groups.

상기 공통 유지 펄스가 상기 제1전압과 상기 제3전압이 상기 Y 전극들 및 X 전극들에 교대로 인가되는 전압인 것이 바람직하다.The common sustain pulse may be a voltage at which the first voltage and the third voltage are alternately applied to the Y electrodes and the X electrodes.

상기 제1기간이 상기 공통 유지 펄스에서 상기 제1전압이 인가되는 시간보다 긴 것이 바람직하다.Preferably, the first period is longer than the time for which the first voltage is applied in the common sustain pulse.

상기 제3전압이 접지 전압인 것이 바람직하다.It is preferable that the third voltage is a ground voltage.

상기 제2 전압이 상기 제1그룹의 Y 전극들과 X 전극들 사이에서 유지방전이 발생하지 않도록 하는 전압인 것이 바람직하다.Preferably, the second voltage is a voltage such that sustain discharge does not occur between the Y electrodes and the X electrodes of the first group.

상기 제1기간이 12㎲이상 20㎲이하인 것이 바람직하다.It is preferable that the first period is 12 ms or more and 20 ms or less.

상기 복수개의 그룹이, 상기 디스플레이 패널의 일 측으로부터 홀수 번째 Y 전극들에 해당하는 방전셀들의 제1그룹, 및 짝수 번째 Y 전극들에 해당하는 방전셀들의 제2그룹으로 나뉘는 2개의 그룹인 것이 바람직하다.The plurality of groups may be divided into two groups divided into a first group of discharge cells corresponding to odd-numbered Y electrodes and a second group of discharge cells corresponding to even-numbered Y electrodes from one side of the display panel. desirable.

상기 그룹별 유지방전 기간들에 1회의 유지방전이 일어나는 것이 바람직하다.It is preferable that one sustain discharge occurs in the sustain discharge periods for each group.

상기 제1그룹으로부터 상기 제n-1그룹의 각각의 그룹별 유지 기간에는 상기 Y 전극들 및 상기 X 전극들에 상기 제1전압 및 접지 전압이 교대로 인가되는 것이 바람직하다.Preferably, the first voltage and the ground voltage are alternately applied to the Y electrodes and the X electrodes in the sustain period for each group of the n-th group from the first group.

본 발명에 따르면, 보상 유지구동을 위한 유지펄스 폭을 길게 하는 어드레스 디스플레이 혼합 구동에 의하여, 안정적인 유지방전이 가능하다. According to the present invention, stable sustain discharge is possible by the address display mixed drive which lengthens the sustain pulse width for the compensation sustain drive.

이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다. 1 is an internal perspective view showing the structure of a three-electrode surface discharge plasma display panel.

도면을 참조하면, 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1∼ABm), 유전층(11, 15), Y 전극 라인들(Y1∼Yn), X 전극 라인들(X1∼Xn), 형광층(16), 격벽(17) 및 보호층(12)이 마련될 수 있다. Referring to the drawings, between the front and rear glass substrates 10 and 13 of the surface discharge plasma display panel 1, the address electrode lines A R1 to A Bm , the dielectric layers 11 and 15, and the Y electrode line Y 1 to Y n , X electrode lines X 1 to X n , a fluorescent layer 16, a partition wall 17, and a protective layer 12 may be provided.

어드레스 전극 라인들(AR1∼ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(15)은 어드레스 전극 라인들(AR1∼ABm)의 앞쪽에서 전면(全面) 도포된다. 아래쪽 유전층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(AR1∼ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 방전셀(14)의 방전 영역을 구획하고 각 방전셀(14) 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은 뒤쪽 글라스 기판(13)위에 형성되는 아래쪽 유전층(15)과 격벽(17)들 사이에 형성되는 공간의 내면에 형성된다. The address electrode lines A R1 to A Bm are formed in a predetermined pattern on the front side of the rear glass substrate 13. The lower dielectric layer 15 is applied to the entire surface in front of the address electrode lines A R1 to A Bm . In front of the lower dielectric layer 15, barrier ribs 17 are formed in a direction parallel to the address electrode lines A R1 to A Bm . The partition walls 17 function to partition the discharge area of each discharge cell 14 and to prevent optical cross talk between the discharge cells 14. The fluorescent layer 16 is formed on the inner surface of the space formed between the lower dielectric layer 15 and the partition walls 17 formed on the rear glass substrate 13.

X 전극 라인들(X1∼Xn)과 Y 전극 라인들(Y1∼Yn)은 어드레스 전극 라인들(AR1 ∼ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전셀(14)을 설정한다. 각각의 X 전극 라인(X1∼Xn)과 각각의 Y 전극 라인(Y1 ∼Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인과 전도도를 높이기 위한 금속 전극 라인이 결합되어 형성된다. 보호층(12)은 유전체층(11)을 보호하기 위한 일산화 마그네슘(MgO)으로 될 수 있다. 방전 공간에는 플라즈마 형성용 가스가 밀봉된다.The X electrode lines X 1 to X n and the Y electrode lines Y 1 to Y n have a constant pattern on the rear side of the front glass substrate 10 to be orthogonal to the address electrode lines A R1 to A Bm . Is formed. Each intersection sets a corresponding discharge cell 14. Each of the X electrode lines X 1 to X n and each of the Y electrode lines Y 1 to Y n are made of a transparent electrode line made of a transparent conductive material such as indium tin oxide (ITO), and a metal electrode line for increasing conductivity. Are combined. The protective layer 12 may be made of magnesium monoxide (MgO) to protect the dielectric layer 11. The plasma forming gas is sealed in the discharge space.

이때, Y 전극 라인들(Y1∼Yn)은 도 3 내지 도 6에서 기술되는 Y 전극들 또는 주사 전극이 될 수 있다. 또한, X 전극 라인들(X1∼Xn)이 도 3 내지 도 6에서 기술되는 X 전극들이 되고, 어드레스 전극 라인들(AR1 ∼ABm)이 도 3 내지 도 6에서 기술되는 어드레스 전극들이 될 수 있다. In this case, the Y electrode lines Y 1 to Y n may be the Y electrodes or the scan electrodes described with reference to FIGS. 3 to 6. In addition, the X electrode lines (X 1 to X n ) are the X electrodes described in FIGS. 3 to 6, and the address electrode lines A R1 to A Bm are the address electrodes described in FIGS. 3 to 6. Can be.

한편, 본 발명의 구동장치에 의해 구동되는 플라즈마 디스플레이 패널은 도 1에 도시된 것에 한정되지 않는다. Meanwhile, the plasma display panel driven by the driving apparatus of the present invention is not limited to that shown in FIG.

도 2는 도 1의 플라즈마 디스플레이 패널을 구동하기 위한 플라즈마 디스플레이 패널의 구동장치를 간략히 도시한 블록도이다.FIG. 2 is a block diagram schematically illustrating an apparatus for driving a plasma display panel for driving the plasma display panel of FIG. 1.

도면을 참조하면, 플라즈마 표시 패널(1)의 구동 장치(20)는 영상 처리부(21), 논리 제어부(22), 어드레스 구동부(23), X 구동부(24), 및 Y 구동부(25)를 포함한다. 영상 처리부(21)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호들을 발생시킨다. 내부 영상 신호는 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호 등이 될 수 있다. 논리 제어부(22)는 영상 처리부(21)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다. Referring to the drawing, the driving device 20 of the plasma display panel 1 includes an image processor 21, a logic controller 22, an address driver 23, an X driver 24, and a Y driver 25. do. The image processor 21 converts an external analog image signal into a digital signal to generate internal image signals. The internal video signal may be 8 bits of red (R), green (G), and blue (B) image data, a clock signal, a vertical and horizontal synchronization signal, and the like. The logic controller 22 generates driving control signals S A , S Y , and S X according to an internal image signal from the image processor 21.

이때, 어드레스 구동부(23), X 구동부(24) 및 Y 구동부(25) 등의 구동부에서 상기 구동 제어 신호들(SA, SY, SX)로부터 입력받아 각각의 구동 신호들을 발생시키고, 발생된 구동 신호를 각각의 전극 라인들에 인가한다. In this case, the driving unit such as the address driver 23, the X driver 24, and the Y driver 25 receives input from the driving control signals S A , S Y , and S X , and generates respective driving signals. The applied driving signal to each of the electrode lines.

즉, 어드레스 구동부(23)는, 논리 제어부(22)로부터 입력되는 어드레스 신호(SA)에 따른 표시 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(24)는 논리 제어부(22)로부터 입력되는 X 구동 제어 신호(SX)를 처리하여, X 전극 라인들에 인가한다. Y 구동부(25)는 논리 제어부(22)로부터 입력되는 Y 구동 제어 신호(SY)를 처리하여, Y 전극 라인들에 인가한다. That is, the address driver 23 applies the display data signal corresponding to the address signal S A input from the logic controller 22 to the address electrode lines. The X driver 24 processes the X driving control signal S X input from the logic controller 22 and applies the X driving control signal S X to the X electrode lines. The Y driver 25 processes the Y driving control signal S Y input from the logic controller 22 and applies it to the Y electrode lines.

도 3은 본 발명에 따른 바람직한 실시예로서, 어드레스 디스플레이 혼합 구동에 의한 플라즈마 디스플레이 패널의 구동방법을 보여주는 타이밍도이다. 도 4는 도 3의 플라즈마 디스플레이 패널의 구동방법에서, 방전셀들이 Y 전극들에 대하여 홀수 번째 전극들의 제1그룹과 짝수 번째 전극들의 제2그룹으로 나뉘어 구동되는 경우에 각각의 구동부에서 출력되는 구동신호의 실시예를 보여주는 타이밍도이다. 3 is a timing diagram illustrating a method of driving a plasma display panel by driving address display mixing according to a preferred embodiment of the present invention. FIG. 4 illustrates a driving method of the plasma display panel of FIG. 3, wherein the discharge cells are driven by being divided into a first group of odd-numbered electrodes and a second group of even-numbered electrodes with respect to the Y electrodes. A timing diagram showing an embodiment of a signal.

도면을 참조하면, 본 실시예에 따른 구동방법은 어드레스 디스플레이 혼 합(Address Display Mixing, ADM) 구동방식에 의하여 구동한다. 어드레스 디스플레이 혼합 구동방식은 패널의 상부에서 하부방향으로 방전셀들을 복수개의 그룹으로 나누고, 각 그룹별로 어드레싱을 수행하고, 어드레싱이 수행된 그룹에서 소정 횟수의 유지방전을 수행한다. 즉, 본 발명에 의한 구동방법은 통상의 어드레스 디스플레이 분리 구동방식에서 패널 전체를 어드레싱 한 후에 유지방전을 수행함으로써, 유지방전이 패널이 상, 하부간에 균일하지 못하는 점을 개선하기 위한 구동 방식이다. Referring to the drawings, the driving method according to the present embodiment is driven by an address display mixing (ADM) driving method. The address display mixed driving method divides the discharge cells into a plurality of groups from the top to the bottom of the panel, performs addressing for each group, and performs a predetermined number of sustain discharges in the addressed group. That is, the driving method according to the present invention is a driving method for improving the point that the sustain discharge is not uniform between the upper and lower parts by performing the sustain discharge after addressing the entire panel in the conventional address display separation driving method.

본 발명의 플라즈마 디스플레이 패널의 구동방법은, X 전극들(X1~X2n) 및 Y 전극들(Y1~Y2n)과 어드레스 전극들(A1~Am)이 교차되는 영역에 방전셀들이 형성되는 디스플레이 패널에 대하여, 방전셀들이 X 전극들(X1~X2n) 및 Y 전극들(Y1~Y2n)에 대하여 제1그룹부터 제n그룹까지 n개의 그룹으로 나뉘어 구동될 수 있다. 이때, 도 4에 도시된 실시예에서는 방전셀들이 디스플레이 패널의 상부로부터 하부 방향으로 홀수 번째 Y 전극들(Y1~Y2n-1)에 해당하는 방전셀들의 제1그룹(G1) 및 짝수 번째 Y 전극들(Y2~Y2n)에 해당하는 방전셀들의 제2그룹(G2)으로 나뉠 수 있다. The method of driving a plasma display panel according to the present invention, X electrodes (X 1 ~ X 2n) and Y electrodes (Y 1 ~ Y 2n) and address electrodes (A 1 ~ A m) discharge cells in the region is the intersection The discharge cells may be divided into n groups from the first group to the nth group with respect to the X electrodes X 1 to X 2n and the Y electrodes Y 1 to Y 2n . have. At this time, in the embodiment shown in FIG. 4, the discharge cells are the first group G1 of the discharge cells corresponding to the odd-numbered Y electrodes Y 1 to Y 2n-1 and the even numbered cells from the top to the bottom of the display panel. It may be divided into a second group G2 of discharge cells corresponding to Y electrodes Y 2 to Y 2n .

어드레스 디스플레이 혼합 구동방식에 의한 플라즈마 디스플레이 패널의 구동방법은 디스플레이 주기로서의 프레임이 시분할 계조 디스플레이를 위한 복수의 서브필드들을 포함한다. 각각의 서브 필드는 리셋 기간(R1~R8), 혼합 구동 기간(M1~M8), 및 공통 유지 기간(C1~C8)을 포함한다. A plasma display panel driving method using the address display mixed driving method includes a plurality of subfields for time division gray scale display of a frame as a display period. Each subfield includes reset periods R1 to R8, mixed drive periods M1 to M8, and common sustain periods C1 to C8.

리셋 기간(R1~R8)에는 전체 방전셀들을 균일하게 초기화한다. 혼합구동 기간(M1~M8)에는 그룹별로 방전셀들을 선택 및 유지방전을 수행한다. 공통 유지기간(C1~C8)에는 전체 그룹들에 대하여 유지방전을 수행한다. In the reset periods R1 to R8, all the discharge cells are uniformly initialized. In the mixed driving periods M1 to M8, the discharge cells are selected and sustained discharge by group. In the common sustain period C1 to C8, sustain discharge is performed for all groups.

리셋 기간(R1~R8)은 전체 방전셀들을 초기화하는 기간으로, Y 전극들(Y1~Yn)에 상승펄스 및 하강펄스로 이루어진 리셋 펄스가 인가된다. 혼합 구동 기간(M1~M8)은 그룹별로 방전셀들을 선택 및 유지방전을 수행하는 것으로, 그룹별 어드레스 기간들(A41, A42)과 그룹별 유지방전 기간들(IDS, CPS)을 포함한다. The reset periods R1 to R8 are periods for initializing all discharge cells, and a reset pulse consisting of rising pulses and falling pulses is applied to the Y electrodes Y 1 to Y n . The mixed driving periods M1 to M8 select and sustain discharge discharge cells for each group, and include address periods A41 and A42 for each group and sustain discharge periods IDS and CPS for each group.

그룹별 어드레스 기간들(A41, A42)에는 그룹별로 켜져야 할 방전셀을 선택하기 위하여 어드레싱을 수행한다. 그룹별 유지방전 기간들(IDS, CPS)에는 그룹별로 그룹별 어드레스 기간들(A41, A42)에 선택된 방전셀들에서 유지방전을 일으킨다. In the address periods A41 and A42 for each group, addressing is performed to select a discharge cell to be turned on for each group. In the sustain discharge periods IDS and CPS for each group, sustain discharge occurs in the discharge cells selected in the address periods A41 and A42 for each group.

공통 유지 기간(C1~C8)에는 전체 그룹들에 대하여 선택된 방전셀에서 유지방전을 수행한다. 공통 유지 기간(C1~C8)에는 각 그룹별 유지방전의 회수를 포함하여 각 서브필드 마다 할당된 계조 가중치에 해당하는 횟수의 유지방전이 서브필드 전반에 걸쳐 수행되도록 유지방전을 수행하는데, 전체 그룹에 대해 동일한 횟수의 유지방전이 수행된다. In the common sustain period C1 to C8, sustain discharge is performed in the selected discharge cells for all groups. In the common sustain period C1 to C8, sustain discharge is performed so that the number of sustain discharges corresponding to the gray scale weights assigned to each subfield is performed throughout the subfields, including the number of sustain discharges for each group. The same number of sustain discharges are performed for.

여기서, 복수개의 그룹은 다양하게 설정될 수 있으나, 도면에서와 같이 2 개의 그룹으로 나뉠 수 있으며, 그룹별 유지 기간에서 수행되는 유지방전의 횟수는 1회의 유지방전인 것이 바람직하나 설계 사양에 따라 다양하게 설정하는 것이 가능하다. Here, the plurality of groups may be set in various ways, but may be divided into two groups as shown in the drawing, and the number of maintenance discharges performed in the maintenance period for each group is preferably one maintenance discharge, but varies according to design specifications. It is possible to set it.

도 4에 도시된 실시예에서는 방전셀들이 디스플레이 패널의 상부로부터 하부 방향으로 홀수 번째 Y 전극들에 해당하는 방전셀들의 제1그룹(Y1~Y2n-1) 및 짝수 번째 Y 전극들에 해당하는 방전셀들의 제2그룹(Y2~Y2n)으로 나뉜다. 다만, 다른 실시예로서, 방전셀 그룹을 패널의 상, 하 방향 즉, 어드레스 전극이 연장되는 방향을 따라 순서에 따라 2 개의 그룹으로 나눌 수 있다. In the embodiment illustrated in FIG. 4, the discharge cells correspond to the first group Y 1 to Y 2n-1 and even - numbered Y electrodes of the discharge cells corresponding to the odd-numbered Y electrodes from the top to the bottom of the display panel. Is divided into a second group (Y 2 ~ Y 2n ) of the discharge cells. However, as another embodiment, the discharge cell groups may be divided into two groups in order along the up and down directions of the panel, that is, the direction in which the address electrodes extend.

이때, 본 실시예에서는 그룹별 어드레스 기간(A41, A42) 및 그룹별 유지방전 기간(IDS, CPS)이 제1그룹(G1)으로부터 제2그룹(G2)까지 순차적으로 진행된다. 즉, 제1그룹(G1) 내의 모든 Y 전극들(Y1~Y2n-1)에 대하여 스캔 및 어드레스 방전과 유지방전이 수행된 후에, 제2그룹(G2) 내의 모든 Y 전극들(Y2~Y2n)에 대하여 스캔 및 어드레스 방전과 유지방전이 수행된다. At this time, in the present embodiment, the address periods A41 and A42 for each group and the sustain discharge periods IDS and CPS for each group proceed sequentially from the first group G1 to the second group G2. That is, the first group (G1) after all the Y electrodes (Y 1 ~ Y 2n-1 ) scan and address discharge with respect to the sustain discharge in is performed, all the Y electrodes in the second group (G2) (Y 2 Scan and address discharge and sustain discharge are performed for ˜Y 2n ).

제2그룹(G2)의 그룹별 유지방전 기간(CPS)은, 모든 Y 전극들에 제1전압(Vs)이 인가되는 제1기간(CPS1), 및 제1그룹(G1)의 Y 전극들(Y1~Y2n-1)에 제2전압(Vm)이 인가되고, 제2그룹(G2)의 Y 전극들(Y2~Y2n)에 제3전압(Vg)이 인가되는 제2기간(CPS2)을 포함한다. 이때, 제2전압(Vm)은 제1전압(Vs)보다 낮은 전압으로서, 제1그룹(G1)의 Y 전극들(Y1~Y2n-1)과 X 전극들(X1~X2n-1) 사이에서 유지방전이 발생하지 않도록 하는 블로킹(blocking) 전압인 것이 바람직하다. 또한, 제3전압이 접지 전압(Vg)이 되는 것이 바람직하다. The sustain discharge period CPS for each group of the second group G2 includes the first period CPS1 to which the first voltage Vs is applied to all the Y electrodes, and the Y electrodes of the first group G1 ( The second period Vm is applied to Y 1 to Y 2n-1 , and the third voltage Vg is applied to Y electrodes Y 2 to Y 2n of the second group G2 ( CPS2). In this case, the second voltage Vm is lower than the first voltage Vs, and the Y electrodes Y 1 to Y 2n-1 and the X electrodes X 1 to X 2n − of the first group G1 are represented. It is preferable that the voltage is a blocking voltage so that sustain discharge does not occur between 1 ). In addition, it is preferable that the third voltage becomes the ground voltage Vg.

특히, 본 발명에서는 제1기간(CPS1)이 제2기간(CPS2)보다 긴 것이 바람직하 다. 이는, 제1기간(CPS1)이 짧을수록 제2기간(CPS2)에서 제1그룹(G1)의 Y 전극들(Y1~Y2n-1)의 유지방전이 블로킹되지 아니하여, 저방전을 발생시킬 수 있는데, 이를 방지하기 위함이다. In particular, in the present invention, it is preferable that the first period (CPS1) is longer than the second period (CPS2). As the first period CPS1 is shorter, the sustain discharge of the Y electrodes Y 1 to Y 2n−1 of the first group G1 is not blocked in the second period CPS2, resulting in low discharge. This can be done to prevent this.

즉, 제1기간(CPS1)이 짧은 경우에 방전이 일어나지 않아야 할 제1그룹(G1)의 Y 전극들(Y1~Y2n-1)에서 약한 유지방전이 일어나고 이어지는 공통 유지방전 주기(C4)연속적으로 미약한 광을 야기시킬 수 있다. That is, when the first period CPS1 is short, the weak sustain discharge occurs in the Y electrodes Y 1 to Y 2n-1 of the first group G1 in which the discharge should not occur, and then the common sustain discharge cycle C4 follows. It can cause weak light continuously.

따라서, 본 발명에서는 제1기간(CPS1)이 제2기간(CPS2)보다 길게 되도록 하여, 제2그룹(G2)의 그룹별 유지방전 기간(CPS)에서의 안정적인 방전과 큰 유지방전 마진을 확보할 수 있도록 한다. 특히, 제1기간(CPS1)에 걸리는 시간이 제1그룹(G1)의 그룹별 유지방전 기간(IDS)과 공통 유지방전 주기(C4)에 인가되는 유지 펄스의 폭보다 큰 것이 바람직하다. Accordingly, in the present invention, the first period CPS1 is made longer than the second period CPS2 to ensure stable discharge and large sustain discharge margin in the sustain discharge period CPS for each group of the second group G2. To help. In particular, it is preferable that the time taken for the first period CPS1 is larger than the width of the sustain pulse applied to the sustain discharge period IDS for each group of the first group G1 and the common sustain discharge period C4.

이를 위하여, 도 5 및 도 6에서 설명되는 바와 같이 상기 제1기간(CPS1)이 12㎲이상이 되는 것이 바람직하다. 또한, 제1기간(CPS1)은 안정적인 유지 방전과 유지방전에 소요되는 시간을 고려하여 20㎲이하인 것이 바람직하다. For this purpose, it is preferable that the first period CPS1 be 12 ms or more, as described with reference to FIGS. 5 and 6. In addition, the first period CPS1 is preferably 20 mV or less in consideration of the time required for stable sustain discharge and sustain discharge.

먼저, 리셋 기간(R4)에는 전체 방전셀의 벽전하 상태를 고르게 분포시키기 위하여, 모든 Y 전극들(Y1~Y2n)에 동일한 리셋펄스가 인가된다. 리셋 기간(R4)은, 혼합구동 기간(M4)에서의 어드레스 방전을 위한 벽전하를 형성하기 위한 방전을 일으키는 제1 리셋기간(PR1)과, 제1 리셋기간(PR1)에서 형성된 벽전하의 양을 어드레스 방전을 위한 조건으로 조정하는 제2 리셋기간(PR2)을 포함한다. 이때, 제2 리셋 기간(PR2)에는 제1 리셋기간(PR1)에 과도하게 쌓여진 벽전하를 어드레스 방전에 맞도록 지운다. First, in the reset period R4, the same reset pulse is applied to all the Y electrodes Y 1 to Y 2n in order to evenly distribute the wall charge states of all the discharge cells. The reset period R4 includes a first reset period PR1 for causing a discharge for forming wall charge for address discharge in the mixed drive period M4 and an amount of wall charges formed in the first reset period PR1. Includes a second reset period PR2 that adjusts to a condition for address discharge. At this time, in the second reset period PR2, the wall charges excessively accumulated in the first reset period PR1 are erased to meet the address discharge.

상기 제1 리셋주기(PR1)에는 Y 전극들에 제4전압(Vsch)으로부터 제5전압(Vset+Vsch)까지 상승하는 램프 펄스 파형의 전압이 인가된다. 상기 제2 리셋주기(PR2)에는 제4전압(Vsch)으로부터 하강하여 최종적으로 제6전압(Vnf)까지 하강하는 하강 램프 펄스로 이루어지는 리셋 펄스가 인가된다. The voltage of the ramp pulse waveform rising from the fourth voltage Vsch to the fifth voltage Vset + Vsch is applied to the Y electrodes in the first reset period PR1. A reset pulse consisting of a falling ramp pulse that is lowered from the fourth voltage Vsch and finally lowered to the sixth voltage Vnf is applied to the second reset period PR2.

모든 Y 전극들(X1~X2n)에는, 하강 펄스의 인가 시부터 바이어스 전압인 제7 전압(Vb)이 인가되고, 모든 어드레스 전극들(A1~Am)에 접지 전압(Vg)이 인가된다. 한편, 상기 제7 전압(Vb)의 크기는 제1 전압(Vs)의 크기와 동일할 수 있다.All Y electrodes (X 1 ~ X 2n) is applied bitter of the falling pulse emitter is applied to the bias voltage, the seventh voltage (Vb), a ground voltage (Vg) to all the address electrodes (A 1 ~ A m) is Is approved. Meanwhile, the magnitude of the seventh voltage Vb may be the same as the magnitude of the first voltage Vs.

리셋 기간(R4)동안 상승 펄스가 인가됨에 따라 방전셀들에서 미약한 방전이 발생하고, Y 전극들 부근에는 정극성의 벽전하가 쌓이며, X 전극들 부근과 어드레스 전극들 부근에는 부극성의 벽전하가 쌓이게 된다. 하강 펄스가 인가됨에 따라 방전셀들에서는 미약한 방전이 발생하고, Y 전극들 부근에는 쌓였던 정극성의 벽전하가 소거되면서, X 전극들 부근과 어드레스 전극들 부근에도 쌓였던 부극성의 벽전하가 소거된다. 따라서 전체 방전셀들의 벽전하 상태가 균일하게 된다. As the rising pulse is applied during the reset period R4, weak discharge occurs in the discharge cells, positive wall charges accumulate near the Y electrodes, and negative walls near the X electrodes and near the address electrodes. Electric charges will accumulate. As the falling pulse is applied, weak discharge occurs in the discharge cells, and positive wall charges accumulated near the Y electrodes are erased, and negative wall charges accumulated near the X electrodes and the address electrodes are erased. . Therefore, the wall charge state of all the discharge cells becomes uniform.

혼합 구동 기간(M1~M8)은 그룹별로 방전셀들을 선택 및 유지방전을 수행하는 것으로, 그룹별 어드레스 기간들(A41, A42)과 그룹별 유지방전 기간들(IDS, CPS)을 포함한다. 그룹별 어드레스 기간들(A41, A42)에는 그룹별로 켜져야 할 방전셀을 선택하기 위하여 어드레싱을 수행한다. 그룹별 유지방전 기간들(IDS, CPS)에는 그룹 별로 그룹별 어드레스 기간들(A41, A42)에 선택된 방전셀들에서 유지방전을 일으킨다. The mixed driving periods M1 to M8 select and sustain discharge discharge cells for each group, and include address periods A41 and A42 for each group and sustain discharge periods IDS and CPS for each group. In the address periods A41 and A42 for each group, addressing is performed to select a discharge cell to be turned on for each group. In the sustain discharge periods IDS and CPS for each group, sustain discharge occurs in the discharge cells selected in the address periods A41 and A42 for each group.

그룹별 어드레스 기간들(A41, A42)에는 각각의 그룹에서 표시하고자 하는 방전셀을 선택한다. 먼저 제1그룹 어드레스 기간(A41)에는, 제1그룹(G1)에 대하여 순차적으로 어드레싱이 수행된다. 이때, 제2그룹(G2)의 Y 전극(Y2~Y2n)에는 제4전압(Vsch)이 유지된다. 또한, 제2그룹 어드레스 기간(A42)에는, 제2그룹(G2)에 대하여 순차적으로 어드레싱이 수행된다. 이때, 제1그룹의 Y 전극(Y1~Y2n-1)에는 제4전압(Vsch)이 유지된다. In the address periods A41 and A42 for each group, discharge cells to be displayed in each group are selected. First, in the first group address period A41, addressing is sequentially performed on the first group G1. At this time, the fourth voltage Vsch is maintained at the Y electrodes Y 2 to Y 2n of the second group G2. In addition, in the second group address period A42, addressing is sequentially performed on the second group G2. At this time, the fourth voltage Vsch is maintained at the Y electrodes Y 1 to Y 2n-1 of the first group.

제1그룹 어드레스 기간(A41)에는, 제1그룹(G1)의 Y 전극들(Y1~Y2n-1)에 대하여 순차적으로 어드레싱, 즉 어드레스 방전이 수행된다. 즉, 제1그룹(G1)의 Y 전극들(Y1~Y2n-1)에는, 스캔 하이 전압인 제4전압(Vsch)이 인가되다가 순차적으로 스캔 로우 전압인 제8전압(Vscl)을 갖는 스캔 펄스가 인가된다. In the first group address period A41, addressing, that is, address discharge, is sequentially performed on the Y electrodes Y 1 to Y 2n-1 of the first group G1. That is, the fourth voltage Vsch, which is the scan high voltage, is applied to the Y electrodes Y 1 to Y 2n-1 of the first group G1 and sequentially has the eighth voltage Vscl, which is the scan low voltage. Scan pulses are applied.

이때, 어드레스 전극들(A1~Am)에는 상기 스캔 펄스에 맞춰 어드레스 전압인 제9전압(Va)을 갖는 표시 데이터 신호가 인가되고, X 전극들(X1~X2n)에는 제7전압(Vb)이 인가된다. 상기 표시 데이터 신호와 상기 스캔 펄스에 의해, 방전셀 내부의 어드레스 전극들과 Y 전극들 사이에서 어드레스 방전이 수행되고, 이에 따라 제1 방전셀 그룹(G1)에 속하는 방전셀의 X 전극들(X1~X2n-1) 부근에는 부극성의 벽전하가 쌓이며, Y 전극들(Y1~Y2n-1) 부근에는 정극성의 벽전하가 쌓인다. 한편, 제2그 룹(G2)의 Y 전극들(Y2~Y2n)에는 스캔 하이 전압인 제4전압(Vsch)이 인가된다.At this time, the address electrodes (A 1 ~ A m) is applied to a display data signal having an address voltage of the ninth voltage (Va) according to the scan pulse, and, the X electrodes (X 1 ~ X 2n), the seventh voltage (Vb) is applied. By the display data signal and the scan pulse, address discharge is performed between the address electrodes and the Y electrodes in the discharge cell, and thus the X electrodes X of the discharge cells belonging to the first discharge cell group G1. Negative wall charges accumulate near 1 to X 2n-1 , and positive wall charges accumulate near Y electrodes Y 1 to Y 2n-1 . The fourth voltage Vsch, which is a scan high voltage, is applied to the Y electrodes Y 2 to Y 2n of the second group G2.

제1그룹 유지방전 기간(IDS)에는, 제1그룹(G1)에 대하여 1회의 유지방전이 수행된다. 먼저, 모든 Y 전극들(Y1~Y2n)에는 제1전압(Vs) 및 접지 전압(Vg)이 순차적으로 인가된다. Y 전극들(Y1~Y2n)에 제1전압(Vs) 및 접지 전압(Vg)이 순차적으로 인가되는 기간에 맞춰 모든 X 전극들(X1~X2n)에는 접지 전압(Vg) 및 제1전압(Vs)이 순차적으로 인가된다. In the first group sustain discharge period IDS, one sustain discharge is performed for the first group G1. First, the first voltage Vs and the ground voltage Vg are sequentially applied to all of the Y electrodes Y 1 to Y 2n . In response to a period in which the first voltage Vs and the ground voltage Vg are sequentially applied to the Y electrodes Y 1 to Y 2n , the ground voltage Vg and the zero voltage are applied to all the X electrodes X 1 to X 2n . One voltage Vs is applied sequentially.

Y 전극들에 제1전압(Vs)이 인가되고, X 전극들에 접지 전압(Vg)이 인가되면, 어드레스 방전이 이미 수행된 방전셀, 즉 제1그룹 어드레스 기간(A41)에 어드레스 방전이 이미 수행된 제1그룹(G1)의 Y 전극들 부근에 정극성의 벽전하가 쌓이고, X 전극들 부근에 부극성의 벽전하가 쌓여있다. When the first voltage Vs is applied to the Y electrodes and the ground voltage Vg is applied to the X electrodes, the address discharge is already performed in the discharge cell in which the address discharge has already been performed, that is, the first group address period A41. Positive wall charges are accumulated near the Y electrodes of the first group G1, and negative wall charges are stacked near the X electrodes.

따라서, Y 전극들에 인가되는 제1전압(Vs)과, X 전극들에 인가되는 접지 전압(vg)에 의하여 유지방전이 수행된다. 이러한 유지방전이 수행된 이후에 Y 전극들 부근에는 부극성의 벽전하가 쌓이며, X 전극들 부근에는 정극성의 벽전하가 쌓이게 된다. 반면에, 어드레스 방전이 수행되지 않은 방전셀, 구체적으로는 제2그룹(G2)에 속하는 방전셀의 Y 전극들과 X 전극들 부근에는 벽전하가 쌓이지 않은 상태이므로, 주사전극에 제1 전압(Vs)이 인가되고, 유지전극에 접지 전압(Vg)이 인가되더라도 방전개시전압에 도달하지 못하여, 유지방전이 수행되지 않는다. 이 때의 제2그룹(G2)에 속하는 방전셀 내의 벽전하 상태는 리셋 기간에서 초기화된 벽전하 상태를 계속 유지한다. Accordingly, sustain discharge is performed by the first voltage Vs applied to the Y electrodes and the ground voltage vg applied to the X electrodes. After the sustain discharge is performed, negative wall charges are accumulated near the Y electrodes, and positive wall charges are accumulated near the X electrodes. On the other hand, since wall charges do not accumulate in the vicinity of the Y electrodes and the X electrodes of the discharge cells in which the address discharge is not performed, specifically, the discharge cells belonging to the second group G2, the first voltage is applied to the scan electrodes. Even when Vs) is applied and the ground voltage Vg is applied to the sustain electrode, the discharge start voltage cannot be reached, and sustain discharge is not performed. The wall charge state in the discharge cells belonging to the second group G2 at this time continues to maintain the wall charge state initialized in the reset period.

다음에, Y 전극들에 접지 전압(Vg)이 인가되고, 유지전극에 제1전압(Vs)이 인가되면, 제1그룹(G1)에 속하는 방전셀에서는 유지방전이 수행된다. 유지방전이 수행된 이후에, X 전극들 부근에는 부극성의 벽전하가 쌓이고, Y 전극들 부근에는 정극성의 벽전하가 쌓이게 된다. 한편, 제2그룹(G2)에 속하는 방전셀에서는 접지 전압(Vg) 및 제1 전압(Vs)이 Y 전극들과 X 전극들에 각각 인가되더라도 유지방전이 수행되지 않는다. Next, when the ground voltage Vg is applied to the Y electrodes and the first voltage Vs is applied to the sustain electrode, sustain discharge is performed in the discharge cells belonging to the first group G1. After the sustain discharge is performed, negative wall charges are accumulated near the X electrodes, and positive wall charges are accumulated near the Y electrodes. Meanwhile, in the discharge cells belonging to the second group G2, the sustain discharge is not performed even when the ground voltage Vg and the first voltage Vs are applied to the Y electrodes and the X electrodes, respectively.

한편, 1회의 유지방전은, Y 전극들에 제1전압(Vs)이 인가되고 X 전극들에 접지 전압(Vg)이 인가되어 수행되는 유지방전과, Y 전극들에 접지 전압(Vg)이 인가되고 X 전극들에 제1 전압(Vs)이 인가되어 수행되는 유지방전을 포함하는 것을 의미한다. On the other hand, one sustain discharge is performed by applying the first voltage Vs to the Y electrodes and applying the ground voltage Vg to the X electrodes, and applying the ground voltage Vg to the Y electrodes. And a sustain discharge performed by applying a first voltage Vs to the X electrodes.

다음에, 제2그룹 어드레스 기간(A42)에는, 제2그룹(G2)의 Y 전극들(Y2~Y2n)에 대하여 순차적으로 어드레싱, 즉 어드레스 방전이 수행된다. 즉, 제2그룹(G2)의 Y 전극들(Y2~Y2n)에는, 스캔 하이 전압인 제4전압(Vsch)이 인가되다가 순차적으로 스캔 로우 전압인 제8전압(Vscl)을 갖는 스캔 펄스가 인가된다. Next, in the second group address period A42, addressing, that is, address discharge, is sequentially performed on the Y electrodes Y 2 to Y 2n of the second group G2. That is, the fourth pulse Vsch, which is the scan high voltage, is applied to the Y electrodes Y 2 to Y 2n of the second group G2, and the scan pulse having the eighth voltage Vscl that is the scan low voltage is sequentially applied. Is applied.

이때, 어드레스 전극들(A1~Am)에는 상기 스캔 펄스에 맞춰 어드레스 전압인 제9전압(Va)을 갖는 표시 데이터 신호가 인가되고, X 전극들(X1~X2n)에는 제7전압(Vb)이 인가된다. 상기 표시 데이터 신호와 상기 스캔 펄스에 의해, 방전셀 내부의 어드레스 전극과 주사전극 사이에서 어드레스 방전이 수행되고, 이에 따라 제2 방전셀 그룹(G2)에 속하는 방전셀의 X 전극들 부근에는 부극성의 벽전하가 쌓이며, Y 전극들 부근에는 정극성의 벽전하가 쌓인다. 한편, 제1그룹(G1)의 Y 전극들(Y1~Y2n-1)에는 스캔 하이 전압인 제4전압(Vsch)이 인가된다.At this time, the address electrodes (A 1 ~ A m) is applied to a display data signal having an address voltage of the ninth voltage (Va) according to the scan pulse, and, the X electrodes (X 1 ~ X 2n), the seventh voltage (Vb) is applied. By the display data signal and the scan pulse, an address discharge is performed between the address electrode and the scan electrode in the discharge cell, and thus negative polarity is generated near the X electrodes of the discharge cells belonging to the second discharge cell group G2. Wall charges are accumulated, and positive wall charges are accumulated near the Y electrodes. The fourth voltage Vsch, which is a scan high voltage, is applied to the Y electrodes Y 1 to Y 2n-1 of the first group G1.

제2그룹(G2)의 그룹별 유지방전 기간(CPS)은 제1기간(CPS1)과 제2기간(CPS2)을 포함한다. 제1기간(CPS1)에는 모든 Y 전극들(Y1~Y2n)에 제1전압(Vs)이 인가된다. 제2기간(CPS2)에는 제1그룹(G1)의 Y 전극들(Y1~Y2n-1)에 제2전압(Vm)이 인가되고, 제2그룹(G2)의 Y 전극들(Y2~Y2n)에 제3전압(Vg)이 인가된다. 제2그룹 유지방전 기간(CPS)에는 제2그룹(G2)에 대하여 유지방전이 수행되나, 제1그룹(G1)에 대하여는 유지방전이 블로킹된다. The sustain discharge period CPS for each group of the second group G2 includes a first period CPS1 and a second period CPS2. In the first period CPS1, the first voltage Vs is applied to all of the Y electrodes Y 1 to Y 2n . Claim the second Y electrode of the period (CPS2), the first group (G1) (Y 1 ~ Y 2n-1) is the second voltage (Vm) to be applied to the Y electrodes of the second group (G2) (Y 2 The third voltage Vg is applied to ˜Y 2n ). In the second group sustain discharge period CPS, a sustain discharge is performed for the second group G2, but a sustain discharge is blocked for the first group G1.

먼저, 제1기간(CPS1)에는 모든 Y 전극들(Y1~Y2n)에 제1전압(Vs)이 인가되고, X 전극들(X1~X2n)에 접지 전압(Vg)이 인가된다. 따라서, 제1기간(CPS1)에는 제1그룹(G1)과 제2그룹(G2)의 그룹별 어드레스 기간(A41, A42)에 선택된 방전셀들에서 유지방전이 일어난다. First, in the first period CPS1, the first voltage Vs is applied to all the Y electrodes Y 1 to Y 2n , and the ground voltage Vg is applied to the X electrodes X 1 to X 2n . . Therefore, sustain discharge occurs in the discharge cells selected in the address periods A41 and A42 for each group of the first group G1 and the second group G2 during the first period CPS1.

이어지는 제2기간(CPS2)에는 제1그룹(G1)의 Y 전극들(Y1~Y2n-1)에 제2전압(Vm)이 인가되고, 제2그룹(G2)의 Y 전극들(Y2~Y2n)에 제3전압(Vg)이 인가된다. 따라서, 제2기간(CPS2)에는 제2그룹(G2)의 선택된 방전셀들에서는 유지방전이 일어나나, 제1그룹(G1)의 선택된 방전셀들에서는 블로킹되어 유지방전이 일어나지 아니한다. In the subsequent second period CPS2, the second voltage Vm is applied to the Y electrodes Y 1 to Y 2n-1 of the first group G1, and the Y electrodes Y of the second group G2 are applied. 2 to Y 2n ), the third voltage Vg is applied. Therefore, in the second period CPS2, the sustain discharge occurs in the selected discharge cells of the second group G2, but the sustain discharge is blocked in the selected discharge cells of the first group G1 so that the sustain discharge does not occur.

이를 위하여, 제2전압(Vm)은 제1전압(Vs)보다 낮은 전압으로서, 제1그룹(G1) 의 Y 전극들(Y1~Y2n-1)과 X 전극들(X1~X2n-1) 사이에서 유지방전이 발생하지 않도록 하는 블로킹(blocking) 전압이 된다. 특히, 본 발명에서는 제1기간(CPS1)이 제2기간(CPS2)보다 긴 것이 바람직하다. To this end, the second voltage Vm is lower than the first voltage Vs, and the Y electrodes Y 1 to Y 2n-1 and the X electrodes X 1 to X 2n of the first group G1 are provided. -1 ) is a blocking voltage to prevent sustain discharge from occurring. In particular, in the present invention, it is preferable that the first period CPS1 is longer than the second period CPS2.

이는, 제1기간(CPS1)이 짧을수록 제2기간(CPS2)에서 제1그룹(G1)의 Y 전극들(Y1~Y2n-1)의 유지방전이 블로킹되지 아니하여, 저방전을 발생시킬 수 있는데, 이를 방지하기 위함이다. 즉, 제1기간(CPS1)이 짧은 경우에 방전이 일어나지 않아야 할 제1그룹(G1)의 Y 전극들(Y1~Y2n-1)에서 약한 유지방전이 일어나고 이어지는 공통 유지방전 주기(C4)연속적으로 미약한 광을 야기시킬 수 있다. As the first period CPS1 is shorter, the sustain discharge of the Y electrodes Y 1 to Y 2n−1 of the first group G1 is not blocked in the second period CPS2, resulting in low discharge. This can be done to prevent this. That is, when the first period CPS1 is short, the weak sustain discharge occurs in the Y electrodes Y 1 to Y 2n-1 of the first group G1 in which the discharge should not occur, and then the common sustain discharge cycle C4 follows. It can cause weak light continuously.

따라서, 본 발명에서는 제1기간(CPS1)이 제2기간(CPS2)보다 길게 되도록 하여, 제2그룹(G2)의 그룹별 유지방전 기간(CPS)에서의 안정적인 방전과 큰 유지방전 마진을 확보할 수 있도록 한다. 특히, 제1기간(CPS1)에 걸리는 시간이 제1그룹(G1)의 그룹별 유지방전 기간(IDS)과 공통 유지방전 주기(C4)에 인가되는 유지 펄스의 폭보다 큰 것이 바람직하다. Accordingly, in the present invention, the first period CPS1 is made longer than the second period CPS2 to ensure stable discharge and large sustain discharge margin in the sustain discharge period CPS for each group of the second group G2. To help. In particular, it is preferable that the time taken for the first period CPS1 is larger than the width of the sustain pulse applied to the sustain discharge period IDS for each group of the first group G1 and the common sustain discharge period C4.

제2그룹(G2)의 그룹별 유지방전 기간(CPS) 종료 후에, 제1그룹(G1)의 방전셀들은, 비록 유지방전이 수행되지 않았지만, Y 전극들에 정극성의 제2전압(Vm)의 인가로 인하여, Y 전극들 부근에 이미 쌓여있던 부극성의 벽전하에 더하여 더 많은 부극성의 벽전하가 쌓이고, 유지전극 부근에는 더 많은 정극성의 벽전하가 쌓이게 된다. After the end of the sustain discharge period CPS for each group of the second group G2, the discharge cells of the first group G1 have a positive second voltage Vm at the Y electrodes even though the sustain discharge is not performed. Due to the application, more negative wall charges are accumulated in addition to the negative wall charges already accumulated near the Y electrodes, and more positive wall charges are accumulated near the sustain electrodes.

다음에, 공통 유지기간(C4)에서는 제1그룹(G1)과 제2그룹(G2)에서 공통적으 로 유지방전이 수행된다. 공통 유지기간(C4)전까지 발생한 총 유지방전 회수는 제1그룹(G1)과 제2그룹(G1)에서 각각 1회이다. 따라서, 제4 서브필드(SF4)에서의 계조 가중치에 따른 유지방전의 수가 8이라 한다면, 공통 유지기간(C4)에서 7회의 유지방전이 더 수행된다. Next, in the common sustain period C4, the sustain discharge is performed in common in the first group G1 and the second group G2. The total number of sustain discharges generated up to the common maintenance period C4 is one time in each of the first group G1 and the second group G1. Therefore, if the number of sustain discharges according to the gray scale weight in the fourth subfield SF4 is 8, seven sustain discharges are further performed in the common sustain period C4.

모든 Y 전극들(Y1~Y2n)에는 제1전압(Vs) 및 접지 전압(Vg)을 순차적으로 갖는 유지펄스가 반복되어 인가되며, 모든 X 전극들(X1~X2n)에는 접지 전압(Vg) 및 제1전압(Vs)을 순차적으로 갖는 유지펄스가 반복되어 인가된다. 어드레스 전극들(A1~Am)에는 접지 전압(Vg)이 인가된다. A sustain pulse having a first voltage Vs and a ground voltage Vg is sequentially applied to all Y electrodes Y 1 to Y 2n , and a ground voltage is applied to all X electrodes X 1 to X 2n . The sustain pulses sequentially having (Vg) and the first voltage (Vs) are repeatedly applied. Address electrodes (A 1 ~ A m) is applied with a ground voltage (Vg).

일단, 공통 유지 기간(C4) 초기에는 제1그룹(G1)의 Y 전극들(Y1~Y2n) 부근에는 부극성의 벽전하가, X 전극들(X1~X2n) 부근에는 정극성의 벽전하가 쌓여 있다. 또한, 제2그룹(G2)의 Y 전극들(Y1~Y2n) 부근에는 정극성의 벽전하가, X 전극들(X1~X2n) 부근에는 부극성의 벽전하가 쌓여 있다. 이후에 유지펄스를 계속해서 반복하여 인가하면, 모든 방전셀에서 유지방전이 반복되게 된다. First, the negative wall charges are near the Y electrodes Y 1 to Y 2n of the first group G1 at the beginning of the common sustain period C4, and the positive walls are near the X electrodes X 1 to X 2n . Wall charges are piled up. In addition, positive wall charges are accumulated near the Y electrodes Y 1 to Y 2n of the second group G2, and negative wall charges are accumulated near the X electrodes X 1 to X 2n . Subsequently, if the sustain pulse is repeatedly applied, the sustain discharge is repeated in all the discharge cells.

도 5는 도 4의 구동신호에서, 제2그룹의 그룹별 유지방전 기간에서의 유지 펄스 폭이 5㎲인 경우에 출력되는 광을 개략적으로 도시한 도면이다. 도 6은 도 4의 구동신호에서, 제2그룹의 그룹별 유지방전 기간에서의 유지 펄스 폭이 12㎲인 경우에 출력되는 광을 개략적으로 도시한 도면이다. FIG. 5 is a view schematically showing light output when the sustain pulse width in the sustain discharge period for each group of the second group is 5 ms in the drive signal of FIG. 4. 6 is a view schematically showing light output when the sustain pulse width in the sustain discharge period for each group of the second group is 12 ms in the drive signal of FIG. 4.

도면을 참조하면, 도 5와 도 6 각각에서 (a)는 인가되는 제2그룹의 그룹별 유지방전 기간(CPS)과 공통 유지기간(C4)에서의 Y 전극들과 X 전극들에 인가되는 파형을 도시한 것이고, (b)는 그에 따라 출력되는 광 파형을 도시한 것이다. Referring to the drawings, in FIGS. 5 and 6, (a) shows waveforms applied to the Y electrodes and the X electrodes in the sustain discharge period CPS and the common sustain period C4 of each of the groups applied. (B) shows the optical waveform output accordingly.

제2그룹(G2)의 그룹별 유지방전 기간(CPS)은 제1기간(CPS11, CPS21)과 제2기간(CPS21, CPS22)을 포함한다. 제1기간(CPS11, CPS21)에는 모든 Y 전극들(Y1~Y2n)에 제1전압(Vs)이 인가된다. 제2기간(CPS21, CPS22)에는 제1그룹(G1)의 Y 전극들(Y1~Y2n-1)에 제2전압(Vm)이 인가되고, 제2그룹(G2)의 Y 전극들(Y2~Y2n)에 제3전압(Vg)이 인가된다. 제2전압(Vm)은 제1전압(Vs)보다 낮은 전압으로서, 제1그룹(G1)의 Y 전극들(Y1~Y2n-1)과 X 전극들(X1~X2n-1) 사이에서 유지방전이 발생하지 않도록 하는 블로킹(blocking) 전압이 된다. The sustain discharge period CPS for each group of the second group G2 includes first periods CPS11 and CPS21 and second periods CPS21 and CPS22. In the first periods CPS11 and CPS21, the first voltage Vs is applied to all of the Y electrodes Y 1 to Y 2n . In the second period CPS21 and CPS22, the second voltage Vm is applied to the Y electrodes Y 1 to Y 2n-1 of the first group G1, and the Y electrodes of the second group G2 ( The third voltage Vg is applied to Y 2 to Y 2n . The second voltage Vm is lower than the first voltage Vs and corresponds to the Y electrodes Y 1 to Y 2n-1 and the X electrodes X 1 to X 2n-1 of the first group G1. It becomes a blocking voltage to prevent sustain discharge from occurring.

제2그룹(G2)의 유지방전 기간(CPS)의 방전이 제대로 작동되기 위해서는, 제1그룹 유지방전 기간(IDS)에서 첫 번째 방전이 일어났다면, 제2그룹(G2)의 유지방전 기간(CPS)에서는 제1전압(Vs)과 블로킹 전압(Vm)의 차의 전압에는 방전이 일어나지 아니하여야 한다. 즉, 제1전압(Vs)과 벽전하에 의한 벽전압(Vws)의 합에서 블로킹 전압(Vm)을 뺀 전압이 방전 개시 전압(Vf)보다 작아야 한다. In order for the discharge of the sustain discharge period CPS of the second group G2 to work properly, if the first discharge occurs in the first group sustain discharge period IDS, the sustain discharge period CPS of the second group G2 is generated. ), No discharge should occur at the voltage difference between the first voltage Vs and the blocking voltage Vm. That is, the voltage obtained by subtracting the blocking voltage Vm from the sum of the first voltage Vs and the wall voltage Vws due to the wall charge should be smaller than the discharge start voltage Vf.

하지만, 도 5에 도시된 경우에서와 같이 제1기간이 5㎲인 경우에, 예를 들어 제1전압(Vs)이 200V, 벽전압(Vws)이 160V, 블로킹 전압(Vm)이 120V이고, 방전 개시 전압(Vf)이 240~260V라면, 방전 드리프트(drift)에 의하여 방전 개시 전압(Vf)이 감소하여 240V가 될 수 있다. 이 경우 Vs+Vws-Vm=240V(=Vf)가 되어 방전 개시 전압이 낮은 영역에서 저방전(51)이 나타날 수 있다. 또한, 이처럼 블로킹 전압이 인가 되는 부분에서 약한 저방전(51)이 일어남으로써, 이어지는 유지방전(52)에 까지 영향을 미쳐 유지방전이 약화될 수 있다. However, when the first period is 5 ms as in the case shown in FIG. 5, for example, the first voltage Vs is 200V, the wall voltage Vws is 160V, the blocking voltage Vm is 120V, If the discharge start voltage Vf is 240 to 260V, the discharge start voltage Vf may be reduced to 240V due to the discharge drift. In this case, Vs + Vws-Vm = 240V (= Vf), so that the low discharge 51 may appear in a region where the discharge start voltage is low. In addition, the weak low discharge 51 occurs in the portion where the blocking voltage is applied, thereby affecting the sustain discharge 52 that follows, and thus the sustain discharge may be weakened.

이러한 현상은 제1전압(Vs)의 크기와 반비례 관계를 갖는다. 즉, 제1전압(Vs)이 높을수록 |Vs-Vm|이 커지게 되어서, 방전 개시 전압(Vf)에 근접하게 되어 유지 방전에 대한 마진(margin)이 부족하게 된다. 따라서, 유지방전 마진을 최대한 확보할 수 있도록, 도 6에 도시된 바와 같이 제1기간을 증가시켜 12㎲이상으로 설계하는 것이 가능하다. This phenomenon is inversely related to the magnitude of the first voltage Vs. That is, as the first voltage Vs is higher, | Vs-Vm | becomes larger, which is closer to the discharge start voltage Vf, resulting in a lack of margin for sustain discharge. Therefore, in order to ensure the maximum sustain discharge margin, as shown in FIG.

이 경우 도 6의 제2기간의 원 안(61)에 도시된 바와 같이 중간에 뜨는 저방전이 없게 된다. 따라서, 이어지는 유지 방전(62)에서도 유지방전이 약화되는 문제가 해결된다. In this case, there is no low discharge floating in the middle, as shown in the original 61 of the second period in FIG. Accordingly, the problem that the sustain discharge is weakened also in the sustain discharge 62 that follows is solved.

본 발명에 따른 디스플레이 패널의 구동방법에 의하면, 보상 유지구동을 위한 유지펄스 폭을 길게 하는 어드레스 디스플레이 혼합 구동에 의하여, 안정적인 유지방전이 가능하다. According to the driving method of the display panel according to the present invention, stable sustain discharge is possible by the address display mixed driving which lengthens the sustain pulse width for the compensation sustain drive.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다. Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (9)

X 전극들 및 Y 전극들과 어드레스 전극들이 교차되는 영역에 방전셀들이 형성되는 디스플레이 패널에 대하여, 상기 방전셀들이 상기 X 전극들 및 Y 전극들에 대하여 제1그룹부터 제n그룹까지 n개의 그룹으로 나뉘고, 디스플레이 주기로서의 프레임이 시분할 계조 디스플레이를 위한 복수의 서브필드들을 포함하고, 상기 서브 필드가, 전체 방전셀들을 초기화하는 리셋 기간, 그룹별로 방전셀들을 선택 및 유지방전을 수행하는 혼합구동 기간, 및 전체 그룹들에 대하여 유지방전을 수행하는 공통 유지기간을 포함하여 구동하는 것으로, For a display panel in which discharge cells are formed in an area where X electrodes and Y electrodes and an address electrode intersect, n discharge cells are grouped from first group to nth group with respect to the X electrodes and Y electrodes. And a frame as a display period includes a plurality of subfields for time division gray scale display, wherein the subfield is a reset period for initializing all discharge cells, a mixed driving period for selecting and discharging discharge cells for each group , And a common sustaining period for performing sustain discharge for all groups, 상기 혼합구동 기간이, 상기 유지방전을 일으키고자 하는 방전셀들을 선택하는 그룹별 어드레스 기간과 상기 선택된 방전셀들에서 유지방전을 일으키는 그룹별 유지방전 기간을 포함하고, 상기 그룹별 어드레스 기간 및 그룹별 유지방전 기간이 상기 제1그룹으로부터 상기 제n그룹까지 순차적으로 진행되고, The mixed driving period includes an address period for each group for selecting discharge cells to cause the sustain discharge and a sustain discharge period for each group for causing sustain discharge in the selected discharge cells, wherein the address period for each group and for each group The sustain discharge period proceeds sequentially from the first group to the nth group, 상기 제n그룹의 그룹별 유지방전기간이, 상기 Y 전극들에 제1전압이 인가되는 제1기간, 및 상기 제1그룹부터 상기 제n-1그룹까지의 Y 전극들에 상기 제1전압보다 낮은 제2전압이 인가되고, 상기 제n그룹의 Y 전극들에 상기 제2전압보다 낮은 제3전압이 인가되는 제2기간을 포함하며, 상기 제1기간이 상기 제2기간보다 긴 디스플레이 패널의 구동방법.The sustain discharge period for each group of the n-th group is a first period during which a first voltage is applied to the Y electrodes, and the first voltage is applied to the Y electrodes from the first group to the n-th group. A second period in which a low second voltage is applied and a third voltage lower than the second voltage is applied to the Y electrodes of the n-th group, wherein the first period is longer than the second period. Driving method. 제1항에 있어서, The method of claim 1, 상기 공통 유지기간에 모든 그룹들의 상기 Y 전극들 및 X 전극들에 동일한 횟수의 공통 유지펄스가 인가되는 디스플레이 패널의 구동방법.And the same number of common sustain pulses are applied to all of the Y and X electrodes of the groups during the common sustain period. 제2항에 있어서, The method of claim 2, 상기 공통 유지 펄스가 상기 제1전압과 상기 제3전압이 상기 Y 전극들 및 X 전극들에 교대로 인가되는 전압인 디스플레이 패널의 구동방법. And the common sustain pulse is a voltage at which the first voltage and the third voltage are alternately applied to the Y electrodes and the X electrodes. 제3항에 있어서, The method of claim 3, 상기 제1기간이 상기 공통 유지 펄스에서 상기 제1전압이 인가되는 시간보다 긴 디스플레이 패널의 구동방법.And the first period is longer than a time period during which the first voltage is applied in the common sustain pulse. 제3항에 있어서, The method of claim 3, 상기 제3전압이 접지 전압인 디스플레이 패널의 구동방법.And the third voltage is a ground voltage. 제1항에 있어서, The method of claim 1, 상기 제2 전압이 상기 제1그룹의 Y 전극들과 X 전극들 사이에서 유지방전이 발생하지 않도록 하는 전압인 디스플레이 패널의 구동방법. And the second voltage is a voltage such that sustain discharge does not occur between the Y electrodes and the X electrodes of the first group. 제1항에 있어서,The method of claim 1, 상기 복수개의 그룹이, 상기 디스플레이 패널의 일 측으로부터 홀수 번째 Y 전극들에 해당하는 방전셀들의 제1그룹, 및 짝수 번째 Y 전극들에 해당하는 방전셀들의 제2그룹으로 나뉘는 2개의 그룹인 디스플레이 패널의 구동방법.The plurality of groups are two groups divided into a first group of discharge cells corresponding to odd-numbered Y electrodes and a second group of discharge cells corresponding to even-numbered Y electrodes from one side of the display panel. How to drive the panel. 제1항에 있어서,The method of claim 1, 상기 그룹별 유지방전 기간들에 1회의 유지방전이 일어나는 디스플레이 패널의 구동방법. A method of driving a display panel in which one sustain discharge occurs in the sustain discharge periods for each group. 제1항에 있어서, The method of claim 1, 상기 제1그룹으로부터 상기 제n-1그룹의 각각의 그룹별 유지 기간에, 상기 Y 전극들 및 상기 X 전극들에 상기 제1전압 및 접지 전압이 교대로 인가되는 디스플레이 패널의 구동방법. And a first voltage and a ground voltage are alternately applied to the Y electrodes and the X electrodes in the sustain period for each group of the n-th group from the first group.
KR1020070031082A 2007-03-29 2007-03-29 Method of driving display panel KR20080088281A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070031082A KR20080088281A (en) 2007-03-29 2007-03-29 Method of driving display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070031082A KR20080088281A (en) 2007-03-29 2007-03-29 Method of driving display panel

Publications (1)

Publication Number Publication Date
KR20080088281A true KR20080088281A (en) 2008-10-02

Family

ID=40150584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070031082A KR20080088281A (en) 2007-03-29 2007-03-29 Method of driving display panel

Country Status (1)

Country Link
KR (1) KR20080088281A (en)

Similar Documents

Publication Publication Date Title
KR100659128B1 (en) Apparatus of driving plasma display panel and method thereof
KR20060067277A (en) Method of driving plasma display panel
KR100573163B1 (en) Driving method of plasma display panel
KR100719597B1 (en) Driving method of plasma display panel
KR20100026349A (en) Plasma display apparatus
KR100659110B1 (en) Driving method of plasma display panel
KR100581964B1 (en) Method of driving plasma display panel
KR20080088281A (en) Method of driving display panel
KR100884801B1 (en) Apparatus for driving plasma display panel and method thereof
KR100581877B1 (en) Driving method of plasma display panel
KR20060086775A (en) Driving method for plasma display panel
KR100573169B1 (en) Plasma display panel driving method for taking turns with odd and even numbers to apply addressing signals
KR100615311B1 (en) Method of driving plasma display panel
KR100603396B1 (en) Plasma display panel driving method for taking turns with odd and even numbers to apply addressing signals
KR100615312B1 (en) Method of driving plasma display panel
KR100637247B1 (en) Method for driving display panel
KR100719581B1 (en) Method of driving plasma display panel
KR100626057B1 (en) Method for plasma display device having middle electrode lines
KR100482349B1 (en) Method And Apparatus Of Driving Plasma Display Panel
KR100581962B1 (en) Method for plasma display device being addressed by middle electrode lines
KR100647674B1 (en) Method for plasma display device being addressed by middle electrode lines
KR100730160B1 (en) Method for driving plasma display panel wherein effective resetting is performed
KR100751335B1 (en) Method for driving plasma display panel
KR100647679B1 (en) Method of driving plasma display panel
KR100719565B1 (en) Method for driving plasma display panel wherein linearity of low gray-scale display is improved

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid