KR20080072255A - The method for etching insulating layer of semiconductor devices - Google Patents

The method for etching insulating layer of semiconductor devices Download PDF

Info

Publication number
KR20080072255A
KR20080072255A KR1020070010753A KR20070010753A KR20080072255A KR 20080072255 A KR20080072255 A KR 20080072255A KR 1020070010753 A KR1020070010753 A KR 1020070010753A KR 20070010753 A KR20070010753 A KR 20070010753A KR 20080072255 A KR20080072255 A KR 20080072255A
Authority
KR
South Korea
Prior art keywords
gas
sccm
insulating film
etching
insulating layer
Prior art date
Application number
KR1020070010753A
Other languages
Korean (ko)
Inventor
이기영
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020070010753A priority Critical patent/KR20080072255A/en
Publication of KR20080072255A publication Critical patent/KR20080072255A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Abstract

A method for etching an insulating layer of a semiconductor device is provided to improve an etching profile of the insulating layer by reducing a bowing phenomenon. An insulating layer(200) is formed on a semiconductor substrate(100). The insulating layer is dry-etched by using a gas containing a xenon gas, an argon gas, CxFy, CHxFy, and an oxygen gas. A concentration of the xenon gas lies between 100 and 500 sccm. A concentration of the argon gas lies between 100 and 500 sccm. The CxFy gas is a C4F6 gas between 30 and 70 sccm. The CHxFy gas is CHF3 between 30 and 70 sccm. A concentration of the oxygen gas lies between 30 and 100 sccm.

Description

반도체 소자의 절연막 식각 방법{The Method for etching insulating layer of semiconductor devices}Method for etching insulating layer of semiconductor devices

도 1은 본 발명의 실시예에 의한 반도체 소자의 절연막을 식각하는 방법을 설명하기 위해서 개략적으로 도시한 단면도이다.1 is a cross-sectional view schematically illustrating a method of etching an insulating film of a semiconductor device according to an embodiment of the present invention.

<도면의 주요 부분에 관한 부호의 설명> <Explanation of symbols on main parts of the drawings>

100: 반도체 기판 200: 절연막100: semiconductor substrate 200: insulating film

300: 콘택홀 400: 마스크300: contact hole 400: mask

본 발명은 반도체 소자의 식각 공정에 관한 것으로, 특히 새로운 가스를 주입하여 형성된 플라즈마를 이용하여 절연막을 건식 식각 하는 방법에 관한 것이다.The present invention relates to an etching process of a semiconductor device, and more particularly to a method of dry etching an insulating film using a plasma formed by injecting a new gas.

고집적 반도체 메모리 소자에서는 높은 종횡비(high aspect ratio)를 갖는 작고 깊은 콘택(small and deep contact)을 형성하는 실리콘 산화막 및 실리콘 질화막 등의 절연막 식각 공정이 요구되고 있다.BACKGROUND ART In an integrated semiconductor memory device, an insulating film etching process such as a silicon oxide film and a silicon nitride film that forms small and deep contacts having a high aspect ratio is required.

절연막의 식각 공정 특히, 절연막을 식각하여 콘택홀을 형성하는 공정에서는 높은 온도로 인하여 마스크 상에 전하 축적이 발생할 수 있다. 이로 인해 콘택홀 내부에 전하 축적이 비대칭이 되어 이온 운동 방향에 영향을 주어 보윙(bowing)현상이 발생할 수 있다.In the etching process of the insulating layer, in particular, in the process of forming the contact hole by etching the insulating layer, charge accumulation may occur on the mask due to the high temperature. As a result, charge accumulation becomes asymmetrical in the contact hole, which affects the direction of ion movement, which may cause bowing.

본 발명이 이루고자 하는 기술적 과제는 보윙 현상을 감소시킬 수 있는 절연막 식각 방법을 제공하는 것이다.The present invention is to provide an insulating film etching method that can reduce the bowing phenomenon.

본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical problem to be achieved by the present invention is not limited to the above-mentioned problem, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기 기술적 과제들을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 소자의 절연막 식각 방법은 반도체 기판 상에 절연막을 형성하는 단계 및 제논 가스, 아르곤 가스, 플루오로카본계의 가스(CxFy), 하이드로플루오로카본계 가스(CHxFy) 및 산소 가스를 포함하는 가스를 이용하여 상기 절연막을 건식 식각하는 것을 포함한다.According to an embodiment of the present disclosure, an insulating film etching method of a semiconductor device may include forming an insulating film on a semiconductor substrate, a xenon gas, an argon gas, a fluorocarbon gas (CxFy), and a hydrofluoric acid. And dry etching the insulating layer using a gas including a hydrocarbon-based gas (CHxFy) and an oxygen gas.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알 려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention, and the general knowledge in the art to which the present invention pertains. It is provided to fully convey the scope of the invention to those skilled in the art, and the present invention is defined only by the scope of the claims.

따라서, 몇몇 실시예에서 잘 알려진 공정 단계들, 잘 알려진 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. Thus, in some embodiments well known process steps, well known structures and well known techniques are not described in detail in order to avoid obscuring the present invention.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는한 복수형도 포함한다. 명세서에서 사용되는 포함한다(comprises) 및/또는 포함하는(comprising)은 언급된 구성요소, 단계, 동작 및/또는 소자 이외의 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는 의미로 사용한다. 또, 이하 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In this specification, the singular also includes the plural unless specifically stated otherwise in the phrase. As used herein, including and / or comprising includes the presence or addition of one or more other components, steps, operations and / or elements other than the components, steps, operations and / or elements mentioned. Use in the sense that does not exclude. In addition, like reference numerals refer to like elements throughout the following specification.

또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 개략도들을 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 또한 본 발명에 도시된 각 도면에 있어서 각 구성 요소들은 설명의 편의를 고려하여 다소 확대 또는 축소되어 도시된 것일 수 있다.In addition, the embodiments described herein will be described with reference to cross-sectional and / or schematic views, which are ideal illustrations of the invention. Accordingly, shapes of the exemplary views may be modified by manufacturing techniques and / or tolerances. Accordingly, the embodiments of the present invention are not limited to the specific forms shown, but also include variations in forms generated by the manufacturing process. In addition, each component in each drawing shown in the present invention may be shown to be somewhat enlarged or reduced in view of the convenience of description.

이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예에 반도체 소자의 절연막 식각 방법에 대하여 설명한다. Hereinafter, an insulating film etching method of a semiconductor device will be described with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 의한 반도체 소자의 절연막을 식각하는 방법을 설명하기 위해서 개략적으로 도시한 단면도이다. 1 is a cross-sectional view schematically illustrating a method of etching an insulating film of a semiconductor device according to an embodiment of the present invention.

구체적으로, 본 발명의 실시예에 의한 반도체 소자의 절연막 식각 방법은 제논 가스, 아르곤 가스, 플루오로카본계의 가스(CxFy), 하이드로플루오로카본계 가스(CHxFy) 및 산소 가스를 포함하는 가스를 이용하여 절연막을 건식 식각하는 것을 포함한다.Specifically, the insulating film etching method of a semiconductor device according to an embodiment of the present invention comprises a gas containing xenon gas, argon gas, fluorocarbon gas (CxFy), hydrofluorocarbon gas (CHxFy) and oxygen gas Dry etching the insulating film by using the same.

절연막(200)은 실리콘 질화물 또는 실리콘 산화물로 이루어질 수 있으나, 이에 제한되지 않음은 물론이다.The insulating layer 200 may be made of silicon nitride or silicon oxide, but is not limited thereto.

우선, 절연막(200)을 식각하는 데 사용되는 가스 중 CxFy에 대하여 설명한다. 플루오로카본(fluorocarbon: CxFy)계의 가스, 예를 들어 C3F8 가스 또는 C4F8 가스 등과 같은 탄소와 불소의 비가 높은 가스들이 절연막(200)의 건식 식각에 사용될 수 있다. 보다 구체적으로, 30 내지 70sccm(standard cubic centimeter per minute)의 C4F6이 사용될 수 있다.First, CxFy among the gases used to etch the insulating film 200 will be described. Gases having a high ratio of carbon and fluorine such as fluorocarbon (CxFy) -based gas, for example, C 3 F 8 gas or C 4 F 8 gas may be used for dry etching of the insulating layer 200. More specifically, C 4 F 6 of 30 to 70 sccm (standard cubic centimeter per minute) may be used.

다음으로, 절연막(200)의 식각에 사용될 수 있는 하이드로플루오로카본(hydrofluorocarbon; CxHyFz)계의 가스들을 설명한다. 하이드로플루오로카본은 절연막(200)의 식각에 첨가되어 식각선택비를 증가시킬 수 있다. 보다 구체적으로, 30 내지 70sccm의 CHF3이 사용될 수 있다.Next, the hydrofluorocarbon (CxHyFz) -based gases that can be used for etching the insulating film 200 will be described. Hydrofluorocarbon may be added to the etching of the insulating layer 200 to increase the etching selectivity. More specifically, 30 to 70 sccm of CHF 3 may be used.

또한, 절연막(200)의 식각시 산소 가스 또는 일산화 탄소와 같은 산소를 함유하는 가스가 첨가될 수 있다. 이러한 산소 가스 또는 일산화탄소 가스는 식각 멈춤(etching stopping) 방지 또는 형성되는 콘택홀의 프로파일(profile)을 제어하기 위해서 첨가될 수 있다. 예를 들어, 30 내지 100sccm의 산소 가스를 사용할 수 있다.In addition, during etching of the insulating layer 200, a gas containing oxygen, such as oxygen gas or carbon monoxide, may be added. Such oxygen gas or carbon monoxide gas may be added to prevent etching stopping or to control the profile of the contact hole being formed. For example, oxygen gas of 30 to 100 sccm may be used.

절연막(200)을 식각하여 종횡비가 크고 미세한 콘택홀(300)을 형성하는 경우에 있어서, 식각 공정이 진행되는 동안 보윙 현상이 발생할 수 있다. 보윙이란 콘택홀 측벽으로 국부적으로 식각이 더 진행되어 식각 프로파일이 수직(vertical)을 유지하지 않는 것을 말할 수 있다. 보윙은 이후 갭필(gapfill)을 어렵게 만들 수 있다. 식각 공정시 높은 온도로 인하여 마스크(400) 상에 전하가 축적될 수 있고, 이로 인해 콘택홀(300) 내부의 전하의 축적도 비대칭이 될 수 있다. 그 결과 콘택홀(300) 내부에 전기장이 형성될 수 있으며 이는 이온의 운동 방향에 영향을 주어 보윙 현상을 일으킬 수 있다. When the insulating layer 200 is etched to form a fine contact hole 300 having a high aspect ratio, a bowing phenomenon may occur during the etching process. The bowing may mean that the etching progresses locally to the contact hole sidewall so that the etching profile does not remain vertical. Bowing can then make gapfill difficult. Due to the high temperature during the etching process, charges may accumulate on the mask 400, and thus, charges may accumulate inside the contact hole 300. As a result, an electric field may be formed in the contact hole 300, which may cause a bowing phenomenon by affecting the direction of movement of ions.

절연막(200)을 식각시의 사용되는 가스에는 아르곤(Ar) 가스 및 제논(Xe) 가스를 포함한다. 식각 공정에서 불활성 가스를 사용하는 것은 건식 식각시 이온 충돌 효과를 높이기 위한 것이다. 뿐만 아니라, 절연막(200) 식각시 아르곤 가스 및 제논 가스를 함께 사용함으로써, 상기 설명한 보윙현상을 감소시킬 수 있다. 불활성화 가스의 이온화 에너지 또는 전리 에너지는 원자량이 클수록 작아진다. 이온화 에너지가 작은 원자량이 큰 불활성 가스를 사용함으로써 마스크(400) 및 콘택홀(300) 내부의 전하의 축적을 감소시킬 수 있다. 전하의 축적이 감소될 수록, 이온의 운동 방향에 주는 영향이 적어지므로, 보윙 현상을 감소시킬 수 있는 것이다. 불활성 가스로는 헬륨 가스, 네온 가스, 아르곤 가스, 크립톤 가스, 제논 가스 및 라돈 가스 등이 있고 원자량이 커질수록 이온화 에너지 또는 전리 에너지는 작게 되고, 운동성도 작아진다. 따라서, 아르곤 가스보다는 제논 가스의 이온화 에너지 또는 전리 에너지가 작고 아르곤 가스 보다 제논 가스의 운동성이 작다. 불활성 가스인 아르곤(Ar)과 제논(Xe)을 함께 사용함으로써, 아르곤 가스만을 사용하는 경우에 비하여 높은 식각 선택비를 얻을 수 있다. 제논 가스는 이온화 에너지가 낮기 때문에 마스크(400) 및 콘택홀(300) 내부의 전하의 축적을 감소시킬 수 있으므로 이온의 운동 방향에 미치는 영향이 적어지기 때문이다. 그 결과, 절연막(200)의 콘택홀(300)의 측벽으로 발생되는 국부적인 식각인 보윙 현상이 감소될 수 있다. 즉, 식각 프로파일은 더욱 정교해지고, 콘택홀(300)의 프로파일은 수직(vertical)이 될 수 있다.Gas used to etch the insulating film 200 includes argon (Ar) gas and xenon (Xe) gas. The use of an inert gas in the etching process is to enhance the ion bombardment effect during dry etching. In addition, by using the argon gas and the xenon gas together when etching the insulating film 200, it is possible to reduce the bowing phenomenon described above. The ionization energy or ionization energy of the inert gas decreases as the atomic weight increases. Accumulation of charges in the mask 400 and the contact hole 300 can be reduced by using an inert gas having a large atomic weight with small ionization energy. As the accumulation of charge decreases, the influence on the direction of movement of ions decreases, so that the bowing phenomenon can be reduced. Examples of the inert gas include helium gas, neon gas, argon gas, krypton gas, xenon gas, and radon gas. As the atomic weight increases, the ionization energy or ionization energy becomes smaller, and the mobility becomes smaller. Therefore, the ionization energy or ionization energy of the xenon gas is smaller than that of the argon gas, and the mobility of the xenon gas is smaller than that of the argon gas. By using argon (Ar) and xenon (Xe) which are inert gases together, a higher etching selectivity can be obtained than in the case where only argon gas is used. This is because xenon gas has a low ionization energy, so that the accumulation of charges in the mask 400 and the contact hole 300 can be reduced, so that the influence on the direction of movement of ions is reduced. As a result, the bowing phenomenon, which is a local etching generated on the sidewall of the contact hole 300 of the insulating layer 200, can be reduced. That is, the etching profile may be more sophisticated, and the profile of the contact hole 300 may be vertical.

제논 가스 대 아르곤 가스의 유량비는 0.5 내지 2일 수 있으나, 이에 제한되지 않는다. 제논 가스 대 아르곤 가스의 비가 클수록 이온화 에너지는 작아지므로 식각 선택비는 높아지고 프로파일은 더욱 정교해진다. 절연막(200)의 건식 식각은 예를 들어, 300nm 웨이퍼 산화막 식각 금속 콘택 공정에 있어서, 20 내지 50mTorr의 압력하에서 이루어질 수 있다.The flow rate ratio of xenon gas to argon gas may be 0.5 to 2, but is not limited thereto. The larger the ratio of xenon gas to argon gas, the smaller the ionization energy, so the etch selectivity is higher and the profile is more sophisticated. Dry etching of the insulating film 200 may be performed under a pressure of 20 to 50 mTorr, for example, in a 300 nm wafer oxide film etch metal contact process.

이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 또한, 본 발명의 특징이 몇 개의 실시예들중 단지 하나와 관련하여 설명되었지만, 이러한 특징은 다른 실시예들의 하나 이상의 특징들과 결합될 수 있다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention belongs may be embodied in other specific forms without changing the technical spirit or essential features of the present invention. You will understand that. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive. In addition, while a feature of the invention has been described with reference to only one of several embodiments, this feature may be combined with one or more features of other embodiments.

상기한 바와 같이 본 발명은 보윙 현상을 감소시켜 절연막의 식각시 식각 프로파일을 더욱 정교하게 한다.As described above, the present invention reduces the bowing phenomenon to further refine the etching profile during etching of the insulating layer.

Claims (6)

반도체 기판 상에 절연막을 형성하는 단계; 및Forming an insulating film on the semiconductor substrate; And 제논 가스, 아르곤 가스, 플루오로카본계의 가스(CxFy), 하이드로플루오로카본계 가스(CHxFy) 및 산소 가스를 포함하는 가스를 이용하여 상기 절연막을 건식 식각하는 것을 포함하는 반도체 소자의 절연막 식각 방법.An insulating film etching method of a semiconductor device comprising dry etching the insulating film using a gas including xenon gas, argon gas, fluorocarbon gas (CxFy), hydrofluorocarbon gas (CHxFy), and oxygen gas . 제1 항에 있어서,According to claim 1, 상기 제논 가스는 100 내지 500sccm이고,The xenon gas is 100 to 500 sccm, 상기 아르곤 가스는 100 내지 500sccm이고,The argon gas is 100 to 500 sccm, 상기 플루오로카본계 가스는 30 내지 70sccm의 C4F6이고,The fluorocarbon gas is C 4 F 6 of 30 to 70 sccm, 상기 하이드로플루오로카본계 가스는 30 내지 70sccm의 CHF3이고,The hydrofluorocarbon gas is CHF 3 of 30 to 70 sccm, 상기 산소 가스는 30 내지 100sccm인 반도체 소자의 절연막 식각 방법.The oxygen gas is an insulating film etching method of a semiconductor device 30 to 100sccm. 제1 항에 있어서,According to claim 1, 상기 제논 가스와 상기 아르곤 가스의 총합은 500 내지 1000sccm인 반도체 소자의 절연막 식각 방법. The total amount of the xenon gas and the argon gas is 500 to 1000 sccm insulating film etching method of a semiconductor device. 제1 항에 있어서,According to claim 1, 상기 건식 식각은 20 내지 50mTorr의 압력하에서 이루어지는 반도체 소자의 절연막 식각 방법.The dry etching is an insulating film etching method of a semiconductor device made under a pressure of 20 to 50mTorr. 제1 항에 있어서,According to claim 1, 상기 제논 가스 대 상기 아르곤 가스의 유량비는 0.5 내지 2인 반도체 소자의 절연막 식각 방법. And a flow rate ratio of the xenon gas to the argon gas is 0.5 to 2. 제1 항에 있어서,According to claim 1, 상기 건식 식각으로 콘택홀을 형성하는 것을 포함하는 반도체 소자의 절연막 식각 방법.Forming a contact hole by the dry etching.
KR1020070010753A 2007-02-01 2007-02-01 The method for etching insulating layer of semiconductor devices KR20080072255A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070010753A KR20080072255A (en) 2007-02-01 2007-02-01 The method for etching insulating layer of semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070010753A KR20080072255A (en) 2007-02-01 2007-02-01 The method for etching insulating layer of semiconductor devices

Publications (1)

Publication Number Publication Date
KR20080072255A true KR20080072255A (en) 2008-08-06

Family

ID=39882614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070010753A KR20080072255A (en) 2007-02-01 2007-02-01 The method for etching insulating layer of semiconductor devices

Country Status (1)

Country Link
KR (1) KR20080072255A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11581326B2 (en) 2019-11-28 2023-02-14 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11581326B2 (en) 2019-11-28 2023-02-14 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device

Similar Documents

Publication Publication Date Title
US9570317B2 (en) Microelectronic method for etching a layer
US20080286978A1 (en) Etching and passivating for high aspect ratio features
US20110027999A1 (en) Etch method in the manufacture of an integrated circuit
US11658037B2 (en) Method of atomic layer etching of oxide
US9780000B2 (en) Method for forming spacers for a transitor gate
US5994234A (en) Method for dry-etching a polycide film
US9780191B2 (en) Method of forming spacers for a gate of a transistor
US20140187050A1 (en) Method for isotropic etching
KR102287682B1 (en) Silicon dioxide removal method from wafer and integrated circuit manufacturing process
CN100468690C (en) Method for reducing contact resistance in high depth ratio self alignment etching
US5968278A (en) High aspect ratio contact
US20070048987A1 (en) Manufacturing method of semiconductor device
KR100792365B1 (en) Method for fabricating recess gate in semiconductor device
CN113035699B (en) Method for manufacturing semiconductor device
JP2010098101A (en) Method of manufacturing semiconductor device
KR20080072255A (en) The method for etching insulating layer of semiconductor devices
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
US20080160742A1 (en) Method for fabricating semiconductor device with recess gate
Vitale et al. High density plasma etching of titanium nitride metal gate electrodes for fully depleted silicon-on-insulator subthreshold transistor integration
US20240112923A1 (en) Etching method with metal hard mask
CN101826460B (en) Dry etching method of semiconductor component
JP4368244B2 (en) Dry etching method
KR100875661B1 (en) Method for fabricating semiconductor device
JP2921000B2 (en) Method for manufacturing semiconductor device
KR100351911B1 (en) Method for forming gate spacer of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination