KR20080061978A - 반도체 소자의 배선 형성방법 - Google Patents

반도체 소자의 배선 형성방법 Download PDF

Info

Publication number
KR20080061978A
KR20080061978A KR1020060137197A KR20060137197A KR20080061978A KR 20080061978 A KR20080061978 A KR 20080061978A KR 1020060137197 A KR1020060137197 A KR 1020060137197A KR 20060137197 A KR20060137197 A KR 20060137197A KR 20080061978 A KR20080061978 A KR 20080061978A
Authority
KR
South Korea
Prior art keywords
layer
tungsten
gas
forming
boron
Prior art date
Application number
KR1020060137197A
Other languages
English (en)
Inventor
오재민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060137197A priority Critical patent/KR20080061978A/ko
Publication of KR20080061978A publication Critical patent/KR20080061978A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

하부구조가 형성된 반도체기판 상에 텅스텐 핵생성층을 생성하고, 텅스텐 핵생성층 상에 비정질의 보론층을 형성한다. 보론층 상에 벌크 텅스텐층을 증착하는 반도체 소자의 배선 형성방법을 제시한다.
배선, 벌크 텅스텐층, 시드층, 보론층

Description

반도체 소자의 배선 형성방법{Method for fabricating metal line in semicondutor device}
도 1 내지 도 5는 본 발명에 따른 반도체소자의 배선 형성방법을 설명하기 위해 나타내 보인 단면도들이다.
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 반도체 소자의 배선 형성방법에 관한 것이다.
최근 반도체소자가 고집적화됨에 따라, 금속배선의 저항 및 기생커패시턴스에 의한 신호지연 현상이 발생되어 동작 속도가 저하되는 등 다양한 문제점이 부각되고 있다. 특히, 반도체 소자에서 비트라인은 트랜지스터로부터 전하를 받아 센스앰프(sense amp)로 전달하는 배선으로 사용되고 있다. 비트라인 주변에서 발생되는 기생커패시턴스를 줄이기 위해, 비트라인 두께를 감소시키기 위한 시도가 이루어지고 있다. 비트라인의 두께 감소는 비트라인의 저항을 증가시켜 반도체소자의 동작 속도 지연을 유발하게 된다.
감소된 비트라인의 두께에 의한 저항 증가를 보상하고 면저항을 감소시키기 위해 낮은 저항을 갖는 금속막을 비트라인으로 이용하는 방법이 제시되고 있다. 특히, 비트라인으로 텅스텐층으로 이용하면서, 텅스텐층의 저항을 보다 낮추기 위한 연구가 진행되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 동작속도를 증가시킬 수 있는 반도체소자의 배선 형성방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체소자의 배선 형성방법은, 하부구조가 형성된 반도체기판 상에 텅스텐 핵생성층을 생성하는 단계; 상기 텅스텐 핵생성층 상에 비정질의 보론층을 형성하는 단계; 및 상기 보론층 상에 벌크 텅스텐층을 증착하는 단계를 포함한다.
상기 텅스텐 핵생성층을 형성하는 단계 이전에, 상기 하부구조가 형성된 반도체기판 상에 접착층을 형성하는 단계를 더 포함할 수 있다.
상기 보론층을 형성하는 단계는, 상기 텅스텐 핵생성층이 형성된 반도체기판 상에 수소(H2) 가스와 디보레인(B2H6) 가스를 공급하는 단계; 및 상기 공급된 수소(H2) 가스와 디보레인(B2H6) 가스의 반응에 의해 보론층을 형성하는 단계를 포함할 수 있다.
상기 보론층은 5~70Å 정도의 두께로 형성하는 것이 바람직하다.
상기 벌크 텅스텐층을 형성하는 단계는, 상기 보론층이 형성된 반도체기판 상에 육불화텅스텐(WF6) 가스와 수소(H2)가스를 공급하는 단계; 및 상기 육불화텅스텐(WF6) 가스와 수소(H2) 가스의 반응에 의해 상기 보론층 상에 벌크 텅스텐층을 성장시키는 단계를 포함할 수 있다.
도 1 내지 도 5는 본 발명에 따른 반도체소자의 배선 형성방법을 설명하기 위해 나타내 보인 단면도들이다.
도 1을 참조하면, 반도체기판(100) 상에 층간절연층(110)을 형성한다. 층간절연층(110)을 형성하기 이전에 디램(DRAM)과 같은 메모리 소자는 얕은 트렌치 소자분리(STI;Shallow Trench Isolation)로 수행된 소자분리막에 의해 반도체기판에 활성영역이 설정되고, 반도체기판 상에 게이트전극 및 소스 및 드레인영역을 포함하는 트렌지스터가 형성된다.
층간절연층(110)을 선택적으로 식각하여 비트라인콘택홀(111)을 형성한다. 구체적으로, 층간절연층(110) 상에 비트라인콘택홀(111)을 형성하기 위한 식각마스크(미도시)를 포토리소그라피 과정을 이용하여 형성한 후, 식각마스크에 의해 노출된 층간절연층(110)을 식각하여 비트라인콘택홀(111)을 형성한다. 비트라인콘택홀(111)에 의해 노출된 영역은 반도체기판(100)의 활성영역 또는 반도체기판(100)의 활성영역과 연결된 콘택 패드를 포함하여 노출될 수 있다.
도 2를 참조하면, 비트라인콘택홀(111)이 형성된 층간절연층(110) 상에 텅스텐 핵생성층(nucleation lyer)(130)을 형성한다. 이때, 텅스텐핵생성층(130)은 펄스 핵생성(Pulsed Nucleation layer) 공정을 이용하여 10~40Å의 두께로 형성할 수 있다. 피.엔.엘 공정은 반응 챔버 내에 반도체기판을 로딩한 후, 육불화텅스텐(WF6)을 소스가스로 하고, 모노실레인(SiH4)을 환원가스로 하여 수행될 수 있다.
이때, 텅스텐핵생성층을 형성하기 이전에 접착층(120)을 형성한다. 접착층(120)은 티타늄막 및 티나늄질화막을 포함하여 형성될 수 있다. 티타늄막은 후속 텅스텐핵생성층의 접착력을 향상시킬 수 있다. 티타늄질화막은 티타늄막의 티타늄과 벌크 텅스텐층 형성과정에서 사용되는 육불화텅스텐 가스의 불소와의 반응을 방지하는 배리어층으로 작용할 수 있다.
도 3을 참조하면, 텅스텐 핵생성층(130) 상에 시드층(seed layer)으로서 보론층(140)을 형성한다. 보론층(140)은 텅스텐 핵생성층(130)을 형성된 반응챔버 내에 수소(H2) 가스를 추가적으로 공급하여 실질적으로 공급된 수소(H2) 가스와 디보레인(B2H6) 가스의 반응을 유도하여 형성될 수 있다. 이때, 보론층(140)은 실질적으로 비정질 구조로 형성된다. 보론층(140)은 5~70Å의 두께로 형성할 수 있다. 보론층(140)은 후속 벌크 텅스텐 증착 시, 텅스텐의 그레인 사이즈가 텅스텐 핵생성층 상에 직접적으로 증착되는 경우보다 상대적으로 더 크게 성장하도록 유도하는 역할을 한다.
도 4 및 도 5를 참조하면, 보론층(140) 상에 비트라인 콘택 및 비트라인 형성을 위한 벌크 텅스텐층(150)을 형성한다. 벌크 텅스텐층(150)은 육불화텅스텐(WF6) 가스를 텅스텐 소스가스로 사용하고, 수소(H2)가스를 환원가스로 사용할 수 있다. 텅스텐 소스가스와 수소가스가 반응하여 비정질 보론층(140) 상에 벌크 텅스텐층(150)이 성장된다.
벌크 텅스텐층(150)은 하지막 특성에 의존하여 성장된다. 이에 따라, 하지막인 보론층(140)의 비정질 구조에 의해 성장되는 벌크 텅스텐층(150)은 더 큰 크기의 그레인 사이즈를 가지는 결정구조로 성장될 수 있다. 벌크 텅스텐층(150)은 텅스텐 핵생성층 상에 성장되는 경우에 비해 더 크게 성장될 수 있다. 이에 따라, 비트라인 콘택 및 비트라인의 저항을 감소시켜 반도체소자의 동작 속도를 증가시킬 수 있다.
포토리소그라피공정을 이용하여 벌크 텅스텐층(150), 보론층(140) 및 텅스텐 핵생성층(130)을 순차적으로 패터닝하여 비트라인콘택을 형성함과 동시에 비트라인을 형성한다.
상술한 방법을 이용하여 텅스텐을 증착하는 다른 공정 예컨대, 게이트전극으로 텅스텐을 형성하는 경우에 적용할 수 있다. 또한, 금속 배선 형성 과정에서 사용되는 텅스텐 증착 방법에도 적용할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함이 당연하다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 배선 형성방법은, 텅스텐핵생성층 상에 비정질의 보론층을 형성함으로써, 벌크 텅스텐층의 그레인 사 이즈를 증가를 유도할 수 있다.
이에 따라, 배선의 저항을 감소시켜 반도체소자의 동작 속도를 증가시킬 수 있다.

Claims (5)

  1. 하부구조가 형성된 반도체기판 상에 텅스텐 핵생성층을 생성하는 단계;
    상기 텅스텐 핵생성층 상에 비정질의 보론층을 형성하는 단계; 및
    상기 보론층 상에 벌크 텅스텐층을 증착하는 단계를 포함하는 반도체 소자의 배선 형성방법.
  2. 제1항에 있어서,
    상기 텅스텐 핵생성층을 형성하는 단계 이전에,
    상기 하부구조가 형성된 반도체기판 상에 접착층을 형성하는 단계를 더 포함하는 반도체소자의 배선 형성방법.
  3. 제1항에 있어서,
    상기 보론층을 형성하는 단계는,
    상기 텅스텐 핵생성층이 형성된 반도체기판 상에 수소(H2) 가스와 디보레인(B2H6) 가스를 공급하는 단계; 및
    상기 공급된 수소(H2) 가스와 디보레인(B2H6) 가스의 반응에 의해 상기 보론층을 형성하는 단계를 포함하는 반도체소자의 배선 형성방법.
  4. 제1항에 있어서,
    상기 보론층은 5~70Å 정도의 두께로 형성하는 반도체소자의 배선 형성방법.
  5. 제1항에 있어서,
    상기 벌크 텅스텐층을 형성하는 단계는,
    상기 보론층이 형성된 반도체기판 상에 육불화텅스텐(WF6) 가스와 수소(H2)가스를 공급하는 단계; 및
    상기 육불화텅스텐(WF6) 가스와 수소(H2) 가스의 반응에 의해 보론층 상에 벌크 텅스텐층을 성장시키는 단계를 포함하는 반도체 소자의 배선 형성방법.
KR1020060137197A 2006-12-28 2006-12-28 반도체 소자의 배선 형성방법 KR20080061978A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060137197A KR20080061978A (ko) 2006-12-28 2006-12-28 반도체 소자의 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137197A KR20080061978A (ko) 2006-12-28 2006-12-28 반도체 소자의 배선 형성방법

Publications (1)

Publication Number Publication Date
KR20080061978A true KR20080061978A (ko) 2008-07-03

Family

ID=39814166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137197A KR20080061978A (ko) 2006-12-28 2006-12-28 반도체 소자의 배선 형성방법

Country Status (1)

Country Link
KR (1) KR20080061978A (ko)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122744A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN108140565A (zh) * 2015-10-05 2018-06-08 浜松光子学株式会社 配线构造体的制造方法
KR20200006620A (ko) * 2012-03-27 2020-01-20 노벨러스 시스템즈, 인코포레이티드 텅스텐 피처 충진
US10916434B2 (en) 2015-05-18 2021-02-09 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US11348795B2 (en) 2017-08-14 2022-05-31 Lam Research Corporation Metal fill process for three-dimensional vertical NAND wordline
US11355345B2 (en) 2016-08-16 2022-06-07 Lam Research Corporation Method for preventing line bending during metal fill process
US11410883B2 (en) 2009-08-04 2022-08-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US11549175B2 (en) 2018-05-03 2023-01-10 Lam Research Corporation Method of depositing tungsten and other metals in 3D NAND structures
US11901227B2 (en) 2014-09-30 2024-02-13 Lam Research Corporation Feature fill with nucleation inhibition
US11972952B2 (en) 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures
US11978666B2 (en) 2018-12-05 2024-05-07 Lam Research Corporation Void free low stress fill
US12002679B2 (en) 2019-04-11 2024-06-04 Lam Research Corporation High step coverage tungsten deposition

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410883B2 (en) 2009-08-04 2022-08-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US11075115B2 (en) 2009-08-04 2021-07-27 Novellus Systems, Inc. Tungsten feature fill
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
KR20200006620A (ko) * 2012-03-27 2020-01-20 노벨러스 시스템즈, 인코포레이티드 텅스텐 피처 충진
US11901227B2 (en) 2014-09-30 2024-02-13 Lam Research Corporation Feature fill with nucleation inhibition
US10916434B2 (en) 2015-05-18 2021-02-09 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
CN108140565A (zh) * 2015-10-05 2018-06-08 浜松光子学株式会社 配线构造体的制造方法
US11355345B2 (en) 2016-08-16 2022-06-07 Lam Research Corporation Method for preventing line bending during metal fill process
US10522650B2 (en) 2016-11-29 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
CN108122744A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US11031486B2 (en) 2016-11-29 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
US11616132B2 (en) 2016-11-29 2023-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
US10516034B2 (en) 2016-11-29 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
US11348795B2 (en) 2017-08-14 2022-05-31 Lam Research Corporation Metal fill process for three-dimensional vertical NAND wordline
US11549175B2 (en) 2018-05-03 2023-01-10 Lam Research Corporation Method of depositing tungsten and other metals in 3D NAND structures
US11978666B2 (en) 2018-12-05 2024-05-07 Lam Research Corporation Void free low stress fill
US11972952B2 (en) 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures
US12002679B2 (en) 2019-04-11 2024-06-04 Lam Research Corporation High step coverage tungsten deposition

Similar Documents

Publication Publication Date Title
KR20080061978A (ko) 반도체 소자의 배선 형성방법
KR100890047B1 (ko) 반도체소자의 배선 형성방법
US7504333B2 (en) Method of forming bit line of semiconductor device
US20090160012A1 (en) Semiconductor device and method for fabricating the same
KR100648252B1 (ko) 텅스텐막 형성 방법 및 이를 이용하는 반도체 소자의 형성방법
KR100919808B1 (ko) 반도체소자의 텅스텐막 형성방법
KR101721036B1 (ko) 반도체 소자 및 그 제조 방법
US7524751B2 (en) Method for forming contact hole in semiconductor device
KR101752400B1 (ko) 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치
CN102054758A (zh) 钨栓塞的形成方法
KR100909632B1 (ko) 반도체 소자의 배선층 형성방법
US7524761B2 (en) Method for manufacturing semiconductor device capable of reducing parasitic bit line capacitance
JP2751606B2 (ja) 配線の形成方法
KR100831679B1 (ko) 반도체소자의 비트라인 형성방법
US20070072418A1 (en) Method of forming tungsten silicide layer and method of fabricating semiconductor element using same
KR20070003058A (ko) 반도체 소자의 금속배선 형성방법
KR100477813B1 (ko) 반도체장치의텅스텐금속배선형성방법
KR100499401B1 (ko) 반도체 소자의 금속배선 형성방법
US20210066124A1 (en) Semiconductor device and fabrication method thereof
KR100743660B1 (ko) 반도체 소자의 제조방법
KR100741269B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100327594B1 (ko) 반도체소자의 콘택 형성방법
KR20090112060A (ko) 반도체 소자의 텅스텐 질화물층 증착 방법
KR20070063805A (ko) 반도체 소자의 비트라인 형성방법
KR100796503B1 (ko) 반도체 소자 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination