KR100919808B1 - 반도체소자의 텅스텐막 형성방법 - Google Patents
반도체소자의 텅스텐막 형성방법Info
- Publication number
- KR100919808B1 KR100919808B1 KR1020080000380A KR20080000380A KR100919808B1 KR 100919808 B1 KR100919808 B1 KR 100919808B1 KR 1020080000380 A KR1020080000380 A KR 1020080000380A KR 20080000380 A KR20080000380 A KR 20080000380A KR 100919808 B1 KR100919808 B1 KR 100919808B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- tungsten
- amorphous
- reduction reaction
- barrier metal
- Prior art date
Links
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 74
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 74
- 239000010937 tungsten Substances 0.000 title claims abstract description 74
- 239000004065 semiconductor Substances 0.000 title description 5
- 238000004519 manufacturing process Methods 0.000 title description 3
- 238000006722 reduction reaction Methods 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 36
- 230000004888 barrier function Effects 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 230000006911 nucleation Effects 0.000 claims abstract description 31
- 238000010899 nucleation Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 8
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 claims description 19
- 238000005240 physical vapour deposition Methods 0.000 claims description 14
- 238000000231 atomic layer deposition Methods 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000009467 reduction Effects 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 95
- 239000010410 layer Substances 0.000 description 30
- 239000007789 gas Substances 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000011534 incubation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명의 텅스텐막 형성방법은, 기판 위에 비정질상의 장벽금속막을 형성하는 단계와, 장벽금속막 위에 SiH4 환원반응을 이용하여 텅스텐 핵생성층을 형성하는 단계와, 그리고 텅스텐 핵생성층과의 H2 환원반응을 이용하여 텅스텐막을 형성하는 단계를 포함한다.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 낮은 저항을 갖는 반도체소자의 텅스텐막 형성방법을 제공하는 것이다.
최근 반도체소자의 배선막으로서 기존의 알루미늄(Al)막보다는 저항특성이 상대적으로 우수한 텅스텐(W)막을 주로 사용하고 있다. 예컨대 디램(DRAM; Dynamic Random Memory)에서 텅스텐(W)막은 비트라인으로 사용되고, 또한 상하부막의 전기적 연결을 위한 컨택플러그로도 사용되고 있다. 그런데 최근 반도체소자의 집적도가 더욱 더 증가함에 따라 텅스텐(W)막의 저항 감소가 더욱 더 요구되고 있는 실정이다.
일반적으로 저저항의 텅스텐(W)막을 형성하는 방법으로 두 가지가 주로 사용된다. 하나는, SiH4 환원반응을 이용하는 방법이고, 다른 하나는 B2H6 환원반응을 이용하는 방법이다. 구체적으로 SiH4 환원반응을 이용하는 방법은, 하부막 위에 장벽금속막을 증착한 후에, SiH4 환원반응을 유도하여 장벽금속막 위에 텅스텐 핵생성층(nucleation layer)을 형성하며, 이어서 H2 환원반응을 유도하여 벌크 텅스텐막을 형성하는 방법이다. B2H6 환원반응을 이용하는 방법은, 하부막 위에 장벽금속막을 증착한 후에, B2H6 환원반응을 유도하여 장벽금속막 위에 텅스텐 핵생성층을 형성하며, 이어서 H2 환원반응을 유도하여 벌크 텅스텐막을 형성하는 방법이다.
SiH4 환원반응을 이용하는 경우 텅스텐 핵생성층은 α상을 갖는 반면에, B2H6 환원반응을 이용하는 경우 텅스텐 핵생성층은 β상 또는 비정질상을 갖는다. 텅스텐 핵생성층이 β상 또는 비정질상을 갖는 상태에서, 후속의 H2 환원반응을 이용한 벌크 텅스텐막 증착시 형성되는 텅스텐막은 α상을 갖는다. 이와 같이 서로 다른 상을 가짐에 따라, 텅스텐막 증착시 핵생성을 위한 인큐베이션(incubation) 시간이 증가하여 핵 생성 사이트(site)의 수가 적어지고, 따라서 최종적으로 형성되는 텅스텐막의 결정립(grain) 크기가 증가하여 결정립 경계에서의 스캐터링(garin-boundary scattering)이 감소하게 되고, 그 결과 텅스텐막의 비저항(resistivity)는 감소하게 된다. 따라서 저저항의 텅스텐막을 형성하는 방법으로 최근에는 B2H6 환원반응을 이용하고자 하는 시도 및 연구가 활발하게 이루어지고 있다.
그런데 B2H6 환원반응을 이용하여 저저항의 텅스텐막을 형성하는 경우, B2H6 환원반응에 의한 텅스텐 핵생성층 형성시 보론(B)이 하부, 특히 기판 내로 침투할 수 있으며, 이에 따라 활성영역에서의 접합에 영향을 끼쳐 누설전류가 증가되는 현상이 발생될 수 있다. 또한 보론(B)이 텅스텐 핵생성층과 하부의 장벽금속막의 계면에 잔존하여 접착(adhesion) 불량을 유도할 수 있으며, 이에 따라 텅스텐막이 떨어지는 필링(peeling) 현상이 발생될 수 있다.
본 발명이 해결하고자 하는 과제는, 위에서 기술한 바와 같은 보론(B)에 의한 여러 가지 문제점들이 생기는 것을 억제하면서 텅스텐막이 낮은 저항을 갖도록 하는 텅스텐막 형성방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 텅스텐막 형성방법은, 기판 위에 비정질상의 장벽금속막을 형성하는 단계와, 장벽금속막 위에 SiH4 환원반응을 이용하여 텅스텐 핵생성층을 형성하는 단계와, 그리고 텅스텐 핵생성층과의 H2 환원반응을 이용하여 텅스텐막을 형성하는 단계를 포함한다.
장벽금속막은 텅스텐나이트라이드(WN)막으로 형성할 수 있다.
일 예에서, 텅스텐나이트라이드(WN)막은 물리기상증착(PVD)방법을 사용하여 형성할 수 있다. 물리기상증착(PVD)방법을 이용한 텅스텐나이트라이드(WN)막 형성은 텅스텐(W)에 대한 나이트로전(N)의 함량을 30% 내지 40%로 설정하여 수행할 수 있다.
다른 예에서, 텅스텐나이트라이드(WN)막은 화학기상증착(CVD)방법 또는 원자층증착(ALD)방법을 사용하여 수행할 수 있다. 화학기상증착(CVD)방법 또는 원자층증착(ALD)방법을 사용한 텅스텐나이트라이드(WN)막 형성은 300℃ 내지 459℃의 온도범위에서 수행할 수 있다.
SiH4 환원반응을 이용한 텅스텐 핵생성층 형성은, WF6 가스 및 SiH4 가스를 사용하여 수행할 수 있다.
H2 환원반응을 이용한 텅스텐막 형성은 WF6 가스 및 H2 가스를 사용하여 수행할 수 있다.
본 발명에 따르면, B2H6 환원반응을 이용하지 않으므로 텅스텐막 형성과정에서 보론(B)이 하부로 확산함으로 인해 발생하는 문제가 방지되며, 장벽금속막을 비정질상으로 형성한 후에 SiH4 환원반응을 이용한 텅스텐 핵생성층을 형성함으로써 낮은 비저항을 갖는 텅스텐막을 형성할 수 있다는 이점이 제공된다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 텅스텐막 형성방법을 설명하기 위하여 나타내 보인 단면도들이다.
도 4는 본 발명에 따른 텅스텐막 형성방법에 의해 형성된 텅스텐막의 결정립 크기를 다른 조건에서 형성된 텅스텐막의 결정립 크기와 비교하기 위해 나타내 보인 사진들이다.
도 5는 장벽금속막 종류에 따라 B2H6 환원반응을 이용한 경우와 SiH4 환원반응을 이용한 경우에서의 비저항 차이를 나타내 보인 그래프이다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 텅스텐막 형성방법을 설명하기 위하여 나타내 보인 단면도들이다. 먼저 도 1에 나타낸 바와 같이, 실리콘기판과 같은 기판(110) 위에 장벽금속막(130)을 형성한다. 도시된 바와 같이, 기판(110)과 장벽금속막(130) 사이에는 층간절연막(120)이 배치되는 것이 일반적이지만, 반드시 이에 한정되는 것은 아니다. 또한 비록 도면에 나타내지는 않았지만, 층간절연막(120)이 있는 경우, 장벽금속막(130)과 기판(110) 내의 특정영역, 예컨대 확산영역과의 전기적인 연결을 위해 층간절연막(120)을 관통하는 컨택(미도시)이 배치될 수 있으며, 이 경우 형성하고자 하는 텅스텐막은 비트라인(bit line)으로 사용될 수 있다. 경우에 따라서 텅스텐막은 도전층과 도전층을 전기적으로 연결하는 컨택으로 사용될 수도 있다.
장벽금속막(130)은 하부막인 층간절연막(120)과의 흡착층(glue-layer)로 작용하고, 또한 형성하고자 하는 텅스텐막과 하부막과의 원하지 않는 반응을 억제하는 기능을 수행한다. 본 실시예에서 장벽금속막(130)은 비정질상을 갖는 박막으로 형성한다. 이는 비정질상의 박막에 대한 SiH4 환원반응에 의해 형성되는 핵생성층이 β상 또는 비정질상으로 형성되는 것을 이용하기 위해서이다. 장벽금속막(130)은 비정질상의 텅스텐나이트라이드(WN)막으로 형성한다. 일 예에서 비정질상의 텅스텐나이트라이드(WN)막은 물리기상증착(PVD; Physical Vapor Deposition)방법을 사용하여 형성한다. 이 경우 텅스텐(W)에 대한 나이트로전(N))의 함량은 대략 30% 내지 40%가 되도록 한다. 다른 예에서 비정질상의 텅스텐나이트라이드(WN)막은 화학기상증착(CVD; Chemical Vapor Deposition)방법이나 원자층증착(ALD; Atomic Layer Deposition)방법을 사용하여 형성한다. 이 경우 증착온도는 대략 300℃ 내지 450℃로 설정하고, WF6, SiH4, B2H6, NH3, N2 가스 등을 이용한다.
비정질상의 장벽금속막(130)을 형성한 후에, 도 2에 나타낸 바와 같이, SiH4 환원반응을 이용하여 장벽금속막(130) 위에 텅스텐 핵생성층(140)을 형성한다. 즉 장벽금속막(130) 위에 SiH4 가스와 WF6 가스를 함께 공급하면, SiH4 환원반응에 의해 장벽금속막(130) 위에는 텅스텐(W) 핵생성층(140)이 형성된다. 이때 장벽금속막(130)이 비정질상이므로 형성된 텅스텐 핵생성층(140)은, α상이 아닌 β상 또는 비정질상을 갖게 된다. 즉 B2H6 환원반응이 아닌 SiH4 환원반응을 이용하여 β상 또는 비정질상의 텅스텐 핵생성층(140)을 형성할 수 있으며, 이에 따라 B2H6 환원반응을 이용할 경우에 발생하는 보론(B) 침투에 의한 문제들이 발생되지 않는다.
이와 같이 SiH4 환원반응을 이용하여 β상 또는 비정질상의 텅스텐 핵생성층(140)을 형성한 후, 도 3에 나타낸 바와 같이, 텅스텐 핵생성층(140)의 상부에 WF6 가스 및 H2를 공급하여 H2 환원반응을 유도하고, 이에 따라 텅스텐 핵생성층(140) 위에 텅스텐(W)막(150)이 형성되도록 한다. H2 환원반응을 이용하여 증착된 텅스텐(W)막(150)은 안정된 α상을 갖게 된다. 텅스텐(W)막(150)이 α상으로 형성되는 반면에, 하부의 텅스텐 핵생성층(140)은 β상 또는 비정질상을 가지고 있으므로, 텅스텐(W)막(150) 형성시 핵생성을 위한 인큐베이션 시간이 증가하여 핵 생성 사이트의 수가 적어진다. 따라서 최종적으로 형성되는 텅스텐(W)막(150)의 결정립 크기가 증가하여 결정립 경계에서의 스캐터링이 감소하게 되고, 그 결과 낮은 비저항을 갖는 텅스텐(W)막(150)이 만들어진다.
도 4는 본 발명에 따른 텅스텐막 형성방법에 의해 형성된 텅스텐막의 결정립 크기를 다른 조건에서 형성된 텅스텐막의 결정립 크기와 비교하기 위해 나타내 보인 사진들이다. 도 4에서 좌측의 사진들은 장벽금속막으로서 물리기상증착(PVD)방법에 의한 티타늄나이트라이드(TiN)막을 사용한 경우를 나타내고, 우측의 사진들은 장벽금속막으로서 비정질상의 텅스텐나이트라이드(WN)막을 사용한 경우를 나타낸다. 그리고 좌측 및 우측의 위에는 B2H6 환원반응을 이용하여 텅스텐 핵생성층을 형성한 경우를 나타내며, 좌측 및 우측의 아래에는 SiH4 환원반응을 이용하여 텅스텐 핵생성층을 형성한 경우를 나타낸다. 도면에 나타낸 바와 같이, 우측 아래의 경우, 즉 장벽금속막으로서 비정질상의 텅스텐나이트라이드(WN)막을 사용한 경우 형성되는 텅스텐막의 결정립 크기가 다른 나머지 경우, 즉 좌측과 같이 장벽금속막으로서 티타늄나이트라이드(TiN)막을 사용하는 경우나 우측 위의 경우와 같이 장벽금속막으로서 비정질상의 텅스텐나이트라이드(WN)막을 사용하더라도 B2H6 환원반응을 이용하여 텅스텐 핵생성층을 형성하는 경우에 비하여 상대적으로 더 크다는 것을 육안으로도 쉽게 확인할 수가 있다.
도 5는 장벽금속막 종류에 따라 B2H6 환원반응을 이용한 경우와 SiH4 환원반응을 이용한 경우에서의 비저항 차이를 나타내 보인 그래프이다. 도 5에서 가로축은 장벽금속막의 종류를 나타내는데, 구체적으로 참조부호 "501" 및 "506"은 물리기상증착(PVD)방법에 의한 티아늄나이트라이드(TiN)막이고, 참조부호 "502" 및 "507"은 염화티탄(TiCl4)막이고, 참조부호 "503" 및 "508"은 결정상의 텅스텐나이트라이드(WN)막이며, 그리고 참조부호 "504" 및 "509"는 비정질상의 텅스텐나이트라이드(WN)막이다. 세로축은 형성된 텅스텐막의 비저항을 나타낸다. 그리고 점선(510)을 중심으로 좌측은 B2H6 환원반응을 이용한 경우이고, 우측은 SiH4 환원반응을 이용한 경우이다. 그래프에 나타낸 바와 같이, B2H6 환원반응을 이용한 경우 상대적으로 낮은 비저항을 나타내지만, 참조부호 "509"로 나타낸 바와 같이, 장벽금속막으로서 비정질상의 텅스텐나이트라이드(WN)막을 사용하는 경우 SiH4 환원반응을 이용하더라도 B2H6 환원반응을 이용하는 경우와 유사한 크기의 낮은 비저항을 나타낸다.
Claims (8)
- 기판 위에 비정질상의 장벽금속막을 형성하는 단계;상기 비정질상의 장벽금속막 위에 SiH4 환원반응을 이용하여 β상 또는 비정질상의 텅스텐 핵생성층을 형성하는 단계; 및상기 텅스텐 핵생성층과의 H2 환원반응을 이용하여 α상의 텅스텐막을 형성하는 단계를 포함하는 텅스텐막 형성방법.
- 제1항에 있어서,상기 비정질상의 장벽금속막은 비정질상의 텅스텐나이트라이드(WN)막으로 형성하는 텅스텐막 형성방법.
- 제2항에 있어서,상기 비정질상의 텅스텐나이트라이드(WN)막은 물리기상증착(PVD)방법을 사용하여 형성하는 텅스텐막 형성방법.
- 제3항에 있어서,상기 물리기상증착(PVD)방법을 이용한 비정질상의 텅스텐나이트라이드(WN)막 형성은 텅스텐(W)에 대한 나이트로전(N)의 함량을 30% 내지 40%로 설정하여 수행하는 텅스텐막 형성방법.
- 제2항에 있어서,상기 비정질상의 텅스텐나이트라이드(WN)막은 화학기상증착(CVD)방법 또는 원자층증착(ALD)방법을 사용하여 수행하는 텅스텐막 형성방법.
- 제5항에 있어서,상기 화학기상증착(CVD)방법 또는 원자층증착(ALD)방법을 사용한 비정질상의 텅스텐나이트라이드(WN)막 형성은 300℃ 내지 459℃의 온도범위에서 수행하는 텅스텐막 형성방법.
- 제1항에 있어서,상기 SiH4 환원반응을 이용한 텅스텐 핵생성층 형성은, WF6 가스 및 SiH4 가스를 사용하여 수행하는 텅스텐막 형성방법.
- 제1항에 있어서,상기 H2 환원반응을 이용한 텅스텐막 형성은 WF6 가스 및 H2 가스를 사용하여 수행하는 텅스텐막 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080000380A KR100919808B1 (ko) | 2008-01-02 | 2008-01-02 | 반도체소자의 텅스텐막 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080000380A KR100919808B1 (ko) | 2008-01-02 | 2008-01-02 | 반도체소자의 텅스텐막 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090074560A KR20090074560A (ko) | 2009-07-07 |
KR100919808B1 true KR100919808B1 (ko) | 2009-10-01 |
Family
ID=41331830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080000380A KR100919808B1 (ko) | 2008-01-02 | 2008-01-02 | 반도체소자의 텅스텐막 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100919808B1 (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10256142B2 (en) | 2009-08-04 | 2019-04-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
US11437269B2 (en) | 2012-03-27 | 2022-09-06 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
CN110004429B (zh) | 2012-03-27 | 2021-08-31 | 诺发***公司 | 钨特征填充 |
US9997405B2 (en) | 2014-09-30 | 2018-06-12 | Lam Research Corporation | Feature fill with nucleation inhibition |
US10170320B2 (en) | 2015-05-18 | 2019-01-01 | Lam Research Corporation | Feature fill with multi-stage nucleation inhibition |
US10573522B2 (en) | 2016-08-16 | 2020-02-25 | Lam Research Corporation | Method for preventing line bending during metal fill process |
WO2019036292A1 (en) | 2017-08-14 | 2019-02-21 | Lam Research Corporation | METHOD FOR METAL CASTING FOR THREE-DIMENSIONAL NAND AND VERTICAL WORDS LINE |
WO2019213604A1 (en) | 2018-05-03 | 2019-11-07 | Lam Research Corporation | Method of depositing tungsten and other metals in 3d nand structures |
SG11202106002VA (en) | 2018-12-05 | 2021-07-29 | Lam Res Corp | Void free low stress fill |
US11972952B2 (en) | 2018-12-14 | 2024-04-30 | Lam Research Corporation | Atomic layer deposition on 3D NAND structures |
US12002679B2 (en) | 2019-04-11 | 2024-06-04 | Lam Research Corporation | High step coverage tungsten deposition |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050003523A (ko) * | 2003-06-27 | 2005-01-12 | 주식회사 하이닉스반도체 | 반도체 소자의 메탈콘택 형성방법 |
KR20050011479A (ko) * | 2003-07-23 | 2005-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 텅스텐 콘택플러그 형성방법 |
KR20070063805A (ko) * | 2005-12-15 | 2007-06-20 | 주식회사 하이닉스반도체 | 반도체 소자의 비트라인 형성방법 |
-
2008
- 2008-01-02 KR KR1020080000380A patent/KR100919808B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050003523A (ko) * | 2003-06-27 | 2005-01-12 | 주식회사 하이닉스반도체 | 반도체 소자의 메탈콘택 형성방법 |
KR20050011479A (ko) * | 2003-07-23 | 2005-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 텅스텐 콘택플러그 형성방법 |
KR20070063805A (ko) * | 2005-12-15 | 2007-06-20 | 주식회사 하이닉스반도체 | 반도체 소자의 비트라인 형성방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20090074560A (ko) | 2009-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100919808B1 (ko) | 반도체소자의 텅스텐막 형성방법 | |
US7504333B2 (en) | Method of forming bit line of semiconductor device | |
KR100546943B1 (ko) | 반도체장치형성방법 | |
US8865594B2 (en) | Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance | |
US20080003797A1 (en) | Method for forming tungsten layer of semiconductor device and method for forming tungsten wiring layer using the same | |
KR20030025494A (ko) | 루테늄막과 금속층간의 콘택을 포함하는 반도체 장치 및그의 제조 방법 | |
JPH10163132A (ja) | 半導体装置の金属配線およびその形成方法 | |
US20020132469A1 (en) | Method for forming metal wiring layer | |
US8008774B2 (en) | Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same | |
US8338951B2 (en) | Metal line of semiconductor device having a diffusion barrier with an amorphous TaBN layer and method for forming the same | |
US8461043B2 (en) | Barrier layer for integrated circuit contacts | |
US6245674B1 (en) | Method of forming a metal silicide comprising contact over a substrate | |
US7482264B2 (en) | Method of forming metal line of semiconductor device, and semiconductor device | |
US20090001579A1 (en) | Multi-layered metal line having an improved diffusion barrier of a semiconductor device and method for forming the same | |
US10134629B1 (en) | Method for manufacturing a semiconductor structure | |
US9754879B2 (en) | Integrated circuitry | |
US7524761B2 (en) | Method for manufacturing semiconductor device capable of reducing parasitic bit line capacitance | |
KR100753416B1 (ko) | 반도체 소자의 제조방법 | |
KR100316021B1 (ko) | 텅스텐 질화막 전극을 갖는 캐패시터 형성방법 | |
KR100593125B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
KR100267104B1 (ko) | 다층확산방지막을이용한반도체장치의콘택형성방법 | |
KR20080020092A (ko) | 반도체 소자의 금속 콘택 형성방법 | |
KR20020056293A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100891519B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR20080061965A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |