KR20080061262A

KR20080061262A - 발진기

Info

Publication number: KR20080061262A
Application number: KR1020070119070A
Authority: KR
Inventors: 토시마사 누마타; 알레한드로 푸엘
Original assignee: 후지쓰 메디아 데바이스 가부시키가이샤
Priority date: 2006-12-27
Filing date: 2007-11-21
Publication date: 2008-07-02
Also published as: JP2008167408A; CN101212201A; US20080157886A1; US7598817B2

Abstract

발진 주파수마다의 출력 신호의 전력 및 C/N비의 변동을 억제하는 발진기를 제공하는 것이다.

본 발명은, 각각 다른 발진 주파수의 발진 신호를 출력하는 복수의 발진부(11∼1n)와, 복수의 발진부(11∼1n)의 각각의 출력이 결합하고, 출력 단자(Tout)의 출력 임피던스에 대응하는 특성 임피던스를 가지는 전송 선로(15)와, 전송 선로(15)와 출력 단자(Tout)의 사이에 접속되어 있는 저역 필터(18)를 구비하는 발진기이다.

주파수, 발진부, 결합, 임피던스, 전송 선로, 필터, 발진기

Description

발진기{OSCILLATOR}

본 발명은 발진기에 관한 것으로 특별히 다른 발진 주파수를 출력하는 복수의 발진부를 가지는 발진기에 관한 것이다.

발진기, 특히 전압 제어 발진기는, 예를 들면, PHS(Personal Handyphone System) 단말, 무선 LAN(Local Area Network), 트랜시버(transciever) 등의 이동 통신 단말 등에 이용되고 있다.

발진기에는 다른 발진 주파수를 선택하여 출력하는 발진기가 있다. 예를 들면, 특허 문헌 1에는 3개의 발진 주파수 중에서 1개를 선택하여 출력하는 발진기가 개시되어 있다.

　　 <특허 문헌 1> 일본국 특허공개 2004-64567호 공보

복수의 다른 발진 주파수를 선택하여 출력하는 발진기에 있어서는, 각 발진 주파수에 의해 출력 신호의 전력이나 고조파 신호의 전력이 다르면 발진 주파수간의 특성이 안정되지 않는다. 특히 출력 신호의 전력은 C/N(Carrier to Noise) 특성에 관계하기 때문에 발진 주파수마다 출력 신호의 전력이 다르면 C/N 특성이 발진 주파수마다 달라 버린다.

본 발명은 상기 과제를 감안하여 이루어진 것으로 발진 주파수마다의 출력 신호의 전력 및 C/N비의 변동을 억제하는 것을 목적으로 한다.

본 발명의 하나의 태양에 의하면, 각각 다른 발진 주파수의 발진 신호를 출력하는 복수의 발진부와, 상기 복수의 발진부의 출력이 각각 결합하고, 출력 단자의 출력 임피던스에 대응하는 특성 임피던스를 가지는 전송 선로와, 상기 전송 선로와 상기 출력 단자의 사이에 접속되어 있는 저역 필터를 구비하는 발진기가 제공된다. 이에 의해 각 발진부의 출력은 스트립 라인(strip line)의 특성 임피던스(impedance)에 정합하기 때문에 각 발진부의 출력을 출력 임피던스에 정합시킬 수가 있다. 또, 저역 필터에 의해 고조파 성분 등의 고주파 성분을 차단할 수가 있다. 이상에 의해 복수의 발진 주파수마다 출력 전력이나 고조파 전력이 다른 것을 억제할 수가 있다. 발진 주파수마다의 출력 전력이 거의 동일 레벨이기 때문에 발진 주파수마다의 C/N비도 거의 동일한 정도로 할 수가 있다.

본 발명은 발진기에 있어서 발진 주파수마다의 출력 신호의 전력 및 C/N비의 변동을 억제하는 것이 가능하게 된다.

도면을 참조하여 본 발명의 실시예에 대해서 설명한다.

<실시예 1>

도 1은 실시예 1과 관련되는 발진기의 블록도이다. 도 1을 참조하면 발진기는 복수의 발진부(11~1n), 스트립 라인(strip line)(15), 저역 필터(lowpass filter)(18), 캐패시터(capacitor)(C2) 및 저항(R2)을 포함하고 있다. 각 발진부(11~1n)는 각각 공진 회로(21, ..., 2n) 및 발진 회로(31, ..., 3n)를 포함하고 있다. 각 발진부(11~1n)의 출력은 스트립 라인(strip line)(15)에 결합되어 있다. 스트립 라인(15)은 저역 필터(18)를 통해 출력 단자(Tout)에 접속되어 있다. 스트립 라인(15)은 캐패시터(C2) 및 저항(R2)을 통해 접지되어 있다.

도 2는 실시예 1과 관련되는 발진기의 회로도이다. 도 2를 참조하면 발진기는 발진부(11 및 12)를 가지고 있다. 발진부(11 및 12)는 각각 공진 회로(21 및 22)와 발진 회로(31 및 32)를 가지고 있다. 공진 회로(21 및 22)는 각각 가변 용량 다이오드(D1 및 D2), 캐패시터(C21 및 C22), 캐패시터(C31 및 C32) 및 스트립 라인 등의 선로(S11 및 S12)를 가지고 있다. 가변 용량 다이오드(D1 및 D2)의 캐소드(cathode)는 각각 인덕터(L1 및 L2)를 통해 제어 단자(Ta)와 접속되고, 에노드(anode)는 접지되어 있다. 가변 용량 다이오드(D1 및 D2)의 캐소드(cathode)에는 각각 캐패시터(C21 및 C22)의 일단이 접속되어 있다. 캐패시터(C21 및 C22)의 타단과 접지의 사이에는 각각 캐패시터(C31 및 C32)와 선로(S11 및 S12)가 병렬로 접속되어 있다. 제어 단자(Ta)는 고주파 제거용의 캐패시터(C1)를 통해 접지되어 있다. 제어 단자(Ta)에 인가된 전압은 인덕터(L1 및 L2) 및 캐패시터(C1)에 의해 고주파 성분이 제거되고, 가변 용량 다이오드(D1 및 D2)의 캐소드에 직류 성분의 전압이 인가된다. 제어 단자(Ta)에 인가되는 제어 전압이 변화하면 가변 용량 다이오드(D1 및 D2)의 정전 용량이 변화하여 공진 회로(21 및 22)의 공진 주파수가 변화한다. 이상에 의해 공진 회로(21 및 22)는 제어 전압에 의해 주파수가 각각의 발진 주파수로 제어된 공진 신호를 생성한다.

발진 회로(31 및 32)는 각각 NPN 바이폴러(bipolar) 트랜지스터(Q1 및 Q2), 캐패시터(C51 및 C52) 및 캐패시터(C61 및 C62)를 포함하고 있다. 트랜지스터(Q1 및 Q2)의 베이스는 각각 결합 캐패시터(C41 및 C42)를 통해 공진 회로(21 및 22)에 접속되어 있다. 트랜지스터(Q1 및 Q2)의 베이스와 접지의 사이에 각각 캐패시터(C51 및 C52)와 캐패시터(C61 및 C62)가 직렬로 접속되어 있다. 캐패시터(C51 및 C52)와 캐패시터(C61 및 C62)의 사이의 노드는 각각 트랜지스터(Q1 및 Q2)의 이미터(emitter)에 접속되어 있다. 트랜지스터(Q1 및 Q2)의 베이스는 각각 저항(R21 및 R22)을 통해 스위치(SW1 및 SW2)에 접속되고, 저항(R11 및 R12)을 통해 접지되어 있다. 저항(R21 및 R22)과 저항(R11 및 R12)은 각각 트랜지스터(Q1 및 Q2)의 베이스에 공급되는 전압을 설정한다. 저항(R41 및 R42)은 이미터(emitter) 저항이다. 이상에 의해 발진 회로(31 및 32)는 콜핏츠(Colpitts) 발진 회로의 일종인 클 랩(Clap) 발진 회로를 구성하고, 각각 공진 회로(21 및 22)의 공진 신호의 주파수를 가지는 발진 신호를 생성한다.

트랜지스터(Q1 및 Q2)의 베이스는 각각 스위치(SW1 및 SW2)를 통해 전원 단자(Tb)에 접속되어 있다. 스위치(SW1)가 온(on)하고 스위치(SW2)가 오프(off)하면, 발진부(11)에 전력이 공급되어 발진부(11)는 발진 신호를 출력한다. 스위치(SW2)가 온하고 스위치(SW1)가 오프하면, 발진부(12)에 전력이 공급되어 발진부(12)는 발진 신호를 출력한다.

트랜지스터(Q1 및 Q2)의 컬렉터(collector)는 스트립 라인(strip line)(15)에 접속되어 있다. 스트립 라인(15)은 직렬로 접속된 캐패시터(C2) 및 저항(R2)을 통해 접지되어 있다. 스트립 라인(15)은 초크용 선로(S2)를 통해 전원 단자(Tb)에 접속되어 있다. 전원 단자(Tb)는 고주파 제거용의 캐패시터(C11)를 통해 접지되어 있다. 스트립 라인(15)을 통해 직류의 전원 전압이 트랜지스터(Q1 및 Q2)의 컬렉터에 공급된다. 스트립 라인(15)은 캐패시터(C9 및 C10)와 인덕터(L3)로 이루어지는 π형의 저역 필터(18)를 통해 출력 단자(Tout)에 접속되어 있다. 스위치(SW1 및 SW2) 중 온(on)하는 쪽에 대응하는 트랜지스터(Q1 및 Q2)로부터 출력되는 발진 신호는 저역 필터(18)를 통해 출력 단자(Tout)로 출력된다.

도 3은 스트립 라인(15)의 단면도이다. 스트립 라인(15)은 세라믹이나 유리 에폭시(glass epoxy) 등의 유전체 기판(81 및 82)에 Cu(동) 등의 금속막으로 이루어지는 패턴(pattern)(91, 92 및 93)이 설치되어 있다. 패턴(91 및 93)을 접지하고 패턴(92)을 신호 선로로 한다. 여기서, 유전체 기판(81 및 82)의 두께를 h, 패 턴(92)의 두께를 t, 폭을 W라고 하면, 스트립 라인(15)의 특성 임피던스는 식 1로 나타난다.

　　[수식 1]

이와 같이 스트립 라인(15)의 구조를 설정함으로써 임의의 특성 임피던스를 가지는 스트립 라인(15)을 실현할 수가 있다. 실시예 1에 있어서 스트립 라인(15)의 특성 임피던스 Zo를 출력 단자(Tout)의 출력 임피던스인 50Ω으로 하고 있다.

또, 유전체 기판(81 및 82)으로서는 예를 들면 유리 에폭시를 이용할 수가 있다. 유전체 기판(81 및 82)의 유전율이 높으면 전자계의 영향이 커져 스트립 라인(15)이 노이즈(noise)의 영향을 받기 쉬워진다. 이 때문에 유전체 기판(81 및 82)은 일반적으로 사용되어 있는 FR-4 유리 에폭시 기판보다 더 유전율이 낮은 기판을 이용하는 것이 바람직하다. 예를 들면, 비유전률 3.8 정도의 유전체 기판을 이용할 수가 있다.

실시예 1과 관련되는 발진기의 효과를 설명하기 위해 비교예와 관련되는 발진기에 대해서 설명한다. 도 4를 참조하면 비교예 1과 관련되는 발진기는 버퍼단(buffer stage) 트랜지스터인 NPN 바이폴러 트랜지스터(Q3)를 가지고 있다. NPN 바이폴러 트랜지스터(Q1 및 Q2)의 컬렉터가 트랜지스터(Q3)의 이미터에 접속되어 있다. 트랜지스터(Q1 및 Q2)의 이미터는 인덕터(L3)로 서로 접속되어 있고, 결합 캐패시터(C8)를 통해 트랜지스터(Q3)의 베이스에 접속되어 있다. 트랜지스터(Q3)의 컬렉터에는 선로(S2)를 통해 전압이 공급된다. 트랜지스터(Q3)의 베이스와 컬렉터의 사이에는 저항(R3)이 접속되어 베이스에 전압이 공급된다. 또, 트랜지스터(Q3)의 컬렉터는 캐패시터(C9)를 통해 출력 단자(Tout)에 접속되어 있다. 그 외의 구성은 실시예 1과 같으므로 설명을 생략한다.

트랜지스터(Q3)는 외부 부하가 변동하는 경우의 발진부(11 및 12)에의 영향을 저감하기 위해서 설치되어 있다. 출력 단자(Tout)의 임피던스는 예를 들면 50Ω로 하는 것이 요구된다. 비교예 1에서는 버퍼단 트랜지스터(Q3)의 컬렉터의 임피던스를 캐패시터(C9)를 이용하고 50Ω으로 정합시킨다. 그렇지만, 캐패시터(C9)를 이용한 임피던스 조정은 주파수에 의존한다. 따라서, 다른 발진 주파수를 출력하는 발진부(11, 12)의 출력을 각각 50Ω으로 정합시키는 것은 어렵다. 이 때문에 각 발진부(11 및 12)의 발진 주파수에 의해 출력 임피던스가 다르다. 이에 의해 외부 회로와 출력 단자(Tout)의 임피던스 정합 상태가 각 발진부(11, 12)로부터의 발진 신호에 따라서 달라 출력 전력이나 고조파의 전력이 달라 버린다.

이것에 대해 실시예 1에 있어서는 도 1 및 도 2와 같이 복수의 발진부(11~1n)는 각각 다른 발진 주파수의 발진 신호를 출력한다. 스트립 라인(15)(전송 선로)은 출력 단자(Tout)의 출력 임피던스(예를 들면, 50Ω)의 특성 임피던스를 가지고, 스트립 라인(15)에는 복수의 발진부(11, 12)의 출력(트랜지스터(Q1 및 Q2)의 컬렉터)이 결합되어 있다. 스트립 라인(15)와 출력 단자(Tout)의 사이에는 저역 필터(18)가 접속되어 있다.

이러한 구성에 의해, 각 발진부(11, 12)의 출력은 스트립 라인(15)의 특성 임피던스에 정합하기 때문에 각 발진부(11, 12)의 출력을 주파수에 의하지 않고 출력 임피던스(예를 들면, 50Ω)로 정합시킬 수가 있다. 이에 의해 외부 회로와 출력 단자(Tout)의 임피던스 정합 상태가 각 발진부(11, 12)로부터의 발진 신호에 의해 거의 같게 된다. 따라서, 각 발진부(11, 12)의 출력 전력이나 고조파의 전력을 거의 같은 레벨로 할 수가 있다.

또, 저역 필터(18)의 캐패시터(C9 및 C10) 및 인덕터(L3)의 차단 주파수를 발진 신호보다 높게 설정한다. 예를 들면, 발진 신호의 고조파 성분을 제거하도록 설정한다. 이에 의해 고조파 성분 등의 고주파 성분을 차단할 수가 있다. 캐패시터(C9 및 C10)의 용량값(capacitance)으로서는 예를 들면 수pF, 인덕터(L3)의 인덕턴스(inductance)는 예를 들면 수nH로 할 수가 있다.

이상과 같이 실시예 1에 의하면 스트립 라인(15)에 의해 각 발진부(11, 12)로부터의 발진 신호간의 출력 전력이나 고조파 전력의 격차를 억제할 수가 있다. 출력 전력은 C/N 특성에 관계하기 때문에 C/N비의 발진 주파수에 의한 격차를 억제할 수가 있다. 또한, 저역 필터(18)에 의해 고조파 등의 발진 주파수부터 고주파수의 불필요한 신호를 억제할 수가 있다.

전송 선로는 출력 임피던스(예를 들면, 50Ω)의 특성 임피던스를 가지면 좋지만, 실시예 1과 같이 스트립 라인(15)으로 형성되는 것이 바람직하다. 이에 의해 전송 선로의 특성 임피던스를 식 1과 같이 스트립 라인의 구조를 설정함으로써 정 밀도 좋게 출력 임피던스(예를 들면, 50Ω)로 할 수가 있다.

스트립 라인(15)은 캐패시터(C2)(바이패스 콘덴서(bypass condenser)) 및 출력 단자(Tout)의 출력 임피던스에 대응하는 저항(R2)을 통해 접지되는 것이 바람직하다. 캐패시터(C2)에 의해 노이즈를 제거할 수가 있다. 저항(R2)에 의해 종단 저항을 출력 임피던스에 정합시킬 수가 있다.

저역 필터(18)는 인덕터(L3)와 2개의 캐패시터(C9 및 C10)로 이루어지는 π형 필터인 것이 바람직하다. 저역 필터(18)를 T형 필터로 구성하는 경우, 인덕터가 2개, 캐패시터가 1개 이용된다. 인덕터는 캐패시터보다 고가이므로 저역 필터(18)로서는 T형 필터보다 π형 필터를 이용하는 것이 바람직하다.

실시예 1에 있어서는 각 발진부(11, 12)의 출력이 트랜지스터(Q1 및 Q2)의 컬렉터인 예를 설명하였지만, 발진부(11, 12)로부터 발진 신호를 출력하는 노드이면 컬렉터 이외의 노드라도 좋다.

트랜지스터(Q1 및 Q2)의 베이스는 각각 공진 회로(21 및 22)가 결합되어 있는 것이 바람직하다. 이에 의해 발진 회로(31 및 32)를 공진 주파수로 안정되게 발진시킬 수가 있다.

트랜지스터(Q1)의 베이스는 접지의 사이에 직렬로 접속된 2개의 캐패시터(C51 및 C61)에 접속되어 있다. 2개의 캐패시터(C51 및 C61) 사이의 노드는 대응하는 트랜지스터(Q1)의 이미터에 접속되어 있다. 이에 의해 클랩(Clap) 발진 회로를 구성할 수가 있다.

<실시예 2>

실시예 2는 발진기가 피드백(feedback) 회로를 가지는 예이다. 도 5를 참조하면 발진부(11 및 12)의 트랜지스터(Q1 및 Q2)의 이미터는 각각 인덕터(L31 및 L32)를 통해 공통 노드(N1)에 접속되어 있다. 공통 노드(N1)는 피드백 회로(40)의 NPN 바이폴러 트랜지스터(Q3)의 베이스에 결합 캐패시터(C13)를 통해 접속되어 있다. 또, 공통 노드(N1)는 병렬로 접속된 저항(R6) 및 캐패시터(C132)를 통해 접지되어 있다. 저항(R6)은 소비 전류를 조정하는 저항이고, 캐패시터(C132)는 출력 레벨의 밸런스를 조정하는 캐패시터이다. 피드백 회로(40)는 이미터 접지 회로이다. 트랜지스터(Q3)의 컬렉터는 저항(R81)을 통해 피드백 노드(N2)에 접속되어 있다. 트랜지스터(Q3)의 베이스와 컬렉터의 사이에는 저항(R82), 베이스와 이미터의 사이에는 캐패시터(C14)가 접속되어 있다. 저항(R82)은 컬렉터 전류가 베이스로 누설되는 것을 억제하고, 캐패시터(C14)는 피드백 캐패시터이다. 피드백 노드(N2)는 선로(S3)를 통해, 또한 각각 스위치(SW1 및 SW2)를 통해 각각 발진 회로(31 및 32)의 트랜지스터(Q1 및 Q2)의 베이스에 접속되어 있다.

스위치(SW1)는 PNP 바이폴러 트랜지스터(Q21), 저항(R51 및 R61)을 가지고, 스위치(SW2)는 PNP 바이폴러 트랜지스터(Q22), 저항(R52 및 R62)을 가지고 있다. 스위치(SW1 및 SW2)는 각각 스위치 단자(Tsw1 및 Tsw2)에 인가되는 신호에 따라 온 오프(on-off)하고 각각 발진 회로(31 및 32)에 전력을 공급한다.

피드백 노드(N2)와 전원 단자(Tb)의 사이에는 스위치 회로(50)가 접속되어 있다. 스위치 회로(50)는 PNP 바이폴러 트랜지스터(Q4), 저항(R71 및 R72)으로 이루어지는 스위치와 PNP 바이폴러 트랜지스터(Q5), 저항(R74 및 R75)으로 이루어지 는 스위치를 포함하고 있다. 스위치 회로(50)는 동작 단자(Ten)에 입력되는 동작 신호에 따라 온 오프(on-off)한다. 스위치 회로(50)를 오프(off)하면 발진부(11 및 12) 및 피드백 회로(40)에 공급되는 전력을 일괄하여 차단할 수가 있다.

공진 회로(21)에 있어서 제어 단자(Ta)는 인덕터(L1)를 통해 가변 용량 다이오드(D11 및 D21)의 캐소드(cathode)에 접속되어 있다. 다이오드(D21)의 에노드(anode)는 접지되고, 가변 용량 다이오드(D11)의 에노드는 병렬로 접속된 캐패시터(C211 및 C212)의 각각의 일단에 접속되어 있다. 병렬로 접속된 캐패시터(C211 및 C212)의 타단은 공통으로 결합 캐패시터(C41)에 접속되어 있다. 또한, 캐패시터(C211 및 C212)의 타단은 공통으로 캐패시터(C31)를 통해 접지되고, 선로(S11) 및 유전체 결합 소자(R10)를 통해 직렬로 접지된다.

공진 회로(22)에 있어서는 병렬로 접속된 캐패시터(C221 및 C222)의 타단은 공통으로 직렬로 접속된 선로(S12 및 S22)를 통해 접지되어 있다. 또, 선로(S22)에는 인덕터(L12)가 병렬로 접속되어 있다. 그 외의 구성은 공진 회로(21)와 같다.

발진 회로(31)의 트랜지스터(Q1)의 컬렉터는 스트립 라인(15)에 접속되어 있다. 발진 회로(32)의 트랜지스터(Q2)의 컬렉터는 병렬로 접속된 캐패시터(C201) 및 인덕터(L201)를 통해 스트립 라인(15)에 접속되어 있다. 스트립 라인(15)은 직렬로 접속된 인덕터(L1)34 및 캐패시터(C131)를 통해 접지되어 있다.

실시예 2와 관련되는 발진기는 트랜지스터(Q1 및 Q2)의 각 이미터에 접속되고 트랜지스터(Q1 및 Q2)의 베이스에 피드백하는 피드백 회로(40)를 가진다. 이와 같이 트랜지스터(Q1 및 Q2)의 각각의 이미터로부터 피드백 회로(40)를 통해 각각의 베이스에 피드백한다. 한편, 트랜지스터(Q1 및 Q2)의 컬렉터로부터 발진 신호를 출력함으로써 C/N비를 개선할 수가 있다.

또한, 트랜지스터(Q1 및 Q2)의 이미터가 공통 노드(N1)에 결합되고, 하나의 피드백 회로(40)로 트랜지스터(Q1 및 Q2)의 베이스에 피드백하고 있기 때문에 발진기의 소형화가 가능하게 된다.

또한, 인덕터(L31 및 L32)에 의해 트랜지스터(Q1 및 Q2)의 이미터에 공통 노드(N1)로부터 역류하는 고조파 등의 발진 주파수에 대해 고주파수인 불필요한 신호를 차단할 수가 있다.

실시예 1 및 실시예 2에 있어서는, 2개의 발진부(11 및 12)를 가지는 발진기의 예를 설명하였지만, 발진부는 3개 이상 복수 설치되어 있어도 좋다.

본 발명의 몇 개의 실시예에 대해서 설명하였지만, 본 실시예는 본 발명의 원리와 정신으로부터 일탈하지 않는 한 당업자가 변경할 수도 있다. 본 실시예는 특허 청구의 범위와 그 균등의 범위를 확정하는 것은 아니다.

도 1은 실시예 1과 관련되는 발진기의 블록도이다.

도 2는 실시예 1과 관련되는 발진기의 회로도이다.

도 3은 스트립 라인의 단면도이다.

도 4는 비교예와 관련되는 발진기의 회로도이다.

도 5는 실시예 2와 관련되는 발진기의 회로도이다.

Claims

각각 다른 발진 주파수의 발진 신호를 출력하는 복수의 발진부와,

상기 복수의 발진부의 출력이 각각 결합하고, 출력 단자의 출력 임피던스에 대응하는 특성 임피던스를 가지는 전송 선로와,

상기 선로와 상기 출력 단자의 사이에 접속되어 있는 저역 필터를 구비하는 것을 특징으로 하는 발진기.
제1항에 있어서,

상기 전송 선로는 스트립 라인으로 형성되어 있는 것을 특징으로 하는 발진기.
제1항에 있어서,

상기 전송 선로는 캐패시터 및 상기 출력 임피던스에 대응하는 저항을 통해 접지되어 있는 것을 특징으로 하는 발진기.
제1항에 있어서,

상기 저역 필터는 인덕터와 2개의 캐패시터로 이루어지는 π형 필터인 것을 특징으로 하는 발진기.
제1항에 있어서,

상기 복수의 발진부는 각각 트랜지스터를 가지고,

상기 복수의 발진부의 출력은 각각 상기 트랜지스터의 컬렉터인 것을 특징으로 하는 발진기.
제5항에 있어서,

상기 각각의 트랜지스터의 베이스는 각각 공진 회로가 결합되어 있는 것을 특징으로 하는 발진기.
제5항에 있어서,

상기 각각의 트랜지스터의 베이스는 각각 접지의 사이에 직렬로 접속된 2개의 캐패시터를 구비하고,

상기 2개의 캐패시터 사이의 노드는 대응하는 상기 트랜지스터의 이미터에 접속되어 있는 것을 특징으로 하는 발진기.
제5항에 있어서,

상기 트랜지스터의 각 이미터에 접속하고 상기 트랜지스터의 베이스에 피드백하는 피드백 회로를 구비하는 것을 특징으로 하는 발진기.