KR20080060442A - 액정표시장치와 그 제조방법 - Google Patents

액정표시장치와 그 제조방법 Download PDF

Info

Publication number
KR20080060442A
KR20080060442A KR1020060134510A KR20060134510A KR20080060442A KR 20080060442 A KR20080060442 A KR 20080060442A KR 1020060134510 A KR1020060134510 A KR 1020060134510A KR 20060134510 A KR20060134510 A KR 20060134510A KR 20080060442 A KR20080060442 A KR 20080060442A
Authority
KR
South Korea
Prior art keywords
data
gate
liquid crystal
dummy pads
driving circuit
Prior art date
Application number
KR1020060134510A
Other languages
English (en)
Inventor
이우창
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060134510A priority Critical patent/KR20080060442A/ko
Priority to CN2007101869989A priority patent/CN101211043B/zh
Priority to JP2007308848A priority patent/JP4707704B2/ja
Priority to US11/987,393 priority patent/US7982844B2/en
Publication of KR20080060442A publication Critical patent/KR20080060442A/ko
Priority to US13/164,425 priority patent/US8059250B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 이방성 도전 필름의 접합불량을 예방할 수 있도록 한 칩 온 글래스형 액정표시장치 및 그 제조방법에 관한 것이다.
이 액정표시장치는 서로 교차하는 다수의 데이터라인 및 다수의 게이트라인을 가지는 액정표시패널; 상기 데이터라인들에 데이터전압을 공급하는 데이터 구동회로; 상기 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로; 및 상기 데이터 구동회로의 양측에서 상기 액정패널의 기판 상에 배치되는 제1 더미패드들을 구비한다.

Description

액정표시장치와 그 제조방법{Liquid Crystal Display and Fabricating Method thereof}
도 1 및 도 2는 종래의 칩 온 글래스 공정을 설명하기 위한 도면.
도 3은 종래의 칩 온 글래스 공정에서 이방성 도전 필름의 접합 불량을 나타내는 도면.
도 4는 본 발명의 실시예에 따른 액정표시장치를 나타내는 도면.
도 5는 도 4에 도시된 더미패드군을 확대한 평면도.
도 6은 본 발명의 실시예에 따른 액정표시장치에서 하부 유리기판에 형성되는 TFT 어레이의 일부를 나타내는 평면도.
도 7a 내지 도 7d는 도 6에서 선 "Ⅰ-Ⅰ'"를 따라 절취하여
<도면의 주요부분에 대한 부호의 간단한 설명>
100 : ACF 102 : 상부 투명기판
104 : 하부 투명기판 106 : 액정패널
108, 110 : 드라이브 IC 112 : FPC
114 : PCB 120 : 더미패드군
본 발명은 액정표시장치에 관한 것으로, 특히 이방성 도전 필름의 접합불량을 예방할 수 있도록 한 칩 온 글래스형 액정표시장치 및 그 제조방법에 관한 것이다.
액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널은 게이트 라인들과 데이터 라인들이 교차하게 배열되고 그 게이트 라인들과 데이터 라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다.
구동회로는 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버를 구비한다.
게이트 드라이버와 데이터 드라이버 각각은 다수의 드라이브 직접회로들(Integrated Circuit, 이하 "IC"라 함)을 포함한다. 데이터 드라이브 IC와 게이트 드라이브 IC 각각은 도 1과 같이 중소형 액정표시장치에서 주로 칩 온 글래스(Chip On Glass, 이하 "COG"라 함) 방식으로 액정패널 상에 실장된다.
데이터 드라이브 IC를 중심으로 COG 공정을 설명하면 다음과 같다.
도 1 및 도 2를 참조하면, 하부 유리기판(9)은 데이터라인(4), 데이터라인(4)에 연결된 데이터링크(3), 데이터링크(3)의 끝단에 형성된 데이터패드(2), FPC 연결라인(6), FPC 연결라인(6)의 양끝단에 형성된 제1 및 제2 FPC 연결패드들(5, 7)을 포함한다. 하부 유리기판(9)은 실런트로 컬러필터와 블랙매트릭스가 형성된 상부 유리기판(8)과 합착된다.
COG 공정은 도 1과 같이 이방성 도전필름(Anisotropic Conductive Film; 이하,"ACF"라 함)(1)을 하부 유리기판(9)에 가 압착하는 공정과, 도 2와 같이 열압착공정을 이용하여 데이터 드라이브 IC를 ACF(1) 상에 본 압착하는 공정을 포함한다.
가 압착 공정은 도 1과 같이 ACF(1)를 상부 유리기파(8)과 중첩되지 않은 하부 유리기판(9)의 가장자리 비표시면(10)에 배치되는 데이터패드들(2), 데이터링크들(3)의 일부, 제1 FPC 연결패드들(5) 및 FPC 연결라인들(6)의 일부를 충분히 덮도록 ACF(1)를 하부 유리기판(9)의 비표시면(10)에 접합하고 가 압착한다. ACF(1)에는 보호지(1a)가 덮여 있다.
본 압착 공정에서는 도 1과 같이 보호지(1a)가 덮여진 ACF(1)를 재단한 후에 ACF(1)로부터 보호지(1a)를 박리한 다음, 도 2와 같이 데이터패드들(2)에 데이터 드라이브 IC(11)의 출력 범프들을 얼라인시키고 제1 FPC 연결패드들(5)에 데이터 드라이브 IC(11)의 입력 범프들을 얼라인시킨다. 그리고 본 압착공정은 본딩헤드를 이용한 열압착 공정으로 ACF(1)에 열을 가함과 동시에 데이터 드라이브 IC(11)를 하부 유리기판(9) 상에 가압하여 데이터 드라이브 IC(11)를 하부 유리기판(9) 상에 완전히 접합한다.
그런데, ACF(1)는 유리와의 접합특성이 나쁘기 때문에 가압착 공정에서 하부 유리기판(9)에 접합된 ACF(1)로부터 보호지(1a)를 박리할 때 도 3과 같이 ACF(1)가 보호지(1a)를 따라 박리되고, 그 결과 데이터 드라이브 IC의 접합부분이 아닌 다른 부분에 붙어 데이터 드라이브 IC의 접합 불량이 발생되고 있다.
따라서, 본 발명의 목적은 ACF의 접합불량을 예방할 수 있도록 한 액정표시장치와 그 제조방법를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 서로 교차하는 다수의 데이터라인 및 다수의 게이트라인을 가지는 액정표시패널; 상기 데이터라인들에 데이터전압을 공급하는 데이터 구동회로; 상기 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로; 및 상기 데이터 구동회로의 양측에서 상기 액정패널의 기판 상에 배치되는 제1 더미패드들을 구비한다.
상기 데이터 구동회로는 제1 이방성 도전 필름으로 상기 기판 상에 접합되고, 상기 제1 이방성 도전 필름의 양측은 상기 제1 더미패드들에 접합된다.
상기 액정표시장치는 상기 게이트 구동회로의 양측에서 상기 액정패널의 기판 상에 배치되는 제2 더미패드들을 더 구비한다.
상기 게이트 구동회로는 제2 이방성 도전 필름으로 상기 기판 상에 접합되 고, 상기 제2 이방성 도전 필름의 양측은 상기 제2 더미패드들에 접합된다.
상기 더미패드들은 상기 데이터라인의 금속과 동일한 금속을 포함한다.
상기 더미패드들은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta) 중 적어도 어느 하나를 포함한다.
상기 더미패드의 높이는 상기 이방성 도전 필름의 높이 이상이다.
본 발명의 실시예에 따른 액정표시장치의 제조방법은 기판 상에 다수의 게이트라인들을 형성하는 단계; 상기 게이트라인들 상에 절연층을 형성하는 단계; 상기 다수의 게이트라인들과 교차되는 다수의 데이터라인들을 형성함과 동시에 제1 구동회로의 접합부분 양측에 배치되는 제1 더미패드들을 상기 절연층 상에 형성하는 단계; 상기 제1 구동회로의 접합부분과 상기 제1 더미패드들에 제1 이방성 도전필름을 접합하는 단계; 및 상기 데이터라인들에 데이터전압을 공급하는 데이터 구동회로를 상기 제1 이방성 도전필름 상에서 열압착하는 단계를 포함한다.
상기 제조방법은 제2 구동회로의 접합부분 양측에 배치되는 제2 더미패드들을 상기 절연층 상에 형성하는 단계; 상기 제2 구동회로의 접합부분과 상기 제2 더미패드들에 제2 이방성 도전필름을 접합하는 단계; 및 상기 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로를 상기 제2 이방성 도전필름 상에서 열압착하는 단계를 더 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 본 발명의 바람직한 실시 예를 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 7d를 참조하여 본 발명의 바람직한 실시 예에 대하여 설 명하기로 한다.
도 4 및 도 5를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정패널(106)과, 액정패널(106)의 비표시면에 나란하게 COG 방식으로 접합된 게이트 드라이브 IC(108) 및 데이터 드라이브 IC(110)와, 게이트 및 데이터 드라이브 IC(108, 110)의 양측에 배치되는 더미패드군(120)과, 액정패널(106)과 PCB(114) 사이에 접속된 FPC(112)를 구비한다.
액정패널(106)의 상부 유리기판(102)과 하부 유리기판(104)은 실런트(sealent)로 접합된다.
하부 유리기판(104) 상에는 다수의 데이터라인들(DL)과 게이트라인들(GL)이 상호 교차되도록 형성되고 데이터라인들(DL)과 게이트라인들(GL)에 의해 정의된 셀영역들에 액정셀들(Clc)이 매트릭스 형태로 배치된다. 데이터라인들(DL)에는 데이터링크가 연결되고, 데이터링크의 끝단에는 데이터 드라이브 IC(110의 출력범프들과 전기적으로 접속되는 데이터패드가 형성된다. 게이트라인들(GL)에는 게이트링크가 연결되고, 게이트링크의 끝단에는 게이트 드라이브 IC(108)의 출력범프들과 전기적으로 접속되는 데이터패드가 형성된다.
데이터라인들(GL)과 게이트라인들(GL)의 교차부에 형성된 박막트랜지스터(Thin Film Transistor, TFT)는 게이트라인(GL)으로부터의 스캔펄스에 응답하여 데이터라인들(DL)로부터의 데이터전압을 액정셀(Clc)에 공급한다. 이를 위하여, TFT의 게이트전극은 게이트라인(GL)에 접속되며, 소스전극은 데이터라인(DL)에 접속된다. TFT의 드레인전극은 액정셀(Clc)의 화소전극에 접속된다. 화소전극과 대 향하는 공통전극에는 공통전압(Vcom)이 공급된다.
상부 유리기판(102)은 이웃한 액정셀들(Clc) 사이에 형성되어 셀 영역을 정의하는 블랙매트릭스와, 컬러를 구현하기 위한 R, G 및 B 컬러필터를 포함한다.
액정셀(Clc)의 화소전극과 대향하는 공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판(102) 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극과 함께 하부 유리기판(104) 상에 형성된다.
도면부호 'Cst'는 스토리지 커패시터(Storage Capacitor)이다. 스토리지 커패시터(Cst)는 게이트라인(GL)과 액정셀(Clc)의 화소전극의 중첩으로 형성될 수 있고, 또한, 별도의 공통라인과 화소전극의 중첩으로 형성될 수도 있다.
데이터 드라이브 IC(110)는 FPC(112)를 경유하여 PCB(114)로부터 입력되는 디지털 비디오 데이터를 PCB 상에 실장된 타이밍 콘트롤러의 제어 하에 정극성/부극성 아날로그 감마보상전압으로 변환하고, 그 아날로그 감마보상전압을 아날로그 데이터전압으로써 데이터라인들(DL)에 공급한다.
게이트 드라이브 IC(108)는 FPC(112)를 통해 PCB(114)로부터 공급되는 게이트 제어신호에 따라 게이트라인들(102)에 순차적으로 스캔펄스를 공급한다.
더미패드군(120)은 후술하는 제조공정에서 설명되는 바와 같이 TFT의 소스/드레인전극, 데이터라인, 데이터패드 등의 소스/드레인 금속패턴과 동일한 금속으로 그 소스/드레인 금속패턴과 동시에 형성된다. 소스/드레인 금속패턴으로 이용 되는 금속들은 ACF와의 접착특성이 좋다. 따라서, 더미패턴군(120)은 ACF의 양측을 견고하게 접합시키는 역할을 한다.
이 더미패드군(120)은 도 5와 같이 가로방향 길이(L)가 가능한 길게 형성되는 것이 바람직하고, 더미패드(121)의 높이(H1)는 ACF(100)의 높이(H2) 이상으로 되어야 한다. 더미패드(121)의 폭(W)은 게이트 및 데이터 드라이브 IC(108, 110)의 입력 및 출력 패드들과 동일한 폭과 동일하거나 다르게 될 수 있다. 더미패드들(121) 간의 피치(P)는 게이트 및 데이터 드라이브 IC(108, 110)의 입력 및 출력 범프들의 피치(P)와 동일하거나 다르게 될 수 있다.
PCB(114)에는 데이터 드라이브 IC(11)와 게이트 드라이브 IC(108)에 필요한 구동전압들과 공통전압(Vcom) 등을 발생하는 직류-직류 변환기(DC-DC Convertor)와 드라이브 IC들(110, 108)의 동작 타이밍을 제어하는 타이밍 콘트롤러 등이 실장된다.
도 6 내지 도 7d는 본 발명의 실시예에 따른 액정표시장치의 하판 제조공정을 단계적으로 설명하기 위한 평면도 및 단면도이다.
먼저, 도 7a와 같이 하부 유리기판(104) 상에는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층을 포함한 게이트 금속층으로 게이트 금속패턴들이 형성된다. 게이트 금속층은 스퍼터링 방법 등의 증착방법을 통해 하부 유리기판(104) 상에 형성되고, 그 게이트 금속층은 제1 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 패터닝된다. 게이트 금속패턴은 게이트라인(GL), TFT의 게이트전극(20), 게이트패드 하부전극(22)을 포함한다.
이어서, 본 발명은 도 7b와 같이 게이트 금속패턴이 형성된 하부 유리기판(104) 상에 게이트 절연막(24), 활성층(26), 오믹접촉층(28), 그리고 소스/드레인 금속패턴들을 순차적으로 형성한다. 이 과정을 단계적으로 설명하면, 게이트 금속패턴들이 형성된 하부 유리기판(104) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막(24), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다. 게이트 절연막(24)으로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 선택되고, 소스/드레인 금속층으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 선택될 수 있다. 이어서, 본 발명은 소스/드레인 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성한다. 제2 마스크는 TFT의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴의 노광양을 다른 부분에 위치하는 포토레지스트 패턴보다 작게 하여 결국, 스트립공정 후에 채널부의 포토레지스트 패턴의 두께를 낮게 한다. 포토레지스트 패턴을 이용한 습식 식각공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(DL), 소스 전극(32), 그 소스 전극(32)과 연결된 드레인 전극(34), 스토리지 전극(36) 및 ACF(100)가 접합될 더미패드들(121)이 형성된다. 그 다음, 본 발명은 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층을 동시에 식각함으로써 오믹접촉층(28)과 활성층(26)을 패터닝한 후에, TFT의 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴을 애싱(Ashing) 공정으로 제거한 후에 건식 식각공정으로 TFT의 채널부에서 소스/드레인 패턴들과 오믹접 촉층(28)을 식각한다. 그 결과, 채널부에서 활성층(26)이 노출되고 소스 전극(32)과 드레인 전극(34)이 분리된다. 이어서, 스트립 공정으로 포토레지스트 패턴이 제거된다. 이러한 공정에 의해 활성층(26)과 오믹접촉층(28)을 포함한 반도체패턴(30)과, 소스/드레인 금속패턴의 에지는 동일 선상에 위치한다.
한편, 본 발명의 실시예에 따른 액정표시장치의 하판 제조공정은 도 7b의 제조공정과는 다르게 반도체패턴(30)을 형성하기 위한 마스크 공정과, 소스/드레인패턴을 형성하기 위한 마스크 공정을 분리할 수 있다. 즉, 본 발명의 다른 실시예는 게이트 금속패턴이 형성된 하부 유리기판(104) 상에 비정질 실리콘층과 n+ 비정질 실리콘층활성층을 순차적으로 형성하고 그 반도체층들을 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 패터닝하여 활성층(26)과 오믹접촉층(28)을 패터닝한 다음, 그 반도체패턴(30) 위에 소스/드레인 금속층을 형성하고 다른 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 소스/드레인 금속패턴을 패터닝할 수도 있다.
도 7c를 참조하면, 소스/드레인 패턴들이 형성된 게이트 절연막(24) 상에 제1 내지 제4 콘택홀들(44, 46, 48, 50)을 포함하는 보호막(42)이 형성된다.
소스/드레인 금속패턴들이 형성된 게이트 절연막(24) 상에 PECVD 등의 증착방법으로 보호막(42)이 전면 증착된다. 보호막(42)은 제3 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 패터닝됨으로써 제1 내지 제4 컨택홀들(44, 46, 48, 50)이 형성된다. 이와 동시에 더미패드들(121) 상에 덮여진 보호막(42)이 제거된다. 제1 컨택홀(44)은 보호막(42)과 게이트 절연막(24)을 관통하여 게이트패드 하 부전극(22)을 노출시키고, 제2 컨택홀(46)은 보호막(42)을 관통하여 TFT의 드레인 전극(34)을 노출시킨다. 제3 컨택홀(48)은 보호막(42)을 관통하여 스토리지 전극(36)을 노출시키고, 제4 컨택홀(50)은 보호막(42)을 관통하여 데이터패드 하부전극(38)을 노출시킨다. 보호막(42)으로는 게이트 절연막(24)과 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질이 이용된다.
도 7d를 참조하면, 보호막(42) 상에 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된다. 투명전극 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다. 이어서, 본 발명은 제4 마스크를 이용한 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질을 패텅님하여 화소전극(54), 게이트패드 상부전극(52), 데이터패드 상부전극(56)을 포함하는 투명전극 패턴들을 형성한다. 이와 동시에 더미패드(121)에도 투명전극이 형성될 수도 있다. 화소 전극(54)은 제2 컨택홀(46)을 통해 TFT의 드레인 전극(34)와 접속되고, 제3 컨택홀(48)을 통해 전단 게이트라인(GL)과 중첩되는 스토리지 전극(36)과 접속된다. 게이트패드 상부전극(52)은 제1 컨택홀(44)을 통해 게이트패드 하부전극(22)과 접속되고, 데이터패드 상부전극(56)은 제4 컨택홀(50)을 통해 데이터패드 하부전극(38)과 접속된다.
본 발명은 보호막(42) 상에 배향막을 형성하여 하판을 완성하고, 그 하판에 컬러필터, 블랙매트릭스, 공통전극 및 배향막 등이 형성된 상부 유리기판(102)을 실런트로 합착한다. 마지막으로, 본 발명은 COG 공정을 이용하여 게이트 드라이브 IC(108)와 데이터 드라이브 IC(110)를 하부 유리기판(104)의 비표시면에 ACF(100)로 접합한다.
COG 공정은 ACF(100)를 하부 유리기판(104)에 가 압착하는 공정과, 열압착공정을 이용하여 게이트 드라이브 IC(108)와 데이터 드라이브 IC(100)를 ACF(100) 상에 본 압착하는 공정을 포함한다.
가 압착 공정은 ACF(100)를 상부 유리기파(102)과 중첩되지 않은 하부 유리기판(104)의 가장자리 비표시면(10)에서 게이트 드라이브 IC(108)와 데이터 드라이브 IC(110)가 접합될 부분과 더미패드군(120) 상에 넓게 접합하고 가 압착한다. ACF(100)에는 보호지가 덮여 있다.
본 압착 공정에서는 보호지가 덮여진 ACF(100)를 재단한 후에 ACF(100)로부터 보호지를 박리한 다음, 데이터패드들(DP)에 드라이브 IC(108, 110)의 출력 범프들을 얼라인시키고 FPC 연결패드들에 드라이브 IC(108, 110)의 입력 범프들을 얼라인시킨다. 그리고 본 압착공정은 본딩헤드를 이용한 열압착 공정으로 ACF(100)에 열을 가함과 동시에 드라이브 IC(108, 110)를 하부 유리기판(104) 상에 가압하여 드라이브 IC들(108, 110)를 하부 유리기판(104) 상에 완전히 접합한다.
이러한 COG 공정에서, ACF와 소스/드레인 금속은 접착력이 높으므로 ACF의 양측이 소스 드레인 금속으로 이루어진 더미패드군(120)에 견고하게 접착되어 있다. 따라서, ACF 상에 덮여진 보호지를 박리할 때에서 ACF가 쉽게 벗겨지지 않고 드라이브 IC들(108, 110)의 접합부분에 안정되게 배치될 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따른 액정표시장치와 그 제조방법은 게이트 및 데이터 드라이브의 IC 양측에 ACF와의 접착력이 우수한 금속의 더미패드들을 형성하여 COG 공정에서 ACF의 접합불량을 예방하여 드라이브 IC들의 접합을 안정화할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (10)

  1. 서로 교차하는 다수의 데이터라인 및 다수의 게이트라인을 가지는 액정표시패널;
    상기 데이터라인들에 데이터전압을 공급하는 데이터 구동회로;
    상기 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로; 및
    상기 데이터 구동회로의 양측에서 상기 액정패널의 기판 상에 배치되는 제1 더미패드들을 구비하고;
    상기 데이터 구동회로는 제1 이방성 도전 필름으로 상기 기판 상에 접합되고, 상기 제1 이방성 도전 필름의 양측은 상기 제1 더미패드들에 접합되는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 게이트 구동회로의 양측에서 상기 액정패널의 기판 상에 배치되는 제2 더미패드들을 더 구비하고;
    상기 게이트 구동회로는 제2 이방성 도전 필름으로 상기 기판 상에 접합되고, 상기 제2 이방성 도전 필름의 양측은 상기 제2 더미패드들에 접합되는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 더미패드들은,
    상기 데이터라인의 금속과 동일한 금속을 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 더미패드들은,
    몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 더미패드의 높이는 상기 이방성 도전 필름의 높이 이상인 것을 특징으로 하는 액정표시장치.
  6. 기판 상에 다수의 게이트라인들을 형성하는 단계;
    상기 게이트라인들 상에 절연층을 형성하는 단계;
    상기 다수의 게이트라인들과 교차되는 다수의 데이터라인들을 형성함과 동시에 제1 구동회로의 접합부분 양측에 배치되는 제1 더미패드들을 상기 절연층 상에 형성하는 단계;
    상기 제1 구동회로의 접합부분과 상기 제1 더미패드들에 제1 이방성 도전필름을 접합하는 단계; 및
    상기 데이터라인들에 데이터전압을 공급하는 데이터 구동회로를 상기 제1 이방성 도전필름 상에서 열압착하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 6 항에 있어서,
    제2 구동회로의 접합부분 양측에 배치되는 제2 더미패드들을 상기 절연층 상에 형성하는 단계;
    상기 제2 구동회로의 접합부분과 상기 제2 더미패드들에 제2 이방성 도전필름을 접합하는 단계; 및
    상기 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로를 상기 제2 이방성 도전필름 상에서 열압착하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 더미패드들은,
    상기 데이터라인의 금속과 동일한 금속을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 6 항 또는 제 7 항에 있어서,
    상기 더미패드들은,
    몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 6 항 또는 제 7 항에 있어서,
    상기 더미패드의 높이는 상기 이방성 도전 필름의 높이 이상인 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020060134510A 2006-12-27 2006-12-27 액정표시장치와 그 제조방법 KR20080060442A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060134510A KR20080060442A (ko) 2006-12-27 2006-12-27 액정표시장치와 그 제조방법
CN2007101869989A CN101211043B (zh) 2006-12-27 2007-11-16 液晶显示装置及其制造方法
JP2007308848A JP4707704B2 (ja) 2006-12-27 2007-11-29 液晶表示装置及びその製造方法
US11/987,393 US7982844B2 (en) 2006-12-27 2007-11-29 Liquid crystal display and fabricating method thereof
US13/164,425 US8059250B2 (en) 2006-12-27 2011-06-20 Liquid crystal display and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134510A KR20080060442A (ko) 2006-12-27 2006-12-27 액정표시장치와 그 제조방법

Publications (1)

Publication Number Publication Date
KR20080060442A true KR20080060442A (ko) 2008-07-02

Family

ID=39583378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134510A KR20080060442A (ko) 2006-12-27 2006-12-27 액정표시장치와 그 제조방법

Country Status (4)

Country Link
US (2) US7982844B2 (ko)
JP (1) JP4707704B2 (ko)
KR (1) KR20080060442A (ko)
CN (1) CN101211043B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8264654B2 (en) 2009-02-18 2012-09-11 Samsung Electronics Co., Ltd. Liquid crystal display and display apparatus set having the same
KR101286544B1 (ko) * 2008-07-11 2013-07-17 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN107797348A (zh) * 2016-09-06 2018-03-13 三星显示有限公司 具有连接单元的显示设备

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432126B1 (ko) * 2008-07-23 2014-08-21 삼성디스플레이 주식회사 유기전계발광 표시장치
KR20110014033A (ko) * 2009-08-04 2011-02-10 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
JP2012089672A (ja) * 2010-10-19 2012-05-10 Hitachi High-Technologies Corp Ｆｐｄモジュールの組立装置
KR101853454B1 (ko) * 2011-01-21 2018-05-02 삼성디스플레이 주식회사 표시 장치
KR101854698B1 (ko) 2011-12-02 2018-05-08 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
JP2013218126A (ja) * 2012-04-10 2013-10-24 Japan Display Inc 表示装置
KR102115174B1 (ko) * 2012-06-18 2020-05-27 삼성디스플레이 주식회사 표시 패널
CN103839907B (zh) 2012-11-21 2016-08-31 瀚宇彩晶股份有限公司 主动元件阵列基板及其电路堆叠结构
JP6130721B2 (ja) * 2013-04-26 2017-05-17 株式会社ジャパンディスプレイ 平面表示装置
CN103472645A (zh) * 2013-09-24 2013-12-25 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104516163B (zh) * 2015-01-15 2018-02-16 京东方科技集团股份有限公司 一种显示基板和显示装置
US10692815B2 (en) * 2017-08-17 2020-06-23 Novatek Microelectronics Corp. Chip on glass package assembly
CN111527536A (zh) * 2017-11-24 2020-08-11 华为技术有限公司 显示装置及其相关集成电路、方法和用户设备
KR102477230B1 (ko) * 2018-01-25 2022-12-13 삼성디스플레이 주식회사 표시 장치
KR102026422B1 (ko) * 2018-11-16 2019-09-30 삼성디스플레이 주식회사 표시 패널
KR20200115807A (ko) * 2019-03-26 2020-10-08 삼성디스플레이 주식회사 표시 장치
KR102133221B1 (ko) * 2019-09-23 2020-07-14 삼성디스플레이 주식회사 표시 패널

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0163937B1 (ko) * 1996-02-28 1999-01-15 김광호 액정 표시 장치의 패널
JPH1124588A (ja) 1997-06-30 1999-01-29 Kyocera Corp 表示装置
JP3462135B2 (ja) * 1999-01-14 2003-11-05 シャープ株式会社 二次元画像検出器およびアクティブマトリクス基板並びに表示装置
JP3963843B2 (ja) * 2002-03-22 2007-08-22 シャープ株式会社 回路基板の接続構造およびその形成方法、ならびに回路基板の接続構造を有する表示装置
JP4054633B2 (ja) * 2002-08-20 2008-02-27 シャープ株式会社 アクティブマトリクス基板及びその製造方法、並びに、それを備えた液晶表示装置
KR100602062B1 (ko) * 2003-04-03 2006-07-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
TWM243783U (en) * 2003-06-30 2004-09-11 Innolux Display Corp Structure of chip on glass
KR100724479B1 (ko) * 2003-11-07 2007-06-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 구동회로와의 본딩상태 검사방법
JP2006276362A (ja) 2005-03-29 2006-10-12 Sanyo Epson Imaging Devices Corp 電気光学装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101286544B1 (ko) * 2008-07-11 2013-07-17 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US8264654B2 (en) 2009-02-18 2012-09-11 Samsung Electronics Co., Ltd. Liquid crystal display and display apparatus set having the same
CN107797348A (zh) * 2016-09-06 2018-03-13 三星显示有限公司 具有连接单元的显示设备
CN107797348B (zh) * 2016-09-06 2022-03-15 三星显示有限公司 具有连接单元的显示设备
US11296018B2 (en) 2016-09-06 2022-04-05 Samsung Display Co., Ltd. Display device having connection unit
US11830802B2 (en) 2016-09-06 2023-11-28 Samsung Display Co., Ltd. Display device having connection unit

Also Published As

Publication number Publication date
US20080158466A1 (en) 2008-07-03
JP2008165204A (ja) 2008-07-17
CN101211043A (zh) 2008-07-02
US8059250B2 (en) 2011-11-15
US7982844B2 (en) 2011-07-19
US20110244752A1 (en) 2011-10-06
JP4707704B2 (ja) 2011-06-22
CN101211043B (zh) 2011-05-11

Similar Documents

Publication Publication Date Title
JP4707704B2 (ja) 液晶表示装置及びその製造方法
US7436480B2 (en) Liquid crystal display device and method of fabricating the same
US7553708B2 (en) Fabricating method for a liquid crystal display of horizontal electric field applying type
US7714974B2 (en) Liquid crystal display device and method of fabricating the same
KR101298693B1 (ko) 액정표시패널 및 이의 제조 방법
US7636145B2 (en) Display apparatus and method of manufacturing the same
US20060139556A1 (en) Liquid crystal display panel and method of fabricating the same
US8027009B2 (en) Liquid crystal display device and method of manufacturing the same
KR101016284B1 (ko) Ｃｏｇ 방식 액정표시소자 및 그 제조방법
JP2005141237A (ja) 液晶表示パネル及びその製造方法
KR101085137B1 (ko) 액정 표시 패널 및 그 제조방법
CN105739200A (zh) 在olb区绑定引脚的方法
US8111367B2 (en) Display device
KR20080008703A (ko) 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법
KR101147260B1 (ko) 액정표시장치와 그 제조방법
KR20050062797A (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101641356B1 (ko) 액정 표시 패널의 제조 방법
KR101048705B1 (ko) 라인 온 글래스형 액정표시소자 및 그 제조방법
KR101102033B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100600088B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20050002243A (ko) 액정표시장치 및 그 제조방법
KR20080059943A (ko) 액정표시패널 및 그 제조방법
KR20070121911A (ko) 액정 표시 장치 및 그 제조방법
JP2008096641A (ja) 表示装置及びその製造方法
KR20080048575A (ko) 액정 표시 패널 및 이의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid