KR20080058611A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20080058611A
KR20080058611A KR1020060132491A KR20060132491A KR20080058611A KR 20080058611 A KR20080058611 A KR 20080058611A KR 1020060132491 A KR1020060132491 A KR 1020060132491A KR 20060132491 A KR20060132491 A KR 20060132491A KR 20080058611 A KR20080058611 A KR 20080058611A
Authority
KR
South Korea
Prior art keywords
leads
semiconductor chip
lead
solder balls
semiconductor package
Prior art date
Application number
KR1020060132491A
Other languages
English (en)
Inventor
최준영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060132491A priority Critical patent/KR20080058611A/ko
Publication of KR20080058611A publication Critical patent/KR20080058611A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체 패키지는 반도체 칩, 다수의 리드들, 본딩 와이어, 봉지재 및 다수의 솔더볼을 포함한다. 반도체칩은 상부 표면에 다수의 입출력패드를 갖는다. 리드들은 반도체 칩으로부터 연장된다. 본딩 와이어는 반도체 칩의 입출력 패드와 리드 프레임의 리드를 연결한다. 봉지재는 반도체 칩, 리드들 및 본딩 와이어를 커버한다. 솔더볼들은 리드들의 저면에 각각 연결되며 리드의 종류에 따라 서로 다른 개수가 구비된다. 리드들 중 파워 리드 및 접지 리드에는 각각 다수의 솔더볼이 구비되고, 신호 리드에는 하나의 솔더볼이 구비된다.

Description

반도체 패키지{Semiconductor package}
도 1은 본 발명의 일실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 2는 도 1의 반도체 패키지를 설명하기 위한 저면도이다.
도 3은 도 1의 리드 프레임을 설명하기 위한 평면도이다.
도 4a 내지 도 4g는 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 반도체 패키지 110 : 반도체 칩
112 : 입출력 패드 120 : 리드 프레임
122 : 칩 패드 124 : 댐 바
126 : 타이 바 128 : 리드
129 : 솔더볼 랜드 130 : 본딩 와이어
140 : 봉지재 150 : 절연층
160 : 솔더볼
본 발명은 반도체 패키지에 관한 것으로, 리드 프레임을 이용한 볼그리드 어레이형 반도체 패키지에 관한 것이다.
일반적으로 반도체 장치는 반도체 기판으로 사용되는 실리콘웨이퍼 상에 전기 소자들을 포함하는 전기적인 회로를 형성하는 팹(Fab) 공정과, 상기 팹 공정에서 형성된 반도체 장치들의 전기적인 특성을 검사하기 위한 EDS(electrical die sorting) 공정과, 상기 반도체 장치들을 각각 에폭시 수지로 봉지하고 개별화시키기 위한 패키지 공정을 통해 제조된다.
상기 패키지 공정은 다시 반도체칩을 도전성 단자 역할을 하는 리드 프레임의 다이 패드에 배치하는 공정, 반도체칩에 형성된 본딩패드를 리드 프레임에 전기적으로 연결하는 공정, 리드 프레임 및 반도체칩을 외부의 충격으로부터 보호하기 위하여 몰드 수지로 몰딩 하여 반도체 패키지를 제조하는 공정 및 반도체 패키지들을 개별화하는 공정으로 이루어진다.
일반적으로 리드프레임은 반도체칩과 외부 회로를 연결시켜 주는 전선(Lead) 역할과 반도체패키지를 마더보드(Mother Board)에 고정시켜 주는 버팀대(Frame)의 역할을 동시에 수행한다.
상기 리드프레임을 이용한 반도체패키지는 다수의 입출력 패드가 형성된 반도체칩과, 상기 반도체칩을 지지하는 칩 패드와 다수의 리드로 이루어진 리드프레임과, 상기 반도체칩의 입출력 패드와 상기 리드프레임의 리드를 전기적으로 통전가능하게 연결하는 도전성와이어와, 상기 반도체칩, 도전성와이어 및 리드 프레임 을 봉지하는 봉지재, 마더보더와의 부착을 위해 상기 리드에 실장되는 솔더볼 등을 포함한다.
상기 솔더볼은 상기 리드에 하나씩 실장된다. 상기 반도체 패키지가 마더보드에 실장되는 경우, 스트레스가 상기 솔더볼에 집중된다. 상기 솔더볼이 쉽게 손상될 수 있다. 또한, 상기 솔더볼의 전기 신호가 통과하는 경로가 각 리드당 하나이다. 상기 솔더볼이 손상되면 상기 전기 신호가 전달되지 못하게 된다.
본 발명의 실시예들은 다수의 솔더볼을 갖는 볼드리드 어레이형 반도체 패키지를 제공한다.
본 발명에 따른 반도체 패키지는 다수의 입출력패드를 갖는 반도체 칩과, 상기 반도체 칩을 중심으로 방사상으로 연장되는 다수의 리드와, 상기 반도체 칩의 입출력 패드와 상기 리드들을 연결하는 본딩 와이어와, 상기 반도체 칩, 상기 리드들 및 상기 본딩 와이어를 커버하는 봉지재 및 상기 리드들의 저면에 각각 연결되며 상기 리드의 종류에 따라 서로 다른 개수가 구비되는 다수의 솔더볼을 포함한다.
본 발명의 일 실시예에 따르면, 상기 리드들은 상기 다수의 솔더볼이 구비된 파워 리드와, 상기 다수의 솔더볼이 구비된 접지 리드 및 상기 하나의 솔더볼이 구비된 신호 리드를 포함할 수 있다. 상기 파워 리드 및 접지 리드에 구비되는 상기 솔더볼들은 일정 간격으로 배치될 수 있다.
이와 같이 구성된 본 발명에 따른 반도체 패키지는 상기 각 리드들에 다수의 솔더볼이 구비된다. 따라서, 상기 반도체 패키지가 마더보드에 실장될 때 상기 솔더볼에 가해지는 스트레스가 분산된다. 또한, 상기 솔더볼들이 전기가 지날 수 있는 경로 역할을 수행하므로 상기 전기의 경로를 다수 확보할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 패키지에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르 게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일실시예에 따른 반도체 패키지를 설명하기 위한 단면도이고, 도 2는 도 1의 반도체 패키지를 설명하기 위한 저면도이며, 도 3은 도 1의 리드 프레임(120)을 설명하기 위한 평면도이다.
도 1 내지 도 3을 참조하면, 반도체 패키지(100)는 반도체 칩(110), 리드 프레임(120), 본딩 와이어(130), 봉지재(140), 절연층(150) 및 다수의 솔더볼(160)을 포함한다.
상기 반도체 칩(110)은 상부 표면에 다수의 입출력 패드(112)가 구비된다.
도 3에 도시된 바와 같이, 상기 리드 프레임(120)은 칩 패드(122), 댐 바(124), 타이 바(126) 및 리드(128)를 포함한다.
상기 칩 패드(122)는 사각판 형태를 가지며, 상기 반도체 칩(110)의 저면을 지지한다. 상기 칩 패드(122)와 상기 반도체 칩(110) 사이에는 접착제(미도시)가 개재된다. 상기 댐 바(124)는 사각 띠 형태를 가지며, 상기 칩 패드(122)의 둘레를 따라 구비된다. 상기 댐 바(124)는 상기 반도체 패키지(100)가 완성된 후 제거된다. 상기 타이 바(tie bar, 126)는 상기 칩 패드(122)의 각 모서리와 상기 댐 바(124)의 내측 모서리를 연결한다. 상기 타이바(126)는 상기 칩 패드(122)를 고정한다. 상기 다수의 리드(128)는 상기 댐 바(124)로부터 상기 칩 패드(122)를 향해 연장된다. 상기 리드(128)들은 상기 칩 패드(122)와 이격된다. 상기 리드(128)들의 각 단부에는 은(Ag) 등이 도금된다. 상기 리드(128)들은 상기 본딩 와이어(130)와 양호하게 본딩될 수 있다.
상기에서는 상기 반도체 칩(110)과 외부 회로(미도시)를 연결시켜 주는 전선으로 상기 리드 프레임(120)이 사용되는 것으로 도시 및 설명되었지만, 상기 반도체 칩(110)과 상기 외부 회로를 연결시켜 주는 전선으로 리드가 사용될 수 있다. 이때, 상기 리드는 상기 반도체 칩(110)을 중심으로 방사상으로 배치될 수 있다.
상기 절연층(150)은 상기 리드 프레임(120)의 솔더볼 랜드(129)를 제외한 저면 전체 및 상기 리드 프레임(120)에 의해 노출된 반도체 칩(110)의 저면에 형성된다. 상기 절연층(150)은 절연 물질로 이루어진다. 상기 절연 물질의 예로는 폴리이미드를 들 수 있다.
상기 본딩 와이어(130)는 상기 반도체 칩(110)의 입출력패드(122)와 상기 리드 프레임(120)의 리드(128)를 연결한다. 상기 본딩 와이어(130)의 예로는 골드와 이어(Au wire) 또는 알루미늄 와이어(Al wire) 등을 들 수 있다.
상기 봉지재(140)는 상기 리드 프레임(120)의 상면에 상기 반도체 칩(110) 및 상기 본딩 와이어(130)를 커버하도록 구비된다. 상기 봉지재(140)는 상기 반도체 칩(110), 상기 리드 프레임(120) 및 상기 본딩 와이어(130)를 충격 등 외부 환경으로부터 보호한다. 상기 봉지재(140)의 예로는 액상봉지재(Glop top) 또는 에폭시몰딩컴파운드(Epoxy molding compound) 등을 들 수 있다.
상기 솔더볼(160)은 상기 리드(128)들의 저면에 각각 실장된다. 상기 솔더볼(160)은 납(Pb), 주석(Sn), 니켈(Ni) 및 이들의 합금으로 이루어질 수 있다. 상기 솔더볼(160)은 상기 반도체 패키지(110)와 마더보드를 연결한다.
상기 솔더볼(160)은 상기 각각의 리드(128)의 저면에 하나 또는 다수개 구비될 수 있다. 구체적으로 각 리드(128)와 연결되는 상기 반도체 칩(110)의 입출력 패드(112)의 종류에 따라, 상기 각 리드(128)와 연결되는 상기 솔더볼(160)의 개수가 달라진다.
일 예로, 상기 반도체 칩(110)의 파워를 전달하기 위한 입출력 패드(112)와 연결되는 파워용 리드(128)는 다수개의 솔더볼(160)이 구비될 수 있다. 상기 반도체 칩(110)의 접지를 위한 입출력 패드(112)와 연결되는 접지용 리드(128)에도 다수개의 솔더볼(160)이 구비될 수 있다. 상기 솔더볼(160)들은 파워용 리드(128) 및 접지용 리드(128)에 각각 일정한 간격으로 배치될 수 있다. 상기 반도체 패키지(100)를 마더보드에 실장될 때, 상기 솔더볼(160)들의 개수가 많으므로 상기 솔더볼(160)에 가해지는 스트레스가 분산된다. 따라서, 상기 반도체 패키지(110)가 상기 마더보드에 안정적으로 실장되며, 상기 스트레스에 의한 상기 솔더볼(160)의 손상을 방지할 수 있다. 또한, 각각의 상기 솔더볼(160)들이 전류가 통과하는 경로가 되므로, 상기 전류의 통과 경로가 증가한다.
다른 예로, 상기 반도체 칩(110)의 신호를 위한 입출력 패드(112)와 연결되는 신호용 리드(128)는 하나의 솔더볼(160)이 구비될 수 있다. 상기 신호용 리드(128)에 다수의 솔더볼(160)이 구비되면, 상기 신호에 노이즈가 발생할 수 있다.
한편, 상기 리드(128)에서 상기 솔더볼(160)이 부착되는 부위는 금(Au)과 니켈(Ni) 등으로 도금될 수 있다. 따라서, 상기 솔더볼(160)이 상기 리드(128)에 단단하게 실장될 수 있다.
본 발명에 따른 반도체 패키지(100)는 상기 리드(128)들의 종류에 따라 각 리드(128)에 구비되는 솔더볼(160)의 개수가 달라진다. 상기 파워 및 접지용 리드(128)에는 다수의 상기 솔더볼(160)들이 구비되므로, 상기 반도체 패키지(100)가 구조적으로 안정하고, 전류가 지날 수 있는 경로가 많으므로 전기적으로 안정하다. 상기 신호용 리드(128)에는 하나의 솔더볼(160)이 구비되므로 상기 신호에 노이즈가 발생하는 것을 방지할 수 있다.
도 4a 내지 도 4g는 리드 프레임(120)을 포함하는 반도체 패키지(100)의 제조 방법을 설명하기 위한 단면도들이다.
도 4a를 참조하면, 평판형의 금속판에 통상적인 포토마스킹(Photo masking) 및 화학적 에칭(Etching) 방법을 이용하여 리드 프레임(120)을 형성한다. 상기 리드 프레임(120)은 칩 패드(122), 댐 바(124), 타이바(126) 및 다수의 리드(128)를 포함한다. 상기 금속판은 구리(Cu),텅스텐(W) 및 니켈(Ni) 또는 이들의 합금으로 이루어질 수 있다.
이때, 본딩 와이어(130)가 본딩되는 상기 리드(128)들의 각 단부는 은(Ag)으로 도금한다. 또한, 솔더볼(160)이 실장될 부위에 금(Au) 및 니켈(Ni)을 도금할 수 있다.
도 4b를 참조하면, 상기 리드 프레임(120)의 저면 전체에 절연층(150)을 형성한다. 상기 절연층(150)은 폴리이미드를 코팅하거나 또는 폴리이미드 테이프를 부착하여 형성한다.
도 4c를 참조하면, 상기 리드 프레임(120)의 솔더볼(160)이 부착될 부위의 절연층(150)을 선택적으로 제거한다. 상기 절연층(150)의 제거는 화학적 식각 공정 또는 레이저 식각 공정에 의해 수행될 수 있다.
도 4d를 참조하면, 반도체 칩(110)을 상기 리드 프레임(120)의 칩 패드(122)에 에폭시 또는 접착제 등을 이용하여 부착한다. 이때, 상기 반도체 칩(110)의 입출력 패드(112)는 상기 반도체 칩(110)의 상부에 위치한다.
도 4e를 참조하면, 상기 반도체 칩(110)의 입출력패드(112)와 상기 리드 프레임(120)의 리드(128)를 본딩 와이어(130)로 연결한다. 상기 반도체 칩(110)의 입출력패드(112)와 상기 리드 프레임(120)의 리드(128)가 상기 본딩 와이어(130)를 통해 전기적으로 연결된다. 상기 본딩 와이어(130)의 예로는 골드와이어 또는 알루미늄와이어를 들 수 있다.
도 4f를 참조하면, 상기 반도체 칩(110) 및 상기 본딩 와이어(130)가 외부의 먼지나 습기 및 기계적 충격으로부터 보호될 수 있도록 리드 프레임(120)의 상면을 봉지재(140)로 봉지한다. 상기 봉지재(140)의 예로는 액상봉지재 또는 에폭시몰딩컴파운드를 들 수 있다. 이후, 상기 리드 프레임(120)의 댐 바(124)를 절단하여 제거한다.
도 4g는 상기 절연층(150)에 의해 노출된 상기 리드 프레임(120)의 저면에 솔더볼(160)을 안착시키고 고온의 퍼니스(Furnace) 등에 투입하여 솔더볼(160)을 상기 리드(128)에 단단하게 고정한다. 이때, 상기 반도체 칩(110)의 파워 또는 접지를 위한 입출력 패드(112)와 연결되는 리드(128)는 다수개의 솔더볼(160)이 구비되고, 상기 반도체 칩(110)의 신호를 위한 입출력 패드(112)와 연결되는 리드(128)는 하나의 솔더볼(160)이 구비될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 반도체 패키지는 파워의 전달 또는 접지를 위한 리드에는 다수의 솔더볼이 구비된다. 따라서, 상기 반도체 패키지의 구조적 안정 및 전기적 안정을 획득할 수 있다. 상기 반도체 패키지는 신호의 전달을 위한 리드에는 하나의 솔더볼이 구비된다. 따라서, 상기 반도체 패키지의 신호 전달시 노이즈 발생을 억제할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (3)

  1. 다수의 입출력패드를 갖는 반도체 칩;
    상기 반도체 칩으로부터 연장된 다수의 리드;
    상기 반도체 칩의 입출력 패드와 상기 리드들을 연결하는 본딩 와이어;
    상기 반도체 칩, 상기 리드들 및 상기 본딩 와이어를 커버하는 봉지재; 및
    상기 리드들의 저면에 각각 연결되며, 상기 리드의 종류에 따라 서로 다른 개수가 구비되는 다수의 솔더볼을 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 리드는,
    상기 다수의 솔더볼이 구비된 파워 리드;
    상기 다수의 솔더볼이 구비된 접지 리드; 및
    상기 하나의 솔더볼이 구비된 신호 리드를 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제2항에 있어서, 상기 파워 리드 및 접지 리드에 구비되는 상기 솔더볼들은 일정 간격으로 배치되는 것을 특징으로 하는 반도체 패키지.
KR1020060132491A 2006-12-22 2006-12-22 반도체 패키지 KR20080058611A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060132491A KR20080058611A (ko) 2006-12-22 2006-12-22 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060132491A KR20080058611A (ko) 2006-12-22 2006-12-22 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20080058611A true KR20080058611A (ko) 2008-06-26

Family

ID=39803956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060132491A KR20080058611A (ko) 2006-12-22 2006-12-22 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20080058611A (ko)

Similar Documents

Publication Publication Date Title
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US7338837B2 (en) Semiconductor packages for enhanced number of terminals, speed and power performance
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
US8383962B2 (en) Exposed die pad package with power ring
US8569082B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
US20130200508A1 (en) Semiconductor package structure
US20040089936A1 (en) Semiconductor device
US9331052B2 (en) Pad configurations for an electronic package assembly
CN212182312U (zh) 半导体封装件
US20040188818A1 (en) Multi-chips module package
US9576873B2 (en) Integrated circuit packaging system with routable trace and method of manufacture thereof
US20110108967A1 (en) Semiconductor chip grid array package and method for fabricating same
US20100289145A1 (en) Wafer chip scale package with center conductive mass
KR101394647B1 (ko) 반도체 패키지 및 그 제조방법
KR100871379B1 (ko) 반도체 패키지의 제조방법
US20100127380A1 (en) Leadframe free leadless array semiconductor packages
US9099363B1 (en) Substrate with corner cut-outs and semiconductor device assembled therewith
KR20080058611A (ko) 반도체 패키지
JP4015660B2 (ja) 半導体装置の実装構造体
US9397027B1 (en) Sacrificial pad on semiconductor package device and method
JP3739632B2 (ja) 半導体装置およびその製造方法
US20220302001A1 (en) Semiconductor package and semiconductor device
JP4917979B2 (ja) 半導体装置及びその製造方法
KR100251860B1 (ko) Csp (칩 스케일 패키지)의 구조 및 제조방법
KR100337460B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid