KR100555310B1 - 일렉트로-루미네센스 표시장치와 그의 구동방법 - Google Patents

일렉트로-루미네센스 표시장치와 그의 구동방법 Download PDF

Info

Publication number
KR100555310B1
KR100555310B1 KR20030099751A KR20030099751A KR100555310B1 KR 100555310 B1 KR100555310 B1 KR 100555310B1 KR 20030099751 A KR20030099751 A KR 20030099751A KR 20030099751 A KR20030099751 A KR 20030099751A KR 100555310 B1 KR100555310 B1 KR 100555310B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
voltage
driving
voltage source
Prior art date
Application number
KR20030099751A
Other languages
English (en)
Other versions
KR20050068394A (ko
Inventor
유준석
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR20030099751A priority Critical patent/KR100555310B1/ko
Publication of KR20050068394A publication Critical patent/KR20050068394A/ko
Application granted granted Critical
Publication of KR100555310B1 publication Critical patent/KR100555310B1/ko

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 일렉트로-루미네센스 셀 구동용 박막 트랜지스터의 열화를 방지함과 아울러 문턱전압을 보상하여 화질 저하를 방지할 수 있도록 한 일렉트로-루미네센스 표시장치 및 그 구동방법에 관한 것이다.
본 발명의 실시 예에 따른 일렉트로-루미네센스 표시장치는 공급 전압원과 기저전압원 사이에 접속된 일렉트로-루미네센스 셀과, 상기 일렉트로-루미네센스 셀과 상기 기저전압원 사이에 접속되어 상기 일렉트로-루미네센스 셀을 경유하는 상기 공급전압원으로부터의 전류를 제어하는 구동용 박막 트랜지스터와, 상기 구동용 박막 트랜지스터의 게이트 단자와 상기 기저전압원 사이에 접속되는 스토리지 커패시터와, 데이터 라인으로부터 공급되는 공급전압을 이용하여 상기 구동용 박막 트랜지스터에 역 바이어스 전압을 공급하는 제 1 패스와, 상기 데이터 라인으로부터 공급되는 데이터 전압에 상기 구동용 박막 트랜지스터의 문턱전압을 보상하여 상기 스토리지 커패시터로 공급하는 제 2 패스와, 상기 일렉트로-루미네센스 셀을 경유하여 상기 공급 전압원으로부터 상기 기저전압원으로 흐르는 전류량이 제어되도록 상기 스토리지 커패시터의 보상된 데이터 전압을 상기 구동용 박막 트랜지스터에 공급하는 제 3 패스를 구비하는 것을 특징으로 한다.

Description

일렉트로-루미네센스 표시장치와 그의 구동방법{Electro-Luminescence Display Apparatus and Driving Method thereof}
도 1은 종래의 일렉트로-루미네센스 표시장치를 개략적으로 나타내는 도면.
도 2는 도 1에 도시된 화소셀을 상세히 나타내는 도면.
도 3a 및 도 3b는 비정질 실리콘은 원자 배열을 나타내는 도면.
도 4는 종래의 다른 일렉트로-루미네센스 표시장치의 화소셀을 나타내는 도면.
도 5는 도 4에 도시된 화소셀을 구동시키기 위한 구동 파형도.
도 6은 본 발명의 실시 예에 따른 일렉트로-루미네센스 표시장치의 화소셀을 나타내는 도면.
도 7은 도 6에 도시된 화소셀을 구동시키기 위한 구동 파형도.
도 8은 도 7에 도시된 P1 구간에서의 구동 파형에 의한 화소셀의 구동 상태를 나타내는 도면.
도 9는 도 7에 도시된 P2 구간에서의 구동 파형에 의한 화소셀의 구동 상태를 나타내는 도면.
도 10은 도 7에 도시된 P3 구간에서의 구동 파형에 의한 화소셀의 구동 상태 를 나타내는 도면.
도 11은 도 7에 도시된 P4 구간에서의 구동 파형에 의한 화소셀의 구동 상태를 나타내는 도면.
도 12는 도 7에 도시된 P5 구간에서의 구동 파형에 의한 화소셀의 구동 상태를 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
20 : 일렉트로 루미네센스 패널 22 : 게이트 드라이버
24 : 데이터 드라이버 26 : 감마전압 생성부
28, 58, 128 : 화소 셀 30, 60 : 셀 구동부
본 발명은 일렉트로-루미네센스 표시장치에 관한 것으로, 특히 일렉트로-루미네센스 셀 구동용 박막 트랜지스터의 열화를 방지함과 아울러 문턱전압을 보상하여 화질 저하를 방지할 수 있도록 한 일렉트로-루미네센스 표시장치와 그의 구동방법에 관한 것이다.
최근 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 대두되고 있다. 이러한 평판 표시 장치로는 액정 표시 장치(Liquid Crystal Display), 전계 방출 표시 장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 일렉트로-루미네센스(Electro-Luminescence : 이하, EL이라 함) 표시 장치 등이 있다.
이들 중 EL 표시 장치는 전자와 정공의 재결합으로 형광체를 발광시키는 자발광 소자로, 그 형광체로 무기 화합물을 사용하는 무기 EL과 유기 화합물을 사용하는 유기 EL로 대별된다. 이러한 EL 표시 장치는 저전압 구동, 자기발광, 박막형, 넓은 시야각, 빠른 응답속도, 높은 콘트라스트 등의 많은 장점을 가지고 있어 차세대 표시 장치로 기대되고 있다.
유기 EL 소자는 통상 음극과 양극 사이에 적층된 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 정공 주입층으로 구성된다. 이러한 유기 EL 소자에서는 양극과 음극 사이에 소정의 전압을 인가하는 경우 음극으로부터 발생된 전자가 전자 주입층 및 전자 수송층을 통해 발광층 쪽으로 이동하고, 양극으로부터 발생된 정공이 정공 주입층 및 정공 수송층을 통해 발광층 쪽으로 이동한다. 이에 따라, 발광층에서는 전자 수송층과 정공 수송층으로부터 공급되어진 전자와 정공이 재결합함에 의해 빛을 방출하게 된다.
이러한 유기 EL 소자를 이용하는 액티브 매트릭스 EL 표시 장치는 도 1에 도시된 바와 같이 게이트 라인(GL)과 데이터 라인(DL)의 교차로 정의된 영역에 각각 배열되어진 화소들(28)을 구비하는 EL 패널(20)과, EL 패널(20)의 게이트 라인들(GL)을 구동하는 게이트 드라이버(22)와, EL 패널(20)의 데이터 라인들(DL)을 구동하는 데이터 드라이버(24)와, 데이터 드라이버(24)에 다수의 감마전압들을 공급하는 감마전압 생성부(26)를 구비한다.
게이트 드라이버(22)는 게이트 라인들(GL)에 스캔 펄스를 공급하여 게이트 라인들(GL)을 순차적으로 구동한다.
데이터 드라이버(24)는 외부로부터 입력된 디지털 데이터 신호를 감마전압 생성부(26)로부터의 감마전압을 이용하여 아날로그 데이터 신호로 변환한다. 그리고, 데이터 드라이버(24)는 아날로그 데이터 신호를 스캔 펄스가 공급될 때마다 데이터 라인들(DL)에 공급하게 된다.
화소들(28) 각각은 게이트 라인(GL)에 스캔 펄스가 공급될 때 데이터 라인(DL)으로부터의 데이터 신호를 공급받아 그 데이터 신호에 상응하는 빛을 발생하게 된다.
이를 위하여, 화소들(28) 각각은 도 2에 도시된 바와 같이 공급 전압원(VDD)에 양극이 접속된 EL 셀(OEL)과, EL 셀(OEL)에 음극이 접속됨과 아울러 게이트 라인(GL), 데이터 라인(DL) 및 기저전압원(VSS)에 접속되어 EL 셀(OEL)을 구동하기 위한 셀 구동부(30)를 구비한다.
셀 구동부(30)는 게이트 라인(GL)에 게이트 단자가, 데이터 라인(DL)에 소스 단자가, 그리고 제 1 노드(N1)에 드레인 단자가 접속된 스위칭용 박막 트랜지스터(T1)와, 제 1 노드(N1)에 게이트 단자가, 기저전압원(VSS)에 드레인 단자가, 그리고 EL 셀(EL)에 소스 단자가 접속된 구동용 박막 트랜지스터(T2)와, 기저전압원(VSS)과 제 1 노드(N1) 사이에 접속된 스토리지 커패시터(Cst)를 구비한다.
스위칭용 박막 트랜지스터(T1)는 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온 되어 데이터 라인(DL)에 공급된 데이터 신호를 제 1 노드(N1)에 공급한다. 제 1 노드(N1)에 공급된 데이터 신호는 스토리지 커패시터(Cst)에 충전됨과 아울러 구동용 박막 트랜지스터(T2)의 게이트 단자로 공급된다.
구동용 박막 트랜지스터(T2)는 게이트 단자로 공급되는 데이터 신호에 응답하여 EL 셀(OEL)을 경유하여 공급 전압원(VDD)으로부터 공급되는 전류량(I)을 제어함으로써 EL 셀(OEL)의 발광량을 조절하게 된다. 그리고, 스위칭용 박막 트랜지스터(T1)가 턴-오프 되더라도 구동용 박막 트랜지스터(T2)는 스토리지 커패시터(Cst)에 충전된 데이터신호에 의해 온 상태를 유지하여 다음 프레임의 데이터 신호가 공급될 때까지 EL 셀(OEL)을 경유하여 공급 전압원(VDD)으로부터 공급되는 전류량(I)을 제어할 수 있다.
여기서, EL 셀(OEL)로 흐르는 전류량(I)은 수학식 1과 같이 표시될 수 있다.
Figure 112003050630696-pat00001
여기서, W는 구동용 박막 트랜지스터(T2)의 폭을 나타내며, L은 구동용 박막 트랜지스터(T2)의 길이를 나타낸다. 그리고, Cox는 구동용 박막 트랜지스터(T2)를 제조할 때 하나의 층을 형성하는 절연막에 의하여 형성되는 커패시터 값을 나타낸다. 아울러, Vg2는 구동용 박막 트랜지스터(T2)의 게이트단자로 입력되는 데이터신호의 전압(Vth) 값을 나타내며, Vth는 구동용 박막 트랜지스터(T2)의 문턱전압(Vth) 값을 나타낸다.
수학식 1에서 W, L, Cox, Vg2는 시간의 경과에 관계없이 일정하게 유지할 수 있다.
그러나, 구동용 박막 트랜지스터(T2)의 게이트 단자에 지속적인 정극성(+)의 전압이 공급됨과 아울러 전류 구동으로 인하여 구동용 박막 트랜지스터(T2)가 열화되는 문제점이 있다. 이러한, 구동용 박막 트랜지스터(T2)의 열화로 인하여 구동용 박막 트랜지스터(T2)의 문턱전압(Vth) 값은 시간의 경과에 따라서 증가하게 된다. 이와 같이, 구동용 박막 트랜지스터(T2)의 문턱전압(Vth) 값이 증가하게 되면 EL 셀(OEL)에 흐르는 전류의 양을 정확히 제어(실제적으로 전류량 감소) 할 수 없으므로 휘도가 감소되어 원하는 화상이 표시되지 않는 문제점이 있다.
이와 같은 구동용 박막 트랜지스터의 문턱전압(Vth)을 보상하여 EL 셀(OEL)의 화질저하를 방지하기 위한 종래의 EL 표시장치는 도 3에 도시된 바와 같이 공급 전압원(VDD)과 기저전압원(VSS) 사이에 접속된 EL 셀(OEL)과, 공급 전압원(VDD)과 EL 셀(OEL) 사이에 접속되어 공급 전압원(VDD)으로부터 EL 셀(OEL)에 흐르는 전류를 제어하는 셀 구동부(60)를 구비한다.
셀 구동부(60)는 제 N 번째 게이트 라인(GLn)과 데이터 라인(DL)에 사이에 접속된 스위치용 박막 트랜지스터(SW)와, 공급 전압원(VDD)과 EL 셀(OEL) 사이에 접속된 구동용 박막 트랜지스터(M2)와, 스위치용 박막 트랜지스터(SW)와 구동용 박막 트랜지스터(M2) 사이에 접속되어 구동용 박막 트랜지스터(T2)와 동일한 특성을 가지도록 미러(Mirror) 형태로 형성되는 다이오드형 미러 박막 트랜지스터(M1)와, 다이오드형 미러 박막 트랜지스터(M1)의 게이트 단자와 구동용 박막 트랜지스터(M2)의 게이트 단자가 접속된 제 1 노드(N1)와 전압 공급원(VDD) 사이에 접속된 스토리지 커패시터(Cst)와, 제 N-1 번째 게이트 라인(GLn-1)과 다이오드형 미러 박막 트랜지스터(T1) 사이에 접속된 제 1 스위치(S1)와, 구동용 박막 트랜지스터(M2)와 EL 셀(OEL) 사이에 접속된 제 2 스위치(S2)와, 제 N 번째 게이트 라인(GLn)에 게이트 단자가 접속됨과 아울러 제 2 스위치(S2)와 EL 셀(OEL) 사이에 접속된 제 3 스위치(S3)를 구비한다.
이와 같은, 종래의 다른 EL 표시장치는 도 4에 도시된 P1 구간에서와 같이 제 N-1 번째 게이트 라인(GLn-1)에 스캔 펄스가 공급되면 제 1 스위치(S1)가 턴-온된다. 이로 인하여, 다이오드형 미러 박막 트랜지스터(M1)의 캐소드 단자에는 기저전압(VSS)보다 낮은 초기화 전압(Vinit)이 공급된다. 이러한, 초기화 전압(Vinit)은 제 1 노드(N1) 상에 공급된다. 이 때, 데이터 라인(DL)에는 공급 전압원(VDD)으로부터 공급되는 전압(VDD)보다 높은 전압이 공급된다.
그런 다음, P2 구간에서와 같이 제 N-1 번째 게이트 라인(GLn-1)에 하이 상태의 스캔 펄스가 공급되면 다이오드형 미러 박막 트랜지스터(M1)의 캐소드 전극이 플로팅 상태가 된다. 이에 따라, 다이오드형 미러 박막 트랜지스터(M1)의 캐소드 전극은 애노드 전극보다 다이오드형 미러 박막 트랜지스터(M1)의 문턱전압(Vth) 만큼 작은 전압을 가지게 된다.
이어서, P3 구간에서와 같이 제 N 번째 게이트 라인(GLn)에 부극성의 스캔 펄스를 공급할 경우, 다이오드형 미러 박막 트랜지스터(M1)는 턴-온 상태를 유지하 면서 캐소드 전극의 전압은 데이터 신호(Vdata)의 전압보다 다이오드형 미러 박막 트랜지스터(M1)의 문턱전압(Vth)만큼 작아진 전압을 가지게 된다. 이로 인하여, 제 1 노드(N1) 상의 전압은 데이터 신호의 전압(Vdata)과 다이오드형 미러 박막 트랜지스터(M1)의 문턱전압(Vth)의 합이 된다. 따라서, 구동용 박막 트랜지스터(M2)의 게이트 단자와 소스 단자 사이의 전압(Vgs)은 항상 데이터 신호(Vdata)와 다이오드형 미러 박막 트랜지스터(M1)의 문턱전압(Vth)의 합쳐진 전압(Vdata+Vth)이 인가된다.
이와 같은, 종래의 다른 EL 표시장치는 구동용 박막 트랜지스터(M2)의 문턱전압(Vth)을 다이오드형 미러 박막 트랜지스터(M1)의 문턱전압(Vth)을 이용하여 보상함으로써 구동용 박막 트랜지스터(M2)의 문턱전압(Vth)의 증가에 따른 화질저하를 방지할 수 있다.
그러나, 이러한 종래의 다른 EL 표시장치는 다이오드형 미러 박막 트랜지스터(M1)가 열화되어 문턱전압(Vth)이 증가하게 될 경우에 구동용 박막 트랜지스터(M2)와 다이오드형 미러 박막 트랜지스터(M1) 간의 문턱전압이 달라지게 된다. 이에 따라, 종래의 다른 EL 표시장치는 다이오드형 미러 박막 트랜지스터(M1)의 증가된 문턱전압이 데이터 전압에 보상되기 때문에 원하는 화상을 표시할 수 없는 문제점이 있다.
또한, 종래의 다른 EL 표시장치는 구동용 박막 트랜지스터(M2)에 항상 다이오드형 미러 박막 트랜지스터(M1)의 문턱전압이 보상된 데이터 전압(Vth+Vdata)이 공급되기 때문에 구동용 박막 트랜지스터(M2)가 열화되어 문턱전압(Vth)이 증가되 어 휘도가 감소되어 원하는 화상을 표시할 수 없는 문제점이 있다.
따라서, 본 발명의 목적은 일렉트로-루미네센스 셀 구동용 박막 트랜지스터의 열화를 방지함과 아울러 문턱전압을 보상하여 화질 저하를 방지할 수 있도록 한 일렉트로-루미네센스 표시장치와 그의 구동방법을 제공하는데 있다.
또한, 본 발명의 목적은 화질의 균일도를 향상시킴과 아울러 잔상을 제거할 수 있도록한 일렉트로-루미네센스 표시장치와 그의 구동방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 일렉트로-루미네센스 표시장치는 공급 전압원과 기저전압원 사이에 접속된 일렉트로-루미네센스 셀과, 상기 일렉트로-루미네센스 셀과 상기 기저전압원 사이에 접속되어 상기 일렉트로-루미네센스 셀을 경유하는 상기 공급전압원으로부터의 전류를 제어하는 구동용 박막 트랜지스터와, 상기 구동용 박막 트랜지스터의 게이트 단자와 상기 기저전압원 사이에 접속되는 스토리지 커패시터와, 데이터 라인으로부터 공급되는 공급전압을 이용하여 상기 구동용 박막 트랜지스터에 역 바이어스 전압을 공급하는 제 1 패스와, 상기 데이터 라인으로부터 공급되는 데이터 전압에 상기 구동용 박막 트랜지스터의 문턱전압을 보상하여 상기 스토리지 커패시터로 공급하는 제 2 패스와, 상기 일렉트로-루미네센스 셀을 경유하여 상기 공급 전압원으로부터 상기 기저전압원 으로 흐르는 전류량이 제어되도록 상기 스토리지 커패시터의 보상된 데이터 전압을 상기 구동용 박막 트랜지스터에 공급하는 제 3 패스를 구비하는 것을 특징으로 한다.
상기 일렉트로-루미네센스 표시장치는 상기 제 2 패스에 의해 상기 보상된 데이터 전압이 상기 스토리지 커패시터에 저장되기 전에 상기 스토리지 커패시터에 저장되는 전압을 상기 공급 전압원으로부터 공급되는 전압보다 낮은 전압으로 초기화시키기 위한 제 4 패스와, 상기 제 3 패스에 의해 상기 스토리지 커패시터에 저장된 상기 보상 데이터 전압이 상기 구동용 박막 트랜지스터에 공급되기 전에 상기 보상된 데이터 전압을 안정화시키기 위한 제 5 패스를 더 구비하는 것을 특징으로 한다.
상기 일렉트로-루미네센스 표시장치는 상기 제 1 내지 제 5 패스를 형성하기 위한 제 1 내지 제 4 스위칭 제어신호를 공급하기 위한 제 1 내지 제 4 제어신호 공급라인을 더 구비하는 것을 특징으로 한다.
상기 일렉트로-루미네센스 표시장치에서 상기 제 1 패스는 상기 데이터 라인과 상기 구동용 박막 트랜지스터의 제 2 입력단자 사이에 접속되고 상기 제 1 스위칭 제어신호에 응답하여 상기 데이터 라인에 공급되는 상기 공급전압을 상기 구동용 박막 트랜지스터의 제 2 입력단자에 공급하는 제 1 박막 트랜지스터와, 상기 구동용 박막 트랜지스터의 제 1 입력단자와 상기 일렉트로-루미네센스 셀 사이에 접속되고 상기 제 2 스위칭 제어신호에 응답하여 상기 일렉트로-루미네센스 셀을 경유하는 상기 공급 전압원으로부터의 전압을 상기 구동용 박막 트랜지스터의 제 1 입력단자에 공급하는 제 2 박막 트랜지스터를 구비하는 것을 특징으로 한다.
상기 일렉트로-루미네센스 표시장치에서 상기 제 2 패스는 상기 제 1 박막 트랜지스터와, 상기 구동용 박막 트랜지스터의 제 1 입력단자와 게이트 단자 사이에 접속되고 상기 제 3 스위칭 제어신호에 응답하여 상기 구동용 박막 트랜지스터가 다이오드 형태가 되도록 하는 제 3 박막 트랜지스터를 구비하는 것을 특징으로 한다.
상기 일렉트로-루미네센스 표시장치에서 상기 제 3 패스는 상기 제 2 박막 트랜지스터와, 상기 구동용 박막 트랜지스터의 제 2 입력단자와 상기 기저전압원 사이에 접속되고 상기 제 4 스위칭 제어신호에 응답하여 상기 구동용 박막 트랜지스터의 제 2 입력단자를 상기 기저전압원에 접속시키는 제 4 박막 트랜지스터를 구비하는 것을 특징으로 한다.
상기 일렉트로-루미네센스 표시장치에서 상기 4 패스는 상기 제 1 내지 3 스위칭 제어신호 각각에 의해 온(on) 되는 상기 제 1 박막 트랜지스터와, 상기 제 2 박막 트랜지스터와 및 상기 제 3 박막 트랜지스터를 구비하는 것을 특징으로 한다.
상기 일렉트로-루미네센스 표시장치에서 상기 제 5 패스는 상기 제 1 스위칭 제어신호에 의해 온 되는 상기 제 1 박막 트랜지스터와, 상기 제 2 내지 제 4 스위칭 제어신호에 의해 오프(off) 되는 상기 제 2 내지 제 4 박막 트랜지스터를 구비하는 것을 특징으로 한다.
상기 일렉트로-루미네센스 표시장치에서 상기 제 2 패스에서는 상기 제 4 패스에서 상기 스토리지 커패시터에 저장된 초기화 전압이 상기 데이터 라인에 공급 되는 상기 데이터 전압과 상기 문턱전압의 합이 될 때까지 감소됨으로써 상기 문턱전압을 상기 데이터 전압에 보상되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 일렉트로-루미네센스 표시장치의 구동방법은 공급 전압원과 기저전압원 사이에 접속된 일렉트로-루미네센스 셀과, 상기 일렉트로-루미네센스 셀과 상기 기저전압원 사이에 접속되어 상기 일렉트로-루미네센스 셀을 경유하는 상기 공급전압원으로부터의 전류를 제어하는 구동용 박막 트랜지스터와, 상기 구동용 박막 트랜지스터의 게이트 단자와 상기 기저전압원 사이에 접속되는 스토리지 커패시터를 구비하는 일렉트로-루미네센스 표시장치의 구동방법에 있어서, 데이터 라인으로부터 공급되는 공급전압을 이용하여 상기 구동용 박막 트랜지스터에 역 바이어스 전압을 공급하는 제 1 단계와, 상기 데이터 라인으로부터 공급되는 데이터 전압에 상기 구동용 박막 트랜지스터의 문턱전압을 보상하여 상기 스토리지 커패시터로 공급하는 제 2 단계와, 상기 일렉트로-루미네센스 셀을 경유하여 상기 공급 전압원으로부터 상기 기저전압원으로 흐르는 전류량이 제어되도록 상기 스토리지 커패시터의 보상된 데이터 전압을 상기 구동용 박막 트랜지스터에 공급하는 제 3 단계를 포함하는 것을 특징으로 한다.
상기 일렉트로-루미네센스 표시장치의 구동방법은 상기 보상된 데이터 전압이 상기 스토리지 커패시터에 저장되기 전에 상기 스토리지 커패시터에 저장되는 전압을 상기 공급 전압원으로부터 공급되는 전압보다 낮은 전압으로 초기화시키는 제 4 단계와, 상기 스토리지 커패시터에 저장된 상기 보상 데이터 전압이 상기 구동용 박막 트랜지스터에 공급되기 전에 상기 보상된 데이터 전압을 안정화시키는 제 5 단계를 더 포함하는 것을 특징으로 한다.
상기 일렉트로-루미네센스 표시장치의 구동방법에서 상기 구동용 박막 트랜지스터는 상기 제 2 및 제 3 단계에서 다이오드형 박막 트랜지스터가 되는 것을 특징으로 한다.
상기 일렉트로-루미네센스 표시장치의 구동방법에서 상기 제 2 단계에서는 상기 제 4 단계에서 상기 스토리지 커패시터에 저장된 초기화 전압이 상기 데이터 라인에 공급되는 상기 데이터 전압과 상기 문턱전압의 합이 될 때까지 감소됨으로써 상기 문턱전압을 상기 데이터 전압에 보상되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 6 내지 도 12를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 6을 참조하면, 본 발명의 실시 예에 따른 일렉트로 루미네센스 표시장치의 화소셀(128) 각각은 제 1 내지 제 4 제어신호라인(SGL1 내지 SGL4)과, 공급 전압원(VDD)과 기저전압원(VSS) 사이에 접속된 EL 셀(OEL)과, EL 셀(OEL)과 기저전압원(VSS) 사이에 접속되어 EL 셀(OEL)에 흐르는 전류량을 제어하는 구동용 박막 트랜지스터(Thin Film Transistor; 이하 TFT라 함)(DT)와, 데이터 라인(DL)과 구동용 TFT(DT)의 제 2 입력단자 사이에 접속된 제 1 TFT(T1)와, EL 셀(OEL)과 구동용 TFT(DT)의 제 1 입력단자 사이에 접속된 제 2 TFT(T2)와, 구동용 TFT(DT)의 제 1 입력단자와 게이트 단자 사이에 접속된 제 3 TFT(T3)와, 구동용 TFT(DT)의 제 2 입 력단자와 기저전압원(VSS) 사이에 접속된 제 4 TFT(T4)와, 제 4 TFT(T4)와 기저전압원(VSS) 사이와 구동용 TFT(DT)의 게이트 단자 사이에 접속된 스토리지 커패시터(Cst)를 구비한다.
EL 셀(OEL)의 애노드 단자는 공급 전압원(VDD)에 접속되고, 캐소드 단자는 제 2 TFT(T2)의 제 1 입력단자에 접속된다.
제 1 TFT(T1)의 소스 단자는 데이터 라인에 접속되고, 드레인 단자는 구동용 TFT(DT)의 제 2 입력단자와 제 4 TFT(T4) 사이인 제 1 노드(N1)에 접속되고, 게이트 단자는 제 1 제어신호라인(SGL1)에 접속된다. 이러한, 제 1 TFT(T1)는 제 1 제어신호라인(SGL1)으로부터의 제 1 제어신호에 따라 데이터 라인(DL)으로부터 공급되는 데이터 전압(VD)을 구동용 TFT(DT)의 제 2 입력단자에 공급한다.
제 2 TFT(T2)의 제 1 입력단자는 EL 셀(OEL)의 캐소드 단자에 접속되고, 제 2 입력단자는 구동용 TFT(DT)의 제 1 입력단자에 접속되고, 게이트 단자는 제 2 제어신호라인(SGL2)에 접속된다. 이러한, 제 2 TFT(T2)는 제 2 제어신호라인(SGL2)으로부터의 제 2 제어신호에 따라 EL 셀(OEL)의 캐소드 단자를 구동용 TFT(DT)의 제 1 입력단자에 접속시키게 된다.
제 3 TFT(T3)의 제 1 입력단자는 제 2 TFT(T2)의 제 2 입력단자와 구동용 TFT(DT)의 제 1 입력단자 사이인 제 2 노드(N2)에 접속되고, 제 2 입력단자는 구동용 TFT(DT)의 게이트 단자에 접속되고, 게이트 단자는 제 3 제어신호라인(SGL3)에 접속된다. 이러한, 제 3 TFT(T3)는 제 3 제어신호라인(SGL3)으로부터 공급되는 제 3 제어신호에 따라 구동용 TFT(DT)의 제 1 입력단자와 게이트 단자를 접속시켜 구 동용 TFT(DT)를 다이오드형 TFT가 되도록 한다.
제 4 TFT(T4)의 제 1 입력단자는 제 1 노드(N1)에 접속되고, 제 2 입력단자는 기저전압원(VSS)에 접속되고, 게이트 단자는 제 4 제어신호라인(SGL4)에 접속된다. 이러한, 제 4 TFT(T4)는 제 4 제어신호라인(SGL)으로부터 공급되는 제 4 제어신호에 따라 구동용 TFT(DT)의 제 2 입력단자를 기저전압원(VSS)에 접속시키게 된다.
스토리지 커패시터(Cst)는 데이터 라인(DL)으로부터 공급되는 데이터 전압(VD) 및 구동용 TFT(DT)의 문턱전압(Vth)이 더해진 전압을 저장하고, 저장된 데이터 전압에 의해 구동용 TFT(DT)를 다음 프레임의 데이터 전압이 공급될 때까지 구동용 TFT(DT)의 온 상태를 유지시키게 된다.
이와 같은, 제 1 및 제 2 TFT(T1, T2)는 데이터 라인(DL)으로부터 공급되는 공급전압(VDD)을 이용하여 구동용 TFT(DT)에 역 바이어스 전압을 공급하는 제 1 패스를 형성한다. 또한, 제 1 및 제 3 TFT(T1, T3)는 데이터 라인(DL)으로부터 공급되는 데이터 전압(VD)에 구동용 TFT(DT)의 문턱전압(Vth)을 보상하여 스토리지 커패시터(Cst)로 공급하는 제 2 패스를 형성한다. 또한, 제 2 및 제 4 TFT(T2, T4)는 EL 셀(OEL)을 경유하여 공급 전압원(VDD)으로부터 기저전압원(VSS)으로 흐르는 전류량(I)이 제어되도록 스토리지 커패시터(Cst)의 보상된 데이터 전압(VD+Vth)을 구동용 TFT(DT)에 공급하는 제 3 패스를 형성한다. 또한, 제 1 내지 제 3 TFT(T1, T2, T3)는 제 2 패스에 의해 보상된 데이터 전압(VD+Vth)이 스토리지 커패시터(Cst)에 저장되기 전에 스토리지 커패시터(Cst)에 저장되는 전압을 공급 전압원(VDD)으로부터 공급되는 전압보다 낮은 전압으로 초기화시키기 위한 제 4 패스를 형성한다. 그리고, 제 1 TFT(T1)는 제 3 패스에 의해 스토리지 커패시터(Cst)에 저장된 보상 데이터 전압(VD+Vth)이 구동용 TFT(DT)에 공급되기 전에 상기 보상된 데이터 전압(VD+Vth)을 안정화시키기 위한 제 5 패스를 형성한다.
구체적으로, 도 7과 도 6을 결부하여 본 발명의 실시 예에 따른 EL 표시장치 및 그의 구동방법을 설명하면 다음과 같다. 우선, 스토리지 커패시터(Cst)에는 제 1 및 제 4 TFT(T1 내지 T4)의 스위칭에 의해 구동용 TFT(DT)를 다음 프레임의 데이터 전압(VD)이 공급될 때까지 구동용 TFT(DT)의 온 상태를 유지시키기 위한 데이터 전압(VD)보다 작은 전압(~VD)이 저장되어 있다.
도 7의 P1구간에서는 제 1 및 제 2 제어신호라인(SGL1, SGL2)에는 하이 상태의 제어신호가 공급되고, 제 3 및 제 4 제어신호라인(SGL3, SGL4)에는 로우 상태의 제어신호가 공급된다. 이에 따라, 화소셀(128)의 제 1 및 제 2 TFT(T1, T2)가 턴-온됨으로써 데이터 라인(DL)에 공급되는 공급전압(VDD)은 도 8에 도시된 바와 같이 제 1 TFT(T1)를 경유하여 구동용 TFT(DT)의 제 2 입력단자에 접속된 제 1 노드(N1)에 공급되고, 공급 전압원(VDD)으로부터 EL 셀(OEL)에 의해 전압강하된 공급전압(~VDD)이 구동용 TFT(DT)의 제 1 입력단자에 공급된다. 이 때, 구동용 TFT(DT)의 게이트 단자는 스토리지 커패시터(Cst)에 접속된다. 이에 따라, P1 구간에서는 구동용 TFT(DT)의 게이트 단자와 소스단자간의 전압(Vgs)에 의해 구동용 TFT(DT)에 역 바이어스 전압이 공급된다. 따라서, 구동용 TFT(DT)는 역 바이어스 전압에 의해 문턱전압(Vth)의 이동이 회복된다. 즉, 구동용 TFT(DT)에 역 바이어스 전압을 공급함으로써 구동용 TFT(DT)에 가해진 전압 스트레스를 제거하게 된다.
그런 다음, P2 구간에서는 제 1 및 제 2 제어신호라인(SGL1, SGL2)에 공급되는 제 1 및 제 2 제어신호는 하이 상태를 유지함과 아울러 제 3 제어신호라인(SGL3)에 하이 상태의 제 3 제어신호가 공급되는 반면에 제 4 제어신호라인(SGL4)에 공급되는 제 4 제어신호는 로우 상태를 유지하게 된다. 이에 따라, 제 1 및 제 2 TFT(T1, T2)는 도 9에 도시된 바와 같이 온(ON) 상태를 유지함과 아울러 제 3 TFT(T3)는 제 3 제어신호라인(SGL3)으로부터 공급되는 제 3 제어신호에 의해 턴-온된다. 이로 인하여, 구동용 TFT(DT)는 제 1 내지 제 3 TFT(T1, T2, T3)의 턴-온으로 인하여 다이오드형 TFT가 된다. 이에 따라, 다이어드형 구동용 TFT(DT)의 애노드 전극, 즉 스토리지 커패시터(Cst)에는 공급 전압원(VDD)으로부터 공급되는 전압이 저장된다.
이러한, P2 구간에서는 다이오드형 구동용 TFT(DT)를 경유하여 공급 전압원(VDD)으로부터 다이오드형 구동용 TFT(DT)의 문턱전압(Vth) 만큼 전압강하되어 공급되는 전압(~VDD)을 스토리지 커패시터(Cst)에 저장함으로써 스토리지 커패시터(Cst)의 전압을 초기화시키게 된다.
이어서, P3 구간에서는 제 1 및 제 3 제어신호라인(SGL1, SGL3)에 공급되는 제 1 및 제 2 제어신호는 하이 상태를 유지함과 아울러 제 2 제어신호라인(SGL2)에는 로우 상태의 제 2 제어신호가 공급되고, 제 4 제어신호라인(SGL4)에 공급되는 제 4 제어신호는 로우 상태를 유지하게 된다. 이에 따라, 제 1 및 제 3 TFT(T1, T3)는 도 10에 도시된 바와 같이 온 상태를 유지함과 아울러 제 2 TFT(T2)가 턴-오프된다. 이로 인하여, 전원 공급원(VDD)으로부터 다이오드형 구동용 TFT(DT)의 애노드 전극, 즉 스토리지 커패시터(Cst)에 공급되는 전압(VDD)을 차단하고, 제 1 TFT(T1)를 경유하여 데이터 라인(DL)으로부터의 데이터 전압(VD)을 다이오드형 구동용 TFT(DT)의 캐소드 전극에 공급하게 된다. 따라서, 다이오드형 구동용 TFT(DT)에 의해 전압 강하되어 스토리지 커패시터(Cst)에 저장된 전압(~VDD)에 의해 다이오드형 구동용 TFT(DT)가 턴-온됨으로써 스토리지 커패시터(Cst)에 저장된 전압(~VDD)은 데이터 전압(VD)과 다이오드형 구동용 TFT(DT)의 문턱전압(Vth)이 더해진 전압(VD+Vth)이 될 때까지 감소하게 된다.
이러한, P3 구간에서는 구동용 TFT(DT)의 문턱전압(Cst)이 보상된 데이터 전압(VD+Vth)을 스토리지 커패시터(Cst)에 저장하게 된다.
그런 다음, P4 구간에서는 제 1 제어신호라인(SGL1)에 공급되는 제 1 제어신호는 하이 상태를 유지하는 반면에 제 2 내지 제 4 제어신호라인(SGL2, SGL3, SGL4)에는 로우 상태의 제 2 내지 제 4 제어신호가 공급된다. 이에 따라, 제 1 TFT(T1)는 도 11에 도시된 바와 같이 온 상태를 유지하는 반면에 제 2 내지 제 4 TFT(T2, T3, T4)는 턴-오프된다. 이로 인하여, 제 3 TFT(T3)가 턴-오프됨에 따라 다이오드형 구동용 TFT(DT)는 다이오드 형태에서 구동용 TFT(DT)로 접속된다. 따라서, 구동용 TFT(DT)의 게이트 단자에 공급되는 스토리지 커패시터(Cst)에 저장된 보상된 데이터 전압(VD+Vth)을 안정화시키게 된다.
마지막으로, P5 구간제 1 및 제 3 제어신호라인(SGL1, SGL3)에는 로우 상태 의 제 1 및 제 3 제어신호가 공급되고, 제 2 및 제 4 제어신호라인(SGL2, SGL4)에는 하이 상태의 제 2 및 제 4 제어신호가 공급된다. 이에 따라, 제 1 및 제 3 TFT(T1, T3)는 도 12에 도시된 바와 같이 턴-오프되고, 제 2 및 제 4 TFT(T2, T4)는 턴-온된다. 이로 인하여, 제 2 및 4 TFT(T2, T4)가 턴-온됨에 따라 스토리지 커패시터(Cst)에 저장된 전압(VD+Vth)이 구동용 TFT(DT)의 게이트 단자에 공급된다. 구동용 TFT(DT)는 게이트 단자에 공급되는 스토리지 커패시터(Cst)로부터 보상된 데이터 전압(VD+Vth)에 의해 턴-온됨으로써 EL 셀(OEL) 및 제 2 TFT(T2)를 경유하여 공급 전압원(VDD)으로부터 공급되는 전류(I)가 제 4 TFT(T4)를 경유하여 기저전압원(VSS)으로 흐르도록 제어한다. 이 때, 구동용 TFT(DT)는 자신의 문턱전압(Vth)이 보상된 데이터 전압(VD+Vth)만큼 EL 셀(OEL)에 흐르는 전류량(I)을 제어하게 된다.
이러한, P5 구간에서는 스토리지 커패시터(Cst)에 저장된 구동용 TFT(DT)의 문턱전압(Vth)이 보상된 데이터 전압(VD+Vth)을 이용하여 구동용 TFT(DT)를 턴-온시켜 EL 셀(OEL)에 흐르는 전류량(I)을 제어함으로써 구동용 TFT(DT)의 문턱전압(Vth)에 따른 휘도의 감소를 보상하여 원하는 화상을 표시하게 된다.
이와 같은, 본 발명의 실시 예에 따른 EL 표시장치와 그의 구동방법은 상술한 바와 같이 P1 내지 P5 구간을 반복하여 원하는 화상을 표시할 수 있다.
상술한 바와 같이, 본 발명의 실시 예에 따른 일렉트로-루미네센스 표시장치 와 그의 구동방법은 구동용 박막 트랜지스터에 역 바이어스 전압을 공급하여 구동용 박막 트랜지스터의 열화를 방지함과 동시에 구동용 박막 트랜지스터의 문턱전압을 데이터 전압에 보상하여 일렉트로-루미네센스 셀에 흐르는 전류량을 제어함으로써 휘도의 감소를 방지하여 원하는 화상을 표시할 수 있다.
또한, 본 발명의 실시 예에 따른 일렉트로-루미네센스 표시장치와 그의 구동방법은 휘도의 감소를 방지하여 화질의 균일도를 향상시킬 수 있으며 잔상 제거하여 화질을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (13)

  1. 공급 전압원과 기저전압원 사이에 접속된 일렉트로-루미네센스 셀과,
    상기 일렉트로-루미네센스 셀과 상기 기저전압원 사이에 접속되어 상기 일렉트로-루미네센스 셀을 경유하는 상기 공급전압원으로부터의 전류를 제어하는 구동용 박막 트랜지스터와,
    상기 구동용 박막 트랜지스터의 게이트 단자와 상기 기저전압원 사이에 접속되는 스토리지 커패시터와,
    데이터 라인으로부터 공급되는 공급전압을 이용하여 상기 구동용 박막 트랜지스터에 역 바이어스 전압을 공급하는 제 1 패스와,
    상기 데이터 라인으로부터 공급되는 데이터 전압에 상기 구동용 박막 트랜지스터의 문턱전압을 보상하여 상기 스토리지 커패시터로 공급하는 제 2 패스와,
    상기 일렉트로-루미네센스 셀을 경유하여 상기 공급 전압원으로부터 상기 기저전압원으로 흐르는 전류량이 제어되도록 상기 스토리지 커패시터의 보상된 데이터 전압을 상기 구동용 박막 트랜지스터에 공급하는 제 3 패스를 구비하는 것을 특징으로 하는 일렉트로-루미네센스 표시장치.
  2. 제 1 항에 있어서,
    상기 제 2 패스에 의해 상기 보상된 데이터 전압이 상기 스토리지 커패시터에 저장되기 전에 상기 스토리지 커패시터에 저장되는 전압을 상기 공급 전압원으 로부터 공급되는 전압보다 낮은 전압으로 초기화시키기 위한 제 4 패스와,
    상기 제 3 패스에 의해 상기 스토리지 커패시터에 저장된 상기 보상 데이터 전압이 상기 구동용 박막 트랜지스터에 공급되기 전에 상기 보상된 데이터 전압을 안정화시키기 위한 제 5 패스를 더 구비하는 것을 특징으로 하는 일렉트로-루미네센스 표시장치.
  3. 제 2 항에 있어서,
    상기 제 1 내지 제 5 패스를 형성하기 위한 제 1 내지 제 4 스위칭 제어신호를 공급하기 위한 제 1 내지 제 4 제어신호 공급라인을 더 구비하는 것을 특징으로 하는 일렉트로-루미네센스 표시장치.
  4. 제 3 항에 있어서,
    상기 제 1 패스는,
    상기 데이터 라인과 상기 구동용 박막 트랜지스터의 제 2 입력단자 사이에 접속되고 상기 제 1 스위칭 제어신호에 응답하여 상기 데이터 라인에 공급되는 상기 공급전압을 상기 구동용 박막 트랜지스터의 제 2 입력단자에 공급하는 제 1 박막 트랜지스터와,
    상기 구동용 박막 트랜지스터의 제 1 입력단자와 상기 일렉트로-루미네센스 셀 사이에 접속되고 상기 제 2 스위칭 제어신호에 응답하여 상기 일렉트로-루미네센스 셀을 경유하는 상기 공급 전압원으로부터의 전압을 상기 구동용 박막 트랜지 스터의 제 1 입력단자에 공급하는 제 2 박막 트랜지스터를 구비하는 것을 특징으로 하는 일렉트로-루미네센스 표시장치.
  5. 제 4 항에 있어서,
    상기 제 2 패스는,
    상기 제 1 박막 트랜지스터와,
    상기 구동용 박막 트랜지스터의 제 1 입력단자와 게이트 단자 사이에 접속되고 상기 제 3 스위칭 제어신호에 응답하여 상기 구동용 박막 트랜지스터가 다이오드 형태가 되도록 하는 제 3 박막 트랜지스터를 구비하는 것을 특징으로 하는 일렉트로-루미네센스 표시장치.
  6. 제 5 항에 있어서,
    상기 제 3 패스는,
    상기 제 2 박막 트랜지스터와,
    상기 구동용 박막 트랜지스터의 제 2 입력단자와 상기 기저전압원 사이에 접속되고 상기 제 4 스위칭 제어신호에 응답하여 상기 구동용 박막 트랜지스터의 제 2 입력단자를 상기 기저전압원에 접속시키는 제 4 박막 트랜지스터를 구비하는 것을 특징으로 하는 일렉트로-루미네센스 표시장치.
  7. 제 6 항에 있어서,
    상기 4 패스는,
    상기 제 1 내지 3 스위칭 제어신호 각각에 의해 온(on) 되는 상기 제 1 박막 트랜지스터와, 상기 제 2 박막 트랜지스터와 및 상기 제 3 박막 트랜지스터를 구비하는 것을 특징으로 하는 일렉트로-루미네센스 표시장치.
  8. 제 7 항에 있어서,
    상기 제 5 패스는,
    상기 제 1 스위칭 제어신호에 의해 온 되는 상기 제 1 박막 트랜지스터와,
    상기 제 2 내지 제 4 스위칭 제어신호에 의해 오프(off) 되는 상기 제 2 내지 제 4 박막 트랜지스터를 구비하는 것을 특징으로 하는 일렉트로-루미네센스 표시장치.
  9. 제 8 항에 있어서,
    상기 제 2 패스에서는 상기 제 4 패스에서 상기 스토리지 커패시터에 저장된 초기화 전압이 상기 데이터 라인에 공급되는 상기 데이터 전압과 상기 문턱전압의 합이 될 때까지 감소됨으로써 상기 문턱전압을 상기 데이터 전압에 보상되는 것을 특징으로 하는 일렉트로-루미네센스 표시장치.
  10. 공급 전압원과 기저전압원 사이에 접속된 일렉트로-루미네센스 셀과, 상기 일렉트로-루미네센스 셀과 상기 기저전압원 사이에 접속되어 상기 일렉트로-루미네 센스 셀을 경유하는 상기 공급전압원으로부터의 전류를 제어하는 구동용 박막 트랜지스터와, 상기 구동용 박막 트랜지스터의 게이트 단자와 상기 기저전압원 사이에 접속되는 스토리지 커패시터를 구비하는 일렉트로-루미네센스 표시장치의 구동방법에 있어서,
    데이터 라인으로부터 공급되는 공급전압을 이용하여 상기 구동용 박막 트랜지스터에 역 바이어스 전압을 공급하는 제 1 단계와,
    상기 데이터 라인으로부터 공급되는 데이터 전압에 상기 구동용 박막 트랜지스터의 문턱전압을 보상하여 상기 스토리지 커패시터로 공급하는 제 2 단계와,
    상기 일렉트로-루미네센스 셀을 경유하여 상기 공급 전압원으로부터 상기 기저전압원으로 흐르는 전류량이 제어되도록 상기 스토리지 커패시터의 보상된 데이터 전압을 상기 구동용 박막 트랜지스터에 공급하는 제 3 단계를 포함하는 것을 특징으로 하는 일렉트로-루미네센스 표시장치의 구동방법.
  11. 제 10 항에 있어서,
    상기 보상된 데이터 전압이 상기 스토리지 커패시터에 저장되기 전에 상기 스토리지 커패시터에 저장되는 전압을 상기 공급 전압원으로부터 공급되는 전압보다 낮은 전압으로 초기화시키는 제 4 단계와,
    상기 스토리지 커패시터에 저장된 상기 보상 데이터 전압이 상기 구동용 박막 트랜지스터에 공급되기 전에 상기 보상된 데이터 전압을 안정화시키는 제 5 단계를 더 포함하는 것을 특징으로 하는 일렉트로-루미네센스 표시장치의 구동방법.
  12. 제 11 항에 있어서,
    상기 구동용 박막 트랜지스터는 상기 제 2 및 제 3 단계에서 다이오드형 박막 트랜지스터가 되는 것을 특징으로 하는 일렉트로-루미네센스 표시장치의 구동방법.
  13. 제 11 항에 있어서,
    상기 제 2 단계에서는 상기 제 4 단계에서 상기 스토리지 커패시터에 저장된 초기화 전압이 상기 데이터 라인에 공급되는 상기 데이터 전압과 상기 문턱전압의 합이 될 때까지 감소됨으로써 상기 문턱전압을 상기 데이터 전압에 보상되는 것을 특징으로 하는 일렉트로-루미네센스 표시장치의 구동방법.
KR20030099751A 2003-12-30 2003-12-30 일렉트로-루미네센스 표시장치와 그의 구동방법 KR100555310B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20030099751A KR100555310B1 (ko) 2003-12-30 2003-12-30 일렉트로-루미네센스 표시장치와 그의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030099751A KR100555310B1 (ko) 2003-12-30 2003-12-30 일렉트로-루미네센스 표시장치와 그의 구동방법

Publications (2)

Publication Number Publication Date
KR20050068394A KR20050068394A (ko) 2005-07-05
KR100555310B1 true KR100555310B1 (ko) 2006-03-03

Family

ID=37258953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030099751A KR100555310B1 (ko) 2003-12-30 2003-12-30 일렉트로-루미네센스 표시장치와 그의 구동방법

Country Status (1)

Country Link
KR (1) KR100555310B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100592641B1 (ko) 2004-07-28 2006-06-26 삼성에스디아이 주식회사 화소 회로 및 그것을 채용한 유기 발광 표시 장치
KR20130009487A (ko) * 2011-07-15 2013-01-23 엘지디스플레이 주식회사 발광표시장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200707385A (en) * 2005-07-15 2007-02-16 Seiko Epson Corp Electronic device, method of driving the same, electro-optical device, and electronic apparatus
KR100858618B1 (ko) 2007-04-10 2008-09-17 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 구동방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100592641B1 (ko) 2004-07-28 2006-06-26 삼성에스디아이 주식회사 화소 회로 및 그것을 채용한 유기 발광 표시 장치
KR20130009487A (ko) * 2011-07-15 2013-01-23 엘지디스플레이 주식회사 발광표시장치
KR101950819B1 (ko) 2011-07-15 2019-04-26 엘지디스플레이 주식회사 발광표시장치

Also Published As

Publication number Publication date
KR20050068394A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
US8823613B2 (en) Pixel circuit including initialization circuit and organic electroluminescent display including the same
KR100592646B1 (ko) 발광 표시장치 및 그의 구동방법
KR101042956B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시장치
JP4477617B2 (ja) 有機発光ダイオード表示素子及びその駆動方法
KR101058108B1 (ko) 화소 회로 및 이를 이용한 유기 발광 표시장치
KR100624137B1 (ko) 유기 전계 발광 표시장치의 화소회로 및 그의 구동방법
KR101040813B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US7796100B2 (en) Organic electroluminescence display and driving method thereof
US8269698B2 (en) Electro-luminescence display device and driving method thereof
KR101058107B1 (ko) 화소 회로 및 이를 이용한 유기 발광 표시장치
KR100568597B1 (ko) 일렉트로-루미네센스 표시장치와 그의 구동방법
KR100568592B1 (ko) 일렉트로-루미네센스 표시장치와 그의 구동방법
JP4400443B2 (ja) 発光駆動回路及びその駆動制御方法、並びに、表示装置及びその表示駆動方法
KR20060064194A (ko) 발광 표시장치와 그의 구동방법
KR100646999B1 (ko) 발광 표시장치와 그의 구동방법
KR100555310B1 (ko) 일렉트로-루미네센스 표시장치와 그의 구동방법
KR101474023B1 (ko) 유기발광다이오드 표시장치
KR20070071524A (ko) 유기발광다이오드 표시소자의 구동방법 및 장치
KR100595108B1 (ko) 화소와 발광 표시장치 및 그의 구동방법
KR20080048831A (ko) 유기발광다이오드 표시소자
KR100592645B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법
KR100923353B1 (ko) 일렉트로-루미네센스 표시장치 및 그 구동방법
KR100741979B1 (ko) 유기 전계발광 표시장치의 화소회로
KR100647000B1 (ko) 유기 발광 표시장치의 역바이어스 인가 방법
KR100939206B1 (ko) 일렉트로-루미네센스 표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 15