KR20080048688A - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR20080048688A
KR20080048688A KR1020060118950A KR20060118950A KR20080048688A KR 20080048688 A KR20080048688 A KR 20080048688A KR 1020060118950 A KR1020060118950 A KR 1020060118950A KR 20060118950 A KR20060118950 A KR 20060118950A KR 20080048688 A KR20080048688 A KR 20080048688A
Authority
KR
South Korea
Prior art keywords
buffer
liquid crystal
signal
links
crystal display
Prior art date
Application number
KR1020060118950A
Other languages
Korean (ko)
Other versions
KR101296634B1 (en
Inventor
이선용
이세응
심유리
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060118950A priority Critical patent/KR101296634B1/en
Publication of KR20080048688A publication Critical patent/KR20080048688A/en
Application granted granted Critical
Publication of KR101296634B1 publication Critical patent/KR101296634B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

An LCD(Liquid Crystal Display) is provided to compensate the resistant deviation between connection patterns by buffer links and buffer pads, thereby preventing the lowering of the image quality. An LCD panel has at least two display areas corresponding to at least two driving IC(Integrated Circuit)(140A,140B), respectively. A connection pattern connects a signal line and the driving IC of the LCD panel and is formed at the non-display area of the LCD panel except for the display area. The connection pattern includes plural buffer links(142) connected with a portion among plural output channels of the driving IC. Plural buffer pads(144) are connected with the buffer link. Plural signal links(146) are connected with the buffer pads and the signal line and has the continuously changed resistance value. In the LCD, the distance from the buffer links to the buffer pads is the same. The length of the plural buffer links and buffer pads is the same.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}Liquid crystal display {LIQUID CRYSTAL DISPLAY}

도 1은 종래 액정 표시 장치를 나타내는 도면이다.1 is a view showing a conventional liquid crystal display device.

도 2는 종래 액정 표시 장치의 신호 링크 간의 라인 저항을 나타내는 도면이다.2 is a diagram illustrating line resistance between signal links of a conventional liquid crystal display.

도 3은 본 발명에 따른 액정 표시 장치를 나타내는 도면이다.3 is a view showing a liquid crystal display device according to the present invention.

도 4는 도 3에 도시된 구동 집적 회로와 데이터 라인을 연결하는 연결 패턴을 구체적으로 나타내는 도면이다.4 is a diagram illustrating in detail a connection pattern connecting a driving integrated circuit and a data line illustrated in FIG. 3.

도 5는 본 발명에 따른 액정 표시 장치의 신호 링크 간의 라인 저항을 나타내는 도면이다.5 is a diagram illustrating line resistance between signal links of a liquid crystal display according to the present invention.

< 도면의 주요부분에 대한 설명><Description of Main Parts of Drawing>

100 : 액정 표시 패널 110 : 칼라 필터 기판100 liquid crystal display panel 110 color filter substrate

120 : 박막트랜지스터 기판 130 : 게이트 구동 집적 회로120: thin film transistor substrate 130: gate driving integrated circuit

140 : 데이터 구동 집적 회로 142 : 버퍼 링크140: data driving integrated circuit 142: buffer link

144 : 버퍼 패드 146 : 신호 링크144: buffer pad 146: signal link

150 : 연결 패턴150: connection pattern

본 발명은 액정 표시 장치에 관한 것으로, 특히 서로 다른 표시 영역의 신호 라인들과 접속된 신호 링크 간의 저항 편차를 최소화할 수 있는 액정 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and more particularly, to a liquid crystal display capable of minimizing resistance variation between signal lines connected to different display regions and connected signal links.

통상, 액정 표시 장치(Liquid Crystal Display; LCD)는 전계에 따라 유전 이방성을 갖는 액정의 광투과율을 조절하여 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정셀을 이용하여 화상을 표시하는 액정 표시 패널과, 액정 표시 패널을 구동하는 구동 집적 회로를 구비한다.In general, a liquid crystal display (LCD) displays an image by adjusting a light transmittance of a liquid crystal having dielectric anisotropy according to an electric field. Such a liquid crystal display device includes a liquid crystal display panel for displaying an image using a liquid crystal cell and a driving integrated circuit for driving the liquid crystal display panel.

이러한 액정 표시 장치는 사용자의 요구에 따라 다양한 해상도가 요구되고 있다. 이 경우, 구동 집적 회로의 출력 채널 수와 액정 표시 패널의 신호 라인수가 일치하지 않아 구동 집적 회로의 출력 채널 중 일부만 사용하는 경우가 종종 발생된다. Such liquid crystal display devices require various resolutions according to user requirements. In this case, the number of output channels of the driving integrated circuit and the number of signal lines of the liquid crystal display panel do not coincide, so that only a part of the output channels of the driving integrated circuit is often used.

구체적으로, 도 1에 도시된 바와 같이 액정 표시 패널의 신호 라인 수가 591인 경우, 600개의 채널을 가지는 구동 집적 회로(12A,12B)를 2개 이용한다. 즉, 2개의 구동 집적 회로(12A,12B) 중 하나의 구동 집적 회로(12A)는 600개의 출력 채널 중 총 295개의 출력 채널을 사용하고, 나머지 하나의 구동 집적 회로(12B)는 600개의 출력 채널 중 총 296개의 출력 채널을 사용한다. 이러한 출력 채널 각각은 제1 및 제2 표시 영역(A,B) 각각의 신호 라인들과 신호 링크(14)를 통해 연결된다. 이 때, 제1 표시 영역(A)의 마지막번째 신호 라인과 접속되는 신호 링크(14)는 제2 표시 영역(B)의 첫번째 신호 라인과 접속되는 신호 링크(14)보다 길이가 짧 다. 이에 따라, 도 2에 도시된 바와 같이 제1 표시 영역(A)의 마지막번째 신호 라인과 접속되는 신호 링크(14)와 제2 표시 영역(B)의 첫번째 신호라인과 접속된 신호 링크(14) 간의 저항 편차(△R)가 심하게 발생된다. 이러한 저항 편차는 제1 및 제2 표시 영역(A,B) 사이에 가로선 또는 세로선 현상으로 화면이 분할되어 보이게 함으로써 화질 저하를 초래한다.Specifically, as shown in FIG. 1, when the number of signal lines of the liquid crystal display panel is 591, two driving integrated circuits 12A and 12B having 600 channels are used. That is, one of the two driving integrated circuits 12A and 12B uses the total of 295 output channels among the 600 output channels, and the other of the driving integrated circuits 12B uses 600 output channels. A total of 296 output channels are used. Each of these output channels is connected to signal lines of each of the first and second display areas A and B through the signal link 14. At this time, the signal link 14 connected to the last signal line of the first display area A is shorter than the signal link 14 connected to the first signal line of the second display area B. FIG. Accordingly, as shown in FIG. 2, the signal link 14 connected to the last signal line of the first display area A and the signal link 14 connected to the first signal line of the second display area B are connected. The resistance deviation ΔR between them is severely generated. This resistance variation causes a deterioration in image quality by making the screen divided into horizontal lines or vertical lines between the first and second display areas A and B. FIG.

따라서, 본 발명이 이루고자 하는 기술적 과제는 서로 다른 표시 영역의 신호 라인들과 접속된 신호 링크 간의 저항 편차를 최소화할 수 있는 액정 표시 장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display device capable of minimizing a resistance variation between signal lines connected to different display regions and connected signal links.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 액정 표시 장치는 적어도 2개의 구동 집적 회로와; 상기 적어도 2개의 구동 집적 회로 각각과 대응되는 적어도 2개의 표시 영역을 가지는 액정 표시 패널과; 상기 액정 표시 패널의 신호 라인과 상기 구동 집적 회로를 연결하며 상기 표시 영역을 제외한 상기 액정 표시 패널의 비표시 영역에 형성되는 연결 패턴을 구비하며, 상기 연결 패턴은 상기 구동 집적 회로의 다수개의 출력 채널 중 일부와 연결된 다수의 버퍼 링크와; 상기 버퍼 링크와 연결된 다수의 버퍼 패드와; 상기 버퍼 패드들 각각과 상기 신호 라인과 연결되며 연속적으로 변하는 저항값을 가지는 다수의 신호 링크들을 구비하는 것을 특징으로 한다.In order to achieve the above technical problem, the liquid crystal display device according to the present invention comprises at least two drive integrated circuit; A liquid crystal display panel having at least two display regions corresponding to each of the at least two driving integrated circuits; A connection pattern connecting the signal line of the liquid crystal display panel and the driving integrated circuit and formed in a non-display area of the liquid crystal display panel except for the display area, wherein the connection pattern includes a plurality of output channels of the driving integrated circuit. A plurality of buffer links coupled with some of the plurality of buffer links; A plurality of buffer pads connected with the buffer link; And a plurality of signal links connected to each of the buffer pads and the signal line and having a resistance value continuously changing.

여기서, 상기 버퍼 링크에서 상기 버퍼 패드까지의 길이는 서로 동일한 길이 를 가지는 것을 특징으로 한다.Here, the lengths from the buffer link to the buffer pad may have the same length.

구체적으로, 상기 다수의 버퍼 링크 각각의 길이는 서로 동일하며, 상기 다수의 버퍼 패드들 각각의 길이는 서로 동일한 것을 특징으로 한다.In detail, each of the plurality of buffer links has the same length, and each of the plurality of buffer pads has the same length.

또한, 상기 버퍼 패드들은 상기 표시 영역의 중앙부와 대응되는 상기 비표시 영역에 위치하는 것을 특징으로 한다.The buffer pads may be positioned in the non-display area corresponding to the center portion of the display area.

그리고, 상기 다수의 신호 링크들은 연속적으로 길이가 변하도록 형성되는 것을 특징으로 한다.In addition, the plurality of signal links are characterized in that the length is formed continuously.

구체적으로, 상기 다수의 신호 링크들은 상기 적어도 2개의 표시 영역 각각의 중앙부에 위치하는 신호 라인과 접속된 신호 링크를 기준으로 대칭적으로 형성되는 것을 특징으로 한다.In detail, the plurality of signal links may be symmetrically formed based on a signal link connected to a signal line positioned at a central portion of each of the at least two display regions.

더 구체적으로, 상기 다수의 신호 링크들은 상기 적어도 2개의 표시 영역 각각의 외곽부에 위치하는 신호 라인과 접속된 신호 링크에서 상기 표시 영역 각각의 중앙부에 위치하는 신호 라인과 접속된 신호 링크로 갈수록 길이가 연속적으로 감소하는 것을 특징으로 한다.More specifically, the plurality of signal links may have a length from a signal link connected to a signal line positioned at an outer portion of each of the at least two display regions from a signal link connected to a signal line positioned at a central portion of each of the display regions. Is characterized in that continuously decreases.

이하, 본 발명의 바람직한 실시 예를 도 3 내지 도 5를 참조하여 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 3 to 5.

도 3은 본 발명에 따른 액정 표시 장치를 나타내는 도면이며, 도 4는 도 3에 도시된 구동 집적 회로와 표시 영역을 연결하는 연결 패턴을 구체적으로 나타내는 도면이다.3 is a diagram illustrating a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 4 is a diagram illustrating a connection pattern connecting the driving integrated circuit and the display area illustrated in FIG. 3 in detail.

도 3 및 도 4에 도시된 액정 표시 장치는 화상을 구현하는 액정 표시 패 널(100)과, 액정 표시 패널(100)을 구동하기 위한 구동 집적 회로(130,140A,140B)와, 구동 집적 회로(130,140A,140B)와 액정 표시 패널(100)의 신호 라인을 연결하기 위한 연결 패턴(150)을 구비한다.3 and 4 illustrate a liquid crystal display panel 100 for implementing an image, driving integrated circuits 130, 140A, 140B for driving the liquid crystal display panel 100, and a driving integrated circuit ( And a connection pattern 150 for connecting the signal lines 130, 140A, 140B and the signal line of the liquid crystal display panel 100.

액정 표시 패널(100)은 박막 트랜지스터 기판(110)과, 칼러 필터 기판(120)이 액정을 사이에 두고 접합되어 형성된다. 이러한 액정 표시 패널(100)은 서로 교차되게 형성된 게이트 라인(GL) 및 데이터 라인(DL)과, 그 교차부마다 형성된 박막트랜지스터(TFT)와, 그 박막트랜지스터(TFT)와 접속된 액정셀(Clc)이 형성된다. 여기서, 액정셀(Clc)은 박막트랜지스터(TFT)와 접속된 화소 전극(도시하지 않음)과, 화소 전극(122)과 액정을 사이에 두고 마주보는 공통 전극(도시하지 않음)을 포함한다. 그리고, 액정셀(Clc)이 매트릭스 형태로 형성된 영역은 표시 영역(A,B)으로 정의되고 나머지 영역은 비표시 영역으로 정의된다.The liquid crystal display panel 100 is formed by bonding the thin film transistor substrate 110 and the color filter substrate 120 to each other with a liquid crystal interposed therebetween. The liquid crystal display panel 100 includes a gate line GL and a data line DL formed to cross each other, a thin film transistor TFT formed at each crossing portion thereof, and a liquid crystal cell Clc connected to the thin film transistor TFT. ) Is formed. The liquid crystal cell Clc includes a pixel electrode (not shown) connected to the thin film transistor TFT, and a common electrode (not shown) facing the pixel electrode 122 and the liquid crystal therebetween. In addition, an area in which the liquid crystal cell Clc is formed in a matrix form is defined as the display areas A and B, and the remaining area is defined as a non-display area.

구동 집적 회로는 액정 표시 패널(100)의 게이트 라인(GL)들을 구동하기 위한 게이트 구동 집적 회로(130)와, 액정 표시 패널(100)의 타측에 형성되어 액정 표시 패널(100)의 데이터 라인들(DL)을 구동하기 위한 데이터 구동 집적 회로(140A,140B)를 포함한다. The driving integrated circuit includes a gate driving integrated circuit 130 for driving the gate lines GL of the liquid crystal display panel 100, and data lines of the liquid crystal display panel 100 formed on the other side of the liquid crystal display panel 100. Data driving integrated circuits 140A and 140B for driving the DL.

게이트 구동 집적 회로(130) 및 데이터 구동 집적 회로(140A,140B) 중 적어도 어느 하나의 구동 집적 회로의 출력 채널 수와 액정 표시 패널(100)의 신호 라인수가 일치하지 않는 경우, 구동 집적 회로의 출력 채널 중 일부는 사용되고 나머지 일부는 사용되지 않는다. 구체적으로, 액정 표시 패널(100)의 데이터 라인(DL) 수가 591인 경우, 600개의 채널을 가지는 구동 집적 회로(140A,140B)를 2개 이용한 다. 즉, 2개의 구동 집적 회로(140A,140B) 중 하나의 구동 집적 회로(140A)는 600개의 출력 채널 중 총 295개의 출력 채널(1 내지 240번째 출력 채널과 361 내지 416 출력 채널)을 사용하고, 나머지 하나의 구동 집적 회로(140B)는 600개의 출력 채널 중 총 296개의 출력 채널(1 내지 240번째 출력 채널과 361 내지 417 출력 채널)을 사용한다. 이러한 출력 채널 각각은 제1 및 제2 표시 영역(A,B) 각각의 데이터 라인들(DL)과 연결 패턴(150)을 통해 연결된다. When the number of output channels of at least one of the gate driver integrated circuit 130 and the data driver integrated circuits 140A and 140B and the number of signal lines of the liquid crystal display panel 100 do not match, an output of the driver integrated circuit Some of the channels are used and others are not used. In detail, when the number of data lines DL of the liquid crystal display panel 100 is 591, two driving integrated circuits 140A and 140B having 600 channels are used. That is, one drive integrated circuit 140A of the two drive integrated circuits 140A and 140B uses a total of 295 output channels (1st to 240th output channels and 361 to 416 output channels) among 600 output channels. The other driving integrated circuit 140B uses a total of 296 output channels (1st to 240th output channels and 361 to 417 output channels) among 600 output channels. Each of the output channels is connected to the data lines DL of each of the first and second display areas A and B through the connection pattern 150.

연결 패턴(150)은 게이트 구동 집적 회로(130) 및 데이터 구동 집적 회로(140A,140B) 중 적어도 어느 하나와 표시 영역에 위치하는 해당 신호 라인 사이에 형성되어 이들을 연결한다. 여기서, 본 발명은 적어도 2개의 데이터 구동 집적 회로(140A,140B)와 제1 및 제2 표시 영역(A,B)에 위치하는 데이터 라인(DL)을 연결하는 연결 패턴(150)을 예로 들어 설명하기로 한다.The connection pattern 150 is formed between at least one of the gate driving integrated circuit 130 and the data driving integrated circuits 140A and 140B and a corresponding signal line positioned in the display area to connect them. Herein, the present invention will be described using the connection pattern 150 connecting at least two data driving integrated circuits 140A and 140B and data lines DL positioned in the first and second display areas A and B as an example. Let's do it.

이러한 연결 패턴(150)은 도 4에 도시된 바와 같이 버퍼 링크(142), 버퍼 패드(144) 및 신호 링크(146)를 포함한다.The connection pattern 150 includes a buffer link 142, a buffer pad 144, and a signal link 146 as shown in FIG. 4.

버퍼 링크들(142)은 적어도 2개의 데이터 구동 집적 회로(140A,140B)의 출력 채널과 접속되며 서로 동일한 길이를 가지도록 형성된다.The buffer links 142 are connected to the output channels of the at least two data driver integrated circuits 140A and 140B and are formed to have the same length as each other.

버퍼 패드들(144)은 각 데이터 구동 집적 회로(140A,140B)와 대응되는 제1 및 제2 표시 영역(A,B)의 중심부와 대응되도록 비표시 영역에 형성된다. 그리고, 버퍼 패드들(144)은 버퍼 링크(142)와 신호 링크(146) 사이에 형성되어 이들을 연결한다. 이러한 버퍼패드들은(144) 서로 동일한 길이를 가지도록 형성된다. 이에 따라, 버퍼 링크(142)에서 버퍼 패드(144)까지는 동일한 라인 저항값을 가지게 된 다.The buffer pads 144 are formed in the non-display area so as to correspond to the centers of the first and second display areas A and B corresponding to the data driver integrated circuits 140A and 140B. The buffer pads 144 are formed between the buffer link 142 and the signal link 146 to connect them. These buffer pads 144 are formed to have the same length as each other. Accordingly, the buffer link 142 to the buffer pad 144 have the same line resistance value.

신호 링크(146)는 버퍼 패드들(144)과 제1 및 제2 표시 영역(A,B) 사이에 형성되어 버퍼 패드들(144) 각각과 제1 및 제2 표시 영역(A,B)의 데이터 라인(DL)을 연결한다. The signal link 146 is formed between the buffer pads 144 and the first and second display regions A and B so that the signal links 146 of the buffer pads 144 and the first and second display regions A and B are respectively formed. Connect the data line DL.

이러한 신호 링크들(146)은 연속적으로 변하는 라인 저항값을 가지도록 형성된다. 즉, 버퍼 패드(144)가 예를 들어 i개인 경우, 제1 내지 제i/2 버퍼 패드(144)와 접속되는 제1 내지 제i/2 신호 링크들(146)은 제1 신호 링크에서 제i/2 신호 링크로 갈수록 길이가 감소하도록 형성된다. 그리고, 제(i+1)/2 내지 제i 버퍼 패드(144)와 접속되는 제(i+1)/2 내지 제i 신호 링크들(146)은 제(i+1)/2 신호 링크에서 제i 신호 링크(146)로 갈수록 길이가 증가하도록 형성된다. 이에 따라, 신호 링크들(146)은 대칭적인 구조를 가지도록 형성된다.These signal links 146 are formed to have continuously varying line resistance values. That is, when the buffer pad 144 is i, for example, the first through i / 2 signal links 146 connected to the first through i / 2 buffer pads 144 are formed in the first signal link. It is formed to decrease in length toward the i / 2 signal link. In addition, the (i + 1) / 2 to i-th signal links 146 connected to the (i + 1) / 2 to i-th buffer pad 144 may be connected to the (i + 1) / 2 signal link. The length increases toward the i th signal link 146. Accordingly, the signal links 146 are formed to have a symmetrical structure.

이와 같이, 본 발명에 따른 액정 표시 장치는 각 데이터 구동 집적 회로(140A,140B)와 대응되는 제1 및 제2 표시 영역(A,B)의 중심부와 대응되도록 비표시 영역에 버퍼 패드(144)가 배치된다. 이 후, 그 버퍼 패드(144)를 중심으로 버퍼 링크(142)가 동일한 라인 저항값을 가지는 영역에 구동 집적 회로(140A,140B)를 배치한다. 이 후, 버퍼 패드(144)와 데이터 라인(DL)을 연결하는 신호 링크(146)는 연속적으로 라인 저항값이 변하도록 배치된다.As described above, in the liquid crystal display according to the present invention, the buffer pad 144 is disposed in the non-display area so as to correspond to the centers of the first and second display areas A and B corresponding to the data driver integrated circuits 140A and 140B. Is placed. Thereafter, the driving integrated circuits 140A and 140B are disposed in a region in which the buffer link 142 has the same line resistance value around the buffer pad 144. Thereafter, the signal link 146 connecting the buffer pad 144 and the data line DL is disposed so that the line resistance value continuously changes.

도 5는 본 발명에 따른 액정 표시 장치의 연결 패턴의 위치에 따른 신호 링크의 라인 저항값을 나타내는 도면이다.5 is a diagram illustrating a line resistance value of a signal link according to a position of a connection pattern of a liquid crystal display according to the present invention.

도 5에 도시된 바와 같이 본 발명에 따른 액정 표시 장치의 연결 패턴(150) 은 제1 및 제2 표시 영역(A,B)의 외곽부에서 중앙부로 갈수록 라인 저항값이 점진적으로 작아진다. 그리고, 제1 표시 영역(A)의 마지막번째 데이터 라인(DL)과 접속된 연결 패턴(150)의 길이와 제2 표시 영역(B)의 첫번째 데이터 라인(DL)과 접속된 연결 패턴(140)의 길이가 동일하다. 이에 따라, 제1 및 제2 표시 영역(A,B) 사이의 라인 저항 편차가 최소화되어 제1 및 제2 표시 영역(A,B)이 분할되어 보이는 현상을 방지할 수 있다.As illustrated in FIG. 5, the line resistance of the connection pattern 150 of the liquid crystal display according to the present invention gradually decreases from the outer portions of the first and second display areas A and B to the center portion. Then, the length of the connection pattern 150 connected to the last data line DL of the first display area A and the connection pattern 140 connected to the first data line DL of the second display area B are specified. The length of is the same. As a result, the line resistance deviation between the first and second display areas A and B is minimized, thereby preventing the first and second display areas A and B from being divided.

한편, 본 발명에 따른 액정 표시 장치는 데이터 구동 집적 회로와 데이터 라인을 연결하는 연결 패턴을 예로 들어 설명하였지만 이외에도 게이트 구동 집적 회로와 게이트 라인을 연결하는 연결 패턴에도 적용가능하다.Meanwhile, although the liquid crystal display according to the present invention has been described using a connection pattern connecting the data driving integrated circuit and the data line as an example, the liquid crystal display device may be applied to the connection pattern connecting the gate driving integrated circuit and the gate line.

상술한 바와 같이, 본 발명에 따른 액정 표시 장치는 버퍼 링크와 버퍼 패드들에 의해 신호 링크, 즉 연결 패턴 간의 저항 편차가 보상된다. 즉, 본 발명에 따른 액정 표시 장치의 신호 링크들은 점진적으로 라인 저항값이 변한다. 이에 따라, 본 발명에 따른 액정 표시 장치는 적어도 두 표시 영역이 분할되어 보이는 현상을 방지하여 화질 저하를 방지할 수 있다.As described above, the liquid crystal display according to the present invention compensates for the resistance variation between the signal link, that is, the connection pattern, by the buffer link and the buffer pads. That is, the signal resistance of the liquid crystal display according to the present invention gradually changes the line resistance value. Accordingly, the liquid crystal display according to the present invention can prevent a phenomenon in which at least two display regions are divided, thereby preventing deterioration in image quality.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (7)

적어도 2개의 구동 집적 회로와;At least two drive integrated circuits; 상기 적어도 2개의 구동 집적 회로 각각과 대응되는 적어도 2개의 표시 영역을 가지는 액정 표시 패널과;A liquid crystal display panel having at least two display regions corresponding to each of the at least two driving integrated circuits; 상기 액정 표시 패널의 신호 라인과 상기 구동 집적 회로를 연결하며 상기 표시 영역을 제외한 상기 액정 표시 패널의 비표시 영역에 형성되는 연결 패턴을 구비하며,A connection pattern connecting the signal line of the liquid crystal display panel and the driving integrated circuit and formed in a non-display area of the liquid crystal display panel except for the display area; 상기 연결 패턴은The connection pattern is 상기 구동 집적 회로의 다수개의 출력 채널 중 일부와 연결된 다수의 버퍼 링크와;A plurality of buffer links coupled with some of the plurality of output channels of the driver integrated circuit; 상기 버퍼 링크와 연결된 다수의 버퍼 패드와;A plurality of buffer pads connected with the buffer link; 상기 버퍼 패드들 각각과 상기 신호 라인과 연결되며 연속적으로 변하는 저항값을 가지는 다수의 신호 링크들을 구비하는 것을 특징으로 하는 액정 표시 장치.And a plurality of signal links connected to each of the buffer pads and the signal line and having a resistance value continuously changing. 제 1 항에 있어서,The method of claim 1, 상기 버퍼 링크에서 상기 버퍼 패드까지의 길이는 서로 동일한 길이를 가지는 것을 특징으로 하는 액정 표시 장치.And a length from the buffer link to the buffer pad has the same length. 제 2 항에 있어서,The method of claim 2, 상기 다수의 버퍼 링크 각각의 길이는 서로 동일하며, 상기 다수의 버퍼 패드들 각각의 길이는 서로 동일한 것을 특징으로 하는 액정 표시 장치.And a length of each of the plurality of buffer links is the same, and a length of each of the plurality of buffer pads is the same. 제 1 항에 있어서,The method of claim 1, 상기 버퍼 패드들은 상기 표시 영역의 중앙부와 대응되는 상기 비표시 영역에 위치하는 것을 특징으로 하는 액정 표시 장치.And the buffer pads are positioned in the non-display area corresponding to the center portion of the display area. 제 4 항에 있어서,The method of claim 4, wherein 상기 다수의 신호 링크들은 연속적으로 길이가 변하도록 형성되는 것을 특징으로 하는 액정 표시 장치.And the plurality of signal links are formed to continuously vary in length. 제 5 항에 있어서,The method of claim 5, wherein 상기 다수의 신호 링크들은 상기 적어도 2개의 표시 영역 각각의 중앙부에 위치하는 신호 라인과 접속된 신호 링크를 기준으로 대칭적으로 형성되는 것을 특징으로 하는 액정 표시 장치.And the plurality of signal links are symmetrically formed with respect to a signal link connected to a signal line positioned at a central portion of each of the at least two display regions. 제 6 항에 있어서,The method of claim 6, 상기 다수의 신호 링크들은The plurality of signal links 상기 적어도 2개의 표시 영역 각각의 외곽부에 위치하는 신호 라인과 접속된 신호 링크에서 상기 표시 영역 각각의 중앙부에 위치하는 신호 라인과 접속된 신호 링크로 갈수록 길이가 연속적으로 감소하는 것을 특징으로 하는 액정 표시 장치.A length of the liquid crystal continuously reduced from a signal link connected to a signal line located at an outer portion of each of the at least two display regions to a signal link connected to a signal line at a central portion of each of the display regions; Display device.
KR1020060118950A 2006-11-29 2006-11-29 Liquid crystal display KR101296634B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060118950A KR101296634B1 (en) 2006-11-29 2006-11-29 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060118950A KR101296634B1 (en) 2006-11-29 2006-11-29 Liquid crystal display

Publications (2)

Publication Number Publication Date
KR20080048688A true KR20080048688A (en) 2008-06-03
KR101296634B1 KR101296634B1 (en) 2013-08-14

Family

ID=39804749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060118950A KR101296634B1 (en) 2006-11-29 2006-11-29 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR101296634B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106226963A (en) * 2016-07-27 2016-12-14 京东方科技集团股份有限公司 A kind of array base palte, display floater and display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323826B1 (en) * 2000-03-02 2002-02-19 구본준, 론 위라하디락사 liquid crystal display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106226963A (en) * 2016-07-27 2016-12-14 京东方科技集团股份有限公司 A kind of array base palte, display floater and display device
CN106226963B (en) * 2016-07-27 2021-04-30 京东方科技集团股份有限公司 Array substrate, display panel and display device

Also Published As

Publication number Publication date
KR101296634B1 (en) 2013-08-14

Similar Documents

Publication Publication Date Title
US10185195B2 (en) Horizontal stripe liquid crystal display device
KR101204365B1 (en) Liquid crystal display panel and method of manufacturing the same
US8054272B2 (en) Display apparatus
US20070229748A1 (en) Liquid crystal device and electronics apparatus
JP2007193334A5 (en)
KR101931248B1 (en) Display device and method of manufacturing the same
KR20090103190A (en) Display appartus
US7463324B2 (en) Liquid crystal display panel of line on glass type
US11048133B2 (en) Liquid crystal display panel and liquid crystal display device including the same
JP4542202B2 (en) Display device
US8188951B2 (en) Chip on glass type display device
US20100259516A1 (en) Image display apparatus comprising driving chip with variable length internal connection lines
JP4541734B2 (en) Display device
KR20080002336A (en) A liquid crystal display device
KR101296634B1 (en) Liquid crystal display
KR100966438B1 (en) Liquid crystal display panel of decreasing resistance of storage wiring
KR101212156B1 (en) Liquid crystal dispaly apparatus of line on glass type and fabricating method thereof
KR100904264B1 (en) Liquid crystal display
KR20070058826A (en) Liquid crystal display
KR20070075804A (en) Liquid crystal dispaly apparatus of line on glass type
KR20040055343A (en) Liquid crystal display device
KR20060055833A (en) Liquid crystal display device having dual log line
KR20080079379A (en) Array substrate for lcd
KR20060130316A (en) Driving circuit for display device and liquid crystal display device using the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 7