KR20080048237A - A shift registe - Google Patents

A shift registe Download PDF

Info

Publication number
KR20080048237A
KR20080048237A KR1020060118368A KR20060118368A KR20080048237A KR 20080048237 A KR20080048237 A KR 20080048237A KR 1020060118368 A KR1020060118368 A KR 1020060118368A KR 20060118368 A KR20060118368 A KR 20060118368A KR 20080048237 A KR20080048237 A KR 20080048237A
Authority
KR
South Korea
Prior art keywords
voltage source
node
charging voltage
switching element
stage
Prior art date
Application number
KR1020060118368A
Other languages
Korean (ko)
Other versions
KR101296632B1 (en
Inventor
채지은
강원석
박성진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060118368A priority Critical patent/KR101296632B1/en
Publication of KR20080048237A publication Critical patent/KR20080048237A/en
Application granted granted Critical
Publication of KR101296632B1 publication Critical patent/KR101296632B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

A shift register is provided to prevent multi outputs by setting a charge voltage source based on the variation amount of a threshold voltage of a pull-down switching element. A shift register includes plural stages which sequentially output scan pulses. At least one stage includes a pull-up switching element, a pull-down element, and a node controller(Nc). The pull-up switching element is turned on/off according to a logical state of a first node(n1) and outputs clock pulses as the scan pulses when the logical state is turn on. The pull-down element is turned on/off according to a logical state of a second node(n2) and outputs voltages for discharge when the logical state is turn on. The node controller controls the logical state of the first node using a first charge voltage source(VDD1) and the logical state of the second node using a second charge voltage source(VDD2) different from the first charge voltage source.

Description

쉬프트 레지스터{A shift registe}Shift register {A shift registe}

도 1은 종래의 쉬프트 레지스터를 나타낸 도면이다.1 is a diagram illustrating a conventional shift register.

도 2는 본 발명의 제 1 실시예에 따른 쉬프트 레지스터를 나타낸 도면 2 illustrates a shift register according to a first embodiment of the present invention.

도 3은 도 2의 각 스테이지에 공급 또는 출력되는 각종 신호들의 타이밍도를 나타낸 도면3 is a timing diagram of various signals supplied or output to each stage of FIG.

도 4는 도 2의 임의의 스테이지의 회로 구성을 나타낸 도면4 illustrates a circuit configuration of an arbitrary stage of FIG. 2.

도 5는 문턱전압의 변화를 설명하기 위한 도면5 is a diagram for explaining a change in threshold voltage.

도 6은 도 2의 스테이지에 구비된 또 다른 회로 구성을 나타낸 도면 FIG. 6 is a diagram illustrating another circuit configuration included in the stage of FIG. 2.

도 7은 도 2의 회로구성을 갖는 쉬프트 레지스터에 공급되는 각종 신호의 파형을 나타낸 도면7 is a view showing waveforms of various signals supplied to a shift register having the circuit configuration of FIG.

＊도면의 주요부에 대한 부호 설명* Explanation of symbols on the main parts of the drawings

ST : 스테이지 Vout : 스캔펄스ST: Stage Vout: Scan Pulse

VDD1 : 제 1 충전용 전압원 VDD2 : 제 2 충전용 전압원VDD1: first charging voltage source VDD2: second charging voltage source

VSS : 방전용 전압원 Vst : 스타트 펄스VSS: Voltage source for discharge Vst: Start pulse

CLK : 클럭펄스 CLK: Clock Pulse

본 발명은 액정표시장치의 쉬프트 레지스터에 관한 것으로, 특히 멀티 출력을 방지하고 소비 전력을 감소시킬 수 있는 쉬프트 레지스터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a shift register of a liquid crystal display, and more particularly, to a shift register capable of preventing multiple outputs and reducing power consumption.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다. Conventional liquid crystal display devices display an image by adjusting the light transmittance of the liquid crystal using an electric field. To this end, the liquid crystal display includes a liquid crystal panel in which pixel regions are arranged in a matrix, and a driving circuit for driving the liquid crystal panel.

상기 액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고, 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다.In the liquid crystal panel, a plurality of gate lines and a plurality of data lines are arranged to cross each other, and a pixel region is positioned in an area defined by vertical crossings of the gate lines and the data lines. Pixel electrodes and a common electrode for applying an electric field to each of the pixel regions are formed in the liquid crystal panel.

상기 구동회로는 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버를 포함한다.The driving circuit includes a gate driver for driving gate lines and a data driver for driving data lines.

상기 게이트 드라이버는 스캔펄스를 차례로 출력하는 쉬프트 레지스터를 포함한다.The gate driver includes a shift register that sequentially outputs scan pulses.

이하, 첨부된 도면을 참조하여 종래의 쉬프트 레지스터를 설명하면 다음과 같다.Hereinafter, a conventional shift register will be described with reference to the accompanying drawings.

도 1은 종래의 쉬프트 레지스터를 나타낸 도면이다.1 is a diagram illustrating a conventional shift register.

종래의 쉬프트 레지스터는, 도 1에 도시된 바와 같이, 다수의 스테이지들을 포함한다. The conventional shift register includes a number of stages, as shown in FIG.

각 스테이지(ST1, ST2, ...)는 한 프레임 기간내에 한 번씩 차례로 스캔펄 스(Vout1, Vout2, ...)를 출력한다. 상기 스테이지(ST1, ST2, ...)들로부터 출력된 스캔펄스들(Vout1, Vout2, ...)은 액정패널(도시되지 않음)의 게이트 라인들에 순차적으로 공급되어, 상기 게이트 라인들을 순차적으로 스캐닝하게 된다.Each stage ST1, ST2, ... outputs scan pulses Vout1, Vout2, ... once in turn within one frame period. Scan pulses Vout1, Vout2, ... output from the stages ST1, ST2, ... are sequentially supplied to gate lines of a liquid crystal panel (not shown), and the gate lines are sequentially Scanning is done with.

도면에 도시하지 않았지만, 각 스테이지(ST1, ST2, ...)는 두 개의 노드와, 각 노드의 논리상태에 따라 스캔펄스 또는 방전용 전압원을 출력하는 출력부를 갖는다. 상기 출력부는 스캔펄스를 출력하는 풀업 스위칭소자와, 방전용 전압원을 출력하는 풀다운 스위칭소자로 이루어진다.Although not shown in the figure, each stage ST1, ST2, ... has two nodes and an output unit for outputting a scan pulse or a discharge voltage source according to the logic state of each node. The output unit includes a pull-up switching device for outputting a scan pulse and a pull-down switching device for outputting a discharge voltage source.

각 노드의 논리상태는 외부로부터 공급되는 충전용 전압원에 의해서 제어되는데, 각 노드는 동일한 크기의 충전용 전압원을 공급받는다.The logic state of each node is controlled by a charging voltage source supplied from the outside, and each node is supplied with a charging voltage source of the same size.

종래의 충전용 전압원은 큰 크기를 갖기 때문에 소비 전력이 증가하는 문제점과 멀티 출력이 발생할 문제점을 갖는다.Since the conventional charging voltage source has a large size, there is a problem in that power consumption increases and multiple outputs occur.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 풀업 스위칭소자가 접속된 노드에 인가될 충전용 전압원을 풀다운 스위칭소자가 접속된 노드에 인가될 충전용 전압원보다 낮게 공급함으로써 소비 전력을 감소시킬 수 있고 멀티 출력을 방지할 수 있는 쉬프트 레지스터를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, the power consumption is reduced by supplying a charging voltage source to be applied to the node connected to the pull-up switching element lower than the charging voltage source to be applied to the node connected to the pull-down switching device. The goal is to provide a shift register that can be enabled and prevents multiple outputs.

상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 쉬프트 레지스터는, 스캔펄스를 차례로 출력하는 다수의 스테이지들을 포함하며; 적어도 하나의 스테이지가, 제 1 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 클럭 펄스를 상기 스캔펄스로서 출력하는 풀업 스위칭소자; 제 2 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 방전용 전압원을 출력하는 풀다운 스위칭소자; 및, 제 1 충전용 전압원을 이용하여 상기 제 1 노드의 논리상태를 제어하고, 상기 제 1 충전용 전압원과 다른 크기를 갖는 제 2 충전용 전압원을 이용하여 상기 제 2 노드의 논리상태를 제어하는 노드 제어부를 포함함을 그 특징으로 한다.The shift register according to the embodiment of the present invention for achieving the above object includes a plurality of stages for sequentially outputting a scan pulse; At least one stage, the pull-up switching element being turned on or turned off according to the logic state of the first node, and outputting a clock pulse as the scan pulse at turn-on; A pull-down switching device that is turned on or turned off according to a logic state of the second node and outputs a voltage source for discharge upon turn-on; And controlling a logic state of the first node by using a first charging voltage source, and controlling a logic state of the second node by using a second charging voltage source having a size different from that of the first charging voltage source. And a node controller.

또한, 상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 쉬프트 레지스터는, 스캔펄스를 차례로 출력하는 다수의 스테이지들을 포함하며; 적어도 하나의 스테이지가, 제 1 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 클럭펄스를 상기 스캔펄스로서 출력하는 풀업 스위칭소자; 제 2 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 방전용 전압원을 출력하는 제 1 풀다운 스위칭소자; 제 3 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 방전용 전압원을 출력하는 제 2 풀다운 스위칭소자; 및, 제 1 충전용 전압원을 이용하여 상기 제 1 노드의 논리상태를 제어하고, 상기 제 1 충전용 전압원과 다른 크기를 갖는 제 2 충전용 전압원을 이용하여 상기 제 2 노드의 논리상태를 제어하고, 상기 제 1 충전용 전압원과 다른 크기를 갖는 제 3 충전용 전압원을 이용하여 상기 제 3 노드의 논리상태를 제어하는 노드 제어부를 포함함을 그 특징으로 한다.In addition, the shift register according to the embodiment of the present invention for achieving the above object includes a plurality of stages for sequentially outputting a scan pulse; At least one stage, the pull-up switching element being turned on or turned off according to the logic state of the first node, and outputting a clock pulse as the scan pulse at turn-on; A first pull-down switching device that is turned on or turned off according to a logic state of the second node and outputs a voltage source for discharge upon turn-on; A second pull-down switching device that is turned on or turned off according to a logic state of the third node and outputs a voltage source for discharge upon turn-on; And controlling a logic state of the first node by using a first charging voltage source, and controlling a logic state of the second node by using a second charging voltage source having a size different from that of the first charging voltage source. And a node controller for controlling a logic state of the third node by using a third charging voltage source having a different size from that of the first charging voltage source.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 쉬프트 레지스터를 상세히 설명하면 다음과 같다.Hereinafter, a shift register according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 제 1 실시예에 따른 쉬프트 레지스터를 나타낸 도면이고, 도 3은 도 2의 각 스테이지에 공급 또는 출력되는 각종 신호들의 타이밍도를 나타낸 도면이다.2 is a diagram illustrating a shift register according to a first embodiment of the present invention, and FIG. 3 is a diagram illustrating a timing diagram of various signals supplied or output to each stage of FIG. 2.

본 발명의 실시예에 따른 쉬프트 레지스터는, 도 2에 도시된 바와 같이, n개의 스테이지들(ST1 내지 STn) 및 하나의 더미 스테이지(STn+1)로 구성된다. 여기서, 각 스테이지들(ST1 내지 STn)은 한 프레임 기간동안 한 번의 스캔펄스(Vout1 내지 Voutn+1)를 출력하며, 이때 상기 제 1 스테이지(ST1)부터 더미 스테이지(STn+1)까지 차례로 스캔펄스를 출력한다. As shown in FIG. 2, the shift register according to an exemplary embodiment of the present invention includes n stages ST1 to STn and one dummy stage STn + 1. Here, each of the stages ST1 to STn outputs one scan pulse Vout1 to Voutn + 1 for one frame period, in which case the scan pulses are sequentially sequentially from the first stage ST1 to the dummy stage STn + 1. Outputs

여기서, 상기 더미 스테이지(STn+1)를 제외한 상기 스테이지들(ST1 내지 STn)로부터 출력된 스캔펄스들(Vout1 내지 Voutn)은 상기 액정패널(도시되지 않음)의 게이트 라인들에 순차적으로 공급되어, 상기 게이트 라인들을 순차적으로 스캐닝하게 된다. Here, scan pulses Vout1 to Voutn output from the stages ST1 to STn except for the dummy stage STn + 1 are sequentially supplied to gate lines of the liquid crystal panel (not shown). The gate lines are sequentially scanned.

즉, 먼저, 제 1 스테이지(ST1)가 제 1 스캔펄스(Vout1)를 출력하고, 이어서 제 2 스테이지(ST2)가 제 2 스캔펄스(Vout2)를 출력하고, 다음으로, 제 3 스테이지(ST3)가 제 3 스캔펄스(Vout3)를 출력하고, ...., 마지막으로 제 n 스테이지(STn)가 제 n 스캔펄스(Voutn)를 출력한다. That is, first, the first stage ST1 outputs the first scan pulse Vout1, and then the second stage ST2 outputs the second scan pulse Vout2, and then, the third stage ST3. Outputs the third scan pulse Vout3, and finally, the nth stage STn outputs the nth scan pulse Voutn.

한편, 상기 제 n 스테이지(STn)가 제 n 스캔펄스(Voutn)를 출력한 후, 더미 스테이지(STn+1)가 제 n+1 스캔펄스(Voutn+1)를 출력하는데, 이때, 상기 더미 스테이지(STn+1)로부터 출력된 제 n+1 스캔펄스(Voutn+1)는 게이트 라인에는 공급되지 않고, 상기 제 n 스테이지(STn)에만 공급된다.Meanwhile, after the n-th stage STn outputs the n-th scan pulse Voutn, the dummy stage STn + 1 outputs the n + 1-th scan pulse Voutn + 1, wherein the dummy stage The nth + 1th scan pulse Voutn + 1 output from (STn + 1) is not supplied to the gate line but is supplied only to the nth stage STn.

이러한 쉬프트 레지스터는 액정패널의 비표시부에 내장된다.This shift register is embedded in the non-display portion of the liquid crystal panel.

이와 같이 구성된 쉬프트 레지스터의 전체 스테이지(ST1 내지 STn+1)는 제 1 충전용 전압원(VDD1), 제 2 충전용 전압원(VDD2), 방전용 전압원(VSS), 그리고 서로 순차적인 위상차를 갖고 순환하는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4) 중 하나의 클럭펄스를 인가받는다.The entire stages ST1 to STn + 1 of the shift register configured as described above circulate with the first charging voltage source VDD1, the second charging voltage source VDD2, the discharge voltage source VSS, and the sequential phase difference. One clock pulse of the first to fourth clock pulses CLK1 to CLK4 is applied.

상기 제 1 충전용 전압원, 제 2 충전용 전압원, 그리고 방전용 전압원은 모두 직류 전압원으로서, 상기 제 1 및 제 2 충전용 전압원(VDD1, VDD2)은 정극성을 나타내며, 상기 방전용 전압원(VSS)은 부극성을 나타낸다. 한편, 상기 방전용 전압원(VSS)은 접지전압이 될 수 있다.The first charging voltage source, the second charging voltage source, and the discharging voltage source are all direct current voltage sources, and the first and second charging voltage sources VDD1 and VDD2 each have a positive polarity and the discharge voltage source VSS. Represents negative polarity. Meanwhile, the discharge voltage source VSS may be a ground voltage.

상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 서로 위상차를 갖고 출력된다. 즉, 상기 제 2 클럭펄스(CLK2)는 상기 제 1 클럭펄스(CLK1)보다 한 펄스폭만큼 위상지연되어 출력되고, 상기 제 3 클럭펄스(CLK3)는 상기 제 2 클럭펄스(CLK2)보다 한 펄스폭만큼 위상지연되어 출력되고, 상기 제 4 클럭펄스(CLK4)는 상기 제 3 클럭펄스(CLK3)보다 한 펄스폭만큼 위상지연되어 출력되고, 상기 제 1 클럭펄스(CLK1)는 상기 제 4 클럭펄스(CLK4)보다 한 펄스폭만큼 위상지연되어 출력된다.The first to fourth clock pulses CLK1 to CLK4 are output with phase differences from each other. That is, the second clock pulse CLK2 is output by being phase-delayed by one pulse width than the first clock pulse CLK1, and the third clock pulse CLK3 is one pulse than the second clock pulse CLK2. Phase delayed by a width is output, the fourth clock pulse (CLK4) is phase-delayed by one pulse width than the third clock pulse (CLK3) and output, and the first clock pulse (CLK1) is the fourth clock pulse Phase delayed by one pulse width from (CLK4) is output.

상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들은 순차적으로 출력되며, 또한 순환하면서 출력된다. 즉, 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4)까지 순차적으로 출력된 후, 다시 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4)까지 순차적으로 출력된다. 따라서, 상기 제 1 클럭펄스(CLK1)는 상기 제 4 클럭펄스(CLK4)와 제 2 클럭펄스(CLK2) 사이에 해당하는 기간에서 출력된다.The first to fourth clock pulses CLK1 to CLK4 are sequentially output, and are also output in a circular manner. That is, after the first clock pulse CLK1 to the fourth clock pulse CLK4 are sequentially output, the first clock pulse CLK1 to the fourth clock pulse CLK4 are sequentially output. Therefore, the first clock pulse CLK1 is output in a period corresponding to the fourth clock pulse CLK4 and the second clock pulse CLK2.

상기 스테이지의 회로 구성에 따라, 하나의 스테이지에 공급되는 클럭펄스의 수는 가변될 수 있다.According to the circuit configuration of the stage, the number of clock pulses supplied to one stage may vary.

상기 스테이지들(ST1 내지 STn+1) 중 가장 상측에 위치한 제 1 스테이지(ST1)는, 상술한 제 1 및 제 2 충전용 전압원(VDD1, VDD2), 방전용 전압원(VSS), 그리고 상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들 중 어느 하나의 클럭펄스 외에도 스타트 펄스(Vst)를 더 공급받는다.The first stage ST1 located on the uppermost side of the stages ST1 to STn + 1 may include the first and second charging voltage sources VDD1 and VDD2, the discharge voltage source VSS, and the first stage ST1. In addition to the clock pulse of any one of the fourth to fourth clock pulses CLK1 to CLK4, the start pulse Vst is further supplied.

상기 각 클럭펄스(CLK1 내지 CLK4)는 한 프레임 기간동안 여러번 출력되지만, 상기 스타트 펄스(Vst)는 한 프레임 기간동안 단 한번 출력된다.Each of the clock pulses CLK1 to CLK4 is output several times during one frame period, but the start pulse Vst is output only once during one frame period.

다시말하면, 각 클럭펄스(CLK1 내지 CLK4)는 한 프레임 기간동안 주기적으로 여러번의 액티브 상태(하이 상태)를 나타내지만, 상기 스타트 펄스(Vst)는 한 프레임 기간동안 단 한 번의 액티브 상태를 나타낸다.In other words, each of the clock pulses CLK1 to CLK4 periodically shows several active states (high states) during one frame period, but the start pulse Vst represents only one active state during one frame period.

한편, 상기 제 4 클럭펄스(CLK4)와 상기 스타트 펄스(Vst)를 서로 동기시켜 출력할 수도 있다. 이때는 상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들 중 제 4 클럭펄스(CLK4)가 가장 먼저 출력된다. The fourth clock pulse CLK4 and the start pulse Vst may be output in synchronization with each other. In this case, the fourth clock pulse CLK4 is first outputted among the first to fourth clock pulses CLK1 to CLK4.

각 스테이지(ST1 내지 STn+1)가 스캔펄스를 출력하기 위해서는 각 스테이지(ST1 내지 STn+1)의 인에이블 동작이 선행되어야 하는바, 이를 위해 각 스테이지(ST1 내지 STn+1)는 자신으로부터 전단에 위치한 스테이지로부터의 스캔펄스를 공급받아 인에이블된다.In order for each stage ST1 to STn + 1 to output a scan pulse, an enable operation of each stage ST1 to STn + 1 must be preceded. For this purpose, each stage ST1 to STn + 1 is sheared from itself. It is enabled by receiving the scan pulse from the stage located at.

즉, 제 k 스테이지는 제 k-1 스테이지로부터의 스캔펄스에 응답하여 인에이블된다.That is, the k th stage is enabled in response to the scan pulse from the k-1 st stage.

여기서, 가장 상측에 위치한 제 1 스테이지(ST1)의 전단에는 스테이지가 존 재하지 않으므로, 상기 제 1 스테이지(ST1)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 응답하여 인에이블된다.Since the stage does not exist in front of the first stage ST1 positioned at the uppermost side, the first stage ST1 is enabled in response to the start pulse Vst from the timing controller.

또한, 각 스테이지(ST1 내지 STn+1)는 다음단 스테이지로부터의 스캔펄스에 응답하여 디스에이블된다.In addition, each stage ST1 to STn + 1 is disabled in response to the scan pulse from the next stage.

즉, 제 k 스테이지는 제 k+1 스테이지로부터의 스캔펄스에 응답하여 디스에이블된다.That is, the kth stage is disabled in response to the scan pulse from the k + 1th stage.

이와 같이 구성된 쉬프트 레지스터에서 각 스테이지의 구성을 좀 더 구체적으로 설명하면 다음과 같다.The configuration of each stage in the shift register configured as described above will be described in more detail as follows.

도 4는 도 2의 임의의 스테이지의 회로 구성을 나타낸 도면이다.4 is a diagram illustrating a circuit configuration of an arbitrary stage of FIG. 2.

각 스테이지(ST1)는, 도 4에 도시된 바와 같이, 제 1 노드(n1), 제 2 노드(n2), 노드 제어부(NC), 풀업 스위칭소자(Trpu), 및 풀다운 스위칭소자(Trpd)를 포함한다.As illustrated in FIG. 4, each stage ST1 includes a first node n1, a second node n2, a node controller NC, a pull-up switching device Trpu, and a pull-down switching device Trpd. Include.

상기 노드 제어부(NC)는 상기 제 1 및 제 2 노드(n1, n2)의 신호상태를 제어한다. 즉, 노드 제어부(NC)는 제 1 노드(n1)를 충전 상태로 만들거나, 또는 방전 상태로 만든다. 또한, 상기 노드 제어부(NC)는 제 2 노드(n2)를 충전 상태로 만들거나, 또는 방전 상태로 만든다.The node controller NC controls the signal states of the first and second nodes n1 and n2. In other words, the node controller NC makes the first node n1 charged or discharged. In addition, the node controller NC makes the second node n2 charged or discharged.

이때, 상기 노드 제어부(NC)는, 상기 제 1 노드(n1)가 충전 상태일 때 상기 제 2 노드(n2)가 방전 상태를 유지하도록 제어하고, 또한 상기 제 1 노드(n1)가 방전 상태일 때 상기 제 2 노드(n2)는 충전 상태를 유지하도록 제어한다.In this case, the node controller NC controls the second node n2 to maintain a discharge state when the first node n1 is in a charged state, and the first node n1 is in a discharge state. At this time, the second node n2 controls to maintain the state of charge.

풀업 스위칭소자(Trpd)는 상기 제 1 노드(n1)가 충전상태일 때 턴-온되며, 이후 턴-온된 상태에서 자신에게 입력되는 클럭펄스를 출력한다. 이 턴-온된 풀업 스위칭소자로부터 출력된 클럭펄스가 스캔펄스이다.The pull-up switching device Trpd is turned on when the first node n1 is in a charged state, and then outputs a clock pulse input thereto. The clock pulse output from this turned on pull-up switching element is a scan pulse.

풀다운 스위칭소자(Trpd)는 상기 제 2 노드(n2)가 충전상태일 때 턴-온되며, 이 턴-온된 상태에서 자신에게 입력되는 방전용 전압원(VSS)을 출력한다.The pull-down switching device Trpd is turned on when the second node n2 is in a charged state, and outputs a discharge voltage source VSS input to the pull-down switching device Trpd.

상기 노드 제어부는 제 1 내지 제 6 스위칭소자(Tr1 내지 Tr6)를 포함한다.The node controller includes first to sixth switching elements Tr1 to Tr6.

제 k 스테이지의 노드 제어부(NC)에 구비된 제 1 스위칭소자(Tr1)는, 제 k-1 스테이지의 풀업 스위칭소자(Trpu)로부터 출력된 제 k-1 스캔펄스에 응답하여, 제 1 충전용 전압원(VDD1)을 상기 제 k 스테이지의 제 1 노드(n1)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 1 스위칭소자(Tr1)의 게이트단자는 상기 제 k-1 스테이지에 구비된 풀업 스위칭소자(Trpu)의 소스단자에 접속되며, 드레인단자는 제 1 충전용 전원공급라인에 접속되며, 그리고 소스단자는 상기 제 k 스테이지의 제 1 노드(n1)에 접속된다.The first switching device Tr1 included in the node control unit NC of the kth stage is configured for the first charging in response to the k-1 scan pulse output from the pull-up switching device Trpu of the k-1st stage. The voltage source VDD1 is supplied to the first node n1 of the k th stage. To this end, the gate terminal of the first switching device Tr1 provided in the k-th stage is connected to the source terminal of the pull-up switching device Trpu provided in the k-1st stage, and the drain terminal is provided for the first charging. It is connected to the power supply line, and the source terminal is connected to the first node n1 of the k-th stage.

예를들어, 도 4의 제 2 스테이지(ST2)에 구비된 제 1 스위칭소자(Tr1)는 제 1 스테이지(ST1)로부터의 제 1 스캔펄스(Vout1)에 응답하여 상기 제 2 스테이지(ST2)의 제 1 노드(n1)를 제 1 충전용 전압원(VDD1)으로 충전시킨다.For example, the first switching device Tr1 included in the second stage ST2 of FIG. 4 may be configured to respond to the first scan pulse Vout1 from the first stage ST1 of the second stage ST2. The first node n1 is charged with the first charging voltage source VDD1.

제 k 스테이지의 노드 제어부(NC)에 구비된 제 2 스위칭소자(Tr1)는, 제 k-1 스테이지의 풀업 스위칭소자(Trpu)로부터 출력된 제 k-1 스캔펄스에 응답하여, 방전용 전압원(VSS)을 상기 제 k 스테이지의 제 2 노드(n2)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 2 스위칭소자(Tr2)의 게이트단자는 상기 제 k-1 스테이지에 구비된 풀업 스위칭소자(Trpu)의 소스단자에 접속되며, 드레인단자는 방전용 전원공급라인에 접속되며, 그리고 소스단자는 상기 제 k 스테이지의 제 1 노드(n1)에 접속된다.The second switching device Tr1 provided in the node control unit NC of the kth stage responds to the k-1th scan pulse output from the pull-up switching device Trpu of the k-1st stage, thereby discharging the voltage source ( VSS) is supplied to the second node n2 of the kth stage. To this end, the gate terminal of the second switching device Tr2 provided in the k-th stage is connected to the source terminal of the pull-up switching device Trpu provided in the k-th stage, and the drain terminal is supplied with a discharge power supply. It is connected to the line, and the source terminal is connected to the first node n1 of the k-th stage.

예를들어, 도 4의 제 2 스테이지(ST2)에 구비된 제 2 스위칭소자(Tr2)는 제 1 스테이지(ST1)로부터의 제 1 스캔펄스(Vout1)에 응답하여 상기 제 2 스테이지(ST2)의 제 1 노드(n1)를 방전용 전압원(VDD)으로 방전시킨다.For example, the second switching device Tr2 included in the second stage ST2 of FIG. 4 may be configured to respond to the first scan pulse Vout1 from the first stage ST1 of the second stage ST2. The first node n1 is discharged to the discharge voltage source VDD.

제 k 스테이지의 노드 제어부(NC)에 구비된 제 3 스위칭소자(Tr3)는, 제 k 스테이지의 제 1 노드(n1)에 공급된 제 1 충전용 전압원(VDD1)에 응답하여, 방전용 전압원(VSS)을 상기 제 k 스테이지의 제 2 노드(n2)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 3 스위칭소자(Tr3)의 게이트단자는 상기 제 k 스테이지의 제 1 노드(n1)에 접속되며, 소스단자는 방전용 전원공급라인에 접속되며, 그리고 드레인단자는 상기 제 k 스테이지의 제 2 노드(n2)에 접속된다.In response to the first charging voltage source VDD1 supplied to the first node n1 of the kth stage, the third switching device Tr3 included in the node control unit NC of the kth stage includes a discharge voltage source ( VSS) is supplied to the second node n2 of the kth stage. To this end, the gate terminal of the third switching element Tr3 provided in the kth stage is connected to the first node n1 of the kth stage, the source terminal is connected to the power supply line for discharge, and the drain The terminal is connected to the second node n2 of the kth stage.

예를들어, 제 2 스테이지(ST2)에 구비된 제 3 스위칭소자(Tr3)는 제 2 스테이지(ST2)의 제 1 노드(n1)에 공급된 제 1 충전용 전압원(VDD1)에 응답하여 상기 제 2 스테이지(ST2)의 제 2 노드(n2)를 방전용 전압원(VSS)으로 방전시킨다.For example, the third switching device Tr3 included in the second stage ST2 may respond to the first charging voltage source VDD1 supplied to the first node n1 of the second stage ST2. The second node n2 of the second stage ST2 is discharged to the discharge voltage source VSS.

제 k 스테이지의 노드 제어부(NC)에 구비된 제 4 스위칭소자(Tr4)는, 제 k+1 스테이지의 풀업 스위칭소자(Trpu)로부터 출력된 제 k+1 스캔펄스에 응답하여, 방전용 전압원(VSS)을 상기 제 k 스테이지의 제 1 노드(n1)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 2 스위칭소자(Tr2)의 게이트단자는 상기 제 k+1 스테이지에 구비된 풀업 스위칭소자(Trpu)의 소스단자에 접속되며, 드레인단자는 방전용 전원공급라인에 접속되며, 그리고 소스단자는 상기 제 k 스테이지의 제 1 노드(n1)에 접속된다.The fourth switching device Tr4 included in the node controller NC of the kth stage is configured to discharge the voltage source (in response to the k + 1th scan pulse output from the pull-up switching device Trpu of the k + 1st stage). VSS) is supplied to the first node n1 of the kth stage. To this end, the gate terminal of the second switching element Tr2 provided in the k-th stage is connected to the source terminal of the pull-up switching element Trpu provided in the k + 1th stage, and the drain terminal supplies a power supply for discharging. It is connected to the line, and the source terminal is connected to the first node n1 of the k-th stage.

예를들어, 제 2 스테이지(ST2)에 구비된 제 4 스위칭소자(Tr2)는 제 3 스테이지(ST3)로부터의 제 3 스캔펄스(Vout3)에 응답하여 상기 제 2 스테이지(ST2)의 제 1 노드(n1)를 방전용 전압원(VSS)으로 방전시킨다.For example, the fourth switching device Tr2 included in the second stage ST2 may respond to the third scan pulse Vout3 from the third stage ST3. (n1) is discharged to the discharge voltage source VSS.

제 k 스테이지의 노드 제어부(NC)에 구비된 제 5 스위칭소자(Tr5)는, 제 2 충전용 전압원에 응답하여, 상기 제 2 충전용 전압원(VDD2)을 상기 제 k 스테이지의 제 2 노드(n2)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 5 스위칭소자(Tr5)의 게이트단자 및 드레인단자는 상기 제 2 충전용 전압원(VDD2)를 전송하는 제 2 충전용 전압공급라인에 접속되며, 그리고 소스단자는 상기 제 k 스테이지의 제 2 노드(n2)에 접속된다.The fifth switching element Tr5 provided in the node controller NC of the kth stage is configured to supply the second charging voltage source VDD2 to the second node n2 of the kth stage in response to a second charging voltage source. Supplies). To this end, the gate terminal and the drain terminal of the fifth switching device Tr5 provided in the kth stage are connected to a second charging voltage supply line for transmitting the second charging voltage source VDD2, and a source terminal. Is connected to the second node n2 of the k-th stage.

예를들어, 제 2 스테이지(ST2)에 구비된 제 5 스위칭소자(Tr5)는 제 2 충전용 전압원(VDD2)에 응답하여, 상기 제 2 스테이지(ST2)의 제 2 노드(n2)를 제 2 충전용 전압원(VDD2)으로 충전시킨다.For example, the fifth switching device Tr5 provided in the second stage ST2 may connect the second node n2 of the second stage ST2 to the second in response to the second charging voltage source VDD2. Charge with a charging voltage source VDD2.

제 k 스테이지의 노드 제어부(NC)에 구비된 제 6 스위칭소자(Tr6)는, 제 k 스테이지의 제 2 노드에 공급된 제 2 충전용 전압원에 응답하여, 방전용 전압 원(VSS)을 상기 제 k 스테이지의 제 1 노드(n1)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 6 스위칭소자(Tr6)의 게이트단자는 상기 제 2 노드(n2)에 접속되며, 드레인단자는 상기 제 1 노드(n1)에 접속되며, 그리고 소스단자는 상기 방전용 전압원을 전송하는 방전용 전원공급라인에 접속된다. The sixth switching element Tr6 included in the node controller NC of the kth stage is configured to set the discharge voltage source VSS in response to the second charging voltage source supplied to the second node of the kth stage. It supplies to the 1st node n1 of k stage. To this end, the gate terminal of the sixth switching element Tr6 provided in the kth stage is connected to the second node n2, the drain terminal is connected to the first node n1, and the source terminal is It is connected to a discharge power supply line for transmitting the discharge voltage source.

예를들어, 제 2 스테이지(ST2)에 구비된 제 6 스위칭소자(Tr6)는 상기 제 2 스테이지(ST1)의 제 2 노드(n2)에 공급된 제 2 충전용 전압원(VDD2)에 응답하여, 상기 제 2 스테이지(ST2)의 제 1 노드(n1)를 방전용 전압원(VSS)으로 방전시킨다.For example, the sixth switching device Tr6 provided in the second stage ST2 is in response to the second charging voltage source VDD2 supplied to the second node n2 of the second stage ST1. The first node n1 of the second stage ST2 is discharged to the discharge voltage source VSS.

한편, 제 1 스테이지(ST1)에 구비된 제 1 스위칭소자(Tr1)는 스타트 펄스(Vst)에 응답하여, 상기 제 1 스테이지(ST1)의 제 1 노드(n1)를 충전용 전압원(VDD)으로 충전시킨다. 그리고, 상기 제 1 스테이지(ST1)에 구비된 제 2 스위칭소자(Tr2)는 스타트 펄스(Vst)에 응답하여 상기 제 1 스테이지(ST1)의 제 2 노드(n2)를 방전용 전압원(VSS)으로 방전시킨다. Meanwhile, in response to the start pulse Vst, the first switching device Tr1 included in the first stage ST1 turns the first node n1 of the first stage ST1 into the charging voltage source VDD. Charge it. In addition, the second switching device Tr2 provided in the first stage ST1 turns the second node n2 of the first stage ST1 into the discharge voltage source VSS in response to the start pulse Vst. Discharge.

이와 같이 구성된 본 발명의 실시예에 따른 쉬프트 레지스터의 동작을 설명하면 다음과 같다.The operation of the shift register according to the embodiment of the present invention configured as described above is as follows.

먼저, 초기 기간(T0)동안의 동작을 설명하면 다음과 같다.First, the operation during the initial period T0 will be described.

상기 초기 기간(T0) 동안에는, 도 3에 도시된 바와 같이, 스타트 펄스(Vst)만 하이 상태로 유지되고, 나머지 클럭펄스들(CLK1 내지 CLK4)은 로우 상태로 유지된다.During the initial period T0, only the start pulse Vst remains high and the remaining clock pulses CLK1 through CLK4 remain low, as shown in FIG.

상기 스타트 펄스(Vst)는 제 1 스테이지(ST1)에 입력된다. 구체적으로, 도 4에 도시된 바와 같이, 상기 스타트 펄스(Vst)는 상기 제 1 스테이지(ST1)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자 및 제 2 스위칭소자(Tr2)의 게이트단자에 공급된다.The start pulse Vst is input to the first stage ST1. Specifically, as shown in FIG. 4, the start pulse Vst is applied to the gate terminal of the first switching element Tr1 and the gate terminal of the second switching element Tr2 provided in the first stage ST1. Supplied.

그러면, 상기 제 1 스테이지(ST1)의 제 1 스위칭소자(Tr1)는 턴-온되며, 이때, 상기 턴-온된 제 1 스위칭소자(Tr1)를 통해 제 1 충전용 전압원(VDD1)이 상기 제 1 스테이지(ST1)의 제 1 노드(n1)에 공급된다. Then, the first switching device Tr1 of the first stage ST1 is turned on, and at this time, the first charging voltage source VDD1 is turned on through the turned-on first switching device Tr1. It is supplied to the first node n1 of the stage ST1.

이에 따라, 상기 제 1 스테이지(ST1)의 제 1 노드(n1)가 상기 제 1 충전용 전압원(VDD1)에 의해 충전되며, 상기 충전된 제 1 노드(n1)에 게이트단자가 접속된 풀업 스위칭소자(Trpu) 및 제 3 스위칭소자(Tr3)가 턴-온된다.Accordingly, a pull-up switching device in which the first node n1 of the first stage ST1 is charged by the first charging voltage source VDD1, and a gate terminal is connected to the charged first node n1. Trpu and the third switching device Tr3 are turned on.

또한, 상기 스타트 펄스(Vst)를 공급받은 제 1 스테이지(ST1)의 제 2 스위칭소자(Tr5)가 턴-온되며, 이때, 상기 턴-온된 제 2 스위칭소자(Tr2)를 통해 방전용 전압원(VSS)이 상기 제 1 스테이지(ST1)의 제 2 노드(n2)에 공급된다. In addition, the second switching device Tr5 of the first stage ST1 supplied with the start pulse Vst is turned on, and at this time, a discharge voltage source through the turned-on second switching device Tr2 ( VSS is supplied to the second node n2 of the first stage ST1.

한편, 제 5 스위칭소자(Tr5)의 게이트단자와 드레인단자가 제 2 충전용 전압원(VDD2)이 공급되므로, 상기 제 5 스위칭소자(Tr5)는 기간에 관계없이 항상 턴-온상태를 유지한다. 이에 따라, 상기 제 2 노드(n2)에는 상기 턴-온된 제 2 및 제 3 스위칭소자(Tr2, Tr3)를 통하여 방전용 전압원(VSS)이 공급됨과 아울러, 상기 턴-온된 제 5 스위칭소자(Tr5)를 통하여 제 2 충전용 전압원(VDD2)이 공급된다. 여기서, 상기 제 2 노드(n2)를 방전시키기 위한 스위칭소자(Tr2, Tr3)의 각 면적(채널 폭)이 상기 제 2 노드(n2)를 충전시키기 위한 스위칭소자(Tr5)의 면적(채널 폭)보 다 크므로, 이 초기 기간(T0)에 상기 제 2 노드(n2)는 방전상태로 유지된다.Meanwhile, since the second charging voltage source VDD2 is supplied to the gate terminal and the drain terminal of the fifth switching device Tr5, the fifth switching device Tr5 is always turned on regardless of the period. Accordingly, the second node n2 is supplied with the discharge voltage source VSS through the turned-on second and third switching devices Tr2 and Tr3, and the turned-on fifth switching device Tr5. Is supplied via the second charging voltage source VDD2. Here, each area (channel width) of the switching elements Tr2 and Tr3 for discharging the second node n2 is the area (channel width) of the switching element Tr5 for charging the second node n2. As a result, the second node n2 is maintained in a discharged state during this initial period T0.

이에 따라, 상기 제 1 스테이지(ST1)의 제 2 노드(n2)가 상기 방전용 전압원(VSS)에 의해 방전되며, 상기 방전된 제 2 노드(n2)에 게이트단자가 접속된 풀다운 스위칭소자(Trpd) 및 제 6 스위칭소자(Tr6)가 턴-오프된다.Accordingly, the second node n2 of the first stage ST1 is discharged by the discharge voltage source VSS, and the pull-down switching device Trpd having a gate terminal connected to the discharged second node n2. ) And the sixth switching device Tr6 are turned off.

한편, 이 초기 기간(T0)에 제 2 스테이지(ST2)로부터의 출력은 없으므로, 상기 제 1 스테이지(ST1)의 제 4 스위칭소자(Tr4)는 턴-오프상태이다.On the other hand, since there is no output from the second stage ST2 in this initial period T0, the fourth switching element Tr4 of the first stage ST1 is turned off.

이어서, 제 1 기간(T1)동안의 동작을 설명하면 다음과 같다.Next, the operation during the first period T1 will be described.

제 1 기간(T1)동안에는, 도 3에 도시된 바와 같이, 제 1 클럭펄스(CLK1)만 하이 상태로 유지되고, 상기 스타트 펄스(Vst)를 포함한 나머지 클럭펄스들(CLK2, CLK3, CLK4)은 로우 상태로 유지된다.During the first period T1, as shown in FIG. 3, only the first clock pulse CLK1 remains high, and the remaining clock pulses CLK2, CLK3, and CLK4 including the start pulse Vst are maintained. It remains low.

따라서, 로우 상태의 스타트 펄스(Vst)에 응답하여 상기 제 1 스테이지(ST1)의 제 1 스위칭소자(Tr1) 및 제 2 스위칭소자(Tr2)가 턴-오프된다.Accordingly, the first switching device Tr1 and the second switching device Tr2 of the first stage ST1 are turned off in response to the start pulse Vst in the low state.

이때, 상기 제 1 스위칭소자(Tr1)가 턴-오프됨에 따라, 상기 제 1 스테이지(ST1)의 제 1 노드(n1)가 플로팅 상태로 유지된다.At this time, as the first switching device Tr1 is turned off, the first node n1 of the first stage ST1 is maintained in a floating state.

상기 제 1 스테이지(ST1)의 제 1 노드(n1)가 상기 초기 기간(T0)동안 인가되었던 제 1 충전용 전압원(VDD1)에 의해 계속 충전 상태로 유지됨에 따라, 상기 제 1 노드(n1)에 게이트단자가 접속된 제 1 스테이지(ST1)의 풀업 스위칭소자(Trpu)가 턴-온상태로 유지된다. As the first node n1 of the first stage ST1 is continuously charged by the first charging voltage source VDD1 applied during the initial period T0, the first node n1 is kept in the first node n1. The pull-up switching device Trpu of the first stage ST1 to which the gate terminal is connected is turned on.

이때, 상기 턴-온된 풀업 스위칭소자(Trpu)의 드레인단자에 상기 제 1 클럭 펄스(CLK1)가 공급된다. 그러면, 상기 제 1 스테이지(ST1)의 제 1 노드(n1)에 충전된 충전용 전압원(VDD)이 증폭된다(부트스트래핑 현상 bootstrapping). 이와 같은 증폭은 상기 제 1 노드(n1)가 플로팅 상태이기 때문에 발생한다.At this time, the first clock pulse CLK1 is supplied to the drain terminal of the turned-on pull-up switching device Trpu. Then, the charging voltage source VDD charged in the first node n1 of the first stage ST1 is amplified (bootstrapping phenomenon bootstrapping). This amplification occurs because the first node n1 is in a floating state.

따라서, 상기 제 1 스테이지(ST1)에 구비된 풀업 스위칭소자(Trpu)의 드레인단자에 공급된 제 1 클럭펄스(CLK1)는 상기 풀업 스위칭소자(Trpu)의 소스단자를 통해 안정적으로 출력된다. 상기 풀업 스위칭소자(Trpu)로부터 출력된 제 1 클럭펄스(CLK1)가 제 1 스캔펄스(Vout1)이다.Therefore, the first clock pulse CLK1 supplied to the drain terminal of the pull-up switching device Trpu provided in the first stage ST1 is stably output through the source terminal of the pull-up switching device Trpu. The first clock pulse CLK1 output from the pull-up switching device Trpu is the first scan pulse Vout1.

이 출력된 제 1 스캔펄스(Vout1)는 제 1 게이트 라인(GL1)에 공급되어 상기 제 1 게이트 라인(GL1)을 구동시키는 스캔펄스로서 작용한다.The output first scan pulse Vout1 is supplied to the first gate line GL1 and serves as a scan pulse for driving the first gate line GL1.

또한, 상기 제 1 스테이지(ST1)의 풀업 스위칭소자(Trpu)로부터 출력된 제 1 스캔펄스(Vout1)는 상기 제 2 스테이지(ST2)에 공급되어 상기 제 2 스테이지(ST2)의 제 1 노드(n1)를 충전시키고, 제 2 노드(n2)를 방전시키기 위한 스타트 펄스(Vst)로서 작용한다.In addition, the first scan pulse Vout1 output from the pull-up switching device Trpu of the first stage ST1 is supplied to the second stage ST2 to provide the first node n1 of the second stage ST2. ) Is charged and serves as a start pulse Vst for discharging the second node n2.

즉, 제 1 기간(T1)에 상기 제 1 스테이지(ST1)로부터 출력된 제 1 스캔펄스(Vout1)는 상기 제 2 스테이지(ST2)에 구비된 제 1 및 제 2 스위칭소자(Tr1, Tr2)의 게이트단자에 공급된다.In other words, the first scan pulse Vout1 output from the first stage ST1 in the first period T1 is applied to the first and second switching devices Tr1 and Tr2 provided in the second stage ST2. It is supplied to the gate terminal.

이어서, 제 2 기간(T2)동안의 동작을 설명하면 다음과 같다.Next, the operation during the second period T2 will be described.

상기 제 2 기간(T2)동안에는, 도 3에 도시된 바와 같이, 제 2 클럭펄스(CLK2)만 하이 상태로 유지된다. 반면, 상기 스타트 펄스(Vst)를 포함함 나머지 클럭펄스들(CLK1, CLK3, CLK4), 및 제 1 스캔펄스(Vout1)는 로우 상태로 유지된다.During the second period T2, as shown in FIG. 3, only the second clock pulse CLK2 remains high. In contrast, the remaining clock pulses CLK1, CLK3, and CLK4 including the start pulse Vst and the first scan pulse Vout1 remain low.

따라서, 로우 상태의 제 1 스캔펄스(Vout1)에 응답하여 상기 제 2 스테이지(ST2)의 제 1 및 제 2 스위칭소자(Tr1, Tr2)가 턴-오프된다.Therefore, the first and second switching devices Tr1 and Tr2 of the second stage ST2 are turned off in response to the first scan pulse Vout1 in the low state.

이때, 상기 제 1 스위칭소자(Tr1)가 턴-오프됨에 따라, 상기 제 2 스테이지(ST2)의 제 1 노드(n1)가 플로팅 상태로 유지된다.At this time, as the first switching device Tr1 is turned off, the first node n1 of the second stage ST2 is maintained in a floating state.

상기 제 2 스테이지(ST2)의 제 1 노드(n1)가 상기 제 1 기간(T1)동안 인가되었던 제 1 충전용 전압원(VDD1)에 의해 계속 충전 상태로 유지됨에 따라, 상기 제 1 노드(n1)에 게이트단자가 접속된 제 2 스테이지(ST2)의 풀업 스위칭소자(Trpu) 및 제 3 스위칭소자(Tr3)가 턴-온상태를 유지한다. As the first node n1 of the second stage ST2 is kept in a charged state by the first charging voltage source VDD1 applied during the first period T1, the first node n1 is maintained. The pull-up switching device Trpu and the third switching device Tr3 of the second stage ST2 connected to the gate terminals thereof are turned on.

이때, 상기 턴-온된 풀업 스위칭소자(Trpu)의 드레인단자에 상기 제 2 클럭펄스(CLK2)가 공급된다. 그러면, 상기 제 2 스테이지(ST2)의 제 1 노드(n1)에 충전된 충전용 전압원(VDD)이 증폭된다.In this case, the second clock pulse CLK2 is supplied to the drain terminal of the turned-on pull-up switching device Trpu. Then, the charging voltage source VDD charged in the first node n1 of the second stage ST2 is amplified.

따라서, 상기 제 2 스테이지(ST2)에 구비된 풀업 스위칭소자(Trpu)의 드레인단자에 공급된 제 2 클럭펄스(CLK2)는 상기 풀업 스위칭소자(Trpu)의 소스단자를 통해 안정적으로 출력된다. 상기 풀업 스위칭소자(Trpu)로부터 출력된 제 2 클럭펄스(CLK2)가 제 2 스캔펄스(Vout2)이다.Therefore, the second clock pulse CLK2 supplied to the drain terminal of the pull-up switching device Trpu provided in the second stage ST2 is stably output through the source terminal of the pull-up switching device Trpu. The second clock pulse CLK2 output from the pull-up switching device Trpu is the second scan pulse Vout2.

이 출력된 제 2 스캔펄스(Vout2)는 제 2 게이트 라인(GL2)에 공급되어 상기 제 2 게이트 라인(GL2)을 구동시키는 스캔펄스로서 작용함과 아울러, 제 3 스테이지(ST3)에 공급되어 상기 제 3 스테이지(ST3)의 제 1 노드(n1)를 충전시키고, 제 2 노드(n2)를 방전시키기 위한 스타트 펄스(Vst)로서 작용한다. The output second scan pulse Vout2 is supplied to the second gate line GL2 to serve as a scan pulse for driving the second gate line GL2 and is supplied to the third stage ST3 to provide the The first node n1 of the third stage ST3 is charged and acts as a start pulse Vst for discharging the second node n2.

또한, 상기 제 2 기간(T2)에 상기 제 2 스테이지(ST2)로부터 출력된 제 2 스캔펄스(Vout2)는 제 1 스테이지(ST1)에 공급되어 상기 제 1 스테이지(ST1)의 제 1 노드(n1)를 방전시키고, 제 2 노드(n2)를 충전시키는 역할을 한다. 즉, 상기 제 1 스테이지(ST1)는 상기 제 2 스테이지(ST2)로부터의 제 2 스캔펄스(Vout2)에 응답하여 디스에이블된다. 이를 좀 더 구체적으로 설명하면 다음과 같다.In addition, the second scan pulse Vout2 output from the second stage ST2 in the second period T2 is supplied to the first stage ST1 to provide the first node n1 of the first stage ST1. ) Is discharged and the second node n2 is charged. That is, the first stage ST1 is disabled in response to the second scan pulse Vout2 from the second stage ST2. If this is explained in more detail as follows.

즉, 상기 제 2 기간(T2)에 상기 제 2 스테이지(ST2)로부터 출력된 제 2 스캔펄스(Vout2)는 상기 제 1 스테이지(ST1)에 구비된 제 4 스위칭소자(Tr4)의 게이트단자에 공급된다. That is, the second scan pulse Vout2 output from the second stage ST2 in the second period T2 is supplied to the gate terminal of the fourth switching device Tr4 provided in the first stage ST1. do.

그러면, 상기 제 4 스위칭소자(Tr4)가 턴-온되고, 이때 상기 턴-온된 제 4 스위칭소자(Tr4)를 통해 방전용 전압원(VSS)이 상기 제 1 스테이지(ST1)의 제 1 노드(n1)에 공급된다. 그러면, 상기 제 1 스테이지(ST1)의 방전된 제 1 노드(n1)에 게이트단자가 접속된 풀업 스위칭소자(Trpu) 및 제 3 스위칭소자(Tr3)가 턴-오프된다.Then, the fourth switching device Tr4 is turned on, and the discharge voltage source VSS is turned on through the turned-on fourth switching device Tr4 to the first node n1 of the first stage ST1. Is supplied. Then, the pull-up switching device Trpu and the third switching device Tr3 having the gate terminal connected to the discharged first node n1 of the first stage ST1 are turned off.

이 제 2 기간(T2)에 제 1 스테이지(Tr1)의 제 2 및 제 3 스위칭소자(Tr2, Tr3)가 모두 턴-오프 상태이므로, 상기 제 1 스테이지(ST1)의 제 2 노드(n2)가 더 이상 방전되지 않는다. 즉, 상기 제 1 스테이지(ST1)의 제 2 노드(n2)에는 제 5 스위칭소자(Tr5)를 통해 제 2 충전용 전압원(VDD2)이 공급된다.In this second period T2, since both the second and third switching elements Tr2 and Tr3 of the first stage Tr1 are turned off, the second node n2 of the first stage ST1 is turned off. No more discharge That is, the second charging voltage source VDD2 is supplied to the second node n2 of the first stage ST1 through the fifth switching device Tr5.

이에 따라, 상기 제 1 스테이지(ST1)의 제 2 노드(n2)가 상기 제 2 충전용 전압원(VDD2)에 의해 충전되며, 상기 충전된 제 2 노드(n2)에 게이트단자가 접속된 풀다운 스위칭소자(Trpd) 및 제 6 스위칭소자(Tr6)가 턴-온된다.Accordingly, the second node n2 of the first stage ST1 is charged by the second charging voltage source VDD2, and the pull-down switching device having a gate terminal connected to the charged second node n2. Trpd and the sixth switching element Tr6 are turned on.

상기 턴-온된 풀다운 스위칭소자(Trpd)를 통해 방전용 전압원(VSS)이 제 1 게이트 라인에 공급된다. 이에 따라, 상기 제 1 게이트 라인이 방전된다.The discharge voltage source VSS is supplied to the first gate line through the turned on pull-down switching device Trpd. As a result, the first gate line is discharged.

한편, 상기 턴-온된 제 6 스위칭소자(Tr6)를 통해 방전용 전압원(VSS)이 상기 제 1 노드(n1)에 공급되어 상기 제 1 노드(n1)가 방전되다.Meanwhile, the discharge voltage source VSS is supplied to the first node n1 through the turned-on sixth switching element Tr6 to discharge the first node n1.

이와 같은 방식으로 나머지 스테이지들도 차례로 스캔펄스를 출력한다.In this way, the remaining stages in turn output a scan pulse.

이와 같이, 제 1 노드(n1)는 한 프레임 기간 중 약 90% 이상 기간동안 충전상태로 유지되고, 제 2 노드(n2)는 나머지 약 10% 기간동안 충전상태로 유지된다.As such, the first node n1 remains charged for about 90% or more of one frame period, and the second node n2 remains charged for the remaining about 10% of the frame period.

이와 같이 상기 제 2 노드(n2)가 오랜 기간동안 충전상태로 유지되기 때문에, 상기 제 2 노드(n2)에 게이트단자를 통해 접속된 풀다운 스위칭소자(Trpd) 및 제 6 스위칭소자(Tr6)의 열화가 다른 스위칭소자들에 비하여 훨씬 심해진다.As described above, since the second node n2 is kept in the charged state for a long time, the deterioration of the pull-down switching device Trpd and the sixth switching device Tr6 connected to the second node n2 through the gate terminal is performed. Is much worse than other switching elements.

상기 스위칭소자가 열화되면, 이 스위칭소자의 문턱전압이 어느 한쪽으로 증가하거나, 또는 감소하는 문제점이 발생한다.When the switching element deteriorates, a problem arises in that the threshold voltage of the switching element increases or decreases to either side.

도 5는 문턱전압의 변화를 설명하기 위한 도면이다.5 is a diagram for explaining a change in threshold voltage.

도 5에 도시된 바와 같이, 문턱전압은 스위칭소자의 게이트전극에 인가된 전압의 누적시간(스트레스 타임)에 비례하여 오른쪽으로 증가한다.As shown in Fig. 5, the threshold voltage increases to the right in proportion to the accumulated time (stress time) of the voltage applied to the gate electrode of the switching element.

이 문턱전압이 증가할 경우 스위칭소자는 자신의 게이트단자에 전압이 인가되더라도 완전하게 턴-온되지 못하게 된다.When the threshold voltage increases, the switching device is not completely turned on even when a voltage is applied to its gate terminal.

특히, 상기 풀다운 스위칭소자(Trpd)가 완전하게 턴-온되지 못할 경우, 이 풀다운 스위칭소자(Trpd)가 풀업 스위칭소자(Trpu)의 소스단자를 충분히 방전시키 기 못하게 되며, 이에 의해 커플링 현상에 따른 멀티 출력이 발생할 수 있다.In particular, when the pull-down switching device Trpd is not completely turned on, the pull-down switching device Trpd does not sufficiently discharge the source terminal of the pull-up switching device Trpu, thereby preventing the coupling phenomenon. Multi-output may occur accordingly.

이 멀티 출력에 대하여 좀 더 구체적으로 설명하면 다음과 같다.The multi output will be described in more detail as follows.

상기 풀업 스위칭소자(Trpu)의 게이트단자는 상기 제 1 노드(n1)에 접속되며, 드레인단자는 클럭펄스가 인가되는 클럭전송라인에 접속되며, 소스단자는 상기 게이트 라인에 접속된다. 상기 클럭펄스는 주기적으로 하이 상태 및 로우 상태를 가지며 상기 풀업 스위칭소자(Trpu)의 드레인단자에 공급된다. 이때, 상기 풀업 스위칭소자(Trpu)는 상기 매 주기마다 입력되는 하이 상태의 클럭펄스들 중 어느 하나를 특정 시점에서 출력하게 된다. 이 특정 시점에 출력된 클럭펄스가 게이트 라인을 구동하기 위한 스캔펄스이다. A gate terminal of the pull-up switching device Trpu is connected to the first node n1, a drain terminal is connected to a clock transmission line to which a clock pulse is applied, and a source terminal is connected to the gate line. The clock pulse has a high state and a low state periodically and is supplied to the drain terminal of the pull-up switching device Trpu. In this case, the pull-up switching device (Trpu) outputs any one of the clock pulses of the high state input every cycle at a specific time. The clock pulse output at this particular time point is a scan pulse for driving the gate line.

이 특정 시점이란, 상기 제 1 노드(n1)가 충전된 이후의 시점을 말한다. 즉, 상기 풀업 스위칭소자(Trpu)는 자신의 드레인단자에 주기적으로 계속해서 입력되는 클럭펄스들 중, 상기 특정 시점(즉, 상기 제 1 노드(n1)가 충전된 상태의 시점)에 입력된 하이 상태의 클럭펄스를 스캔펄스로서 출력하게 된다. 그리고, 상기 스캔펄스(Vout)의 출력 이후 상기 제 1 노드(n1)가 다음 프레임 기간이 시작될 때까지 방전상태로 유지됨에 따라, 상기 풀업 스위칭소자(Trpu)는 한 프레임에 한번의 스캔펄스를 출력하게 된다. 그런데, 상기 클럭펄스는 한 프레임 기간동안 여러 번 출력되기 때문에, 상기 풀업 스위칭소자(Trpu)가 턴-오프된 상태에서도, 즉 상기 제 1 노드(n1)가 방전된 상태에서도 상기 클럭펄스는 상기 풀업 스위칭소자(Trpu)의 드레인단자에 계속해서 입력되게 된다. This specific time point means a time point after the first node n1 is charged. That is, the pull-up switching device Trpu inputs a high input at a specific time point (ie, a time point at which the first node n1 is charged) among clock pulses that are periodically input to its drain terminal. The clock pulse of the state is output as a scan pulse. After the output of the scan pulse Vout, the first node n1 is maintained in a discharge state until the next frame period starts, so that the pull-up switching device Trpu outputs one scan pulse per frame. Done. However, since the clock pulse is output several times in one frame period, the clock pulse is pulled up even when the pull-up switching device Trpu is turned off, that is, even when the first node n1 is discharged. The drain terminal of the switching element Trpu is continuously input.

다시말하면, 상기 풀업 스위칭소자(Trpu)는 한 프레임동안 단 한 번 턴-온되 며, 이 턴-온되는 기간에 자신의 드레인단자에 입력되는 클럭펄스를 스캔펄스(Vout)로 출력한다. In other words, the pull-up switching device Trpu is turned on only once for one frame and outputs a clock pulse input to its drain terminal as a scan pulse Vout during this turn-on period.

이후, 상기 풀업 스위칭소자(Trpu)는 다음 프레임 기간이 시작될 때까지 턴-오프되며, 이에 따라, 상기 풀업 스위칭소자(Trpu)는 이 턴-오프된 기간에는 아무리 자신의 드레인단자에 클럭펄스가 입력되어도, 이를 스캔펄스로 출력할 수 없다. 그런데, 이와 같이, 상기 풀업 스위칭소자(Trpu)의 드레인단자에 주기적으로 클럭펄스가 인가됨에 따라, 상기 풀업 스위칭소자(Trpu)의 게이트단자가 접속된 제 1 노드(n1)와 상기 풀업 스위칭소자(Trpu)의 드레인단자간에 커플링현상이 발생된다. 이와 같은 커플링현상에 의해, 상기 제 1 노드(n1)에는 상기 클럭펄스에 따른 소정의 전압이 계속해서 충전되게 된다. Thereafter, the pull-up switching device Trpu is turned off until the start of the next frame period, and thus, the pull-up switching device Trpu inputs a clock pulse to its drain terminal no matter how long it is turned off. Even if it is, it cannot be output as a scan pulse. However, as the clock pulse is periodically applied to the drain terminal of the pull-up switching device Trpu, the first node n1 and the pull-up switching device connected to the gate terminal of the pull-up switching device Trpu ( Coupling phenomenon occurs between the drain terminals of Trpu). Due to such a coupling phenomenon, the first node n1 is continuously charged with a predetermined voltage corresponding to the clock pulse.

그러면, 상기 제 1 노드(n1)가 어느 순간 충전상태로 유지될 수 있다. 즉, 상기 제 1 노드(n1)가 원치 않는 타이밍에 충전상태로 유지될 수 있다. 이럴 경우, 상기 제 1 노드(n1)가 한 프레임 기간동안에 두 번 이상 충전상태로 유지될 수 있으며, 이에 의해 상기 풀업 스위칭소자(Trpu)가 한 프레임 기간동안에 두 번 이상 턴-온될 수 있다. 결국, 상기와 같은 커플링현상에 의해 하나의 스테이지가 한 프레임 기간동안 두 번 이상의 스캔펄스를 출력하는 멀티 출력현상이 발생할 수 있다.Then, the first node n1 may be maintained in a charged state at any moment. That is, the first node n1 may be maintained in a charged state at an unwanted timing. In this case, the first node n1 may be maintained in the charging state more than once in one frame period, whereby the pull-up switching device Trpu may be turned on more than once in one frame period. As a result, a multi-output phenomenon in which one stage outputs two or more scan pulses in one frame period may occur due to the coupling phenomenon as described above.

상기 풀다운 스위칭소자(Trpd)는 상기 풀업 스위칭소자(Trpu)의 소스단자에 방전용 전압원을 공급함으로써 이러한 커플링 현상을 방지하는 역할을 한다.The pull-down switching device Trpd serves to prevent such a coupling phenomenon by supplying a discharge voltage source to the source terminal of the pull-up switching device Trpu.

그러나, 상술한 바와 같이, 상기 풀다운 스위칭소자(Trpd)는 다른 스위칭소 자들에 비하여 쉽게 열화되는 문제점을 갖기 때문에 종래에는 멀티 출력을 방지하기 어려웠다.However, as described above, since the pull-down switching device Trpd has a problem of easily deteriorating as compared with other switching devices, it is difficult to prevent multiple outputs in the past.

상기 멀티 출력은 상기 풀다운 스위칭소자(Trpd)의 턴-온 정도를 감소시킴으로써 약화시킬 수 있는데, 특히 본 발명에서는 풀다운 스위칭소자(Trpd)의 열화 정도에 비례하여 상기 풀업 스위칭소자(Trpu)의 턴-온 정도를 설정함으로써, 상기 멀티 출력을 방지함과 아울러 쉬프트 레지스터의 소비 전력을 낮추고 있다.The multi output may be weakened by reducing the turn-on degree of the pull-down switching device Trpd. In particular, in the present invention, the turn-on of the pull-up switching device Trpu is proportional to the degree of degradation of the pull-down switching device Trpd. By setting the degree of on, the multi output is prevented and power consumption of the shift register is reduced.

상기 풀업 스위칭소자(Trpu)의 턴-온 상태는 제 1 노드(n1)의 신호상태에 의해서 결정되는데, 이 제 1 노드(n1)의 신호상태는 상기 제 1 충전용 전압원(VDD1), 상기 제 1 충전용 전압원(VDD1)이 상기 제 1 노드(n1)에 공급되도록 제 1 스위칭소자(Tr1)를 턴-온시키는 전단 스테이지의 출력(또는 스타트 펄스(Vst)), 그리고 상기 풀업 스위칭소자(Trpu)의 드레인단자에 공급되는 클럭펄스(CLKm)에 의해 좌우된다.The turn-on state of the pull-up switching device Trpu is determined by the signal state of the first node n1, and the signal state of the first node n1 is the first charging voltage source VDD1 and the first state. A first stage output (or start pulse Vst) for turning on the first switching element Tr1 so that the charging voltage source VDD1 is supplied to the first node n1, and the pull-up switching element Trpu Depends on the clock pulse CLKm supplied to the drain terminal.

따라서, 제 1 노드(n1)에 공급되는 제 1 충전용 전압원(VDD1)의 크기를 상기 풀다운 스위칭소자(Trpd)의 열화 정도(문턱전압의 변화 정도)에 맞추어 줄임으로써, 멀티 출력을 방지함과 아울러 쉬프트 레지스터의 소비 전력을 낮출 수 있다.Therefore, by reducing the size of the first charging voltage source VDD1 supplied to the first node n1 in accordance with the degree of deterioration (change in threshold voltage) of the pull-down switching element Trpd, the multi-output is prevented. In addition, the power consumption of the shift register can be lowered.

구체적으로, 상기 제 1 충전용 전압원(VDD1)과 제 2 충전용 전압원(VDD2)이 다음과 같은 수식 조건을 만족하도록 상기 제 1 충전용 전압원(VDD1)과 제 2 충전용 전압원(VDD2)의 크기를 설정하는 것이 바람직하다.Specifically, sizes of the first charging voltage source VDD1 and the second charging voltage source VDD2 such that the first charging voltage source VDD1 and the second charging voltage source VDD2 satisfy the following formula condition. It is preferable to set.

VDD1≤VDD2-(Trpd의 ΔVth)VDD1≤VDD2- (ΔVth of Trpd)

상기 Vth는 상기 풀다운 스위칭소자(Trpd)의 문턱전압을 나타내는 것으로, ΔVth는 상기 문턱전압의 변화량을 나타낸다.Vth represents a threshold voltage of the pull-down switching element Trpd, and ΔVth represents a change amount of the threshold voltage.

이 문턱전압 변화량은, 풀다운 스위칭소자(Trpd)의 게이트전극에 일정 기간동안 가해진 일정 크기로 가해진 전압에 따른 문턱전압의 변화치를 의미한다.This threshold voltage change amount means a change in threshold voltage according to a voltage applied to the gate electrode of the pull-down switching element Trpd with a predetermined magnitude applied for a predetermined period.

또한, 풀업 스위칭소자(Trpu)의 드레인단자에 공급되는 클럭펄스(CLKm)의 크기를 상기 풀다운 스위칭소자(Trpd)의 열화 정도(문턱전압의 변화 정도)에 맞추어 줄임으로써, 멀티 출력을 방지함과 아울러 쉬프트 레지스터의 소비 전력을 낮출 수 있다.In addition, by reducing the size of the clock pulse (CLKm) supplied to the drain terminal of the pull-up switching device (Trpu) in accordance with the degree of degradation (change in the threshold voltage) of the pull-down switching device (Trpd), it is possible to prevent the multi output In addition, the power consumption of the shift register can be lowered.

즉, 상기 클럭펄스(CLKm)는 하이 전압과 로우 전압을 갖는데, 상기 클럭펄스(CLKm)를 이루는 하이 전압의 크기를 상기 풀다운 스위칭소자(Trpd)의 열화 정도(문턱전압의 변화 정도)에 맞추어 줄임으로써, 멀티 출력을 방지함과 아울러 쉬프트 레지스터의 소비 전력을 낮출 수 있다.That is, the clock pulse CLKm has a high voltage and a low voltage, and the magnitude of the high voltage constituting the clock pulse CLKm is reduced in accordance with the degree of degradation of the pull-down switching element Trpd (degree of change of threshold voltage). As a result, the power consumption of the shift register can be reduced while preventing multiple outputs.

구체적으로, 상기 클럭펄스(CLKm)와 제 2 충전용 전압원(VDD2)이 다음과 같은 수식 조건을 만족하도록 상기 클럭펄스(CLKm)와 제 2 충전용 전압원(VDD2)의 크기를 설정하는 것이 바람직하다.Specifically, it is preferable to set the sizes of the clock pulse CLKm and the second charging voltage source VDD2 such that the clock pulse CLKm and the second charging voltage source VDD2 satisfy the following expression condition. .

CLKm≤VDD2-(Trpd의 ΔVth)CLKm≤VDD2- (ΔVth of Trpd)

또한, 제 1 스테이지(ST1)에 있어서, 제 1 스위칭소자(Tr1)의 게이트단자에 공급되는 스타트 펄스(Vst)의 크기를 상기 풀다운 스위칭소자(Trpd)의 열화 정도(문턱전압의 변화 정도)에 맞추어 줄임으로써, 멀티 출력을 방지함과 아울러 쉬프트 레지스터의 소비 전력을 낮출 수 있다.In addition, in the first stage ST1, the magnitude of the start pulse Vst supplied to the gate terminal of the first switching element Tr1 is equal to the degree of deterioration (degree of change of the threshold voltage) of the pull-down switching element Trpd. By reducing the fit, multiple outputs can be prevented and power consumption of the shift register can be lowered.

즉, 상기 스타트 펄스(Vst)는 하이 전압과 로우 전압을 갖는데, 상기 스타트 펄스(Vst)를 이루는 하이 전압의 크기를 상기 풀다운 스위칭소자(Trpd)의 열화 정도(문턱전압의 변화 정도)에 맞추어 줄임으로써, 멀티 출력을 방지함과 아울러 쉬프트 레지스터의 소비 전력을 낮출 수 있다.That is, the start pulse Vst has a high voltage and a low voltage, and the magnitude of the high voltage constituting the start pulse Vst is reduced in accordance with the degree of degradation (degree of change of threshold voltage) of the pull-down switching device Trpd. As a result, the power consumption of the shift register can be reduced while preventing multiple outputs.

구체적으로, 상기 스타트 펄스(Vst)와 제 2 충전용 전압원(VDD2)이 다음과 같은 수식 조건을 만족하도록 상기 스타트 펄스(Vst)와 제 2 충전용 전압원(VDD2)의 크기를 설정하는 것이 바람직하다.Specifically, it is preferable to set the magnitude of the start pulse Vst and the second charging voltage source VDD2 such that the start pulse Vst and the second charging voltage source VDD2 satisfy the following expression condition. .

Vst≤VDD2-(Trpd의 ΔVth)Vst≤VDD2- (ΔVth of Trpd)

여기서, 상기 제 1 충전용 전압원(VDD1), 클럭펄스(CLKm), 및 스타트 펄스(Vst)를 상기 수식에 근거하여 모두 변화시켜도 무방하며, 상기 열거한 3개의 전압들(VDD1, CLKm, Vst) 중 어느 하나만을 변화시켜도 무방하다.Here, the first charging voltage source VDD1, the clock pulse CLKm, and the start pulse Vst may all be changed based on the above formula, and the three voltages VDD1, CLKm, and Vst listed above may be changed. You may change only one of them.

한편, 상기 ΔVth은 상기 제 2 노드(n2)에 게이트단자를 통해 접속된 스위칭소자들 중에 어느 하나의 문턱전압의 변화량일 수 있다. The ΔVth may be an amount of change in the threshold voltage of any one of the switching elements connected to the second node n2 through a gate terminal.

즉, 상기 ΔVth은 풀다운 스위칭소자(Trpd)의 문턱전압의 변화량 또는 제 6 스위칭소자의 문턱전압(Tr6)의 변화량 중 어느 하나일 수 있다. That is, ΔVth may be any one of a change amount of the threshold voltage of the pull-down switching element Trpd or a change amount of the threshold voltage Tr6 of the sixth switching element.

도 6은 도 2의 스테이지에 구비된 또 다른 회로 구성을 나타낸 도면이고, 도 7은 도 2의 회로구성을 갖는 쉬프트 레지스터에 공급되는 각종 신호의 파형을 나타낸 도면이다.FIG. 6 is a diagram illustrating another circuit configuration provided in the stage of FIG. 2, and FIG. 7 is a diagram illustrating waveforms of various signals supplied to the shift register having the circuit configuration of FIG. 2.

각 스테이지(ST1 내지 STn+1)는, 도 6에 도시된 바와 같이, 제 1 노드(n1), 제 2 노드(n2), 제 3 노드(n3), 노드 제어부(NC), 풀업 스위칭소자(Trpu), 제 1 풀다운 스위칭소자(Trpd1), 및 제 2 풀다운 스위칭소자(Trpd2)를 포함한다.As illustrated in FIG. 6, each of the stages ST1 to STn + 1 includes a first node n1, a second node n2, a third node n3, a node controller NC, and a pull-up switching device ( Trpu), a first pull-down switching device Trpd1, and a second pull-down switching device Trpd2.

상기 노드 제어부(NC)는 상기 제 1, 제 2 및 제 3 노드(n1, n2, n3)를 선택적으로 충전 및 방전시키는데, 구체적으로, 상기 제 1 노드(n1)가 충전 상태일 때는 상기 제 2 노드(n2) 및 제 3 노드(n3)를 모두 방전상태로 유지시키고, 상기 제 1 노드(n1)가 방전 상태일 때는 상기 제 2 노드(n2) 및 제 3 노드(n3) 중 어느 하나를 충전상태로 유지시킨다.The node controller NC selectively charges and discharges the first, second, and third nodes n1, n2, and n3. Specifically, when the first node n1 is in a charged state, the second controller NC may charge the second node. Both the node n2 and the third node n3 are kept in a discharged state, and when the first node n1 is in a discharged state, one of the second node n2 and the third node n3 is charged. Keep it in the state.

즉, 홀수 번째 프레임 기간에서는 상기 제 1 노드(n1)가 방전상태 일 때, 상기 제 2 노드(n2)를 충전시키고, 상기 제 3 노드(n3)가 방전시킨다. 그리고 짝수 번째 프레임 기간에서는 상기 제 1 노드(n1)가 방전상태 일 때, 상기 제 2 노드(n2)를 방전시키고, 상기 제 3 노드(n3)를 충전시킨다. 이와 같이, 상기 제 1 노드(n1)가 방전상태일 때, 상기 제 2 노드(n2) 및 제 3 노드(n3)에 프레임 기간별로 다른 극성의 전압원(VDD2, VDD3)을 인가하는 이유는, 상기 제 2 노드(n2) 및 제 3 노드(n3)에 게이트단자가 연결된 제 1 및 제 2 풀다운 스위칭소자의 열화를 방지하기 위해서이다.That is, in the odd-numbered frame period, when the first node n1 is in the discharged state, the second node n2 is charged and the third node n3 is discharged. In the even-numbered frame period, when the first node n1 is in a discharged state, the second node n2 is discharged and the third node n3 is charged. As such, when the first node n1 is in a discharged state, the voltage sources VDD2 and VDD3 having different polarities are applied to the second node n2 and the third node n3 for each frame period. This is to prevent deterioration of the first and second pull-down switching devices having gate terminals connected to the second node n2 and the third node n3.

상기 각 스테이지(ST1 내지 STn+1)의 노드 제어부(NC)는, 제 1 내지 제 18 스위칭소자(Tr1 내지 Tr18)를 포함한다.The node controller NC of each of the stages ST1 to STn + 1 includes the first to eighteenth switching elements Tr1 to Tr18.

제 k 스테이지에 구비된 제 1 스위칭소자(Tr1)는, 제 k-1 스테이지로부터의 스캔펄스에 응답하여, 제 1 노드(n1)를 제 1 충전용 전압원(VDD1)으로 충전시킨다. 이를 위해, 상기 제 k 스테이지에 구비된 제 1 스위칭소자(Tr1)의 게이트단자는 상기 제 k-1 스테이지에 접속되며, 소스단자는 상기 제 1 충전용 전압원(VDD1)을 전송하는 제 1 충전용 전압공급라인에 접속되며, 그리고 드레인단자는 상기 제 1 노드(n1)에 접속된다.The first switching element Tr1 provided in the k-th stage charges the first node n1 with the first charging voltage source VDD1 in response to the scan pulse from the k-th stage. To this end, the gate terminal of the first switching element Tr1 provided in the kth stage is connected to the k-1st stage, and the source terminal of the first charging element for transmitting the first charging voltage source VDD1. It is connected to the voltage supply line, and the drain terminal is connected to the first node n1.

예를들어, 상기 제 2 스테이지(ST2)에 구비된 제 1 스위칭소자(Tr1)는, 제 1 스테이지(ST1)로부터의 제 1 스캔펄스(Vout1)에 응답하여 제 1 노드(n1)를 제 1 충전용 전압원(VDD1)으로 충전시킨다.For example, the first switching device Tr1 included in the second stage ST2 may set the first node n1 in response to the first scan pulse Vout1 from the first stage ST1. Charged by the charging voltage source VDD1.

제 k 스테이지에 구비된 제 2 스위칭소자(Tr2)는, 제 k-1 스테이지로부터의 스캔펄스에 응답하여, 상기 제 k 스테이지의 제 2 노드(n2)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 k 스테이지에 구비된 제 2 스위칭소자(Tr2)의 게이트단자는 상기 제 k-1 스테이지에 접속되며, 소스단자는 상기 제 2 노드(n2)에 접속되며, 그리고 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 방전용 전압공급라인에 접속된다. 예를 들어, 제 2 스테이지(ST2)에 구비된 제 2 스위칭소자(Tr2)는, 제 1 스테이지(ST1)로부터의 제 2 스캔펄스(Vout2)에 응답하여 제 2 노드(n2)를 방전용 전압원(VSS)으로 방전시킨다.The second switching element Tr2 provided in the k-th stage discharges the second node n2 of the k-th stage to the discharge voltage source VSS in response to the scan pulse from the k-th stage. To this end, the gate terminal of the second switching element Tr2 provided in the kth stage is connected to the k-1st stage, the source terminal is connected to the second node n2, and the drain terminal is It is connected to the discharge voltage supply line which transmits the discharge voltage source VSS. For example, the second switching element Tr2 provided in the second stage ST2 discharges the second node n2 in response to the second scan pulse Vout2 from the first stage ST1. Discharge to (VSS).

제 k 스테이지에 구비된 제 3 스위칭소자(Tr3)는, 제 k-1 스테이지로부터의 스캔펄스에 응답하여, 제 3 노드(n3)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 k 스테이지에 구비된 제 3 스위칭소자(Tr3)의 게이트단자는 상기 제 k-1 스테이지에 접속되며, 그리고 소스단자는 상기 제 3 노드(n3)에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 방전용 전압공급라인에 접속된다.The third switching device Tr3 provided in the kth stage discharges the third node n3 to the discharge voltage source VSS in response to the scan pulse from the k-1st stage. To this end, the gate terminal of the third switching device Tr3 provided in the kth stage is connected to the k-1 stage, the source terminal is connected to the third node n3, and the drain terminal is It is connected to the discharge voltage supply line which transmits the discharge voltage source VSS.

예를 들어, 제 2 스테이지(ST2)에 구비된 제 3 스위칭소자(Tr3)는, 제 1 스테이지(BST1)로부터의 제 1 스캔펄스(Vout1)에 응답하여 제 3 노드(n3)를 방전용 전압원(VSS)으로 방전시킨다. For example, the third switching device Tr3 included in the second stage ST2 discharges the third node n3 in response to the first scan pulse Vout1 from the first stage BST1. Discharge to (VSS).

제 k 스테이지에 구비된 제 4 스위칭소자(Tr4)는, 제 1 노드(n1)에 충전된 제 1 전압원(VDD)에 응답하여, 제 2 노드(n2)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 k 스테이지에 구비된 제 4 스위칭소자(Tr4)의 게이트단자는 상기 제 1 노드(n1)에 접속되며, 소스단자는 상기 제 2 노드(n2)에 접속되며, 그리고 드레인단자는 방전용 전압원(VSS)을 전송하는 방전용 전압전송라인에 접속된다.The fourth switching device Tr4 provided in the k-th stage discharges the second node n2 to the discharge voltage source VSS in response to the first voltage source VDD charged in the first node n1. . To this end, the gate terminal of the fourth switching device Tr4 provided in the kth stage is connected to the first node n1, the source terminal is connected to the second node n2, and the drain terminal is It is connected to the discharge voltage transmission line for transmitting the discharge voltage source (VSS).

제 k 스테이지에 구비된 제 5 스위칭소자(Tr5)는, 상기 제 1 노드(n1)에 충전된 제 1 충전용 전압원(VDD1)에 응답하여, 제 3 노드(n3)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 5 스위칭소자(Tr5)의 게이트단자는 상기 제 1 노드(n1)에 접속되며, 소스단자는 상기 제 3 노드(n3)에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.The fifth switching element Tr5 provided in the k-th stage responds to the first charging voltage source VDD1 charged in the first node n1 and discharges the third node n3 to the discharge voltage source VSS. To discharge. To this end, a gate terminal of the fifth switching element Tr5 is connected to the first node n1, a source terminal is connected to the third node n3, and a drain terminal of the discharge voltage source VSS. It is connected to the power line to transmit.

제 k 스테이지에 구비된 제 6 스위칭소자(Tr6)는, 매 프레임의 출력기간마다 다른 극성을 갖는 제 2 충전용 전압원(VDD2)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 충전용 전압원(VDD2)을 출력한다. 이를 위해, 상기 제 6 스위칭소자(Tr6)의 게이트단자는 상기 제 2 충전용 전압원(VDD2)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 2 충전용 전압원(VDD2)을 전송하는 전원라인에 접속된다.The sixth switching element Tr6 provided in the k-th stage is turned on or turned off in response to the second charging voltage source VDD2 having a different polarity in each output period of the frame, and the turn-on 2 Output the charging voltage source VDD2. To this end, a gate terminal of the sixth switching element Tr6 is connected to a power line for transmitting the second charging voltage source VDD2, and a source terminal for power supply for transmitting the second charging voltage source VDD2. Is connected to.

제 k 스테이지에 구비된 제 7 스위칭소자(Tr7)는, 상기 제 6 스위칭소자(Tr6)로부터의 제 2 충전용 전압원(VDD2)에 응답하여, 제 2 노드(n2)를 상기 제 2 충전용 전압원(VDD2)으로 충전시킨다. 이를 위해, 상기 제 7 스위칭소자(Tr7)의 게이트단자는 상기 제 6 스위칭소자(Tr6)의 드레인단자에 접속되며, 소스단자는 상기 제 2 충전용 전압원(VDD2)을 전송하는 전원라인에 접속되며, 드레인단자는 상기 제 2 노드(n2)에 접속된다.The seventh switching device Tr7 provided in the k-th stage responds to the second charging voltage source VDD2 from the sixth switching device Tr6, and transmits the second node n2 to the second charging voltage source. Charge to (VDD2). To this end, the gate terminal of the seventh switching element Tr7 is connected to the drain terminal of the sixth switching element Tr6, and the source terminal is connected to a power line for transmitting the second charging voltage source VDD2. The drain terminal is connected to the second node n2.

제 k 스테이지에 구비된 제 8 스위칭소자(Tr8)는, 상기 제 2 노드(n2)에 충전된 제 2 충전용 전압원(VDD2)에 응답하여, 상기 제 1 노드(n1)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 8 스위칭소자(Tr8)의 게이트단자는 상기 제 2 노드(n2)에 접속되며, 소스단자는 상기 제 1 노드(n1)에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.The eighth switching device Tr8 provided in the k-th stage responds to the second charging voltage source VDD2 charged in the second node n2, and discharges the first node n1 to the discharge voltage source VSS. To discharge). To this end, the gate terminal of the eighth switching element Tr8 is connected to the second node n2, the source terminal is connected to the first node n1, and the drain terminal of the eighth switching element Tr8 is connected to the discharge voltage source VSS. It is connected to the power line to transmit.

제 k 스테이지에 구비된 제 9 스위칭소자(Tr9)는, 상기 제 1 노드(n1)에 충전된 제 1 충진용 전압원(VDD1)에 응답하여, 상기 제 7 스위칭소자(Tr7)의 게이트단자에 방전용 전압원(VSS)을 공급함으로써 상기 제 7 스위칭소자(Tr7)를 턴-오프시킨다. 이를 위해, 상기 제 9 스위칭소자(Tr9)의 게이트단자는 상기 제 1 노드(n1)에 접속되며, 소스단자는 상기 제 7 스위칭소자(Tr7)의 게이트단자에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 방전용 전압공급라인에 접속된다.The ninth switching device Tr9 provided in the k-th stage is connected to the gate terminal of the seventh switching device Tr7 in response to the first charging voltage source VDD1 charged in the first node n1. The seventh switching device Tr7 is turned off by supplying a dedicated voltage source VSS. To this end, the gate terminal of the ninth switching element Tr9 is connected to the first node n1, the source terminal is connected to the gate terminal of the seventh switching element Tr7, and the drain terminal is used for the discharge. It is connected to the discharge voltage supply line for transmitting the voltage source (VSS).

제 k 스테이지에 구비된 제 10 스위칭소자(Tr10)는, 제 k-1 스테이지로부터의 스캔펄스에 응답하여, 상기 제 7 스위칭소자(Tr7)의 게이트단자에 방전용 전압원(VSS)을 공급함으로써 상기 제 7 스위칭소자(Tr7)를 턴-오프시킨다. 이를 위해, 상기 제 k 스테이지에 구비된 제 10 스위칭소자(Tr10)의 게이트단자는 제 k-1 스테이지에 접속되며, 소스단자는 상기 제 7 스위칭소자(Tr7)의 게이트단자에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다. The tenth switching device Tr10 included in the k-th stage supplies the voltage source VSS for discharge to the gate terminal of the seventh switching device Tr7 in response to the scan pulse from the k-th stage. The seventh switching device Tr7 is turned off. To this end, the gate terminal of the tenth switching element Tr10 provided in the kth stage is connected to the k-1st stage, the source terminal is connected to the gate terminal of the seventh switching element Tr7, and the drain terminal Is connected to a power supply line for transmitting the discharge voltage source VSS.

예를들어, 제 2 스테이지(ST2)에 구비된 제 10 스위칭소자(Tr10)는, 제 1 스테이지(ST1)로부터의 제 1 스캔펄스(Vout1)에 응답하여, 상기 제 7 스위칭소자(Tr7)의 게이트단자에 방전용 전압원(VSS)을 공급함으로써 상기 제 7 스위칭소 자(Tr7)를 턴-오프시킨다.For example, the tenth switching device Tr10 included in the second stage ST2 may be configured to respond to the first scan pulse Vout1 from the first stage ST1 and may be configured to correspond to the seventh switching device Tr7. The seventh switching element Tr7 is turned off by supplying a discharge voltage source VSS to the gate terminal.

제 k 스테이지에 구비된 제 11 스위칭소자(Tr11)는, 매 프레임의 출력기간마다 반전된 극성을 갖는 제 3 충전용 전압원(VDD3)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 충전용 전압원(VDD3)을 출력한다. 이를 위해, 상기 제 11 스위칭소자(Tr11)의 게이트단자 및 소스단자는 상기 제 3 충전용 전압원(VDD3)을 전송하는 제 3 충전용 전압공급라인에 접속된다. 여기서, 상기 제 2 충전용 전압원(VDD2)과 제 3 충전용 전압원(VDD3)은 동일 프레임 기간에 서로 반대의 극성으로 유지된다.The eleventh switching element Tr11 provided in the k-th stage is turned on or turned off in response to the third charging voltage source VDD3 having an inverted polarity every output period of each frame. The third charging voltage source VDD3 is output. To this end, the gate terminal and the source terminal of the eleventh switching element Tr11 are connected to a third charging voltage supply line that transmits the third charging voltage source VDD3. Here, the second charging voltage source VDD2 and the third charging voltage source VDD3 are maintained at opposite polarities in the same frame period.

제 k 스테이지에 구비된 제 12 스위칭소자(Tr12)는, 상기 제 11 스위칭소자(Tr11)로부터의 제 3 충전용 전압원(VDD3)에 응답하여, 제 3 노드(n3)를 상기 제 3 충전용 전압원(VDD3)으로 충전시킨다. 이를 위해, 상기 제 12 스위칭소자(Tr12)의 게이트단자는 상기 제 11 스위칭소자(Tr11)의 드레인단자에 접속되며, 소스단자는 상기 제 3 충전용 전압원(VDD3)을 전송하는 전원라인에 접속되며, 드레인단자는 상기 제 3 노드(n3)에 접속된다.The twelfth switching device Tr12 provided in the k-th stage responds to the third charging voltage source VDD3 from the eleventh switching device Tr11, and transmits the third node n3 to the third charging voltage source. Charge to (VDD3). To this end, the gate terminal of the twelfth switching element Tr12 is connected to the drain terminal of the eleventh switching element Tr11, and the source terminal is connected to a power line for transmitting the third charging voltage source VDD3. The drain terminal is connected to the third node n3.

제 k 스테이지에 구비된 제 13 스위칭소자(Tr13)는, 상기 제 3 노드(n3)에 충전된 제 3 충전용 전압원(VDD3)에 응답하여, 제 1 노드(n1)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 13 스위칭소자(Tr13)의 게이트단자는 상기 제 3 노드(n3)에 접속되며, 소스단자는 상기 제 1 노드(n1)에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 방전용 전압공급라인에 접속된다.The thirteenth switching element Tr13 included in the k-th stage is configured to discharge the first node n1 to the discharge voltage source VSS in response to the third charging voltage source VDD3 charged in the third node n3. To discharge. For this purpose, the gate terminal of the thirteenth switching element Tr13 is connected to the third node n3, the source terminal is connected to the first node n1, and the drain terminal is the discharge voltage source VSS. It is connected to the voltage supply line for discharging to transmit.

제 k 스테이지에 구비된 제 14 스위칭소자(Tr14)는, 상기 제 1 노드(n1)에 충전된 제 1 충전용 전압원(VDD1)에 응답하여, 상기 제 12 스위칭소자(Tr12)의 게이트단자에 방전용 전압원(VSS)을 공급함으로써 상기 제 12 스위칭소자(Tr12)를 턴-오프시킨다. 이를 위해, 상기 제 14 스위칭소자(Tr14)의 게이트단자는 상기 제 1 노드(n1)에 접속되며, 소스단자는 상기 제 12 스위칭소자(Tr12)의 게이트단자에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.The fourteenth switching element Tr14 included in the k-th stage is connected to the gate terminal of the twelfth switching element Tr12 in response to the first charging voltage source VDD1 charged in the first node n1. The twelfth switching element Tr12 is turned off by supplying a dedicated voltage source VSS. To this end, the gate terminal of the fourteenth switching element Tr14 is connected to the first node n1, the source terminal is connected to the gate terminal of the twelfth switching element Tr12, and the drain terminal is used for the discharge. It is connected to a power supply line that transmits a voltage source VSS.

제 k 스테이지에 구비된 제 15 스위칭소자(Tr15)는, 제 k-1 스테이지로부터의 스캔펄스에 응답하여, 상기 제 12 스위칭소자(Tr12)의 게이트단자에 방전용 전압원(VSS)을 공급함으로써 상기 제 12 스위칭소자(Tr12)를 턴-오프시킨다. 이를 위해, 상기 제 k 스테이지에 구비된 제 15 스위칭소자(Tr15)의 게이트단자는 제 k-1 스테이지에 접속되며, 소스단자는 상기 제 12 스위칭소자(Tr12)의 게이트단자에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 방전용 전압공급라인에 접속된다.The fifteenth switching element Tr15 provided in the k-th stage supplies the discharge voltage source VSS to the gate terminal of the twelfth switching element Tr12 in response to the scan pulse from the k-th stage. The twelfth switching element Tr12 is turned off. For this purpose, the gate terminal of the fifteenth switching element Tr15 provided in the kth stage is connected to the k-1st stage, the source terminal is connected to the gate terminal of the twelfth switching element Tr12, and the drain terminal Is connected to a discharge voltage supply line for transmitting the discharge voltage source VSS.

예를 들어, 제 2 스테이지(ST2)에 구비된 제 15 스위칭소자(Tr15)는 제 1 스테이지(ST1)로부터의 제 1 스캔펄스(Vout1)에 응답하여, 상기 제 12 스위칭소자(Tr12)의 게이트 단자에 방전용 전압원(VSS)을 공급함으로써 상기 제 12 스위칭 소자(Tr12)를 턴-오프시킨다.For example, the fifteenth switching element Tr15 provided in the second stage ST2 is in response to the first scan pulse Vout1 from the first stage ST1, and thus the gate of the twelfth switching element Tr12. The twelfth switching element Tr12 is turned off by supplying a discharge voltage source VSS to a terminal.

제 k 스테이지에 구비된 제 16 스위칭소자(Tr16)는, 상기 제 2 충전용 전압원(VDD2)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 노드(n3)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 16 스위칭소자(Tr16)의 게이트단자는 상기 제 2 충전용 전압원(VDD2)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 3 노드(n3)에 접속되며, 그리고 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 방전용 전압공급라인에 접속된다.The sixteenth switching element Tr16 included in the k-th stage is turned on or turned off in response to the second charging voltage source VDD2, and when turned on, the third node n3 discharges the voltage source. Discharge to (VSS). To this end, a gate terminal of the sixteenth switching element Tr16 is connected to a power line for transmitting the second charging voltage source VDD2, a source terminal is connected to the third node n3, and a drain terminal Is connected to a discharge voltage supply line for transmitting the discharge voltage source VSS.

제 k 스테이지에 구비된 제 17 스위칭소자(Tr17)는, 상기 제 3 전압원(VDD3)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드(n2)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 17 스위칭소자(Tr17)의 게이트단자는 상기 제 3 충전용 전압원(VDD3)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 2 노드(n2)에 접속되며, 그리고 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.The seventeenth switching device Tr17 provided in the k-th stage is turned on or turned off in response to the third voltage source VDD3, and discharges the second node n2 to the discharge voltage source VSS when turned on. To discharge). To this end, a gate terminal of the seventeenth switching element Tr17 is connected to a power line for transmitting the third charging voltage source VDD3, a source terminal is connected to the second node n2, and a drain terminal Is connected to a power supply line for transmitting the discharge voltage source VSS.

제 k 스테이지에 구비된 제 18 스위칭소자(Tr18)는, 제 k+1 스테이지로부터의 스캔펄스에 응답하여, 상기 제 1 노드(n1)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 제 k 스테이지에 구비된 제 18 스위칭소자(Tr18)의 게이트단자는 상기 제 k+1 스테이지에 접속되며, 소스단자는 상기 제 1 노드(n1)에 접속되며, 드 레인단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.The eighteenth switching device Tr18 provided in the k-th stage discharges the first node n1 to the discharge voltage source VSS in response to the scan pulse from the k + 1th stage. To this end, the gate terminal of the eighteenth switching element Tr18 provided in the k-th stage is connected to the k + 1th stage, the source terminal is connected to the first node n1, and the drain terminal is connected to the room. It is connected to a power supply line that transmits a dedicated voltage source VSS.

예를 들어, 제 2 스테이지(ST2)에 구비된 제 18 스위칭소자(Tr18)는, 제 3 스테이지로부터의 제 3 스캔펄스(Vout3)에 응답하여, 상기 제 1 노드(n1)를 방전용 전압원(VSS)으로 방전시킨다. For example, the eighteenth switching element Tr18 included in the second stage ST2 may discharge the first node n1 from the voltage source for discharge in response to the third scan pulse Vout3 from the third stage. VSS).

제 1 노드(n1)에 공급되는 제 1 충전용 전압원(VDD1)의 크기를 상기 제 1 풀다운 스위칭소자(Trpd1)의 열화 정도(문턱전압의 변화 정도)에 맞추어 줄임으로써, 멀티 출력을 방지함과 아울러 쉬프트 레지스터의 소비 전력을 낮출 수 있다.By reducing the size of the first charging voltage source VDD1 supplied to the first node n1 in accordance with the degree of deterioration (degree of change in threshold voltage) of the first pull-down switching device Trpd1, the multi-output is prevented. In addition, the power consumption of the shift register can be lowered.

구체적으로, 상기 제 1 충전용 전압원(VDD1)과 제 2 충전용 전압원(VDD2)(또는 제 3 충전용 전압원(VDD3)의 하이 전압이 다음과 같은 수식 조건을 만족하도록 상기 제 1 충전용 전압원(VDD1)과 제 2 충전용 전압원(VDD2)(또는 제 3 충전용 전압원(VDD3)의 크기를 설정하는 것이 바람직하다.Specifically, the high voltage of the first charging voltage source VDD1 and the second charging voltage source VDD2 (or the third charging voltage source VDD3) satisfies the following expression condition. It is preferable to set the sizes of VDD1 and the second charging voltage source VDD2 (or the third charging voltage source VDD3).

VDD1≤VDD2(또는 VDD3)-(Trpd1의 ΔVth)VDD1≤VDD2 (or VDD3)-(ΔVth of Trpd1)

또한, 풀업 스위칭소자(Trpu)의 드레인단자에 공급되는 클럭펄스(CLKm)의 크기를 상기 제 1 풀다운 스위칭소자(Trpd1)의 열화 정도(문턱전압의 변화 정도)에 맞추어 줄임으로써, 멀티 출력을 방지함과 아울러 쉬프트 레지스터의 소비 전력을 낮출 수 있다.In addition, by reducing the magnitude of the clock pulse CLKm supplied to the drain terminal of the pull-up switching device Trpu according to the degree of deterioration (degree of change of the threshold voltage) of the first pull-down switching device Trpd1, the multi output is prevented. In addition, the power consumption of the shift register can be lowered.

구체적으로, 상기 클럭펄스(CLKm)의 하이 전압과 제 2 충전용 전압원 (VDD2)(또는 제 3 충전용 전압원(VDD3))의 하이 전압이 다음과 같은 수식 조건을 만족하도록 상기 클럭펄스(CLKm)와 제 2 충전용 전압원(VDD2)(또는 제 3 충전용 전압원(VDD3))의 크기를 설정하는 것이 바람직하다.Specifically, the clock pulse CLKm such that the high voltage of the clock pulse CLKm and the high voltage of the second charging voltage source VDD2 (or the third charging voltage source VDD3) satisfy the following expression condition. And the sizes of the second charging voltage source VDD2 (or the third charging voltage source VDD3).

CLKm≤VDD2(또는 VDD3)-(Trpd1의 ΔVth)CLKm≤VDD2 (or VDD3)-(ΔVth of Trpd1)

또한, 제 1 스테이지(ST1)에 있어서, 제 1 스위칭소자(Tr1)의 게이트단자에 공급되는 스타트 펄스(Vst)의 크기를 상기 풀다운 스위칭소자(Trpd)의 열화 정도(문턱전압의 변화 정도)에 맞추어 줄임으로써, 멀티 출력을 방지함과 아울러 쉬프트 레지스터의 소비 전력을 낮출 수 있다.In addition, in the first stage ST1, the magnitude of the start pulse Vst supplied to the gate terminal of the first switching element Tr1 is equal to the degree of deterioration (degree of change of the threshold voltage) of the pull-down switching element Trpd. By reducing the fit, multiple outputs can be prevented and power consumption of the shift register can be lowered.

구체적으로, 상기 스타트 펄스(Vst)의 하이 전압과 제 2 충전용 전압원(VDD2)(또는 제 3 충전용 전압원(VDD3))의 하이 전압이 다음과 같은 수식 조건을 만족하도록 상기 스타트 펄스(Vst)의 크기와 제 2 충전용 전압원(VDD2)의 크기를 설정하는 것이 바람직하다.Specifically, the start pulse Vst such that the high voltage of the start pulse Vst and the high voltage of the second charging voltage source VDD2 (or the third charging voltage source VDD3) satisfy the following expression condition. It is preferable to set the size of and the size of the second charging voltage source VDD2.

Vst≤VDD2(또는 VDD3)-(Trpd1의 ΔVth)Vst≤VDD2 (or VDD3)-(ΔVth of Trpd1)

여기서, 상기 제 1 충전용 전압원(VDD1), 클럭펄스(CLKm), 및 스타트 펄스(Vst)를 상기 수식에 근거하여 모두 변화시켜도 무방하며, 상기 열거한 3개의 전압들(VDD1, CLKm, Vst) 중 어느 하나만을 변화시켜도 무방하다.Here, the first charging voltage source VDD1, the clock pulse CLKm, and the start pulse Vst may all be changed based on the above formula, and the three voltages VDD1, CLKm, and Vst listed above may be changed. You may change only one of them.

한편, 상기 ΔVth은 상기 제 2 노드 또는 제 3 노드에 게이트단자를 통해 접속된 스위칭소자들 중에 어느 하나일 수 있다. The ΔVth may be any one of switching elements connected to the second node or the third node through a gate terminal.

즉, 상기 ΔVth은 제 1 풀다운 스위칭소자(Trpd1)의 문턱전압의 변화량, 제 2 풀다운 스위칭소자(Trpd2)의 문턱전압의 변화량, 제 8 스위칭소자(Tr8)의 문턱전압의 변화량, 또는 제 13 스위칭소자(Tr13)의 문턱전압의 변화량 중 어느 하나일 수 있다.That is, ΔVth is the amount of change in the threshold voltage of the first pull-down switching element Trpd1, the amount of change in the threshold voltage of the second pull-down switching element Trpd2, the amount of change in the threshold voltage of the eighth switching element Tr8, or the thirteenth switching. It may be any one of the amount of change in the threshold voltage of the element Tr13.

이와 같은 본 발명의 실시예에 따른 쉬프트 레지스터는 표시장치, 즉 액정표시장치, EL 표시장치(Electro Luminescence Ｄisplay), PDP(Plasma Display Panel) 등에 적용될 수 있다.Such a shift register according to an embodiment of the present invention can be applied to a display device, that is, a liquid crystal display, an EL display (Electro Luminescence Display), a plasma display panel (PDP), or the like.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

이상에서 설명한 바와 같은 본 발명에 따른 쉬프트 레지스터에는 다음과 같은 효과가 있다.The shift register according to the present invention as described above has the following effects.

본 발명에서는 제 1 노드의 충전에 관여하는 제 1 충전용 전압원의 크기를 제 2 노드의 충전에 관여하는 제 2 충전용 전압원의 크기보다 작게 설정하되, 상기 제 1 충전용 전압원의 크기를 풀다운 스위칭소자의 문턱전압의 변화량을 고려하여 작게 설정함으로써 멀티 출력을 방지하고 소비 전력을 감소시킬 수 있다. In the present invention, the size of the first charging voltage source involved in charging of the first node is set smaller than the size of the second charging voltage source involved in charging of the second node, but the size of the first charging voltage source is pulled down. By setting a small value in consideration of the change in the threshold voltage of the device, it is possible to prevent the multi output and to reduce the power consumption.

Claims (14)

스캔펄스를 차례로 출력하는 다수의 스테이지들을 포함하며;A plurality of stages which in turn output a scan pulse; 적어도 하나의 스테이지가,At least one stage, 제 1 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 클럭펄스를 상기 스캔펄스로서 출력하는 풀업 스위칭소자;A pull-up switching element which is turned on or turned off according to a logic state of a first node, and outputs a clock pulse as the scan pulse at turn-on; 제 2 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 방전용 전압원을 출력하는 풀다운 스위칭소자; 및,A pull-down switching device that is turned on or turned off according to a logic state of the second node and outputs a voltage source for discharge upon turn-on; And, 제 1 충전용 전압원을 이용하여 상기 제 1 노드의 논리상태를 제어하고, 상기 제 1 충전용 전압원과 다른 크기를 갖는 제 2 충전용 전압원을 이용하여 상기 제 2 노드의 논리상태를 제어하는 노드 제어부를 포함함을 특징으로 하는 쉬프트 레지스터.A node controller for controlling a logic state of the first node by using a first charging voltage source, and controlling a logic state of the second node by using a second charging voltage source having a different size from the first charging voltage source. Shift register, characterized in that it comprises a. 제 1 항에 있어서,The method of claim 1, 상기 제 1 충전용 전압원이 상기 제 2 충전용 전압원보다 작은 것을 특징으로 하는 쉬프트 레지스터.And the first charging voltage source is smaller than the second charging voltage source. 제 2 항에 있어서,The method of claim 2, 상기 제 1 충전용 전압원과 상기 제 2 충전용 전압원간이 다음의 수식을 만족하는 것을 특징으로 하는 쉬프트 레지스터.And the first and second charging voltage sources satisfy the following formula. 제 1 충전용 전압원≤제 2 충전용 전압원-(풀다운 스위칭소자의 문턱전압 변화량)1st charging voltage source ≤ 2nd charging voltage source-(a change in threshold voltage of the pull-down switching element) 제 1 항에 있어서,The method of claim 1, 상기 제 1 충전용 전압원과 상기 클럭펄스가 서로 다른 크기를 갖는 것을 특징으로 하는 쉬프트 레지스터.And the first charging voltage source and the clock pulse have different magnitudes. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 1 충전용 전압원이 상기 클럭펄스보다 작은 것을 특징으로 하는 쉬프트 레지스터.And the first charging voltage source is smaller than the clock pulse. 제 5 항에 있어서,The method of claim 5, wherein 상기 제 1 충전용 전압원과 상기 클럭펄스간이 다음의 수식을 만족하는 것을 특징으로 하는 쉬프트 레지스터.And the shift register satisfies the following expression between the first charging voltage source and the clock pulse. 제 1 충전용 전압원≤클럭펄스-(풀다운 스위칭소자의 문턱전압 변화량)First charging voltage source ≤ clock pulse-(change amount of threshold voltage of pull-down switching element) 제 1 항에 있어서,The method of claim 1, 상기 스테이지들 중 한 프레임 기간내에서 가장 먼저 스캔펄스를 출력하는 첫 번째 스테이지는 스타트 펄스를 공급받아 인에이블되며;A first stage which first outputs a scan pulse within one frame period of the stages is enabled by receiving a start pulse; 상기 제 1 충전용 전압원과 스타트 펄스가 서로 다른 크기를 갖는 것을 특징 으로 하는 쉬프트 레지스터.And the first charging voltage source and the start pulse have different magnitudes. 제 7 항에 있어서,The method of claim 7, wherein 상기 제 1 충전용 전압원이 상기 스타트 펄스보다 작은 것을 특징으로 하는 쉬프트 레지스터.And the first charging voltage source is smaller than the start pulse. 제 8 항에 있어서,The method of claim 8, 상기 제 1 충전용 전압원과 상기 스타트 펄스간이 다음의 수식을 만족하는 것을 특징으로 하는 쉬프트 레지스터.The shift register between the first charging voltage source and the start pulse satisfies the following expression. 제 1 충전용 전압원≤스타트 펄스-(풀다운 스위칭소자의 문턱전압 변화량)First charge voltage source ≤ start pulse-(change amount of threshold voltage of pull-down switching element) 제 1 항에 있어서,The method of claim 1, 제 n 스테이지(n은 자연수)에 구비된 노드 제어부는,The node controller provided in the nth stage (n is a natural number), 스타트 펄스 또는 제 p 스테이지(p는 n보다 작은 자연수)로부터의 스캔펄스에 응답하여, 상기 제 n 스테이지의 제 1 노드에 제 1 충전용 전압원을 공급하는 제 1 스위칭소자;A first switching element for supplying a first charging voltage source to a first node of the nth stage in response to a start pulse or a scan pulse from ap stage (p is a natural number less than n); 스타트 펄스 또는 제 n-p 스테이지(p는 n보다 작은 자연수)로부터의 스캔펄스에 응답하여, 상기 제 n 스테이지의 제 2 노드에 방전용 전압원을 공급하는 제 2 스위칭소자;A second switching element for supplying a discharge voltage source to a second node of the nth stage in response to a start pulse or a scan pulse from an n-p stage (p is a natural number smaller than n); 상기 제 1 노드에 공급된 제 1 충전용 전압원에 응답하여, 상기 제 n 스테이 지의 제 2 노드에 방전용 전압원을 공급하는 제 3 스위칭소자;A third switching element configured to supply a discharge voltage source to a second node of the nth stage in response to a first charging voltage source supplied to the first node; 제 k 스테이지(k는 n보다 큰 자연수)로부터의 스캔펄스에 응답하여, 상기 제 n 스테이지의 제 1 노드에 방전용 전압원을 공급하는 제 4 스위칭소자;A fourth switching element for supplying a discharge voltage source to a first node of the nth stage in response to a scan pulse from a kth stage (k is a natural number greater than n); 상기 제 2 충전용 전압원에 응답하여, 상기 제 n 스테이지의 제 2 노드에 상기 제 2 충전용 전압원을 공급하는 제 5 스위칭소자; 및,A fifth switching device configured to supply the second charging voltage source to the second node of the nth stage in response to the second charging voltage source; And, 상기 제 2 노드에 공급된 제 2 충전용 전압원에 응답하여, 상기 제 n 스테이지의 제 1 노드에 방전용 전압원을 공급하는 제 6 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.And a sixth switching element configured to supply a discharge voltage source to the first node of the nth stage in response to the second charging voltage source supplied to the second node. 스캔펄스를 차례로 출력하는 다수의 스테이지들을 포함하며;A plurality of stages which in turn output a scan pulse; 적어도 하나의 스테이지가,At least one stage, 제 1 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 클럭펄스를 상기 스캔펄스로서 출력하는 풀업 스위칭소자;A pull-up switching element which is turned on or turned off according to a logic state of a first node, and outputs a clock pulse as the scan pulse at turn-on; 제 2 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 방전용 전압원을 출력하는 제 1 풀다운 스위칭소자;A first pull-down switching device that is turned on or turned off according to a logic state of the second node and outputs a voltage source for discharge upon turn-on; 제 3 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 방전용 전압원을 출력하는 제 2 풀다운 스위칭소자; 및,A second pull-down switching device that is turned on or turned off according to a logic state of the third node and outputs a voltage source for discharge upon turn-on; And, 제 1 충전용 전압원을 이용하여 상기 제 1 노드의 논리상태를 제어하고, 상기 제 1 충전용 전압원과 다른 크기를 갖는 제 2 충전용 전압원을 이용하여 상기 제 2 노드의 논리상태를 제어하고, 상기 제 1 충전용 전압원과 다른 크기를 갖는 제 3 충전용 전압원을 이용하여 상기 제 3 노드의 논리상태를 제어하는 노드 제어부를 포함함을 특징으로 하는 쉬프트 레지스터.The logic state of the first node is controlled using a first charging voltage source, and the logic state of the second node is controlled using a second charging voltage source having a different size from the first charging voltage source. And a node controller configured to control a logic state of the third node by using a third charging voltage source having a different size from that of the first charging voltage source. 제 11 항에 있어서, The method of claim 11, 상기 제 1 충전용 전압원이 상기 제 3 충전용 전압원보다 작은 것을 특징으로 하는 쉬프트 레지스터.And the first charging voltage source is smaller than the third charging voltage source. 제 12 항에 있어서,The method of claim 12, 상기 제 1 충전용 전압원과 상기 제 3 충전용 전압원간이 다음의 수식을 만족하는 것을 특징으로 하는 쉬프트 레지스터.And a shift register between the first charging voltage source and the third charging voltage source satisfies the following expression. 제 1 충전용 전압원≤제 3 충전용 전압원-(제 1 또는 2 풀다운 스위칭소자의 문턱전압 변화분)First charging voltage source ≤ third charging voltage source-(change in threshold voltage of the first or second pull-down switching element) 제 11 항에 있어서,The method of claim 11, 제 n 스테이지(n은 자연수)에 구비된 노드 제어부는,The node controller provided in the nth stage (n is a natural number), 스타트 펄스 또는 제 p 스테이지(p는 n보다 작은 자연수)로부터의 스캔펄스에 응답하여, 상기 제 n 스테이지의 제 1 노드에 제 1 충전용 전압원을 공급하는 제 1 스위칭소자;A first switching element for supplying a first charging voltage source to a first node of the nth stage in response to a start pulse or a scan pulse from ap stage (p is a natural number less than n); 상기 스타트 펄스 또는 제 p 스테이지로부터의 스캔펄스에 응답하여, 상기 제 n 스테이지의 제 2 노드에 방전용 전압원을 공급하는 제 2 스위칭소자;A second switching element configured to supply a discharge voltage source to a second node of the nth stage in response to the start pulse or a scan pulse from the pth stage; 상기 스타트 펄스 또는 제 p 스테이지로부터의 스캔펄스에 응답하여, 상기 제 n 스테이지의 제 3 노드에 방전용 전압원을 공급하는 제 3 스위칭소자;A third switching element for supplying a discharge voltage source to the third node of the nth stage in response to the start pulse or a scan pulse from the pth stage; 상기 제 1 노드에 공급된 제 1 충전용 전압원에 응답하여, 상기 제 n 스테이지의 제 2 노드에 방전용 전압원을 공급하는 제 4 스위칭소자;A fourth switching element configured to supply a discharge voltage source to a second node of the nth stage in response to a first charging voltage source supplied to the first node; 상기 제 1 노드에 공급된 제 1 충전용 전압원에 응답하여, 상기 제 n 스테이지의 제 3 노드에 방전용 전압원을 공급하는 제 5 스위칭소자;A fifth switching device configured to supply a discharge voltage source to a third node of the nth stage in response to a first charging voltage source supplied to the first node; 제 2 충전용 전압원에 응답하여, 상기 제 2 충전용 전압원을 출력하는 제 6 스위칭소자;A sixth switching element configured to output the second charging voltage source in response to a second charging voltage source; 상기 제 6 스위칭소자로부터의 제 2 충전용 전압원에 응답하여, 상기 제 n 스테이지의 제 2 노드에 상기 제 2 충전용 전압원을 공급하는 제 7 스위칭소자;A seventh switching element which supplies the second charging voltage source to the second node of the nth stage in response to the second charging voltage source from the sixth switching element; 상기 제 2 노드에 공급된 제 2 충전용 전압원에 응답하여, 상기 제 n 스테이지의 제 1 노드를 방전용 전압원으로 방전시키는 제 8 스위칭소자;An eighth switching element configured to discharge the first node of the nth stage to a discharge voltage source in response to a second charging voltage source supplied to the second node; 상기 제 1 노드에 충전된 제 1 충전용 전압원에 응답하여, 상기 제 7 스위칭소자의 게이트단자에 방전용 전압원을 공급하는 제 9 스위칭소자;A ninth switching element configured to supply a discharge voltage source to the gate terminal of the seventh switching element in response to the first charging voltage source charged in the first node; 상기 스타트 펄스 또는 제 p 스테이지로부터의 스캔펄스에 응답하여, 상기 제 7 스위칭소자의 게이트단자에 방전용 전압원을 공급하는 제 10 스위칭소자;A tenth switching element supplying a discharge voltage source to the gate terminal of the seventh switching element in response to the start pulse or the scan pulse from the pth stage; 제 3 충전용 전압원에 응답하여, 상기 제 3 충전용 전압원을 출력하는 제 11 스위칭소자;An eleventh switching element configured to output the third charging voltage source in response to a third charging voltage source; 상기 제 11 스위칭소자로부터의 제 3 충전용 전압원에 응답하여, 제 3 노드에 상기 제 3 충전용 전압원을 공급하는 제 12 스위칭소자;A twelfth switching element configured to supply the third charging voltage source to a third node in response to a third charging voltage source from the eleventh switching element; 상기 제 3 노드에 공급된 제 3 충전용 전압원에 응답하여, 제 1 노드에 방전용 전압원을 공급하는 제 13 스위칭소자;A thirteenth switching element configured to supply a discharge voltage source to the first node in response to a third charging voltage source supplied to the third node; 상기 제 1 노드에 공급된 제 1 충전용 전압원에 응답하여, 상기 제 12 스위칭소자의 게이트단자에 방전용 전압원을 공급하는 제 14 스위칭소자;A fourteenth switching element supplying a discharge voltage source to the gate terminal of the twelfth switching element in response to the first charging voltage source supplied to the first node; 상기 스타트 펄스 또는 제 p 스테이지로부터의 스캔펄스에 응답하여, 상기 제 12 스위칭소자의 게이트단자에 방전용 전압원을 공급하는 제 15 스위칭소자;A fifteenth switching element for supplying a discharge voltage source to the gate terminal of the twelfth switching element in response to the start pulse or the scan pulse from the pth stage; 상기 제 2 충전용 전압원에 응답하여, 상기 제 3 노드에 방전용 전압원을 공급하는 제 16 스위칭소자;A sixteenth switching element configured to supply a discharge voltage source to the third node in response to the second charging voltage source; 상기 제 3 충전용 전압원에 응답하여, 상기 제 2 노드에 방전용 전압원을 공급하는 제 17 스위칭소자; 및,A seventeenth switching element configured to supply a discharge voltage source to the second node in response to the third charging voltage source; And, 제 k 스테이지로부터의 스캔펄스에 응답하여, 상기 제 1 노드에 방전용 전압원을 공급하는 제 18 스위칭소자를 포함하여 구성됨을 특징으로 하는 쉬프트 레지스터의 구동방법.And an eighteenth switching element for supplying a discharge voltage source to the first node in response to the scan pulse from the kth stage.
KR1020060118368A 2006-11-28 2006-11-28 A shift registe KR101296632B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060118368A KR101296632B1 (en) 2006-11-28 2006-11-28 A shift registe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060118368A KR101296632B1 (en) 2006-11-28 2006-11-28 A shift registe

Publications (2)

Publication Number Publication Date
KR20080048237A true KR20080048237A (en) 2008-06-02
KR101296632B1 KR101296632B1 (en) 2013-08-14

Family

ID=39804490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060118368A KR101296632B1 (en) 2006-11-28 2006-11-28 A shift registe

Country Status (1)

Country Link
KR (1) KR101296632B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110032838A (en) * 2009-09-24 2011-03-30 엘지디스플레이 주식회사 Shift register
KR20110070022A (en) * 2009-12-18 2011-06-24 엘지디스플레이 주식회사 Liquid cryctal display device included driving circuit
CN103500550A (en) * 2013-05-10 2014-01-08 友达光电股份有限公司 Voltage boost circuit, shift register and grid drive module
KR101363194B1 (en) * 2012-04-13 2014-02-13 엘지디스플레이 주식회사 Display Device
KR101407307B1 (en) * 2008-12-20 2014-06-16 엘지디스플레이 주식회사 Shift register
KR20150078587A (en) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 A shift register and method for manufacturing the same, and an image display device using the shift register
CN107705762A (en) * 2017-09-27 2018-02-16 京东方科技集团股份有限公司 Shift register cell and its driving method, gate drive apparatus and display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100995627B1 (en) * 2003-12-09 2010-11-19 엘지디스플레이 주식회사 shift register circuit

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101407307B1 (en) * 2008-12-20 2014-06-16 엘지디스플레이 주식회사 Shift register
KR20110032838A (en) * 2009-09-24 2011-03-30 엘지디스플레이 주식회사 Shift register
KR20110070022A (en) * 2009-12-18 2011-06-24 엘지디스플레이 주식회사 Liquid cryctal display device included driving circuit
KR101363194B1 (en) * 2012-04-13 2014-02-13 엘지디스플레이 주식회사 Display Device
CN103500550A (en) * 2013-05-10 2014-01-08 友达光电股份有限公司 Voltage boost circuit, shift register and grid drive module
CN103500550B (en) * 2013-05-10 2016-01-20 友达光电股份有限公司 Voltage boost circuit, shift register and grid drive module
KR20150078587A (en) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 A shift register and method for manufacturing the same, and an image display device using the shift register
CN107705762A (en) * 2017-09-27 2018-02-16 京东方科技集团股份有限公司 Shift register cell and its driving method, gate drive apparatus and display device
US10657921B2 (en) 2017-09-27 2020-05-19 Boe Technology Group Co., Ltd. Shift register unit and driving method thereof, gate driving device and display device

Also Published As

Publication number Publication date
KR101296632B1 (en) 2013-08-14

Similar Documents

Publication Publication Date Title
KR101296645B1 (en) A shift register
KR102028992B1 (en) Shift register
KR102066083B1 (en) Shift register
KR101057891B1 (en) Shift register
KR101385478B1 (en) Gate driver
KR101451575B1 (en) A shift register
KR101568258B1 (en) A shift register
KR20090073966A (en) Shift register
KR101296632B1 (en) A shift registe
KR101830607B1 (en) Shift register
KR20110110502A (en) Shift register
KR20070011953A (en) Shift register
KR20130010715A (en) Shift register
KR101351377B1 (en) A shift register
KR20140014746A (en) Shift register
KR20130110306A (en) Shift register
KR101182323B1 (en) A shifter register
KR101192760B1 (en) A shift register and a method for driving the same
KR102113612B1 (en) Shift register
KR101166816B1 (en) A shift register and a method for driving the same
KR101232171B1 (en) A shift register
KR101243806B1 (en) A shift register
KR20090061527A (en) Shift register
KR101351375B1 (en) A shift register
KR101319308B1 (en) A shift register

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 7