KR20080042095A - Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process - Google Patents
Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process Download PDFInfo
- Publication number
- KR20080042095A KR20080042095A KR1020087004648A KR20087004648A KR20080042095A KR 20080042095 A KR20080042095 A KR 20080042095A KR 1020087004648 A KR1020087004648 A KR 1020087004648A KR 20087004648 A KR20087004648 A KR 20087004648A KR 20080042095 A KR20080042095 A KR 20080042095A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- tiles
- region
- cleaving
- donor substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 347
- 230000008569 process Effects 0.000 title claims abstract description 138
- 239000000758 substrate Substances 0.000 claims abstract description 475
- 239000007943 implant Substances 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims description 89
- 238000002513 implantation Methods 0.000 claims description 85
- 238000011282 treatment Methods 0.000 claims description 67
- 239000002245 particle Substances 0.000 claims description 52
- 238000002347 injection Methods 0.000 claims description 50
- 239000007924 injection Substances 0.000 claims description 50
- 230000007704 transition Effects 0.000 claims description 43
- 229910052710 silicon Inorganic materials 0.000 claims description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 40
- 239000010703 silicon Substances 0.000 claims description 40
- 238000012545 processing Methods 0.000 claims description 35
- 150000002500 ions Chemical class 0.000 claims description 30
- 235000012431 wafers Nutrition 0.000 claims description 26
- 239000010410 layer Substances 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 18
- 239000001257 hydrogen Substances 0.000 claims description 15
- 229910052739 hydrogen Inorganic materials 0.000 claims description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 13
- 239000007789 gas Substances 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 9
- 238000000926 separation method Methods 0.000 claims description 8
- 230000000694 effects Effects 0.000 claims description 7
- 239000001307 helium Substances 0.000 claims description 7
- 229910052734 helium Inorganic materials 0.000 claims description 7
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 230000005855 radiation Effects 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 230000007547 defect Effects 0.000 claims description 5
- 239000010453 quartz Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 230000005484 gravity Effects 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 2
- 230000007717 exclusion Effects 0.000 claims 3
- 150000001793 charged compounds Chemical class 0.000 claims 2
- 238000007517 polishing process Methods 0.000 claims 1
- 229910021426 porous silicon Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 238000012546 transfer Methods 0.000 abstract description 12
- 238000007654 immersion Methods 0.000 abstract description 5
- 238000012986 modification Methods 0.000 description 37
- 230000004048 modification Effects 0.000 description 37
- 238000010586 diagram Methods 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 14
- 125000004429 atom Chemical group 0.000 description 9
- 238000001802 infusion Methods 0.000 description 9
- 229910052732 germanium Inorganic materials 0.000 description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 8
- 238000000678 plasma activation Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 230000007935 neutral effect Effects 0.000 description 6
- -1 radiant Substances 0.000 description 6
- 239000002210 silicon-based material Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 238000013459 approach Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000010924 continuous production Methods 0.000 description 4
- 230000000977 initiatory effect Effects 0.000 description 4
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000003208 petroleum Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002483 hydrogen compounds Chemical class 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000002427 irreversible effect Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000005456 alcohol based solvent Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005518 electrochemistry Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
- H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
- H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Abstract
Description
[관련 출원의 상호 참조][Cross Reference of Related Application]
본 PCT 출원은, 2005년 7월 27일자로 출원된 미국 출원 제11/191,464호 및 2006년 7월 25일자로 출원된 미국 가출원 제_________호(대리인 정리 번호 18419-020300US)를 기초로 우선권을 주장하며, 상기 출원들의 각각은 공동 양도되고 참조에 의해 본 명세서의 일부로 편입된다.This PCT application is priority based on US Application No. 11 / 191,464, filed July 27, 2005, and US Provisional Application No. ____________ (Representative Application No. 18419-020300US), filed July 25, 2006. And each of the above applications is co-assigned and incorporated herein as part of this specification.
본 발명은, 일반적으로, 대규모 주입 처리 및 타일식 접근 방법을 이용하여 기판을 형성하는 방법 및 구조를 포함하는 기술에 관련된다. 보다 구체적으로, 본 방법 및 시스템은 광전지(photovoltaic cell)의 제작을 위해 주사식 주입 처리(scanning implant process)를 이용하는 방법 및 시스템을 제공한다. 그러나, 본 발명은 보다 넓은 범위의 응용 가능성을 갖는다는 점이 인식될 것이다; 즉, 본 발명은, 집적된 반도체 디바이스의 3차원적 패키징, 광양자(photonic) 디바이스, 압전기(piezoelectronic) 디바이스, 평판 디스플레이, 마이크로 전자기계 시스 템(microelectromechanical system; "MEMS"), 나노 기술 구조물, 센서, 액츄에이터, 집적 회로, 생물학 및 생의학적 디바이스 등과 같은 다른 타입의 응용 분야에도 적용될 수 있다.The present invention generally relates to techniques involving methods and structures for forming substrates using large scale implantation processes and tiled approaches. More specifically, the present methods and systems provide methods and systems that utilize a scanning implant process for the fabrication of photovoltaic cells. However, it will be appreciated that the present invention has a wider range of applications; That is, the present invention relates to three-dimensional packaging of integrated semiconductor devices, photonic devices, piezoelectronic devices, flat panel displays, microelectromechanical systems ("MEMS"), nanotechnology structures, sensors It can also be applied to other types of applications such as actuators, integrated circuits, biological and biomedical devices, and the like.
태초부터, 인류는 거의 모든 유용한 형태의 에너지를 얻기 위해 "태양"에 의존해 왔다. 그러한 에너지는 석유, 발광체(radiant), 목재 및 다양한 형태의 열 에너지로부터 발생된다. 단지 예로서, 인류는 필요한 대부분을 석탄 및 가스와 같은 석유 공급원에 크게 의존해 왔다. 불행히도, 그러한 석유 공급원은 고갈되었고 이는 다른 문제점들을 이끌어 냈다. 그 부분적 대안으로서, 석유 공급원에 대한 의존성을 감소시키기 위하여 태양 에너지가 제안되었다. 단지 예로서, 태양 에너지는 통상적으로 실리콘으로 형성된 "태양 전지"로부터 얻어질 수 있다.Since the beginning, mankind has relied on the "sun" to obtain almost all useful forms of energy. Such energy comes from petroleum, radiant, wood and various forms of thermal energy. By way of example only, mankind has relied heavily on petroleum sources such as coal and gas for much of what is needed. Unfortunately, such oil supplies have been exhausted, which has led to other problems. As a partial alternative, solar energy has been proposed to reduce the dependence on petroleum sources. By way of example only, solar energy can be obtained from "solar cells" that are typically formed of silicon.
상기 실리콘 태양 전지는 태양으로부터의 태양 복사(solar radiation)에 노출될 때 전력을 발생한다. 상기 복사는 실리콘의 원자들과 상호작용하고 전자 및 정공을 형성하는데, 상기 전자 및 정공은 실리콘 본체 내에서 p-도핑 및 n-도핑된 영역들로 이동하고 상기 도핑된 영역들 사이에서 전압차 및 전류를 생성한다. 응용 분야에 따라서, 태양 전지는 효율을 향상시키기 위해 집광 소자(concentrating element)들과 통합될 수 있다. 일례로서 태양 복사는, 상기 복사를 능동 광발전 물질의 하나 또는 그 이상의 부분들로 향하게 하는 집광 소자를 이용하여 축척되고 초점이 맞춰진다. 이러한 태양 전지는 유효하지만, 여전히 많은 한계를 갖는다.The silicon solar cell generates power when exposed to solar radiation from the sun. The radiation interacts with atoms of silicon and forms electrons and holes, which move into p-doped and n-doped regions within the silicon body and provide a voltage difference between the doped regions and Generate a current. Depending on the application, the solar cell can be integrated with concentrating elements to improve efficiency. Solar radiation, as an example, is scaled and focused using a light collecting element that directs the radiation to one or more portions of the active photovoltaic material. Such solar cells are valid, but still have many limitations.
단지 예로서, 태양 전지는 실리콘과 같은 시작 물질에 의존한다. 그러한 실리콘은 종종 폴리실리콘 물질 및 단결정 실리콘 물질 중 어느 하나 또는 모두를 이용하여 형성된다. 이러한 물질들은 종종 그 제작이 곤란하다. 폴리실리콘 전지는 종종 폴리실리콘 플레이트를 제작함으로써 형성된다. 이 플레이트가 유효하게 형성될 수 있더라도, 상기 플레이트는 고효율 태양 전지에 최적인 속성을 지니지는 않는다. 단결정 실리콘은 우수한 태양 전지에 적합한 속성을 갖는다. 그러나, 그러한 단결정 실리콘은 고가이며, 또한 효율적이고 비용 효과적인 방식으로 태양 에너지 응용 제품에 사용되기 곤란하다. 일반적으로, 박막 태양 전지는 실리콘 물질을 보다 적게 이용함으로써 그 비용이 보다 저렴하지만, 상기 박막 태양 전지의 비정질(amorphous) 또는 다결정 (polycrystalline) 구조는 단결정 실리콘 기판으로 형성된 보다 고가인 벌크 실리콘 전지에 비해 효율적이지 않다.By way of example only, solar cells rely on starting materials such as silicon. Such silicon is often formed using either or both polysilicon materials and single crystal silicon materials. Such materials are often difficult to manufacture. Polysilicon cells are often formed by fabricating polysilicon plates. Although this plate can be effectively formed, the plate does not have optimal properties for high efficiency solar cells. Single crystal silicon has suitable properties for good solar cells. However, such single crystal silicon is difficult to use in solar energy applications in an expensive and efficient and cost effective manner. In general, thin film solar cells are less expensive due to the use of fewer silicon materials, but the amorphous or polycrystalline structure of the thin film solar cells is more expensive than bulk silicon cells formed of single crystal silicon substrates. Not efficient
이러한 그리고 다른 한계들이 본 명세서의 전반에 걸쳐, 그리고 이하에서 보다 구체적으로 제공될 수 있다.These and other limitations may be provided more specifically throughout this specification and below.
본 발명에 따르면 기판의 제작에 관한 기술이 제공된다. 보다 구체적으로, 본 발명은, 예를 들면, 평판 디스플레이 상에 디바이스를 제작하기 위해, 타일식 접근 방법(tiled approach)을 이용하여 다층 기판 구조물을 형성하는 방법 및 구조를 포함하는 기술을 제공한다. 보다 구체적으로, 본 방법 및 시스템은 광전지의 제작을 위해 주사식 주입 처리를 이용하는 방법 및 시스템을 제공한다. 바람직한 실시예에서, 주입된 불순물이 도너(donor) 기판 내에 클리빙(cleaving) 면에 의해 정의된 소정 두께의 전이 가능한(transferable) 물질을 제공한다. 예를 들면, 광발전 응용 분야에서, 만약 상기 소정 두께의 전이 가능 물질이 충분한 두께를 갖는다면, 상기 소정 두께의 물질은 광 흡수층으로서 이용될 수 있다. 또한 상기 소정 두께의 물질은, 이후의 에피택셜 성장(epitaxial growth) 처리를 위한 단결정 템플릿(template)으로서 이용될 수 있다. 그러나, 본 발명은 보다 넓은 범위의 응용 가능성을 갖는다는 점이 인식될 것이다; 즉, 본 발명은 다층 집적 회로 디바이스, 집적된 반도체 디바이스의 3차원적 패키징, 광양자 디바이스, 압전기 디바이스, 마이크로 전자기계 시스템("MEMS"), 나노 기술 구조물, 센서, 액츄에이터, 태양 전지, 생물학 및 생의학적 디바이스 등을 위한 다른 기판에도 적용될 수 있다.According to the present invention, a technique relating to fabrication of a substrate is provided. More specifically, the present invention provides a technique comprising a method and structure for forming a multilayer substrate structure using a tiled approach, for example, to fabricate a device on a flat panel display. More specifically, the present methods and systems provide methods and systems for using a scanning injection process for the fabrication of photovoltaic cells. In a preferred embodiment, the implanted impurities provide a transferable material of a predetermined thickness defined by a cleaving surface in the donor substrate. For example, in photovoltaic applications, if the transitionable material of the predetermined thickness has a sufficient thickness, the material of the predetermined thickness may be used as the light absorbing layer. The predetermined thickness of material may also be used as a single crystal template for subsequent epitaxial growth processing. However, it will be appreciated that the present invention has a wider range of applications; That is, the present invention relates to multi-layer integrated circuit devices, three-dimensional packaging of integrated semiconductor devices, photon devices, piezoelectric devices, microelectromechanical systems ("MEMS"), nanotechnology structures, sensors, actuators, solar cells, biology and biotechnology. It can also be applied to other substrates for medical devices and the like.
특정 실시예에서, 본 발명은 이온 질량 선택 또는 비-질량 선택의 정도를 변경하면서 연속적인 플라스마 잠입 주입 처리 또는 이온 샤워 주입 처리를 이용하여 기판을 제작하는 방법을 제공한다. 상기 방법은 가동 트랙(movable track) 부재를 제공하는 단계를 포함한다. 상기 가동 트랙 부재는 챔버 내에 제공된다. 상기 챔버는 인입 포트 및 배출 포트를 포함한다. 특정 실시예에서, 주사(scanning) 처리에 대해 하나 또는 그 이상의 기판을 제공하기 위해, 상기 가동 트랙 부재는 하나 또는 그 이상의 롤러들, 공기 베어링들, 벨트 부재 및 가동 빔 부재 중 일부 또는 전부를 포함할 수 있다. 상기 방법은 또한, 제1 기판을 제공하는 단계를 포함한다. 상기 제1 기판은 제1의 복수의 타일들을 포함한다. 상기 방법은 상기 제1의 복수의 타일들을 포함하는 상기 제1 기판을 진공 상태에 보유한다. 상기 방법은, 상기 제1의 복수의 타일들을 포함하는 상기 제1 기판을 상기 인입 포트로부터 상기 가동 트랙 부재로 이송하는 단계를 포함한다. 상기 제1의 복수의 타일들에 주사식 주입 처리가 수행된다. 또한 상기 방법은, 상기 제1의 복수의 타일들이 주입되고 있는 동안 제2의 복수의 타일들을 포함하는 제2 기판을 상기 인입 포트 내에 보유하는 단계를 포함한다. 상기 방법은 상기 제1의 복수의 타일들의 주입이 완료되면, 제2의 복수의 타일들을 포함하는 상기 제2 기판을 상기 인입 포트로부터 상기 가동 트랙 부재로 이송하는 단계를 포함한다. 상기 방법은, 상기 주사식 주입 처리를 이용하여 상기 제2의 복수의 타일들에 주입 처리를 수행하는 단계를 포함한다.In certain embodiments, the present invention provides a method of fabricating a substrate using a continuous plasma immersion implantation process or an ion shower implantation process while varying the degree of ion mass selection or non-mass selection. The method includes providing a movable track member. The movable track member is provided in the chamber. The chamber includes an inlet port and an outlet port. In certain embodiments, the movable track member includes some or all of one or more rollers, air bearings, belt members, and movable beam members to provide one or more substrates for scanning processing. can do. The method also includes providing a first substrate. The first substrate includes a first plurality of tiles. The method holds the first substrate in a vacuum state including the first plurality of tiles. The method includes transferring the first substrate comprising the first plurality of tiles from the inlet port to the movable track member. A scanning injection process is performed on the first plurality of tiles. The method also includes retaining a second substrate in the inlet port that includes a second plurality of tiles while the first plurality of tiles is being injected. The method includes transferring the second substrate from the inlet port to the movable track member when the injection of the first plurality of tiles is complete. The method includes performing an implantation process on the second plurality of tiles using the injection implantation process.
다른 특정 실시예에서, 본 발명은 주사식 처리를 이용하여 기판을 형성하는 방법을 제공한다. 상기 방법은 가동 트랙 부재를 제공하는 단계를 포함한다. 상기 방법은 복수의 타일들을 포함하는 기판을 상기 가동 트랙 상에 제공하는 단계를 포함한다. 상기 방법은 챔버에 의해 제공된 인입 포트 내에 상기 기판을 보유하는 단계를 포함한다. 또한, 상기 방법은 상기 가동 트랙을 이용하여 상기 복수의 타일을 포함하는 상기 기판을 제1 주입 처리가 수행되는 곳의 부근으로 이송하는 단계를 포함한다. 바람직한 실시예에서, 상기 제1 주입 처리는 제1 가스, 제1 전압 및 복수의 제1 이온 종(species)에 의해 정의된 제1 주사식 처리를 포함한다. 상기 방법은 또한, 상기 복수의 타일들에 제2 주입 처리를 수행하는 단계를 포함한다. 바람직한 실시예에서, 상기 제2 주입 처리는 제2 가스, 제2 전압 및 복수의 제2 이온 종에 의해 정의된 제2 주사식 처리를 포함한다. 특정 실시예에서, 상기 제1 주입 처리 및 상기 제2 주입 처리는, 상기 복수의 타일들의 각각 내에 클리빙 면에 의해 정의된 소정 두께의 물질을 제공한다.In another particular embodiment, the present invention provides a method of forming a substrate using a scanning process. The method includes providing a movable track member. The method includes providing a substrate comprising a plurality of tiles on the movable track. The method includes holding the substrate in an inlet port provided by a chamber. The method also includes transferring the substrate comprising the plurality of tiles to the vicinity of where the first implantation process is performed using the movable track. In a preferred embodiment, the first implantation treatment comprises a first scanning treatment defined by a first gas, a first voltage and a plurality of first ion species. The method also includes performing a second implantation process on the plurality of tiles. In a preferred embodiment, the second implantation treatment comprises a second scanning treatment defined by a second gas, a second voltage and a plurality of second ion species. In a particular embodiment, the first implantation process and the second implantation process provide a material of a predetermined thickness defined by a cleaving surface in each of the plurality of tiles.
본 발명의 특정 실시예에서, 하나 또는 그 이상의 주입 처리를 수행하는 트레이 디바이스가 제공된다. 상기 트레이 디바이스는 프레임 부재를 포함한다. 상기 프레임 부재는, 상기 프레임 부재의 공간 영역 내에 복수의 사이트들을 포함한다. 상기 복수의 사이트들은 배열 구성으로 배치될 수 있다. 예를 들면, 상기 배열은 다른 구성들 가운데, 6×6 사이트 구성 또는 8×8 구성을 갖는다. 또한 상기 복수의 사이트들은, 응용 분야에 따라 3×3 배열의 300mm 웨이퍼들, 5×5 배열의 200mm 웨이퍼들 또는 6×6 배열의 150mm 웨이퍼들을 지지하도록 배치될 수 있다. 상기 트레이 디바이스는 복수의 재사용 가능한 기판 부재들을 지지하기 위하여 상기 프레임 부재 내에 수용된 트레이 부재를 포함한다. 또는, 상기 배열은 N×M 등일 수 있다. 바람직한 실시예에서, 각각의 상기 재사용 가능한 기판 부재는 실리콘 함유 물질, 게르마늄 물질, Ⅱ/Ⅵ족 물질, Ⅲ/Ⅴ족 물질 등과 같은 기판 물질을 포함할 수 있다. 특정 실시예에서, 상기 트레이 부재는 상기 재사용 가능한 기판 부재 상에 결함이 형성되는 것을 방지하는 방향으로 제공된다.In certain embodiments of the present invention, a tray device is provided that performs one or more implantation processes. The tray device includes a frame member. The frame member includes a plurality of sites in the space region of the frame member. The plurality of sites may be arranged in an arrangement. For example, the arrangement has a 6x6 site configuration or an 8x8 configuration, among other configurations. The plurality of sites may also be arranged to support 3 × 3 arrays of 300mm wafers, 5 × 5 arrays of 200mm wafers, or 6 × 6 arrays of 150mm wafers, depending on the application. The tray device includes a tray member housed in the frame member for supporting a plurality of reusable substrate members. Alternatively, the arrangement may be N × M or the like. In a preferred embodiment, each of the reusable substrate members may comprise substrate materials such as silicon containing materials, germanium materials, II / VI materials, III / V materials, and the like. In a particular embodiment, the tray member is provided in a direction to prevent defects from forming on the reusable substrate member.
단지 예로서, 소정의 실시예에서 상기 트레이 부재는 주입 방향(예를 들면, 이온이 상기 재사용 가능한 기판 내로 주입되는 방향)에 관하여 수직인 위치, 상하 전도된 위치, 또는 경사진 방향으로 제공될 수 있다. 특정 실시예에서 상기 트레이는 중력 방향에 대향하지만, 변형례들이 존재할 수 있다. 바람직한 실시예에서, 상기 복수의 재사용 가능한 기판들에 주사식 주입 처리가 수행될 수 있다. 상기 복수의 재사용 가능한 기판들에, 접합 처리 및 제어된 클리빙 처리 중 어느 하나 또는 모두가, 함께 또는 개별적으로 수행될 수 있다. 특정 실시예에서, 상기 복수의 재사용 가능한 기판 부재들의 각각은, 각각의 상기 재사용 가능한 기판 부재의 주변 영역을 둘러싸는 주입 실드를 포함할 수 있다. 상기 주입 실드는 비정질 실리콘 또는 다른 적합한 물질일 수 있다. 따라서 특정 실시예에서는, 클리빙 이후에 잔여의 재사용 가능한 기판 부재의 클리빙 표면에 연마 처리가 수행될 수 있다. 다른 실시예들에서, 상기 연마 처리는 추가적 사용을 위해 상기 잔여 기판 부재에 편평한 표면을 제공한다.By way of example only, in some embodiments, the tray member may be provided in a position perpendicular to the implantation direction (eg, the direction in which ions are implanted into the reusable substrate), the upside down position, or the inclined direction. have. In certain embodiments the trays face the direction of gravity, but variations may exist. In a preferred embodiment, a scan implantation process may be performed on the plurality of reusable substrates. To the plurality of reusable substrates, either or both of the bonding process and the controlled cleaving process can be performed together or separately. In a particular embodiment, each of the plurality of reusable substrate members may include an injection shield surrounding a peripheral region of each of the reusable substrate members. The injection shield may be amorphous silicon or other suitable material. Thus, in certain embodiments, polishing may be performed on the cleaving surface of the remaining reusable substrate member after cleaving. In other embodiments, the polishing treatment provides a flat surface to the remaining substrate member for further use.
다른 특정 실시예에서, 본 발명은 처리되어야 하는 복수의 타일들 등을 이용하는 주사식 주입 장치를 제공한다. 상기 장치는, 가동 트랙 부재, 예를 들면, 체인, 기계적 이동 디바이스, 벨트 드라이브 및 벨트를 포함한다. 상기 장치는 상기 가동 트랙 부재에 연결된 적어도 하나의 챔버를 포함한다. 바람직한 실시예에서, 상기 챔버는 기판을 수용하고, 상기 복수의 타일들을 포함하는 상기 기판을 진공 또는 다른 정해진 환경에 보유한다. 특정 실시예에서, 상기 장치는, 상기 가동 트랙 부재에 연결된 상기 적어도 하나의 챔버에 의해 제공된 주입 디바이스를 포함한다. 상기 주입 디바이스는, 제1 주사 처리를 이용하여 상기 복수의 타일들에 복수의 입자들을 공급함으로써 제공되는데, 상기 제1 주사 처리는, 상기 기판의 이동에 의해 상기 가동 트랙 부재를 경유하여 상기 적어도 하나의 챔버에 의해 제공된 상기 주입 디바이스를 통해 수행된다. In another particular embodiment, the present invention provides an injection injection device utilizing a plurality of tiles or the like to be processed. The apparatus comprises a movable track member, for example a chain, a mechanical moving device, a belt drive and a belt. The apparatus includes at least one chamber connected to the movable track member. In a preferred embodiment, the chamber houses a substrate and holds the substrate comprising the plurality of tiles in a vacuum or other predetermined environment. In a particular embodiment, the apparatus comprises an injection device provided by the at least one chamber connected to the movable track member. The injection device is provided by supplying a plurality of particles to the plurality of tiles using a first scanning process, wherein the first scanning process comprises the at least one via the movable track member by movement of the substrate. Is performed through the injection device provided by the chamber.
특정 실시예에서, 본 발명은 기판 부재 상에 복수의 타일 구조물을 형성하는 방법을 제공한다. 상기 방법은 전이 기판, 예를 들면, 유리, 반도체 기판, 석영, 복합체 또는 다른 적합한 물질을 제공하는 단계를 포함한다. 바람직한 실시예에서, 상기 전이 기판은 표면 영역을 포함하는데, 상기 표면 영역은 복수의 도너 기판 영역들, 예를 들면, 실리콘, 게르마늄, 갈륨 비화물, 갈륨 질화물, 실리콘 카바이드, 다른 Ⅲ/Ⅴ족 물질, Ⅱ/Ⅵ족 물질, 및 이들의 임의의 조합 등을 포함한다. 각각의 상기 도너 기판 영역은 소정 두께의 도너 기판 및 도너 기판 표면 영역을 포함한다. 각각의 상기 도너 기판 영역은 상기 전이 기판의 상기 표면 영역 위에 놓이도록 공간적으로 배치된다. 바람직한 실시예에서, 상기 방법은, 상기 도너 기판 표면 영역 및 상기 소정 두께의 도너 기판의 일부분 사이에 복수의 입자들에 의해 제공된 클리빙 영역을 형성하기 위하여, 상기 도너 기판 표면 영역들을 통해 각각 동시적으로 상기 복수의 입자를 주입한다. 상기 방법은 또한, 각각의 상기 도너 기판 표면 영역을 핸들 기판 표면 영역에 결합하는 단계를 포함한다. 상기 핸들 기판 표면 영역은 핸들 기판으로부터 제공된다. 상기 방법은, 상기 핸들 기판 표면 영역 위에 놓이도록 공간적으로 배치된 복수의 도너 기판 부분들을 형성하기 위해, 상기 핸들 기판으로부터 상기 전이 기판을 제거하는 단계를 포함한다.In certain embodiments, the present invention provides a method of forming a plurality of tile structures on a substrate member. The method includes providing a transition substrate, such as glass, semiconductor substrate, quartz, composite or other suitable material. In a preferred embodiment, the transition substrate comprises a surface region, the surface region comprising a plurality of donor substrate regions, for example silicon, germanium, gallium arsenide, gallium nitride, silicon carbide, other Group III / V materials. , Group II / VI materials, and any combination thereof. Each donor substrate region includes a donor substrate and a donor substrate surface region of a predetermined thickness. Each donor substrate region is spatially disposed to overlie the surface region of the transition substrate. In a preferred embodiment, the method is respectively simultaneous through the donor substrate surface regions to form a cleaving region provided by a plurality of particles between the donor substrate surface region and a portion of the donor substrate of the predetermined thickness. Injecting the plurality of particles. The method also includes coupling each of the donor substrate surface regions to a handle substrate surface region. The handle substrate surface area is provided from the handle substrate. The method includes removing the transition substrate from the handle substrate to form a plurality of donor substrate portions spatially disposed to overlie the handle substrate surface area.
다른 특정 실시예에서, 본 발명은 타일식(tiled) 기판 구조물을 형성하는 재사용 가능한 전이 기판 부재를 제공한다. 상기 부재는 표면 영역을 포함하는 전이 기판을 포함한다. 상기 표면 영역은 복수의 도너 기판 영역들을 포함한다. 각각의 도너 기판 영역은 소정 두께의 도너 기판 및 도너 기판 표면 영역을 포함한다. 각각의 상기 도너 기판 영역은 상기 전이 기판의 상기 표면 영역 위에 놓이도록 공간적으로 배치된다. 각각의 상기 도너 기판 영역은 한정 가능한 클리빙 영역을 포함하지 않는 상기 소정 두께의 도너 기판을 포함한다. 즉, 특정 실시예에 의하면 상기 소정 두께의 도너 기판이 존재하지만 클리빙은 될 수 없다.In another particular embodiment, the present invention provides a reusable transition substrate member that forms a tiled substrate structure. The member includes a transition substrate comprising a surface area. The surface region includes a plurality of donor substrate regions. Each donor substrate region includes a donor substrate and a donor substrate surface region of a predetermined thickness. Each donor substrate region is spatially disposed to overlie the surface region of the transition substrate. Each donor substrate region comprises a donor substrate of the predetermined thickness that does not include a definable cleaving region. That is, according to a specific embodiment, the donor substrate of the predetermined thickness exists but cannot be cleaved.
다른 특정 실시예에서, 본 발명은 기판 부재, 예를 들면, 유리, 석영 상에 복수의 타일 구조물을 형성하는 방법을 제공한다. 상기 방법은 표면 영역을 포함하는 전이 기판을 제공하는 단계를 포함한다. 상기 표면 영역은 복수의 도너 기판 영역들을 포함한다. 각각의 상기 도너 기판 영역은 소정 두께의 도너 기판 및 도너 기판 표면 영역을 포함한다. 각각의 상기 도너 기판 영역은 상기 전이 기판의 상기 표면 영역 위에 놓이도록 공간적으로 배치된다. 상기 방법은, 각각의 상기 도너 기판에 대해, 상기 도너 기판 표면 영역 및 상기 소정 두께의 도너 기판의 일부분 사이에 클리빙 영역을 형성하기 위해, 상기 전이 기판 상에 제공된 상기 도너 기판 영역들을 동시에 처리하는 단계를 포함한다. 실시예에 따라서, 상기 처리하는 단계는, 상기 소정 두께의 도너 기판의 미리 정해진 부분에 클리빙 영역을 형성하도록 변화를 야기 - 상기 미리 정해진 부분은, 클리빙 불능으로부터 클리빙 가능으로 됨 - 하는 열 처리, 주입 처리, 식각 처리, 화학 및 전기 화학 중 어느 하나 또는 모두의 처리, 또는 이들의 임의의 조합 등일 수 있다. 상기 방법은 각각의 상기 도너 기판 표면 영역을 핸들 기판으로부터의 핸들 기판 표면 영역에 결합한다. 상기 방법은 또한, 상기 핸들 기판 표면 영역 위에 놓이도록 공간적으로 배치된 복수의 도너 기판 부분들을 형성하기 위해, 상기 핸들 기판으로부터 상기 전이 기판을 제거하는 단계를 포함한다.In another particular embodiment, the present invention provides a method of forming a plurality of tile structures on a substrate member, eg, glass, quartz. The method includes providing a transition substrate comprising a surface area. The surface region includes a plurality of donor substrate regions. Each donor substrate region includes a donor substrate and a donor substrate surface region of a predetermined thickness. Each donor substrate region is spatially disposed to overlie the surface region of the transition substrate. The method comprises simultaneously processing, for each of the donor substrates, the donor substrate regions provided on the transition substrate to form a cleaving region between the donor substrate surface region and a portion of the donor substrate of the predetermined thickness. Steps. According to an embodiment, said processing causes a change to form a cleaving region in a predetermined portion of said donor substrate of said predetermined thickness, said predetermined portion being cleavable from being unable to cleave. Treatment, infusion treatment, etching treatment, treatment of any or all of chemical and electrochemistry, or any combination thereof. The method couples each of the donor substrate surface regions to a handle substrate surface region from a handle substrate. The method also includes removing the transition substrate from the handle substrate to form a plurality of donor substrate portions spatially disposed to overlie the handle substrate surface area.
본 발명을 이용하여, 기존의 기술들 이상의 다수의 이점들이 성취된다. 구체적으로, 본 발명은 다수의 물질이 샌드위치식으로 적층된 필름들을 포함하는 복수의 도너 기판들로부터 복수의 물질의 박막들을 선택적으로 클리빙하기 위해, 제어된 에너지 및 선택된 조건을 이용한다. 이러한 클리빙 처리는, 상기 박막 또는 상기 기판의 잔여 부분들에 손상을 줄 가능성을 방지하면서, 상기 기판으로부터 상기 복수의 물질의 박막들을 선택적으로 제거한다. 또한 본 방법 및 구조는, 특정 실시예에 따라서 복수의 도너 기판들을 동시에 주입함으로써, 보다 효율적인 처리를 가능하도록 한다. 나아가, 본 발명은 기존의 기술에 비해 경제적인 접근 방법 및 보다 적은 주입 단계를 이용하여, 복수의 도너 기판 영역들을 포함하는 대형 마스터 도너 기판들을 형성하는 방법 및 구조를 제공한다. 본 발명의 다른 실시예들은, 효율적인 주사 처리 방법을 제공하기 위해, 가동 트랙 부재 및 트레이 디바이스를 포함하는 연속적인 메커니즘을 이용한다. 그러한 주사 처리는, 주입 처리를 포함할 수 있지만 이에 한정되지 않는다. 바람직한 실시예에서, 상기 주입 처리는 도너 기판 내에 클리빙 면에 의해 정의된 소정 두께의 전이 가능한 물질을 제공한다. 상기 소정 두께의 전이 가능 물질은, 광발전 디바이스, 3D MEMS, IC 패키징, 반도체 디바이스 등과 같은 응용 분야를 위한 고품질 반도체 물질을 제공하기 위해 추가적으로 처리될 수 있다. 바람직한 실시예에서, 본 방법은 다른 것들 중 고효율 광전지를 위한 단결정 실리콘을 제공한다. 다른 바람직한 실시예에서, 본 발명에 따른 실시예는 헤테로 구조(hetero-structure) 에피택셜 처리의 층 형성을 추가로 제공할 수 있는 시드(seed) 층을 제공할 수 있다. 상기 헤테로-구조 에피택셜 처리는, 다른 것들 중 얇은 다중-접합(multi-junction) 광전지를 형성하기 위해 이용될 수 있다. 단지 예로서, GaAs 및 GaInP 층이 게르마늄 시드 층 상에 헤테로-에티택시적으로(heteroepitaxially) 증착될 수 있는데, 상기 게르마늄 시드 층은 본 발명의 실시예에 따라 주입 처리를 이용하여 형성된 전이된 층이다. 실시예에 따라서, 하나 또는 그 이상의 이러한 이점들이 달성될 수 있다. 이러한 그리고 다른 이점들이 본 명세서의 전반에 걸쳐, 이하에서 보다 구체적으로 설명될 수 있다.Using the present invention, a number of advantages over existing techniques are achieved. Specifically, the present invention utilizes controlled energy and selected conditions to selectively cleave thin films of a plurality of materials from a plurality of donor substrates, including films in which a plurality of materials are sandwiched. This cleaving process selectively removes the thin films of the plurality of materials from the substrate while preventing the possibility of damaging the thin film or the remaining portions of the substrate. The method and structure also allow for more efficient processing by simultaneously injecting a plurality of donor substrates in accordance with certain embodiments. Furthermore, the present invention provides a method and structure for forming large master donor substrates comprising a plurality of donor substrate regions, using an economical approach and fewer implant steps compared to existing techniques. Other embodiments of the present invention utilize a continuous mechanism comprising a movable track member and a tray device to provide an efficient scanning processing method. Such injection processing may include, but is not limited to, injection processing. In a preferred embodiment, the implantation process provides a transferable material of a predetermined thickness defined by the cleaving surface in the donor substrate. The predetermined thickness of transitionable material may be further processed to provide high quality semiconductor materials for applications such as photovoltaic devices, 3D MEMS, IC packaging, semiconductor devices, and the like. In a preferred embodiment, the method provides single crystal silicon for high efficiency photovoltaic cells, among others. In another preferred embodiment, embodiments according to the present invention may provide a seed layer which may further provide layer formation of hetero-structure epitaxial treatment. The hetero-structure epitaxial treatment can be used to form thin multi-junction photovoltaic cells, among others. By way of example only, GaAs and GaInP layers may be heteroepitaxially deposited on a germanium seed layer, wherein the germanium seed layer is a transitioned layer formed using an implant process in accordance with an embodiment of the invention. . Depending on the embodiment, one or more of these advantages may be achieved. These and other advantages can be described in more detail below, throughout this specification.
본 발명은 공지된 처리 기술의 맥락에서 이러한 이점들 및 다른 이점들을 달성한다. 그러나, 본 명세서의 이하의 기재들 및 첨부된 도면을 참조함으로써 본 발명의 본질 및 장점이 보다 잘 이해될 수 있을 것이다.The present invention achieves these and other advantages in the context of known processing techniques. However, the nature and advantages of the present invention will be better understood by reference to the following description of the specification and the accompanying drawings.
도 1은, 본 발명의 일 실시예에 따른, 기판을 형성하는 방법을 도시하는 간략화된 처리 흐름도이다.1 is a simplified process flow diagram illustrating a method of forming a substrate, in accordance with an embodiment of the present invention.
도 2는, 본 발명의 일 실시예에 따른, 기판을 형성하는 연속적인 처리를 위한 시스템을 도시하는 간략화된 도면이다.2 is a simplified diagram illustrating a system for continuous processing of forming a substrate, in accordance with an embodiment of the present invention.
도 3 내지 10은, 본 발명의 일 실시예에 따른, 기판을 형성하는 연속적인 처리를 도시하는 간략화된 도면이다.3 through 10 are simplified diagrams illustrating a continuous process of forming a substrate, in accordance with an embodiment of the present invention.
도 11은, 본 발명의 일 실시예에 따른, 기판을 형성하는 상기 연속적인 처리를 위한 트레이 디바이스를 도시하는 간략화된 도면이다.FIG. 11 is a simplified diagram illustrating a tray device for the continuous processing of forming a substrate according to one embodiment of the present invention.
도 11A는, 본 발명의 일 실시예에 따른 주입 처리를 도시하는 간략화된 도면 이다.11A is a simplified diagram illustrating an implantation process according to an embodiment of the present invention.
도 12 내지 14는, 본 발명의 일 실시예에 따른, 기판을 형성하는 상기 연속적인 처리를 위한 트레이 디바이스를 도시하는 간략화된 도면이다.12-14 are simplified diagrams illustrating tray devices for the continuous processing of forming a substrate, in accordance with one embodiment of the present invention.
도 15 내지 21은, 본 발명의 일 실시예에 따른 층 전이된 기판을 형성하는 방법을 도시한다.15-21 illustrate a method of forming a layered substrate in accordance with one embodiment of the present invention.
본 발명에 실시예들에 따르면, 대규모 주입 처리를 이용하여 기판을 형성하는 방법 및 시스템을 포함하는 기술이 제공된다. 보다 구체적으로, 본 방법 및 시스템은, 광전지의 제작을 위해 주사식 주입 처리를 이용하는 방법 및 시스템을 제공한다. 바람직한 실시예에서, 상기 주입 처리는 도너 기판 내에 클리빙(cleaving) 면에 의해 정의된 소정 두께의 전이 가능 물질을 제공한다. 그러나, 본 발명은 보다 넓은 범위의 응용 가능성을 갖는다는 점이 인식될 것이다; 즉, 본 발명은, 집적된 반도체 디바이스의 3차원적 패키징, 광양자 디바이스, 압전기 디바이스, 평판 디스플레이, 마이크로 전자기계 시스템("MEMS"), 나노 기술 구조물, 센서, 액츄에이터, 집적 회로, 생물학 및 생의학적 디바이스 등과 같은 다른 타입의 응용 분야에도 적용될 수 있다.In accordance with embodiments of the present invention, a technique is provided that includes a method and system for forming a substrate using a large scale implantation process. More specifically, the present methods and systems provide methods and systems for using a scanning injection treatment for the fabrication of photovoltaic cells. In a preferred embodiment, the implantation process provides a transferable material of a predetermined thickness defined by a cleaving surface in the donor substrate. However, it will be appreciated that the present invention has a wider range of applications; That is, the present invention relates to three-dimensional packaging of integrated semiconductor devices, photon devices, piezoelectric devices, flat panel displays, microelectromechanical systems ("MEMS"), nanotechnology structures, sensors, actuators, integrated circuits, biology and biomedical It can also be applied to other types of applications such as devices.
특정 실시예에서, 연속적인 처리로 기판을 형성하는 방법은 간략히 다음과 같이 약술될 수 있다:In a particular embodiment, a method of forming a substrate by continuous processing can be briefly outlined as follows:
1. 기판 부재를 제공하는 단계 - 각각의 상기 기판 부재는 복수의 타일들 (예를 들면, 재사용 가능한 기판(예를 들면, 벌크 실리콘, 벌크 게르마늄, 다른 물질들) 부재)을 포함함 -;1. providing a substrate member, each substrate member comprising a plurality of tiles (eg, a reusable substrate (eg, bulk silicon, bulk germanium, other materials) member);
2. 제1의 복수의 타일들을 포함하는 제1 기판 부재를 진공 환경에서 가동(movable) 트랙 부재로 이송하는 단계;2. transferring a first substrate member comprising a first plurality of tiles to a movable track member in a vacuum environment;
3. 상기 제1 기판 부재를 상기 진공 환경 내에 보유하는 단계;3. holding the first substrate member in the vacuum environment;
4. 상기 제1의 복수의 타일들에 주사식 주입 처리를 수행하는 단계;4. performing a scanning injection process on the first plurality of tiles;
5. 상기 제1의 복수의 타일들에 대한 상기 주사식 주입 처리를 완료하는 단계;5. completing the injection implantation process for the first plurality of tiles;
6. 제2의 복수의 타일들을 포함하는 제2 기판 부재를 상기 진공 환경에서 상기 가동 트랙 부재로 이송하는 단계;6. transferring a second substrate member comprising a second plurality of tiles to the movable track member in the vacuum environment;
7. 상기 제2의 복수의 타일들에 상기 주사식 주입 처리를 수행하는 단계; 7. performing the injection injection process on the second plurality of tiles;
8. 상기 제1의 복수의 타일들을 포함하는 상기 제1 기판 부재를 상기 주사식 주입 처리가 완료되면 상기 가동 트랙 부재로부터 제거하는 단계;8. removing the first substrate member including the first plurality of tiles from the movable track member when the scanning injection process is complete;
9. 상기 제2의 복수의 타일들을 포함하는 상기 제2 기판 부재를 상기 주사식 주입 처리가 완료되면 상기 가동 트랙 부재로부터 제거하는 단계;9. removing the second substrate member including the second plurality of tiles from the movable track member when the scanning injection process is complete;
10. 제공된 다른 기판들을 처리하는 단계; 및10. processing the other substrates provided; And
11. 필요하다면, 다른 단계들을 수행하는 단계.11. If necessary, perform other steps.
상기 순서의 단계들은, 본 발명의 일 실시예에 따른 연속적인 처리를 이용하여 기판을 형성하는 방법을 제공한다. 상기한 바와 같이, 상기 방법은 주입 처리에서 주입되어야 하는 복수의 타일들을 포함하는 적어도 하나의 기판 부재를 이송 하기 위해, 가동 트랙 부재를 이용하는 단계를 포함하며, 상기 주입 처리는 상기 기판이 주입 디바이스의 처리 헤드를 가로질러 공간적으로 이동되면서 수행된다. 상기 가동 트랙 부재는 하나 또는 그 이상의 기판 부재 상에 제공된 복수의 타일들을 주입하는 연속적인 처리를 제공한다. 또한, 본 명세서의 청구항의 범위로부터 벗어나지 않으면서, 단계들이 추가되거나, 하나 또는 그 이상의 단계들이 제거되거나, 또는 하나 또는 그 이상의 단계들이 다른 순서로 제공될 수 있는 다른 대안이 제공될 수 있다. 본 방법에 관한 보다 상세한 내용은 본 명세서의 전반에 걸쳐, 그리고 이하에서 보다 구체적으로 제공될 수 있다.The steps of the above sequence provide a method of forming a substrate using continuous processing in accordance with one embodiment of the present invention. As noted above, the method includes using a movable track member to transport at least one substrate member comprising a plurality of tiles to be implanted in an implantation process, wherein the implantation process comprises It is performed while moving spatially across the processing head. The movable track member provides a continuous process of injecting a plurality of tiles provided on one or more substrate members. In addition, other alternatives may be provided in which steps may be added, one or more steps removed, or one or more steps may be provided in a different order without departing from the scope of the claims herein. More details regarding the method may be provided throughout this specification and in more detail below.
도 1에 도시된 바와 같이, 본 발명은 시작 단계 101을 포함한다. 본 도면은 단지 예시에 지나지 않고, 이로써 본 명세서의 청구항의 범위를 부당하게 제한해서는 안 된다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 다른 변형, 수정 및 대안을 인식할 것이다. 본 방법은 하나 또는 그 이상의 기판 부재를 제공한다(단계 103). 각각의 상기 기판 부재는 복수의 타일들을 포함한다. 특정 실시예에서, 상기 기판 부재는 트레이 디바이스일 수 있으며, 이는 이하에서 보다 상세히 설명될 것이다. 또는, 상기 기판 부재는, 주입되어야 하는 물질로서 사용되는 두 개 이상의 타일들을 지지할 수 있는 임의의 적합한 부재 및 디바이스 중 어느 하나 또는 모두일 수 있다. 특정 실시예에서, 상기 트레이 디바이스는 상기 타일들을 적소(適所)에 지지하기 위한 기계적, 정전기적 또는 다른 부착 부재를 포함할 수 있다. 특정 실시예에서, 상기 타일들은 층 전이 기술을 이용하여 다층 기판의 제작을 위해 반복적으로 사용될 수 있는 벌크 기판 물질의 상당 부분이다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다.As shown in FIG. 1, the present invention includes a starting
특정 실시예에서, 상기 방법은 또한, 챔버(chamber) 내에 가동 트랙을 제공한다(단계 105). 일례로서 상기 가동 트랙은, 제1의 공간적 위치로부터 제2의 공간적 위치 및 상기 제1 및 제2의 위치들 사이의 다른 위치로 상기 기판을 이송할 수 있는 벨트(belt) 디바이스 또는 다른 적합한 디바이스일 수 있다. 상기 가동 트랙 디바이스는 주입 처리에 연결될 수 있도록 적합하게 설계되며, 챔버를 기반으로 하거나 또는 다른 적합한 디바이스이다. 소정의 실시예에서, 상기 가동 트랙 부재는 롤러(roller)들, 공기 베어링, 벨트 및 가동 빔 중 일부 또는 모두를 포함할 수 있다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다.In a particular embodiment, the method also provides a movable track in the chamber (step 105). As an example the movable track may be a belt device or other suitable device capable of transferring the substrate from a first spatial position to a second spatial position and another position between the first and second positions. Can be. The movable track device is suitably designed to be connected to the infusion process and is chamber based or other suitable device. In certain embodiments, the movable track member may include some or all of rollers, air bearings, belts and movable beams. Of course, other variations, modifications, and alternatives may exist.
다시 도 1을 참조하면, 상기 방법은 상기 가동 트랙 부재를 수용하는 챔버 내에 진공 환경을 제공한다(단계 107). 상기 방법은 제1의 복수의 타일들을 포함하는 제1 기판 부재를 상기 진공 내에 보유한다(단계 109). 특정 실시예에서, 상기 제1의 복수의 타일들은 실리콘 웨이퍼 등과 같은 반도체 기판을 포함할 수 있다. 제1의 진공은 로드 락 시스템에 의해 제공될 수 있지만, 다른 시스템에 의해서도 제공될 수 있다. 상기 방법은 상기 제1의 복수의 타일들을 포함하는 상기 제1 기판 부재를 상기 챔버의 입구로부터 상기 가동 트랙 부재로 이송한다(단계 111). 상기 방법은 상기 제1의 복수의 타일들에 주입 처리를 수행하는 단계를 포함한다(단계 113).Referring again to FIG. 1, the method provides a vacuum environment in a chamber containing the movable track member (step 107). The method retains a first substrate member in the vacuum including a first plurality of tiles (step 109). In a particular embodiment, the first plurality of tiles may comprise a semiconductor substrate, such as a silicon wafer. The first vacuum may be provided by a load lock system, but may also be provided by other systems. The method transfers the first substrate member comprising the first plurality of tiles from the inlet of the chamber to the movable track member (step 111). The method includes performing an implant process on the first plurality of tiles (step 113).
특정 실시예에서, 상기 주입 처리는 플라스마 잠입 주입(plasma immersion implant; PIII) 시스템에 의해 제공될 수 있다. 다른 주입 처리는, 이온 샤워(ion shower), 이온 빔(ion beam), 또는 다른 질량 분리 및 질량 비분리 중 어느 하나 또는 모두의 기술을 이용하는 처리들을 포함할 수 있다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다.In certain embodiments, the infusion treatment may be provided by a plasma immersion implant (PIII) system. Other implantation processes may include treatments using either or both techniques of ion showers, ion beams, or other mass separation and mass non-separation. Of course, other variations, modifications, and alternatives may exist.
상기 방법은, 상기 제1의 복수의 타일들이 주입되고 있는 동안, 제2의 복수의 타일들을 포함하는 제2 기판 부재를 상기 진공 환경 내에 보유하고 대기열에 삽입(queuing)하는 단계를 포함한다(단계 115). 상기 방법은 상기 제2의 복수의 타일들을 포함하는 상기 제2 기판 부재를 상기 가동 트랙 부재로 이송한다(단계 117). 상기 방법은, 상기 제1의 복수의 타일들의 주입이 완료된 후에(단계 119), 상기 제2의 복수의 타일들에 상기 주입 처리를 수행하는 단계(단계 121)를 포함한다. 상기 방법은 상기 제2의 복수의 타일들의 주입을 완료하는 단계(단계 123)를 포함하고, 제공되는 다른 기판들을 계속하여 처리한다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다.The method includes retaining and queuing a second substrate member in the vacuum environment including the second plurality of tiles while the first plurality of tiles are being implanted (step) 115). The method transfers the second substrate member including the second plurality of tiles to the movable track member (step 117). The method includes performing the implantation process on the second plurality of tiles (step 121) after the implantation of the first plurality of tiles is complete (step 119). The method includes the step of completing the implantation of the second plurality of tiles (step 123) and continues processing other substrates provided. Of course, other variations, modifications, and alternatives may exist.
상기 순서의 단계들은 본 발명의 일 실시예에 따른 연속적인 처리를 이용하여 기판을 형성하는 방법을 제공한다. 상기한 바와 같이, 상기 방법은, 주입 처리에서 주입되어야 하는 복수의 타일들을 포함하는 적어도 하나의 기판 부재를 이송하기 위해 가동 트랙 부재를 이용하는 단계를 포함하며, 상기 주입식 처리는 상기 기판이 주입 디바이스의 처리 헤드를 가로질러 공간적으로 이동되면서 수행된다. 상기 가동 트랙 부재는 하나 또는 그 이상의 기판 부재 상에 제공된 복수의 타일들을 주입하는 연속적인 처리를 제공한다. 또한, 본 명세서의 청구항의 범위로부터 벗어나지 않으면서, 단계들이 추가되거나, 하나 또는 그 이상의 단계들이 제거되거 나, 또는 하나 또는 그 이상의 단계들이 다른 순서로 제공될 수 있는 다른 대안이 제공될 수 있다. 본 방법 및 시스템에 관한 다른 상세한 내용이 본 명세서의 전반에 걸쳐, 그리고 이하에서 보다 구체적으로 제공될 수 있다.The steps in the above sequence provide a method of forming a substrate using continuous processing in accordance with one embodiment of the present invention. As noted above, the method includes using a movable track member to transport at least one substrate member comprising a plurality of tiles to be implanted in an implantation process, wherein the implantation process comprises It is performed while moving spatially across the processing head. The movable track member provides a continuous process of injecting a plurality of tiles provided on one or more substrate members. In addition, other alternatives may be provided where steps may be added, one or more steps may be removed, or one or more steps may be provided in a different order without departing from the scope of the claims herein. Other details regarding the present methods and systems may be provided more specifically throughout this specification and below.
도 2는 본 발명의 일 실시예에 따른, 연속적인 처리를 이용하여 기판을 형성하는 시스템 200을 도시하는 간략화된 도면이다. 본 도면은 단지 예시에 지나지 않으며, 이로써 본 명세서의 청구항의 범위를 부당하게 제한해서는 안 된다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 다른 변형, 수정 및 대안을 인식할 것이다. 도 2에 도시된 바와 같이, 상기 시스템은 적어도 하나의 기판 부재 201을 제공한다. 각각의 상기 기판 부재는, 상기 기판 부재 상에 배치된 복수의 타일들 203을 포함한다. 특정 실시예에서, 상기 복수의 타일들의 각각은 실리콘 웨이퍼와 같은 반도체 기판을 포함한다. 또한 상기 시스템은 인입 포트 207 및 배출 포트 217을 포함한다. 소정의 실시예들에서, 상기 인입 포트 및 상기 배출 포트는 로드 락 시스템을 이용하여 제공될 수 있다. 상기 인입 포트는 주입 디바이스 213에서 복수의 타일들에 주입 처리가 수행되기 전에, 상기 복수의 타일들을 포함하는 기판 부재를 준비하고 일시적으로 보관하기 위해 제공된다. 도시된 바와 같이, 상기 주입 디바이스는 처리실 215 내에 수용된다. 상기 인입 포트로 복수의 타일들을 포함하는 기판 부재를 적재할 수 있도록 하기 위하여, 제1 도어 209가 제공된다. 입구 211이 상기 인입 포트 및 처리실 215 사이에 제공된다. 또한, 배출 도어 221이 상기 처리실 215와 배출 포트 217 사이에 제공된다. 제2 도어 223은 주입 처리가 완료되면, 상기 배출 포트로부터 기판 부재를 제거할 수 있 도록 한다. 특정 실시예에서, 상기 주입 디바이스는 주사식 주입 처리를 제공한다. 그러한 주입 디바이스는, 어플라이드 머티어리얼 사(Applied Materials, Inc.) 등과 같은 기업들로부터 제작된 빔 라인 이온 주입(beam line ion implantation) 장비일 수 있다. 또는, 특정 실시예에 따라서 보다 큰 표면 영역에 특히 효과적일 수 있는, 플라스마 잠입 이온 주입(PIII) 기술, 이온 샤워, 그리고 다른 질량 분리 및 비-질량 분리 중 어느 하나의 기술 또는 모두의 기술을 이용하여, 주입이 제공될 수 있다. 도시된 바와 같이, 상기 주입 디바이스는 상기 복수의 타일들에 주입되어야 하는 불순물을 제공하기 위해 이온 주입 헤드 215를 포함한다. 또한 상기 시스템은 가동 트랙 부재 219를 포함한다. 소정의 실시예들에서, 상기 가동 트랙 부재는 롤러들, 공기 베어링 또는 가동 트랙을 포함할 수 있다. 가동 트랙 부재 219는 상기 주사식 주입 처리를 위한 상기 기판 부재의 공간적 이동을 제공한다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다.2 is a simplified diagram illustrating a
도 3 내지 10은, 본 발명의 일 실시예에 따른, 연속적인 처리를 이용하여 기판을 형성하는 간략화된 방법을 도시한다. 본 도면들은 단지 예시에 지나지 않으며, 이로써 본 명세서의 청구항의 범위를 부당하게 제한해서는 안 된다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 다른 변형, 수정 및 대안을 인식할 것이다. 도 3에 도시된 바와 같이, 적어도 하나(N개, N≥2)의 기판 부재가 제공된다. 상기 주입 처리 디바이스로의 입구 211이 닫혀 있으면서, 제1의 복수의 타일들 305를 포함하는 제1 기판 부재 303이 제1 도어 209(도시된 바와 같이, 개방되어 있음)를 통해 인입 포트 207 내로 이송된다. 도 4에 도시된 바와 같이, 상기 제1 전방 도어는 펌프 다운(pump down) 처리를 위해 닫혀 있고, 상기 제1의 복수의 타일들을 포함하는 상기 제1 기판 부재는 상기 인입 포트에 의해 제공된 진공 상태에 보유된다. 그 후, 도 5에 도시된 바와 같이, 상기 제1의 복수의 타일들을 포함하는 상기 제1 기판 부재는, 상기 가동 트랙 부재를 이용하여 상기 입구를 통해 상기 주입 디바이스를 수용한 처리실 215로 이송된다.3-10 illustrate a simplified method of forming a substrate using continuous processing in accordance with one embodiment of the present invention. The drawings are by way of example only and should not unduly limit the scope of the claims herein. Those skilled in the art will recognize other variations, modifications and alternatives. As shown in FIG. 3, at least one (N, N ≧ 2) substrate members are provided. With the
또한, 도 5에 도시된 바와 같이, 상기 제1의 복수의 타일들에 주입 처리 501이 수행된다. 바람직한 실시예에서, 상기 주입 처리는 주사식 처리를 이용한다. 도시된 바와 같이, 상기 주사식 처리는 상기 가동 트랙 부재에 의해 제공되는데, 즉, 상기 주입 디바이스가 상기 제1의 복수의 타일들의 표면 영역에 주입되어야 하는 불순물을 제공하는 동안, 상기 가동 트랙 부재는 공간적 이동을 제공할 수 있다. 동시에, 도 7에 도시된 바와 같이, 입구 211은 닫혀 있고, 상기 인입 포트는 통풍이 이루어져(vented) 대기압 상태에 놓이며, 제2의 복수의 타일들 703을 포함하는 제2 기판 부재 701이 상기 인입 포트 내로 적재된다. 상기 제2의 복수의 타일들을 포함하는 제2 기판 부재는, 상기 제1의 복수의 타일들에 대한 상기 주입 처리가 완료되기를 기다리면서, 상기 인입 포트 내에 제공된 진공 환경에 보유된다. 도 8 및 9에 도시된 바와 같이, 상기 제2의 복수의 타일들을 포함하는 상기 제2 기판 부재가 상기 주입 디바이스로 이송된다. 도 9 및 10에 도시된 바와 같이, 상기 주입 처리가 완료되면, 배출 도어 221을 개방함으로써 상기 제1의 복수의 타일들을 포함하는 제1 기판 부재가 펌프 다운된 배출 포트 217로 이송된다. 상기 제2의 복수의 타일들이 주입되고 배출 도어 221이 닫혀있는 동안, 상기 배출 포트는 대기압 상태에 놓일 수 있고 상기 제1의 복수의 타이들을 포함하는 상기 제1 기판 부재는 상기 배출 포트로부터 제거되어 다른 처리가 수행될 수 있다. 상기 방법은, 제공된 복수의 타일들을 포함하는 다른 기판 부재들에 대해 계속된다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다.In addition, as illustrated in FIG. 5, an
도 11을 참조하면, 본 발명의 일 실시예에 따른, 연속적인 처리를 이용하여 하나 또는 그 이상의 주입 처리를 수행하는 트레이 디바이스 1100이 도시된다. 특정 실시예에서, 상기 트레이 디바이스는 실질적으로 1m×1m의 길이를 가질 수 있다. 도시된 바와 같이, 상기 트레이 디바이스는 프레임 부재 1101 내에 수용된 트레이 부재 1103을 포함한다. 상기 프레임 부재는 복수의 사이트들 1105를 포함한다. 상기 복수의 사이트들의 각각은 주입되어야 하는 재사용 가능한 기판 부재 1107을 포함한다. 상기 재사용 가능한 기판 부재는 실리콘 함유 물질을 포함할 수 있으며, 이는 소정의 실시예들에서 도너 기판이 될 수 있다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다.Referring to FIG. 11, shown is a
도 11A는 본 발명의 일 실시예에 따른, 주입 처리가 수행되는 타일을 도시하는 간략화된 도면이다. 본 도면은 단지 예시에 지나지 않으며, 이로써 본 명세서의 청구항의 범위를 부당하게 제한해서는 안 된다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 다른 변형, 수정 및 대안을 인식할 것이다. 도시된 바와 같이, 기판의 에지 부근의 주변 영역 1125를 마스크함으로써 상기 주입을 상기 타일의 중앙 영역 1123으로 제한하기 위해, 섀도 마스크(shadow mask) 1121이 이용된다. 또한 도시된 바와 같이, 라운딩(rounding)된 에지 1127이 상기 타일에 제공된다. 상기 타일에 제공된 라운딩된 에지 1127 및 상기 섀도 마스크의 조합은, 이후의 CMP/연마(polishing) 주입 손상 제거 처리를 통해 상기 에지 구역을 포함하는 모든 구역 내의 주입 손상을 제거할 수 있도록 한다. 상기 에지 구역에 주입량(implant dose)이 축적되는 것은, 품질 문제를 야기시킬 수 있는 끓어오름(blistering), 입자화(particulation) 및 다른 논란점을 야기할 것이다. 상기 섀도 마스크는, 본 발명의 특정 실시예에 따라 주기적으로 재코팅(recoating)되거나 교체될 수 있는 비정질 실리콘 코팅된 프레임일 수 있다. 또한, 상기 라운딩된 에지는, 클리빙 응력을 부여하기 위해 블레이드(blade), 핀 또는 다른 기계적 수단이 삽입되도록 함으로써, 제어된 클리빙 처리의 개시 및 전파를 도울 수 있다.FIG. 11A is a simplified diagram illustrating a tile in which an infusion process is performed, in accordance with an embodiment of the present invention. This diagram is merely an example, which should not unduly limit the scope of the claims herein. Those skilled in the art will recognize other variations, modifications and alternatives. As shown, a
특정 실시예에서, 상기 복수의 사이트들은 배열 구성으로 제공된다. 도 11에 도시된 바와 같이, 상기 복수의 사이트들은 8×8 사이트 배열로서 구성될 수 있다. 상기 복수의 사이트들은 6×6 사이트 배열로 구성될 수도 있다. 특정 실시예에서, 상기 복수의 사이트들은 3×3 배열의 300mm 웨이퍼들을 포함한다. 다른 실시예에서, 상기 복수의 사이트들은 5×5 배열의 200mm 웨이퍼들을 포함한다. 또 다른 실시예에서, 상기 복수의 사이트들은 6×6 배열의 150mm 웨이퍼들을 포함한다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다.In a particular embodiment, the plurality of sites is provided in an arrangement. As shown in Fig. 11, the plurality of sites may be configured as an 8x8 site arrangement. The plurality of sites may be configured in a 6x6 site arrangement. In a particular embodiment, the plurality of sites comprises 300 mm wafers in a 3x3 arrangement. In another embodiment, the plurality of sites comprises 200 mm wafers in a 5x5 arrangement. In yet another embodiment, the plurality of sites comprises 150 mm wafers in a 6 × 6 array. Of course, other variations, modifications, and alternatives may exist.
상기 트레이 디바이스는, 상기 주입 처리에 대해 상기 타일 표면상의 결함(예를 들면, 입자 또는 다른 오염 물질들)의 형성을 최소화하기에 적합한 방향으로 구성될 수 있다. 도 12에 도시된 바와 같이, 상기 방향은 주입 샤워 헤드 1201에 대해 수직인 방향을 포함한다. 또한, 상기 방향은 도 13에 도시된 바와 같은 상하 전도(顚倒)된 방향 또는 도 14에 도시된 바와 같은 경사진 방향을 포함할 수 있다. 물론, 기판의 수 및 상기 트레이 디바이스의 방향은 응용 분야에 따라 결정된다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 다양한 변형, 수정 및 대안을 인식할 것이다.The tray device may be configured in a direction suitable for minimizing the formation of defects (eg, particles or other contaminants) on the tile surface for the implantation process. As shown in FIG. 12, the direction includes a direction perpendicular to the
효과적으로, 상기 주입 처리는 도너 기판의 최상면을 통해 소정의 깊이까지 소정의 고에너지 입자를 도입하는데, 상기 깊이는 특정 실시예에 따른 상기 표면으로부터의 반도체 물질의 두께를 정의한다. 응용 분야에 따라서, 일반적으로 미세 질량 입자는 바람직한 실시예에 따라 상기 물질 영역에의 손상 가능성을 감소시키도록 선택된다. 즉, 미세 질량 입자는 상기 입자가 횡단하는 상기 물질 영역을 실질적으로 손상시키지 않고서 기판 부재를 용이하게 주행한다. 예를 들면, 보다 미세한 질량의 입자(또는 고에너지 입자)들은 임의의 전하로(예를 들면, 양 또는 음으로) 대전된 원자들 또는 분자들, 또는 중성인 원자들 또는 분자들, 또는 중성 및 대전된 것들을 모두 포함하는 원자들 또는 분자들, 또는 전자들 등일 수 있다. 특정 실시예에서, 상기 입자는 수소 및 그 동위 원소의 이온, 헬륨 및 그 동위원소와 네온과 같은 희유 기체 이온, 또는 실시예에 따라 다른 이온들을 포함하는, 중성 입자 또는 대전된 입자 또는 그 모두의 입자들일 수 있다. 또한 상기 입자들은 가스, 예를 들면, 수소 가스, 수증기, 메탄 및 수소 화합물과 같은 화합물 및 다른 가벼운 원자 질량의 입자들로부터 얻어질 수 있다. 또는 상기 입자들은, 상기 입자들, 이온들, 분자 종들 및 원자 종들 중 일부 또는 모두의 조합일 수 있다. 상기 입자는 일반적으로, 표면을 통해 상기 표면 아래의 선택된 깊이까지 침투할 수 있는 운동 에너지를 갖는다.Effectively, the implantation process introduces certain high energy particles through a top surface of the donor substrate to a predetermined depth, the depth defining the thickness of the semiconductor material from the surface in accordance with certain embodiments. Depending on the application, the fine mass particles are generally selected to reduce the possibility of damage to the material region according to a preferred embodiment. That is, the fine mass particles easily run through the substrate member without substantially damaging the material region that the particles traverse. For example, finer mass particles (or high energy particles) are atoms or molecules charged at any charge (eg, positive or negative), or atoms or molecules that are neutral, or neutral and Or atoms or molecules including all charged ones, or electrons. In certain embodiments, the particles may comprise neutral or charged particles, or both, of ions of hydrogen and its isotopes, rare gas ions such as helium and its isotopes and neon, or other ions, depending on the embodiment. Particles. The particles can also be obtained from gases, for example compounds such as hydrogen gas, water vapor, methane and hydrogen compounds and other light atomic mass particles. Or the particles may be a combination of some or all of the particles, ions, molecular species and atomic species. The particles generally have kinetic energy that can penetrate through the surface to a selected depth below the surface.
일례로서, 실리콘 웨이퍼 내로 주입된 종들로서 수소를 이용하는 경우 상기 주입 처리는 주사식 처리를 이용하는, 실질적으로 450mm 너비의 이온 샤워 헤드를 포함하는 이온 샤워 시스템을 이용하여 제공될 수 있다. 상기 주입 처리는 특정한 일군(一群)의 조건을 이용하여 수행된다. 즉, H3 +에 의해 제공된 이온 전류 밀도(current density)는 20㎂/㎠, 또는 1.25×1014 H3 +이온/㎠ㆍsec, 또는 3.75×1014 H+이온/㎠ㆍsec일 수 있다. 상기 실리콘 웨이퍼 내의 실질적으로 2×1016 수소원자/㎠의 주입량에 대해, 임의의 표면 영역에 대한 450mm 너비를 통한 주사 시간은 실질적으로 53초를 소요할 수 있다. 주입 온도는 실질적으로 -20 내지 600℃의 범위를 갖고, 상당량의 수소 이온이 상기 주입된 실리콘 웨이퍼로부터 확산될 가능성을 방지하기 위해 실질적으로 400℃ 이하인 것이 바람직하다. 상기 수소 이온은 실질적으로 ±0.03 내지 ±0.05㎛의 정확도로 상기 선택된 깊이까지 상기 실리콘 웨이퍼 내로 선택적으로 도입될 수 있다. 상기 주입 처리와 동시에 상기 실리콘을 가열하는 것은 소정의 이점을 제공할 수 있다. 그러한 이점 중 하나는, 이후의 층 전이 처리를 최적화한다는 점이다. 상기 실리콘 웨이퍼는 프레임 조립체 내에 구축된 핫 플레이트를 이용하여 열을 전도함으로써 가열될 수 있다. 특정 실시예에서, 상기 타일들은 상기 타일의 전기 저항 성질을 이용하는 저항성 가열 처리를 이용하여, 두 개의 대향하는 접속부를 이용하여 상기 타일을 통해 적합한 전류를 흐르게 함으로써 가열될 수 있다. 물론, 이용되는 이온의 타입과 처리 조건은 응용 분야에 따라 결정된다.As an example, when using hydrogen as species implanted into a silicon wafer, the implantation treatment may be provided using an ion shower system that includes a substantially 450 mm wide ion shower head, using a scanning process. The infusion process is performed using a specific group of conditions. That is, the ion current density provided by H 3 + can be 20 mA /
상기 주입된 입자는, 상기 선택된 깊이에서 상기 기판의 최상면에 평행한 면을 따라 응력을 추가하거나 파괴(fracture) 에너지를 감소시킨다. 부분적으로, 상기 에너지는 주입 종 및 조건에 의존한다. 이러한 입자들은 상기 선택된 깊이에서 상기 기판의 파괴 에너지 준위를 감소시킨다. 이는 상기 선택된 깊이에서 상기 주입된 면을 따라 제어된 클리빙이 가능하도록 한다. 주입은, 모든 내부의 위치에서의 상기 기판의 에너지 상태가 상기 기판 물질 내의 비가역의 파괴(즉, 분리 또는 클리빙)를 개시하기에 충분하지 않은 상태에서 일어날 수 있다. 그러나, 일반적으로 주입은 상기 기판 내에 소정 양의 결함(예를 들면, 미세 검출(micro-detects))을 생성하며, 이는 전형적으로 이후의 가열 처리, 예를 들면, 열 어닐링(thermal annealing) 또는 급속 열 어닐링에 의해 적어도 부분적으로 복구될 수 있다는 점을 유의하여야 한다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다.The injected particles add stress or reduce fracture energy along a plane parallel to the top surface of the substrate at the selected depth. In part, the energy depends on the implant species and conditions. These particles reduce the breaking energy level of the substrate at the selected depth. This allows controlled cleaving along the injected face at the selected depth. Implantation can occur when the energy state of the substrate at all internal locations is not sufficient to initiate irreversible disruption (ie, separation or cleaving) in the substrate material. In general, however, implantation produces a certain amount of defects (eg, micro-detects) in the substrate, which are typically followed by subsequent heat treatment, eg, thermal annealing or rapid It should be noted that it can be at least partially recovered by thermal annealing. Of course, other variations, modifications, and alternatives may exist.
따라서 특정 실시예에 따라, 주입 이후에 각각의 도너 기판에는 클리빙 면의 선택된 부분 내에 제공된 에너지를 이용하여 클리빙 처리가 수행된다. 특정 실시예에 따라서 다른 변형이 존재할 수 있다. 예를 들면, 상기 클리빙 처리는, 소정 두께의 물질을 선택적으로 제거하기 위해 전파하는 쪼개짐 면(propagating cleaving front)을 이용하는 제어된 클리빙 처리일 수 있다. 다른 클리빙 기술도 이용될 수 있다. 이러한 기술들은, 캘리포니아 산 호세(San Jose)의 실리콘 제네시스 코포레이션(Silicon Genesis Corporation)의 나노클리브(NanocleaveTM) 처리, 프랑스의 주식회사 소이텍(Soitec)의 스마트컷(SmartCutTM) 처리 및 일본 도쿄의 캐논 사(社)의 엘트란(EltranTM) 처리라고 하는 기술들, 및 이와 유사한 다른 처리 등을 포함하지만, 이에 한정되지는 않는다. 상기 방법은 상기 도너 기판의 잔여 부분을 제거하는데, 이는 바람직한 실시예에 따라 다른 도너 기판으로서 이용될 수도 있다.Thus, according to certain embodiments, after implantation, each donor substrate is subjected to a cleaving process using energy provided within a selected portion of the cleaving surface. Other variations may exist depending on the particular embodiment. For example, the cleaving treatment may be a controlled cleaving treatment using a propagating cleaving front to propagate to selectively remove material of a predetermined thickness. Other cleaving techniques can also be used. These technologies include Nanocleave ™ treatment from Silicon Genesis Corporation, San Jose, California, SmartCut ™ treatment from Soitec, France, and Canon, Tokyo, Japan. Techniques, such as Eltran TM treatment, and other similar treatments, and the like, are not limited thereto. The method removes the remaining portion of the donor substrate, which may be used as another donor substrate according to a preferred embodiment.
특정 실시예에서, 상기 소정 두께의 물질을 포함하는 각각의 상기 도너 기판은 접합된 기판 구조물을 형성하기 위해 핸들 기판에 부착, 즉, 접합(bonding)될 수 있다. 특정 실시예에서, 상기 핸들 기판은 실리콘 웨이퍼일 수 있다. 다른 실시예에서, 상기 핸들 기판은 석영 또는 유리와 같은 투명 기판일 수 있다. 물론, 이용되는 상기 핸들 기판은 응용 분야에 따라 결정된다. 일례로서, 상기 핸들 기판은 상기 도너 기판의 표면 영역에 접합된다. 상기 기판은, 200mm 또는 300mm 직경의 웨이퍼와 같은 보다 작은 기판 크기를 위한 일렉트로닉 비전 그룹(Electronic vision group)에 의해 제작된 EVG 접합 도구 또는 다른 유사한 처리를 이용함으로써 접합될 수 있다. 칼 수스(Karl Suss)에 의해 제작된 도구들과 같은 다른 타입의 도구들도 이용될 수 있다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다.In a particular embodiment, each of the donor substrates including the material of the predetermined thickness may be attached to, ie, bonded to, the handle substrate to form a bonded substrate structure. In a particular embodiment, the handle substrate can be a silicon wafer. In another embodiment, the handle substrate may be a transparent substrate such as quartz or glass. Of course, the handle substrate used depends on the application. As an example, the handle substrate is bonded to the surface area of the donor substrate. The substrate may be bonded by using an EVG bonding tool or other similar process made by an Electronic vision group for smaller substrate sizes, such as 200 mm or 300 mm diameter wafers. Other types of tools may be used, such as those made by Karl Suss. Of course, other variations, modifications, and alternatives may exist.
따라서 특정 실시예에 따라, 접합 이후 상기 접합된 기판 구조물에 열 처리가 수행될 수 있다. 특정 실시예에서, 상기 열 처리는 상기 핸들 기판에 연결된 열 플레이트(thermal plate)와 같은 가열 소자를 이용하는 베이킹(baking) 처리일 수 있다. 다른 실시예에서, 상기 열 처리는 상기 도너 기판에 연결된 열 플레이트 와 같은 가열 소자를 이용하는 베이킹 처리일 수 있다. 상기 열 처리는 소정 두께의 상기 도너 기판의 일부분 및 상기 핸들 기판의 일부분을 통해 온도 경사(temperature gradient)가 형성되게 한다. 또한, 상기 열 처리는 미리 정해진 온도에서 미리 정해진 시간 동안 상기 접합된 기판 구조물을 보유한다. 상기 온도는 실질적으로 200 또는 250℃, 내지 400℃의 범위를 갖는 것이 바람직하고, 바람직한 실시예에 따라서, 실리콘 도너 기판 및 상기 핸들 기판을 서로 영구히 부착하기 위하여 상기 기판들에 대해 실질적으로 한시간 정도 동안 실질적으로 350℃인 것이 바람직하다. 특정 응용 분야에 따라서, 다른 변형, 수정 및 대안이 존재할 수 있다.Thus, in accordance with certain embodiments, heat treatment may be performed on the bonded substrate structure after bonding. In a particular embodiment, the heat treatment may be a baking treatment using a heating element such as a thermal plate connected to the handle substrate. In another embodiment, the heat treatment may be a baking treatment using a heating element such as a heat plate connected to the donor substrate. The heat treatment causes a temperature gradient to form through a portion of the donor substrate and a portion of the handle substrate of a predetermined thickness. The heat treatment also holds the bonded substrate structure at a predetermined temperature for a predetermined time. The temperature is preferably in the range of 200 or 250 ° C., to 400 ° C., and in accordance with a preferred embodiment, for substantially one hour with respect to the substrates to permanently attach the silicon donor substrate and the handle substrate to each other. It is preferable that it is substantially 350 degreeC. Depending on the particular application, other variations, modifications, and alternatives may exist.
특정 실시예에서, 상기 기판들은 저온 열 단계를 이용하여 서로 결합, 즉, 용융(fusing)된다. 상기 저온 열 처리는 일반적으로, 상기 주입된 입자들이 상기 물질 영역에 비제어된 클리빙 활동을 야기할 수 있는 과도한 응력을 발생시키지 않을 것이라는 점을 보장한다. 특정 실시예에서, 상기 저온 접합 처리는 자기-결합(self-bonding) 처리에 의해 행해진다. In a particular embodiment, the substrates are bonded to each other, ie fusing, using a low temperature thermal step. The low temperature heat treatment generally ensures that the injected particles will not generate excessive stresses that can cause uncontrolled cleaving activity in the material region. In a particular embodiment, the cold bonding process is performed by a self-bonding process.
또는, 상기 도너 기판의 표면 영역을 상기 핸들 기판에 결합시키기 위해 다양한 다른 저온 기술들이 이용될 수 있다. 예를 들면, 정전(electro-static) 또는 애노드(anodic) 접합 기술이 상기 두 개의 기판들을 서로 결합시키기 위해 이용될 수 있다. 구체적으로, 일방 또는 쌍방의 기판 표면(들)이 타방의 기판 표면으로 이끌리도록 대전된다. 또한, 상기 도너 기판 표면은 통상적으로 공지된 다양한 다른 기술들을 이용하여 상기 핸들 기판에 용융될 수 있다. 물론, 사용되는 상기 기술은 응용 분야에 따라 결정된다.Alternatively, various other low temperature techniques can be used to couple the surface area of the donor substrate to the handle substrate. For example, electro-static or anode bonding techniques can be used to couple the two substrates together. Specifically, one or both substrate surface (s) are charged so as to be led to the other substrate surface. The donor substrate surface may also be melted on the handle substrate using a variety of other techniques commonly known in the art. Of course, the technique used depends on the application.
특정 실시예에서, 상기 방법은 소정 두께의 반도체 물질이 상기 핸들 기판에 결합되어 있으면서 상기 소정 두께의 물질을 상기 도너 기판으로부터 분리하기 위하여, 상기 클리빙 면의 선택된 부분에 제공된 에너지를 이용하여 클리빙 처리를 개시하는 단계를 포함한다. 특정 실시예에 따라서, 소정의 다른 변형이 존재할 수 있다. 예를 들면, 상기 클리빙 처리는, 상기 소정 두께의 물질이 상기 핸들 기판에 결합되어 있으면서 상기 소정 두께의 물질을 상기 도너로부터 선택적으로 제거하기 위해, 전파하는 쪼개짐 면을 이용하는 제어된 클리빙 처리일 수 있다. 다른 클리빙 기술도 이용될 수 있다. 그러한 기술들은, 캘리포니아의 산 호세의 실리콘 제네시스 코포레이션의 나노클리브 처리, 프랑스의 주식회사 소이텍의 스마트컷 처리 및 일본 도쿄의 캐논 사의 엘트란 처리라고 하는 기술들, 및 이와 유사한 다른 처리 등을 포함하지만, 이에 한정되지는 않는다. 상기 방법은, 특정 실시예에 따라 상기 핸들 기판에 상기 소정 두께의 물질을 제공한 상기 도너 기판의 잔여 부분을 제거한다. 바람직한 실시예에 따라, 상기 도너 기판의 상기 잔여 부분은 다른 도너 기판으로서 재사용될 수 있다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다.In a particular embodiment, the method cleaves using energy provided in a selected portion of the cleaving face to separate the material of the predetermined thickness from the donor substrate while a semiconductor material of a predetermined thickness is bonded to the handle substrate. Initiating the process. Depending on the particular embodiment, there may be certain other variations. For example, the cleaving process may be a controlled cleaving process using a splitting surface to propagate to selectively remove the material of the predetermined thickness from the donor while the material of the predetermined thickness is bonded to the handle substrate. Can be. Other cleaving techniques can also be used. Such techniques include, but are not limited to, nanocleave treatment of Silicon Genesis Corporation of San Jose, California, smart cut treatment of Soitec, France, and Eltran treatment of Canon, Tokyo, Japan, and other similar treatments, It is not limited to this. The method removes the remaining portion of the donor substrate that provided the material of the predetermined thickness to the handle substrate in accordance with certain embodiments. According to a preferred embodiment, the remaining portion of the donor substrate can be reused as another donor substrate. Of course, other variations, modifications, and alternatives may exist.
특정 실시예에서, 광발전 디바이스와 같은 디바이스들이 상기 소정 두께의 물질 내에 형성될 수 있다. 그러한 응용 분야는, 헨리, 프란코이스 제이(Henley, Francois J.)의 "층 전이 처리를 이용하여 태양 전지를 제작하는 방법 및 구조(Method and Structure for Fabricating Solar Cells Using a Layer Transfer Process)"라는 명칭의 공동 양도된 다른 출원에 보다 충분히 설명되어 있고, 또한 2006년 3월 17일자로 출원된 미국 가출원 제60/783,586호에 열거되며, 상기 가출원은 참조에 의해 그 전체가 본 명세서의 일부로서 편입된다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다.In certain embodiments, devices such as photovoltaic devices may be formed in the material of the predetermined thickness. Such application is called "Method and Structure for Fabricating Solar Cells Using a Layer Transfer Process" by Henry, Francois J. Listed in U.S. Provisional Application No. 60 / 783,586, which is more fully described in the co-assigned application, and filed March 17, 2006, which is incorporated by reference in its entirety as a part of this specification. do. Of course, other variations, modifications, and alternatives may exist.
일례로서, H3 + 이온을 불순물로서 단결정 실리콘 내로 주입하는 단계가 이용되는 경우, 100keV의 주입 에너지가 제공된다. 상기 소정 두께의 실리콘 물질은 실질적으로 250nm의 두께를 가질 수 있다. 상기 실리콘 물질 상에 제작된 태양 전지의 효율을 향상시키기 위하여, 상기 실리콘 물질을 두껍게 하는 비대화(thickening) 처리가 요구될 수 있다. 상기 비대화 처리는 고온 또는 저온 성장 처리를 이용하는 직접적인 에피택셜 처리일 수 있다. 또한, 상기 비대화 처리는 상기 소정 두께의 실리콘 물질 상에 증착된 후 액상 또는 고상 에피택셜 재성장 처리가 수행된 비정질 실리콘 또는 폴리 실리콘을 포함할 수 있다. 또는, 충분히 두꺼운 흡수층을 전이시킬 수 있도록, 보다 높은 에너지의 주입 처리가 이용될 수 있다. 수소 및 헬륨 중 어느 하나 또는 모두의 주입을 이용하여 클리빙 면을 형성하기 위해, 실질적으로 500keV 또는 그 이상의 주입 에너지가 이용될 수 있다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다.As an example, if the step of injecting into the single-crystal silicon using the H 3 + ions as the impurity, there is provided an implantation energy of 100keV. The predetermined thickness of the silicon material may have a thickness of substantially 250 nm. In order to improve the efficiency of the solar cell fabricated on the silicon material, a thickening treatment to thicken the silicon material may be required. The enlargement treatment may be a direct epitaxial treatment using a hot or cold growth treatment. In addition, the enlargement treatment may include amorphous silicon or polysilicon deposited on the silicon material of the predetermined thickness and then subjected to liquid or solid epitaxial regrowth treatment. Alternatively, a higher energy implantation process can be used to transfer a sufficiently thick absorbent layer. Substantially 500 keV or more of implant energy may be used to form the cleaving surface using implantation of either or both of hydrogen and helium. Of course, other variations, modifications, and alternatives may exist.
상기 내용은 특정 실시예에 대한 전체적인 설명이지만, 다양한 수정, 대체적 구성 및 등가물이 이용될 수 있다. 상기 내용은 선택된 순서의 단계들을 이용하여 기재되었지만, 기재된 단계들 및 다른 단계들의 어떠한 구성요소들의 어떠한 조합 이라도 이용될 수 있다. 또한, 실시예에 따라서 소정의 단계들이 결합되거나, 또는 제거거나, 또는 결합 및 제거될 수 있다. 나아가 다른 실시예들에 따라서, 상기 수소 입자들은, 변경된 주입량 및 변경된 클리빙 속성 중 어느 하나 또는 모두를 갖는 클리빙 면을 생성하도록 헬륨 및 수소 이온의 공동 주입을 이용하여 대체될 수 있다. 예를 들면, 상기 처리는 (i) 두 개의 동시 동작하는 샤워 헤드 - 상기 샤워 헤드는 두 가지의 종(species) 가운데 하나씩을 각각 서로 연속하여 주입함 - 를 갖도록 상기 이온 샤워 헤드를 확장시키는 것, (ii) 하나의 샤워 헤드를 이용하여 제1의 종과 제2의 종을 잇따라 주입하는 것(변경된 제2의 주사율을 통해 종, 에너지 및 전체 주입량을 이용하여 다시 기판을 주사하거나, 제2의 타일/웨이퍼 주입 온도를 선택하는 것), 및 (iii) 두 개의 종들 모두가 동일한 이온 샤워 헤드를 통해 동시에 공동 주입되는 진정한 공동 주입(co-implant) 처리를 이용하는 것에 의해 수정될 있다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다. 따라서, 상기 기재 및 도시(圖示)는 본 발명의 범위를 제한해서는 안 되며, 본 발명의 범위는 첨부된 청구항들에 의해 정의된다. 본 방법 및 디바이스에 관한 보다 상세한 설명이 본 명세서의 전반에 걸쳐, 그리고 이하 보다 구체적으로 제공될 수 있다.While the foregoing is a general description of particular embodiments, various modifications, alternative constructions, and equivalents may be used. Although the foregoing has been described using the steps in the selected order, any combination of the components of the described steps and other steps may be used. In addition, certain steps may be combined, removed, or combined and removed, depending on the embodiment. Further in accordance with other embodiments, the hydrogen particles may be replaced using co-implantation of helium and hydrogen ions to create a cleaving surface having either or both of an altered dosage and altered cleaving properties. For example, the treatment may include (i) extending the ion shower head to have two simultaneously operated shower heads, each of which injects one of two species in succession from each other, (ii) injecting the first and second species one after another using one shower head (scanning the substrate again using the species, energy and total injection amount with a second modified rate of Selecting the tile / wafer implant temperature), and (iii) both species are modified by using a true co-implant process, which is co-injected simultaneously through the same ion shower head. Of course, other variations, modifications, and alternatives may exist. Accordingly, the above description and illustrations should not limit the scope of the invention, which is defined by the appended claims. More detailed descriptions of the present methods and devices may be provided throughout this specification and more specifically below.
도 15는 본 발명의 다른 실시예에 따른, 타일식(tiled) 마스터 기판 부재 1500을 도시하는 간략화된 도면이다. 본 도면은 단지 예시에 지나지 않으며, 이로써 본 명세서의 청구항의 범위를 제한해서는 안 된다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 다른 변형, 수정 및 대안을 인식할 것이다. 도시된 바와 같이, 상기 타일식 마스터 기판 부재는 보다 큰 기판 부재 1501 상에 공간적으로 배치된 복수의 기판 영역들 1503을 포함한다. 상기 복수의 기판 영역들은 복수의 도너 기판 영역들을 위한 시작 물질로서 이용될 수 있다. 상기 복수의 도너 기판 영역들은 실리콘, 게르마늄, 갈륨 비화물(gallium arsenide), 갈륨 질화물(gallium nitride), 실리콘 카바이드(silicon carbide), 다른 Ⅲ/Ⅴ족 물질들, Ⅱ/Ⅵ족 물질들과 같은 다양한 물질들을 포함할 수 있다. 상기 보다 큰 기판 부재는 전이 기판으로서 활동하기에 적합한 임의의 조각(piece)일 수 있으며, 이는 이하에서 보다 상세히 설명될 것이다. 상기 보다 큰 기판은 단단하고 각각의 상기 도너 기판 영역을 적소에 지지할 수 있는 적합한 물질을 포함한다. 실시예에 따라서, 상기 기판 영역은 단일 물질, 다수의 물질들, 또는 이들의 임의의 조합 등으로 형성될 수 있다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다.FIG. 15 is a simplified diagram illustrating a tiled
도 16은 본 발명의 다른 실시예에 따른, 핸들 기판 1600을 포함하는 또 다른 타일식 기판 부재를 도시하는 간략화된 도면이다. 본 도면은 단지 예시에 지나지 않으며, 이로써 본 명세서의 청구항의 범위를 부당하게 제한해서는 안 된다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 다른 변형, 수정 및 대안을 인식할 것이다. 도시된 바와 같이, 상기 타일식 기판 1605는 핸들 기판 1601 상에 제공된다. 각각의 상기 타일 기판은 상기 타일식 마스터 기판으로부터의 층 전이 처리로부터 얻어지고, 이는 상기 및 본 명세서의 전반에 걸쳐 설명되었다. 상기 층 전이 처리는, 캘리포니아 산 호세의 실리콘 제네시스 코포레이션의 제어된 클리빙 처리, 일본의 캐논 사의 엘트란이라는 처리, 및 프랑스의 주식회사 소이텍 의 스마트컷이라는 열 처리 프로세스와 같은 다른 처리일 수 있다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다. 본 발명의 실시예들에 따른 방법의 상세한 내용은 본 명세서의 전반에 걸쳐서, 그리고 이하에서 보다 구체적으로 제공될 것이다. 16 is a simplified diagram illustrating another tiled substrate member including a
본 발명의 다른 실시예에 따른, 타일식 접근 방법을 이용하여 넓은 면적의 기판을 제작하는 방법은, 이하와 같이 약술될 수 있다:According to another embodiment of the present invention, a method of fabricating a large area substrate using a tiled approach may be outlined as follows:
1. 표면 영역을 포함하는 전이 기판을 제공하는 단계;1. providing a transition substrate comprising a surface area;
2. 상기 전이 기판의 상기 표면 영역 상에 복수의 도너 기판 영역들을 공간적으로 배치하는 단계 - 각각의 상기 도너 기판 영역은 소정 두께의 도너 기판 및 도너 기판 표면 영역을 포함할 수 있음 -;2. spatially placing a plurality of donor substrate regions on the surface region of the transition substrate, each of the donor substrate regions may comprise a donor substrate and a donor substrate surface region of a predetermined thickness;
3. 상기 도너 기판 표면 영역 및 상기 소정 두께의 도너 기판 사이에 복수의 입자들에 의해 제공된 클리빙 영역을 형성하기 위하여, 상기 도너 기판 표면 영역들을 통해 각각 동시적으로 상기 복수의 입자를 주입하는 단계;3. Injecting the plurality of particles simultaneously through the donor substrate surface regions, respectively, to form a cleaving region provided by the plurality of particles between the donor substrate surface region and the donor substrate of the predetermined thickness. ;
4. 각각의 상기 도너 기판 표면 영역을 핸들 기판 표면 영역에 결합하는 단계 - 상기 핸들 기판 표면 영역은 핸들 기판으로부터 제공됨 -;4. coupling each of the donor substrate surface regions to a handle substrate surface region, wherein the handle substrate surface region is provided from a handle substrate;
5. 하나 또는 그 이상의 상기 도너 기판 내에서 제어된 클리빙 활동을 개시하는 단계;5. initiating controlled cleaving activity within one or more of the donor substrates;
6. 상기 핸들 기판 표면 영역 위에 놓이도록 공간적으로 배치된 복수의 도너 기판의 부분들을 형성하기 위해, 상기 핸들 기판으로부터 상기 전이 기판을 제거하는 단계; 6. removing the transition substrate from the handle substrate to form portions of the plurality of donor substrates spatially disposed to overlie the handle substrate surface area;
7. 상기 핸들 기판 표면 영역 위에 놓이도록 공간적으로 배치된 상기 도너 기판의 부분들 중 하나 또는 그 이상의 부분 상에 하나 또는 그 이상의 디바이스를 형성하는 단계; 및7. forming one or more devices on one or more of the portions of the donor substrate spatially disposed to overlie the handle substrate surface area; And
8. 필요하다면, 다른 단계들을 수행하는 단계.8. If necessary, perform other steps.
상기 순서의 단계들은 본 발명의 일 실시예에 따른 방법을 제공한다. 상기한 바와 같이, 상기 방법은, 처리의 일부분 동안 동시에 제작되는 복수의 도너 기판들을 이용하여 대형 기판 물질을 형성하는 방법을 포함하는 단계들의 조합을 이용한다. 또한, 본 명세서의 청구항의 범위로부터 벗어나지 않으면서, 단계들이 추가되거나, 하나 또는 그 이상의 단계들이 제거되거나, 또는 하나 또는 그 이상의 단계들이 다른 순서로 제공될 수 있는 다른 대안이 제공될 수 있다. 본 방법에 관한 보다 상세한 내용이 본 명세서의 전반에 걸쳐, 그리고 이하에서 보다 구체적으로 제공될 수 있다.The steps of the above sequence provide a method according to an embodiment of the present invention. As noted above, the method utilizes a combination of steps comprising a method of forming a large substrate material using a plurality of donor substrates fabricated simultaneously during a portion of the process. In addition, other alternatives may be provided in which steps may be added, one or more steps removed, or one or more steps may be provided in a different order without departing from the scope of the claims herein. More details regarding the method may be provided throughout this specification and in more detail below.
도 17 내지 21은 본 발명의 실시예들에 따른, 타일식 기판을 제작하는 간략화된 방법을 도시한다. 본 도면은 단지 예시에 지나지 않으며, 이로써 본 명세서의 청구항의 범위를 부당하게 제한해서는 안 된다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 다른 변형, 수정 및 대안을 인식할 것이다. 도시된 바와 같이, 상기 방법은 표면 영역 1705를 포함하는 전이 기판 1703을 제공함으로써 시작된다. 상기 전이 기판은 전도체, 절연체 또는 반도체와 같은 적합한 물질을 포함할 수 있으며, 복합체, 단층 또는 다층, 또는 이들의 조합 등일 수 있다. 상기 전도체는 알루미늄, 스테인리스 스틸 또는 다른 금속 물질과 같은 금속일 수 있다. 상기 절연체는 유리, 플라스틱, 석영, 세라믹, 또는 이들의 조합 등일 수 있다. 상기 반도체는, 실리콘, 게르마늄, 갈륨 비화물, 실리콘-게르마늄 합금, Ⅲ/Ⅴ족 물질들 등일 수 있다. 상기 전이 기판은 특정 실시예에 따라서 단일한 동질의 물질 또는 다양한 층들의 조합을 포함할 수 있다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다.17-21 illustrate a simplified method of making a tiled substrate, in accordance with embodiments of the present invention. This diagram is merely an example, which should not unduly limit the scope of the claims herein. Those skilled in the art will recognize other variations, modifications and alternatives. As shown, the method begins by providing a
도시된 바와 같이, 실시예에 따라서 상기 전이 기판은, 상기 전이 기판의 표면 영역 상의 복수의 도너 기판 영역들 1705를 포함한다. 각각의 상기 도너 기판 영역은 소정 두께의 도너 기판 및 도너 기판 표면 영역을 포함할 수 있다. 상기 복수의 도너 기판 영역들은 실리콘, 게르마늄, 갈륨 비화물, 갈륨 질화물, 실리콘 카바이드, 다른 Ⅲ/Ⅴ족 물질들, Ⅱ/Ⅵ족 물질들과 같은 다양한 물질들을 포함할 수 있다. 각각의 상기 도너 기판 영역은 상기 전이 기판보다 작은 크기를 갖는데, 상기 전이 기판은 종종, 개별적인 도너 기판 영역의 적어도 2배, 3배, 4배 또는 그 이상의 크기의 표면 영역을 갖는다. 예를 들면, 평판 제작에 적합한 3.5세대 유리 크기(이는, 평판 디스플레이 산업계에 대한 산업 표준임)는 620mm×750mm이며, 300mm 단결정 실리콘 기판보다 약 7.5배 큰 면적이다. 또는, 상기 핸들 기판은 3.5세대보다 훨씬 더 클 수도 있다. 만약 특정 실시예에 따라 원형의 300mm 기판이 상기 전이 기판을 타일화하기 위해 절단된다면, 상기 면적비는 그에 비례하여 보다 클 것이다.As shown, according to an embodiment, the transition substrate includes a plurality of
바람직한 실시예에서, 각각의 상기 도너 기판 영역은 상기 전이 기판의 공간적 표면 영역 상에 일시적으로(또는 영구히) 전이된다. 이러한 접합이 발생하면, 상기 전이 기판은 특정 실시예에 따라서 보다 큰 유효한 도너 기판으로서 취급되고 이용될 수 있다. 도시된 바와 같이, 상기 도너 기판 영역들은 각각 산화(1707)되고 핸들 기판의 표면 영역에 접합될 수 있다. 단지 예로서, 상기 산화층은 종종 실리콘 기판상에 형성된다. 상기 산화층은, 상기 전이 기판 상의 상기 도너 기판 영역의 접합을 강화한 자연 산화물, 열 산화물, 증착된 산화물, 또는 다른 타입의 산화물층일 수 있다. 특정 실시예에서 상기 방법은, 산화된 상기 도너 기판 영역들의 표면 및 특정 실시예에 따라 상기 전이 기판의 표면에 세정(cleaning) 및 활성화(activation) 처리 중 어느 하나 또는 모두(예를 들면, 플라스마 활성 처리)를 수행한다. 그러한 플라스마 활성 처리는 상기 기판들의 표면을 세정, 활성화, 또는 세정 및 활성화한다. 상기 플라스마 활성 처리는 20℃ 내지 40℃ 온도에서 질소 함유 플라스마를 이용하여 제공된다. 바람직하게, 상기 플라스마 활성 처리는 캘리포니아 산 호세의 실리콘 제네시스 코포레이션에 의해 제작된 이중 주파수 플라스마 활성화 시스템(dual frequency plasma activation system)에서 수행된다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다.In a preferred embodiment, each of the donor substrate regions is temporarily (or permanently) transitioned on the spatial surface region of the transition substrate. If such bonding occurs, the transition substrate can be treated and used as a larger effective donor substrate, depending on the particular embodiment. As shown, the donor substrate regions may each be oxidized 1707 and bonded to the surface region of the handle substrate. By way of example only, the oxide layer is often formed on a silicon substrate. The oxide layer may be a native oxide, thermal oxide, deposited oxide, or other type of oxide layer that enhances the bonding of the donor substrate region on the transition substrate. In a particular embodiment the method comprises any or all of the cleaning and activation treatments (eg, plasma activation) on the surface of the oxidized donor substrate regions and the surface of the transition substrate in accordance with certain embodiments. Processing). Such plasma activation treatment cleans, activates, or cleans and activates the surfaces of the substrates. The plasma activity treatment is provided using nitrogen containing plasma at a temperature of 20 ° C to 40 ° C. Preferably, the plasma activation treatment is performed in a dual frequency plasma activation system manufactured by Silicon Genesis Corporation of San Jose, California. Of course, other variations, modifications, and alternatives may exist.
도 18을 참조하면, 상기 방법은 상기 도너 기판 표면 영역 및 상기 소정 두께의 도너 기판 사이에 복수의 입자들에 의해 제공된 클리빙 영역 1801을 형성하기 위해, 상기 도너 기판 표면 영역들을 통해 각각 동시적으로 상기 복수의 입자들 1800을 도입한다. 바람직한 실시예에서, 상기 입자들은 적어도 두 개 또는 그 이상의 도너 기판 영역들의 표면을 통해 주입되고, 가장 바람직하게는, 효율을 위해 상기 도너 기판 영역들의 각각을 통해 동시에 주입된다. Referring to FIG. 18, the method simultaneously simultaneously through the donor substrate surface regions to form a
다시 도 18을 참조하면, 상기 방법은 주입 처리를 이용하여, 각각의 상기 도너 기판 영역의 최상면을 통해 동시에 선택된 깊이까지 소정의 고에너지 입자들을 도입하는데, 상기 깊이는 물질의 "박막(thin film)"이라고 하는 소정 두께의 물질 영역을 정의한다. 특정 실시예에 따라, 상기 고에너지 입자들을 실리콘 웨이퍼 내로 주입하기 위해 다양한 기술들이 이용될 수 있다. 이러한 기술들은, 예를 들면, 어플라이드 머티어리얼 사 등과 같은 기업들로부터 제작된 빔 라인 이온 주입 장비를 이용하는 이온 주입을 포함한다. 또는, 플라스마 잠입 이온 주입("PIII") 기술, 이온 샤워 또는 다른 비-질량의 특정 기술을 이용하여 주입이 행해질 수 있다. 그러한 기술들은, 특정 실시예에 따라, 서로 다른 기판들로부터의 넓은 면적들을 동시에 주입할 수 있는 능력으로 인해 특히 효과적일 수 있다. 효율 및 쓰루풋 (throughput)을 증진시키기 위해, 주입 처리는 상기한 바와 같이 연속적으로 수행되는 것이 바람직하다. 상기 기술들의 조합도 이용될 수 있다. 상기 비-질량의 특정 기술에 대한 이온 주입량은, 전체적으로, 다수의 기판들에 걸쳐 실질적으로 10 퍼센트 또는 그보다 나은 균일성을 나타내야 한다. 상기 비-질량의 특정 기술에 대한 이온 주입 깊이의 균일성은, 전체적으로, 상기 다수의 기판들에 걸쳐서 실질적으로 10 퍼센트 또는 그보다 나은 균일성이어야 한다. 실시예에 따라서, 상기 클리빙 영역은 다양한 기술들을 이용하여 형성될 수 있다. 즉, 상기 클리빙 영역은 주입된 입자, 증착된 층, 확산된 물질, 패턴화된 영역 및 다른 기술들의 적합한 임의의 조합을 이용하여 형성될 수 있다. 물론, 사용되는 기술은 응용 분야에 따라 결정되며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 많은 변 형, 수정 및 대안을 인식할 것이다.Referring again to FIG. 18, the method employs an implantation process to introduce certain high energy particles simultaneously through the top surface of each donor substrate region to a selected depth, where the depth is a "thin film" of material. A region of material of predetermined thickness is defined. According to certain embodiments, various techniques may be used to inject the high energy particles into a silicon wafer. Such techniques include, for example, ion implantation using beam line ion implantation equipment manufactured by companies such as Applied Materials. Alternatively, implantation can be done using plasma immersion ion implantation (“PIII”) techniques, ion showers, or other non-mass specific techniques. Such techniques may be particularly effective due to the ability to simultaneously implant large areas from different substrates, depending on the particular embodiment. In order to enhance efficiency and throughput, the implantation treatment is preferably carried out continuously as described above. Combinations of the above techniques can also be used. The amount of ion implantation for a particular technique of non-mass should, as a whole, exhibit substantially 10 percent or better uniformity across multiple substrates. The uniformity of ion implantation depth for the particular technique of the non-mass should, in total, be substantially 10 percent or better uniformity across the plurality of substrates. According to an embodiment, the cleaving region may be formed using various techniques. That is, the cleaving regions can be formed using any suitable combination of implanted particles, deposited layers, diffused materials, patterned regions and other techniques. Of course, the technology used depends on the application, and one of ordinary skill in the art will recognize many variations, modifications and alternatives.
응용 분야에 따라서, 일반적으로 보다 미세한 질량의 입자들은 바람직한 실시예에 따라 상기 물질 영역에의 손상 가능성을 감소시키도록 선택된다. 즉, 보다 미세한 질량의 입자는 상기 입자가 횡단하는 상기 물질 영역을 실질적으로 손상시키지 않고서, 선택된 깊이까지 기판 물질을 통해 용이하게 주행한다. 예를 들면, 보다 미세한 질량의 입자(또는 고에너지 입자)들은 임의의 전하로(예를 들면, 양 또는 음으로) 대전된 원자들 또는 분자들, 또는 중성인 원자들 또는 분자들, 또는 중성 및 대전된 것들을 모두 포함하는 원자들 또는 분자들, 또는 전자 등일 수 있다. 특정 실시예에서, 상기 입자는 수소 및 그 동위 원소의 이온, 헬륨 및 그 동위원소와 네온과 같은 희유 기체 이온, 또는 실시예에 따라 다른 이온들을 포함하는, 중성 입자 또는 대전된 입자 또는 그 모두의 입자들일 수 있다. 또한 상기 입자들은 가스, 예를 들면, 수소 가스, 수증기, 메탄 및 수소 화합물과 같은 화합물 및 다른 가벼운 원자 질량의 입자들로부터 얻어질 수 있다. 또는, 상기 입자들은 상기 입자들, 이온들, 분자 종들 및 원자 종들 중 일부 또는 모두의 조합일 수 있다. 상기 입자는 일반적으로, 표면을 통해 상기 표면 아래의 선택된 깊이까지 침투할 수 있는 운동 에너지를 갖는다.Depending on the application, generally finer mass particles are selected according to a preferred embodiment to reduce the possibility of damage to the material region. That is, finer mass particles easily travel through the substrate material to a selected depth without substantially damaging the material region through which the particles traverse. For example, finer mass particles (or high energy particles) are atoms or molecules charged at any charge (eg, positive or negative), or atoms or molecules that are neutral, or neutral and Atoms or molecules including all charged ones, or electrons. In certain embodiments, the particles may comprise neutral or charged particles, or both, of ions of hydrogen and its isotopes, rare gas ions such as helium and its isotopes and neon, or other ions, depending on the embodiment. Particles. The particles can also be obtained from gases, for example compounds such as hydrogen gas, water vapor, methane and hydrogen compounds and other light atomic mass particles. Alternatively, the particles can be a combination of some or all of the particles, ions, molecular species and atomic species. The particles generally have kinetic energy that can penetrate through the surface to a selected depth below the surface.
일례로서, 상기 실리콘 웨이퍼로 주입된 종으로서 수소를 이용하는 경우, 상기 주입 처리는 특정한 일군(一群)의 조건을 이용하여 수행된다. 주입량은 실질적으로 1015 내지 1018atoms/㎠의 범위를 갖고, 바람직하게는 실질적으로 1016atoms/㎠ 보다 크다. 주입 에너지는 실질적으로 1KeV 내지 1MeV의 범위를 갖고, 일반적으로는, 실질적으로 50KeV이다. 주입 온도는 실질적으로 20 내지 600℃의 범위를 갖고, 바람직하게는 상당량의 수소 이온이 상기 주입된 실리콘 웨이퍼로부터 확산되고 주입 손상 및 응력을 어닐링할 가능성을 방지하기 위해 실질적으로 400℃ 이하이다. 상기 수도 이온은 실질적으로 ±0.03 내지 ±0.05㎛의 정확도로 선택된 깊이까지 상기 실리콘 웨이퍼 내로 선택적으로 도입될 수 있다. 물론, 이용된 이온의 타입 및 처리 조건은 응용 분야에 따라 결정된다.As an example, when hydrogen is used as the species injected into the silicon wafer, the implantation process is performed using a specific group of conditions. The injection amount is substantially in the range of 10 15 to 10 18 atoms /
효과적으로, 상기 주입된 입자들은 상기 선택된 깊이에서 상기 기판의 최상면에 평행한 면을 따라 응력을 추가하거나 파괴 에너지를 감소시킨다. 부분적으로, 상기 에너지는 주입 종 및 조건에 의존한다. 이러한 입자들은 상기 선택된 깊이에서 상기 기판의 파괴 에너지 준위를 감소시킨다. 이는 상기 선택된 깊이에서 상기 주입된 면을 따라 제어된 클리빙이 가능하도록 한다. 주입은, 모든 내부의 위치에서의 상기 기판의 에너지 상태가 상기 기판 물질 내의 비가역의 파괴(즉, 분리 또는 클리빙)를 개시하기에 충분하지 않은 상태에서 일어날 수 있다. 그러나, 일반적으로 주입은 상기 기판 내에 소정 양의 결함(예를 들면, 미세 검출)을 생성하며, 이는 전형적으로 이후의 가열 처리, 예를 들면, 열 어닐링 또는 급속 열 어닐링에 의해 적어도 부분적으로 복구될 수 있다는 점을 유의하여야 한다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다.Effectively, the injected particles add stress or reduce fracture energy along a plane parallel to the top surface of the substrate at the selected depth. In part, the energy depends on the implant species and conditions. These particles reduce the breaking energy level of the substrate at the selected depth. This allows controlled cleaving along the injected face at the selected depth. Implantation can occur when the energy state of the substrate at all internal locations is not sufficient to initiate irreversible disruption (ie, separation or cleaving) in the substrate material. In general, however, implantation produces a certain amount of defects (eg fine detection) in the substrate, which are typically at least partially repaired by subsequent heat treatment, eg, thermal annealing or rapid thermal annealing. It should be noted that this can be done. Of course, other variations, modifications, and alternatives may exist.
실시예에 따라서, 클리빙 영역 및 클리빙 층 중 어느 하나 또는 모두를 형성하는 다른 기술들이 존재할 수 있다. 단지 예로서, 그러한 클리빙 영역은, 캘리포 니아 산 호세의 실리콘 제네시스 코포레이션에 의해 개발된 실리콘 게르마늄 클리빙 면을 이용하는 처리들, 프랑스의 주식회사 소이텍의 스마트컷 처리 및 일본 도쿄의 캐논 사의 엘트란 처리와 같은 처리들, 이와 유사한 처리 등과 같은 다른 처리들을 이용하여 형성된다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다.Depending on the embodiment, there may be other techniques for forming either or both of the cleaving region and the cleaving layer. By way of example only, such cleaving areas include treatments using silicon germanium cleaving surfaces developed by Silicon Genesis Corporation of San Jose, Calif., Smart cut treatments from Soitech, France, and Eltran, Canon, Tokyo, Japan. Processes such as processing, similar processing, and the like. Of course, other variations, modifications, and alternatives may exist.
특정 실시예에서 상기 방법은, 도 19에 도시된 바와 같이, 각각의 상기 도너 기판 표면 영역을 핸들 기판 표면 영역 1901에 결합하는 단계를 포함한다. 도시된 바와 같이, 상기 핸들 기판 표면 영역은 핸들 기판 1903으로부터 제공된다. 특정 실시예에 따라, 결합 이전에 상기 도너 기판 표면 영역을 세정하기 위해, 상기 핸들 기판 및 도너 기판 표면에 상기 기판들의 표면을 처리하기 위한 세정 용액이 각각 공급된다. 특정 실시예에 따라, 상기 기판들 및 핸들 기판을 세정하기 위한 용액은, 예를 들면, 과산화수소와 황산의 혼합물 및 다른 유사한 용액일 수 있다. 잔여의 액체, 입자 및 다른 불순물들을 상기 기판 표면으로부터 제거하기 위해, 건조기가 상기 도너 기판 및 핸들 기판의 표면들을 건조시킬 수 있다. 이용되는 특정 층 전이 처리에 따라, 선택적인 플라스마 활성 처리 이후에 상기 세정된 기판들(예를 들면, 도너 기판 영역들 및 핸들 기판)의 표면들을 함께 놓아둠으로써 자기 접합이 일어난다. 필요하다면, 그러한 플라스마 활성 처리는 상기 기판의 표면들을 세정, 활성화, 또는 세정 및 활성화한다. 상기 플라스마 활성 처리는, 예를 들면, 20℃ 내지 40℃의 온도에서 산소 및 질소 중 어느 하나 또는 모두를 함유하는 플라스마를 이용하여 제공된다. 바람직하게는, 상기 플라스마 활성 처리는 캘리포니아 산 호세의 실리콘 제네시스 코포레이션에 의해 제작된 이중 주파수 플라 스마 활성화 시스템에서 수행된다. 물론 다른 변형, 수정 및 대안이 존재할 수 있으며, 이는 본 명세서는 물론 본 명세서 외의 다른 문헌에도 기재되어 있다.In a particular embodiment the method includes coupling each of the donor substrate surface regions to a handle
그 후, 특정 실시예에 따라 이러한 기판들의 각각은 서로 접합된다. 도시된 바와 같이, 상기 핸들 기판은 복수의 도너 기판 표면 영역들에 접합되었다. 상기 기판은, 200mm 또는 300mm 직경의 웨이퍼와 같은 보다 작은 기판 크기를 위한 일렉트로닉 비전 그룹에 의해 제작된 EVG 850 접합 도구 또는 다른 유사한 처리를 이용하여 접합되는 것이 바람직하다. 칼 수스에 의해 제작된 도구들과 같은 다른 타입의 도구들도 이용될 수 있다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다. 바람직하게는, 상기 핸들 기판 및 각각의 도너 사이의 접합은 실질적으로 영구하고, 우수한 신뢰성을 갖는다. 보다 대형인 유리 크기에 대하여는 맞춤(custom) 접합 장비가 바람직할 것이고, 이들은 주로 특정 실시예에 따라 반도체 기판들을 서로 접합시키기 위해 이용된 장비들의 보다 대형인 버전의 장비들이다. Then, each of these substrates is bonded to each other according to a particular embodiment. As shown, the handle substrate is bonded to a plurality of donor substrate surface regions. The substrate is preferably bonded using an EVG 850 bonding tool or other similar process manufactured by Electronic Vision Group for smaller substrate sizes, such as 200 mm or 300 mm diameter wafers. Other types of tools may be used, such as those made by Carl Sousse. Of course, other variations, modifications, and alternatives may exist. Preferably, the bond between the handle substrate and each donor is substantially permanent and has good reliability. For larger glass sizes, custom bonding equipment would be desirable, and these are mainly larger versions of the equipment used to bond the semiconductor substrates together, according to certain embodiments.
따라서 접합 이후에, 상기 접합된 기판 구조물에는 베이킹 처리가 수행된다. 상기 베이킹 처리는 미리 정해진 온도 및 미리 정해진 시간에 상기 접합된 기판을 보유한다. 바람직하게는, 상기 온도는 실질적으로 200 또는 250℃, 내지 400℃의 범위를 갖고, 바람직한 실시예에 따라 실리콘 도너 기판 및 상기 핸들 기판을 서로 영구히 부착하기 위해서는, 상기 기판들에 대해 실질적으로 한시간 정도 동안 실질적으로 350℃인 것이 바람직하다. 특정 응용 분야에 따라서, 다른 변형, 수정 및 대안이 존재할 수 있다.Thus, after bonding, the bonded substrate structure is subjected to a baking treatment. The baking process retains the bonded substrate at a predetermined temperature and at a predetermined time. Preferably, the temperature is substantially in the range of 200 or 250 ° C., to 400 ° C., in order to permanently attach the silicon donor substrate and the handle substrate to each other according to a preferred embodiment, substantially one hour relative to the substrates. It is preferably substantially 350 ° C. Depending on the particular application, other variations, modifications, and alternatives may exist.
특정 실시예에서, 상기 기판들은 저온 열 단계를 이용하여 서로 결합, 즉, 용융된다. 상기 저온 열 처리는 일반적으로, 상기 주입된 입자들이 상기 물질 영역에 비제어된 클리빙 활동을 야기할 수 있는 과도한 응력을 발생시키지 않을 것이라는 점을 보장한다. 특정 실시예에서, 상기 저온 접합 처리는 자기-결합(self-bonding) 처리 또는 이와 유사한 처리에 의해 행해진다. 또는, 접착성 물질이 상기 기판들 중 어느 하나 또는 모두의 표면에 배치되고, 이는 일방의 기판을 타방의 기판에 접합시킨다. 특정 실시예에서, 상기 접착성 물질은 에폭시(epoxy), 폴리이미드 타입의 물질 등을 포함한다. 스핀-온-글라스(spin-on-glass) 층이 일방의 기판 표면을 타방의 기판 표면에 접합시키기 위해 이용될 수 있다. 이러한 스핀-온-글라스("SOG") 물질은, 다른 물질들 가운데, 종종 알콜 기반의 용매 등과 혼합되는 실록산(siloxanes) 또는 실리케이트(silicates)를 포함한다. SOG는 웨이퍼들의 표면에 인가된 후 그 경화(cure)를 위해 필요한 온도가 종종 낮기 때문에(예를 들면, 150 내지 250℃), 상기 SOG는 바람직한 물질이 될 수 있다. In certain embodiments, the substrates are bonded to each other, ie, melted, using a low temperature thermal step. The low temperature heat treatment generally ensures that the injected particles will not generate excessive stresses that can cause uncontrolled cleaving activity in the material region. In a particular embodiment, the cold bonding process is performed by a self-bonding process or the like. Alternatively, an adhesive material is disposed on the surface of either or both of the substrates, which bonds one substrate to the other. In certain embodiments, the adhesive material includes an epoxy, polyimide type material, and the like. Spin-on-glass layers can be used to bond one substrate surface to the other substrate surface. Such spin-on-glass (“SOG”) materials include siloxanes or silicates, among other materials, often mixed with an alcohol based solvent or the like. Since SOG is often applied to the surface of wafers and the temperature required for its cure is often low (eg, 150-250 ° C.), the SOG may be a preferred material.
또는, 상기 도너 기판 표면 영역을 상기 핸들 기판에 결합시키기 위해 다양한 다른 저온 기술들이 이용될 수 있다. 예를 들면, 정전 접합 기술이 상기 두 개의 기판들을 서로 결합시키기 위해 이용될 수 있다. 구체적으로, 일방 또는 쌍방의 기판 표면(들)이 타방의 기판 표면으로 이끌리도록 대전된다. 또한, 상기 도너 기판 표면은 통상적으로 공지된 다양한 다른 기술들을 이용하여 핸들 웨이퍼에 용융될 수 있다. 물론, 사용되는 상기 기술은 응용 분야에 따라 결정된다.Alternatively, various other low temperature techniques can be used to couple the donor substrate surface area to the handle substrate. For example, electrostatic bonding techniques can be used to join the two substrates together. Specifically, one or both substrate surface (s) are charged so as to be led to the other substrate surface. The donor substrate surface may also be melted on the handle wafer using a variety of other techniques commonly known in the art. Of course, the technique used depends on the application.
도 20을 참조하면, 상기 방법은 하나 또는 그 이상의 상기 도너 기판 내에서 상기 클리빙 영역의 일부분을 따라 제어된 클리빙 활동 1200을 개시하는 단계를 포 함한다. 특정 실시예에 따라서, 소정의 변형이 존재할 수 있다. 예를 들면, 상기 클리빙 처리는, 상기 핸들 기판에 부착된 각각의 도너 기판 영역으로부터 소정 두께의 물질을 선택적으로 제거하기 위하여, 전파하는 쪼개짐 면을 이용하는 제어된 클리빙 처리일 수 있다. 다른 클리빙 기술도 이용될 수 있다. 그러한 기술들은, 캘리포니아 산 호세의 실리콘 제네시스 코포레이션의 실리콘 게르마늄 클리빙 영역을 이용하는 처리들, 프랑스의 주식회사 소이텍의 스마트컷 처리, 일본 도쿄의 캐논 사의 엘트란 처리, 및 이와 유사한 처리 등을 포함하지만, 이에 한정되지는 않는다. 상기 방법은, 상기 핸들 기판 표면 영역 위에 놓이도록 공간적으로 배치된 복수의 도너 기판 부분들을 형성하기 위해, 각각의 상기 도너 기판 영역들로부터의 각각의 상기 소정 두께의 물질을 제공한 상기 전이 기판을, 상기 핸들 기판으로부터 제거한다.Referring to FIG. 20, the method includes initiating a controlled
다음으로, 본 발명은 상기 핸들 기판에 부착된 상기 도너 기판 영역들의 부분들 상에 다른 처리들을 수행한다. 상기 방법은, 상기 핸들 기판 표면 영역 위에 놓이도록 공간적으로 배치된 상기 도너 기판 부분들의 하나 또는 그 이상의 부분들 상에, 하나 또는 그 이상의 디바이스들을 형성한다. 그러한 디바이스들은, 집적된 반도체 디바이스, 광양자 또는 광전자 또는 광양자 및 광전자 디바이스(예를 들면, 광 밸브(light valve)), 압전기 디바이스, 마이크로 전자기계 시스템("MEMS"), 나노 기술 구조물, 센서, 액츄에이터, 태양 전지, 평판 디스플레이 디바이스(예를 들면, LCD, AMLCD), 생물학 및 생의학적 디바이스 등을 포함할 수 있다. 그러한 디바이스들은, 증착, 식각, 주입, 포토 마스크 처리 및 이들의 임의의 조합 등을 이 용하여 형성될 수 있다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다. 또한, 필요하다면 다른 단계들도 형성될 수 있다.Next, the present invention performs other processes on portions of the donor substrate regions attached to the handle substrate. The method forms one or more devices on one or more portions of the donor substrate portions spatially disposed to overlie the handle substrate surface area. Such devices include integrated semiconductor devices, photons or photons or photons and photons and optoelectronic devices (eg light valves), piezoelectric devices, microelectromechanical systems ("MEMS"), nanotechnology structures, sensors, actuators. , Solar cells, flat panel display devices (eg, LCD, AMLCD), biological and biomedical devices, and the like. Such devices may be formed using deposition, etching, implantation, photo mask processing and any combination thereof. Of course, other variations, modifications, and alternatives may exist. In addition, other steps may be formed if desired.
도 21에 도시된 바와 같이, 특정 실시예에 따라서 추가적인 처리는 "재사용" 처리를 포함한다. 상기한 바와 같이, 초기의 클리빙 처리는 상기 전이 기판에 제공된 각각의 상기 도너 기판 영역들로부터 소정 두께의 물질을 제거하였다. 잔여 도너 기판 영역들은 표면 평탄화 처리가 수행되고, 산화되고, 각각의 상기 도너 기판 영역 내에 다른 클리빙 영역을 형성하기 위해 다시 주입된다. 이제 복수의 클리빙 영역들을 포함하게 된 상기 도너 기판 영역에는, 복수의 도너 기판 부분들을 포함하는 타일식 핸들 기판을 형성하기 위해, 다른 핸들 기판에 대한 접합 처리 및 클리빙 처리가 수행된다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다.As shown in FIG. 21, additional processing in accordance with certain embodiments includes " reuse " processing. As noted above, the initial cleaving treatment removed material of a predetermined thickness from each of the donor substrate regions provided in the transition substrate. The remaining donor substrate regions are subjected to surface planarization treatment, oxidized, and implanted again to form another cleaving region within each of the donor substrate regions. In the donor substrate region, which now includes a plurality of cleaving regions, bonding and cleaving treatments to other handle substrates are performed to form a tiled handle substrate comprising a plurality of donor substrate portions. Of course, other variations, modifications, and alternatives may exist.
상기의 기재는 특정 실시예들에 대한 전체적인 설명이지만, 다양한 수정, 대체적 구조 및 등가물이 사용될 수 있다. 따라서, 상기 기재 및 도시는 본 발명의 범위를 제한해서는 안 되며, 본 발명의 범위는 첨부된 청구항들에 의해 정의된다.While the foregoing description is a general description of specific embodiments, various modifications, alternative structures, and equivalents may be used. Accordingly, the above description and illustrations should not limit the scope of the invention, which is defined by the appended claims.
본 발명에 따르면, 기판의 제작에 관한 기술이 제공된다. 보다 구체적으로, 본 발명은, 예를 들면, 평판 디스플레이 상의 디바이스의 제작을 위해, 타일식 접근 방법을 이용하여 다층 기판 구조물을 형성하는 방법 및 구조를 포함하는 기술을 제공한다.According to the present invention, a technique relating to fabrication of a substrate is provided. More specifically, the present invention provides a technique comprising a method and structure for forming a multilayer substrate structure using a tiled approach, for example for the fabrication of devices on flat panel displays.
Claims (86)
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/191,464 US7674687B2 (en) | 2005-07-27 | 2005-07-27 | Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process |
| US11/191,464 | 2005-07-27 | ||
| US83328906P | 2006-07-25 | 2006-07-25 | |
| US60/833,289 | 2006-07-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080042095A true KR20080042095A (en) | 2008-05-14 |
Family
ID=37683988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020087004648A KR20080042095A (en) | 2005-07-27 | 2006-07-26 | Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2009507363A (en) |
| KR (1) | KR20080042095A (en) |
| TW (1) | TW200746277A (en) |
| WO (1) | WO2007014320A2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101213955B1 (en) | 2010-09-20 | 2012-12-20 | 에스엔유 프리시젼 주식회사 | Substrate processing apparatus |
| CN113788441A (en) * | 2021-08-25 | 2021-12-14 | 陈保磊 | Hanging basket and assembling method thereof |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101281912B (en) | 2007-04-03 | 2013-01-23 | 株式会社半导体能源研究所 | Soi substrate and manufacturing method thereof, and semiconductor device |
| EP1978554A3 (en) * | 2007-04-06 | 2011-10-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate comprising implantation and separation steps |
| EP1993127B1 (en) | 2007-05-18 | 2013-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate |
| JP5250228B2 (en) * | 2007-09-21 | 2013-07-31 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP2009094488A (en) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | Method of manufacturing substrate provided with semiconductor film |
| JP5325404B2 (en) * | 2007-09-21 | 2013-10-23 | 株式会社半導体エネルギー研究所 | Method for manufacturing SOI substrate |
| JP5452900B2 (en) * | 2007-09-21 | 2014-03-26 | 株式会社半導体エネルギー研究所 | Method for manufacturing substrate with semiconductor film |
| JP5252867B2 (en) * | 2007-09-21 | 2013-07-31 | 株式会社半導体エネルギー研究所 | Manufacturing method of semiconductor substrate |
| TWI437696B (en) * | 2007-09-21 | 2014-05-11 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing the same |
| JP5506172B2 (en) * | 2007-10-10 | 2014-05-28 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor substrate |
| US8236668B2 (en) | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8101501B2 (en) * | 2007-10-10 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| TWI493609B (en) * | 2007-10-23 | 2015-07-21 | Semiconductor Energy Lab | Method for manufacturing semiconductor substrate, display panel, and display device |
| JP5548351B2 (en) * | 2007-11-01 | 2014-07-16 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| US8163628B2 (en) * | 2007-11-01 | 2012-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
| US20090139558A1 (en) * | 2007-11-29 | 2009-06-04 | Shunpei Yamazaki | Photoelectric conversion device and manufacturing method thereof |
| US7947570B2 (en) | 2008-01-16 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method and manufacturing apparatus of semiconductor substrate |
| JP5386193B2 (en) * | 2008-02-26 | 2014-01-15 | 株式会社半導体エネルギー研究所 | Method for manufacturing SOI substrate |
| US20090223628A1 (en) * | 2008-03-07 | 2009-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing apparatus of composite substrate and manufacturing method of composite substrate with use of the manufacturing apparatus |
| JP5548395B2 (en) * | 2008-06-25 | 2014-07-16 | 株式会社半導体エネルギー研究所 | Method for manufacturing SOI substrate |
| JP5607081B2 (en) * | 2009-02-27 | 2014-10-15 | アルタ デバイセズ，インコーポレイテッド | Tile substrates for deposition and epitaxial lift-off processes. |
| US8008176B2 (en) * | 2009-08-11 | 2011-08-30 | Varian Semiconductor Equipment Associates, Inc. | Masked ion implant with fast-slow scan |
| US8981519B2 (en) | 2010-11-05 | 2015-03-17 | Sharp Kabushiki Kaisha | Semiconductor substrate, method of manufacturing semiconductor substrate, thin film transistor, semiconductor circuit, liquid crystal display apparatus, electroluminescence apparatus, wireless communication apparatus, and light emitting apparatus |
| WO2013002227A1 (en) | 2011-06-30 | 2013-01-03 | シャープ株式会社 | Method for producing semiconductor substrate, substrate for forming semiconductor substrate, multilayer substrate, semiconductor substrate, and electronic device |
| KR20140110971A (en) * | 2011-12-23 | 2014-09-17 | 솔렉셀, 인크. | High productivity spray processing for semiconductor metallization and interconnects |
| US9041147B2 (en) | 2012-01-10 | 2015-05-26 | Sharp Kabushiki Kaisha | Semiconductor substrate, thin film transistor, semiconductor circuit, liquid crystal display apparatus, electroluminescent apparatus, semiconductor substrate manufacturing method, and semiconductor substrate manufacturing apparatus |
| US9577134B2 (en) * | 2013-12-09 | 2017-02-21 | Sunpower Corporation | Solar cell emitter region fabrication using self-aligned implant and cap |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1986001300A1 (en) * | 1984-08-20 | 1986-02-27 | Kalfaian Meguer V | Solid state generator of perpetual electron precession |
| US4981408A (en) * | 1989-12-18 | 1991-01-01 | Varian Associates, Inc. | Dual track handling and processing system |
| US5486080A (en) * | 1994-06-30 | 1996-01-23 | Diamond Semiconductor Group, Inc. | High speed movement of workpieces in vacuum processing |
| FR2725074B1 (en) * | 1994-09-22 | 1996-12-20 | Commissariat Energie Atomique | METHOD FOR MANUFACTURING A STRUCTURE COMPRISING A THIN SEMI-CONDUCTIVE LAYER ON A SUBSTRATE |
| US5653811A (en) * | 1995-07-19 | 1997-08-05 | Chan; Chung | System for the plasma treatment of large area substrates |
| US20030045098A1 (en) * | 2001-08-31 | 2003-03-06 | Applied Materials, Inc. | Method and apparatus for processing a wafer |
| US6979630B2 (en) * | 2002-08-08 | 2005-12-27 | Isonics Corporation | Method and apparatus for transferring a thin layer of semiconductor material |
| US6818529B2 (en) * | 2002-09-12 | 2004-11-16 | Applied Materials, Inc. | Apparatus and method for forming a silicon film across the surface of a glass substrate |
| US6800518B2 (en) * | 2002-12-30 | 2004-10-05 | International Business Machines Corporation | Formation of patterned silicon-on-insulator (SOI)/silicon-on-nothing (SON) composite structure by porous Si engineering |
| SG115630A1 (en) * | 2003-03-11 | 2005-10-28 | Asml Netherlands Bv | Temperature conditioned load lock, lithographic apparatus comprising such a load lock and method of manufacturing a substrate with such a load lock |
| US7126139B2 (en) * | 2003-10-09 | 2006-10-24 | The Regents Of The University Of California | Device and method of positionally accurate implantation of individual particles in a substrate surface |
| US7019315B2 (en) * | 2003-12-08 | 2006-03-28 | Varian Semiconductor Equipment Associates, Inc. | System and method for serial ion implanting productivity enhancements |
| US8153513B2 (en) * | 2006-07-25 | 2012-04-10 | Silicon Genesis Corporation | Method and system for continuous large-area scanning implantation process |
-
2006
- 2006-07-26 JP JP2008524186A patent/JP2009507363A/en active Pending
- 2006-07-26 WO PCT/US2006/029378 patent/WO2007014320A2/en active Application Filing
- 2006-07-26 KR KR1020087004648A patent/KR20080042095A/en not_active Application Discontinuation
- 2006-07-27 TW TW095127459A patent/TW200746277A/en unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101213955B1 (en) | 2010-09-20 | 2012-12-20 | 에스엔유 프리시젼 주식회사 | Substrate processing apparatus |
| CN113788441A (en) * | 2021-08-25 | 2021-12-14 | 陈保磊 | Hanging basket and assembling method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009507363A (en) | 2009-02-19 |
| WO2007014320A3 (en) | 2009-05-07 |
| WO2007014320A9 (en) | 2007-09-07 |
| WO2007014320A2 (en) | 2007-02-01 |
| TW200746277A (en) | 2007-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20080042095A (en) | Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process | |
| US7911016B2 (en) | Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process | |
| KR100996539B1 (en) | Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species | |
| US8153513B2 (en) | Method and system for continuous large-area scanning implantation process | |
| US6171965B1 (en) | Treatment method of cleaved film for the manufacture of substrates | |
| US7351644B2 (en) | Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process | |
| EP1194949B1 (en) | Surface finishing of soi substrates using an epi process | |
| US7759220B2 (en) | Method and structure for fabricating solar cells using a layer transfer process | |
| US20070029043A1 (en) | Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process | |
| US20020115264A1 (en) | Controlled cleavage process using pressurized fluid | |
| US20020055266A1 (en) | Controlled cleavage process using pressurized fluid | |
| US20020098713A1 (en) | Clustertool system software using plasma immersion ion implantation | |
| US20070032044A1 (en) | Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back | |
| KR20090025257A (en) | Method and structure for fabricating solar cells using a thick layer transfer process | |
| CN101836298A (en) | Ultra thin single crystalline semiconductor TFT and manufacturing process thereof | |
| CN103828021B (en) | Manufacture the method for composite crystal | |
| CN101821846A (en) | Semiconductor wafer re-use in exfoliation process using heat treatment | |
| US20050247668A1 (en) | Method for smoothing a film of material using a ring structure | |
| US8008175B1 (en) | Semiconductor structure made using improved simultaneous multiple ion implantation process | |
| WO2008088559A1 (en) | Method and structure for cleaning surfaces for bonding layer transfer substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |