JP2009507363A - Method and structure for forming multiple tile portions on a plate using a controlled cleavage process - Google Patents
Method and structure for forming multiple tile portions on a plate using a controlled cleavage process Download PDFInfo
- Publication number
- JP2009507363A JP2009507363A JP2008524186A JP2008524186A JP2009507363A JP 2009507363 A JP2009507363 A JP 2009507363A JP 2008524186 A JP2008524186 A JP 2008524186A JP 2008524186 A JP2008524186 A JP 2008524186A JP 2009507363 A JP2009507363 A JP 2009507363A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- forming method
- region
- tiles
- donor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 397
- 230000008569 process Effects 0.000 title claims abstract description 212
- 238000003776 cleavage reaction Methods 0.000 title claims abstract description 46
- 230000007017 scission Effects 0.000 title claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 528
- 238000002513 implantation Methods 0.000 claims abstract description 112
- 238000012546 transfer Methods 0.000 claims abstract description 66
- 239000002245 particle Substances 0.000 claims description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 43
- 229910052710 silicon Inorganic materials 0.000 claims description 43
- 239000010703 silicon Substances 0.000 claims description 42
- 238000002347 injection Methods 0.000 claims description 39
- 239000007924 injection Substances 0.000 claims description 39
- 239000010410 layer Substances 0.000 claims description 31
- 235000012431 wafers Nutrition 0.000 claims description 26
- 239000001257 hydrogen Substances 0.000 claims description 16
- 229910052739 hydrogen Inorganic materials 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000007943 implant Substances 0.000 claims description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 11
- 239000011521 glass Substances 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 9
- 238000000926 separation method Methods 0.000 claims description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 8
- 230000007547 defect Effects 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 7
- 239000001307 helium Substances 0.000 claims description 7
- 229910052734 helium Inorganic materials 0.000 claims description 7
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 7
- 230000005855 radiation Effects 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 239000010453 quartz Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 230000009471 action Effects 0.000 claims description 4
- 230000033001 locomotion Effects 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 230000005484 gravity Effects 0.000 claims description 3
- 230000007246 mechanism Effects 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 2
- 150000001793 charged compounds Chemical class 0.000 claims 2
- 230000007717 exclusion Effects 0.000 claims 2
- 239000013626 chemical specie Substances 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 238000005498 polishing Methods 0.000 claims 1
- 229910021426 porous silicon Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 238000007654 immersion Methods 0.000 abstract description 5
- 238000012986 modification Methods 0.000 description 37
- 230000004048 modification Effects 0.000 description 37
- 238000010586 diagram Methods 0.000 description 23
- 150000002500 ions Chemical class 0.000 description 22
- 238000010924 continuous production Methods 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 15
- -1 light radiation Substances 0.000 description 10
- 238000000678 plasma activation Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 230000001902 propagating effect Effects 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000000446 fuel Substances 0.000 description 4
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 4
- 230000007935 neutral effect Effects 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 150000002483 hydrogen compounds Chemical class 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 230000002427 irreversible effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052756 noble gas Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 210000001215 vagina Anatomy 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000005456 alcohol based solvent Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005485 electric heating Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000002365 multiple layer Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
- H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
- H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- High Energy & Nuclear Physics (AREA)
- Electromagnetism (AREA)
- Plasma & Fusion (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Plasma Technology (AREA)
Abstract
連続プラズマ浸漬プロセスを使用した基板の製造方法。本方法は移動可能な軌道体を提供することを含む。移動可能な軌道体はチャンバに備えられている。チャンバは導入口と排出口を有する。特定の実施態様では、移動可能な軌道体は、一以上の基板を走査プロセスに供するために、一以上のローラー、エアベアリング、ベルト部材、そして／または可動ビーム部材を含む。本方法は又第一の基板を提供することを含む。第一の基板は第一の複数のタイルを含む。本方法は第一の複数のタイルを含む第一の基板を真空に保持する。本方法は第一の複数のタイルを含む第一の基板を導入口から移動可能な軌道体上に移送することを含む。第一の複数のタイルは走査注入プロセスを受ける。本方法はまた第二の複数のタイルを含む第二の基板を真空に保持することを含む。本方法は第二の複数のタイルを含む第二の基板を導入口から移動可能な軌道体上に移送することを含む。本方法は第二の複数のタイルが走査注入プロセスを受けることを含む。代替の実施態様ではタイル基板構造を形成するために再利用可能な転写基板体が提供される。基板体は表面領域を有する転写基板を含む。表面領域は複数のドナー基板領域からなる。各ドナー基板領域はドナー基板の厚みとドナー基板表面領域で特徴付けられる。各ドナー基板領域は転写基板の表面に重畳するように空間的に配置される。各ドナー基板領域はドナー基板の厚みを有するが定義できる劈開領域は有しない。A method of manufacturing a substrate using a continuous plasma immersion process. The method includes providing a movable track. A movable track is provided in the chamber. The chamber has an inlet and an outlet. In certain embodiments, the movable track includes one or more rollers, air bearings, belt members, and / or movable beam members to subject one or more substrates to the scanning process. The method also includes providing a first substrate. The first substrate includes a first plurality of tiles. The method holds a first substrate including a first plurality of tiles in a vacuum. The method includes transferring a first substrate including a first plurality of tiles onto a movable track from an inlet. The first plurality of tiles undergo a scan implantation process. The method also includes holding a second substrate that includes the second plurality of tiles in a vacuum. The method includes transferring a second substrate including a second plurality of tiles from an inlet onto a movable track. The method includes subjecting the second plurality of tiles to a scan implantation process. In an alternative embodiment, a transfer substrate body that is reusable to form a tile substrate structure is provided. The substrate body includes a transfer substrate having a surface region. The surface region is composed of a plurality of donor substrate regions. Each donor substrate region is characterized by a donor substrate thickness and a donor substrate surface region. Each donor substrate region is spatially arranged so as to overlap the surface of the transfer substrate. Each donor substrate region has a donor substrate thickness but no definable cleavage region.
Description
（関連出願の相互参照）
本ＰＣＴ出願は、２００５年７月２７日に出願された米国出願第11/191,464号と２００６年７月２５日に出願された米国仮（暫定）出願番号_____________（代理人ドケット番号18419-020300US）を優先権主張の基礎とし、どちらも共通に譲渡されここにレファレンスとして組み込まれる（引用される）。
(Cross-reference of related applications)
This PCT application is filed with US Application No. 11 / 191,464 filed July 27, 2005 and US Provisional (provisional) application number _________ filed on July 25, 2006 (attorney docket number 18419-020300US). ) As the basis for claiming priority, both of which are commonly assigned and incorporated herein by reference.
（政府援助に関する記載）
該当なし。
(Description on government assistance)
Not applicable.
（表やコンピュータープログラム等を収録したＣＤの添付）
該当なし。
(Attached CD with tables and computer programs)
Not applicable.
本発明は、一般的に大規模注入プロセスとタイルアプローチを用いた基板形成の方法および構造を含む技術に関する。さらに詳しくは、本件の方法とシステムは光起電性セル（太陽電池）の製造のための走査注入プロセスを使用した方法とシステムを提供する。しかしながらこの発明は幅広い応用分野を有することが理解されるであろう。すなわち集積された半導体デバイスの三次元パッケージング、フォトニック素子、ピエゾ電子素子、フラットパネルディスプレイ、マイクロ電子機械システム（“ＭＥＭＳ”）、ナノテクノロジー構造物、センサー、アクチュエーター、ＩＣ、生物と生物医学デバイス、そしてそれに類似したものといった他の種類の応用が可能である。 The present invention relates generally to techniques including methods and structures for substrate formation using a large scale implantation process and a tile approach. More particularly, the present method and system provide a method and system using a scanning injection process for the production of photovoltaic cells (solar cells). However, it will be understood that the invention has a wide range of applications. 3D packaging of integrated semiconductor devices, photonic elements, piezoelectronic elements, flat panel displays, microelectromechanical systems (“MEMS”), nanotechnology structures, sensors, actuators, ICs, biological and biomedical devices Other types of applications are possible, such as and similar.
当初から人間は“太陽”に依存してほとんどすべてのエネルギーを有用な形で引き出してきた。そのようなエネルギーは石化燃料、光放射、木そしていろいろな形の熱エネルギーとして生ずる。単なる例示としてだが、人間は必要のために石炭やガスのような石化燃料にずいぶん依存してきた。残念ながらそのような石化燃料は枯渇してきて別な問題を生じさせてきている。その代替として、部分的にではあるが、太陽エネルギーが我々の石化燃料に依存する度合いを減らすものとして提唱されている。単なる例示としてであるが太陽エネルギーは通常シリコンから作られる“太陽電池”から得ることができる。 From the beginning, humans have relied on the “sun” to extract almost all energy in a useful way. Such energy comes from petrochemical fuels, light radiation, wood and various forms of thermal energy. By way of example only, humans have relied heavily on petrochemical fuels such as coal and gas for their needs. Unfortunately, such petrochemical fuels have been depleted and have caused other problems. As an alternative, it has been proposed in part to reduce the degree to which solar energy depends on our petrochemical fuel. By way of example only, solar energy can be obtained from “solar cells” usually made from silicon.
シリコン太陽電池は太陽からの日射にさらされた時に電力を発生する。日射はシリコンの原子と反応しシリコン本体のpドープとnドープ部分を移動する電子と空孔を形成し、ドープ部分間に電位差と電流を作りだす。適用用途によっては太陽電池セルは効率を改善するために収束素子とともに用いられる。例としては、活性光起電性物質の一あるいはより多くの部分に収束素子を用いることでそのような日射が蓄積し収束する。効率的ではあるがこのような太陽電池はいまだに多くの限界がある。 Silicon solar cells generate electricity when exposed to solar radiation. Solar radiation reacts with silicon atoms to form electrons and vacancies that move between the p-doped and n-doped parts of the silicon body, creating a potential difference and current between the doped parts. Depending on the application, solar cells are used with converging elements to improve efficiency. As an example, such solar radiation accumulates and converges by using a converging element in one or more parts of the active photovoltaic material. Although efficient, such solar cells still have many limitations.
単なる例としてではあるが、太陽電池はシリコンのようなスタート材料に依っている。そのようなシリコンはポリシリコンそして／または単結晶シリコン材からなる。これらの材料は製造が難しい場合が多い。ポリシリコンのセルはポリシリコンプレートから作られることが多い。このようなプレートは効率的に作れるのかもしれないが、高効率太陽電池セル用には最適な性質を有してはいない。単結晶シリコンはハイグレードな太陽電池セルに適した性質を有する。そのような単結晶シリコンはしかし高価で、効率的で費用効果的にソーラー用途に用いることは難しい。一般的には薄膜ソーラーセルがシリコン材料をあまり使わずにすむので高価ではないが、そのアモルファスあるいはポリクリスタル構造は、単結晶シリコン基板から作られるより高価な無垢のシリコンセルよりは効率的でない。 By way of example only, solar cells rely on starting materials such as silicon. Such silicon consists of polysilicon and / or single crystal silicon material. These materials are often difficult to manufacture. Polysilicon cells are often made from polysilicon plates. Such a plate may be made efficiently, but is not optimal for high efficiency solar cells. Single crystal silicon has properties suitable for high-grade solar cells. Such single crystal silicon, however, is expensive, difficult to use in solar applications efficiently and cost effectively. In general, thin film solar cells are less expensive because they use less silicon material, but their amorphous or polycrystalline structures are less efficient than the more expensive solid silicon cells made from single crystal silicon substrates.
このようなそして他の限界は本明細書を通じてそして特に以下の記述から見出される。 Such and other limitations are found throughout this specification and particularly from the following description.
本発明によれば、基板の製造に関する技術が提供される。さらに特定すると、本発明は例えばフラットパネルディスプレイ上にデバイスを形成するための、タイルアプローチを用いた、複層基板構造を形成するための方法と構成を含む技術を提供する。さらに特定すると、本方法とシステムは光起電セル（太陽電池）の製造のための走査注入プロセスを用いた方法とシステムを提供する。好ましい実施態様では、そのような注入された不純物はドナー基板中に劈開面で規定される、転写可能な物質の厚み部分（膜、層）をもたらす。例えば、太陽電池の適用用途では、転写可能な物質の厚み部分は、物質の厚み部分が十分な厚さを有するなら、光線吸収層として使えるであろう。その物質の厚み部分は又、続くエピタキシャル成長プロセスのための単結晶基台としても使用できる。しかしながら、本発明は幅広い適用可能性を持つことが認識されるであろう。すなわち、多層集積回路、集積半導体デバイスの三次元パッケージ、フォトニック素子、ピエゾ電子素子、マイクロ電子機械システム（“ＭＥＭＳ”）、ナノテクノロジー構造物、センサー、アクチュエーター、ソーラーセル、生物と生物医学デバイスとそれに類似したものへ応用が可能である。 According to the present invention, a technique related to the manufacture of a substrate is provided. More specifically, the present invention provides techniques including methods and configurations for forming a multi-layer substrate structure using a tile approach, eg, for forming devices on flat panel displays. More particularly, the method and system provide a method and system using a scanning injection process for the manufacture of photovoltaic cells (solar cells). In a preferred embodiment, such implanted impurities result in a thickness portion (film, layer) of transferable material that is defined by a cleavage plane in the donor substrate. For example, in solar cell applications, the transferable material thickness portion could be used as a light absorbing layer if the material thickness portion has a sufficient thickness. The thick portion of the material can also be used as a single crystal base for subsequent epitaxial growth processes. However, it will be appreciated that the present invention has broad applicability. Multi-layer integrated circuits, three-dimensional packages of integrated semiconductor devices, photonic elements, piezoelectronic elements, microelectromechanical systems ("MEMS"), nanotechnology structures, sensors, actuators, solar cells, biological and biomedical devices It can be applied to something similar to it.
特定の実施態様では、本発明はイオン質量選定(ion mass selection)あるいは非質量選定(non-mass selection)の変化の度合いにより連続プラズマ浸漬注入プロセスあるいはイオンシャワー注入プロセスを使用する基板製造の方法を提供する。チャンバには移動可能な軌道体が備えられている。チャンバは導入口と排出口を有する。特定の実施態様によれば、移動可能な軌道体は一以上の基板を走査プロセスに供するために一以上のローラー、空気ベアリング、ベルト部材、そして／または移動可能なビーム部材を有する。本方法はまた第一の基板を用意することを含む。第一の基板は第一の複数のタイルを含む。本方法では第一の複数のタイルを含む第一の基板は真空中に保たれる。本方法では第一の複数のタイルを含む第一の基板は導入口から移動可能な軌道体上へ移送される。第一の複数のタイルは走査プロセスが実行される。本方法は、第一の複数のタイルが注入を受けている間に、又第二の複数のタイルを含む第二の基板を導入口に保持することを含む。本方法では、第一の複数のタイルの注入が完了したことをもって、第二の複数のタイルを含む第二の基板は導入口から移動可能な軌道体上へ移送される。本方法は第二の複数のタイルに走査注入プロセスを使用した注入プロセスを実行させることを含む。 In certain embodiments, the present invention provides a method of manufacturing a substrate using a continuous plasma immersion implantation process or an ion shower implantation process, depending on the degree of change in ion mass selection or non-mass selection. provide. The chamber is provided with a movable track. The chamber has an inlet and an outlet. According to certain embodiments, the movable track has one or more rollers, air bearings, belt members, and / or movable beam members to subject one or more substrates to the scanning process. The method also includes providing a first substrate. The first substrate includes a first plurality of tiles. In the method, the first substrate including the first plurality of tiles is kept in a vacuum. In the method, the first substrate including the first plurality of tiles is transferred from the introduction port onto the movable track. The first plurality of tiles is subjected to a scanning process. The method includes holding a second substrate including a second plurality of tiles at the inlet while the first plurality of tiles are undergoing implantation. In this method, when the injection of the first plurality of tiles is completed, the second substrate including the second plurality of tiles is transferred from the introduction port onto the movable track. The method includes causing the second plurality of tiles to perform an implantation process using a scanning implantation process.
代替の特定の実施態様によれば、本発明は走査プロセスを使用した基板形成のための方法を提供する。本方法は移動可能な軌道体を提供することを含む。本方法は複数のタイルを含む基板を移動可能な軌道体に供給することを含む。本方法は基板をチャンバに備えられている導入口に保持することを含む。本方法はまた複数のタイルを含む基板を移動可能な軌道体を使用して第一の注入プロセスの近傍まで移送することを含む。好ましい実施例では、第一の注入プロセスは、第一のガス、第一の電圧、そして複数の第一のある種のイオンで特徴づけられる第一の走査プロセスを含む。本方法は又複数のタイルが第二の注入プロセスを受けることを含む。好ましい実施態様では、第二の注入プロセスは、第二のガス、第二の電圧、そして複数の第一のある種のイオンで特徴づけられる第二の走査プロセスを含む。特定の実施態様では、第一の注入プロセスと第二の注入プロセスは複数のタイルの各に劈開面で規定される厚み部分をもたらす。 According to an alternative specific embodiment, the present invention provides a method for substrate formation using a scanning process. The method includes providing a movable track. The method includes providing a substrate including a plurality of tiles to a movable track. The method includes holding the substrate in an inlet provided in the chamber. The method also includes transferring a substrate including a plurality of tiles to the vicinity of the first implantation process using a movable track. In a preferred embodiment, the first implantation process includes a first scanning process characterized by a first gas, a first voltage, and a plurality of first certain ions. The method also includes the plurality of tiles undergoing a second implantation process. In a preferred embodiment, the second implantation process includes a second scanning process characterized by a second gas, a second voltage, and a plurality of first certain ions. In certain embodiments, the first and second implantation processes provide a thickness portion defined by a cleaved surface in each of the plurality of tiles.
本発明の特定の実施態様では、一以上の注入プロセスを実行するためのトレイデバイスが備えられる。トレイデバイスはフレーム部を含む。フレーム部はフレーム部の空間領域内に複数のサイトを有する。複数のサイトはアレー（列）状に配置される。例えばアレーは、とりわけ６×６のサイト形状、８×８のサイト形状をとることができる。複数のサイトは、適用用途により３×３の３００ミリウエハー、５×５の２００ミリウエハー、または６×６の１５０ミリウエハーを保持するよう配置される。トレイデバイスは複数の再利用可能な基板体を支持するようフレーム部に格納されたトレイ部を有する。代わるものとして、N×Mや他の配置がありうる。好ましい実施態様によれば、再利用可能な基板物質には、シリコン含有物、ゲルマニウム材、ＩＩ／ＶＩ物質、ＩＩＩ／Ｖ族物質その他が含まれる。好ましい実施態様によれば、トレイ部は再利用可能な基板体に形成される欠陥を防止する方向に向かって設けられる。 In certain embodiments of the invention, a tray device for performing one or more injection processes is provided. The tray device includes a frame portion. The frame part has a plurality of sites in the space area of the frame part. A plurality of sites are arranged in an array. For example, the array can take, among other things, a 6 × 6 site shape and an 8 × 8 site shape. The multiple sites are arranged to hold a 3 × 3 300 mm wafer, a 5 × 5 200 mm wafer, or a 6 × 6 150 mm wafer, depending on the application. The tray device has a tray portion stored in a frame portion to support a plurality of reusable substrate bodies. As an alternative, there may be N × M and other arrangements. According to a preferred embodiment, reusable substrate materials include silicon inclusions, germanium materials, II / VI materials, III / V materials and others. According to a preferred embodiment, the tray portion is provided in a direction that prevents defects formed in the reusable substrate body.
単なる例としてではあるが、ある実施態様ではトレイ部は注入方向（すなわち、再利用可能な基板に注入されるイオンの方向）に垂直な方向にも、または上下逆位置にも、あるいは斜め方向にも配置されうる。特定の実施態様では、変形例はあるとしても、トレイは直接重力を避けるような方向に面する。好ましい実施態様によれば、複数の再利用可能な基板体が走査注入プロセスを施される。複数の再利用可能な基板体はさらに、一緒にあるいは別々に、接着そして／または制御された劈開プロセスを施される。特定の実施態様によれば、複数の再利用可能な基板体の各は各再利用可能な基板隊の周辺領域を囲む注入遮蔽を有する。注入遮蔽は非晶質シリコンあるいは他の適当な材料でよい。結果として、劈開の後、特定の実施態様によれば、残りの再利用可能な基板体の劈開面は研磨プロセスを受ける。他の実施態様では、研磨プロセスは、更なる使用のため、残余の基板体に平滑表面を提供する。 By way of example only, in some embodiments, the tray portion may be perpendicular to the implantation direction (ie, the direction of ions implanted into the reusable substrate), upside down, or in an oblique direction. Can also be arranged. In certain embodiments, if any, the tray faces directly in a direction that avoids gravity. According to a preferred embodiment, a plurality of reusable substrate bodies are subjected to a scanning implantation process. The plurality of reusable substrate bodies are further subjected to a bonded and / or controlled cleaving process, either together or separately. According to a particular embodiment, each of the plurality of reusable substrate bodies has an implantation shield that surrounds a peripheral region of each reusable substrate fleet. The implant shield may be amorphous silicon or other suitable material. As a result, after cleaving, according to certain embodiments, the cleaved surface of the remaining reusable substrate body undergoes a polishing process. In other embodiments, the polishing process provides a smooth surface to the remaining substrate body for further use.
別の特定の実施態様では、本発明は、処理されるべき複数のタイルあるいはそれに類似のものを使用した走査注入装置を提供する。装置は移動可能な軌道体、すなわちチェーン、機械運動デバイス、ベルトドライブとベルトを有する。装置は少なくとも移動可能な軌道体と連結したチャンバを有している。好ましい実施態様によれば、チャンバは基板を収容し複数のタイルを含む基板を真空あるいは他の決まった環境中に保持するのに適している。特定の実施例では、装置は少なくとも移動可能な軌道体に連結したチャンバに注入デバイスを有する。注入デバイスは、第一の走査プロセスにより複数のタイルを複数の粒子にさらされるようにするが、少なくともチャンバに備えられている注入デバイスを通る移動可能な軌道体による基板の移動により実行される。 In another specific embodiment, the present invention provides a scan implanter using multiple tiles to be processed or the like. The apparatus has a movable track, ie a chain, a mechanical motion device, a belt drive and a belt. The apparatus has at least a chamber connected to a movable track. According to a preferred embodiment, the chamber is suitable for holding the substrate and holding the substrate including a plurality of tiles in a vacuum or other defined environment. In certain embodiments, the apparatus has an injection device in a chamber connected to at least a movable track. The injection device causes the plurality of tiles to be exposed to the plurality of particles by a first scanning process, but is performed by movement of the substrate by a movable track through at least the injection device provided in the chamber.
特定の実施態様では、本発明は基板体に複数のタイル構造を形成する方法を提供する。本方法は転写基板、すなわちガラス、半導体基板、石英、コンポジット、あるいはその他の適切な部材を提供することを含む。特定の実施態様によれば、転写基板は複数のドナー基板領域を有する表面領域、すなわちシリコン、ゲルマニウム、ガリウムヒ素、窒化ガリウム、炭化ケイ素、他のＩＩＩ／Ｖ族物質、ＩＩ／ＶＩ族物質、それらのいかなる組み合わせ、その他のものによる表面領域を有する。各ドナー基板領域は、ドナー基板の厚みとドナー基板表面領域により特徴づけられる。各ドナー基板領域は転写基板の表面領域と空間的に重なるように配置される。再び特定の実施態様では、本方法は各ドナー基板表面領域を通して同時に複数の粒子を注入し、ドナー基板表面領域とドナー基板の厚み部分との間に複数の粒子により規定される劈開領域を形成する。本方法は又ドナー基板表面領域をハンドル基板表面に接合することを含む。ハンドル基板表面領域はハンドル基板に設けられている。本方法は、ハンドル基板表面領域に空間的に重なるように配置された複数のドナー基板部分を形成するために、ハンドル基板から転写基板を取り去ることを含む。 In certain embodiments, the present invention provides a method of forming a plurality of tile structures on a substrate body. The method includes providing a transfer substrate, ie, glass, semiconductor substrate, quartz, composite, or other suitable member. According to a particular embodiment, the transfer substrate is a surface region having a plurality of donor substrate regions, i.e. silicon, germanium, gallium arsenide, gallium nitride, silicon carbide, other III / V materials, II / VI materials, they Surface area by any combination of the others. Each donor substrate region is characterized by the thickness of the donor substrate and the donor substrate surface region. Each donor substrate region is disposed so as to spatially overlap the surface region of the transfer substrate. Again in a particular embodiment, the method injects a plurality of particles simultaneously through each donor substrate surface region to form a cleavage region defined by the plurality of particles between the donor substrate surface region and the donor substrate thickness portion. . The method also includes bonding the donor substrate surface region to the handle substrate surface. The handle substrate surface area is provided on the handle substrate. The method includes removing the transfer substrate from the handle substrate to form a plurality of donor substrate portions arranged to spatially overlap the handle substrate surface region.
別の特定の実施態様によれば、本発明はタイル基板構造を形成するための再利用可能な転写基板体を提供する。基板体は表面領域を有する転写基板を含む。各ドナー基板領域はドナー基板の厚さとドナー基板表面領域により特徴づけられる。各ドナー基板領域は転写基板表面領域に重なるように空間的に配置される。各ドナー基板領域は規定可能な劈開領域を持たないドナー基板の厚み部分を有している。すなわち、特定の実施態様によれば、ドナー基板の厚み部分は存在しても、劈開させることはできない。 According to another particular embodiment, the present invention provides a reusable transfer substrate body for forming a tile substrate structure. The substrate body includes a transfer substrate having a surface region. Each donor substrate region is characterized by the thickness of the donor substrate and the donor substrate surface region. Each donor substrate region is spatially arranged so as to overlap the transfer substrate surface region. Each donor substrate region has a thickness portion of the donor substrate that does not have a definable cleavage region. That is, according to a particular embodiment, even if there is a thickness portion of the donor substrate, it cannot be cleaved.
他の特定の実施態様によれば、本発明は、例えばガラスや石英などの基板体上に、複数のタイル構造を形成する方法を提供する。本方法は表面領域を有する転写基板を提供することを含む。表面領域は複数のドナー基板領域から成る。各ドナー基板領域はドナー基板の厚さとドナー基板表面領域により特徴づけられる。各ドナー基板領域は転写基板表面領域に重なるように空間的に配置される。本方法は転写基板に設けられたドナー基板領域を、各ドナー基板についてドナー基板表面領域とドナー基板の厚み部分の間に劈開領域を形成するよう、処理することを含む。実施態様によれば、処理は熱プロセス、注入プロセス、エッチングプロセス、化学そして／または電気化学プロセス、それらのいかなる組み合わせ、そしてその他で、非劈開を劈開可能にする。本方法は各ドナー基板表面領域を、ハンドル基板にあるハンドル基板表面領域に接合する。本方法は又、ハンドル基板表面領域に重なるように空間的に配置された複数のドナー基板部分を形成するために、転写基板をハンドル基板から取り去ることを含む。 According to another particular embodiment, the present invention provides a method of forming a plurality of tile structures on a substrate body such as glass or quartz. The method includes providing a transfer substrate having a surface region. The surface region consists of a plurality of donor substrate regions. Each donor substrate region is characterized by the thickness of the donor substrate and the donor substrate surface region. Each donor substrate region is spatially arranged so as to overlap the transfer substrate surface region. The method includes treating a donor substrate region provided on the transfer substrate to form a cleavage region between the donor substrate surface region and the donor substrate thickness portion for each donor substrate. According to an embodiment, the treatment allows the non-cleavage to be cleaved in thermal processes, implantation processes, etching processes, chemical and / or electrochemical processes, any combination thereof, and others. The method joins each donor substrate surface area to a handle substrate surface area on the handle substrate. The method also includes removing the transfer substrate from the handle substrate to form a plurality of donor substrate portions spatially arranged to overlap the handle substrate surface area.
本発明を利用することにより既存の技術に比し多くの利点が達成される。特に、本発明は、多物質がサンドイッチされた膜を含めて、複数のドナー基板から、部材の複数の薄膜を完璧に劈開するために、制御されたエネルギーと選択された条件を用いている。この劈開プロセスは基板から複数の部材の薄膜を選択的に取り去るとともに、膜あるいは基板の残り部分に損傷を与える可能性を防止する。加えて、本方法と構成は、特定の実施態様によれば複数のドナー基板を同時に注入することで効率的な処理を可能としている。さらに、発明は、これまでの従来型の技術に比べ、経済的なアプローチとより少ない注入ステップを用いて複数のドナー基板領域を含む大きなマスタードナー基板を形成する方法と構成を提供する。本発明の代替の実施態様では走査プロセスの効率的な方法を提供するために、移動可能な軌道体とトレイデバイスを含む連続的なメカニズムを採用している。そのような走査プロセスは、それに限定されないが、注入プロセスを含む。好ましい実施態様によれば、注入プロセスはドナー基板に劈開面で規定される転写可能な物質の厚み部分を提供する。転写可能な物質の厚み部分はさらに処理されて、光起電性デバイス、３D MEMS、ICパッケージング、半導体デバイス、その他の用途向けの高品質半導体材料として提供される。特定の実施態様では、本方法はとりわけ、高効率光起電性セル用単結晶シリコンを提供する。別の実施態様によれば、本発明の実施例はヘテロ構造エピタキシャルプロセスの積層に用いることのできるシーズ（種）層としての用途がある。ヘテロ構造エピタキシャルプロセスは、とりわけ多接合薄膜光起電性セルの形成に使用される。単なる例示として、GaAsとGaInP層がゲルマニウムシーズ層にヘテロエピタキシャルに蒸着されるが、それが本発明の実施態様の注入プロセスにより形成されたトランスファー層である。実施態様によるが、一以上の利点が達成される。これらのそしてその他の利点は本願明細書と特に以下を通して記述される。 By utilizing the present invention, many advantages are achieved over existing technologies. In particular, the present invention uses controlled energy and selected conditions to completely cleave multiple thin films of members from multiple donor substrates, including multi-material sandwiched films. This cleaving process selectively removes the thin film of the members from the substrate and prevents the possibility of damaging the film or the rest of the substrate. In addition, the present methods and configurations enable efficient processing by implanting multiple donor substrates simultaneously, according to certain embodiments. In addition, the invention provides a method and configuration for forming a large master donor substrate that includes multiple donor substrate regions using an economical approach and fewer implantation steps than conventional prior art techniques. An alternative embodiment of the present invention employs a continuous mechanism that includes a movable track and a tray device to provide an efficient method of scanning process. Such a scanning process includes, but is not limited to, an implantation process. According to a preferred embodiment, the implantation process provides a donor substrate with a thick portion of transferable material defined by a cleavage plane. The thickness portion of the transferable material is further processed to provide a high quality semiconductor material for photovoltaic devices, 3D MEMS, IC packaging, semiconductor devices, and other applications. In certain embodiments, the method provides, inter alia, single crystal silicon for high efficiency photovoltaic cells. According to another embodiment, the examples of the present invention have application as seed layers that can be used for stacking heterostructure epitaxial processes. Heterostructure epitaxial processes are used inter alia for the formation of multi-junction thin-film photovoltaic cells. By way of example only, a GaAs and GaInP layer is deposited heteroepitaxially on a germanium seed layer, which is a transfer layer formed by the implantation process of an embodiment of the present invention. Depending on the embodiment, one or more advantages are achieved. These and other advantages are described throughout the present specification and particularly below.
本発明は既知の技術の枠組みの中でこれらのそして他の利点を達成する。しかしながら、本発明の利点と性質についてのさらなる理解は本明細書の以下の部分と添付された図面を参照することにより明確に理解されるであろう。 The present invention achieves these and other advantages within the framework of known technology. However, a further understanding of the advantages and nature of the present invention may be clearly understood by reference to the remaining portions of the specification and the attached drawings.
本発明の実施態様によれば、大規模注入プロセスを用いた基板を形成する方法およびシステムを含む技術が提供される。さらに詳しくは、本件の方法とシステムは光起電性セル（太陽電池）の製造のための走査注入プロセスを使用した方法とシステムを提供する。好ましい実施態様では、そのような注入プロセスはドナー基板中の劈開面により決定される転写物質の厚さを規定する。しかしながらこの発明は幅広い応用分野を有することが理解されるであろう。すなわち集積された半導体デバイスの三次元パッケージング、フォトニック素子、ピエゾ電子素子、フラットパネルディスプレイ、マイクロ電子機械システム（“ＭＥＭＳ”）、ナノテクノロジー構造物、センサー、アクチュエーター、ＩＣ、生物と生物医学デバイスとそれに類似したものといった、他の種類の応用が可能である。 In accordance with embodiments of the present invention, techniques including methods and systems for forming a substrate using a large scale implantation process are provided. More particularly, the present method and system provide a method and system using a scanning injection process for the production of photovoltaic cells (solar cells). In a preferred embodiment, such implantation process defines the thickness of the transfer material as determined by the cleaved surface in the donor substrate. However, it will be understood that the invention has a wide range of applications. 3D packaging of integrated semiconductor devices, photonic elements, piezoelectronic elements, flat panel displays, microelectromechanical systems (“MEMS”), nanotechnology structures, sensors, actuators, ICs, biological and biomedical devices Other types of applications are possible, such as and similar.
特定の実施態様では、連続プロセスの基板形成方法は概略以下のようである。
１．それぞれの基板体が複数のタイルを含むような、複数の基板体（例えば、再利用可能な基板（例えば、バルクシリコン、バルクゲルマニウム、その他の部材））を用意し、
２．第一の複数のタイルを含む第一の基板体を移動可能な軌道体上に載せて真空雰囲気中に移送し、
３．第一の基板体を真空雰囲気中に保持し、
４．第一の複数のタイルを走査注入プロセスに供し、
５．第一の複数のタイルの走査注入プロセスを完了させ、
６．第二の複数のタイルを含む第二の基板体を真空雰囲気中に移送し、
７．第二の複数のタイルを走査注入プロセスに供し、
８．走査注入プロセスの完了に従い、第一の複数のタイルを含む第一の基板体を移動可能な軌道体から取り出し、
９．走査注入プロセスの完了に従い、第二の複数のタイルを含む第二の基板体を移動可能な軌道体から取り出し、
１０．用意された他の基板を処理し、
１１．所望により、他のステップを実行する。
In a particular embodiment, the process for forming a continuous process substrate is as follows.
1. Prepare multiple substrate bodies (eg, reusable substrates (eg, bulk silicon, bulk germanium, other members)), each substrate body including multiple tiles,
2. The first substrate body including the first plurality of tiles is placed on a movable track body and transferred to a vacuum atmosphere,
3. Hold the first substrate body in a vacuum atmosphere,
4). Subjecting the first plurality of tiles to a scanning injection process;
5. Completing the first multiple tile scan injection process;
6). Transferring a second substrate body including a second plurality of tiles into a vacuum atmosphere;
7). Subjecting the second plurality of tiles to a scanning injection process;
8). Following completion of the scanning implant process, the first substrate body including the first plurality of tiles is removed from the movable track body;
9. Following the completion of the scanning implant process, the second substrate body including the second plurality of tiles is removed from the movable track,
10. Process other prepared substrates,
11. Other steps are performed as desired.
上述の一連のステップは本発明の実施態様のよる連続プロセスを用いた基板形成方法を提供する。説明したように、本方法は走査プロセス中で注入されるように複数のタイルを含む少なくとも一つの基板体を移動可能な軌道体を用いて移送する方法であって、基板が注入デバイスのプロセッシングヘッドを空間的に横切ることによって実行される。移動可能な軌道体は、一以上の基板体上の複数のタイルに注入するための連続プロセスを提供する。特許請求の範囲から逸脱しない範囲で、複数のステップを加えたり、一以上のステップを減らしたり、あるいは一以上のステップを異なった順序で用いる場合が、他の代替案として考えうる。さらに本件方法の詳細は本明細書そして特に以下に述べることにより明らかになる。 The above sequence of steps provides a method for forming a substrate using a continuous process according to an embodiment of the present invention. As described, the method is a method of transferring at least one substrate body including a plurality of tiles using a movable track body to be injected during a scanning process, wherein the substrate is a processing head of an injection device. Is performed by spatially crossing. The movable track provides a continuous process for injecting multiple tiles on one or more substrate bodies. Other alternatives can be considered where multiple steps are added, one or more steps are reduced, or one or more steps are used in a different order without departing from the scope of the claims. Further details of the method will become apparent from the specification and in particular as described below.
図１に示すように、本方法はスタートステップ１０１を有する。この図は単なる例示であって特許請求範囲を不当に限定するものではない。当業者であれば、他の変形例、改変案そして代替案を想起することであろう。本方法では一以上の基板体が用意される（ステップ１０３）。各基板体は複数のタイルを含む。ある特定の実施態様では基板体は以下に詳細を説明するトレイデバイスであってもよい。もう一つの方法としては、基板体は二つ以上の、タイルを保持できるいかなる部材あるいはデバイスであってもよく、それらは注入される材料として使用される。ある特定の実施態様ではトレイデバイスとして、タイルをしかるべき場所に保持するための機械的、静電的部材あるいは他の付着部材が含まれうる。ある特定の実施態様ではタイルは層転写技術を使用する複層基板の製造のために繰り返し使用することのできるバルク基板材料の大きな部分である。もちろん他の変形例、改変案そして代替案がありうる。
As shown in FIG. 1, the method includes a
ある特定の実施態様では、本方法はチャンバ中で移動可能な軌道を提供する（ステップ１０５）。例として、移動可能な軌道としては第一の空間的な場所から第二の空間的な場所そして第一と第二の場所の中間にある他の場所への基板の輸送を可能にさせるベルトデバイスあるいは他の適当なデバイスでありうる。移動可能な軌道デバイスは、チャンバベースあるいは他の適当なデバイスであるところの注入プロセスに連結できるよう適切に設計される。移動可能な軌道はローラー、空気ベアリング、ベルト、そして／またはある形状の移動可能なビームを含みうる。もちろん他の変形例、改変案そして代替案がありうる。 In certain embodiments, the method provides a trajectory that is movable in the chamber (step 105). As an example, a movable orbit is a belt device that allows the transport of a substrate from a first spatial location to a second spatial location and to other locations intermediate the first and second locations. Alternatively, it can be other suitable devices. The movable trajectory device is suitably designed to be coupled to the injection process, which is a chamber base or other suitable device. The movable track may include rollers, air bearings, belts, and / or some form of movable beam. Of course, there can be other variations, modifications, and alternatives.
図１において、本方法は移動可能な軌道部を収容するチャンバ内で真空雰囲気を提供することを含む（ステップ１０７）。本方法は第一の複数のタイルを含む第一の基板体を真空中に保持する（ステップ１０９）。ある特定の実施態様では、第一の複数のタイルとしてシリコンウエファーやそれと同等な半導体基板が含まれうる。第一の真空がロードロックシステムを用いて供されうるが他のシステムでもよい。本方法は第一の複数のタイルを含む第一の基板体がチャンバの入り口から移動可能な軌道部に移送される（ステップ１１１）。本方法は第一の複数のタイルに注入プロセスを実行することを含む（ステップ１１３）。 In FIG. 1, the method includes providing a vacuum atmosphere in a chamber containing a movable track (step 107). The method holds a first substrate body including a first plurality of tiles in a vacuum (step 109). In certain embodiments, the first plurality of tiles may include a silicon wafer or an equivalent semiconductor substrate. The first vacuum can be provided using a load lock system, but other systems are possible. In the method, a first substrate body including a first plurality of tiles is transferred from a chamber entrance to a movable track (step 111). The method includes performing an injection process on the first plurality of tiles (step 113).
ある特定の実施例では注入プロセスはプラズマ浸漬注入（PIII）システムにより実施されうる。他の注入プロセスとしては、イオンシャワー、イオンビーム、あるいは他の質量分離そして／または非質量分離技術を用いたものを含みうる。もちろん他の変形例、改変案そして代替案がありうる。 In certain embodiments, the implantation process can be performed by a plasma immersion implantation (PIII) system. Other implantation processes may include using ion showers, ion beams, or other mass separation and / or non-mass separation techniques. Of course, there can be other variations, modifications, and alternatives.
本方法は、第一の複数のタイルが注入を受けている間に、真空雰囲気中で第二の複数のタイルを含む第二の基板体を保持し順番待ちとすることを含む（ステップ１１５）。本方法は第二の複数のタイルを含む第二の基板を移動可能な軌道体に移送することを含む（ステップ１１７）。本方法は、第一の複数のタイルへの注入が完了した後（ステップ１１９）、第二の複数のタイルに注入プロセスを実行することを含む（ステップ１２１）。本方法は第二の複数のタイルへの注入を完了し、供給された他の基板の処理に続くことを含む。もちろん他の変形例、改変案そして代替案がありうる。 The method includes holding and waiting for a second substrate body including the second plurality of tiles in a vacuum atmosphere while the first plurality of tiles are undergoing implantation (step 115). . The method includes transferring a second substrate including a second plurality of tiles to a movable track (step 117). The method includes performing an injection process on the second plurality of tiles after completing the injection into the first plurality of tiles (step 119) (step 121). The method includes completing the implantation into the second plurality of tiles and following processing of the other substrates supplied. Of course, there can be other variations, modifications, and alternatives.
上述の連続するステップは本発明の実施態様に従った連続したプロセスを用いた基板形成方法を提供する。説明したように、本方法は、移動可能な軌道部を複数のタイルを含む少なくとも一つの基板体を、走査プロセスで注入されるべく移送するために使用することを含む。その走査プロセスでの注入は基板が空間的にインプラントデバイスのプロセシングヘッドを横切るよう移動することで生じる。移動可能な軌道部は、一つあるいは一つ以上の基板体上に設けられた複数のタイルの連続した注入プロセスを提供する。特許請求の範囲から逸脱しない限りで、複数のステップを加えたり、一以上のステップを減らしたり、あるいはひとつあるいはより多くのステップを異なった順序で供用する場合が、他の代替案として考えうる。他の本件方法およびシステムの詳細は本明細書そして特に以下に述べることにより明らかになる。 The sequential steps described above provide a method for forming a substrate using a continuous process according to an embodiment of the present invention. As described, the method includes using a movable track to transfer at least one substrate body including a plurality of tiles to be implanted in a scanning process. Implantation in the scanning process occurs by moving the substrate spatially across the processing head of the implant device. The movable track provides a continuous implantation process of a plurality of tiles provided on one or more substrate bodies. Other alternatives may be considered where multiple steps are added, one or more steps are reduced, or one or more steps are used in a different order without departing from the scope of the claims. Details of other methods and systems of the present invention will become apparent from this specification and particularly as described below.
図２は、本発明の実施態様に従った連続プロセスを用いた基板形成のためのシステム２００を説明する簡単化された図である。この図は単なる例示であり特許請求の範囲を不当に限定するものではない。当業者であれば、他の変形例、改変案そして代替案を想起することであろう。図２に示すごとく本システムは少なくとも一つの基板体２０１を提供することを含む。それぞれの基板体はそれに配置された複数のタイル２０３を含む。ある特定の実施態様では、複数のタイルの各はシリコンウエファーのような半導体基板を含む。本システムは又導入口２０７と排出口２１７を含む。ある特定の実施形態では導入口及び排出口にはロードロックシステムを用いてもよい。導入口は、注入デバイス２１３で複数のタイルに注入プロセスを実行する前に複数のタイルを含む基板体を準備し一時的に保管するためにある。示すように、注入デバイスはプロセスチャンバ２１５に格納されている。第一のドア２０９が複数のタイルを含む基板体を導入口に導入させるべく設けられている。入口２１１が導入口とプロセスチャンバ２１５との間に設けられている。また出口ドア２２１がプロセスチャンバ２１５と排出口２１７との間に同様に設けられている。第二のドア２２３は注入プロセスが完了した際排出口から基板体を移動させるようになっている。ある特定の実施態様では注入デバイスは走査注入プロセスを提供する。そのような注入デバイスとしては、アプライドマテリアル社他により製造されたビームラインイオン注入装置であってよい。代替として注入は、プラズマ浸漬注入（PIII）システム、イオンシャワー、イオンビーム、あるいは他の質量分離そして／または非質量分離技術を用いて行われ、特定の施態様によればこれらは大表面面積について効果的である。示したように、注入デバイスは複数のタイルに不純物を注入するために設けられたイオン注入ヘッド２１５を有する。このシステムはまた移動可能な軌道体２１９を有する。移動可能な軌道体は特定の実施態様ではローラー、空気ベアリング、ベルト、あるいは移動可能な軌道を含みうる。移動可能な軌道体２１９は走査注入プロセスのために基板体を空間的に移動させられるよう設けられる。もちろん他の変形例、改変案そして代替案がありうる。
FIG. 2 is a simplified diagram illustrating a
図３乃至１０は簡単化された本発明の実施態様による連続プロセスを用いた基板形成方法を示すものである。この図は単なる例示であり特許請求の範囲を不当に限定するものではない。当業者であれば、他の変形例、改変案そして代替案を想起することであろう。図３に示すように、少なくとも一つ（N、N＞２）の基板体が用意される。第一の複数のタイル３０５を含む第一の基板体３０３が、注入プロセスデバイスへの入り口２１１は閉ざされたままの間に、第一のドア２０９（示すように開位置において）を通して導入口２０７へ移送される。第一の複数のタイルを含む第一の基板体は、図４に示されるようにポンプダウンプロセスを可能とするために第一の正面ドアが閉ざされた導入口の真空雰囲気中に保たれる。その後第一の複数のタイルを含む第一の基板体は、図５に示すように移動可能な軌道体を使って注入デバイスを格納するプロセスチャンバ２１５に移送される。
3-10 illustrate a method of forming a substrate using a continuous process according to a simplified embodiment of the present invention. This diagram is merely an example and should not unduly limit the scope of the claims. Those skilled in the art will envision other variations, modifications, and alternatives. As shown in FIG. 3, at least one (N, N > 2) substrate body is prepared. A
また図５に示すように、第一の複数のタイルは注入プロセス５０１が実行される。好適な実施形態では注入プロセスは走査プロセスである。示すように、走査プロセスは注入デバイスが第一の複数のタイルの表面部に注入されるための不純物を放出している間に、移動可能な軌道体、すなわち空間的な動きをすることのできる移動可能な軌道体により実行される。同時に入口２１１が閉じられ、導入口が解放され、大気圧に戻されて第二の複数のタイル７０３を含む第二の基板７０１が図７に示さるように導入口に搭載される。第二の複数のタイルを含む第二の基板は、第一の複数のタイルへの注入プロセスが完了するのを待つ間、導入口の真空雰囲気中に保持される。図の８乃至９に示すように、第二の複数のタイルを含む第二の基板は注入デバイスへ移送される。第一の複数のタイルを含む第一の基板体は、注入プロセスの完了の際、図９ないし１０に示す如く出口ドア２２１を開けることによりポンプダウン排出口２１７に移送される。第二の複数のタイルが注入されて出口ドア２２１が閉じられている間、排出口は大気圧に戻され第一の複数のタイルを含む第一の基板体は排出口から取り出され次の処理に供される。本方法は複数のタイルを含む他の基板体について続けられる。もちろん他の変形例、改変案そして代替案がありうる。
Also, as shown in FIG. 5, an
図１１においては、本発明の実施態様による連続プロセスを用いた一以上の注入プロセスを遂行するためのトレイデバイスが図示されている。このトレイデバイスは特定の実施態様においては１メーター×１メーターの長さをもつ。示されたようにこのトレイデバイスはフレーム部１１０１に収納されるトレイ部１１０３を有する。フレーム部は複数のサイト１１０５を含む。複数のサイトのそれぞれは、注入されるべき再利用可能な基板体１１０７を有する。再利用可能な基板体は、ある実施態様ではドナー基板（供与体基質）となりうるような、シリコンを含む材料であって良い。もちろん他の変形例、改変案そして代替案がありうる。
In FIG. 11, a tray device for performing one or more injection processes using a continuous process according to an embodiment of the present invention is illustrated. This tray device has a length of 1 meter x 1 meter in a specific embodiment. As shown, this tray device has a
図１１Ａは本発明の実施態様による注入プロセスに供されるタイルを示す簡単化した図である。この図は単なる例示であり特許請求の範囲を不当に限定するものではない。当業者であれば、他の変形例、改変案そして代替案を想起することであろう。示されたように、シャドウマスク１１２１が基板の縁近くの周辺領域１１２５を遮蔽することによりタイルの注入を中心領域１１２３に限定させるために使用される。示されたように、丸みのある縁１１２７がタイルに備わっている。丸みのある縁１１２７の組み合わせは、タイルとシャドウマスクが引き続き周辺部を含むすべての領域での注入損傷を取り除くためのCMP/ポリッシュ注入損傷除去プロセスを受けられるようにするため設けられる。周辺部に集積した注入ドーズがあると膨れや粒子化その他の品質問題を引き起こす。シャドウマスクは、本発明の特定の実施態様に従って定期的に再被覆あるいは交換することのできるアモルファスシリコン皮膜のフレームでよい。丸みのある縁は、劈開ストレスを伝達させるための刃物、ピンあるいは他の機械的な手段を挿入することを可能にさせることができ、制御された劈開プロセスの開始と伝搬の助けとなる。
FIG. 11A is a simplified diagram illustrating a tile subjected to an implantation process according to an embodiment of the present invention. This diagram is merely an example and should not unduly limit the scope of the claims. Those skilled in the art will envision other variations, modifications, and alternatives. As shown, a
ある特定の実施態様では複数のサイトがアレー（列）状に備えられている。図１１に示すように複数のサイトは８×８のサイトアレーとして構成できる。複数のサイトは６×６サイトアレーとしてもよい。特定の実施態様では複数のサイトは３×３の３００ミリウエハーで構成される。代替の実施態様では複数のサイトは５×５の２００ミリウエハーで構成される。さらに代替の実施例では複数のサイトは６×６の１５０ミリウエハーで構成される。もちろん他の変形例、改変案そして代替案がありうる。 In one particular embodiment, multiple sites are provided in an array. As shown in FIG. 11, a plurality of sites can be configured as an 8 × 8 site array. The plurality of sites may be a 6 × 6 site array. In a particular embodiment, the plurality of sites is composed of 3 × 3 300 mm wafers. In an alternative embodiment, the plurality of sites is composed of 5 × 5 200 mm wafers. In a further alternative embodiment, the plurality of sites are comprised of 6 × 6 150 mm wafers. Of course, there can be other variations, modifications, and alternatives.
トレイデバイスはタイル表面の欠陥形成（例えば粒子その他の汚染）を最小とするため注入プロセスのための最適な方向に構成される。図１２に示すようにそのような方向は注入シャワーヘッド１２０１に対して垂直な方向も含まれる。そのような方向は又図１３に示すような上下逆位置の場合も、図１４に示すような斜めに傾斜した方向も含む。もちろん基板の数やトレイデバイスの方向はその適用用途に応じて定まる。当業者であれば、他の変形例、改変案そして代替案を想起することであろう。
The tray device is configured in the optimal direction for the implantation process to minimize tile surface defect formation (eg, particles and other contamination). As shown in FIG. 12, such a direction includes a direction perpendicular to the
事実上、注入プロセスは、あるエネルギー粒子をドナー基板の表面から特定の深さに導入し、特定の実施態様によるとそのことが表面からの半導体部材の厚みを規定する。適用用途によるが、好適な実施形態によると部材領域の損傷可能性を減じるために一般的に小質量の粒子が選ばれる。すなわち、小質量の粒子は粒子が貫通する部材領域を実質的に損傷させることなく簡単に基板体を移動する。たとえば、小質量粒子（あるいはエネルギー粒子）はほとんどいかなる帯電した（例えば正または負に）、そしてまたは中性の原子や分子、または電子あるいはそれに類似したものでよい。ある特定の実施態様では、実施態様により粒子は中性あるいは帯電した水素イオンとその同位体、ヘリウムとその同位体やその他の希ガスイオンなどのイオンも含む粒子でありうる。粒子は又、たとえば水素ガス、蒸気、メタン、水素化合物、そして他の軽原子量粒子のガスからなる化合物に由来してもいい。代案としては、粒子は上述した粒子、イオン、そして／または分子類、そして／または原子類のいかなる組み合わせでもよい。粒子は一般には表面を貫通して表面下選択された深さに到達するのに十分な運動エネルギーを持つ。 In effect, the implantation process introduces certain energetic particles to a specific depth from the surface of the donor substrate, which in certain embodiments defines the thickness of the semiconductor member from the surface. Depending on the application, according to a preferred embodiment, generally low mass particles are chosen to reduce the possibility of damage to the component area. That is, the small mass particles easily move the substrate body without substantially damaging the member region through which the particles penetrate. For example, small mass particles (or energetic particles) can be almost any charged (eg, positive or negative) and / or neutral atoms or molecules, or electrons or the like. In certain embodiments, according to embodiments, the particles can be particles that also include ions such as neutral or charged hydrogen ions and their isotopes, helium and its isotopes, and other noble gas ions. The particles may also be derived from compounds consisting of, for example, hydrogen gas, steam, methane, hydrogen compounds, and other light atomic particle gases. Alternatively, the particles can be any combination of the particles, ions, and / or molecules, and / or atoms described above. The particles generally have sufficient kinetic energy to penetrate the surface and reach a selected depth below the surface.
例としてシリコンウエハーに注入される種として水素を用いた場合、イオンシャワーヘッドの幅約４５０ミリのイオンシャワーヘッドを持つ走査プロセスを用いたイオンシャワーシステムが注入プロセスのために提供される。注入プロセスは特定の条件のもとに実施される。すなわち、H3+による電流密度は20 micro-amps per cm2または1.25 x 10 14 H3+ ions per cm2 per second または3.75x10 14 H+ ions per cm2 per secondである。シリコンウエハー中で約2x10 16 hydrogen atoms per cm2 の注入放射のためには、４５０ミリ幅を通じて表面領域へのスキャン時間はおおよそ５３秒であろう。相当量の水素イオンが注入されるウエハー外へ拡散する可能性を阻止するため、注入温度は摂氏約−２０度から摂氏約６００度で、好ましくは摂氏約４００度である。水素イオンは選択的にシリコンウエハー中に約±０．０３から±０．０５ミクロンの精度で導入することができる。注入プロセスと同時にシリコンウエハーを加熱することは特定の利点をもたらすかもしれない。その利点の一つは引き続く層転写プロセスを最適化することである。シリコンウエハーはフレーム構成中に設定されたホットプレートを用いて電動加熱により熱することができる。特定の実施態様では、反対極性の接点を用いてタイルに適当な電流を通すことによりタイルがもともと持っている抵抗性を利用することでタイルを抵抗加熱プロセスにより熱することができる。もちろん他の変形例、改変案そして代替案がありうる。
As an example, using hydrogen as the seed implanted into a silicon wafer, an ion shower system using a scanning process with an ion showerhead width of about 450 mm is provided for the implantation process. The injection process is performed under specific conditions. In other words, the current density by H 3+ is 20 micro-amps per cm 2 or 1.25 x 10 14 H 3+ ions per
注入された粒子は基板の表面に平行な選択された深さに沿って破壊エネルギーを減じ応力を増す。そのエネルギーは、部分的には、注入粒子の種類と条件による。これらの粒子はある選択された深さの破壊エネルギーレベルを減少させる。このことが選択された深さでの注入面にそっての劈開を可能にする。注入は基板体中ですべての内部部分の基板のエネルギーが非可逆破壊（すなわち分離あるいは劈開）が始まるのには不十分な状態にあるような条件下で起こる。すなわち。しかしながら、注入は一般的にある量の欠陥（すなわち、ミクロな欠陥）を基板中に生じさせており、典型的にはその欠陥は続けて熱処理をすることによって、すなわちサーマルアニーリングあるいは休息サーマルアニーリングにより少なくとも部分的には修復されることを記しておきたい。もちろん他の変形例、改変案そして代替案がありうる。 The implanted particles reduce the fracture energy and increase the stress along a selected depth parallel to the surface of the substrate. The energy depends in part on the type and conditions of the injected particles. These particles reduce the fracture energy level at a selected depth. This allows cleavage along the injection surface at a selected depth. Implantation occurs under conditions where the energy of the substrate in all internal portions in the substrate body is in a state that is insufficient for irreversible breakdown (ie separation or cleavage) to begin. That is. However, implantation generally produces a certain amount of defects (ie, micro-defects) in the substrate, and typically the defects are subsequently subjected to heat treatment, ie, by thermal annealing or rest thermal annealing. Note that it will be at least partially restored. Of course, there can be other variations, modifications, and alternatives.
結果として、注入の後、特定の実施態様によればそれぞれのドナー基板には、劈開面の選択された部分に備わったエネルギーを利用した劈開プロセスが実施される。特定の実施態様にもよっては、他の変形例もありうる。例えば、劈開プロセスは部材の厚みによらずにプロパゲーティング（伝搬）劈開面を用いた制御された劈開プロセスであってもいい。他の劈開技術も同様に使用することができる。これらの技術としては、特にそれらに限定されるわけではないが、カリフォルニア、サンホセのシリコンジェネシス社のNanocleave（登録商標）、フランスSoitec SAのSmartCut プロセス（登録商標）、そして日本、東京のキヤノン社のEltran プロセス（登録商標）など同様なプロセスがある。本方法では、好ましい実施態様によると、その後に他のドナー基板としてまた利用することのできるドナー基板の残り部分を切り離す。 As a result, after implantation, according to a particular embodiment, each donor substrate is subjected to a cleavage process utilizing the energy provided in a selected portion of the cleavage plane. There may be other variations, depending on the particular implementation. For example, the cleavage process may be a controlled cleavage process using a propagating cleavage surface regardless of the thickness of the member. Other cleavage techniques can be used as well. These technologies include, but are not limited to, Nanocleave (registered trademark) of Silicon Genesis in San Jose, California, SmartCut Process (registered trademark) of Soitec SA in France, and Canon in Tokyo, Japan. There are similar processes such as the Eltran process (registered trademark). In this method, according to a preferred embodiment, the remaining part of the donor substrate that can then be used again as another donor substrate is cut off.
特定の実施態様では、部材の厚みを含むドナー基板のそれぞれが、接合基板構造を形成するためにハンドル基板に接着あるいは付着されている。特定の実施態様ではハンドル基板はシリコンウエハーでよい。代替の実施態様ではハンドル基板は石英あるいはガラスの透明な基板でよい。もちろん使用されるハンドル基板は適用用途による。例としてハンドル基板はドナー基板の表面領域に接着される。基板はエレクトロニックビジョングループが製造するEVGボンディングツールあるいは他の２００ミリあるいは３００ミリ径のウエハーのような小基板サイズのための同様なプロセスにより接着することができるだろう。Karl Sussが製造する他のタイプのツールも同様に使用できるかもしれない。もちろん他の変形例、改変案そして代替案がありうる。 In certain embodiments, each of the donor substrates, including the thickness of the member, is bonded or attached to the handle substrate to form a bonded substrate structure. In certain embodiments, the handle substrate may be a silicon wafer. In an alternative embodiment, the handle substrate may be a quartz or glass transparent substrate. Of course, the handle substrate used depends on the application. As an example, the handle substrate is bonded to the surface area of the donor substrate. The substrate could be bonded by a similar process for small substrate sizes such as EVG bonding tools manufactured by Electronic Vision Group or other 200 mm or 300 mm diameter wafers. Other types of tools manufactured by Karl Suss may be used as well. Of course, there can be other variations, modifications, and alternatives.
接着の後は適宜、特定の実施態様によれば、接着された基板構造は焼処理にかけられる。焼処理は、特定の実施態様によれば、ハンドル基板に結合されたサーマルプレートのような過熱素子を用いて焼成処理してもよい。代替の実施態様では、熱処理はドナー基板に結合されたサーマルプレートのような過熱素子を用いた焼成処理でもよい。熱処理はドナー基板の厚み部分やハンドル基板の部分を通じて温度勾配を生じさせる。加えて熱処理では所定の温度に所定の時間接着された基板構造を保持する。加えて、好適な実施態様によると、シリコンドナー基板とハンドル基板をお互い恒久的に接着するために、好ましくは摂氏２００乃至２５０度から摂氏４００度の温度範囲で、摂氏３５０度で約一時間かその位が好ましい。特定の適用用途によっては他の変形例、改変案そして代替案がありうる。 Optionally, after bonding, according to a particular embodiment, the bonded substrate structure is subjected to a baking process. The firing process may be performed using a heating element, such as a thermal plate coupled to the handle substrate, according to certain embodiments. In an alternative embodiment, the heat treatment may be a firing process using a superheated element such as a thermal plate bonded to the donor substrate. The heat treatment generates a temperature gradient through the thickness portion of the donor substrate and the handle substrate portion. In addition, in the heat treatment, the substrate structure bonded to a predetermined temperature for a predetermined time is held. In addition, according to a preferred embodiment, in order to permanently bond the silicon donor substrate and the handle substrate to each other, preferably at a temperature range of 200 to 250 degrees Celsius to 400 degrees Celsius, at about 350 degrees Celsius for about an hour. That place is preferred. There may be other variations, modifications, and alternatives depending on the particular application.
特定の実施態様においては、基板は低温サーマルステップを用いて接着あるいは融着される。低温サーマルプロセスでは一般的に、注入された粒子が、制御不可能な劈開動作を生じさせるような過剰なストレスを部材領域に生じさせないことが保証される。特定の実施態様では低温ボンディングプロセスが自己接着プロセスとして起こる。 In certain embodiments, the substrates are bonded or fused using a low temperature thermal step. The low temperature thermal process generally ensures that the injected particles do not cause excessive stress in the component area that would cause an uncontrollable cleaving action. In certain embodiments, the low temperature bonding process occurs as a self-adhesion process.
代替案として、ドナー基板の表面領域とハンドル基板を接着させるために他の各種の低温技術が用いられる。たとえば、静電あるいは陽極接合技術が二つの基板を接合するために使用されうる。特に、他方の基板表面に引き付けられるよう一方あるいは両方の基板表面が帯電される。加えて、ドナー基板表面は他の一般に知られている各種の技術によってハンドル基板に融着することができる。もちろん使用される技術は適用用途に応じる。 Alternatively, various other low temperature techniques are used to bond the surface area of the donor substrate and the handle substrate. For example, electrostatic or anodic bonding techniques can be used to bond the two substrates. In particular, one or both substrate surfaces are charged to be attracted to the other substrate surface. In addition, the donor substrate surface can be fused to the handle substrate by various other commonly known techniques. Of course, the technology used depends on the application.
特定の実施態様では、本方法は、半導体部材の厚み部分はハンドル基板に接着されている場合に、その厚み部分をドナー基板から分離するために、劈開面の選択された部分にあるエネルギーを用いて劈開プロセスを開始することを含む。特定の実施態様によっては、他の変形例もありうる。例えば、劈開プロセスはハンドル基板に接合された部材のある厚み部分を選択的に切り離す、プロパゲーティング（伝搬）劈開面を用いた制御された劈開プロセスであってもいい。別の劈開技術を用いることもできる。そのような技術としては、特にそれらに限定されるわけではないが、カリフォルニア、サンホセのシリコンジェネシス社のNanocleave（登録商標）、フランスSoitec SAのSmartCut プロセス（登録商標）、そして日本、東京のキヤノン社のEltran プロセス（登録商標）など同様なプロセスがある。本方法ではハンドル基板に部材の厚みを部分をなしていた、ドナー基板の残りの部分を取り除く。本方法では、好ましい実施態様によると、ドナー基板の残り部分は他のドナー基板としてまた再利用することができる。もちろん他の変形例、改変案そして代替案がありうる。 In certain embodiments, the method uses energy in selected portions of the cleaved surface to separate the thick portion of the semiconductor member from the donor substrate when the thick portion of the semiconductor member is bonded to the handle substrate. Including starting the cleavage process. There may be other variations, depending on the particular implementation. For example, the cleaving process may be a controlled cleaving process using a propagating (propagating) cleaved surface that selectively detaches certain thickness portions of the members bonded to the handle substrate. Other cleavage techniques can also be used. Such technologies include, but are not limited to, Nanocleave (registered trademark) of Silicon Genesis in San Jose, California, SmartCut Process (registered trademark) in Soitec SA, France, and Canon in Tokyo, Japan. There are similar processes such as Eltran Process (registered trademark). In this method, the remaining part of the donor substrate, which is part of the thickness of the member on the handle substrate, is removed. In this method, according to a preferred embodiment, the remaining part of the donor substrate can also be reused as another donor substrate. Of course, there can be other variations, modifications, and alternatives.
特定の実施態様では、光起電性セル（太陽電池）のようなデバイスは部材の厚み部分に形成してもいい。そのような応用については他の出願、どちらもHenley, Francois Jの名において共通に譲渡され２００６年３月１７日に出願された米国仮出願第60/783586号、「層転写プロセスを用いた太陽電池セルを形成する方法および構成」により深く開示されており、この出願内容全般はここにレファレンスとして組み込まれる（引用される）。もちろん他の変形例、改変案そして代替案がありうる。 In certain embodiments, devices such as photovoltaic cells (solar cells) may be formed in the thickness portion of the member. For such applications, other applications, both commonly assigned in the name of Henley, Francois J and filed on Mar. 17, 2006, US Provisional Application No. 60/783586, “Solar with Layer Transfer Process” “Methods and Configurations for Forming Battery Cells” are disclosed more fully herein, the entire contents of which are hereby incorporated by reference. Of course, there can be other variations, modifications, and alternatives.
再度、シリコン単結晶への不純物としてH3+イオンを注入する場合を例にとる。注入エネルギーは１００KeVである。シリコン部材の厚みは約２５０nmの厚さである。シリコン部材の厚みを増すプロセスは、その上に形成される太陽電池セルの効率を上げるためにシリコン部材の厚みを増すために必要である。厚みを増すプロセスは高温あるいは低温成長プロセスを用いたダイレクトエピタキシャルプロセスでよい。厚みを増すプロセスはまたシリコン部材の厚み部分に蒸着され、その後液相または固相エピタキシャル再成長プロセス処理されたアモルファスシリコンあるいはポリシリコンを含む。代替として十分に厚い吸着層での転写を可能とするため、高エネルギー注入プロセスが用いられる。水素そして／またはヘリウム注入を使った劈開面の形成のためには、約５００KeVかより高い注入エネルギーが用いられる。もちろん他の変形例、改変案そして代替案がありうる。 Again, the case where H 3+ ions are implanted as impurities into the silicon single crystal is taken as an example. The implantation energy is 100 KeV. The thickness of the silicon member is about 250 nm. The process of increasing the thickness of the silicon member is necessary to increase the thickness of the silicon member in order to increase the efficiency of the solar cells formed thereon. The process for increasing the thickness may be a direct epitaxial process using a high temperature or low temperature growth process. The process of increasing thickness also includes amorphous silicon or polysilicon deposited on the thick portion of the silicon member and then processed by a liquid phase or solid phase epitaxial regrowth process. Alternatively, a high energy implantation process is used to allow transfer with a sufficiently thick adsorption layer. For the formation of cleaved surfaces using hydrogen and / or helium implantation, an implantation energy of about 500 KeV or higher is used. Of course, there can be other variations, modifications, and alternatives.
特定の実施態様の詳細説明は上述の通りであるが、各種の変更、代替構成そして均等物が使用される。加えて実施態様によっては、あるいくつかのステップが纏められたりそして／または削除されたりする。さらには、代替実施態様によれば、修正された線量とそして／または劈開性質による劈開面の形成を可能とするため、水素の粒子はヘリウムと水素イオンとが共存した注入(co-implantation)に置き換えられうる。例えば、プロセスを（１）シャワーヘッドを二つの同時並列なシャワーヘッドに伸長しそれぞれが二種のうちの一つをそれぞれ連続して注入する、（２）一つのシャワーヘッドを用い第一の種類と第二の種類を交互に注入する（複数種、エネルギー、そして総合して修正された第二の走査レートそして基板を第二の走査時間で走査する、あるいは第二の注入タイル／ウエハー温度を選択する）、そして（３）両種が共存した状態で同時に同じイオンシャワーヘッドから注入される、本来の共存した注入(co-implant)プロセス、といったように修正することができる。もちろん他の変形例、改変案そして代替案がありうる。それ故上述の記述や説明を、添付される特許請求の範囲で規定される本発明の範囲を限定するものとして理解してはならない。さらに本方法とデバイスの詳細は本明細書と特に以下の説明を通じて明らかとなる。 While detailed descriptions of specific embodiments are as described above, various modifications, alternative configurations and equivalents may be used. In addition, in some embodiments, certain steps may be combined and / or deleted. Furthermore, according to an alternative embodiment, hydrogen particles are subjected to co-implantation in which helium and hydrogen ions coexist in order to allow the formation of a cleaved surface with a modified dose and / or cleaving properties. Can be replaced. For example, the process (1) extends a showerhead into two simultaneous parallel showerheads, each of which injects one of the two in succession, (2) the first type with one showerhead And second type alternately (multiple types, energy, and overall modified second scan rate and scan substrate at second scan time, or second implant tile / wafer temperature And (3) an original co-implant process in which both species are co-implanted from the same ion showerhead at the same time. Of course, there can be other variations, modifications, and alternatives. Therefore, the above description and illustrations should not be taken as limiting the scope of the invention which is defined by the appended claims. Further details of the method and device will become apparent through the present specification and particularly the following description.
図１５は本発明の代替実施態様によるマスタータイル基板体１５００を簡単化して示す図である。この図は単なる例示であり特許請求の範囲を不当に限定するものではない。当業者であれば、他の変形例、改変案そして代替案を想起することであろう。示すように、マスタータイル基板体は広範な基板体１５０１に空間に配置された複数の基板領域１５０３を有する。複数の基板領域は複数のドナー基板領域のための出発物質として使われる。複数のドナー基板領域は、シリコン、ゲルマニウム、ガリウム、ヒ素、膣化ガリウム、シリコンカーバイド、他のＩＩＩ／Ｖ族物質、ＩＩ／ＶＩ族物質など各種の物質から成る。広範な基板体は転写基板として機能するどんな適切な部材でもよく、更に詳細を以下に述べる。大型基板は剛性があり各ドナー基板領域を適所に保持できるのに適した材料から成る。実施態様によっては、基板領域は単体物質、複合物質あるいはそれらのいかなる結合、および同類のものから成る。もちろん他の変形例、改変案そして代替案がありうる。
FIG. 15 is a simplified illustration of a
図１６は本発明の代替実施態様による ハンドル基板１６００を含む代替タイル基板体を簡単化して示す図である。この図は単なる例示であり特許請求の範囲を不当に限定するものではない。当業者であれば、他の変形例、改変案そして代替案を想起することであろう。示すようにタイル基板１６０５はハンドル基板１６０１に設けられる。各タイル基板はマスタータイル基板から、上述されまた本明細書全体に記載された、層転写プロセスにより得られる。層転写プロセスはカリフォルニア、サンホセのシリコンジェネシス社の制御された劈開プロセス、日本、東京のキヤノン社のEltran（登録商標）と呼ばれるプロセス、その他のフランスSoitec SAのSmartCut（登録商標）とよばれる熱処理のプロセスである。もちろん他の変形例、改変案そして代替案がありうる。さらに本発明の実施態様による方法の詳細は本明細書と特に以下の説明を通じて明らかとなる。
FIG. 16 is a simplified illustration of an alternative tile substrate body including a
本発明の代替実施態様によるタイルアプローチを用いた大領域基板の形成方法は以下のように箇条書きされる。
１．転写基板を用意する、転写基板は表面領域を有する；
２．転写基板の表面領域に複数のドナー基板領域を空間的に配置する、各ドナー基板領域はドナー基板の厚みとドナー基板の表面領域で特徴づけられる；
３．ドナー基板の厚み部分とドナー基板の表面領域との間に複数の粒子により設けられた劈開領域を形成するため、各ドナー基板表面領域を通して複数の粒子を同時に注入する；
４．各ドナー基板の表面領域をハンドル基板の表面領域、この表面領域はハンドル基板に設けられている、に接合させ；そして
５．ひとつあるいはより多くのドナー基板内で制御された劈開プロセスを開始させる；
６．ハンドル基板の表面領域に空間的に重ねた形で空間的に配置される複数のドナー基板部分を形成するために、ハンドル基板から転写基板を分離する；
７．ハンドル基板の表面領域に重ねた形で空間的に配置される一つまたはより多くのドナー基板部分にひとつまたはより多くのデバイスを形成する；そして
８．所望により他のステップを実行する。
Methods for forming large area substrates using a tile approach according to an alternative embodiment of the present invention are listed as follows.
1. Providing a transfer substrate, the transfer substrate having a surface region;
2. Spatially arranging a plurality of donor substrate regions in a surface region of the transfer substrate, each donor substrate region characterized by a donor substrate thickness and a donor substrate surface region;
3. Injecting a plurality of particles simultaneously through each donor substrate surface region to form a cleaved region provided by the plurality of particles between the thickness portion of the donor substrate and the surface region of the donor substrate;
4). 4. Bond the surface area of each donor substrate to the surface area of the handle substrate, which surface area is provided on the handle substrate; Initiate a controlled cleavage process in one or more donor substrates;
6). Separating the transfer substrate from the handle substrate to form a plurality of donor substrate portions that are spatially arranged in a spatial overlap with the surface region of the handle substrate;
7). 7. Form one or more devices on one or more donor substrate portions that are spatially arranged in an overlaid manner on the surface area of the handle substrate; Perform other steps as desired.
上記の連続するステップは本発明の実施態様に基づく方法を提供する。示すように、本方法は、処理の過程で同時に製造される複数のドナー基板を用いて、大きな基板体を形成する方法を含むステップの組み合わせを利用している。特許請求の範囲から逸脱しない範囲で、複数のステップを加えたり、一以上のステップを減らしたり、あるいはひとつあるいはより多くのステップを異なった順序で供用するような他の代替案が提供されうる。さらに本件方法の詳細は本明細書そして特に以下に述べることにより明らかになる。 The above successive steps provide a method according to an embodiment of the present invention. As shown, the method utilizes a combination of steps including a method of forming a large substrate body using a plurality of donor substrates that are manufactured simultaneously during processing. Other alternatives may be provided, such as adding multiple steps, reducing one or more steps, or providing one or more steps in a different order without departing from the scope of the claims. Further details of the method will become apparent from the specification and in particular as described below.
図の１７乃至２１は本発明の実施態様に基づきタイル基板を製造する簡略化した方法を示す。この図は単なる例示であり特許請求の範囲を不当に限定するものではない。当業者であれば、他の変形例、改変案そして代替案を想起することであろう。示すように本方法は、表面領域１７０５を有する転写基板１７０３を用意することから始まる。転写基板は、混合物、単層または複層、導体、絶縁体、あるいは半導体などの、いかなる適切な物質から成る。導体はアルミ、ステンレススティール、その他の金属材料のような金属であってよい。絶縁体は、ガラス、プラスティック、石英、セラミック、あるいはそれらの組合せそしてその同類物である。半導体はシリコン、ゲルマニウム、ガリウム、ヒ素、シリコンゲルマニウム合金、いかなるＩＩＩ／Ｖ族物質その他である。転写基板は、特定の実施態様により、均質な単体物質、または各種レイヤーの組み合わせから成る。もちろん他の変形例、改変案そして代替案がありうる。
Figures 17-21 illustrate a simplified method of manufacturing a tile substrate according to an embodiment of the present invention. This diagram is merely an example and should not unduly limit the scope of the claims. Those skilled in the art will envision other variations, modifications, and alternatives. As shown, the method begins by providing a
示すように、特定の実施態様によれば転写基板は、転写基板の表面領域上に複数のドナー基板領域１７０５を有する。各ドナー基板領域はドナー基板の厚さとドナー基板表面領域により特徴づけられる。複数のドナー基板領域は、シリコン、ゲルマニウム、ガリウム、ヒ素、膣化ガリウム、シリコンカーバイド、他のＩＩＩ／Ｖ族物質、ＩＩ／ＶＩ族物質など各種の物質から成る。各ドナー基板領域は大きさに於いて転写基板よりも小さく、転写基板はいかなる個別のドナー基板領域よりもしばしば二倍、三倍、四倍、あるいはそれ以上の表面領域をもつ。例えば、フラットパネル製造に適した３．５世代のガラスサイズ（これはフラットパネルディスプレイ業界の業界スタンダード）は６２０ミリ×７５０ミリであり、大まかには３００ミリの単結晶シリコン基板よりも７．５倍大きい。代わって、ハンドル基板は３．５世代よりもさらに大きい。特定の実施態様により円形３００ミリの基板が転写基板上にタイルとして切り出される場合は、面積比はまた比例して大きくなる。
As shown, according to certain embodiments, the transfer substrate has a plurality of
好ましい実施態様では、各ドナー基板領域は一旦（あるいは恒久的に）転写基板の空間的な表面領域上に移送される。この接着が行われると、本発明の実施態様によれば転写基板は実効的に大きなドナー基板として使用され、取り扱われることができる。ドナー基板領域はそれぞれ酸化され１７０７、それから示されたようにハンドル基板の表面領域に接着される。たんに例としてではあるが、シリコン基板の上にはしばしば酸化層が形成される。酸化層は、自然酸化、熱酸化、蒸着酸化あるいは他のいかなるタイプの酸化層でありえ、ドナー基板領域が転写基板に接着されるのを強化する。特定の実施態様では、本方法では、酸化されたドナー基板領域の表面を清浄化そして／または活性化するプロセス（例えばプラズマ活性化プロセス）を実行する。そのようなプラズマ活性化プロセスは基板の表面を清浄化そして／または活性化する。プラズマ活性化プロセスは２０℃‐４０℃の温度で窒素プラズマを使用して行われる。プラズマ活性化プロセスは好ましくはカリフォルニア、サンホセのシリコンジェネシス社製造の二重周波数プラズマ活性化システムで実行される。もちろん他の変形例、改変案そして代替案がありうる。 In a preferred embodiment, each donor substrate region is transferred once (or permanently) onto a spatial surface region of the transfer substrate. Once this is done, the transfer substrate can effectively be used and handled as a large donor substrate according to embodiments of the present invention. Each donor substrate region is oxidized 1707 and then bonded to the surface region of the handle substrate as shown. By way of example only, an oxide layer is often formed on a silicon substrate. The oxide layer can be natural oxidation, thermal oxidation, vapor deposition oxidation or any other type of oxide layer to enhance adhesion of the donor substrate region to the transfer substrate. In certain embodiments, the method performs a process (eg, a plasma activation process) that cleans and / or activates the surface of the oxidized donor substrate region. Such a plasma activation process cleans and / or activates the surface of the substrate. The plasma activation process is performed using nitrogen plasma at a temperature of 20-40 ° C. The plasma activation process is preferably performed in a dual frequency plasma activation system manufactured by Silicon Genesis of San Jose, California. Of course, there can be other variations, modifications, and alternatives.
図１８により説明すると、本方法ではドナー基板の厚み部分とドナー基板の表面領域との間の複数の粒子による劈開領域１８０１を形成するために複数の粒子１８００が同時に各ドナー基板の表面領域に導入される。好ましい実施態様では、少なくとも二つあるいはそれよりも多くのドナー基板領域の表面を、最も好ましくは、効率化のため同時に各ドナー基板領域を通して注入される。
Referring to FIG. 18, in this method, a plurality of
再び図１８により説明すると、本法は各ドナー基板領域の最表面を通して選択された深さに同時に到達する特定のエネルギー粒子を用いた注入プロセスで、その深さが物質の「薄膜」と呼ばれる物質領域の厚みを規定する。特定の実施態様により、シリコンウエハーにエネルギー粒子を注入するために様々な技術が使用される。これらの技術には、たとえばApplied aerials, Inc. 他の会社により製造されるビームラインイオン注入装置を使ったイオン注入が含まれる。それに代えて、プラズマ浸漬イオン注入技術（PIII）、イオンシャワー、その他の質量を問題としない(non-mass specific)技術を使って注入は行える。そのような技術は、特定の実施態様によれば、同時に異なる基板の広い領域に注入ができるため特に効果的である。好ましくは、注入プロセスは効率と処理量を増強するため上述のように連続して行われる。そのような技術の組み合わせも又用いられる。質量を問題としない(non-mass specific)技術のイオン注入ドーズの複数基板の端から端にわたる均一度は１０パーセントかそれよりも良くなければならない。質量を問題としない(non-mass specific)技術のイオン注入深さは均一度は複数基板にわたり１０パーセントかそれよりも良くなければならない。実施態様によっては、劈開領域は様々な技術を用いて形成することができる。すなわち、劈開領域は注入粒子、蒸着層、拡散物質、パターン領域、の適切な組み合わせ、あるいは他の技術を用いて形成できる。もちろん使われる技術は適用用途により、当業者であればいくつもの変形例、改変案そして代替案を考えうる。 Referring again to FIG. 18, this method is an implantation process using specific energetic particles that simultaneously reach a selected depth through the outermost surface of each donor substrate region, the depth of which is called a “thin film” of material. Define the thickness of the region. Depending on the particular embodiment, various techniques are used to inject energetic particles into the silicon wafer. These techniques include, for example, ion implantation using beam line ion implanters manufactured by Applied aerials, Inc. and other companies. Alternatively, plasma immersion ion implantation techniques (PIII), ion showers, and other non-mass specific techniques can be used for implantation. Such a technique is particularly effective because, according to certain embodiments, it can be implanted into a wide area of different substrates at the same time. Preferably, the injection process is performed continuously as described above to enhance efficiency and throughput. Combinations of such techniques can also be used. The non-mass specific technology ion implantation dose uniformity across the multiple substrates must be 10 percent or better. The non-mass specific technique ion implantation depth must be 10 percent or better in uniformity across multiple substrates. In some embodiments, the cleave region can be formed using various techniques. That is, the cleavage region can be formed using an appropriate combination of implanted particles, vapor deposition layer, diffusing material, pattern region, or other techniques. Of course, the technology used depends on the application, and a person skilled in the art can consider several variations, modifications and alternatives.
適用用途によるが、好適な実施形態によると部材領域の損傷可能性を減じるために一般的に小質量の粒子が選ばれる。すなわち、小質量の粒子は粒子が貫通する部材領域を実質的に損傷させることなく簡単に基板体を移動する。たとえば、小質量粒子（あるいはエネルギー粒子）はほとんどどのような帯電した（例えば正または負に）か、または中性の原子や分子、または電子あるいはそれに類似したものでよい。ある特定の実施態様では、実施態様により粒子は中性あるいは帯電した、水素イオンとその同位体、ヘリウムとその同位体やその他の希ガスイオンなどのイオンも含む粒子でありうる。粒子は又、たとえば水素ガス、蒸気、メタン、水素化合物、そして他の軽原子量粒子のガスからなる化合物に由来してもいい。代案としては、粒子は上述した粒子、イオン、そして／または分子類、そして／または原子類のいかなる組み合わせでもよい。粒子は一般には表面を貫通して表面下選択された深さに到達するのに十分な運動エネルギーを持つ。 Depending on the application, according to a preferred embodiment, generally low mass particles are chosen to reduce the possibility of damage to the component area. That is, the small-mass particles easily move the substrate body without substantially damaging the member region through which the particles penetrate. For example, a small mass particle (or energetic particle) can be almost any charged (eg, positive or negative), or neutral atom or molecule, or an electron or the like. In certain embodiments, according to embodiments, the particles can be neutral or charged particles including hydrogen ions and their isotopes, helium and its isotopes, and other noble gas ions. The particles may also be derived from compounds consisting of, for example, hydrogen gas, steam, methane, hydrogen compounds, and other light atomic particle gases. Alternatively, the particles can be any combination of the particles, ions, and / or molecules, and / or atoms described above. The particles generally have sufficient kinetic energy to penetrate the surface and reach a selected depth below the surface.
例としてシリコンウエハーに注入される種類に水素を用いた場合、注入プロセスは特別な条件の組み合わせで実行される。注入ドーズは約１０15乃至１０18atom/cm2、そして好ましくは、ドーズは約１０16atom/cm2より大きい。注入エネルギーは約１KeV乃至１MeVの範囲、一般的には約５０KeVである。相当量の水素イオンが注入されるウエハー外への拡散や注入損傷やストレスのアニーリングの可能性やを阻止するため、注入温度は約摂氏−２０度から摂氏約６００度で、好ましくは摂氏約４００度である。水素イオンは選択的にシリコンウエハー中に約±０．０３から±０．０５ミクロンの精度で導入することができる。もちろん使用されるイオンの種類やプロセス条件は適用用途による。 As an example, when hydrogen is used as the type to be implanted into the silicon wafer, the implantation process is performed with a combination of special conditions. The implantation dose is about 10 15 to 10 18 atom / cm 2 , and preferably the dose is greater than about 10 16 atom / cm 2 . The implantation energy is in the range of about 1 KeV to 1 MeV, typically about 50 KeV. The implantation temperature is about -20 degrees Celsius to about 600 degrees Celsius, preferably about 400 degrees Celsius, to prevent diffusion of the hydrogen ions implanted outside the wafer and the possibility of implantation damage and stress annealing. Degree. Hydrogen ions can be selectively introduced into silicon wafers with an accuracy of about ± 0.03 to ± 0.05 microns. Of course, the type of ions used and the process conditions depend on the application.
実効的には、注入された粒子は基板の表面に平行な選択された深さに沿って破壊エネルギーを減じ応力を増す。そのエネルギーは、部分的には注入粒子の種類と条件による。これらの粒子はある選択された深さの破壊エネルギーレベルを減少させる。このことが選択された深さでの注入面に沿っての劈開を可能にする。注入は次のような条件下で起こる。すなわち基板体中ですべての内部部分の基板のエネルギーが非可逆破壊（すなわち分離あるいは劈開）が始まるのには不十分な状態であるような条件である。しかしながら、注入は一般的にある量の欠陥（すなわち、ミクロな欠陥）を基板中に生じさせており、典型的にはその欠陥は少なくとも部分的には続けて熱処理をすることによって、すなわちサーマルアニーリングあるいは休息サーマルアニーリングにより修復されることを記しておきたい。もちろん他の変形例、改変案そして代替案がありうる。 Effectively, the injected particles reduce the fracture energy and increase the stress along a selected depth parallel to the surface of the substrate. The energy depends in part on the type and conditions of the injected particles. These particles reduce the fracture energy level at a selected depth. This allows cleavage along the injection surface at a selected depth. Injection occurs under the following conditions. That is, the conditions are such that the energy of the substrate in all internal parts in the substrate body is insufficient for irreversible breakdown (ie, separation or cleavage) to begin. However, implantation generally produces a certain amount of defects (ie, micro-defects) in the substrate, typically the defects are at least partially continued by heat treatment, ie, thermal annealing. Or I would like to note that it will be restored by rest thermal annealing. Of course, there can be other variations, modifications, and alternatives.
実施態様によっては、他の劈開領域あるいは劈開層を形成する技術もありうる。単に例としてだが、そのような劈開領域は、シリコンゲルマニウム劈開面を用いた他のプロセスで、カリフォルニア、サンホセのシリコンジェネシス社により開発されたもの、フランスSoitec SAのSmartCut プロセス（登録商標）、そして日本、東京のキヤノン社のEltran プロセス（登録商標）など、他の同様なプロセスで形成される。もちろん他の変形例、改変案そして代替案がありうる。 Depending on the embodiment, there may be a technique for forming other cleavage regions or cleavage layers. By way of example only, such cleavage regions are other processes using silicon germanium cleavage surfaces, developed by Silicon Genesis, Inc., San Jose, California, SmartCut Process® from Soitec SA, France, and Japan. Formed by other similar processes, such as the Eltran process (registered trademark) of Canon Inc. in Tokyo. Of course, there can be other variations, modifications, and alternatives.
特定の実施態様では、図１９に示すとおり、本方法では各ドナー基板表面領域をハンドル基板表面領域１９０１に接合する。示すように、ハンドル基板表面領域はハンドル基板１９０３に設けられている。接合の前にハンドル基板とドナー基板表面は、ドナー基板表面領域を洗浄し、基板表面を処理するためにそれぞれ洗浄液にさらされる。特定の実施態様によれば、基板とハンドル基板を洗浄するための溶液としては過酸化水素と硫酸の混合液あるいはそれに類似したものがある。乾燥機はドナー基板やハンドル基板表面を乾燥させ、基板表面のいかなる残余の液体、粒子、そしてその他の不純物を基板表面から取り除く。特定の層転写プロセスにより随意で実施されるプラズマ活性化プロセスの後、自己接着が洗浄された基板の表面を接合させることにより起こる。望ましい場合には、そのようなプラズマ活性化プロセスは基板の表面を清浄化そして／または活性化する。プラズマ活性化プロセスは２０℃‐４０℃の温度で例えば、酸化あるいは窒素プラズマを使用して行なわれる。プラズマ活性化プロセスは好ましくはカリフォルニア、サンホセのシリコンジェネシス社製造の二重周波数プラズマ活性化システムにより実行される。もちろん他の変形例、改変案そして代替案がありうる。
In a particular embodiment, as shown in FIG. 19, the method joins each donor substrate surface area to a handle
その後、特定の実施態様によると、これらの各基板は互いに接着される。示すように、ハンドル基板は複数のドナー基板表面領域に接着されている。基板はエレクトロニックビジョングループが製造するEVG８２０ボンディングツールあるいは他の２００ミリあるいは３００ミリ径のウエハーのような小基板サイズのための同様なプロセスにより接着することができるだろう。Karl Sussが製造する他のタイプのツールも同様に使用できる。もちろん他の変形例、改変案そして代替案がありうる。好ましくは、ハンドル基板と各ドナー基板との接着は実質恒久であり良い信頼性をもつ。より大きなガラスサイズについては特注の接着機器が望まれるが、特定の実施態様によれば、ほとんどが半導体基板の接着に用いられる物のより大型のものである。 Thereafter, according to a particular embodiment, each of these substrates is glued together. As shown, the handle substrate is bonded to a plurality of donor substrate surface regions. The substrate could be bonded by a similar process for small substrate sizes such as the EVG820 bonding tool manufactured by Electronic Vision Group or other 200 mm or 300 mm diameter wafers. Other types of tools manufactured by Karl Suss can be used as well. Of course, there can be other variations, modifications, and alternatives. Preferably, the adhesion between the handle substrate and each donor substrate is substantially permanent and has good reliability. For larger glass sizes, custom bonding equipment is desired, but according to certain embodiments, most are larger ones used for bonding semiconductor substrates.
接着の後は適宜接着された基板構造は焼成処理にかけられる。焼成処理は所定の温度に所定の時間接着された基板構造を保持する。加えて、好適な実施態様によると、シリコンドナー基板とハンドル基板をお互い恒久的に接着するために、好ましくは摂氏２００乃至摂氏２５０度から摂氏４００度の温度範囲であって摂氏３５０度で約一時間かその位が好ましい。特定の適用用途によっては、他の変形例、改変案そして代替案がありうる。 After bonding, the bonded substrate structure is subjected to a baking treatment. The baking process holds the substrate structure bonded to a predetermined temperature for a predetermined time. In addition, according to a preferred embodiment, in order to permanently bond the silicon donor substrate and the handle substrate to each other, preferably in a temperature range of 200 to 250 degrees Celsius to 400 degrees Celsius and about one at 350 degrees Celsius. Time or that is preferred. There may be other variations, modifications, and alternatives depending on the particular application.
特定の実施態様においては、基板は低温サーマルステップを用いて接着あるいは融着される。低温サーマルプロセスでは一般的に、注入された粒子が、制御不可能な劈開動作を生じさせるような過剰なストレスを部材領域に生じさせないことが保証される。特定の実施態様では低温ボンディングプロセスが自己接着プロセスとして起こる。代替案としては、接着剤が基板の表面のどちらかあるいは両方に塗布され、それにより一方の基板が他方の基板に接着される。特定の実施態様では、接着剤はエポキシ、ポリイミド系物質、そしてそれと同等物を含む。一方の基板表面を他方の面に接着するためにスピンオングラス層を用いることができる。スピンオングラス（“SOG”）物質には、とりわけ、しばしばアルコールベースの溶剤で混ぜ合わせられるロキサンまたはケイ酸を含む。ウエハーの表面に塗布された後、SOGを硬化させるために低温（例えば１５０乃至２５０℃）がしばしば必要とされるので、SOGは望ましい物質である。 In certain embodiments, the substrates are bonded or fused using a low temperature thermal step. The low temperature thermal process generally ensures that the injected particles do not cause excessive stress in the component area that would cause an uncontrollable cleaving action. In certain embodiments, the low temperature bonding process occurs as a self-adhesion process. Alternatively, an adhesive is applied to either or both of the substrate surfaces, thereby bonding one substrate to the other substrate. In certain embodiments, the adhesive comprises an epoxy, a polyimide based material, and the like. A spin-on-glass layer can be used to bond one substrate surface to the other surface. Spin-on-glass (“SOG”) materials include, among others, loxane or silicic acid, often mixed with alcohol-based solvents. SOG is a desirable material because after application to the surface of the wafer, low temperatures (eg, 150-250 ° C.) are often required to cure the SOG.
代替として、ドナー基板の表面領域とハンドル基板を接着させるために他の各種の低温技術が用いられる。たとえば、静電あるいは陽極接合技術が二つの基板を接合するために使用できる。特に、他方の基板表面に引き付けられるよう、一方あるいは両方の基板表面が帯電される。加えて、ドナー基板表面は他の一般に知られている各種の技術によってハンドル基板に融着することができる。もちろんその技術は適用用途に応じて使用される。 Alternatively, various other low temperature techniques are used to bond the surface area of the donor substrate and the handle substrate. For example, electrostatic or anodic bonding techniques can be used to bond the two substrates. In particular, one or both substrate surfaces are charged so as to be attracted to the other substrate surface. In addition, the donor substrate surface can be fused to the handle substrate by various other commonly known techniques. Of course, the technique is used depending on the application.
図２０を参照すると、本方法は劈開領域のある部分に沿って一つあるいは多くのドナー基板内に制御された劈開アクション１２００を開始するステップを含む。特定の実施態様によっては、他の変形例もありうる。例えば劈開プロセスは、ハンドル基板に接合された部材のある厚み部分を選択的に切り離す、プロパゲーティング（伝搬）劈開面を用いた制御された劈開プロセスであってもいい。別の劈開技術を用いることもできる。そのような技術としては、特にそれらに限定されるわけではないが、カリフォルニア、サンホセのシリコンジェネシス社のシリコンゲルマニウム劈開領域を用いたもの、フランスSoitec SAのSmartCut プロセス（登録商標）、そして日本、東京のキヤノン社のEltran プロセス（登録商標）など、他同様なプロセスがある。本方法ではハンドル基板表面領域に空間的に重なるように配置された複数のドナー基板部分を形成するために、ハンドル基板から、各ドナー基板領域からの各厚み部分を有していた転写基板を除去する。
Referring to FIG. 20, the method includes initiating a controlled
次に、本方法は、ハンドル基板に接合していた、ドナー基板領域の部分に他のプロセスを実行する。本法は、ハンドル基板表面領域に重なるように空間的に配置されていたドナー基板部分の一つあるいは多くの部分上に、ひとつまたは多くのデバイスを形成する。そのようなデバイスとしては、集積された半導体デバイス、フォトニックそして／またはフォトエレクトリック素子（例えば電球）、ピエゾ電子素子、マイクロ電子機械システム（“ＭＥＭＳ”）、ナノテクノロジー構造物、センサー、アクチュエーター、ソーラーセル、フラットパネルディスプレイ（例えばLCD、AMLCD）、生物と生物医学デバイスとそれに類似したものがある。そのようなデバイスは、蒸着、エッチング、注入、フォトマスキングプロセス、それらのいかなる組み合わせ、そしてそれに類するようなものを使用して作ることができる。もちろん他の変形、改変そして代替案がありうる。加えて、他のステップもまた所望により構成することができる。 The method then performs another process on the portion of the donor substrate region that was bonded to the handle substrate. The method forms one or many devices on one or many of the donor substrate portions that have been spatially arranged to overlap the handle substrate surface area. Such devices include integrated semiconductor devices, photonic and / or photoelectric elements (eg light bulbs), piezoelectronic elements, microelectromechanical systems (“MEMS”), nanotechnology structures, sensors, actuators, solar There are cells, flat panel displays (eg LCD, AMLCD), biological and biomedical devices and the like. Such devices can be made using vapor deposition, etching, implantation, photomasking processes, any combination thereof, and the like. Of course, there can be other variations, modifications, and alternatives. In addition, other steps can also be configured as desired.
追加のプロセスとしては、図２１に示されるように、特定の実施態様による“再利用”プロセスがある。示すように、最初の劈開プロセスは転写基板に設けられた各ドナー基板領域からある厚み部分を切り離す。残りのドナー基板領域は表面平滑プロセスを施され、酸化され再度注入されて各ドナー基板領域内に別の劈開領が形成される。ドナー基板領域は今、複数の劈開領域を有することとなって、別のハンドル基板へ接着するプロセスが実施され、そして複数のドナー基板部分を含むタイル状ハンドル基板が形成される。もちろん他の変形例、改変案そして代替案がありうる。 An additional process is a “reuse” process according to a particular implementation, as shown in FIG. As shown, the initial cleaving process separates a thickness portion from each donor substrate region provided on the transfer substrate. The remaining donor substrate regions are subjected to a surface smoothing process, oxidized and re-implanted to form another cleavage region within each donor substrate region. The donor substrate region now has a plurality of cleavage regions, a process of bonding to another handle substrate is performed, and a tiled handle substrate including a plurality of donor substrate portions is formed. Of course, there can be other variations, modifications, and alternatives.
上述したところが特定の実施態様の詳細な記述であるが、いくつもの変形例、代替構成、そして同等なものが使われ得るであろう。それ故、上記の記述や図示したことをもって、末尾の特許請求の範囲により規定した本発明の技術的範囲を限定して解釈すべきではない。 While the above is a detailed description of particular embodiments, a number of variations, alternative constructions, and the like could be used. Therefore, the above description and illustrations should not be construed as limiting the technical scope of the present invention defined by the appended claims.
Claims (86)
導入口と、排出口と、プロセスチャンバーとを含むチャンバーと、チャンバー内に設けられた移動可能な軌道体とを備え、
前記チャンバーは真空状態に保持され、前記導入口に複数の第１のタイルを含む第１の基板を維持し、
前記複数の第１のタイルを含む前記第１の基板を前記導入口から前記移動可能な軌道体上に移送し、
前記第１の複数のタイルを含む前記チャンバーが真空雰囲気に維持されている間に、前記複数の第１のタイルに走査注入プロセスを用いた第１の注入プロセスを受けさせ、
前期第１の複数のタイルが注入を受けている間に、前記導入口は真空状態に維持され、かつ複数の第２のタイルを含む第２の基板を維持し、
前記複数の第２のタイルを含む前記第２の基板を前記導入口から前記移動可能な軌道体上に移送し、
前記複数の第２のタイルに走査注入プロセスを用いた第２の注入プロセスを受けさせる、
ことからなる基板形成方法。 A substrate forming method using a continuous injection process,
A chamber including an introduction port, a discharge port, and a process chamber, and a movable track body provided in the chamber;
The chamber is maintained in a vacuum state and maintains a first substrate including a plurality of first tiles at the inlet;
Transferring the first substrate including the plurality of first tiles from the introduction port onto the movable track;
Subjecting the plurality of first tiles to a first implantation process using a scanning implantation process while the chamber containing the first plurality of tiles is maintained in a vacuum atmosphere;
The inlet is maintained in a vacuum state while the first plurality of tiles are undergoing implantation and maintains a second substrate including the plurality of second tiles;
Transferring the second substrate including the plurality of second tiles from the introduction port onto the movable track,
Subjecting the plurality of second tiles to a second implantation process using a scanning implantation process;
A substrate forming method comprising:
各前記複数のタイルの周辺領域を遮蔽するマスクを維持する請求項１に記載の基板形成方法。 The substrate forming method further includes:
The substrate forming method according to claim 1, wherein a mask for shielding a peripheral area of each of the plurality of tiles is maintained.
走査注入プロセスの間に各前記タイルを加熱する熱処理工程を実行する請求項１に記載の基板形成方法。 The substrate forming method further includes:
The substrate forming method according to claim 1, wherein a heat treatment step of heating each tile is performed during a scanning implantation process.
走査注入プロセスの間に、各前記タイルを加熱する熱処理工程を前記各タイルに実行し、前記熱処理工程は、熱伝導と、遠赤外放射と、対流と、これらの組み合わせと、から選択される請求項１に記載の基板形成方法。 The substrate forming method further includes:
During the scan implant process, a heat treatment step is performed on each tile to heat each tile, and the heat treatment step is selected from heat conduction, far-infrared radiation, convection, and combinations thereof. The substrate forming method according to claim 1.
移動可能な軌道体を用意し、
前記移動可能な軌道体上に複数のタイルを含む基板を供給し、
前記複数のタイルを含む基板を、チャンバーによって供給される真空中に保持し、
前記移動可能な軌道体を用いて前記複数のタイルを含む基板を第１の注入プロセスの近傍に移送し、
前記複数のタイルに第１の走査プロセスを用いて前記第１の注入プロセスを実行し、
前記移動可能な軌道体を用いて前記複数のタイルを含む基板を第２の注入プロセスの近傍に移送し、
前記複数のタイルに第２の走査プロセスを用いて前記第２の注入プロセスを実行する、
ことからなる基板形成方法。 A substrate forming method using a scanning process,
Prepare a movable track body,
Providing a substrate including a plurality of tiles on the movable track;
Holding the substrate comprising the plurality of tiles in a vacuum supplied by a chamber;
Transferring the substrate including the plurality of tiles to the vicinity of a first implantation process using the movable track;
Performing the first implantation process using a first scanning process on the plurality of tiles;
Transferring the substrate including the plurality of tiles to the vicinity of a second implantation process using the movable track;
Performing the second implantation process using a second scanning process on the plurality of tiles;
A substrate forming method comprising:
前記第１の注入プロセスと前記第２の注入プロセスとの後に、制御された劈開プロセスが施される請求項２１に記載の基板形成方法。 Each of the renewable substrate members further includes
The substrate forming method according to claim 21, wherein a controlled cleaving process is performed after the first implantation process and the second implantation process.
少なくとも１つのタイルから部材の厚み部分を取り除く、制御された劈開プロセスを実行し、タイルに残された劈開面領域を形成し、平滑面領域を形成するため劈開面領域に研磨処理を施す請求項２１に記載の基板形成方法。 The substrate forming method further includes:
Performing a controlled cleaving process to remove a thickness portion of the member from at least one tile, forming a cleaved surface region left on the tile, and subjecting the cleaved surface region to a polishing process to form a smooth surface region. The substrate forming method according to 21.
ことを特徴とする請求項２１に記載の基板形成方法。 The implantation process supplies a radiation dose of 2.0 × 10 16 hydrogen atoms / cm 2 ;
The substrate forming method according to claim 21, wherein:
複数のサイトからなるフレーム部と、
各前記複数のサイトに配置される複数の再利用可能な基板体と、
前記複数の再利用可能な基板を支持するよう前記フレーム部に格納されたトレイ部と、
を備えるトレイデバイス。 A tray device for performing one or more injection processes,
A frame part consisting of multiple sites,
A plurality of reusable substrate bodies disposed at each of the plurality of sites;
A tray portion stored in the frame portion to support the plurality of reusable substrates;
Tray device comprising.
基板の厚さと、転写基板の表面領域を覆い空間的に配置された表面領域とで特徴付けられる複数のドナー基板領域からなる表面領域を有する前記転写基板を用意する工程と、
前記ドナー基板の厚み部分とドナー基板表面領域との間の複数の粒子による劈開領域を形成するため、２以上の前記ドナー基板表面領域を通じて複数の粒子を同時に注入する注入プロセスと、
各前記ドナー基板表面領域にハンドル基板に備えられたハンドル基板表面領域を結合する結合工程と、
前記ハンドル基板表面領域を覆い、空間的に配置された複数のドナー基板の一部を形成する前記ハンドル基板から前記転写基板を切り離す切り離し工程と、
からなる形成方法。 A forming method for forming a plurality of tile structures on a substrate body,
Providing the transfer substrate having a surface region composed of a plurality of donor substrate regions characterized by a thickness of the substrate and a surface region spatially disposed covering and covering the surface region of the transfer substrate;
An implantation process of simultaneously injecting a plurality of particles through two or more donor substrate surface regions to form a cleavage region with a plurality of particles between a thickness portion of the donor substrate and a donor substrate surface region;
A bonding step of bonding a handle substrate surface region provided on a handle substrate to each donor substrate surface region;
Separating the transfer substrate from the handle substrate covering the handle substrate surface region and forming part of a plurality of spatially arranged donor substrates; and
A forming method comprising:
劈開領域とドナー基板表面領域との間のドナー基板材料の厚み部分を切り離すため劈開領域を劈開するようにした下請求項５９に記載の形成方法。 The detaching step for each donor substrate region includes, for each donor substrate region,
60. The method of claim 59, wherein the cleavage region is cleaved to separate a thickness portion of the donor substrate material between the cleavage region and the donor substrate surface region.
ドナー基板の厚さと、転写基板の表面領域に重なるよう空間的に配置されたドナー基板表面領域とで特徴付けられる複数のドナー基板領域からなる表面領域を有する転写基板を用意する工程と、
各ドナー基板について前記ドナー基板の厚み部分と前記ドナー基板表面領域との間に劈開領域を同時に形成するために、前記転写基板上に設けられたドナー基板領域を処理する処理工程と、
各前記ドナー基板表面領域に、ハンドル基板に備えられているハンドル基板表面領域を結合する結合工程と、
前記ハンドル基板表面領域を覆い、空間的に配置された複数のドナー基板の一部を形成する前記ハンドル基板から前記転写基板を切り離す工程と、
とからなる形成方法。 A forming method for forming a plurality of tile structures on a substrate body,
Providing a transfer substrate having a surface region composed of a plurality of donor substrate regions characterized by a thickness of the donor substrate and a donor substrate surface region spatially arranged to overlap the surface region of the transfer substrate;
Processing a donor substrate region provided on the transfer substrate to simultaneously form a cleavage region between a thickness portion of the donor substrate and the donor substrate surface region for each donor substrate;
A bonding step of bonding a handle substrate surface region provided on a handle substrate to each of the donor substrate surface regions;
Detaching the transfer substrate from the handle substrate that covers the handle substrate surface region and forms part of a plurality of spatially arranged donor substrates;
A forming method comprising:
79. The reusable transfer substrate body of claim 78, wherein the cleave region for the donor substrate region comprises a plurality of particles.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/191,464 US7674687B2 (en) | 2005-07-27 | 2005-07-27 | Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process |
| US83328906P | 2006-07-25 | 2006-07-25 | |
| PCT/US2006/029378 WO2007014320A2 (en) | 2005-07-27 | 2006-07-26 | Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009507363A true JP2009507363A (en) | 2009-02-19 |
Family
ID=37683988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008524186A Pending JP2009507363A (en) | 2005-07-27 | 2006-07-26 | Method and structure for forming multiple tile portions on a plate using a controlled cleavage process |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2009507363A (en) |
| KR (1) | KR20080042095A (en) |
| TW (1) | TW200746277A (en) |
| WO (1) | WO2007014320A2 (en) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288569A (en) * | 2007-04-06 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | Process for producing semiconductor substrate |
| JP2009076771A (en) * | 2007-09-21 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor wafer |
| JP2009076706A (en) * | 2007-09-21 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device and semiconductor substrate |
| JP2009076784A (en) * | 2007-09-21 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor substrate |
| JP2009094488A (en) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | Method of manufacturing substrate provided with semiconductor film |
| JP2009094487A (en) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | Substrate provided with semiconductor film and manufacturing method thereof |
| JP2009135451A (en) * | 2007-10-23 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Semiconductor substrate, display panel, and method of manufacturing display |
| JP2009152577A (en) * | 2007-11-29 | 2009-07-09 | Semiconductor Energy Lab Co Ltd | Photoelectric conversion device and manufacturing method thereof |
| JP2009194375A (en) * | 2008-01-16 | 2009-08-27 | Semiconductor Energy Lab Co Ltd | Manufacturing method and manufacturing apparatus of semiconductor substrate |
| JP2009231819A (en) * | 2008-02-26 | 2009-10-08 | Semiconductor Energy Lab Co Ltd | Method of manufacturing soi substrate |
| JP2009239262A (en) * | 2008-03-07 | 2009-10-15 | Semiconductor Energy Lab Co Ltd | Manufacturing apparatus of composite substrate, and manufacturing method of composite substrate using the manufacturing apparatus |
| JP2012519381A (en) * | 2009-02-27 | 2012-08-23 | アルタ デバイセズ，インコーポレイテッド | Tile substrates for deposition and epitaxial lift-off processes. |
| JP2013502077A (en) * | 2009-08-11 | 2013-01-17 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | Mask ion implantation using fast-slow scan |
| JP2014017513A (en) * | 2007-05-18 | 2014-01-30 | Semiconductor Energy Lab Co Ltd | Soi substrate manufacturing method |
| US8946820B2 (en) | 2011-06-30 | 2015-02-03 | Sharp Kabushiki Kaisha | Method for manufacturing semiconductor substrate, substrate for forming semiconductor substrate, stacked substrate, semiconductor substrate, and electronic device |
| US8981519B2 (en) | 2010-11-05 | 2015-03-17 | Sharp Kabushiki Kaisha | Semiconductor substrate, method of manufacturing semiconductor substrate, thin film transistor, semiconductor circuit, liquid crystal display apparatus, electroluminescence apparatus, wireless communication apparatus, and light emitting apparatus |
| JP2015511989A (en) * | 2011-12-23 | 2015-04-23 | ソレクセル、インコーポレイテッド | Productive semiconductor metallization and interconnect spraying |
| US9041147B2 (en) | 2012-01-10 | 2015-05-26 | Sharp Kabushiki Kaisha | Semiconductor substrate, thin film transistor, semiconductor circuit, liquid crystal display apparatus, electroluminescent apparatus, semiconductor substrate manufacturing method, and semiconductor substrate manufacturing apparatus |
| JP2016541106A (en) * | 2013-12-09 | 2016-12-28 | サンパワー コーポレイション | Fabrication of solar cell emitter regions using self-aligned injection and capping. |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101281912B (en) * | 2007-04-03 | 2013-01-23 | 株式会社半导体能源研究所 | Soi substrate and manufacturing method thereof, and semiconductor device |
| TWI437696B (en) * | 2007-09-21 | 2014-05-11 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing the same |
| US8236668B2 (en) | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8101501B2 (en) * | 2007-10-10 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| JP5506172B2 (en) * | 2007-10-10 | 2014-05-28 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor substrate |
| JP5548351B2 (en) * | 2007-11-01 | 2014-07-16 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| US8163628B2 (en) * | 2007-11-01 | 2012-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
| JP5548395B2 (en) | 2008-06-25 | 2014-07-16 | 株式会社半導体エネルギー研究所 | Method for manufacturing SOI substrate |
| KR101213955B1 (en) | 2010-09-20 | 2012-12-20 | 에스엔유 프리시젼 주식회사 | Substrate processing apparatus |
| CN113788441B (en) * | 2021-08-25 | 2023-03-24 | 山东永昇重工有限公司 | Hanging basket and assembling method thereof |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61502298A (en) * | 1984-08-20 | 1986-10-09 | カルフアイアン，メグエア ヴイ | Solid-state generator of perpetual precession of electrons |
| JPH04504635A (en) * | 1989-12-18 | 1992-08-13 | インテバック・インコーポレイテッド | Dual track handling processing system |
| JPH0897389A (en) * | 1994-09-22 | 1996-04-12 | Commiss Energ Atom | Preparation of structure that has semiconductor thin film onsubstrate |
| JPH08181189A (en) * | 1994-06-30 | 1996-07-12 | Diamond Semiconductor Group Inc | High-speed movement of manufacture thing in processing in vacuum |
| JPH11510302A (en) * | 1995-07-19 | 1999-09-07 | チャン，チュン | System for plasma processing of large area substrates |
| US20030045131A1 (en) * | 2001-08-31 | 2003-03-06 | Applied Materials, Inc. | Method and apparatus for processing a wafer |
| WO2004025360A1 (en) * | 2002-09-12 | 2004-03-25 | Applied Materials, Inc. | Tiled silicon wafers on a common glass substrate and method of manufacture thereof |
| US20040126985A1 (en) * | 2002-12-30 | 2004-07-01 | Bendernagel Robert E. | Formation of patterned silicon-on-insulator (SOI)/silicon-on-nothing (SON) composite structure by porous Si engineering |
| US20040171196A1 (en) * | 2002-08-08 | 2004-09-02 | Walitzki Hans J. | Method and apparatus for transferring a thin layer of semiconductor material |
| JP2004343065A (en) * | 2003-03-11 | 2004-12-02 | Asml Netherlands Bv | Load lock with temperature regulation, lithography system equipped with load lock, and method for producing substrate using load lock |
| US20050077486A1 (en) * | 2003-10-09 | 2005-04-14 | Thomas Schenkel | Device and method of positionally accurate implantation of individual particles in a substrate surface |
| US20050121627A1 (en) * | 2003-12-08 | 2005-06-09 | Varian Semiconductor Equipment Associates, Inc. | System and method for serial ion implanting productivity enhancements |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8153513B2 (en) * | 2006-07-25 | 2012-04-10 | Silicon Genesis Corporation | Method and system for continuous large-area scanning implantation process |
-
2006
- 2006-07-26 JP JP2008524186A patent/JP2009507363A/en active Pending
- 2006-07-26 KR KR1020087004648A patent/KR20080042095A/en not_active Application Discontinuation
- 2006-07-26 WO PCT/US2006/029378 patent/WO2007014320A2/en active Application Filing
- 2006-07-27 TW TW095127459A patent/TW200746277A/en unknown
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61502298A (en) * | 1984-08-20 | 1986-10-09 | カルフアイアン，メグエア ヴイ | Solid-state generator of perpetual precession of electrons |
| JPH04504635A (en) * | 1989-12-18 | 1992-08-13 | インテバック・インコーポレイテッド | Dual track handling processing system |
| JPH08181189A (en) * | 1994-06-30 | 1996-07-12 | Diamond Semiconductor Group Inc | High-speed movement of manufacture thing in processing in vacuum |
| JPH0897389A (en) * | 1994-09-22 | 1996-04-12 | Commiss Energ Atom | Preparation of structure that has semiconductor thin film onsubstrate |
| JPH11510302A (en) * | 1995-07-19 | 1999-09-07 | チャン，チュン | System for plasma processing of large area substrates |
| US20030045131A1 (en) * | 2001-08-31 | 2003-03-06 | Applied Materials, Inc. | Method and apparatus for processing a wafer |
| US20040171196A1 (en) * | 2002-08-08 | 2004-09-02 | Walitzki Hans J. | Method and apparatus for transferring a thin layer of semiconductor material |
| WO2004025360A1 (en) * | 2002-09-12 | 2004-03-25 | Applied Materials, Inc. | Tiled silicon wafers on a common glass substrate and method of manufacture thereof |
| JP2005539259A (en) * | 2002-09-12 | 2005-12-22 | アプライド マテリアルズ インコーポレイテッド | Tile silicon wafer on common glass substrate and manufacturing method |
| US20040126985A1 (en) * | 2002-12-30 | 2004-07-01 | Bendernagel Robert E. | Formation of patterned silicon-on-insulator (SOI)/silicon-on-nothing (SON) composite structure by porous Si engineering |
| JP2004343065A (en) * | 2003-03-11 | 2004-12-02 | Asml Netherlands Bv | Load lock with temperature regulation, lithography system equipped with load lock, and method for producing substrate using load lock |
| US20050077486A1 (en) * | 2003-10-09 | 2005-04-14 | Thomas Schenkel | Device and method of positionally accurate implantation of individual particles in a substrate surface |
| US20050121627A1 (en) * | 2003-12-08 | 2005-06-09 | Varian Semiconductor Equipment Associates, Inc. | System and method for serial ion implanting productivity enhancements |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288569A (en) * | 2007-04-06 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | Process for producing semiconductor substrate |
| US8895407B2 (en) | 2007-05-18 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
| JP2014017513A (en) * | 2007-05-18 | 2014-01-30 | Semiconductor Energy Lab Co Ltd | Soi substrate manufacturing method |
| JP2009094488A (en) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | Method of manufacturing substrate provided with semiconductor film |
| JP2009076784A (en) * | 2007-09-21 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor substrate |
| JP2009094487A (en) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | Substrate provided with semiconductor film and manufacturing method thereof |
| JP2009076771A (en) * | 2007-09-21 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor wafer |
| US8822305B2 (en) | 2007-09-21 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Substrate provided with semiconductor films and manufacturing method thereof |
| JP2009076706A (en) * | 2007-09-21 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device and semiconductor substrate |
| JP2009135451A (en) * | 2007-10-23 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Semiconductor substrate, display panel, and method of manufacturing display |
| JP2009152577A (en) * | 2007-11-29 | 2009-07-09 | Semiconductor Energy Lab Co Ltd | Photoelectric conversion device and manufacturing method thereof |
| JP2009194375A (en) * | 2008-01-16 | 2009-08-27 | Semiconductor Energy Lab Co Ltd | Manufacturing method and manufacturing apparatus of semiconductor substrate |
| US8985173B2 (en) | 2008-01-16 | 2015-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method and manufacturing apparatus of semiconductor substrate |
| JP2009231819A (en) * | 2008-02-26 | 2009-10-08 | Semiconductor Energy Lab Co Ltd | Method of manufacturing soi substrate |
| JP2009239262A (en) * | 2008-03-07 | 2009-10-15 | Semiconductor Energy Lab Co Ltd | Manufacturing apparatus of composite substrate, and manufacturing method of composite substrate using the manufacturing apparatus |
| JP2012519381A (en) * | 2009-02-27 | 2012-08-23 | アルタ デバイセズ，インコーポレイテッド | Tile substrates for deposition and epitaxial lift-off processes. |
| JP2014222755A (en) * | 2009-02-27 | 2014-11-27 | アルタ デバイセズ, インコーポレイテッドAlta Devices, Inc. | Tiled substrate for deposition and epitaxial lift off process |
| JP2013502077A (en) * | 2009-08-11 | 2013-01-17 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | Mask ion implantation using fast-slow scan |
| US8981519B2 (en) | 2010-11-05 | 2015-03-17 | Sharp Kabushiki Kaisha | Semiconductor substrate, method of manufacturing semiconductor substrate, thin film transistor, semiconductor circuit, liquid crystal display apparatus, electroluminescence apparatus, wireless communication apparatus, and light emitting apparatus |
| US8946820B2 (en) | 2011-06-30 | 2015-02-03 | Sharp Kabushiki Kaisha | Method for manufacturing semiconductor substrate, substrate for forming semiconductor substrate, stacked substrate, semiconductor substrate, and electronic device |
| JP2015511989A (en) * | 2011-12-23 | 2015-04-23 | ソレクセル、インコーポレイテッド | Productive semiconductor metallization and interconnect spraying |
| JP2017133108A (en) * | 2011-12-23 | 2017-08-03 | ソレクセル、インコーポレイテッド | Highly productive semiconductor metal coating, and spray processing of interconnection |
| US9041147B2 (en) | 2012-01-10 | 2015-05-26 | Sharp Kabushiki Kaisha | Semiconductor substrate, thin film transistor, semiconductor circuit, liquid crystal display apparatus, electroluminescent apparatus, semiconductor substrate manufacturing method, and semiconductor substrate manufacturing apparatus |
| JP2016541106A (en) * | 2013-12-09 | 2016-12-28 | サンパワー コーポレイション | Fabrication of solar cell emitter regions using self-aligned injection and capping. |
| US11316056B2 (en) | 2013-12-09 | 2022-04-26 | Sunpower Corporation | Solar cell emitter region fabrication using self-aligned implant and cap |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007014320A3 (en) | 2009-05-07 |
| TW200746277A (en) | 2007-12-16 |
| KR20080042095A (en) | 2008-05-14 |
| WO2007014320A9 (en) | 2007-09-07 |
| WO2007014320A2 (en) | 2007-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009507363A (en) | Method and structure for forming multiple tile portions on a plate using a controlled cleavage process | |
| KR100996539B1 (en) | Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species | |
| US7911016B2 (en) | Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process | |
| US6171965B1 (en) | Treatment method of cleaved film for the manufacture of substrates | |
| US8153513B2 (en) | Method and system for continuous large-area scanning implantation process | |
| US7351644B2 (en) | Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process | |
| EP1194949B1 (en) | Surface finishing of soi substrates using an epi process | |
| US8859393B2 (en) | Methods for in-situ passivation of silicon-on-insulator wafers | |
| US20020098713A1 (en) | Clustertool system software using plasma immersion ion implantation | |
| US20070032044A1 (en) | Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back | |
| TWI567780B (en) | Method of manufacturing composite wafers | |
| US8196546B1 (en) | Semiconductor structure made using improved multiple ion implantation process | |
| EP2641257B1 (en) | Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process | |
| US8008175B1 (en) | Semiconductor structure made using improved simultaneous multiple ion implantation process | |
| WO2008088559A1 (en) | Method and structure for cleaning surfaces for bonding layer transfer substrates | |
| US7910456B1 (en) | Liquid based substrate method and structure for layer transfer applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121031 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121107 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121130 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121207 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130604 |