KR20080040898A - 액정표시장치와 그 구동방법 - Google Patents

Abstract

본 발명은 인버젼 방식으로 구동되는 액정표시장치의 표시품질을 높이도록 한 액정표시장치와 그 구동방법에 관한 것이다.

본 발명에 따른 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차하고 다수의 액정셀들이 매트릭스 형태로 배치되는 액정패널; 게이트 쉬프트 클럭을 포함한 게이트 제어신호에 응답하여 상기 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로; 데이터 제어신호에 응답하여 상기 데이터라인들에 주기적으로 극성이 반전되는 데이터전압들을 공급하는 데이터 구동회로; 및 상기 게이트 제어신호와 상기 데이터 제어신호를 발생하고 상기 데이터전압의 극성이 반전될 때 상기 게이트 쉬프트 클럭의 주기를 제1 주기로 제어하고 상기 데이터전압이 동일 극성으로 유지될 때 상기 게이트 쉬프트 클럭의 주기를 상기 제1 주기보다 짧은 제2 주기로 제어하는 제어신호 발생회로를 구비한다.

Description

액정표시장치와 그 구동방법{Liquid Crystal Display and Driving Method thereof}

도 1은 1 도트 인버젼 방식에서 구동되는 액정패널의 데이터 극성을 개략적으로 나타내는 도면.

도 2는 2 도트 인버젼 방식에서 구동되는 액정패널의 데이터 극성을 개략적으로 나타내는 도면.

도 3은 2 도트 인버젼 방식으로 구동되는 액정표시장치를 개략적으로 나타내는 블록도.

도 4는 도 3의 액정패널에서 수직으로 나란하게 배치되는 4×4 액정셀 매트릭스를 확대하여 나타내는 도면.

도 5는 도 4와 같은 액정셀 매트릭스에 충전되는 2 도트 인버젼 방식의 데이터를 나타내는 파형도.

도 6은 본 발명의 실시예에 따른 액정표시장치의 구성도.

도 7은 본 발명의 실시예에 따른 게이트 쉬프트 클럭의 파형도.

도 8은 본 발명의 실시예에 따른 게이트 쉬프트 클럭 발생회로의 구성도.

도 9는 도 8의 각 부로부터 출력되는 신호의 파형도.

도 10은 게이트 구동회로의 개략적인 구성도.

도 11은 게이트 쉬프트 클럭에 따라 출력되는 스캔펄스의 파형도.

도 12는 데이터 구동회로의 개략적인 구성도.

도 13은 기수 데이터전압으로 충전되는 액정셀과 우수 데이터전압으로 충전되는 액정셀의 충전량이 균일하게 되는 것을 설명하기 위한 파형도.

< 도면의 주요 부분에 대한 부호의 설명 >

110 : 타이밍 콘트롤러 120 : 데이터 구동회로

130 : 게이트 구동회로 140 : 액정패널

150 : GSC 발생회로 151 : 카운터

152,153,155,156 : 제1 내지 제4 제어신호 발생부

154,157 : 제1 및 제2 논리곱 연산기

158 : 논리합 연산기 R1_V,R2_V : 제1 및 제2 라이징 결정값

F1_V,F2_V : 제1 및 제2 폴링 결정값

본 발명은 액정표시장치에 관한 것으로, 특히 인버젼 방식으로 구동되는 액정표시장치의 표시품질을 높이도록 한 액정표시장치와 그 구동방법에 관한 것이다.

액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 액정셀마다 스위칭소자가 형성되어 동영상을 표시하기에 유리하다. 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.

액정표시장치는 액정셀에 충전되는 데이터의 극성을 주기적으로 반전시킴으로써 플리커와 잔상을 줄이기 위한 인버젼 방식으로 구동되고 있다. 인버젼 방식으로는 수직라인 방향에서 인접한 액정셀들간 데이터의 극성을 반전시키는 라인 인버젼 방식, 수평라인 방향에서 인접한 액정셀들간 데이터의 극성을 반전시키는 컬럼 인버젼 방식, 수직라인 방향과 수평라인 방향에서 인접한 액정셀들간 데이터의 극성을 반전시키는 도트 인버젼 방식이 있다. 이러한 인버젼 방식 중에서 도트 인버젼 방식이 수직 및 수평방향에서 플리커가 거의 나타나지 않기 때문에 주로 선택되고 있다.

도트 인버젼 방식은 도 1과 같이 수직방향에서 인접하는 액정셀에 각각 공급되는 데이터의 극성이 상반됨과 아울러 수평방향에서 인접하는 액정셀에 각각 공급되는 데이터의 극성이 상반된다. 그리고 그 데이터의 극성은 매 프레임(Fn-1,Fn)마다 반전된다. 이러한 도트 인버젼 방식은 수직 및 수평방향 모두에서 플리커가 최소화되기 때문에 현재 액정표시장치에서 가장 많이 적용되고 있다.

도 2의 도트 인버젼 방식은 수평 또는 수직방향에서 2 도트 단위로 데이터의 극성이 반전된다. 도 2와 같은 2 도트 인버젼 방식은 도 1과 같은 1 도트 인버젼 방식에 비하여 소비전력이 낮은 장점이 있다.

도 3은 2 도트 인버젼 방식으로 구동되는 종래의 액정표시장치를 개략적으로 나타낸 것이다.

도 3을 참조하면, 종래의 액정표시장치는 데이터라인(D1 내지 Dm)과 게이트라인(G1 내지 Gn)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정패널(34)과, 액정패널(34)의 데이터라인(D1 내지 Dm)에 데이터를 공급하기 위한 데이터 구동회로(32)와, 액정패널(34)의 게이트라인(G1 내지 Gn)에 스캔펄스를 공급하기 위한 게이트 구동회로(33)와, 데이터 구동회로(32) 및 게이트 구동회로(33)를 제어하기 위한 타이밍 콘트롤러(31)를 구비한다.

데이터 구동회로(32)는 클럭을 샘플링하기 위한 쉬프트레지스터, 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(D1 내지 Dm)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인 사이에 접속된 출력버퍼 등으로 구성된다. 이 데이터 구동회로(32)는 2 도트 인버젼 방식에 따라 2 수평주기 단위로 데이터라인들(D1 내지 Dm)에 공급되는 데이터전압의 극성을 반전시키고 그 데이터전압을 소스 출력 인에이블신호(Source Output Enable : SOE)에 따라 액정패널(34)의 데이터라인들(D1 내지 Dm)에 공급하게 된다.

게이트 구동회로(33)는 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트시키기 위한 레벨 쉬프터 등으로 구성된다. 이 게이트 구동회로(33)는 타이밍 콘트롤러(31)의 제어 하에 게이트라인들(G1 내지 Gn)에 순차적으로 스캔펄스를 공급한다.

타이밍 콘트롤러(31)는 수직/수평 동기신호(V,H)와 클럭(CLK)을 이용하여 게이트 구동회로(33)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(32)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 데이터 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse : SSP), 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 출력 인에이블신호(SOE), 극성신호(Polarity : POL) 등을 포함한다. 여기서, 소스 출력신호(SOE)는 데이터의 출력시간을 지시하는 신호이다. 게이트 제어신호(GDC)는 게이트 쉬프트 클럭(Gate Shift Clock : GSC), 게이트 출력신호(Gate Output Enable : GOE), 게이트스타트 펄스(Gate Start Pulse : GSP) 등을 포함한다. 여기서, 게이트 출력신호(GOE)는 게이트 구동회로(33)의 출력시점을 지시하는 제어신호이다.

도 4는 액정패널에서 수직으로 나란하게 배치되는 4×4 액정셀 매트릭스를 확대하여 나타낸 것이고, 도 5는 도 4에 도시된 네 개의 액정셀들에 공급되는 2 도트 인버젼 방식의 데이터전압을 나타낸다.

도 4 및 도 5를 참조하면, 2 도트 인버젼 방식의 액정표시장치는 데이터전압의 극성을 2 수평라인 주기로 반전시킨다. 따라서, 제1 데이터라인(DL1)에 접속된 제1 수평라인(HL1)의 액정셀(A)과 제2 수평라인(HL2)의 액정셀(B)에는 공통전압(Vcom)보다 높은 정극성 전압이 인가되는 반면에, 제1 데이터라인(DL1)에 접속된 제3 수평라인(HL3)의 액정셀(C)과 제4 수평라인(HL4)의 액정셀(D)에는 공통전압(Vcom)보다 낮은 부극성 전압이 인가된다.

그런데 이러한 2 도트 인버젼 방식에서는 부극성 전압(또는 정극성 전압)으로부터 상승하는 정극성 전압(또는 부극성 전압)이 인가되는 액정셀과, 정극성 전압(또는 부극성 전압)으로부터 변하는 정극성 전압(또는 부극성 전압)이 인가되는 액정셀들 사이에 액정셀에 충전되는 데이터의 충전량이 다르게 된다. 이는 부극성 전압(또는 정극성 전압)으로부터 상승하는 정극성 전압(또는 부극성 전압)의 라이징 타임(rising time)(또는 폴링 타임(falling time))이 긴 반면, 정극성 전압으로부터 변하는 정극성 전압의 라이징 타임(또는 폴링 타임)은 상대적으로 짧기 때문이다. 이러한 충전특성의 차이로 인하여, 동일한 계조의 데이터전압이라 하더라도 제1 및 제3 수평라인(HL1, HL3)의 액정셀들(A, C)에 비하여, 제2 및 제4 수평라인(HL2, HL4)의 액정셀들(B, D)은 더 밝게 보이게 되고, 그 결과 이웃하는 수평라인들 사이에 휘도차가 발생하게 된다.

따라서, 본 발명의 목적은 인버젼 방식으로 구동되는 액정표시장치의 표시품질을 높이도록 한 액정표시장치와 그 구동방법을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다 수의 데이터라인들과 다수의 게이트라인들이 교차하고 다수의 액정셀들이 매트릭스 형태로 배치되는 액정패널; 게이트 쉬프트 클럭을 포함한 게이트 제어신호에 응답하여 상기 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로; 데이터 제어신호에 응답하여 상기 데이터라인들에 주기적으로 극성이 반전되는 데이터전압들을 공급하는 데이터 구동회로; 및 상기 게이트 제어신호와 상기 데이터 제어신호를 발생하고 상기 데이터전압의 극성이 반전될 때 상기 게이트 쉬프트 클럭의 주기를 제1 주기로 제어하고 상기 데이터전압이 동일 극성으로 유지될 때 상기 게이트 쉬프트 클럭의 주기를 상기 제1 주기보다 짧은 제2 주기로 제어하는 제어신호 발생회로를 구비한다.

상기 제어신호 발생회로는, 상기 게이트 쉬프트 클럭의 주기를 제어하기 위해 게이트 쉬프트 클럭 발생회로를 구비한다.

상기 게이트 쉬프트 클럭 발생회로는, 상기 데이터전압들의 출력을 지시하는 데이터 인에이블 신호의 폴링 에지들 중 어느 하나를 기준점으로 하여 기준클럭을 카운팅하기 위한 카운터; 상기 카운터로부터 공급되는 카운팅 값이 소정의 제1 라이징 결정값과 동일하게 되는 시점에 동기하여 라이징되는 제1 제어신호를 발생하기 위한 제1 제어신호 발생기; 상기 카운터로부터 공급되는 카운팅 값이 상기 제1 라이징 결정값보다 소정의 크기만큼 큰 값으로 설정되는 제1 폴링 결정값과 동일하게 되는 시점에 동기하여 폴링되는 제2 제어신호를 발생하기 위한 제2 제어신호 발생기; 상기 카운터로부터 공급되는 카운팅 값이 소정의 제2 라이징 결정값과 동일하게 되는 시점에 동기하여 라이징되는 제3 제어신호를 발생하기 위한 제3 제어신 호 발생기; 상기 카운터로부터 공급되는 카운팅 값이 상기 제2 라이징 결정값보다 소정의 크기만큼 큰 값으로 설정되는 제2 폴링 결정값과 동일하게 되는 시점에 동기하여 폴링되는 제4 제어신호를 발생하기 위한 제4 제어신호 발생기; 상기 제1 및 제3 제어신호를 논리곱 연산하기 위한 제1 논리곱 연산기와, 상기 제2 및 제4 제어신호를 논리곱 연산하기 위한 제2 논리곱 연산기; 및 상기 제1 논리곱 연산기의 출력신호와 상기 제2 논리곱 연산기의 출력신호를 논리합 연산하여 상기 게이트 쉬프트 클럭을 발생하기 위한 논리합 연산기를 구비한다.

상기 제2 라이징 결정값은, 상기 제1 폴링 결정값보다 큰 값으로 설정되며, 상기 제3 제어신호가 상기 제1 제어신호의 라이징 시점으로부터 1 수평기간보다 더 적은 시간내에 라이징되도록 설정된다.

상기 기준점으로부터 2 수평기간 뒤에 발생되는 새로운 기준점에 동기하여,상기 제1 및 제3 제어신호는 폴링되고 상기 제2 및 제4 제어신호는 라이징된다.

상기 게이트 구동회로는, 상기 제1 주기의 게이트 쉬프트 클럭에 응답하여 제1 펄스폭을 갖는 기수 스캔펄스를 출력하고, 상기 제2 주기의 게이트 쉬프트 클럭에 응답하여 상기 제1 펄스폭보다 좁은 제2 펄스폭을 갖는 우수 스캔펄스를 출력한다.

상기 데이터전압들은 2 수평기간 단위로 극성이 반전된다.

상기 데이터 구동회로는, 제1 데이터전압, 상기 제1 데이터전압과 극성이 동일한 제2 데이터전압, 상기 제1 및 제2 데이터전압과 극성이 다른 제3 및 제4 데이터전압을 순차적으로 출력한다.

상기 액정패널은, 상기 스캔펄스에 응답하여 상기 데이터라인들로부터의 데이터전압을 상기 액정셀들에 공급하기 위한 다수의 박막 트랜지스터들을 구비한다.

상기 기수 스캔펄스는, 상기 제1 데이터전압을 제1 액정셀에 공급하고 상기 제3 데이터전압을 상기 제1 액정셀의 아래에 배치되는 제3 액정셀에 공급한다.

상기 우수 스캔펄스는, 상기 제2 데이터전압을 상기 제1 액정셀과 상기 제3 액정셀 사이에 배치되는 제2 액정셀에 공급하고 상기 제4 데이터전압을 상기 제3 액정셀 아래에 배치되는 제4 액정셀에 공급한다.

본 발명의 실시예에 따라 다수의 데이터라인들과 다수의 게이트라인들이 교차하고 다수의 액정셀들이 매트릭스 형태로 배치되며 상기 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로와 상기 데이터라인들에 데이터전압들을 공급하는 데이터 구동회로를 가지는 액정표시장치의 구동방법은, 게이트 쉬프트 클럭을 포함하여 상기 게이트 구동회로를 제어하기 위한 게이트 제어신호와, 상기 데이터 구동회로를 제어하기 위한 데이터 제어신호를 발생하되, 상기 데이터전압의 극성이 반전될 때 상기 게이트 쉬프트 클럭의 주기를 제1 주기로 제어하고 상기 데이터전압이 동일 극성으로 유지될 때 상기 게이트 쉬프트 클럭의 주기를 상기 제1 주기보다 짧은 제2 주기로 제어하는 단계; 및 상기 게이트 제어신호에 응답하여 상기 게이트라인들에 스캔펄스를 공급하고 상기 데이터 제어신호에 응답하여 상기 데이터라인들에 주기적으로 극성이 반전되는 데이터전압들을 공급하는 단계를 포함한다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 6 내지 도 13을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 6은 본 발명의 실시예에 따른 액정표시장치의 구성도이고, 도 7은 본 발명의 실시예에 따른 게이트 쉬프트 클럭의 파형도이다.

도 6을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인들(D1 내지 Dm)과 다수의 게이트라인들(G1 내지 Gn)이 교차하고 다수의 액정셀(Clc)들이 매트릭스 형태로 배치되는 액정패널(140)과, 2 수평기간(2H)을 단위로 제1 주기의 게이트 쉬프트 클럭(GSC)과 이보다 짧은 제2 주기의 게이트 쉬프트 클럭(GSC)을 교대로 발생하는 게이트 쉬프트 클럭 발생회로(150)와, 게이트 쉬프트 클럭(GSC)을 포함한 게이트 제어신호(GDC)에 응답하여 게이트라인들(G1 내지 Gn)에 스캔신호를 공급하는 게이트 구동회로(130)와, 데이터 제어신호(DDC)에 응답하여 데이터라인들(D1 내지 Dm)에 2 수평 기간을 주기로 극성이 반전되는 데이터전압들을 공급하는 데이터 구동회로(120)와, 입력되는 디지털 데이터(RGB)를 재정렬하여 데이터 구동회로(120)로 공급함과 아울러 게이트 구동회로(130)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(120)를 제어하기 위한 데이터 제어신호(DDC)를 발생하는 타이밍 콘트롤러(110)를 구비한다.

액정패널(140)은 도 3에 도시된 그것과 실질적으로 동일하다. 도면부호 'Cst'는 스토리지 캐패시터(Storage Capacitor)이다. 스토리지 캐패시터(Cst)는 k(단, k는 1과 n 사이의 양의 정수)번째 게이트라인에 접속된 액정셀(Clc)과 k-1번째의 전단 게이트라인 사이에 형성될 수도 있으며, k번째 게이트라인에 접속된 액 정셀(Clc)과 별도의 공통라인 사이에 형성될 수도 있다.

게이트 쉬프트 클럭 발생회로(150)는 도 7에 도시된 바와 같이, 2 수평기간(2H)을 단위로 제1 주기(T1)의 게이트 쉬프트 클럭(GSC)과 이보다 짧은 제2 주기(T2)의 게이트 쉬프트 클럭(GSC)을 교대로 발생한다. 게이트 쉬프트 클럭 발생회로(150)는 타이밍 콘트롤러(110)내에 내장될 수 있으며, 이러한 게이트 쉬프트 클럭 발생회로(150)에 대해서는 도 8 및 도 9를 결부하여 상세히 설명하기로 한다.

게이트 구동회로(130)는 타이밍 콘트롤러(110)로부터의 게이트 쉬프트 클럭(GSC)을 포함하는 게이트 제어신호(GDC(GSC))에 응답하여 제1 펄스폭(W1)을 갖는 스캔펄스와 제1 펄스폭보다 작은 제2 펄스폭(W2)을 갖는 스캔펄스를 게이트라인들(G1 내지 Gn)에 교번적으로 공급한다. 즉, 게이트 구동회로(130)는 제1 주기(T1)의 게이트 쉬프트 클럭(GSC)에 응답하여 제1 펄스폭(W1)을 갖는 스캔펄스를 발생하여 기수번째 게이트라인들에 공급한다. 게이트 구동회로(130)는 제2 주기(T2)의 게이트 쉬프트 클럭(GSC)에 응답하여 제2 펄스폭(W1)을 갖는 스캔펄스를 발생하여 우수번째 게이트라인들에 공급한다. 이러한 게이트 구동회로(130)에 대해서는 도 10 및 도 11을 결부하여 상세하게 설명하기로 한다.

데이터 구동회로(120)는 타이밍 콘트롤러(110)로부터 입력되는 디지털 데이터(RGB)를 타이밍 콘트롤러(110)로부터 입력되는 제어신호(DDC)에 응답하여 액정패널(140)의 데이터라인들(D1 내지 Dm)에 공급하게 된다. 즉, 데이터 구동회로(120)는 타이밍 콘트롤러(110)로부터의 제어신호(DDC)에 포함된 극성제어신호(POL)에 따라 2 수평기간(2H) 동안 동일한 극성의 데이터를 발생한 후 데이터의 극성을 반전 시키고, 수평으로 이웃한 데이터의 극성들을 서로 반전시킨다. 이러한 데이터 구동회로(120)에 대해서는 도 12를 결부하여 상세하게 설명하기로 한다.

타이밍 콘트롤러(110)는 데이터 인에이블 신호(DE), 수직/수평 동기신호(Vsync,Hsync), 및 클럭(CLK)을 이용하여 게이트 구동회로(130)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(120)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 게이트 제어신호(GDC)는 도 10에서 알 수 있는바, 게이트 쉬프트 클럭(GSC), 게이트 출력신호(GOE), 게이트스타트 펄스(GSP) 등을 포함한다. 데이터 제어신호(DDC)는 도 12에서 알 수 있는바, 소스 스타트 펄스(SSP), 소스 쉬프트 클럭(SSC), 소스 출력신호(SOE), 극성신호(POL) 등을 포함한다.

여기서, 게이트 쉬프트 클럭(GSC)은 타이밍 콘트롤러(110)내의 게이트 쉬프트 클럭 발생회로(150)에 의해 생성되는 신호이다. 수직으로 인접하는 액정셀들에 공급되는 데이터전압의 극성이 2 수평기간(2H)을 주기로 변하는 경우, 타이밍 콘트롤러(110)는 제1 주기를 갖는 게이트 쉬프트 클럭(GSC)과 제1 주기보다 짧은 제2 주기를 갖는 게이트 쉬프트 클럭(GSC)을 교번하여 게이트 구동회로(130)에 공급함으로써, 우수 데이터전압이 액정셀에 충전되는 시간을 줄여 기수 데이터전압으로 충전되는 액정셀과 우수 데이터전압으로 충전되는 액정셀의 충전량이 균일하게 되도록 한다.

도 8은 본 발명의 실시예에 따른 게이트 쉬프트 클럭 발생회로의 구성도이고, 도 9는 도 8의 각 부로부터 출력되는 신호의 파형도이다.

도 8 및 도 9를 참조하면, 본 발명의 실시예에 따른 게이트 쉬프트 클럭 발 생회로(150)는 카운터(151), 제1 내지 제4 제어신호 발생부(152,153,155,156), 제1 및 제2 논리곱 연산기(154,157), 및 논리합 연산기(158)을 구비한다.

카운터(151)는 데이터 인에이블 신호(DE)의 폴링 에지를 기준점으로 하여 기준클럭(CLK)을 카운팅하고, 카운팅 된 값을 실시간으로 제1 내지 제4 제어신호 발생부(152,153,155,156)에 공급한다. 여기서, 기준클럭(CLK)은 0 V와 3.3 V 사이에서 스윙되며 수십 ㎒의 주파수를 가진다. 데이터 인에이블 신호(DE)에는 대략 1 수평기간(1H)을 주기로 폴링 에지가 발생되며, 2 수평기간(2H)마다 발생되는 폴링 에지가 카운팅을 위한 기준점으로 사용된다.

제1 제어신호 발생부(152)는 카운터(151)로부터의 카운팅 값과 소정의 제1 라이징 결정값(R1_V)을 비교하고, 카운팅 값이 제1 라이징 결정값(R1_V)과 동일하게 되는 시점에 동기하여 라이징되는 제1 라이징 신호(SR1)를 발생한다.(도 9의 SR1 참조) 이를 위해 제1 제어신호 발생부(152)는 자신의 출력단(미도시)을 고전위 전압원(VCC)과 기저 전압원(GND)에 선택적으로 접속시키는 스위치 소자(미도시)를 구비하고, 카운팅 값이 제1 라이징 결정값(R1_V)과 동일하게 되는 시점과 동기하여 기저 전압원(GND)에 접속되어 있던 자신의 출력단을 고전위 전압원(VCC)으로 접속시킨다. 그리고, 제1 제어신호 발생부(152)는 기준점으로부터 2 수평기간(2H) 뒤에 발생되는 새로운 기준점과 동기하여 고전위 전압원(VCC)에 접속되어 있던 자신의 출력단을 기저 전압원(GND)으로 접속시킨다.

제2 제어신호 발생부(153)는 카운터(151)로부터의 카운팅 값과 소정의 제1 폴링 결정값(F1_V)을 비교하고, 카운팅 값이 제1 폴링 결정값(F1_V)과 동일하게 되 는 시점에 동기하여 폴링되는 제1 폴링 신호(SF1)를 발생한다.(도 9의 SF1 참조) 여기서, 제1 폴링 결정값(F1_V)은 제1 라이징 결정값(R1_V)보다 소정의 크기만큼 큰 값으로 설정된다. 제1 폴링 신호(SF1)를 발생하기 위해, 제2 제어신호 발생부(153)는 자신의 출력단(미도시)을 고전위 전압원(VCC)과 기저 전압원(GND)에 선택적으로 접속시키는 스위치 소자(미도시)를 구비하고, 카운팅 값이 제1 폴링 결정값(F1_V)과 동일하게 되는 시점과 동기하여 고전위 전압원(VCC)에 접속되어 있던 자신의 출력단을 기저 전압원(GND)으로 접속시킨다. 그리고, 제2 제어신호 발생부(153)는 기준점으로부터 2 수평기간(2H) 뒤에 발생되는 새로운 기준점과 동기하여 기저 전압원(GND)에 접속되어 있던 출력단을 고전위 전압원(VCC)으로 접속시킨다.

제1 논리곱 연산기(154)는 제1 제어신호 발생부(152)로부터의 제1 라이징 신호(SR1)와 제2 제어신호 발생부(153)로부터의 제1 폴링 신호(SF1)를 논리곱 연산하여 도 9에 도시된 바와 같이 2 수평기간(2H)을 주기로 갖는 합성신호(SR1 × SF1)를 발생한다.

제3 제어신호 발생부(155)는 카운터(151)로부터의 카운팅 값과 소정의 제2 라이징 결정값(R2_V)을 비교하고, 카운팅 값이 제2 라이징 결정값(R2_V)과 동일하게 되는 시점에 동기하여 라이징되는 제2 라이징 신호(SR2)를 발생한다.(도 9의 SR2 참조) 여기서, 제2 라이징 결정값(R2_V)은 제1 폴링 결정값(F1_V)보다 큰 값으로 설정되되, 제2 라이징 신호(SR2)가 제1 라이징 신호(SR1)의 라이징 시점으로부터 1 수평기간보다 더 적은 시간내에 라이징되도록 설정된다. 제2 라이징 신 호(SR2)를 발생하기 위해, 제3 제어신호 발생부(155)는 자신의 출력단(미도시)을 고전위 전압원(VCC)과 기저 전압원(GND)에 선택적으로 접속시키는 스위치 소자(미도시)를 구비하고, 카운팅 값이 제2 라이징 결정값(R2_V)과 동일하게 되는 시점과 동기하여 기저 전압원(GND)에 접속되어 있던 자신의 출력단을 고전위 전압원(VCC)으로 접속시킨다. 그리고, 제3 제어신호 발생부(155)는 기준점으로부터 2 수평기간(2H) 뒤에 발생되는 새로운 기준점과 동기하여 고전위 전압원(VCC)에 접속되어 있던 자신의 출력단을 기저 전압원(GND)으로 접속시킨다.

제4 제어신호 발생부(156)는 카운터(151)로부터의 카운팅 값과 소정의 제2 폴링 결정값(F2_V)을 비교하고, 카운팅 값이 제2 폴링 결정값(F2_V)과 동일하게 되는 시점에 동기하여 폴링되는 제2 폴링 신호(SF2)를 발생한다.(도 9의 SF2 참조) 여기서, 제2 폴링 결정값(F2_V)은 제2 라이징 결정값(R2_V)보다 소정의 크기만큼 큰 값으로 설정된다. 제2 폴링 신호(SF2)를 발생하기 위해, 제4 제어신호 발생부(156)는 자신의 출력단(미도시)을 고전위 전압원(VCC)과 기저 전압원(GND)에 선택적으로 접속시키는 스위치 소자(미도시)를 구비하고, 카운팅 값이 제2 폴링 결정값(F2_V)과 동일하게 되는 시점과 동기하여 고전위 전압원(VCC)에 접속되어 있던 자신의 출력단을 기저 전압원(GND)으로 접속시킨다. 그리고, 제4 제어신호 발생부(156)는 기준점으로부터 2 수평기간(2H) 뒤에 발생되는 새로운 기준점과 동기하여 기저 전압원(GND)에 접속되어 있던 출력단을 고전위 전압원(VCC)으로 접속시킨다.

제2 논리곱 연산기(157)는 제3 제어신호 발생부(155)로부터의 제2 라이징 신 호(SR2)와 제4 제어신호 발생부(156)로부터의 제2 폴링 신호(SF2)를 논리곱 연산하여 도 9에 도시된 바와 같이 2 수평기간(2H)을 주기로 갖는 합성신호(SR2 × SF2)를 발생한다.

논리합 연산기(158)는 제1 논리곱 연산기(154)로부터의 합성신호(SR1 × SF1)와 제2 논리곱 연산기(157)로부터의 합성신호(SR2 × SF2)를 논리합 연산하여 2 수평기간(2H)을 단위로 제1 주기(T1)의 게이트 쉬프트 클럭(GSC)과 이보다 짧은 제2 주기(T2)의 게이트 쉬프트 클럭(GSC)을 교대로 발생한다.

이와 같이, 게이트 쉬프트 클럭 발생회로(150)는 제1 주기(T1)를 갖는 게이트 쉬프트 클럭(GSC)과 제1 주기(T1)보다 짧은 제2 주기(T2)를 갖는 게이트 쉬프트 클럭(GSC)을 교번하여 게이트 구동회로(130)에 공급함으로써, 우수 데이터전압이 액정셀에 충전되는 시간을 줄여 기수 데이터전압으로 충전되는 액정셀과 우수 데이터전압으로 충전되는 액정셀의 충전량이 균일하게 되도록 한다.

한편, 제1 및 제2 라이징 결정값(R1_V, R2_V)과 제1 및 제2 폴링 결정값(F1_V, F2_V)은 데이터의 소거 및 갱신이 가능한 비휘발성 메모리 예를 들면, EEPROM(Electrically Erasable Programmable Read Only Memory) 및/또는 EDID ROM(Extended Display Identification Data ROM)에 저장된다. 따라서, 액정셀의 충전특성이나 위치등에 따라, 동일 계조에서 기수번째 수평라인의 액정셀들과 우수번째 수평라인의 액정셀들간의 충전량이 더 크게 차이가 나는 경우에, 사용자는 제2 라이징 결정값(R2_V) 및 제2 폴링 결정값(F2_V)을 줄임으로써 게이트 쉬프트 클럭(GSC)의 제2 주기가 더 짧아지도록 할 수 있다. 도 10 및 도 11을 통해 설명하 겠지만, 게이트 쉬프트 클럭(GSC)의 제2 주기가 더 짧아질수록 우수 데이터전압이 액정셀에 충전되는 시간은 그만큼 줄어들게 된다.

도 10은 게이트 구동회로(130)의 개략적인 구성도이고, 도 11은 게이트 쉬프트 클럭(GSC)에 따라 출력되는 스캔펄스의 파형도이다.

도 10 및 도 11을 참조하면, 게이트 구동회로(130)는 다수의 스테이지(132-1내지 132-n)를 가지며 게이트 쉬프트 클럭(GSC)과 게이트 출력신호(GOE)에 따라 스캔펄스의 출력을 조절하는 쉬프트 레지스터(132)와, 쉬프트 레지스터(132)의 각 출력신호의 스윙폭을 액정셀(Clc)의 구동에 맞는 스윙폭으로 변환하는 레벨 쉬프터(134-1 내지 134-n)를 구비한다.

쉬프트 레지스터(132)의 제1 스테이지(132-1)는 타이밍 콘트롤러(110)로부터의 게이트 스타트 펄스(GSP)와 게이트 쉬프트 클럭(GSC)에 응답하여 스캔펄스를 발생한다. 그리고 제2 내지 제n 스테이지(132-2 내지 132-n)는 전단 게이트라인(G1 내지 Gn-1) 상의 전압을 게이트 스타트 펄스(GSP)로서 입력받아 그 신호와 게이트 쉬프트 클럭(GSC)에 응답하여 스캔펄스를 순차적으로 발생한다. 특히, 실리콘 웍스(Silicon Works)사의 모델번호 SW8010_K 와 같은 게이트 구동회로의 경우에는 쉬프트 레지스터(132)로부터 출력되는 스캔펄스의 폭은 도 11에 도시된 바와 같이 주로 게이트 쉬프트 클럭(GSC)의 주기에 따라 조절된다. 예컨대, 제1 주기(T1)의 게이트 쉬프트 클럭(GSC)이 쉬프트 레지스터(132)입력될 때보다 제2 주기(T2)의 게이트 쉬프트 클럭(GSC)이 쉬프트 레지스터(132)에 입력될 때 스캔펄스의 폭은 상대적으로 더 좁아진다.(W1 > W2)

레벨 쉬프터(134-1 내지 134-n)는 쉬프트 레지스터(132)의 출력단자에 각각 접속되어 쉬프트 레지스터(132)의 각 출력신호의 스윙폭을 액정셀(Clc)의 구동에 맞는 스윙폭으로 변환한다. 이 레벨 쉬프터(134-1 내지 134-n)로부터 출력되는 스캔펄스(SP1 내지 SPn)는 게이트 하이전압(Vgh)과 게이트 로우 전압(Vgl)의 두 전압레벨을 가지게 된다. 이 레벨 쉬프터(134-1 내지 134-n)와 게이트라인(G1 내지 Gn) 사이에는 버퍼가 설치될 수 있다.

도 12는 데이터 구동회로(120)의 개략적인 구성도이고, 도 13은 기수 데이터전압으로 충전되는 액정셀과 우수 데이터전압으로 충전되는 액정셀의 충전량이 균일하게 되는 것을 설명하기 위한 파형도이다.

도 12를 참조하면, 데이터 구동회로(120)는 다수의 집적회로(IC)를 포함하며, 각각의 집적회로는 입력라인과 데이터라인 사이에 종속적으로 접속된 쉬프트 레지스터(122), 제1 래치(121), 제2 래치(123), 디지털-아날로그 변환기(Digital to Analog Convertor : 이하, "DAC"라 한다)(124), 및 버퍼(125)를 구비한다.

쉬프트 레지스터(122)는 타이밍 콘트롤러(110)로부터의 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링신호를 발생한다. 또한, 쉬프트 레지스터(122)는 소스 스타트 펄스(SSP)를 쉬프트시켜 다음 단의 쉬프트 레지스터(122)에 캐리신호(CAR)를 전달한다.

제1 래치(121)는 쉬프트 레지스터(122)로부터 입력되는 샘플링신호에 따라 디지털 데이터(RGB)를 샘플링하여 저장하고 저장된 디지털 데이터를 제2 래치(123)에 공급한다.

제2 래치(123)는 제1 래치(121)로부터 입력되는 데이터(EFD,RGB)를 래치한 다음, 타이밍 콘트롤러(110)로부터의 소스 출력 신호(SOE)에 응답하여 다른 집적회로 내의 제2 래치(123)와 함께 래치된 1 수평라인분의 디지털 데이터를 동시에 출력한다. 이때, 소스 출력 신호(SOE)는 대략 1 수평주기마다 발생되고, 각각의 펄스폭은 일정하다.

DAC(124)는 제2 래치(123)로부터의 디지털 데이터(RGB)를 타이밍 콘트롤러(110)로부터의 극성신호(POL)에 따라 정극성 아날로그 데이터전압(VPG)이나 부극성 아날로그 데이터전압(VNG)으로 변환한다. 또한, DAC(124)로부터 발생되는 전압은 극선신호(POL)에 응답하여 2 도트 인버젼 방식에 따라 데이터전압의 극성이 제어된다.

버퍼(125)는 DAC(124)로부터 입력되는 아날로그 데이터전압(VPG,VNG)을 신호감쇠없이 데이터라인(D1 내지 Dm)으로 출력하는 역할을 한다.

도 12에 있어서, 도면부호 'R'은 데이터 구동회로(120)의 출력단과 데이터라인(D1 내지 Dm) 사이의 선저항이다.

이와 같이, 데이터 구동회로(120)는 도 13에 도시된 바와 같이 2 수평기간(2H)을 주기로 정극성 아날로그 데이터전압(VPG)과 부극성 아날로그 데이터전압(VNG)을 교대로 발생하여 데이터라인(D1 내지 Dm)으로 출력한다. 이러한 데이터전압들(VPG, VNG)들이 액정셀의 화소전극에 충전되도록 하기 위해 게이트라인(G1 내지 Gn)에는 도 13에 도시된 바와 같이 게이트 구동회로(130)로부터 제1 펄스폭(W1)을 갖는 스캔펄스(SP) 및 제1 펄스폭 보다 작은 제2 펄스폭을 갖는 스캔펄 스(SP)가 공급된다. 제1 펄스폭(W1)을 갖는 스캔펄스(SP)는 기수번째 수평라인에 공급되고, 제2 펄스폭을 갖는 스캔펄스(SP)는 우수번째 수평라인에 공급됨으로써, 우수 데이터전압이 액정셀에 충전되는 시간은 기수 데이터전압이 액정셀에 충전되는 시간에 비해 줄어들게 된다. 예컨대, 도 13과 같이 제1 및 제3 수평라인(HL1, HL3)의 액정셀들(A, C)에 비하여, 제2 및 제4 수평라인(HL2, HL4)의 액정셀들(B, D)에 충전되는 데이터전압의 충전시간은 더 짧아지게 된다. 이에 따라, 우수 데이터전압이 액정셀에 충전되는 시간을 줄어들게 됨으로써 기수 데이터전압으로 충전되는 액정셀과 우수 데이터전압으로 충전되는 액정셀의 충전량은 균일하게 된다.

결과적으로, 본 발명은 2 도트 인버젼 방식에서 기수번째 수평라인의 액정셀과 우수번째 수평라인의 액정셀 사이의 충전특성 불균일을 게이트 쉬프트 클럭(GSC)의 주기 변조로 균일하게 할 수 있다.

상술한 바와 같이, 본 발명에 따른 액정표시장치와 그 구동방법은 데이터전압의 극성이 반전될 때 게이트 쉬프트 클럭의 주기를 제1 주기로 제어하고 데이터전압이 동일 극성으로 유지될 때 게이트 쉬프트 클럭의 주기를 제1 주기보다 짧은 제2 주기로 제어함으로써 우수 데이터전압이 액정셀에 충전되는 시간을 줄여 기수 데이터전압으로 충전되는 액정셀과 우수 데이터전압으로 충전되는 액정셀의 충전량을 균일하게 할 수 있다. 그 결과, 본 발명에 따른 액정표시장치와 그 구동방법은 이웃하는 수평라인들 사이의 휘도차 발생을 방지하여 표시품질을 현저하게 향상시 킬수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예컨대, 본 발명의 실시예는 2 도트 인버젼 방식을 중심으로 설명되었지만, N(단, N은 2 이상의 양의 정수) 도트 인버젼 방식 방식 등에도 적용될 수도 있다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (17)

1. 다수의 데이터라인들과 다수의 게이트라인들이 교차하고 다수의 액정셀들이 매트릭스 형태로 배치되는 액정패널;

   게이트 쉬프트 클럭을 포함한 게이트 제어신호에 응답하여 상기 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로;

   데이터 제어신호에 응답하여 상기 데이터라인들에 주기적으로 극성이 반전되는 데이터전압들을 공급하는 데이터 구동회로; 및

   상기 게이트 제어신호와 상기 데이터 제어신호를 발생하고 상기 데이터전압의 극성이 반전될 때 상기 게이트 쉬프트 클럭의 주기를 제1 주기로 제어하고 상기 데이터전압이 동일 극성으로 유지될 때 상기 게이트 쉬프트 클럭의 주기를 상기 제1 주기보다 짧은 제2 주기로 제어하는 제어신호 발생회로를 구비하는 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,

   상기 제어신호 발생회로는,

   상기 게이트 쉬프트 클럭의 주기를 제어하기 위해 게이트 쉬프트 클럭 발생회로를 구비하는 것을 특징으로 하는 액정표시장치.
3. 제 2 항에 있어서,

   상기 게이트 쉬프트 클럭 발생회로는,

   상기 데이터전압들의 출력을 지시하는 데이터 인에이블 신호의 폴링 에지들 중 어느 하나를 기준점으로 하여 기준클럭을 카운팅하기 위한 카운터;

   상기 카운터로부터 공급되는 카운팅 값이 소정의 제1 라이징 결정값과 동일하게 되는 시점에 동기하여 라이징되는 제1 제어신호를 발생하기 위한 제1 제어신호 발생기;

   상기 카운터로부터 공급되는 카운팅 값이 상기 제1 라이징 결정값보다 소정의 크기만큼 큰 값으로 설정되는 제1 폴링 결정값과 동일하게 되는 시점에 동기하여 폴링되는 제2 제어신호를 발생하기 위한 제2 제어신호 발생기;

   상기 카운터로부터 공급되는 카운팅 값이 소정의 제2 라이징 결정값과 동일하게 되는 시점에 동기하여 라이징되는 제3 제어신호를 발생하기 위한 제3 제어신호 발생기;

   상기 카운터로부터 공급되는 카운팅 값이 상기 제2 라이징 결정값보다 소정의 크기만큼 큰 값으로 설정되는 제2 폴링 결정값과 동일하게 되는 시점에 동기하여 폴링되는 제4 제어신호를 발생하기 위한 제4 제어신호 발생기;

   상기 제1 및 제3 제어신호를 논리곱 연산하기 위한 제1 논리곱 연산기와, 상기 제2 및 제4 제어신호를 논리곱 연산하기 위한 제2 논리곱 연산기; 및

   상기 제1 논리곱 연산기의 출력신호와 상기 제2 논리곱 연산기의 출력신호를 논리합 연산하여 상기 게이트 쉬프트 클럭을 발생하기 위한 논리합 연산기를 구비하는 것을 특징으로 하는 액정표시장치.
4. 제 3 항에 있어서,

   상기 제2 라이징 결정값은,

   상기 제1 폴링 결정값보다 큰 값으로 설정되며, 상기 제3 제어신호가 상기 제1 제어신호의 라이징 시점으로부터 1 수평기간보다 더 적은 시간 내에 라이징되도록 설정되는 것을 특징으로 하는 액정표시장치.
5. 제 4 항에 있어서,

   상기 기준점으로부터 2 수평기간 뒤에 발생되는 새로운 기준점에 동기하여,상기 제1 및 제3 제어신호는 폴링되고 상기 제2 및 제4 제어신호는 라이징되는 것을 특징으로 하는 액정표시장치.
6. 제 5 항에 있어서,

   상기 게이트 구동회로는,

   상기 제1 주기의 게이트 쉬프트 클럭에 응답하여 제1 펄스폭을 갖는 기수 스캔펄스를 출력하고, 상기 제2 주기의 게이트 쉬프트 클럭에 응답하여 상기 제1 펄스폭보다 좁은 제2 펄스폭을 갖는 우수 스캔펄스를 출력하는 것을 특징으로 하는 액정표시장치.
7. 제 6 항에 있어서,

   상기 데이터전압들은 2 수평기간 단위로 극성이 반전되는 것을 특징으로 하는 액정표시장치.
8. 제 7 항에 있어서,

   상기 데이터 구동회로는,

   제1 데이터전압, 상기 제1 데이터전압과 극성이 동일한 제2 데이터전압, 상기 제1 및 제2 데이터전압과 극성이 다른 제3 및 제4 데이터전압을 순차적으로 출력하는 것을 특징으로 하는 액정표시장치.
9. 제 8 항에 있어서,

   상기 액정패널은,

   상기 스캔펄스에 응답하여 상기 데이터라인들로부터의 데이터전압을 상기 액정셀들에 공급하기 위한 다수의 박막 트랜지스터들을 구비하는 것을 특징으로 하는 액정표시장치
10. 제 9 항에 있어서,

    상기 기수 스캔펄스는,

    상기 제1 데이터전압을 제1 액정셀에 공급하고 상기 제3 데이터전압을 상기 제1 액정셀의 아래에 배치되는 제3 액정셀에 공급하는 것을 특징으로 하는 액정표시장치.
11. 제 10 항에 있어서,

    상기 우수 스캔펄스는,

    상기 제2 데이터전압을 상기 제1 액정셀과 상기 제3 액정셀 사이에 배치되는 제2 액정셀에 공급하고 상기 제4 데이터전압을 상기 제3 액정셀 아래에 배치되는 제4 액정셀에 공급하는 것을 특징으로 하는 액정표시장치.
12. 다수의 데이터라인들과 다수의 게이트라인들이 교차하고 다수의 액정셀들이 매트릭스 형태로 배치되며 상기 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로와 상기 데이터라인들에 데이터전압들을 공급하는 데이터 구동회로를 가지는 액정표시장치의 구동방법에 있어서,

    게이트 쉬프트 클럭을 포함하여 상기 게이트 구동회로를 제어하기 위한 게이트 제어신호와, 상기 데이터 구동회로를 제어하기 위한 데이터 제어신호를 발생하되, 상기 데이터전압의 극성이 반전될 때 상기 게이트 쉬프트 클럭의 주기를 제1 주기로 제어하고 상기 데이터전압이 동일 극성으로 유지될 때 상기 게이트 쉬프트 클럭의 주기를 상기 제1 주기보다 짧은 제2 주기로 제어하는 단계; 및

    상기 게이트 제어신호에 응답하여 상기 게이트라인들에 스캔펄스를 공급하고 상기 데이터 제어신호에 응답하여 상기 데이터라인들에 주기적으로 극성이 반전되는 데이터전압들을 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
13. 제 12 항에 있어서,

    상기 스캔펄스는,

    상기 제1 주기의 게이트 쉬프트 클럭에 응답하여 제1 펄스폭을 갖는 기수 스캔펄스; 및

    상기 제2 주기의 게이트 쉬프트 클럭에 응답하여 상기 제1 펄스폭보다 좁은 제2 펄스폭을 갖는 우수 스캔펄스를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
14. 제 13 항에 있어서,

    상기 데이터전압들은 2 수평기간 단위로 극성이 반전되는 것을 특징으로 하는 액정표시장치의 구동방법.
15. 제 14 항에 있어서,

    상기 데이터전압들은,

    순차적으로 출력되는 제1 데이터전압, 상기 제1 데이터전압과 극성이 동일한 제2 데이터전압, 및 상기 제1 및 제2 데이터전압과 극성이 다른 제3 및 제4 데이터전압을 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
16. 제 15 항에 있어서,

    상기 기수 스캔펄스는,

    상기 제1 데이터전압이 제1 액정셀에 공급되도록 하고 상기 제3 데이터전압이 상기 제1 액정셀의 아래에 배치되는 제3 액정셀에 공급되도록 하는 것을 특징으로 하는 액정표시장치의 구동방법.
17. 제 16 항에 있어서,

    상기 우수 스캔펄스는,

    상기 제2 데이터전압이 상기 제1 액정셀과 상기 제3 액정셀 사이에 배치되는 제2 액정셀에 공급되도록 하고 상기 제4 데이터전압이 상기 제3 액정셀 아래에 배치되는 제4 액정셀에 공급되도록 하는 것을 특징으로 하는 액정표시장치의 구동방법.

Images