KR20080033774A - Plasma display and driving method thereof - Google Patents

Plasma display and driving method thereof Download PDF

Info

Publication number
KR20080033774A
KR20080033774A KR1020060099927A KR20060099927A KR20080033774A KR 20080033774 A KR20080033774 A KR 20080033774A KR 1020060099927 A KR1020060099927 A KR 1020060099927A KR 20060099927 A KR20060099927 A KR 20060099927A KR 20080033774 A KR20080033774 A KR 20080033774A
Authority
KR
South Korea
Prior art keywords
voltage
electrode
transistor
group
path
Prior art date
Application number
KR1020060099927A
Other languages
Korean (ko)
Inventor
곽상신
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060099927A priority Critical patent/KR20080033774A/en
Publication of KR20080033774A publication Critical patent/KR20080033774A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

A plasma display device and a driving method thereof are provided to generate sustain discharge pulses of various phases using a single sustain discharge circuit. A plasma display device includes plural first electrodes, first and second inductors, a capacitor, and first to fourth paths. A first terminal of the first inductor(L1) is connected to a first group of the first electrodes. A first terminal of the second inductor(L2) is connected to a second group of the first electrodes. The capacitor(Cer) is charged by a voltage between high and low level voltages of a sustain discharge pulse. The first path defines a path from the capacitor to a second terminal of the first inductor. The second path defines a path from the second terminal of the first inductor to the capacitor. The third path defines a path from the capacitor to a second terminal of the second inductor. The fourth path defines a path from the second terminal of the second inductor to the capacitor.

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY AND DRIVING METHOD THEREOF}Plasma display device and driving method thereof {PLASMA DISPLAY AND DRIVING METHOD THEREOF}

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이다.1 is a schematic conceptual diagram of a plasma display device according to an exemplary embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 유지 방전 펄스의 다양한 예를 나타내는 도면이다. 2 is a diagram illustrating various examples of sustain discharge pulses according to an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 유지 방전 회로의 개략적인 회로도이다. 3 is a schematic circuit diagram of a sustain discharge circuit according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 유지 방전 회로를 통해 도 2의 (a)와 같은 유지 방전 펄스 생성하기 위한 신호 타이밍도이다. 4 is a signal timing diagram for generating a sustain discharge pulse as shown in FIG. 2A through a sustain discharge circuit according to an exemplary embodiment of the present invention.

도 5는 도 4의 신호 타이밍에 따른 도 3의 유지 방전 회로의 동작을 나타내는 도면이다. 5 is a diagram illustrating an operation of the sustain discharge circuit of FIG. 3 according to the signal timing of FIG. 4.

도 6은 본 발명의 실시예에 따른 유지 방전 회로를 통해 도 2의 (b)와 같은 유지 방전 펄스 생성하기 위한 신호 타이밍도이다. 6 is a signal timing diagram for generating a sustain discharge pulse as shown in FIG. 2B through a sustain discharge circuit according to an exemplary embodiment of the present invention.

도 7은 도 6의 신호 타이밍에 따른 도 3의 유지 방전 회로의 동작을 나타내는 도면이다. 7 is a diagram illustrating an operation of the sustain discharge circuit of FIG. 3 according to the signal timing of FIG. 6.

도 8은 본 발명의 실시예에 따른 유지 방전 회로를 통해 도 2의 (c)와 같은 유지 방전 펄스 생성하기 위한 신호 타이밍도이다. 8 is a signal timing diagram for generating a sustain discharge pulse as shown in FIG. 2C through a sustain discharge circuit according to an exemplary embodiment of the present invention.

도 9는 도 8의 신호 타이밍에 따른 도 3의 유지 방전 회로의 동작을 나타내 는 도면이다.9 is a diagram illustrating an operation of the sustain discharge circuit of FIG. 3 according to the signal timing of FIG. 8.

본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것으서, 특히 플라즈마 표시 장치의 에너지 회수 회로에 관한 것이다. The present invention relates to a plasma display device and a driving method thereof, and more particularly, to an energy recovery circuit of a plasma display device.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 장치이다. 일반적으로 플라즈마 표시 장치는 한 프레임이 복수의 서브필드로 분할되어 구동된다. 각 서브필드의 어드레스 기간 동안 켜질 셀과 켜지지 않을 셀이 선택되고, 유지 기간 동안 실제로 영상을 표시하기 위해 켜질 셀에 대하여 유지 방전이 수행된다. The plasma display device is a device that displays characters or images using plasma generated by gas discharge. In general, a plasma display device is driven by dividing one frame into a plurality of subfields. Cells to be turned on and cells not to be turned on during the address period of each subfield are selected, and sustain discharge is performed on the cells to be turned on to actually display an image during the sustain period.

특히, 유지 기간 동안 유지 방전을 수행하는 전극에 하이 레벨 전압과 로우 레벨 전압을 교대로 가지는 유지 방전 펄스를 인가한다. 여기서, 유지 방전을 수행하는 주사 전극과 유지 전극이 형성된 면 사이에 방전 공간은 용량성 부하로 작용하며, 이 용량성 부하로 인해 하이 레벨 전압과 로우 레벨 전압을 인가할 때 방전을 위한 전력 이외에 무효 전력이 필요하다. 이러한 무효 전력을 회수하여 재사용하기 위해서 일반적으로 에너지 회수 회로를 사용한다. 한편, 하나의 에너지 회수 회로를 사용하는 경우 주사 전극 또는 유지 전극에 인가할 수 있는 유지 방전 펄스의 모양이 하나로 고정된다. 그러나 설계의 다양성을 확보하기 위해서는 하나의 에너지 회수를 이용하여 여러가지 위상차를 가지는 유지 방전 펄스를 생성하는 것이 요구된다. In particular, a sustain discharge pulse having a high level voltage and a low level voltage is alternately applied to the electrode which performs the sustain discharge during the sustain period. Here, the discharge space acts as a capacitive load between the scan electrode performing sustain discharge and the surface on which the sustain electrode is formed, and is invalid in addition to the power for discharging when the high level voltage and the low level voltage are applied due to the capacitive load. Power is needed. Energy recovery circuits are generally used to recover and reuse these reactive power. On the other hand, when one energy recovery circuit is used, the shape of the sustain discharge pulse that can be applied to the scan electrode or the sustain electrode is fixed to one. However, in order to secure design diversity, it is required to generate sustain discharge pulses having various phase differences by using one energy recovery.

본 발명이 이루고자 하는 기술적 과제는 하나의 유지 방전 회로를 통해 여러가지 위상차를 가지는 유지 방전 펄스를 생성할 수 있는 플라즈마 표시 장치 그 구동 방법을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method for driving a plasma display device capable of generating sustain discharge pulses having various phase differences through one sustain discharge circuit.

소드가 전기적으로 연결되는 제3 다이오드를 포함하며, 상기 제4 경로는, 상기 제2 인덕터의 제2 단에 애노드가 전기적으로 연결되는 제4 다이오드 및 상기 제4 다이오드의 캐소드와 상기 커패시터의 사이에 전기적으로 연결되는 제8 트랜지스터를 포함할 수 있다. A third diode electrically connected to the sword, wherein the fourth path includes a fourth diode electrically connected to the second end of the second inductor and a cathode of the fourth diode and the capacitor; It may include an eighth transistor electrically connected.

그리고 상기 플라즈마 표시 장치는, 제1 기간 동안 상기 제5 트랜지스터 및 상기 제7 트랜지스를 턴온 상태로 설정하고, 제2 기간 동안 상기 제1 트랜지스터 및 상기 제3 트랜지스터를 턴온 상태로 설정하고, 제3 기간 동안 상기 제6 트랜지스터 및 상기 제8 트랜지스터를 턴온 상태로 설정하고, 제4 기간 동안 상기 제2 트랜지스터 및 상기 제4 트랜지스터를 턴온 상태로 설정하는 제어부를 더 포함할 수 있다. The plasma display device may set the fifth transistor and the seventh transistor to be turned on for a first period, and turn the first transistor and the third transistor to be turned on for a second period of time, and a third The controller may further include a controller configured to set the sixth transistor and the eighth transistor to a turned on state and to set the second transistor and the fourth transistor to a turned on state during a fourth period.

또한 플라즈마 표시 장치는, 제1 기간 동안 상기 제4 트랜지스터 및 상기 제5 트랜지스터를 턴온 상태로 설정하고, 제2 기간 동안 상기 제1 트랜지스터 및 상기 제4 트랜지스터를 턴온 상태로 설정하고, 제3 기간 동안 상기 제1 트랜지스터 및 상기 제7 트랜지스터를 턴온 상태로 설정하고, 제4 기간 동안 상기 제3 트랜지 스터 및 상기 제6 트랜지스터를 턴온 상태로 설정하고, 제5 기간 동안 상기 제2 트랜지스터 및 상기 제3 트랜지스터를 턴온 상태로 설정하고, 제6 기간 동안 상기 제2 트랜지스터 및 상기 제8 트랜지스터를 턴온 상태로 설정하고, 제7 기간 동안 상기 제2 트랜지스터 및 상기 제4 트랜지스터를 턴온 상태로 설정하는 제어부를 더 포함할 수 있다. In addition, the plasma display device may set the fourth transistor and the fifth transistor to be turned on during the first period, and set the first transistor and the fourth transistor to be turned on during the second period, and then, during the third period. The first transistor and the seventh transistor are turned on, the third transistor and the sixth transistor are turned on for a fourth period, and the second transistor and the third transistor are turned on for a fifth period. And a controller configured to set the transistor to a turn on state, to set the second transistor and the eighth transistor to a turn on state for a sixth period, and to set the second transistor and the fourth transistor to a turn on state for a seventh period. It may include.

한편, 상기 플라즈마 표시 장치는, 제1 기간 동안 상기 제5 트랜지스터 및 상기 제8 트랜지스터를 턴온 상태로 설정하고, 제2 기간 동안 상기 제1 트랜지스터 및 상기 제4 트랜지스터를 턴온 상태로 설정하고, 제3 기간 동안 상기 제6 트랜지스터 및 상기 제7 트랜지스터를 턴온 상태로 설정하고, 제4 기간 동안 상기 제2 트랜지스터 및 상기 제3 트랜지스터를 턴온 상태로 설정하는 제어부를 더 포함할 수 있다. The plasma display device may set the fifth transistor and the eighth transistor to be turned on for a first period, and turn the first transistor and the fourth transistor to be turned on for a second period of time, and may be configured to turn on the third transistor. The controller may further include a controller configured to set the sixth transistor and the seventh transistor to a turned on state and to set the second transistor and the third transistor to a turned on state during a fourth period.

본 발명의 다른 특징에 따르면, 유지 방전 펄스가 인가되는 복수의 제1 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법이 제공된다. 이 구동 방법은, 제1 기간 동안, 상기 복수의 제1 전극 중 제1 그룹의 제1 전극에 제1 전압을 인가하고, 상기 복수의 제1 전극 중 제2 그룹의 제1 전극에 상기 제1 전압을 인가하는 단계; 제2 기간 동안, 상기 제1 전압보다 높은 제2 전압을 충전하고 있는 커패시터, 상기 커패시터와 상기 제1 그룹의 제1 전극 사이에 전기적으로 연결되어 있는 제1 인덕터 및 상기 제1 그룹의 제1 전극으로 제1 공진 경로를 형성시켜, 상기 제1 그룹의 제1 전극의 전압을 상기 제2 전압보다 높은 제3 전압으로 상승시키는 단계; 상기 제2 기간 동안, 상기 커패시터, 상기 커패시터와 상기 제2 그룹의 제1 전극 사이에 전기적으로 연결되어 있는 제2 인덕터 및 상기 제2 그룹의 제1 전극으로 제2 공진 경로를 형성시켜, 상기 제2 그룹의 제1 전극의 전압을 상기 제2 전압보다 높은 제4 전압으로 상승시키는 단계; 제3 기간 동안, 상기 제1 그룹의 제1 전극 및 상기 제2 그룹의 제1 전극의 전압에 상기 제2 전압보다 높은 제5 전압을 인가하는 단계; 제4 기간 동안, 상기 제1 그룹의 제1 전극, 상기 제1 인덕터 및 상기 커패시터로 제3 공진 경로를 형성시켜, 상기 제1 그룹의 제1 전극의 전압을 상기 제2 전압보다 낮은 제6 전압으로 하강시키는 단계; 및 상기 제4 기간 동안, 상기 제2 그룹의 제1 전극, 상기 제2 인덕터 및 상기 커패시터로 제4 공진 경로를 형성시켜, 상기 제2 그룹의 제1 전극의 전압을 상기 제2 전압보다 낮은 제7 전압으로 하강시키는 단계를 포함한다. According to another feature of the present invention, a method of driving a plasma display device including a plurality of first electrodes to which a sustain discharge pulse is applied is provided. The driving method may include applying a first voltage to a first electrode of a first group of the plurality of first electrodes, and applying the first voltage to a first electrode of a second group of the plurality of first electrodes during a first period. Applying a voltage; During a second period of time a capacitor is charging a second voltage higher than the first voltage, a first inductor electrically connected between the capacitor and the first electrode of the first group and the first electrode of the first group Forming a first resonance path to raise a voltage of the first electrode of the first group to a third voltage higher than the second voltage; During the second period, a second resonance path is formed by the capacitor, a second inductor electrically connected between the capacitor and the first electrode of the second group, and the first electrode of the second group, thereby forming the second resonance path. Raising the voltage of the first group of electrodes to a fourth voltage higher than the second voltage; During a third period of time, applying a fifth voltage higher than the second voltage to voltages of the first electrode of the first group and the first electrode of the second group; During a fourth period, a third resonant path is formed by the first electrode, the first inductor, and the capacitor of the first group, such that the voltage of the first electrode of the first group is lower than the second voltage. Descending to; And forming a fourth resonance path with the first electrode, the second inductor, and the capacitor of the second group during the fourth period so that the voltage of the first electrode of the second group is lower than the second voltage. Lowering to seven voltages.

본 발명의 또 다른 특징에 따르면, 유지 방전 펄스가 인가되는 복수의 제1 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법이 제공된다. 이 구동 방법은, 상기 복수의 제1 전극 중 제1 그룹의 제1 전극에 제1 전압을 인가한 상태에서, 상기 복수의 제1 전극 중 제2 그룹의 제1 전극에 상기 제1 전압을 인가하는 단계; 상기 제2 그룹의 제1 전극에 상기 제1 전압을 인가한 상태에서, 상기 제1 전압보다 높은 제2 전압을 충전하고 있는 커패시터, 상기 커패시터와 상기 제1 그룹의 제1 전극 사이에 전기적으로 연결되어 있는 제1 인덕터 및 상기 제1 그룹의 제1 전극으로 제1 공진 경로를 형성시켜, 상기 제1 그룹의 제1 전극의 전압을 상기 제2 전압보다 높은 제3 전압으로 상승시키는 단계; 상기 제1 그룹의 제1 전극에 상기 제2 전압보다 높은 제4 전압을 인가한 상태에서, 상기 커패시터, 상기 커패시터와 상기 제2 그룹의 제1 전극 사이에 전기적으로 연결되어 있는 제2 인덕터 및 상기 제2 그룹의 제1 전극으로 제2 공진 경로를 형성시켜, 상기 제2 그룹의 제1 전극의 전압을 상기 제2 전압보다 높은 제5 전압으로 상승시키는 단계; 상기 제2 그룹의 제1 전극에 상기 제4 전압을 인가한 상태에서, 상기 제1 그룹의 제1 전극, 상기 제1 인덕터 및 상기 커패시터로 제3 공진 경로를 형성시켜, 상기 제1 그룹의 제1 전극의 전압을 상기 제2 전압보다 낮은 제6 전압으로 하강시키는 단계; 및 상기 제1 그룹의 제1 전극에 상기 제1 전압을 인가한 상태에서, 상기 제2 그룹의 제1 전극, 상기 제2 인덕터 및 상기 커패시터로 제4 공진 경로를 형성시켜, 상기 제2 그룹의 제1 전극의 전압을 상기 제2 전압보다 낮은 제7 전압으로 하강시키는 단계를 포함한다. According to still another aspect of the present invention, a method of driving a plasma display device including a plurality of first electrodes to which a sustain discharge pulse is applied is provided. In this driving method, the first voltage is applied to a first electrode of a second group of the plurality of first electrodes while a first voltage is applied to a first electrode of a first group of the plurality of first electrodes. Doing; A capacitor charged with a second voltage higher than the first voltage in a state where the first voltage is applied to the first electrode of the second group, and electrically connected between the capacitor and the first electrode of the first group Forming a first resonant path with the first inductor and the first electrode of the first group to raise the voltage of the first group of electrodes to a third voltage higher than the second voltage; A second inductor electrically connected between the capacitor, the capacitor, and the first electrode of the second group in a state where a fourth voltage higher than the second voltage is applied to the first electrode of the first group; Forming a second resonance path with a first electrode of a second group to raise the voltage of the first electrode of the second group to a fifth voltage higher than the second voltage; In the state where the fourth voltage is applied to the first electrode of the second group, a third resonance path is formed by the first electrode, the first inductor, and the capacitor of the first group, thereby forming the first group of the first group. Lowering the voltage of the first electrode to a sixth voltage lower than the second voltage; And forming a fourth resonance path with the first electrode, the second inductor, and the capacitor of the second group while applying the first voltage to the first electrode of the first group. And lowering the voltage of the first electrode to a seventh voltage lower than the second voltage.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is "connected" to another part, this includes not only "directly connected" but also "electrically connected" with another element in between. . In addition, when a part is said to "include" a certain component, which means that it may further include other components, except to exclude other components unless otherwise stated.

그리고 명세서 전체에서 전압을 유지한다는 표현은 특정 2점간의 전위차가 시간 경과에 따라 변화하여도 그 변화가 설계상 허용될 수 있는 범위 내이거나 변화의 원인이 당업자의 설계 관행에서는 무시되고 있는 기생 성분에 의한 경우를 포함한다. 또한, 방전 전압에 비해 반도체 소자(트랜지스터, 다이오드 등)의 문턱 전압이 매우 낮으므로 문턱 전압을 0V로 간주하고 근사 처리한다. In addition, the expression that voltage is maintained throughout the specification indicates that even if the potential difference between two specific points changes over time, the change is within an acceptable range of the design or the cause of the change is due to parasitic components that are ignored in the design practice of those skilled in the art. Include cases by. In addition, since the threshold voltage of a semiconductor device (transistor, diode, etc.) is very low compared to the discharge voltage, the threshold voltage is regarded as 0V and approximated.

이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 그 구동 방법에 대하여 도면을 참조하여 상세하게 설명한다. A plasma display device and a driving method thereof according to an embodiment of the present invention will now be described in detail with reference to the drawings.

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 개념도이며, 도 2는 본 발명의 실시예에 따른 유지 방전 펄스의 다양한 예를 나타내는 도면이다. 1 is a schematic conceptual diagram of a plasma display device according to an exemplary embodiment of the present invention, and FIG. 2 is a diagram illustrating various examples of sustain discharge pulses according to an exemplary embodiment of the present invention.

도 1에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 유지 전극 구동부(400) 및 주사 전극 구동부(500)를 포함한다.As shown in FIG. 1, a plasma display device according to an exemplary embodiment of the present invention includes a plasma display panel 100, a controller 200, an address electrode driver 300, a sustain electrode driver 400, and a scan electrode driver 500. It includes.

플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1~Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(X1~Xn) 및 주사 전극 (Y1~Yn)을 포함한다. 일반적으로 각 유지 전극(X1~Xn)은 각 주사 전극(Y1~Yn)에 대응해서 형성되어 있으며, 주사 전극(Y1~Yn)과 유지 전극(X1~Xn)은 어드레스 전극(A1~Am)과 직교하도록 배치된다. 이때, 어드레스 전극(A1~Am)과 유지 및 주사 전극(X1~Xn, Y1~Yn)의 교차부에 있는 방전 공간이 방전 셀(110)을 형성한다. The plasma display panel 100 includes a plurality of address electrodes A1 to Am extending in the column direction, and a plurality of sustain electrodes X1 to Xn and scan electrodes Y1 to Yn extending in pairs in the row direction. Include. In general, each of the sustain electrodes X1 to Xn is formed corresponding to each of the scan electrodes Y1 to Yn, and the scan electrodes Y1 to Yn and the sustain electrodes X1 to Xn are formed of the address electrodes A1 to Am. It is arranged to be orthogonal. At this time, the discharge space at the intersection of the address electrodes A1 to Am and the sustain and scan electrodes X1 to Xn and Y1 to Yn forms the discharge cell 110.

제어부(200)는 외부로부터 영상 신호를 수신하여 구동 제어 신호를 출력하며, 한 프레임을 각각의 휘도 가중치를 가지는 복수의 서브필드로 분할하여 구동한다. 그리고 각 서브필드는 어드레스 기간 및 유지 기간을 포함한다. 어드레스 전극, 유지 전극 및 주사 전극 구동부(300, 400, 500)는 제어부(200)로부터의 구동 제어 신호에 따라 각각 어드레스 전극(A1~Am), 유지 전극(X1~Xn) 및 주사 전극(Y1~Yn)에 구동 전압을 인가한다. The controller 200 receives a video signal from the outside and outputs a driving control signal, and divides and drives one frame into a plurality of subfields having respective luminance weights. Each subfield includes an address period and a sustain period. The address electrodes, the sustain electrodes, and the scan electrode drivers 300, 400, and 500 respectively correspond to the address electrodes A1 to Am, the sustain electrodes X1 to Xn, and the scan electrodes Y1 to the driving control signals from the controller 200. Yn) is applied a driving voltage.

구체적으로, 각 서브필드는 어드레스 기간 동안 어드레스 전극, 유지 전극 및 주사 전극 구동부(300, 400, 500)는 복수의 방전 셀(100) 중에서 해당 서브필드에서 켜질 방전 셀과 켜지지 않을 방전 셀을 선택한다. In detail, in each subfield, the address electrode, the sustain electrode, and the scan electrode driver 300, 400, and 500 select a discharge cell to be turned on and a discharge cell not to be turned on in the corresponding subfield among the plurality of discharge cells 100. .

그리고, 각 서브필드의 유지 기간 동안, 도 2에 나타낸 바와 같이 유지 전극 구동부(400)는 복수의 유지 전극(X1~Xn) 중 홀수 번째 유지 전극(이하, "Xodd 전극"이라 함)에 하이 레벨 전압(Vs) 및 로우 레벨 전압(0V)을 교대로 가지는 유지 방전 펄스를 인가하며, 복수의 유지 전극(X1~Xn) 중 짝수 번째 유지 전극(이하, "Xeven 전극")에 유지 방전 펄스를 인가한다. 도 2의 (a), (b) 및 (c)에 나타낸 바와 같이 Xodd 전극과 Xeven 전극에 인가하는 유지 방전 펄스는 서로 다양한 위상차를 가진다. 도 2(a), (b) 및 (c)는 각각 Xodd 전극과 Xeven 전극에 인가되는 유지 방전 펄스가 서로 0도의 위상차, 0도에서 180 사이의 위상차 및 180도의 위상차를 가지는 경우이다. 그리고 도 2에 나타내지 않았지만, 주사 전극 구동부(500)는 복수의 주사 전극(Y1~Yn) 중 홀수 번째 주사 전극(이하, "Yodd 전극"이라 함)에 유지 방전 펄스를 Xodd 전극에 인가되는 유지 방전 펄스와 반대 위상으로 인가하며, 복수의 주사 전극(Y1~Yn) 중 짝수 번째 주사 전극(이하, "Yeven 전극"이라 함)에 유지 방전 펄스를 Xeven 전극에 인가되는 유지 방전 펄스와 반대 위상으로 인가한다. 이와 같이 하면, 서로 방전 셀을 형성하는 Xodd 전극과 Yodd 전극 간 및 Xeven 전극과 Yeven 전극간의 전압차가 Vs 전압과 -Vs 전압을 교대로 가지며, 이에 따라 켜질 방전 셀에서 유지 방전이 소정 회수만큼 반복하여 일어난다. During the sustain period of each subfield, as shown in FIG. 2, the sustain electrode driver 400 has a high level to an odd number of sustain electrodes (hereinafter, referred to as "Xodd electrodes") among the plurality of sustain electrodes X1 to Xn. A sustain discharge pulse having an alternating voltage Vs and a low level voltage 0V is applied, and a sustain discharge pulse is applied to even-numbered sustain electrodes (hereinafter, "Xeven electrodes") of the plurality of sustain electrodes X1 to Xn. do. As shown in (a), (b) and (c) of FIG. 2, the sustain discharge pulses applied to the Xodd electrode and the Xeven electrode have various phase differences. 2 (a), 2 (b) and (c) show a case where the sustain discharge pulses applied to the Xodd electrode and the Xeven electrode have a phase difference of 0 degrees, a phase difference of 0 to 180 degrees, and a phase difference of 180 degrees, respectively. Although not shown in FIG. 2, the scan electrode driver 500 applies a sustain discharge pulse to the Xodd electrode to apply a sustain discharge pulse to an odd-numbered scan electrode (hereinafter, referred to as a “Yodd electrode”) among the plurality of scan electrodes Y1 to Yn. It is applied in the opposite phase to the pulse, and the sustain discharge pulse is applied to the even-numbered scan electrodes (hereinafter, referred to as "Yeven electrodes") among the plurality of scan electrodes Y1 to Yn in the opposite phase to the sustain discharge pulses applied to the Xeven electrodes. do. In this way, the voltage difference between the Xodd electrode and the Yodd electrode and the Xeven electrode and the Yeven electrode, which form discharge cells with each other alternately has a Vs voltage and a -Vs voltage, so that the sustain discharge is repeatedly repeated a predetermined number of times in the discharge cell to be turned on. Happens.

다음, 도 2는 유지 방전 펄스를 공급하는 유지 방전 회로에 대해서 도 3 내지 도 9를 참조하여 상세하게 설명한다. Next, FIG. 2 is demonstrated in detail with reference to FIGS. 3-9 about the sustain discharge circuit which supplies a sustain discharge pulse.

도 3은 본 발명의 실시예에 따른 유지 방전 회로(410)의 개략적인 회로도이다. 도 3에서는 설명의 편의상 복수의 유지 전극(X1~Xn)에 연결되는 유지 방전 회로(410)만을 도시하였으며, 이러한 유지 방전 회로(410)는 도 1의 유지 전극 구동부(400)에 형성될 수 있다. 그리고 복수의 주사 전극(Y1~Yn)에 연결된 유지 방전 회로(510)도 도 3의 유지 방전 회로(410)의 동일한 구조를 가질 수 있으며, 도 3의 유지 방전 회로(410)와 다른 구조를 가질 수 있다. 3 is a schematic circuit diagram of a sustain discharge circuit 410 according to an embodiment of the present invention. In FIG. 3, only the sustain discharge circuit 410 connected to the plurality of sustain electrodes X1 to Xn is illustrated for convenience of description, and the sustain discharge circuit 410 may be formed in the sustain electrode driver 400 of FIG. 1. . In addition, the sustain discharge circuit 510 connected to the plurality of scan electrodes Y1 to Yn may have the same structure as that of the sustain discharge circuit 410 of FIG. 3, and may have a structure different from that of the sustain discharge circuit 410 of FIG. 3. Can be.

이러한 유지 방전 회로(410)는 Xodd 전극과 Xeven 전극간에 연결될 수 있으며, 또는 복수의 유지 전극(X1~Xn) 중 소정의 일부 유지 전극간에만 연결될 수 있다. 그리고 유지 방전 회로(410)에서 서로 방전셀을 형성하는 Xodd 전극과 Yodd 전극간 및 Xeven 전극과 Yeven 전극 간에 형성되는 용량성 성분을 각각 패널 커패시터(Cp)로 도시하였다.The sustain discharge circuit 410 may be connected between the Xodd electrode and the Xeven electrode, or may be connected only between some predetermined storage electrodes of the plurality of sustain electrodes X1 to Xn. In the sustain discharge circuit 410, capacitive components formed between Xodd and Yodd electrodes and Xeven and Yeven electrodes, which form discharge cells, are illustrated as panel capacitors Cp.

도 3에 나타낸 바와 같이, 본 발명의 실시예에 따른 유지 방전 회로(410)는 트랜지스터(Xos, Xog, Xor, Xer, Xes, Xeg, Xof, Xef), 다이오드(Dor, Dof, Der, Def) 인덕터(L1, L2) 및 전력 회수용 커패시터(Cer)를 포함한다. 도 3에서는 트랜지스터(Xos, Xog, Xor, Xer, Xes, Xeg, Xof, Xef)를 n채널 전계 효과 트랜지스터, 특히 NMOS(n-channel metal oxide semiconductor) 트랜지스터로 도시하였으며, 이들 트랜지스터(Xos, Xog, Xor, Xer, Xes, Xeg, Xof, Xef)에는 소스에서 드레인 방향으로 바디 다이오드가 형성되어 있다. 그리고 NMOS 트랜지스터 대신에 유사한 기능을 하는 다른 트랜지스터가 이들 트랜지스터(Xos, Xog, Xor, Xer, Xes, Xeg, Xof, Xef)로 사용될 수도 있다. 또한, 도 3에서는 트랜지스터(Xos, Xog, Xor, Xer, Xes, Xeg, Xof, Xef)를 각각 하나의 트랜지스터로 도시하였지만, 트랜지스터(Xos, Xog, Xor, Xer, Xes, Xeg, Xof, Xef)는 각각 병렬로 연결된 복수의 트랜지스터로 형성될 수도 있다.As shown in FIG. 3, the sustain discharge circuit 410 according to an exemplary embodiment of the present invention includes transistors Xos, Xog, Xor, Xer, Xes, Xeg, Xof, and Xef, and diodes (Dor, Dof, Der, and Def). Inductors L1 and L2 and a power recovery capacitor Ce are included. In FIG. 3, the transistors Xos, Xog, Xor, Xer, Xes, Xeg, Xof, and Xef are illustrated as n-channel field effect transistors, in particular, n-channel metal oxide semiconductor (NMOS) transistors. Xor, Xer, Xes, Xeg, Xof, and Xef) form a body diode in the direction from the source to the drain. And other transistors having similar functions instead of NMOS transistors may be used as these transistors (Xos, Xog, Xor, Xer, Xes, Xeg, Xof, Xef). In FIG. 3, the transistors Xos, Xog, Xor, Xer, Xes, Xeg, Xof, and Xef are shown as one transistor, but the transistors Xos, Xog, Xor, Xer, Xes, Xeg, Xof, and Xef are shown as one transistor. Each may be formed of a plurality of transistors connected in parallel.

도 3을 보면, 트랜지스터(Xos)의 드레인은 유지 방전 펄스의 하이 레벨 전압(Vs)을 공급하는 전원(Vs)에 연결되어 있으며, 트랜지스터(Xos)의 소스 및 트랜지스터(Xog)의 드레인은 Xodd 전극에 연결되어 있다. 트랜지스터(Xes)의 드레인은 전원(Vs)에 연결되어 있으며, 트랜지스터(Xes)의 소스 및 트랜지스터(Xeg)의 드레인은 Xeven 전극에 연결되어 있다. 그리고 트랜지스터(Xog)의 소스 및 트랜지스터(Xeg)의 소스는 유지 방전 펄스의 로우 레벨 전압, 즉 접지 전압(0V)을 공급하는 접지단에 연결되어 있다. 3, the drain of the transistor Xos is connected to a power supply Vs for supplying the high level voltage Vs of the sustain discharge pulse, and the source of the transistor Xos and the drain of the transistor Xog are Xodd electrodes. Is connected to. The drain of the transistor Xes is connected to the power supply Vs, and the source of the transistor Xes and the drain of the transistor Xeg are connected to the Xeven electrode. The source of the transistor Xog and the source of the transistor Xeg are connected to the ground terminal for supplying the low level voltage of the sustain discharge pulse, that is, the ground voltage (0V).

전력 회수용 커패시터(Cer)에는 유지 방전 펄스의 하이 레벨 전압과 로우 레벨 전압의 사이의 전압, 즉 예를 들면 절반에 해당하는 전압(Vs/2)이 충전되어 있다. 전력 회수용 커패시터(Cer)의 제1 단에 트랜지스터(Xor)의 드레인 및 트랜지 스터(Xer)의 드레인이 연결되어 있으며, 트랜지스터(Xor)의 소스와 트랜지스터(Xer)의 소스에 각각 다이오드(Dor)의 애노드와 다이오드(Der)의 애노드가 연결되어 있다. 전력 회수용 커패시터(Cer)의 제1 단에 트랜지스터(Xof)의 소스 및 트랜지스터(Xef)의 소스가 연결되어 있으며, 트랜지스터(Xof)의 드레인와 트랜지스터(Xef)의 드레인에 각각 다이오드(Dof)의 캐소드와 다이오드(Def)의 캐소드가 연결되어 있다. 다이오드(Dor)의 캐소드와 다이오드(Dof)의 애노드가 서로 연결되어 있으며, 그 접점과 Xodd 전극 사이에 인덕터(L1)가 연결되어 있다. 그리고 다이오드(Der)의 캐소드와 다이오드(Def)의 애노드가 서로 연결되어 있으며, 그 접점과 Xeven 전극 사이에 인덕터(L2)가 연결되어 있다. The power recovery capacitor Ce is charged with a voltage between the high level voltage and the low level voltage of the sustain discharge pulse, that is, the voltage Vs / 2 corresponding to half. A drain of the transistor Xor and a drain of the transistor Xer are connected to the first end of the power recovery capacitor Cer, and a diode Dor is connected to a source of the transistor Xor and a source of the transistor Xer, respectively. ) Is connected to the anode of the diode (Der). A source of the transistor Xof and a source of the transistor Xef are connected to the first end of the power recovery capacitor Ce, and the cathode of the diode Dof is respectively connected to the drain of the transistor Xof and the drain of the transistor Xef. And the cathode of the diode Def are connected. A cathode of the diode Dor and an anode of the diode Dof are connected to each other, and an inductor L1 is connected between the contact point and the Xodd electrode. The cathode of the diode Der and the anode of the diode Def are connected to each other, and an inductor L2 is connected between the contact point and the Xeven electrode.

다음으로 도 3의 유지 방전 회로(410)를 통하여 도 2의 (a)와 같은 유지 방전 펄스를 생성하는 방법에 대하여 도 4 및 도 5를 참조하여 상세하게 설명한다. Next, a method of generating a sustain discharge pulse as shown in FIG. 2A through the sustain discharge circuit 410 of FIG. 3 will be described in detail with reference to FIGS. 4 and 5.

도 4는 본 발명의 실시예에 따른 유지 방전 회로(410)를 통해 도 2의 (a)와 같은 유지 방전 펄스 생성하기 위한 신호 타이밍도이며, 도 5는 도 4의 신호 타이밍에 따른 도 3의 유지 방전 회로(410)의 동작을 나타내는 도면이다. 4 is a signal timing diagram for generating a sustain discharge pulse as shown in FIG. 2A through the sustain discharge circuit 410 according to an embodiment of the present invention, and FIG. 5 is a view illustrating a signal timing of FIG. 3 according to the signal timing of FIG. 4. It is a figure showing the operation of the sustain discharge circuit 410.

먼저 모드 1(M1) 전에 Xodd 전극과 Xeven 전극에 0V 전압이 인가되어 있는 것으로 가정한다. 여기서, 트랜지스터(Xog, Xeg)의 턴온에 의해, Xodd 전극과 Xeven 전극에 0V 전압이 인가될 수 있다. First, it is assumed that a voltage of 0 V is applied to the Xodd electrode and the Xeven electrode before the mode 1 (M1). Here, the 0V voltage may be applied to the Xodd electrode and the Xeven electrode by turning on the transistors Xog and Xeg.

다음으로, 도 4 및 도 5를 보면, 모드 1(M1)에서는 트랜지스터(Xor, Xer)가 턴온된다. 트랜지스터(Xor)의 턴온에 의해, 전력 회수용 커패시터(Cer), 트랜지스터(Xor), 다이오드(Dor), 인덕터(L1) 및 Xodd 전극의 경로(도 5의 ① 경로 참조)로 공진이 발생한다. 이 공진에 의해 Xodd 전극의 전압(Vx_odd)은 0V 전압에서 Vs 전압까지 상승한다. 그리고 트랜지스터(Xer)의 턴온에 의해, 전력 회수용 커패시터(Cer), 트랜지스터(Xer), 다이오드(Der), 인덕터(L2) 및 Xeven 전극의 경로(도 5의 ② 경로 참조)로 공진이 발생한다. 이 공진에 의해 Xeven 전극의 전압(Vx_even)도 0V 전압에서 Vs 전압까지 상승한다. 4 and 5, in the mode 1 M1, the transistors Xor and Xer are turned on. The turn-on of the transistor Xor causes resonance to occur in the path of the power recovery capacitor Ce, the transistor Xor, the diode Dor, the inductor L1, and the Xodd electrode (see 1) in FIG. 5). Due to this resonance, the voltage Vx_odd of the Xodd electrode rises from the 0V voltage to the Vs voltage. The turn-on of the transistor Xer causes resonance to occur in the path of the power recovery capacitor Cer, the transistor Xer, the diode Der, the inductor L2, and the Xeven electrode (see ② path in FIG. 5). . Due to this resonance, the voltage Vx_even of the Xeven electrode also rises from the 0V voltage to the Vs voltage.

모드 2(M2)에서는 트랜지스터(Xos, Xes)가 턴온된다. 트랜지스터(Xos)의 턴온에 의해, 전원(Vs), 트랜지스터(Xos) 및 Xodd 전극의 경로(도 5의 ③ 경로 참조)를 통하여 Xodd 전극에 Vs 전압이 인가된다. 그리고 트랜지스터(Xes)의 턴온에 의해, 전원(Vs), 트랜지스터(Xes) 및 Xeven 전극의 경로(도 5의 ④ 경로 참조)를 통하여 Xeven 전극에 Vs 전압이 인가된다. In mode 2 M2, the transistors Xos and Xes are turned on. By the turn-on of the transistor Xos, the voltage Vs is applied to the Xodd electrode through the path of the power supply Vs, the transistor Xos, and the Xodd electrode (see the path 3 in FIG. 5). Then, by turning on the transistor Xes, the voltage Vs is applied to the Xeven electrode through the path of the power supply Vs, the transistor Xes, and the Xeven electrode (see ④ path in FIG. 5).

모드 3(M3)에서는 트랜지스터(Xof, Xef)가 턴온된다. 트랜지스터(Xof)의 턴온에 의해, Xodd 전극, 인덕터(L1), 다이오드(Dof), 트랜지스터(Xof) 및 전력 회수용 커패시터(Cer)의 경로(도 5의 ⑤ 경로 참조)로 공진이 발생한다. 이 공진에 의해 Xodd 전극의 전압(Vx_odd)은 Vs 전압에서 0V 전압까지 하강한다. 그리고 트랜지스터(Xef)의 턴온에 의해, Xeven 전극, 인덕터(L2), 다이오드(Def), 트랜지스터(Xef) 및 전력 회수용 커패시터(Cer)의 경로(도 5의 ⑥ 경로 참조)로 공진이 발생한다. 이 공진에 의해 Xeven 전극의 전압(Vx_even)도 Vs 전압에서 0V 전압까지 하강한다. In mode 3 M3, the transistors Xof and Xef are turned on. The turn-on of the transistor Xof causes resonance to occur in the paths (see? Path in Fig. 5) of the Xodd electrode, the inductor L1, the diode Dof, the transistor Xof, and the power recovery capacitor Ce. Due to this resonance, the voltage Vx_odd of the Xodd electrode drops from the Vs voltage to the 0V voltage. The turn-on of the transistor Xef causes resonance to occur in the path of the Xeven electrode, the inductor L2, the diode Def, the transistor Xef, and the power recovery capacitor Cer (see ⑥ path in FIG. 5). . By this resonance, the voltage Vx_even of the Xeven electrode also drops from the Vs voltage to the 0V voltage.

모드 4(M4)에서는 트랜지스터(Xog, Xeg)가 턴온된다. 트랜지스터(Xog)의 턴온에 의해, Xodd 전극, 트랜지스터(Xog) 및 접지단의 경로(도 5의 ⑦의 경로 참조) 를 통하여, Xodd 전극에 0V 전압이 인가된다. 그리고 트랜지스터(Xeg)의 턴온에 의해, Xeven 전극, 트랜지스터(Xeg) 및 접지단의 경로(도 5의 ⑧의 경로 참조)를 통하여, Xeven 전극에 0V 전압이 인가된다. In mode 4 M4, the transistors Xog and Xeg are turned on. By the turn-on of the transistor Xog, a 0V voltage is applied to the Xodd electrode via the paths of the Xodd electrode, the transistor Xog, and the ground terminal (see the path 7) in FIG. 5. By the turn-on of the transistor Xeg, a 0V voltage is applied to the Xeven electrode through the path of the Xeven electrode, the transistor Xeg, and the ground terminal (see the path of 8 in FIG. 5).

이와 같이 유지 기간 동안 모드 1 내지 모드 4(M1~M4)가 해당 서브필드의 가중치에 해당하는 회수 만큼 반복되며, Xodd 전극과 Xeven 전극에 인가되는 유지 방전 펄스가 서로 동일 위상(즉, 0도의 위상)을 가진다. In this manner, Mode 1 to Mode 4 (M1 to M4) are repeated as many times as the weight of the corresponding subfield during the sustain period, and the sustain discharge pulses applied to the Xodd electrode and the Xeven electrode are in phase with each other (that is, a phase of 0 degrees). )

도 3의 유지 방전 회로(410)를 통하여 도 2의 (b)와 같은 유지 방전 펄스를 생성하는 방법에 대하여 도 6 및 도 7을 참조하여 상세하게 설명한다. A method of generating a sustain discharge pulse as shown in FIG. 2B through the sustain discharge circuit 410 of FIG. 3 will be described in detail with reference to FIGS. 6 and 7.

도 6은 본 발명의 실시예에 따른 유지 방전 회로(410)를 통해 도 2의 (b)와 같은 유지 방전 펄스 생성하기 위한 신호 타이밍도이며, 도 7은 도 6의 신호 타이밍에 따른 도 3의 유지 방전 회로(410)의 동작을 나타내는 도면이다.FIG. 6 is a signal timing diagram for generating a sustain discharge pulse as shown in FIG. 2B through the sustain discharge circuit 410 according to an exemplary embodiment of the present invention. FIG. 7 is a signal timing diagram of FIG. 3 according to the signal timing of FIG. 6. It is a figure showing the operation of the sustain discharge circuit 410.

먼저 모드 1(M1) 전에 Xodd 전극과 Xeven 전극에 0V 전압이 인가되어 있는 것으로 가정한다. 여기서, 트랜지스터(Xog, Xeg)의 턴온에 의해, Xodd 전극과 Xeven 전극에 0V 전압이 인가될 수 있다.First, it is assumed that a voltage of 0 V is applied to the Xodd electrode and the Xeven electrode before the mode 1 (M1). Here, the 0V voltage may be applied to the Xodd electrode and the Xeven electrode by turning on the transistors Xog and Xeg.

모드 1(M1')에서는 트랜지스터(Xor, Xeg)가 턴온된다. 트랜지스터(Xor)의 턴온에 의해, 전력 회수용 커패시터(Cer), 트랜지스터(Xor), 다이오드(Dor), 인덕터(L1), Xodd 전극의 경로(도 7의 ①' 경로 참조)로 공진이 발생한다. 그러면 Xodd 전극의 전압(Vx_odd)은 0V 전압에서 Vs 전압까지 상승한다. 그리고 트랜지스터(Xeg)의 턴온에 의해, Xeven 전극, 트랜지스터(Xeg) 및 접지단의 경로(도 7의 ②' 경로 참조)를 통해 Xeven 전극에 0V 전압이 인가된다. In mode 1 M1 ', the transistors Xor and Xeg are turned on. The turn-on of the transistor Xor causes resonance to occur in the path of the power recovery capacitor Ce, the transistor Xor, the diode Dor, the inductor L1, and the Xodd electrode (see 1 'path in FIG. 7). . Then, the voltage Vx_odd of the Xodd electrode rises from the voltage of 0V to the voltage of Vs. By the turn-on of the transistor Xeg, a 0V voltage is applied to the Xeven electrode through the path of the Xeven electrode, the transistor Xeg, and the ground terminal (see the path '' in FIG. 7).

모드 2(M2')에서는 트랜지스터(Xos, Xeg)가 턴온된다. 트랜지스터(Xos)의 턴온에 의해, 전원(Vs), 트랜지스터(Xos) 및 Xodd 전극의 경로(도 7의 ③'의 경로 참조)를 통해 Xodd 전극에 Vs 전압이 인가된다. 그리고 트랜지스터(Xeg)의 턴온에 의해, Xeven 전극, 트랜지스터(Xeg) 및 접지단의 경로(도 7의 ②' 경로 참조)를 통해 Xeven 전극에 0V 전압이 인가된다. In mode 2 M2 ', the transistors Xos and Xeg are turned on. By the turn-on of the transistor Xos, the voltage Vs is applied to the Xodd electrode through the path of the power supply Vs, the transistor Xos, and the Xodd electrode (see the path of? 'In FIG. 7). By the turn-on of the transistor Xeg, a 0V voltage is applied to the Xeven electrode through the path of the Xeven electrode, the transistor Xeg, and the ground terminal (see the path '' in FIG. 7).

모드 3(M3')에서는 트랜지스터(Xos, Xer)가 턴온된다. 트랜지스터(Xos)의 턴온에 의해, 전원(Vs), 트랜지스터(Xos) 및 Xodd 전극의 경로(도 7의 ③'의 경로 참조)를 통해 Xodd 전극에 Vs 전압이 인가된다. 그리고 트랜지스터(Xer)의 턴온에 의해, 전력 회수용 커패시터(Cer), 트랜지스터(Xer), 다이오드(Der), 인덕터(L2) 및 Xeven 전극의 경로(도 7의 ④' 경로 참조)로 공진이 발생한다. 이 공진에 의해 Xeven 전극의 전압(Vx_even)이 0V 전압에서 Vs 전압까지 상승한다. In mode 3 M3 ', the transistors Xos and Xer are turned on. By the turn-on of the transistor Xos, the voltage Vs is applied to the Xodd electrode through the path of the power supply Vs, the transistor Xos, and the Xodd electrode (see the path of? 'In FIG. 7). The turn-on of the transistor Xer causes resonance to occur in the path of the power recovery capacitor Ce, the transistor Xer, the diode Der, the inductor L2, and the Xeven electrode (see ④ 'path in FIG. 7). do. Due to this resonance, the voltage Vx_even of the Xeven electrode rises from the 0V voltage to the Vs voltage.

모드 4(M4')에서는 트랜지스터(Xof, Xes)가 턴온된다. 트랜지스터(Xof)의 턴온에 의해, Xodd 전극, 인덕터(L1), 다이오드(Dof), 트랜지스터(Xof) 및 전력 회수용 커패시터(Cer)의 경로(도 7의 ⑤'의 경로 참조)로 공진이 발생한다. 이 공진에 의해 Xodd 전극의 전압(Vx_odd)이 Vs 전압에서 0V 전압까지 하강한다. 그리고 트랜지스터(Xes)의 턴온에 의해, 전원(Vs), 트랜지스터(Xes) 및 Xeven 전극의 경로(도 7의 ⑥'의 경로 참조)를 통해 Xodd 전극에 Vs 전압이 인가된다. In mode 4 M4 ', the transistors Xof and Xes are turned on. The turn-on of the transistor Xof causes resonance to occur in the paths of the Xodd electrode, the inductor L1, the diode Dof, the transistor Xof, and the power recovery capacitor Ce (see ⑤ 'in FIG. 7). do. By this resonance, the voltage Vx_odd of the Xodd electrode drops from the Vs voltage to the 0V voltage. Then, by turning on the transistor Xes, the voltage Vs is applied to the Xodd electrode through the path of the power source Vs, the transistor Xes, and the Xeven electrode (see the path of 6 'in FIG. 7).

모드 5(M5')에서는 트랜지스터(Xog, Xes)가 턴온된다. 트랜지스터(Xog)의 턴온에 의해, Xodd 전극, 트랜지스터(Xog) 및 접지단의 경로(도 7의 ⑦'의 경로 참조)를 통해 Xodd 전극에 0V 전압이 인가된다. 그리고 트랜지스터(Xes)의 턴온에 의 해, 전원(Vs), 트랜지스터(Xes) 및 Xeven 전극의 경로(도 7의 ⑥'의 경로 참조)를 통해 Xodd 전극에 Vs 전압이 인가된다.In mode 5 M5 ', the transistors Xog and Xes are turned on. By the turn-on of the transistor Xog, a 0V voltage is applied to the Xodd electrode through the path of the Xodd electrode, the transistor Xog, and the ground terminal (see the path of 7 'in FIG. 7). By the turn-on of the transistor Xes, the voltage Vs is applied to the Xodd electrode through the path of the power supply Vs, the transistor Xes, and the Xeven electrode (see the path of 6 'in FIG. 7).

모드 6(M6')에서는 트랜지스터(Xog, Xef)가 턴온된다. 트랜지스터(Xog)의 턴온에 의해, Xodd 전극, 트랜지스터(Xog) 및 접지단의 경로(도 7의 ⑦'의 경로 참조)를 통해 Xodd 전극에 0V 전압이 인가된다. 그리고 트랜지스터(Xef)의 턴온에 의해, Xeven 전극, 인덕터(L2), 다이오드(Def), 트랜지스터(Xef) 및 커패시터(Cer)의 경로로 공진이 발생한다. 이 공진에 의해, Xeven 전극의 전압(Vx_even)이 Vs 전압에서 0V 전압까지 하강한다. In mode 6 (M6 '), transistors Xog and Xef are turned on. By the turn-on of the transistor Xog, a 0V voltage is applied to the Xodd electrode through the path of the Xodd electrode, the transistor Xog, and the ground terminal (see the path of 7 'in FIG. 7). The turn-on of the transistor Xef causes resonance to occur in the paths of the Xeven electrode, the inductor L2, the diode Def, the transistor Xef, and the capacitor Ce. By this resonance, the voltage Vx_even of the Xeven electrode drops from the Vs voltage to the 0V voltage.

모드 7(M7')에서는 트랜지스터(Xog, Xeg)가 턴온된다. 트랜지스터(Xog)의 턴온에 의해, Xodd 전극, 트랜지스터(Xog) 및 접지단의 경로를 통해 Xodd 전극에 0V 전압이 인가된다. 그리고 트랜지스터(Xeg)의 턴온에 의해, Xeven 전극, 트랜지스터(Xeg) 및 접지단의 경로를 통해 Xeven 전극에 0V 전압이 인가된다. In mode 7 M7 ', the transistors Xog and Xeg are turned on. By the turn-on of the transistor Xog, a 0V voltage is applied to the Xodd electrode through the path of the Xodd electrode, the transistor Xog, and the ground terminal. Then, by turning on the transistor Xeg, a 0V voltage is applied to the Xeven electrode through the path of the Xeven electrode, the transistor Xeg, and the ground terminal.

이와 같이 유지 기간 동안 모드 1 내지 모드 7(M1'~M7')가 해당 서브필드의 가중치에 해당하는 회수 만큼 반복되며, Xodd 전극과 Xeven 전극에 인가되는 유지 방전 펄스가 서로 0도에서 180도 사이의 위상을 가진다.In this manner, Mode 1 to Mode 7 (M1 'to M7') are repeated as many times as the weight of the corresponding subfield during the sustain period, and the sustain discharge pulses applied to the Xodd electrode and the Xeven electrode are between 0 degrees and 180 degrees. Has a phase of.

도 3의 유지 방전 회로(410)를 통하여 도 2의 (c)와 같은 유지 방전 펄스를 생성하는 방법에 대하여 도 8 및 도 9를 참조하여 상세하게 설명한다. A method of generating a sustain discharge pulse as shown in FIG. 2C through the sustain discharge circuit 410 of FIG. 3 will be described in detail with reference to FIGS. 8 and 9.

도 8은 본 발명의 실시예에 따른 유지 방전 회로(410)를 통해 도 2의 (c)와 같은 유지 방전 펄스 생성하기 위한 신호 타이밍도이며, 도 9는 도 8의 신호 타이밍에 따른 도 3의 유지 방전 회로(410)의 동작을 나타내는 도면이다.8 is a signal timing diagram for generating a sustain discharge pulse as shown in FIG. 2C through the sustain discharge circuit 410 according to an embodiment of the present invention, and FIG. It is a figure showing the operation of the sustain discharge circuit 410.

먼저, 모드 1(M1'')전에 Xodd 전극에 0V 전압이 인가되고 Xeven 전극에 Vs 전압이 인가되어 있는 것으로 가정한다. 여기서, 트랜지스터(Xog, Xes)의 턴온에 의해, Xodd 전극에 0V 전압이 인가되며 Xeven 전극에 Vs 전압이 인가될 수 있다. First, it is assumed that a voltage of 0 V is applied to the Xodd electrode and a voltage of Vs is applied to the Xeven electrode before the mode 1 (M1 ″). Here, the 0V voltage may be applied to the Xodd electrode and the Vs voltage may be applied to the Xeven electrode by turning on the transistors Xog and Xes.

모드 1(M1'')에서 트랜지스터(Xor, Xef)가 턴온된다. 트랜지스터(Xor, Xef)의 턴온에 의해, Xeven 전극, 인덕터(L2), 다이오드(Def), 트랜지스터(Xef), 트랜지스터(Xor), 다이오드(Dor), 인덕터(L1) 및 Xodd 전극의 경로(도 9의 ①''경로 참조)로 공진이 발생한다. 이 공진에 의해 Xeven 전극에 충전된 에너지가 인덕터(L1, L2)를 통해 Xodd 전극으로 회수되어, Xodd 전극의 전압(Vx_odd)은 0V 전압에서 Vs 전압으로 상승하며 Xeven 전극의 전압(Vx_even)은 Vs 전압에서 0V, 전압까지 하강한다. 즉, Xeven 전극에 충전되어 있던 에너지가 Xodd 전극으로 회수된다. In mode 1 M1 ″, transistors Xor and Xef are turned on. By turning on the transistors Xor and Xef, the paths of the Xeven electrode, the inductor L2, the diode Def, the transistor Xef, the transistor Xor, the diode Dor, the inductor L1 and the Xodd electrode are shown (Fig. Resonance occurs at ① '' path in 9). Due to this resonance, the energy charged in the Xeven electrode is recovered to the Xodd electrode through the inductors L1 and L2, so that the voltage Vx_odd of the Xodd electrode rises from 0 V to the Vs voltage and the voltage of the Xeven electrode Vx_even is Vs. Voltage drops to 0V and voltage. In other words, the energy charged in the Xeven electrode is recovered to the Xodd electrode.

모드 2(M2'')에서는 트랜지스터(Xos, Xeg)가 턴온된다. 트랜지스터(Xos)의 턴온에 의해, 전원(Vs), 트랜지스터(Xos) 및 Xodd 전극의 경로(도 9의 ②''의 경로 참조)를 통해 Xodd 전극에 Vs 전압이 인가된다. 그리고 트랜지스터(Xeg)의 턴온에 의해, Xeven 전극, 트랜지스터(Xeg) 및 접지단의 경로(도 9의 ③''경로 참조)를 통해 Xeven 전극에 0V 전압이 인가된다. In mode 2 M2 ", the transistors Xos and Xeg are turned on. By the turn-on of the transistor Xos, the voltage Vs is applied to the Xodd electrode via the path of the power supply Vs, the transistor Xos, and the Xodd electrode (see the path of? '' In FIG. 9). When the transistor Xeg is turned on, a 0 V voltage is applied to the Xeven electrode through the path of the Xeven electrode, the transistor Xeg, and the ground terminal (see path `` 3 '' in FIG. 9).

모드 3(M3'')에서는 트랜지스터(Xof, Xer)가 턴온된다. 트랜지스터(Xof, Xer)의 턴온에 의해, Xodd 전극, 인덕터(L1), 다이오드(Dof), 트랜지스터(Xof), 트랜지스터(Xer), 다이오드(Der), 인덕터(L2) 및 Xeven 전극의 경로(도 9의 ④''경로 참조)로 공진이 발생한다. 이 공진에 의해 Xodd 전극에 충전된 에너지가 인덕터(L1, L2)를 통해 Xeven 전극으로 회수되어, Xodd 전극의 전압(Vx_odd)은 Vs 전압 에서 0V 전압으로 하강하며 Xeven 전극의 전압(Vx_even)은 0V 전압에서 Vs 전압으로 상승한다. 즉, Xodd 전극에 충전되어 있던 에너지가 Xeven 전극으로 회수된다. In mode 3 (M3 "), the transistors Xof and Xer are turned on. By turning on the transistors Xof and Xer, the paths of the Xodd electrode, the inductor L1, the diode Dof, the transistor Xof, the transistor Xer, the diode Der, the inductor L2 and the Xeven electrode (Fig. Resonance occurs at ④ '' path of 9). Due to this resonance, the energy charged in the Xodd electrode is recovered to the Xeven electrode through the inductors L1 and L2, so that the voltage Vx_odd of the Xodd electrode drops from the Vs voltage to the 0V voltage and the voltage of the Xeven electrode Vx_even is 0V. Rise from voltage to Vs voltage. In other words, the energy charged in the Xodd electrode is recovered to the Xeven electrode.

모드 4(M4'')에서는 트랜지스터(Xog, Xes)가 턴온된다. 트랜지스터(Xog)의 턴온에 의해, Xodd 전극, 트랜지스터(Xog) 및 접지단의 경로(도 9의 ⑥'' 경로 참조)를 통해 Xodd 전극에 0V 전압이 인가된다. 그리고 트랜지스터(Xes)의 턴온에 의해, 전원(Vs), 트랜지스터(Xes) 및 Xeven 전극의 경로(도 9의 ⑤'' 경로 참조)를 통해 Xeven 전극에 Vs 전압이 인가된다. In mode 4 (M4 "), the transistors Xog and Xes are turned on. By the turn-on of the transistor Xog, a 0V voltage is applied to the Xodd electrode through the paths of the Xodd electrode, the transistor Xog, and the ground terminal (see the 6 'path in FIG. 9). Then, by turning on the transistor Xes, the voltage Vs is applied to the Xeven electrode through the path of the power supply Vs, the transistor Xes, and the Xeven electrode (see '' path in FIG. 9).

이와 같이 유지 기간 동안 모드 1 내지 모드 4(M1''~M4'')가 해당 서브필드의 가중치에 해당하는 회수 만큼 반복되며, Xodd 전극과 Xeven 전극에 인가되는 유지 방전 펄스가 서로 180도의 위상(즉, 반대 위상)을 가진다. As described above, the mode 1 to the mode 4 (M1 '' to M4 '') are repeated as many times as the weight of the subfield during the sustain period, and the sustain discharge pulses applied to the Xodd electrode and the Xeven electrode are 180 degrees out of phase with each other. That is, the opposite phase).

한편, 상기에서 설명한 본 발명의 실시예에서는 복수의 유지 전극(X1~Xn)을 Xodd 전극과 Xeven 전극으로 나누어 Xodd 전극과 Xeven 전극 사이에 유지 방전 회로를 위치시켜 Xodd 전극과 Xeven 전극에 각각 유지 방전 펄스가 인가되는 것에 대해서 설명하였지만, 복수의 유지 전극(X1~Xn)이 적어도 하나의 유지 전극을 각각 포함하는 다수의 그룹으로 나누고 나누어진 그룹 간에 상기에서 설명한 본 발명의 실시예에 따른 유지 방전 회로가 위치할 수 있다.Meanwhile, in the embodiment of the present invention described above, the plurality of sustain electrodes X1 to Xn are divided into Xodd electrodes and Xeven electrodes, and a sustain discharge circuit is disposed between the Xodd electrodes and the Xeven electrodes to sustain sustain discharges at the Xodd electrodes and the Xeven electrodes, respectively. Although the application of the pulse has been described, the sustain discharge circuit according to the embodiment of the present invention described above is divided into a plurality of groups in which the plurality of sustain electrodes X1 to Xn each include at least one sustain electrode. May be located.

이와 같이 본 발명의 실시예에 따른 유지 방전 회로(410)를 통해 Xodd 전극과 Xeven 전극에 인가되는 유지 방전 펄스가 서로 다양한 위상을 가질 수 있다. 이를 통해 설계자의 입장에서 볼 때 하나의 유지 방전 회로를 통해 다양한 위상을 가지는 유지 방전 펄스를 설정할 수 있다. As described above, the sustain discharge pulses applied to the Xodd electrode and the Xeven electrode through the sustain discharge circuit 410 according to the embodiment of the present invention may have various phases. As a result, a sustain discharge pulse having various phases can be set through one sustain discharge circuit from a designer's point of view.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이와 같이 본 발명의 실시예에 따르면, 하나의 유지 방전 회로를 통해 다양한 위상차를 가지는 유지 방전 펄스를 생성할 수 있다. As described above, according to the exemplary embodiment of the present invention, sustain discharge pulses having various phase differences may be generated through one sustain discharge circuit.

Claims (15)

복수의 제1 전극; A plurality of first electrodes; 상기 복수의 제1 전극 중 제1 그룹의 제1 전극에 제1 단이 전기적으로 연결되는 제1 인덕터; A first inductor having a first end electrically connected to a first electrode of a first group among the plurality of first electrodes; 상기 복수의 제1 전극 중 제2 그룹의 제1 전극에 제1 단이 전기적으로 연결되는 제2 인덕터; A second inductor having a first end electrically connected to a first electrode of a second group of the plurality of first electrodes; 유지 방전 펄스의 하이 레벨 전압과 로우 레벨 전압 사이의 전압을 충전하고 있는 커패시터; A capacitor charging a voltage between the high level voltage and the low level voltage of the sustain discharge pulse; 상기 커패시터로부터 상기 제1 인덕터의 제2 단으로 경로를 설정하는 제1 경로; A first path for setting a path from the capacitor to a second end of the first inductor; 상기 제1 인덕터의 제2 단으로부터 상기 커패시터로의 경로를 설정하는 제2 경로; A second path that establishes a path from the second end of the first inductor to the capacitor; 상기 커패시터로부터 상기 제2 인덕터의 제2 단으로 경로 설정하는 제3 경로; 및A third path routing from the capacitor to the second end of the second inductor; And 상기 제2 인덕터의 제2단으로부터 상기 커패시터로의 경로를 설정하는 제4 경로를 포함하는 플라즈마 표시 장치. And a fourth path configured to set a path from the second end of the second inductor to the capacitor. 제1항에 있어서, The method of claim 1, 상기 하이 레벨 전압을 공급하는 제1 전원과 상기 제1 그룹의 제1 전극 사이 에 전기적으로 연결되는 제1 트랜지스터; A first transistor electrically connected between a first power supply for supplying the high level voltage and a first electrode of the first group; 상기 제1 그룹의 제1 전극과 상기 로우 레벨 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 트랜지스터; A second transistor electrically connected between the first electrode of the first group and a second power supply for supplying the low level voltage; 상기 제1 전원과 상기 제2 그룹의 제1 전극 사이에 전기적으로 연결되는 제3 트랜지스터; 및 A third transistor electrically connected between the first power supply and the first electrode of the second group; And 상기 제2 그룹의 제1 전극과 상기 제2 전원 사이에 전기적으로 연결되는 제4 트랜지스터를 더 포함하는 플라즈마 표시 장치. And a fourth transistor electrically connected between the first electrode of the second group and the second power source. 제2항에 있어서, The method of claim 2, 상기 제1 경로는, 상기 커패시터에 제1 단이 전기적으로 연결되는 제5 트랜지스터 및 상기 제5 트랜지스터의 제2 단에 애노드가 전기적으로 연결되며 상기 제1 인덕터의 제2 단에 캐소드가 전기적으로 연결되는 제1 다이오드를 포함하며, In the first path, an anode is electrically connected to a fifth transistor in which a first end is electrically connected to the capacitor, and an anode is electrically connected to a second end of the fifth transistor, and a cathode is electrically connected to a second end of the first inductor. A first diode, wherein 상기 제2 경로는, 상기 제1 인덕터의 제2 단에 애노드가 전기적으로 연결되는 제2 다이오드 및 상기 제2 다이오드의 캐소드와 상기 커패시터의 사이에 전기적으로 연결되는 제6 트랜지스터를 포함하며, The second path includes a second diode having an anode electrically connected to a second end of the first inductor, and a sixth transistor electrically connected between a cathode of the second diode and the capacitor, 상기 제3 경로는, 상기 커패시터에 제1 단이 전기적으로 연결되는 제7 트랜지스터 및 상기 제7 트랜지스터의 제2 단에 애노드가 전기적으로 연결되며 상기 제2 인덕터의 제2 단에 캐소드가 전기적으로 연결되는 제3 다이오드를 포함하며, In the third path, an anode is electrically connected to a seventh transistor having a first end electrically connected to the capacitor, and an anode is electrically connected to a second end of the seventh transistor, and a cathode is electrically connected to a second end of the second inductor. Including a third diode, 상기 제4 경로는, 상기 제2 인덕터의 제2 단에 애노드가 전기적으로 연결되는 제4 다이오드 및 상기 제4 다이오드의 캐소드와 상기 커패시터의 사이에 전기적 으로 연결되는 제8 트랜지스터를 포함하는 플라즈마 표시 장치. The fourth path may include a fourth diode having an anode electrically connected to a second end of the second inductor, and an eighth transistor electrically connected between a cathode of the fourth diode and the capacitor. . 제3항에 있어서, The method of claim 3, 제1 기간 동안 상기 제5 트랜지스터 및 상기 제7 트랜지스를 턴온 상태로 설정하고, 제2 기간 동안 상기 제1 트랜지스터 및 상기 제3 트랜지스터를 턴온 상태로 설정하고, 제3 기간 동안 상기 제6 트랜지스터 및 상기 제8 트랜지스터를 턴온 상태로 설정하고, 제4 기간 동안 상기 제2 트랜지스터 및 상기 제4 트랜지스터를 턴온 상태로 설정하는 제어부를 더 포함하는 플라즈마 표시 장치. The fifth transistor and the seventh transistor are turned on during a first period, the first transistor and the third transistor are turned on during a second period, the sixth transistor and And a controller configured to set the eighth transistor to a turn on state and to set the second transistor and the fourth transistor to a turn on state for a fourth period. 제3항에 있어서, The method of claim 3, 제1 기간 동안 상기 제4 트랜지스터 및 상기 제5 트랜지스터를 턴온 상태로 설정하고, 제2 기간 동안 상기 제1 트랜지스터 및 상기 제4 트랜지스터를 턴온 상태로 설정하고, 제3 기간 동안 상기 제1 트랜지스터 및 상기 제7 트랜지스터를 턴온 상태로 설정하고, 제4 기간 동안 상기 제3 트랜지스터 및 상기 제6 트랜지스터를 턴온 상태로 설정하고, 제5 기간 동안 상기 제2 트랜지스터 및 상기 제3 트랜지스터를 턴온 상태로 설정하고, 제6 기간 동안 상기 제2 트랜지스터 및 상기 제8 트랜지스터를 턴온 상태로 설정하고, 제7 기간 동안 상기 제2 트랜지스터 및 상기 제4 트랜지스터를 턴온 상태로 설정하는 제어부를 더 포함하는 플라즈마 표시 장치. The fourth transistor and the fifth transistor are turned on for a first period, the first transistor and the fourth transistor are turned on for a second period, and the first transistor and the third transistor are turned on for a third period. Setting a seventh transistor in a turn on state, setting the third transistor and the sixth transistor in a turn on state for a fourth period, setting the second transistor and the third transistor in a turn on state for a fifth period, And a controller configured to set the second transistor and the eighth transistor to a turned on state for a sixth period, and to turn the second transistor and the fourth transistor to a turned on state for a seventh period. 제3항에 있어서, The method of claim 3, 제1 기간 동안 상기 제5 트랜지스터 및 상기 제8 트랜지스터를 턴온 상태로 설정하고, 제2 기간 동안 상기 제1 트랜지스터 및 상기 제4 트랜지스터를 턴온 상태로 설정하고, 제3 기간 동안 상기 제6 트랜지스터 및 상기 제7 트랜지스터를 턴온 상태로 설정하고, 제4 기간 동안 상기 제2 트랜지스터 및 상기 제3 트랜지스터를 턴온 상태로 설정하는 제어부를 더 포함하는 플라즈마 표시 장치. The fifth transistor and the eighth transistor are turned on in a first period, the first transistor and the fourth transistor are turned on in a second period, and the sixth transistor and the third transistor are in a third period. And a controller configured to set the seventh transistor to the on state and to set the second transistor and the third transistor to the on state for a fourth period. 제1항 내지 제6항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 6, 상기 제1 그룹의 제1 전극은 상기 복수의 제1 전극 중 홀수 번째 제1 전극이며, 상기 제2 그룹의 제1 전극은 상기 복수의 제1 전극 중 짝수 번째 제1 전극인 플라즈마 표시 장치.The first electrode of the first group is an odd-numbered first electrode of the plurality of first electrodes, and the first electrode of the second group is an even-numbered first electrode of the plurality of first electrodes. 유지 방전 펄스가 인가되는 복수의 제1 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법에 있어서, In the method of driving a plasma display device including a plurality of first electrodes to which a sustain discharge pulse is applied, 제1 기간 동안, 상기 복수의 제1 전극 중 제1 그룹의 제1 전극에 제1 전압을 인가하고, 상기 복수의 제1 전극 중 제2 그룹의 제1 전극에 상기 제1 전압을 인가하는 단계; During a first period, applying a first voltage to a first electrode of a first group of the plurality of first electrodes and applying the first voltage to a first electrode of a second group of the plurality of first electrodes ; 제2 기간 동안, 상기 제1 전압보다 높은 제2 전압을 충전하고 있는 커패시터, 상기 커패시터와 상기 제1 그룹의 제1 전극 사이에 전기적으로 연결되어 있는 제1 인덕터 및 상기 제1 그룹의 제1 전극으로 제1 공진 경로를 형성시켜, 상기 제1 그룹의 제1 전극의 전압을 상기 제2 전압보다 높은 제3 전압으로 상승시키는 단계; During a second period of time a capacitor is charging a second voltage higher than the first voltage, a first inductor electrically connected between the capacitor and the first electrode of the first group and the first electrode of the first group Forming a first resonance path to raise a voltage of the first electrode of the first group to a third voltage higher than the second voltage; 상기 제2 기간 동안, 상기 커패시터, 상기 커패시터와 상기 제2 그룹의 제1 전극 사이에 전기적으로 연결되어 있는 제2 인덕터 및 상기 제2 그룹의 제1 전극으로 제2 공진 경로를 형성시켜, 상기 제2 그룹의 제1 전극의 전압을 상기 제2 전압보다 높은 제4 전압으로 상승시키는 단계; During the second period, a second resonance path is formed by the capacitor, a second inductor electrically connected between the capacitor and the first electrode of the second group, and the first electrode of the second group, thereby forming the second resonance path. Raising the voltage of the first group of electrodes to a fourth voltage higher than the second voltage; 제3 기간 동안, 상기 제1 그룹의 제1 전극 및 상기 제2 그룹의 제1 전극의 전압에 상기 제2 전압보다 높은 제5 전압을 인가하는 단계; During a third period of time, applying a fifth voltage higher than the second voltage to voltages of the first electrode of the first group and the first electrode of the second group; 제4 기간 동안, 상기 제1 그룹의 제1 전극, 상기 제1 인덕터 및 상기 커패시터로 제3 공진 경로를 형성시켜, 상기 제1 그룹의 제1 전극의 전압을 상기 제2 전압보다 낮은 제6 전압으로 하강시키는 단계; 및 During a fourth period, a third resonant path is formed by the first electrode, the first inductor, and the capacitor of the first group, such that the voltage of the first electrode of the first group is lower than the second voltage. Descending to; And 상기 제4 기간 동안, 상기 제2 그룹의 제1 전극, 상기 제2 인덕터 및 상기 커패시터로 제4 공진 경로를 형성시켜, 상기 제2 그룹의 제1 전극의 전압을 상기 제2 전압보다 낮은 제7 전압으로 하강시키는 단계를 포함하는 플라즈마 표시 장치의 구동 방법. During the fourth period, a fourth resonant path is formed by the first electrode, the second inductor, and the capacitor of the second group, so that the voltage of the first electrode of the second group is lower than the second voltage. And driving the voltage down to a voltage. 제8항에 있어서, The method of claim 8, 상기 플라즈마 표시 장치는 상기 복수의 제1 전극과 함께 유지 방전 동작을 수행하는 복수의 제2 전극을 더 포함하며, The plasma display apparatus further includes a plurality of second electrodes configured to perform a sustain discharge operation together with the plurality of first electrodes. 상기 제2 기간 내지 제4 기간에서, 상기 복수의 제2 전극에 상기 제1 전압을 인가하는 단계를 더 포함하는 플라즈마 표시 장치의 구동 방법. And applying the first voltage to the plurality of second electrodes in the second to fourth periods. 제8항 또는 제9항에 있어서, The method according to claim 8 or 9, 상기 제3 전압과 상기 제4 전압을 동일한 전압이며, 상기 제6 전압과 상기 제7 전압은 동일한 전압인 플라즈마 표시 장치의 구동 방법. And the third voltage and the fourth voltage are the same voltage, and the sixth voltage and the seventh voltage are the same voltage. 제10항에 있어서, The method of claim 10, 상기 제1 전압은 상기 유지 방전 펄스의 로우 레벨 전압이며, 상기 제5 전압은 상기 유지 방전 펄스의 하이 레벨 전압인 플라즈마 표시 장치의 구동 방법. And the first voltage is a low level voltage of the sustain discharge pulse, and the fifth voltage is a high level voltage of the sustain discharge pulse. 유지 방전 펄스가 인가되는 복수의 제1 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법에 있어서, In the method of driving a plasma display device including a plurality of first electrodes to which a sustain discharge pulse is applied, 상기 복수의 제1 전극 중 제1 그룹의 제1 전극에 제1 전압을 인가한 상태에서, 상기 복수의 제1 전극 중 제2 그룹의 제1 전극에 상기 제1 전압을 인가하는 단계; Applying the first voltage to a first electrode of a second group of the plurality of first electrodes while a first voltage is applied to a first electrode of a first group of the plurality of first electrodes; 상기 제2 그룹의 제1 전극에 상기 제1 전압을 인가한 상태에서, 상기 제1 전압보다 높은 제2 전압을 충전하고 있는 커패시터, 상기 커패시터와 상기 제1 그룹의 제1 전극 사이에 전기적으로 연결되어 있는 제1 인덕터 및 상기 제1 그룹의 제1 전극으로 제1 공진 경로를 형성시켜, 상기 제1 그룹의 제1 전극의 전압을 상기 제2 전압보다 높은 제3 전압으로 상승시키는 단계; A capacitor charged with a second voltage higher than the first voltage in a state where the first voltage is applied to the first electrode of the second group, and electrically connected between the capacitor and the first electrode of the first group Forming a first resonant path with the first inductor and the first electrode of the first group to raise the voltage of the first group of electrodes to a third voltage higher than the second voltage; 상기 제1 그룹의 제1 전극에 상기 제2 전압보다 높은 제4 전압을 인가한 상태에서, 상기 커패시터, 상기 커패시터와 상기 제2 그룹의 제1 전극 사이에 전기적 으로 연결되어 있는 제2 인덕터 및 상기 제2 그룹의 제1 전극으로 제2 공진 경로를 형성시켜, 상기 제2 그룹의 제1 전극의 전압을 상기 제2 전압보다 높은 제5 전압으로 상승시키는 단계; A second inductor electrically connected between the capacitor, the capacitor, and the first electrode of the second group in a state where a fourth voltage higher than the second voltage is applied to the first electrode of the first group; Forming a second resonance path with a first electrode of a second group to raise the voltage of the first electrode of the second group to a fifth voltage higher than the second voltage; 상기 제2 그룹의 제1 전극에 상기 제4 전압을 인가한 상태에서, 상기 제1 그룹의 제1 전극, 상기 제1 인덕터 및 상기 커패시터로 제3 공진 경로를 형성시켜, 상기 제1 그룹의 제1 전극의 전압을 상기 제2 전압보다 낮은 제6 전압으로 하강시키는 단계; 및 In the state where the fourth voltage is applied to the first electrode of the second group, a third resonance path is formed by the first electrode, the first inductor, and the capacitor of the first group, thereby forming the first group of the first group. Lowering the voltage of the first electrode to a sixth voltage lower than the second voltage; And 상기 제1 그룹의 제1 전극에 상기 제1 전압을 인가한 상태에서, 상기 제2 그룹의 제1 전극, 상기 제2 인덕터 및 상기 커패시터로 제4 공진 경로를 형성시켜, 상기 제2 그룹의 제1 전극의 전압을 상기 제2 전압보다 낮은 제7 전압으로 하강시키는 단계를 포함하는 플라즈마 표시 장치의 구동 방법. In the state where the first voltage is applied to the first electrode of the first group, a fourth resonance path is formed by the first electrode, the second inductor, and the capacitor of the second group, thereby forming the first group of the second group. And driving the voltage of the first electrode to a seventh voltage lower than the second voltage. 제12항에 있어서, The method of claim 12, 상기 제3 전압은 상기 제5 전압과 동일한 전압이며, 상기 제6 전압은 상기 제7 전압과 동일한 전압인 플라즈마 표시 장치의 구동 방법. And the third voltage is the same voltage as the fifth voltage, and the sixth voltage is the same voltage as the seventh voltage. 제12항 또는 제13항에 있어서, The method according to claim 12 or 13, 상기 제1 전압은 상기 유지 방전 펄스의 로우 레벨 전압이며, 상기 제4 전압은 상기 유지 방전 펄스의 하이 레벨 전압인 플라즈마 표시 장치의 구동 방법. And the first voltage is a low level voltage of the sustain discharge pulse, and the fourth voltage is a high level voltage of the sustain discharge pulse. 제8항 또는 제12항에 있어서,The method according to claim 8 or 12, wherein 상기 제1 그룹의 제1 전극은 상기 복수의 제1 전극 중 홀수 번째 제1 전극이며, 상기 제2 그룹의 제1 전극은 상기 복수의 제1 전극 중 짝수 번째 제1 전극인 플라즈마 표시 장치의 구동 방법. The first electrode of the first group is an odd-numbered first electrode of the plurality of first electrodes, and the first electrode of the second group is an even-numbered first electrode of the plurality of first electrodes. Way.
KR1020060099927A 2006-10-13 2006-10-13 Plasma display and driving method thereof KR20080033774A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060099927A KR20080033774A (en) 2006-10-13 2006-10-13 Plasma display and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060099927A KR20080033774A (en) 2006-10-13 2006-10-13 Plasma display and driving method thereof

Publications (1)

Publication Number Publication Date
KR20080033774A true KR20080033774A (en) 2008-04-17

Family

ID=39573609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060099927A KR20080033774A (en) 2006-10-13 2006-10-13 Plasma display and driving method thereof

Country Status (1)

Country Link
KR (1) KR20080033774A (en)

Similar Documents

Publication Publication Date Title
KR100739041B1 (en) Plasma display, and driving device and method thereof
KR100649530B1 (en) Plasma display, and driving device and method thereof
KR20080006742A (en) Plasma display, and driving device and method thereof
KR100740112B1 (en) Plasma display, and driving device and method thereof
KR100786872B1 (en) Plasma display and driving method
KR100739626B1 (en) Plasma display and driving method thereof
KR20080033774A (en) Plasma display and driving method thereof
KR100658636B1 (en) Plasma display, and driving device and method thereof
KR100778446B1 (en) Plasma display and driving device
KR100648685B1 (en) Plasma display, and driving device and method thereof
KR100740093B1 (en) Plasma display, and driving device and method thereof
KR20080040979A (en) Plasma display and driving method thereof
KR100658635B1 (en) Plasma display, and driving device and method thereof
KR100805112B1 (en) Plasma display and driving method thereof
KR100658634B1 (en) Plasma display, and driving device and method thereof
KR100869794B1 (en) Plasma display, and driving device and method thereof
KR100739074B1 (en) Plasma display, and driving device and method thereof
US20080068366A1 (en) Plasma display, and driving device and method thereof
KR100778444B1 (en) Plasma display, and driving device and method thereof
KR101009509B1 (en) Plasma display device and driving method thereof
KR100778445B1 (en) Plasma display, and driving device and method thereof
KR100739625B1 (en) Plasma display, and driving device and method thereof
KR100649240B1 (en) Plasma display, and driving device and method thereof
KR100670153B1 (en) Plasma display, and driving device and method thereof
KR20080026364A (en) Plasma display, and driving device and method thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination