KR20080033712A - Plasma display apparatus - Google Patents

Plasma display apparatus Download PDF

Info

Publication number
KR20080033712A
KR20080033712A KR1020060099744A KR20060099744A KR20080033712A KR 20080033712 A KR20080033712 A KR 20080033712A KR 1020060099744 A KR1020060099744 A KR 1020060099744A KR 20060099744 A KR20060099744 A KR 20060099744A KR 20080033712 A KR20080033712 A KR 20080033712A
Authority
KR
South Korea
Prior art keywords
electrode
voltage
signal
period
sustain
Prior art date
Application number
KR1020060099744A
Other languages
Korean (ko)
Inventor
곽규영
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060099744A priority Critical patent/KR20080033712A/en
Publication of KR20080033712A publication Critical patent/KR20080033712A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A plasma display device is provided to improve driving efficiency of the display device by maintaining sufficient wall charge in a discharge cell in a PDP(Plasma Display Panel). A plasma display device includes a PDP(100) and a driving unit(110). The PDP includes first and second electrodes which are located in parallel to each other. The driving unit supplies gradually decreasing ramp-down signal to the first electrode during a reset period for initialization. During an address period after the reset period, the driving unit supplies a scan bias signal to the first electrode. The minimum voltage of the ramp-down signal is equal to or greater than the voltage of the scan bias signal.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}Plasma Display Apparatus {Plasma Display Apparatus}

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구성의 일례를 설명하기 위한 도면.1 is a view for explaining an example of the configuration of a plasma display device according to an embodiment of the present invention.

도 2는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면.2 is a view for explaining an example of the structure of a plasma display panel that can be included in the plasma display device according to an embodiment of the present invention.

도 3은 제 1 전극 또는 제 2 전극 중 적어도 하나가 복수의 층인 경우의 일례를 설명하기 위한 도면.3 is a view for explaining an example where at least one of the first electrode or the second electrode is a plurality of layers;

도 4는 제 1 전극 또는 제 2 전극 중 적어도 하나가 단일 층인 경우의 일례를 설명하기 위한 도면.4 is a view for explaining an example in the case where at least one of the first electrode or the second electrode is a single layer;

도 5는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면.FIG. 5 is a diagram for describing an image frame for implementing gray levels of an image in a plasma display device according to an embodiment of the present invention. FIG.

도 6은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면.6 is a view for explaining an example of the operation of the plasma display device according to an embodiment of the present invention.

도 7a 내지 도 7b는 하강 램프 신호의 최저 전압을 스캔 바이어스 신호의 전압과 동일하거나 더 높게 하는 이유에 대해 설명하기 위한 도면.7A to 7B are diagrams for explaining why the lowest voltage of the falling ramp signal is equal to or higher than the voltage of the scan bias signal.

도 8은 하강 램프 신호의 또 다른 형태의 일례에 대해 설명하기 위한 도면.FIG. 8 is a diagram for explaining another example of a down ramp signal. FIG.

도 9a 내지 도 9b를 서스테인 신호에 대해 보다 상세히 설명하기 위한 도면.9A to 9B illustrate the sustain signal in more detail.

<도면의 주요 부분에 대한 번호의 설명><Description of the numbers for the main parts of the drawings>

100 : 플라즈마 디스플레이 패널 110 : 구동부100: plasma display panel 110: driver

본 발명은 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것이다.The present invention relates to a plasma display device (Plasma Display Apparatus).

플라즈마 디스플레이 장치는 전극이 형성된 플라즈마 디스플레이 패널과, 이러한 플라즈마 디스플레이 패널의 전극에 구동 신호를 공급하는 구동부를 포함할 수 있다.The plasma display apparatus may include a plasma display panel having electrodes formed thereon, and a driving unit supplying driving signals to the electrodes of the plasma display panel.

일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.In general, a phosphor layer is formed in a discharge cell (Cell) partitioned by a partition, and a plurality of electrodes are formed in the plasma display panel.

그리고 구동부는 전극을 통해 방전 셀로 구동 신호를 공급한다.The driver supplies a driving signal to the discharge cell through the electrode.

그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 자외선(Ultraviolet rays) 등의 광을 발생하고, 이러한 자외선 등의 광이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.Then, the discharge is generated by the drive signal supplied in the discharge cell. Here, when discharged by a drive signal in the discharge cell, the discharge gas filled in the discharge cell generates light such as ultraviolet rays, and the light such as ultraviolet light emits phosphors formed in the discharge cell. Generates visible light The visible light displays an image on the screen of the plasma display panel.

본 발명의 일실시예는 초기화(Initialization)를 위한 리셋 기간에서 제 1 전극으로 공급되는 하강 램프 신호를 개선하여 오방전의 발생을 억제하고 구동 효율을 향상시키는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.One embodiment of the present invention is to provide a plasma display device that suppresses the occurrence of erroneous discharge and improves driving efficiency by improving the falling ramp signal supplied to the first electrode in a reset period for initialization.

상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 서로 나란한 제 1 전극과 제 2 전극을 포함하는 플라즈마 디스플레이 패널과, 초기화(Initialize)를 위한 리셋 기간에서 전압이 점진적으로 하강하는 하강 램프(Ramp-Down) 신호를 제 1 전극으로 공급하고, 리셋 기간 이후의 어드레스 기간에서 스캔 바이어스 신호를 제 1 전극으로 공급하는 구동부를 포함하고, 하강 램프 신호의 최저 전압은 스캔 바이어스 신호의 전압과 같거나 크다.According to an embodiment of the present invention, a plasma display device includes a plasma display panel including first and second electrodes parallel to each other, and a voltage gradually decreases in a reset period for initialization. A driving part supplying a ramp-down signal to the first electrode and supplying a scan bias signal to the first electrode in an address period after the reset period, wherein the lowest voltage of the ramp ramp signal is the voltage of the scan bias signal; Is greater than or equal to

또한, 구동부는 리셋 기간에서 전압이 점진적으로 상승하는 상승 램프(Ramp-Up) 신호를 제 1 전극으로 공급하고, 하강 램프 신호의 기울기는 상승 램프 신호의 기울기보다 완만하다.In addition, the driver supplies a ramp-up signal to the first electrode in which the voltage gradually rises in the reset period, and the slope of the ramp-down signal is gentler than the slope of the ramp-up signal.

또한, 구동부는 어드레스 기간 이후의 서스테인 기간에서 제 1 전극 및 제 2 전극 중 적어도 하나로 서스테인 신호를 공급하고, 서스테인 신호는 전압이 제 1 기울기로 상승하는 제 1 전압 상승 기간, 제 1 기울기보다 완만한 제 2 기울기로 상승하는 제 2 전압 상승 기간을 포함한다.The driving unit supplies a sustain signal to at least one of the first electrode and the second electrode in the sustain period after the address period, and the sustain signal is gentler than the first slope, the first voltage rise period in which the voltage rises with the first slope. And a second voltage rise period rising with a second slope.

또한, 제 1 전압 상승 기간과 제 2 전압 상승 기간을 포함하는 서스테인 신호는 서스테인 기간에서 공급되는 첫 번째 서스테인 신호 쌍과 마지막 서스테인 신호 쌍에 포함된다.In addition, the sustain signal including the first voltage rising period and the second voltage rising period is included in the first sustain signal pair and the last sustain signal pair supplied in the sustain period.

또한, 제 1 전극과 제 2 전극 사이의 간격은 100㎛(마이크로미터)이상이다.In addition, the space | interval between a 1st electrode and a 2nd electrode is 100 micrometers (micrometer) or more.

또한, 제 1 전극과 제 2 전극 사이의 간격은 150㎛(마이크로미터)이상이다.In addition, the space | interval between a 1st electrode and a 2nd electrode is 150 micrometers (micrometer) or more.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치를 상세히 설명하기로 한다.Hereinafter, a plasma display device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구성의 일례를 설명하기 위한 도면이다.1 is a view for explaining an example of the configuration of a plasma display device according to an embodiment of the present invention.

도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(100)과 구동부(110)를 포함한다.1, a plasma display apparatus according to an embodiment of the present invention includes a plasma display panel 100 and a driver 110.

플라즈마 디스플레이 패널(100)은 서로 나란한 제 1 전극과 제 2 전극을 포함한다. 아울러 제 1 전극 및 제 2 전극과 교차하는 제 3 전극을 포함할 수 있다.The plasma display panel 100 includes a first electrode and a second electrode parallel to each other. In addition, it may include a third electrode crossing the first electrode and the second electrode.

구동부(110)는 초기화(Initialize)를 위한 리셋 기간에서 전압이 점진적으로 하강하는 하강 램프(Ramp-Down) 신호를 플라즈마 디스플레이 패널(100)의 제 1 전극으로 공급하고, 리셋 기간 이후의 어드레스 기간에서는 스캔 바이어스 신호를 제 1 전극으로 공급한다. 여기서, 하강 램프 신호의 최저 전압은 스캔 바이어스 신호의 전압과 같거나 크다.The driver 110 supplies a ramp-down signal in which the voltage gradually decreases in the reset period for the initialization to the first electrode of the plasma display panel 100, and in the address period after the reset period. The scan bias signal is supplied to the first electrode. Here, the lowest voltage of the falling ramp signal is equal to or greater than the voltage of the scan bias signal.

여기, 도 1에서는 구동부(110)가 하나의 보드(Board) 형태로 이루어지는 경우만 도시하고 있지만, 본 발명에서 구동부(110)는 플라즈마 디스플레이 패널(100)에 형성된 전극에 따라 복수개의 보드 형태로 나누어지는 것도 가능하다.Here, in FIG. 1, only the case in which the driving unit 110 is formed in one board form is illustrated, but in the present invention, the driving unit 110 is divided into a plurality of board forms according to electrodes formed on the plasma display panel 100. It is also possible to lose.

예를 들면, 구동부(110)는 플라즈마 디스플레이 패널(100)의 제 1 전극을 구동시키는 제 1 구동부(미도시)와, 제 2 전극을 구동시키는 제 2 구동부와, 제 3 전극을 구동시키는 제 3 구동부(미도시)로 나누어질 수 있는 것이다.For example, the driver 110 may include a first driver (not shown) for driving the first electrode of the plasma display panel 100, a second driver for driving the second electrode, and a third for driving the third electrode. It can be divided into a driving unit (not shown).

이러한 본 발명의 플라즈마 디스플레이 장치의 구동부(110)에 대해서는 이후의 설명을 통해 보다 명확히 하도록 한다.The driving unit 110 of the plasma display device of the present invention will be more clearly described later.

다음, 도 2는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면이다.Next, FIG. 2 is a view for explaining an example of a structure of a plasma display panel that may be included in a plasma display device according to an embodiment of the present invention.

도 2를 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극(202, Y)과 제 2 전극(203, Z)이 형성되는 전면 기판(201)과, 전술한 제 1 전극(202, Y) 및 제 2 전극(203, Z)과 교차하는 제 3 전극(213, X)이 형성되는 후면 기판(211)이 합착되어 이루어질 수 있다.Referring to FIG. 2, a plasma display panel that may be included in a plasma display apparatus according to an exemplary embodiment of the present invention has a front substrate 201 in which first electrodes 202 and Y and second electrodes 203 and Z are parallel to each other. ) And the rear substrate 211 on which the third electrodes 213 and X intersecting the first electrodes 202 and Y and the second electrodes 203 and Z are formed.

전면 기판(201)의 상부에는 전극, 예컨대 제 1 전극(202, Y)과 제 2 전극(203, Z)이 형성될 수 있다. 이러한 제 1 전극(202, Y)과 제 2 전극(203, Z)은 방전 공간, 즉 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지할 수 있다.An electrode such as first electrodes 202 and Y and second electrodes 203 and Z may be formed on the front substrate 201. The first electrodes 202 and Y and the second electrodes 203 and Z may generate a discharge in a discharge space, that is, a discharge cell, and maintain the discharge of the discharge cell.

이러한 제 1 전극(202, Y)과 제 2 전극(203, Z)이 형성된 전면 기판(201)의 상부에는 제 1 전극(202, Y)과 제 2 전극(203, Z)을 덮도록 유전체 층, 예컨대 상부 유전체 층(204)이 형성될 수 있다.The dielectric layer covers the first electrode 202 and the second electrode 203 and Z on the front substrate 201 where the first electrode 202 and the second electrode 203 and Z are formed. For example, upper dielectric layer 204 may be formed.

이러한, 상부 유전체 층(204)은 제 1 전극(202, Y) 및 제 2 전극(203, Z)의 방전 전류를 제한하며 제 1 전극(202, Y)과 제 2 전극(203, Z) 간을 절연시킬 수 있다.This upper dielectric layer 204 limits the discharge current of the first electrode 202, Y and the second electrode 203, Z and between the first electrode 202, Y and the second electrode 203, Z. Can be insulated.

이러한, 상부 유전체 층(204) 상면에는 방전 조건을 용이하게 하기 위한 보 호 층(205)이 형성될 수 있다. 이러한 보호 층(205)은 산화마그네슘(MgO) 등의 재료를 상부 유전체 층(204) 상부에 증착하는 방법 등을 통해 형성될 수 있다.A protection layer 205 may be formed on the upper surface of the upper dielectric layer 204 to facilitate a discharge condition. The protective layer 205 may be formed through a method of depositing a material such as magnesium oxide (MgO) on the upper dielectric layer 204.

한편, 후면 기판(211) 상에는 전극, 예컨대 제 3 전극(213, X)이 형성되고, 이러한 제 3 전극(213, X)이 형성된 후면 기판(211)의 상부에는 제 3 전극(213, X)을 덮도록 유전체 층, 예컨대 하부 유전체 층(215)이 형성될 수 있다.Meanwhile, electrodes, for example, third electrodes 213 and X are formed on the rear substrate 211, and third electrodes 213 and X are formed on the rear substrate 211 on which the third electrodes 213 and X are formed. A dielectric layer, such as lower dielectric layer 215, may be formed to cover the gap.

이러한, 하부 유전체 층(215)은 제 3 전극(213, X)을 절연시킬 수 있다.The lower dielectric layer 215 may insulate the third electrodes 213 and X.

이러한 하부 유전체 층(215)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(212)이 형성될 수 있다. 이에 따라, 전면 기판(201)과 후면 기판(211)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 등의 방전 셀이 형성될 수 있다.On top of the lower dielectric layer 215, a partition 212, such as a stripe type, a well type, a delta type, a honeycomb type, for partitioning a discharge cell, that is, a discharge cell, is formed. Can be formed. Accordingly, discharge cells such as red (R), green (G), and blue (B) may be formed between the front substrate 201 and the rear substrate 211.

또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 형성되는 것도 가능하다.In addition to the red (R), green (G), and blue (B) discharge cells, it is also possible to further form a white (W) or yellow (Yellow: Y) discharge cell.

한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널에서의 적색(R), 녹색(G) 및 청색(B) 방전 셀의 폭은 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀에서의 색 온도를 맞추기 위해 적색(R), 녹색(G) 및 청색(B) 방전 셀의 폭을 다르게 할 수도 있다.Meanwhile, although the widths of the red (R), green (G), and blue (B) discharge cells in the plasma display panel that may be included in the plasma display apparatus according to an embodiment of the present invention may be substantially the same, red ( The widths of the red (R), green (G) and blue (B) discharge cells may be varied to match the color temperature in the R, green (G) and blue (B) discharge cells.

이러한 경우 적색(R), 녹색(G) 및 청색(B) 방전 셀 별로 폭을 모두 다르게 할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 하나 이상의 방전 셀의 폭을 다른 방전 셀의 피치와 다르게 할 수도 있다. 예컨대, 적색(R) 방전 셀의 폭이 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 폭을 적색(R) 방전 셀의 피치보다 크게 할 수도 있을 것이다.In this case, the width of each of the red (R), green (G), and blue (B) discharge cells may be different, but the width of one or more discharge cells of the red (R), green (G), and blue (B) discharge cells. May be different from the pitch of other discharge cells. For example, the width of the red (R) discharge cells is the smallest, and the widths of the green (G) and blue (B) discharge cells may be larger than the pitch of the red (R) discharge cells.

여기서, 녹색(G) 방전 셀의 피치는 청색(B) 방전 셀의 폭과 실질적으로 동일하거나 상이할 수 있다.Here, the pitch of the green (G) discharge cells may be substantially the same as or different from the width of the blue (B) discharge cells.

또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널은 도 2에 도시된 격벽(212)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(212)은 제 1 격벽(212b)과 제 2 격벽(212a)을 포함하고, 여기서, 제 1 격벽(212b)의 높이와 제 2 격벽(212a)의 높이가 서로 다른 차등형 격벽 구조, 제 1 격벽(212b) 또는 제 2 격벽(212a) 중 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 제 1 격벽(212b) 또는 제 2 격벽(212a) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.In addition, the plasma display panel that may be included in the plasma display apparatus according to an exemplary embodiment of the present invention may have not only the structure of the partition 212 illustrated in FIG. 2 but also the structure of the partition having various shapes. For example, the partition 212 includes a first partition 212b and a second partition 212a, where the height of the first partition 212b and the height of the second partition 212a are different from each other. At least one of the first barrier rib 212b and the second barrier rib 212a, and a channel type barrier rib structure having a channel usable as an exhaust passage, at least one of the first barrier rib 212b and the second barrier rib 212a. Grooved partition wall structure having a groove formed in the groove will be possible.

여기서, 차등형 격벽 구조인 경우에는 제 1 격벽(212b) 또는 제 2 격벽(212a) 중 제 1 격벽(212b)의 높이가 제 2 격벽(212a)의 높이보다 더 낮을 수 있다. 아울러, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 제 1 격벽(212b)에 채널이 형성되거나 홈이 형성될 수 있다.Here, in the case of the differential partition structure, the height of the first partition 212b of the first partition 212b or the second partition 212a may be lower than the height of the second partition 212a. In addition, in the case of the channel barrier rib structure or the groove barrier rib structure, a channel or a groove may be formed in the first barrier rib 212b.

한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.On the other hand, in the plasma display panel that can be included in the plasma display device according to an embodiment of the present invention, although the red (R), green (G) and blue (B) discharge cells are shown and described as being arranged on the same line, It may be possible to arrange them in other shapes. For example, a delta type arrangement in which red (R), green (G) and blue (B) discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may also be a variety of polygonal shapes, such as pentagonal, hexagonal, as well as rectangular.

또한, 여기 도 2에서는 후면 기판(211)에 격벽(212)이 형성된 경우만을 도시하고 있지만, 격벽(212)은 전면 기판(201) 또는 후면 기판(211) 중 적어도 하나에 형성될 수 있다.In addition, in FIG. 2, only the case where the partition wall 212 is formed on the rear substrate 211 is illustrated, but the partition wall 212 may be formed on at least one of the front substrate 201 and the rear substrate 211.

여기서, 격벽(212)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워질 수 있다.Here, a predetermined discharge gas may be filled in the discharge cell partitioned by the partition wall 212.

아울러, 격벽(212)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(214)이 형성될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.In addition, a phosphor layer 214 that emits visible light for image display may be formed in the discharge cells partitioned by the partition wall 212. For example, red (R), green (G), and blue (B) phosphor layers may be formed.

또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 형광체 층이 더 형성되는 것도 가능하다.In addition to the red (R), green (G), and blue (B) phosphors, it is also possible to further form a white (W) and / or yellow (Y) phosphor layer.

또한, 적색(R), 녹색(G), 청색(B) 방전 셀의 형광체 층(214)은 두께(Width)가 실질적으로 동일하거나 하나 이상에서 상이할 수 있다. 예를 들어, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(214)의 두께가 다른 방전 셀과 상이한 경우에는 녹색(G) 또는 청색(B) 방전 셀에서의 형광체 층(214)의 두께가 적색(R) 방전 셀에서의 형광체 층(214)의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 방전 셀에서의 형광체 층(214)의 두께는 청색(B) 방전 셀에서의 형광체 층(214)의 두께와 실질적으로 동일하거나 상이할 수 있다.In addition, the phosphor layers 214 of the red (R), green (G), and blue (B) discharge cells may have substantially the same thickness or may differ from one or more. For example, if the thickness of the phosphor layer 214 in at least one of the red (R), green (G), and blue (B) discharge cells is different from the other discharge cells, green (G) or blue (B) The thickness of the phosphor layer 214 in the discharge cell may be thicker than the thickness of the phosphor layer 214 in the red (R) discharge cell. Here, the thickness of the phosphor layer 214 in the green (G) discharge cell may be substantially the same as or different from the thickness of the phosphor layer 214 in the blue (B) discharge cell.

한편, 이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명의 일실시예가 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 이상의 설명에서는 번호 204의 상부 유전체 층 및 번호 215의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 및 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.In the above description, only one example of the plasma display panel which may be included in the plasma display apparatus according to the exemplary embodiment of the present invention is illustrated and described. However, one embodiment of the present invention is not limited to the plasma display panel having the above-described structure. To reveal. For example, the description hereinabove illustrates only the case where the top dielectric layer at number 204 and the bottom dielectric layer at number 215 are each one layer, but one or more of these top dielectric layers and bottom dielectric layers are a plurality of layers. It can also be layered.

아울러, 번호 212의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(212)의 상부에 외부 광을 흡수할 수 있는 블랙 층(미도시)을 더 형성할 수도 있다.In addition, a black layer (not shown) may be further formed on the partition 212 to prevent reflection of the external light due to the partition 212.

또한, 격벽(212)과 대응되는 전면 기판(201) 상의 특정 위치에 블랙 층(미도시)이 더 형성되는 것도 가능하다.In addition, a black layer (not shown) may be further formed at a specific position on the front substrate 201 corresponding to the partition 212.

또한, 후면 기판(211) 상에 형성되는 제 3 전극(213)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.In addition, the width or thickness of the third electrode 213 formed on the rear substrate 211 may be substantially constant, but the width or thickness inside the discharge cell may be different from the width or thickness outside the discharge cell. will be. For example, the width or thickness inside the discharge cell may be wider or thicker than that outside the discharge cell.

다음, 도 3은 제 1 전극 또는 제 2 전극 중 적어도 하나가 복수의 층인 경우의 일례를 설명하기 위한 도면이다.Next, FIG. 3 is a figure for explaining an example in the case where at least one of a 1st electrode or a 2nd electrode is a some layer.

도 3을 살펴보면, 제 1 전극(202) 또는 제 2 전극(203) 중 적어도 하나는 복수의 층, 예컨대 두 개의 층(Layer)으로 이루어질 수 있다.Referring to FIG. 3, at least one of the first electrode 202 or the second electrode 203 may be formed of a plurality of layers, for example, two layers.

예를 들면, 광 투과율 및 전기 전도도를 고려하면 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동 효율을 확보하는 차원에서 제 1 전극(202) 또는 제 2 전극(203) 중 적어도 하나는 은(Ag)과 같은 실질적으로 불투명한 재질을 포함하는 버스 전극(202b, 203b)과 투명한 인듐 틴 옥사이드(Indium Tin Oxide : ITO)와 같은 투명한 재질을 포함하는 투명 전극(202a, 203a)을 포함할 수 있다.For example, in consideration of light transmittance and electrical conductivity, at least one of the first electrode 202 or the second electrode 203 is made of silver (silver) to emit light generated in the discharge cell to the outside and to secure driving efficiency. Bus electrodes 202b and 203b including a substantially opaque material such as Ag) and transparent electrodes 202a and 203a including a transparent material such as transparent indium tin oxide (ITO). .

이와 같이, 제 1 전극(202)과 제 2 전극(203)이 투명 전극(202a, 203a)을 포함하면, 방전 셀 내에서 발생한 가시 광이 플라즈마 디스플레이 패널의 외부로 방출될 때 효과적으로 방출될 수 있다.As such, when the first electrode 202 and the second electrode 203 include the transparent electrodes 202a and 203a, visible light generated in the discharge cell can be effectively emitted when emitted to the outside of the plasma display panel. .

아울러, 제 1 전극(202)과 제 2 전극(203)이 버스 전극(202b, 203b)을 포함하면, 제 1 전극(202)과 제 2 전극(203)이 투명 전극(202a, 203a)만을 포함하는 경우에는 투명 전극(202a, 203a)의 전기 전도도가 상대적으로 낮기 때문에 구동 효율이 감소할 수 있는데, 이러한 구동 효율의 감소를 야기할 수 있는 투명 전극(202a, 203a)의 낮은 전기 전도도를 보상할 수 있다.In addition, when the first electrode 202 and the second electrode 203 include the bus electrodes 202b and 203b, the first electrode 202 and the second electrode 203 include only the transparent electrodes 202a and 203a. In this case, the driving efficiency can be reduced because the electrical conductivity of the transparent electrodes 202a and 203a is relatively low, and it is possible to compensate for the low electrical conductivity of the transparent electrodes 202a and 203a which can cause such a reduction in the driving efficiency. Can be.

이와 같이 제 1 전극(202)과 제 2 전극(203)이 버스 전극(202b, 203b)을 포함하는 경우에, 버스 전극(202b, 203b)에 의한 외부 광의 반사를 방지하기 위해 투명 전극(202a, 203a)과 버스 전극(202b, 203b)의 사이에 블랙 층(Black Layer : 320, 321)이 더 구비될 수 있다.As described above, in the case where the first electrode 202 and the second electrode 203 include the bus electrodes 202b and 203b, the transparent electrodes 202a and 203b may be used to prevent reflection of external light by the bus electrodes 202b and 203b. Black layers 320 and 321 may be further provided between the 203a and the bus electrodes 202b and 203b.

다음, 도 4는 제 1 전극 또는 제 2 전극 중 적어도 하나가 단일 층인 경우의 일례를 설명하기 위한 도면이다.Next, FIG. 4 is a figure for explaining an example in the case where at least one of a 1st electrode or a 2nd electrode is a single layer.

도 4를 살펴보면, 제 1 전극(202, Y) 및 제 2 전극(203, Z)은 단일 층(One Layer)이다. 예를 들면, 제 1 전극(202, Y) 및 제 2 전극(203, Z)은 앞선 도 3에서 번호 202a 또는 203a의 투명 전극이 생략된(ITO-Less) 전극일 수 있다.Referring to FIG. 4, the first electrodes 202 and Y and the second electrodes 203 and Z are one layer. For example, the first electrodes 202 and Y and the second electrodes 203 and Z may be electrodes (ITO-Less) in which the transparent electrode of numeral 202a or 203a is omitted in FIG. 3.

이러한, 제 1 전극(202, Y) 또는 제 2 전극(203, Z) 중 적어도 하나는 실질적으로 불투명한 전기 전도성의 금속 재질을 포함할 수 있다. 예를 들면, 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 전기 전도성이 우수하고, 아울러 투명 재질, 예컨대 인듐-틴-옥사이드(ITO)에 비해 가격이 저렴한 재질을 포함할 수 있다.At least one of the first electrode 202 and Y or the second electrode 203 and Z may include a substantially opaque electrically conductive metal material. For example, it may include a material having excellent electrical conductivity such as silver (Ag), copper (Cu), aluminum (Al), and the like, and a material having a lower cost than a transparent material such as indium tin oxide (ITO). .

아울러, 제 1 전극(202, Y) 또는 제 2 전극(203, Z) 중 적어도 하나는 도 2의 번호 204의 상부 유전체 층보다 색이 어두울 수 있다.In addition, at least one of the first electrode 202 and the second electrode 203 and Z may be darker in color than the upper dielectric layer of FIG. 2.

이와 같이, 제 1 전극(202, Y) 또는 제 2 전극(203, Z) 중 적어도 하나가 단일 층인 경우는 앞선 도 3의 경우에 비해 제조 공정이 더 단순하다. 예를 들면, 앞선 도 3의 경우에서는 제 1 전극(202, Y)과 제 2 전극(203, Z)의 형성 공정 시 투명 전극(202a, 203a)을 형성한 이후에 버스 전극(202b, 203b)을 또 다시 형성하여야 하지만, 여기 도 4의 경우는 단일 층 구조이기 때문에 한 번의 공정으로 제 1 전극(202, Y)과 제 2 전극(203, Z)을 형성할 수 있다.As such, when at least one of the first electrode 202 and the second electrode 203 and Z is a single layer, the manufacturing process is simpler than in the case of FIG. 3. For example, in the case of FIG. 3, the bus electrodes 202b and 203b are formed after the transparent electrodes 202a and 203a are formed in the process of forming the first electrodes 202 and Y and the second electrodes 203 and Z. 4 again, the first electrode 202 and Y and the second electrode 203 and Z can be formed in one process because the single layer structure of FIG.

또한, 도 4와 같이 제 1 전극(202, Y)과 제 2 전극(203, Z)을 단일 층으로 형성하게 되면 제조 공정이 단순해지는 것과 함께 상대적으로 고가인 인듐-틴-옥사이드(ITO) 등의 투명한 재질을 사용하지 않아도 되기 때문에 제조 단가가 저감될 수 있다.In addition, as shown in FIG. 4, when the first electrodes 202 and Y and the second electrodes 203 and Z are formed in a single layer, the manufacturing process is simplified and relatively expensive indium-tin-oxide (ITO) or the like. Since it is not necessary to use a transparent material of the manufacturing cost can be reduced.

한편, 제 1 전극(202, Y) 및 제 2 전극(203, Z)과 전면 기판(201) 사이에는 전면 기판(201)의 변색을 방지하며 제 1 전극(202, Y) 또는 제 2 전극(203, Z) 중 적어도 어느 하나보다 더 어두운 색을 갖는 블랙 층(Black Layer : 400a, 400b)이 더 구비될 수 있다. 즉, 전면 기판(201)과 제 1 전극(202, Y) 또는 제 2 전극(203, Z)이 직접 접촉하는 경우에는 제 1 전극(202, Y) 또는 제 2 전극(203, Z)과 직접 접촉하는 전면 기판(201)의 일정 영역이 황색 계열로 변색되는 마이그레이션(Migration) 현상이 발생할 수 있는데, 블랙 층(400a, 400b)은 이러한 마이그레이션 현상을 방지함으로써 전면 기판(201)의 변색을 방지할 수 있는 것이다.Meanwhile, discoloration of the front substrate 201 is prevented between the first electrodes 202 and Y and the second electrodes 203 and Z and the front substrate 201, and the first electrode 202 or Y or the second electrode ( Black layers 400a and 400b having a darker color than at least one of 203 and Z) may be further provided. That is, when the front substrate 201 and the first electrode 202, Y or the second electrode 203, Z are in direct contact, the first electrode 202, Y or the second electrode 203, Z is directly in contact with each other. Migration phenomenon may occur in which a predetermined area of the front substrate 201 that is in contact with the yellow color is changed. The black layers 400a and 400b may prevent the migration of the front substrate 201 by preventing the migration phenomenon. It can be.

이러한 블랙 층(400a, 400b)은 실질적으로 어두운 계열의 색을 갖는 블랙 재질, 예컨대 루테늄(Ru)을 포함할 수 있다.The black layers 400a and 400b may include a black material having a substantially dark color, for example, ruthenium (Ru).

이와 같이, 전면 기판(201)과 제 1 전극(202, Y) 및 제 2 전극(203, Z)의 사이에 블랙 층(400a, 400b)을 구비하게 되면, 제 1 전극(202, Y)과 제 2 전극(203, Z)이 반사율이 높은 재질로 이루어지더라도 반사광의 발생을 방지할 수 있다.As such, when the black layers 400a and 400b are provided between the front substrate 201 and the first electrodes 202 and Y and the second electrodes 203 and Z, the first electrodes 202 and Y may be provided. Even if the second electrodes 203 and Z are made of a material having high reflectance, generation of reflected light can be prevented.

이와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 구조는 다양하게 변경될 수 있는 것이다.As such, the structure of the plasma display panel which may be included in the plasma display apparatus according to the exemplary embodiment may be variously changed.

다음, 도 5는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면이다.Next, FIG. 5 is a diagram for describing an image frame for implementing gradation of an image in a plasma display device according to an embodiment of the present invention.

또한, 도 6은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면이다.6 is a view for explaining an example of the operation of the plasma display device according to an embodiment of the present invention.

먼저, 도 5를 살펴보면 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조(Gray Level)를 구현하기 위한 영상 프레임은 발광횟수가 다른 복수의 서브필드로 나누어질 수 있다.First, referring to FIG. 5, in a plasma display device according to an exemplary embodiment of the present invention, an image frame for implementing gray levels of an image may be divided into a plurality of subfields having different emission counts.

아울러, 도시하지는 않았지만 복수의 서브필드 중 하나 이상의 서브필드는 다시 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.Although not shown, one or more subfields among the plurality of subfields may be grayed out according to a reset period for initializing discharge cells, an address period for selecting discharge cells to be discharged, and the number of discharges. It can be divided into the sustain period to implement.

예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 예컨대 하나의 영상 프레임은, 도 5와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어질 수 있다.For example, when an image is to be displayed with 256 gray scales, for example, one image frame is divided into eight subfields SF1 to SF8 as shown in FIG. 5, and each of the eight subfields SF1 to SF8, respectively. Can be subdivided into a reset period, an address period and a sustain period.

한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.The gray scale weight of the corresponding subfield may be set by adjusting the number of the sustain signals supplied in the sustain period. That is, a predetermined gray scale weight can be given to each subfield using the sustain period. For example, the gray scale weight of each subfield is 2 n by setting the gray scale weight of the first subfield to 2 0 and the gray scale weight of the second subfield to 2 1 (where n = 0, 1). , 2, 3, 4, 5, 6, and 7) to increase the gray scale weight of each subfield. As described above, the number of sustain signals supplied in the sustain period of each subfield is adjusted according to the gray scale weight in each subfield, thereby implementing gray levels of various images.

본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 영상을 구현하기 위해, 예컨대 1초의 영상을 표시하기 위해 복수의 영상 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 영상 프레임을 사용하는 것이다. 이러한 경우에 하나의 영상 프레임의 길이(T)는 1/60 초, 즉 16.67ms일 수 있다.A plasma display panel according to an embodiment of the present invention uses a plurality of image frames to implement an image, for example, to display an image of 1 second. For example, 60 image frames are used to display an image of 1 second. In this case, the length T of one image frame may be 1/60 second, that is, 16.67 ms.

여기 도 5에서는 하나의 영상 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 영상 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 영상 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 영상 프레임을 구성할 수도 있는 것이다.In FIG. 5, only one image frame is composed of eight subfields. However, the number of subfields constituting one image frame may be variously changed. For example, one video frame may be configured with 12 subfields from the first subfield to the twelfth subfield, or one video frame may be configured with 10 subfields.

또한, 여기 도 5에서는 하나의 영상 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 영상 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.In addition, in FIG. 5, subfields are arranged in increasing order of gray scale weight in one image frame. Alternatively, subfields may be arranged in order of decreasing gray scale weight in one image frame. Alternatively, subfields may be arranged regardless of the gray scale weight.

다음, 도 6을 살펴보면 앞선 도 5와 같은 영상 프레임에 포함된 복수의 서브필드 어느 하나의 서브필드(Subfield)에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례가 나타나 있다.Next, referring to FIG. 6, an example of an operation of a plasma display apparatus according to an exemplary embodiment of the present invention in any one of a plurality of subfields included in an image frame as shown in FIG. 5 is shown.

먼저, 도 1의 번호 110의 구동부는 초기화(Initialization)를 위한 리셋 기간의 셋업(Set-Up) 기간에서 제 1 전극(Y)으로 상승 램프(Ramp-Up) 신호를 공급할 수 있다.First, the driving unit 110 of FIG. 1 may supply a ramp-up signal to the first electrode Y in a set-up period of a reset period for initialization.

여기서, 상승 램프 신호는 제 1 전극(Y)의 전압이 제 1 전압(V1)부터 제 2 전압(V2)까지 상승한 이후에 제 2 전압(V2)부터 제 3 전압(V3)까지 제 1 기울기로 점진적으로 상승할 수 있다.Here, the rising ramp signal is a first slope from the second voltage V2 to the third voltage V3 after the voltage of the first electrode Y rises from the first voltage V1 to the second voltage V2. May rise gradually.

이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방 전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.In this setup period, a weak dark discharge, that is, a setup discharge occurs in the discharge cell by the rising ramp signal. By this setup discharge, some wall charges can be accumulated in the discharge cells.

셋업 기간 이후의 셋다운(Set-Down) 기간에서는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 하강 램프(Ramp-Down) 신호가 제 1 전극(Y)에 공급될 수 있다.In a set-down period after the set-up period, a ramp-down signal in a direction opposite to that of the ramp ramp signal may be supplied to the first electrode Y after the ramp ramp signal.

여기서, 하강 램프 신호는 제 1 전극(Y)의 전압이 제 3 전압(V3)부터 제 4 전압(V4)까지 하강한 이후에 제 4 전압(V4)부터 최대 제 5 전압(V5)까지 제 2 기울기로 점진적으로 하강할 수 있다.Here, the falling ramp signal is a second voltage from the fourth voltage V4 to the fifth voltage V5 after the voltage of the first electrode Y drops from the third voltage V3 to the fourth voltage V4. You can gradually descend with a slope.

이러한 하강 램프 신호가 공급됨에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.As the falling ramp signal is supplied, a weak erase discharge, that is, a setdown discharge, occurs in the discharge cell. By this set-down discharge, wall charges such that address discharge can be stably generated in the discharge cells remain uniformly.

리셋 기간 이후의 어드레스 기간에서는 스캔 바이어스 신호가 도 1의 번호 110의 구동부에 의해 제 1 전극(Y)에 공급될 수 있다.In the address period after the reset period, the scan bias signal may be supplied to the first electrode Y by the driver 110 of FIG. 1.

여기서, 스캔 바이어스 신호의 전압은 하강 램프 신호의 최저 전압보다 같거나 더 낮다. 이와 같이, 설정하는 이유에 대해 첨부된 도 7a 내지 도 7b를 결부하여 살펴보면 다음과 같다.Here, the voltage of the scan bias signal is equal to or lower than the lowest voltage of the falling ramp signal. As described above, referring to the attached Figures 7a to 7b for the reason for setting as follows.

도 7a 내지 도 7b는 하강 램프 신호의 최저 전압을 스캔 바이어스 신호의 전압과 동일하거나 더 높게 하는 이유에 대해 설명하기 위한 도면이다.7A to 7B are diagrams for explaining the reason why the lowest voltage of the falling ramp signal is equal to or higher than the voltage of the scan bias signal.

먼저, 도 7a를 살펴보면 본 발명의 일실시예와는 다르게 하강 램프 신호의 최저 전압(V6)이 스캔 바이어스 신호의 전압(V5)보다 더 낮은 경우가 나타나 있다.First, referring to FIG. 7A, unlike the exemplary embodiment of the present invention, the lowest voltage V6 of the falling ramp signal is lower than the voltage V5 of the scan bias signal.

이러한 경우에는, 하강 램프 신호에 의해 발생하는 셋다운 방전으로 인해 소거되는 벽 전하의 양이 증가한다. 이로 인해, 방전 셀 내에서 벽 전하의 양이 부족해지고, 이에 따라 구동 효율이 저하될 수 있다. 또한, 리셋 기간 이후의 어드레스 기간에서 데이터 신호가 공급되더라도 어드레스 방전이 발생하지 않을 수 있다. 따라서 영상의 화질이 악화되고, 심지어는 영상이 구현되지 않을 수 있다.In this case, the amount of wall charge that is erased due to the setdown discharge generated by the falling ramp signal increases. For this reason, the amount of wall charges in a discharge cell becomes short, and drive efficiency may fall by this. Further, even when the data signal is supplied in the address period after the reset period, address discharge may not occur. Therefore, the image quality of the image may deteriorate and even the image may not be implemented.

반면에, 앞선 도 6에서와 같이 하강 램프 신호의 최저 전압을 스캔 바이어스 신호의 전압과 같거나 또는 더 높게 하면 셋다운 방전에 의해 벽 전하가 과도하게 소거되는 것을 방지하고, 이에 따라 방전 셀 내에서 벽 전하의 양을 충분히 유지할 수 있다. 따라서 영상의 화질이 악화되는 것을 방지할 수 있다.On the other hand, when the lowest voltage of the falling ramp signal is equal to or higher than the voltage of the scan bias signal, as shown in FIG. 6, the wall charge is prevented from being excessively erased by the setdown discharge, and thus, the wall within the discharge cell. The amount of charge can be sufficiently maintained. Therefore, it is possible to prevent deterioration of the image quality of the image.

한편, 다음 도 7b에서와 같이 제 1 전극(102)과 제 2 전극(103) 사이에서 방전이 발생하는 경우에, 제 1 전극(102)과 제 2 전극(103) 사이에서 발생하는 방전에 의해 제 1 전극(102)과 제 3 전극(113)의 사이 또는 제 2 전극(103)과 제 3 전극(113)의 사이에서 방전이 발생할 수 있다. 예를 들면, 이후에 설명될 서스테인 기간에서 제 1 전극(102)과 제 2 전극(103) 사이에서 서스테인 방전이 발생할 때, 제 1 전극(102)과 제 3 전극(113) 또는 제 2 전극(103)과 제 3 전극(113)의 사이에서 불필요한 방전이 발생할 수 있다.On the other hand, when a discharge occurs between the first electrode 102 and the second electrode 103 as shown in FIG. 7B, the discharge occurs between the first electrode 102 and the second electrode 103. Discharge may occur between the first electrode 102 and the third electrode 113 or between the second electrode 103 and the third electrode 113. For example, when a sustain discharge occurs between the first electrode 102 and the second electrode 103 in the sustain period to be described later, the first electrode 102 and the third electrode 113 or the second electrode ( Unnecessary discharge may occur between the 103 and the third electrode 113.

아울러, 앞에서 설명한 불필요한 방전에 의해 방전 셀 내의 벽 전하가 소모될 수 있다. 이로 인해, 방전 셀 내에서 벽 전하의 양이 부족해질 수 있다.In addition, wall charges in the discharge cells may be consumed by the unnecessary discharge described above. As a result, the amount of wall charge in the discharge cell may be insufficient.

여기서, 본 발명의 일실시예에서와 같이 하강 램프 신호의 최저 전압을 스캔 바이어스 신호의 전압과 같거나 더 크게 하면 벽 전하의 과도한 소거를 억제하고, 아울러 방전 셀 내에서 제 1 전극(102) 상에 상대적으로 많은 양의 벽 전하가 쌓인 상태가 되도록 할 수 있다. 이에 따라, 구동 효율을 향상시키고 아울러 안정적인 영상 표시를 가능케 한다.Here, as in the exemplary embodiment of the present invention, if the lowest voltage of the falling ramp signal is equal to or greater than the voltage of the scan bias signal, excessive erasure of the wall charge is suppressed and at the same time, the first electrode 102 is disposed on the first electrode 102 in the discharge cell. In this case, a relatively large amount of wall charges can be accumulated. Accordingly, the driving efficiency is improved and stable image display is possible.

또한, 제 1 전극(102)과 제 2 전극(103) 사이에서 방전이 발생할 때, 예를 들면 서스테인 기간에서 제 1 전극(102)과 제 2 전극(103) 사이에 서스테인 방전이 발생할 때 방전이 제 1 전극(102)과 제 2 전극(103) 사이에서 강하게 발생하도록 할 수 있다. 이에 따라, 구동 효율을 더욱 향상시킬 수 있다.In addition, when discharge occurs between the first electrode 102 and the second electrode 103, for example, when the discharge discharge occurs between the first electrode 102 and the second electrode 103 in the sustain period, It may be strongly generated between the first electrode 102 and the second electrode 103. As a result, the driving efficiency can be further improved.

한편, 플라즈마 디스플레이 패널의 크기가 증가하면 방전 셀의 크기도 증가한다. 이에 따라, 방전 셀 내에서 제 1 전극(102)과 제 2 전극(103) 사이의 간격(W1)도 함께 증가한다. 그러면 제 1 전극(102)과 제 3 전극(113) 또는 제 2 전극(103)과 제 3 전극(113) 사이의 간격(W2) 대비 제 1 전극(102)과 제 2 전극(103) 사이의 간격(W1)의 크기가 과도하게 증가할 수 있다.On the other hand, as the size of the plasma display panel increases, the size of the discharge cells also increases. Accordingly, the gap W1 between the first electrode 102 and the second electrode 103 also increases in the discharge cell. Then, between the first electrode 102 and the second electrode 103 compared to the gap W2 between the first electrode 102 and the third electrode 113 or the second electrode 103 and the third electrode 113. The size of the gap W1 may increase excessively.

이러한 경우에, 제 1 전극(102)과 제 2 전극(103) 사이에서 방전이 발생할 때, 제 1 전극(102)과 제 3 전극(113) 또는 제 2 전극(103)과 제 3 전극(113) 사이에서 불필요한 방전이 발생할 가능성이 더욱 증가한다. 이에 따라, 방전 셀 내에서 벽 전하의 양이 더욱 부족하게 된다.In this case, when a discharge occurs between the first electrode 102 and the second electrode 103, the first electrode 102 and the third electrode 113 or the second electrode 103 and the third electrode 113. There is a further increase in the possibility of unnecessary discharge occurring between the &lt; RTI ID = 0.0 &gt; As a result, the amount of wall charges in the discharge cell is further insufficient.

이를 고려할 때, 제 1 전극(102)과 제 2 전극(103) 간의 간격(W1)이 100㎛(마이크로미터)이상인 경우, 또는 제 1 전극(102)과 제 2 전극(103) 간의 간격(W1)이 150㎛(마이크로미터)이상인 경우에 하강 램프 신호의 최저 전압을 스캔 바이어 스 신호의 전압과 같거나 또는 더 높게 하는 것이 유리할 수 있다.In view of this, when the distance W1 between the first electrode 102 and the second electrode 103 is greater than or equal to 100 μm (micrometer), or the distance W1 between the first electrode 102 and the second electrode 103. ) May be advantageous to make the lowest voltage of the falling ramp signal equal to or higher than the voltage of the scan bias signal.

한편, 셋다운 방전에 의해 과도한 벽 전하의 소거를 보다 효과적으로 방지하기 위해 하강 램프 신호의 제 2 기울기를 상승 램프 신호의 제 1 기울기보다 완만할 수 있다.On the other hand, the second slope of the falling ramp signal may be gentler than the first slope of the rising ramp signal to more effectively prevent the erasure of excessive wall charges by the set down discharge.

이상에서 설명한 하강 램프 신호의 또 다른 형태의 일례에 대해 첨부된 도 8을 결부하여 살펴보면 다음과 같다.An example of another form of the falling ramp signal described above will be described with reference to FIG. 8.

다음, 도 8은 하강 램프 신호의 또 다른 형태의 일례에 대해 설명하기 위한 도면이다.Next, FIG. 8 is a figure for demonstrating another example of the fall ramp signal.

도 8을 살펴보면, 하강 램프 신호는 스캔 바이어스 신호의 전압(V7)보다 더 높은 제 5 전압(V5)까지 점진적으로 하강할 수 있다. 이후에 제 5 전압(V5)부터 제 7 전압(V7)까지 전압이 하강한 이후에 스캔 바이어스 신호가 공급될 수 있다.Referring to FIG. 8, the falling ramp signal may gradually fall to the fifth voltage V5 higher than the voltage V7 of the scan bias signal. Thereafter, the scan bias signal may be supplied after the voltage drops from the fifth voltage V5 to the seventh voltage V7.

이와 같이, 하강 램프 신호의 최저 전압을 스캔 바이어스 신호의 전압보다 더 높게 설정하는 것도 가능한 것이다.In this manner, it is also possible to set the lowest voltage of the falling ramp signal higher than the voltage of the scan bias signal.

한편, 어드레스 기간에서는 이상에서 설명한 스캔 바이어스 신호로부터 스캔 전압(ΔVy)만큼 하강하는 스캔 신호(Scan)가 모든 제 1 전극(Y1~Yn)에 공급될 수 있다.Meanwhile, in the address period, the scan signal Scan, which decreases by the scan voltage ΔVy from the scan bias signal described above, may be supplied to all the first electrodes Y1 to Yn.

예를 들면, 복수의 제 1 전극(Y) 중 첫 번째 제 1 전극(Y1)에 첫 번째 스캔 신호(Scan 1)가 공급되고, 이후에 두 번째 제 1 전극(Y2)에 두 번째 스캔 신호(Scan 2)가 공급되고, n 번째 제 1 전극(Yn)에는 n 번째 스캔 신호(Scan n)가 공급되는 것이다.For example, the first scan signal Scan 1 is supplied to the first first electrode Y1 of the plurality of first electrodes Y, and then the second scan signal (2) is applied to the second first electrode Y2. Scan 2) is supplied, and the n-th scan signal Scan n is supplied to the n-th first electrode Yn.

한편, 서브필드 단위로 스캔 신호(Scan)의 폭은 가변적일 수 있다. 즉, 적어도 하나의 서브필드에서 스캔 신호(Scan)의 폭은 다른 서브필드에서의 스캔 신호(Scan)의 폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭이 앞에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호(Scan) 폭의 감소는 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초)......1.9㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 이루어질 수도 있을 것이다.On the other hand, the width of the scan signal in units of subfields may vary. That is, the width of the scan signal Scan in at least one subfield may be different from the width of the scan signal Scan in other subfields. For example, the width of the scan signal Scan in the subfield located later in time may be smaller than the width of the scan signal Scan in the subfield located earlier. In addition, the scan signal scan width decreases according to the arrangement order of the subfields gradually, such as 2.6 ms (microseconds), 2.3 ms (microseconds), 2.1 ms (microseconds), 1.9 ms (microseconds), and the like. Or 2.6 ㎲ (microseconds), 2.3 ㎲ (microseconds), 2.3 ㎲ (microseconds), 2.1 ㎲ (microseconds) ... 1.9 ㎲ (microseconds), 1.9 ㎲ (microseconds) It could be done.

이와 같이, 스캔 신호(Scan)가 제 1 전극(Y)으로 공급될 때, 스캔 신호에 대응되게 제 3 전극(X)에 데이터 전압의 크기(ΔVd)만큼 상승하는 데이터 신호가 공급될 수 있다.As such, when the scan signal Scan is supplied to the first electrode Y, a data signal rising by the magnitude ΔVd of the data voltage may be supplied to the third electrode X to correspond to the scan signal.

이러한 스캔 신호(Scan)와 데이터 신호(Data)가 공급됨에 따라, 스캔 신호(Scan)의 전압과 데이터 신호의 데이터 전압(Vd) 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호의 전압(Vd)이 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.As the scan signal Scan and the data signal Data are supplied, the voltage difference between the voltage of the scan signal and the data voltage Vd of the data signal and the wall voltage generated by the wall charges generated in the reset period are In addition, address discharge may occur in a discharge cell to which the voltage Vd of the data signal is supplied.

여기서, 어드레스 기간에서 제 2 전극(Z)의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 제 2 전극(Z)에 서스테인 바이어스 신호가 공급될 수 있다.Here, a sustain bias signal may be supplied to the second electrode Z to prevent address discharge from becoming unstable due to interference of the second electrode Z in the address period.

여기서, 서스테인 바이어스 신호는 서스테인 기간에서 공급되는 서스테인 신 호의 전압보다는 작고 그라운드 레벨(GND)의 전압보다는 큰 서스테인 바이어스 전압(Vz)을 실질적으로 일정하게 유지할 수 있다.Here, the sustain bias signal may maintain the sustain bias voltage Vz that is smaller than the voltage of the sustain signal supplied in the sustain period and larger than the voltage of the ground level GND.

이후, 영상 표시를 위한 서스테인 기간에서는 제 1 전극(Y) 및 제 2 전극(Z)에 중 적어도 하나에 서스테인 신호(SUS)가 공급될 수 있다. 예를 들면, 제 1 전극(Y)과 제 2 전극(Z)에 교호적으로 서스테인 신호(SUS)가 공급될 수 있다.Thereafter, in the sustain period for displaying an image, the sustain signal SUS may be supplied to at least one of the first electrode Y and the second electrode Z. FIG. For example, the sustain signal SUS may be alternately supplied to the first electrode Y and the second electrode Z. FIG.

이러한 서스테인 신호(SUS)가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호(SUS)의 서스테인 전압(Vs)이 더해지면서 서스테인 신호(SUS)가 공급될 때 제 1 전극(Y)과 제 2 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.When the sustain signal SUS is supplied, the discharge cell selected by the address discharge is added with the wall voltage in the discharge cell and the sustain voltage Vs of the sustain signal SUS, and the first electrode when the sustain signal SUS is supplied. A sustain discharge, that is, a display discharge, may be generated between (Y) and the second electrode Z.

이러한 서스테인 신호에 대해 첨부된 도 9a 내지 도 9b를 결부하여 살펴보면 다음과 같다.This sustain signal is described with reference to FIGS. 9A to 9B attached as follows.

도 9a 내지 도 9b를 서스테인 신호에 대해 보다 상세히 설명하기 위한 도면이다.9A to 9B are diagrams for explaining the sustain signal in more detail.

먼저, 도 9a를 살펴보면 서스테인 신호는 제 1 전압 상승 기간, 제 1 전압 유지 기간, 제 2 전압 상승 기간, 제 2 전압 유지 기간, 전압 하강 기간을 포함할 수 있다.First, referring to FIG. 9A, the sustain signal may include a first voltage rise period, a first voltage sustain period, a second voltage rise period, a second voltage sustain period, and a voltage fall period.

제 1 전압 상승 기간에서는 전압이 제 8 전압(V8)까지 전압이 제 1 기울기로 상승한다. 이러한 제 1 전압 상승 기간에서는 서스테인 방전이 발생하게 된다.In the first voltage rise period, the voltage rises to the eighth voltage V8 at a first slope. In this first voltage rise period, sustain discharge occurs.

제 2 전압 상승 기간에서는 전압이 제 8 전압(V8)에서 제 9 전압(V9)까지 전압이 제 1 기울기보다 완만한 제 2 기울기로 상승한다. 이러한 제 2 전압 상승 기 간에서는 제 1 전압 상승 기간에서 발생한 서스테인 방전이 더욱 강해지거나 또는 유지될 수 있다.In the second voltage rising period, the voltage rises from the eighth voltage V8 to the ninth voltage V9 at a second slope where the voltage is gentler than the first slope. In this second voltage rising period, the sustain discharge generated in the first voltage rising period may be stronger or maintained.

이에 따라, 서스테인 방전에 의해 발생하는 광량을 증가시켜 구동 효율을 향상시킬 수 있다. 아울러, 이러한 서스테인 신호는 제 1 전극과 제 2 전극 사이의 전압 차이를 증가시킴으로써 제 1 전극과 제 2 전극 간의 간격이 상대적으로 넓은 경우에 더욱 효과적이다.Accordingly, the driving efficiency can be improved by increasing the amount of light generated by the sustain discharge. In addition, such a sustain signal is more effective when the distance between the first electrode and the second electrode is relatively large by increasing the voltage difference between the first electrode and the second electrode.

여기서, 제 1 전압 유지 기간 및 제 2 전압 유지 기간 중 적어도 하나는 생략될 수 있다.Here, at least one of the first voltage sustain period and the second voltage sustain period may be omitted.

다음, 도 9b를 살펴보면 복수의 서스테인 신호 중에서 앞선 도 9a와 같이 제 1 전압 상승 기간과 제 2 전압 상승 기간을 포함하는 서스테인 신호는 상기 서스테인 기간에서 공급되는 첫 번째 서스테인 신호 쌍과 마지막 서스테인 신호 쌍에 포함될 수 있다.Next, referring to FIG. 9B, a sustain signal including a first voltage rising period and a second voltage rising period, as shown in FIG. 9A, of the plurality of sustain signals is applied to the first sustain signal pair and the last sustain signal pair supplied in the sustain period. May be included.

예를 들면, 첫 번째 서스테인 신호 쌍에서 제 1 전극에 공급되는 첫 번째 서스테인 신호가 앞서 도 9a에서와 같이 제 1 전압 상승 기간과 제 2 전압 상승 기간을 포함하는 서스테인 신호이고, 또한 마지막 서스테인 신호 쌍에서 제 1 전극에 공급되는 마지막 서스테인 신호가 앞선 도 9a에서와 같이 제 1 전압 상승 기간과 제 2 전압 상승 기간을 포함하는 서스테인 신호일 수 있다.For example, the first sustain signal supplied to the first electrode in the first sustain signal pair is a sustain signal including the first voltage rise period and the second voltage rise period as shown in FIG. 9A, and also the last sustain signal pair. In FIG. 9A, the last sustain signal supplied to the first electrode may be a sustain signal including a first voltage rising period and a second voltage rising period.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서 상세히 설명한 바와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 리셋 기간의 하강 램프 신호의 최저 전압을 스캔 바이어스 신호의 전압과 같거나 더 크게 함으로써 방전 셀 내에서 벽 전하의 양을 충분히 유지할 수 있고, 이에 따라 구동 효율을 향상시키는 효과가 있다.As described above in detail, the plasma display device according to an embodiment of the present invention satisfies the amount of wall charge in the discharge cell by making the lowest voltage of the falling ramp signal of the reset period equal to or greater than the voltage of the scan bias signal. It is possible to maintain, thereby improving the driving efficiency.

Claims (6)

서로 나란한 제 1 전극과 제 2 전극을 포함하는 플라즈마 디스플레이 패널과,A plasma display panel including a first electrode and a second electrode parallel to each other; 초기화(Initialize)를 위한 리셋 기간에서 전압이 점진적으로 하강하는 하강 램프(Ramp-Down) 신호를 상기 제 1 전극으로 공급하고, 상기 리셋 기간 이후의 어드레스 기간에서 스캔 바이어스 신호를 상기 제 1 전극으로 공급하는 구동부Supply a ramp-down signal in which a voltage gradually falls in a reset period for initialization to the first electrode, and supply a scan bias signal to the first electrode in an address period after the reset period. Driving part 를 포함하고,Including, 상기 하강 램프 신호의 최저 전압은 상기 스캔 바이어스 신호의 전압과 같거나 큰 플라즈마 디스플레이 장치.And the lowest voltage of the falling ramp signal is equal to or greater than the voltage of the scan bias signal. 제 1 항에 있어서,The method of claim 1, 상기 구동부는 상기 리셋 기간에서 전압이 점진적으로 상승하는 상승 램프(Ramp-Up) 신호를 상기 제 1 전극으로 공급하고,The driving unit supplies a ramp-up signal to the first electrode in which the voltage gradually increases in the reset period, 상기 하강 램프 신호의 기울기는 상기 상승 램프 신호의 기울기보다 완만한 플라즈마 디스플레이 장치.And the slope of the falling ramp signal is gentler than the slope of the rising ramp signal. 제 1 항에 있어서,The method of claim 1, 상기 구동부는 상기 어드레스 기간 이후의 서스테인 기간에서 상기 제 1 전극 및 제 2 전극 중 적어도 하나로 서스테인 신호를 공급하고,The driving unit supplies a sustain signal to at least one of the first electrode and the second electrode in the sustain period after the address period, 상기 서스테인 신호는 전압이 제 1 기울기로 상승하는 제 1 전압 상승 기간, 상기 제 1 기울기보다 완만한 제 2 기울기로 상승하는 제 2 전압 상승 기간을 포함하는 플라즈마 디스플레이 장치.And the sustain signal includes a first voltage rise period during which the voltage rises with a first slope, and a second voltage rise period during which the voltage rises with a second slope that is gentler than the first slope. 제 3 항에 있어서,The method of claim 3, wherein 상기 제 1 전압 상승 기간과 제 2 전압 상승 기간을 포함하는 서스테인 신호는 상기 서스테인 기간에서 공급되는 첫 번째 서스테인 신호 쌍과 마지막 서스테인 신호 쌍에 포함되는 플라즈마 디스플레이 장치.And a sustain signal including the first voltage rising period and the second voltage rising period is included in a first sustain signal pair and a last sustain signal pair supplied in the sustain period. 제 1 항에 있어서,The method of claim 1, 상기 제 1 전극과 제 2 전극 사이의 간격은 100㎛(마이크로미터)이상인 플라즈마 디스플레이 장치.And a spacing between the first electrode and the second electrode is 100 μm (micrometer) or more. 제 5 항에 있어서,The method of claim 5, wherein 상기 제 1 전극과 제 2 전극 사이의 간격은 150㎛(마이크로미터)이상인 플라즈마 디스플레이 장치.And a spacing between the first electrode and the second electrode is 150 μm (micrometer) or more.
KR1020060099744A 2006-10-13 2006-10-13 Plasma display apparatus KR20080033712A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060099744A KR20080033712A (en) 2006-10-13 2006-10-13 Plasma display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060099744A KR20080033712A (en) 2006-10-13 2006-10-13 Plasma display apparatus

Publications (1)

Publication Number Publication Date
KR20080033712A true KR20080033712A (en) 2008-04-17

Family

ID=39573561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060099744A KR20080033712A (en) 2006-10-13 2006-10-13 Plasma display apparatus

Country Status (1)

Country Link
KR (1) KR20080033712A (en)

Similar Documents

Publication Publication Date Title
KR100844819B1 (en) Plasma Display Apparatus
KR100811472B1 (en) Plasma display apparatus
KR100811605B1 (en) Plasma Display Panel
KR100850900B1 (en) Plasma Display Panel
KR20060053458A (en) Plasma display panel
KR100820964B1 (en) Plasma display panel
KR20080033712A (en) Plasma display apparatus
KR100872363B1 (en) Plasma Display Panel
KR100820963B1 (en) Plasma display panel
KR100820683B1 (en) Plasma display panel
KR100862566B1 (en) Plasma Display Panel
KR100811485B1 (en) Plasma display panel
KR100877828B1 (en) Plasma Display Panel
KR20080040472A (en) Plasma display apparatus
KR100867585B1 (en) Plasma Display Panel
KR100784517B1 (en) Plasma Display Panel
KR100696545B1 (en) Plasma display panel
KR100811591B1 (en) Plasma Display Panel
KR20080014350A (en) Plasma display apparatus
KR20080032773A (en) Plasma display panel
KR20080034381A (en) Plasma display panel
KR20100119644A (en) Plasma display panel device
KR20090043311A (en) Plasma display apparatus
KR20080017204A (en) Plasma display panel
KR20080040470A (en) Plasma display apparatus

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination