KR20080033544A - Ⅲ족 질화물 반도체 발광소자 - Google Patents

Ⅲ족 질화물 반도체 발광소자 Download PDF

Info

Publication number
KR20080033544A
KR20080033544A KR1020087006134A KR20087006134A KR20080033544A KR 20080033544 A KR20080033544 A KR 20080033544A KR 1020087006134 A KR1020087006134 A KR 1020087006134A KR 20087006134 A KR20087006134 A KR 20087006134A KR 20080033544 A KR20080033544 A KR 20080033544A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
light emitting
group iii
substrate
iii nitride
Prior art date
Application number
KR1020087006134A
Other languages
English (en)
Other versions
KR101035878B1 (ko
Inventor
가쿠 오리지
코지 카메이
히사유키 미키
아키히로 마츠세
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20080033544A publication Critical patent/KR20080033544A/ko
Application granted granted Critical
Publication of KR101035878B1 publication Critical patent/KR101035878B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 III족 질화물 반도체 발광소자의 광 추출 효율을 향상시키는 것을 목적으로 한다. 본 발명은 기판; 및 상기 기판상에 적층된 발광층을 포함하는 III족 질화물 반도체층을 포함하는 질화물 반도체 발광소자로서, 상기 III족 질화물 반도체층의 측면이 상기 기판의 주요면의 법선에 대하여 경사져 있다.
질화물 반도체 발광소자

Description

Ⅲ족 질화물 반도체 발광소자{GROUP Ⅲ NITRIDE SEMICONDUCTOR LIGHT-EMITTING DEVICE}
본 발명은 Ⅲ족 질화물 반도체 발광소자에 관한 것이고, 더욱 구체적으로는 향상된 광 추출 효율을 갖는 Ⅲ족 질화물 반도체 발광소자에 관한 것이다.
Ⅲ족 질화물 반도체(이하, 질화물 반도체로서 언급한다)는 가시광에서 자외광에 해당하는 직접 전이형의 에너지 밴드갭을 갖고, 고효율로 발광할 수 있으므로, 발광 다이오드(LED), 레이저 다이오드(LD) 등의 제품에 사용된다. 상기 다이오드가 형광체와 조합으로 사용되는 백색 발광 다이오드의 실현이 발광 다이오드 응용의 새로운 분야로 기대되고 있다.
발광 다이오드로부터의 출력은 에피택셜 구조 및 결정성에 관계되는 내부 양자 효율, 및 소자내에서의 재흡수와 소자의 형상에 관계되는 광 추출 효율의 곱에 의해서 결정된다. 이 중 광 추출 효율에 영향을 주는 소자내에서의 재흡수는 상기 광이 불투명한 기판을 통과하거나 또는 발광층을 재통과할 때에 발생한다. 상기 광 추출 효율에 큰 영향을 주는 요인으로서 소자 표면에서의 전반사가 있다. 공지된 바와 같이, 큰 굴절률을 갖는 층으로부터 작은 굴절률을 갖는 층을 향하여 광이 나아갈 때, 경계각(θc) 보다 큰 각도를 지닌 광은 계면에서 전반사를 일으켜 작은 굴절률을 갖는 층을 통과할 수 없다.
예를 들면 질화갈륨(GaN)의 경우, 굴절률은 2.4이고, 표면에 대한 수직방향에 대하여 24°의 정각(apex angle)을 갖는 탈출 원뿔(Escape Cone) 중의 광만이 외부로 추출될 수 있다. 이 비율은 27%이고, 이것은 광 추출 효율을 크게 제한한다.
전반사에 의해 야기된 계면에서의 광 추출의 제한을 회피하기 위해서, 계면을 조면화하는 방법(예를 들면, 일본특허공개 2000-196151호)이나 소자의 형상을 가공함으로써 별도의 면의 탈출 원뿔을 이용하는 방법이 알려져 있다(예를 들면, 일본특허 제2784537호 참조).
질화물 반도체의 성장을 위하여 MOCVD(유기 금속 화학 증착법)이 주로 사용된다. MOCVD는 기판상에서 유기 금속과 질소원을 반응시켜, 질화물 반도체를 성장시키는 방법이다. 그러나, 상기 질화물 반도체의 단결정은 아직 공업적으로 얻어지지 않고 있다. 또한, Si나 GaAs 기판상에 HVPE(하이드라 증착 에피택셜법)에 의해 후막 에피택셜 성장을 행한 유사 단결정 기판 시판되어 있지만, 이 유사 단결정 기판은 매우 고가이다. 따라서, 발광 다이오드용 기판으로서, 일반적으로는 고온에서 안정한 사파이어(Al2O3), 탄화규소(SiC) 또는 규소(Si) 등의 이종 기판이 사용된다.
그러나 안정한 물질인 사파이어나 SiC는 단단하여 가공하기 어려운 재료로서 잘 알려져 있다. 따라서, 광 추출 효율을 향상시키기 위해서, 상기 재료를 분할하여 각각의 소자를 제작하는 것이 곤란하다는 문제가 있다. 다이싱(dicing)에 의한 기계적인 방법의 경우, 소자가 파괴 또는 분열되기 쉽고, 따라서 수율을 향상시키는 것이 곤란하다. 기계적 방법을 사용하지 않는 건식 에칭 등의 수단에 의해서라도 가공에 장시간이 걸리므로 현저하게 낮은 생산성의 문제가 야기된다.
또한, 다이싱에 의한 기계적 가공법에서는 가공된 표면에 파쇄층이라고 불리는 층이 형성되어 광 추출을 방해하고, 드라이 에칭에서도 플라즈마의 고에너지 입자에 노출됨으로써 전기적 특성 및 광학적 특성이 영향을 받는 것이 잘 알려져 있다.
적은 데미지를 야기하는 가공법으로서의 습식 에칭이 알려져 있지만(예를 들면, 일본특허공개 평10-190152호 및 일본특허공개 2000-686084호 참조), 각 소자의 분할 절단면은 상기 기판의 주요면에 대하여 수직이다.
한편, 질화물 반도체로 이루어지는 발광소자에 있어서는 다수의 경우에 있어서, 투광성 전극이 사용된다(예를 들면, 일본특허공개 평10-308534호 참조). 그 이유는 n형층에 비하여 p형층에 있어서의 가로 방향의 전류 확산이 열악하기 때문이다.
한변이 500㎛이상인 대형칩에 음극과 양극이 교대로 배치된 빗형(comb-shaped) 전극이 사용되어도 좋다(예를 들면, 일본특허공개 평5-335622호 참조). 또한, 격자형 또는 도트형 패턴이 사용될 수 있다. 투광성 재료에 의해 빗형 패턴의 양극을 제조하는 기술이 공개되어 있다.(예를 들면, 일본특허공개 2003-133589호 참조).
상기 질화물 반도체 발광소자에 있어서, 광의 전반사로 인한 광 인출 효율의 저하를 감안하여, 본 발명은 상기 질화물 반도체 발광소자의 광 인출 효율을 향상시키는 것을 목적으로 한다.
또한, 본 발명은 일반적으로 반도체층 전면에 걸쳐 형성된 투광성 전극을 사용했을 경우 뿐만 아니라, 빗형 전극, 격자형 전극, 도트형 전극을 사용하는 경우에서도 효과를 발휘할 수 있게 하는 것을 목적으로 한다.
본 발명은 질화물 반도체 발광소자를 구성하는 질화물 반도체층의 기판에 대하여 경사진 측면이 우수한 광 추출 효율을 갖는 발광소자를 얻게 한다는 점을 기초로 달성된다.
또한, 본 발명은 전극 이외의 발광소자의 영역에 광 추출 효율을 향상시키기 위해서 형성된 기판에 대하여 측면이 경사진 홈을 형성함으로써 우수한 광 추출 효율을 갖는 발광소자가 얻어질 수 있다는 점을 기초로 달성된다.
또한, 본 발명은 가공 방법으로서 습식 에칭을 이용하고, 질화물 반도체 소자의 반도체층의 측면을 경사시킬 경우, 반도체층내의 전위 밀도의 분포와 습식 에칭에 의한 반도체층의 제거 속도는 서로 관련이 있어 전위 밀도가 높을수록 제거 속도가 빨라지는 것을 발견하였다. 이 발견을 사용하여 데미지를 주지 않고 반도체층에 경사면을 형성하는 것이 가능하고, 또한, 상기 전위 밀도의 분포를 변화시킴으로써 경사 각도를 제어할 수 있으므로 본 발명은 이 각도를 최적화함으로써 광 추출 효율을 향상시킨다.
구체적으로, 본 발명은 이하의 항목의 발명을 포함한다.
(1) 기판; 및 상기 기판상에 적층된 발광층을 갖는 질화물 반도체층을 포함하는 질화물 반도체 발광소자로서, 상기 질화물 반도체층의 측면이 상기 기판주요면의 법선에 대하여 경사져 있는 것을 특징으로 하는 질화물 반도체 발광소자.
(2) 상기 (1)에 있어서, 전극이 형성되어 있지 않은 상기 발광소자 표면 영역의 질화물 반도체층상에 홈이 형성되고, 상기 홈의 측면의 법선이 상기 기판의 주요면의 법선에 대하여 수직하고 있지 않은 것을 특징으로 하는 질화물 반도체 발광소자.
(3) 상기 (1) 또는 (2)에 있어서, 상기 질화물 반도체층의 단면이 상기 기판측을 향하여 좁아지도록 경사져 있는 것을 특징으로 하는 질화물 반도체 발광소자.
(4) 상기 (3)에 있어서, 상기 질화물 반도체층의 측면의 법선과 상기 기판의 주요면의 법선에 의해 이루어지는 각도 θ1이 100도이상 175도이하인 것을 특징으로 하는 질화물 반도체 발광소자.
(5) 상기 (4)에 있어서, 상기 질화물 반도체층의 측면의 법선과 상기 기판의 주요면의 법선에 의해 이루어지는 각도 θ1이 110도이상 170도이하인 것을 특징으로 하는 질화물 반도체 발광소자.
(6) 상기 (5)에 있어서, 상기 질화물 반도체층의 측면의 법선과 상기 기판의 주요면의 법선에 의해 이루어지는 각도 θ1이 120도이상 160도이하인 것을 특징으로 하는 질화물 반도체 발광소자.
(7) 상기 (3) 내지 (6) 중 어느 하나에 있어서, 상기 질화물 반도체층의 전위 밀도가 기판으로부터 상기 반도체층의 성장 방향을 향해서 감소하는 것을 특징으로 하는 질화물 반도체 발광소자.
(8) 상기 (7)에 있어서, 상기 질화물 반도체층의 전위 밀도가 상기 기판에 대하여 수직방향에 있어서, 상기 기판으로부터 상기 반도체층의 성장 방향을 향하여 두께 1.0㎛당 10cm-2∼10,000cm-2의 비율로 감소하는 것을 특징으로 하는 질화물 반도체 발광소자.
(9) 상기 (8)에 있어서, 상기 질화물 반도체층의 전위 밀도가 상기 기판에 대하여 수직방향에 있어서, 상기 기판으로부터 반도체층의 성장 방향을 향하여 두께 1.0㎛당 100cm-2∼1,000cm-2의 비율로 감소하는 것을 특징으로 하는 질화물 반도체 발광소자.
(10) 상기 (1) 또는 (2)에 있어서, 상기 질화물 반도체층의 단면이 상기 기판측을 향하여 넓어지도록 경사져 있는 것을 특징으로 질화물 반도체 발광소자.
(11) 상기 (10)에 있어서, 상기 질화물 반도체층의 측면의 법선과 상기 기판의 주요면의 법선에 의해 이루어지는 각도 θ2가 5도이상 80도이하인 것을 특징으로 하는 질화물 반도체 발광소자.
(12) 상기 (11)에 있어서, 상기 질화물 반도체층의 측면의 법선과 상기 기판의 주요면의 법선에 의해 이루어지는 각도 θ2가 10도이상 70도이하인 것을 특징으로 하는 질화물 반도체 발광소자.
(13) 상기 (12)에 있어서, 상기 질화물 반도체층의 측면의 법선과 상기 기판의 주요면의 법선에 의해 이루어지는 각도 θ2가 20도이상 60도이하인 것을 특징으로 하는 질화물 반도체 발광소자.
(14) 상기 (10) 내지 (13) 중 어느 하나에 있어서, 상기 질화물 반도체층의 전위 밀도가 상기 기판으로부터 상기 반도체층의 성장 방향을 향하여 증가하는 것을 특징으로 하는 질화물 반도체 발광소자.
(15) 상기 (14)에 있어서, 상기 질화물 반도체층의 전위 밀도가 상기 기판에 대하여 수직방향에 있어서, 상기 기판으로부터 상기 반도체층의 성장 방향을 향하여 두께 1.0㎛당 10cm-2∼10,000cm-2의 비율로 증가하는 것을 특징으로 하는 질화물 반도체 발광소자.
(16) 상기 (15)에 있어서, 상기 질화물 반도체층의 전위 밀도가 상기 기판에 대하여 수직방향에 있어서, 상기 기판으로부터 상기 반도체층의 성장 방향을 향하여 두께 1.0㎛당 100cm-2∼1,000cm-2의 비율로 증가하는 것을 특징으로 하는 질화물 반도체 발광소자.
(17) 상기 (2) 내지 (16) 중 어느 하나에 있어서, 상기 홈이 2개 이상의 지점에 형성되는 것을 특징으로 하는 질화물 반도체 발광소자.
(18) 상기 (2) 내지 (17) 중 어느 하나에 있어서, 상기 홈은 상기 발광층을 관통하는 깊이를 갖는 것을 특징으로 하는 질화물 반도체 발광소자.
(19) 상기 (2) 내지 (18) 중 어느 하나에 있어서, 표면에서의 상기 홈의 면적이 전극면을 포함한 발광소자의 표면적의 3∼50%인 것을 특징으로 하는 질화물 반도체 발광소자.
(20) 상기 (2) 내지 (19) 중 어느 하나에 있어서, 동일한 극성을 갖는 전극이 상기 홈을 가로질러 형성되는 것을 특징으로 하는 질화물 반도체 발광소자.
(21) 상기 (2) 내지 (20) 중 어느 하나에 있어서, 전극이 상기 동일한 극성을 갖는 전극의 외측에 상기 홈을 가로질러 형성되고, 상기 전극은 상기 홈에 가까운 전극의 극성과 반대 극성인 것을 특징으로 하는 질화물 반도체 발광소자.
(22) 상기 (1) 내지 (21) 중 어느 하나에 있어서, 표면에서의 상기 발광소자의 한 변의 길이가 500㎛이상인 것을 특징으로 하는 질화물 반도체 발광소자.
(23) 상기 (1) 내지 (22) 중 어느 하나에 있어서, 상기 기판은 사파이어(Al2O3)로 이루어지는 것을 특징으로 하는 질화물 반도체 발광소자.
(24) 상기 (1) 내지 (22) 중 어느 하나에 있어서, 상기 기판은 탄화규소(SiC)로 이루어지는 것을 특징으로 하는 질화물 반도체 발광소자.
(25) 상기 (1) 내지 (22) 중 어느 하나에 있어서, 상기 기판은 규소(Si)로 이루어지는 것을 특징으로 하는 질화물 반도체 발광소자.
(26) 기판, 및 상기 기판상에 적층된 발광층을 갖는 질화물 반도체층을 포함하는 질화물 반도체 발광소자의 제조방법으로서: 상기 기판상에 질화물 반도체층을 적층하는 공정; 상기 질화물 반도체층의 표면을 소정 패턴을 갖는 마스크로 피복하는 공정; 각각의 소자로 분할하기 위한 부분에서 상기 질화물 반도체층을 기판에 이르기까지 제거하는 공정; 상기 제거 후에 상기 질화물 반도체층을 습식 에칭하는 공정; 및 소자를 분할하는 공정을 포함하고, 상기 질화물 반도체층의 적층 공정에 있어서, 후에 행해지는 습식 에칭 공정에서의 에칭 속도에 분포를 제공하도록 상기 기판에 대하여 수직방향으로 상기 질화물 반도체층에 전위 밀도 분포를 형성하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
(27) 상기 (26)에 있어서, 상기 질화물 반도체층의 적층 공정에 있어서, 상기 기판으로부터 상기 반도체층의 성장 방향을 향하여 상기 전위 밀도가 감소 또는 증가하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
(28) 상기 (26) 또는 (27)에 있어서, 상기 마스크는 포토레지스트인 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
(29) 상기 (26) 내지 (28) 중 어느 하나에 있어서, 상기 질화물 반도체층의 제거 공정은 레이저의 사용에 의해 행해지는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
(30) 상기 (26) 내지 (28) 중 어느 하나에 있어서, 상기 질화물 반도체층의 제거 공정은 다이서의 사용에 의해 행해지는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
(31) 상기 (26) 내지 (30) 중 어느 하나에 있어서, 상기 습식 에칭 공정은 오르토 인산의 사용에 의해 행해지는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
본 발명에 따라서, 상기 질화물 반도체 발광소자의 반도체층의 측면을 경사 시킴으로써 측면을 투과하는 광 또는 상기 측면에서 반사된 광 및 상기 질화물 반도체층을 통하여 외부로 추출되는 광을 증가시킨다. 따라서, 광 추출 효율이 향상된다.
또한, 본 발명에 따라서, 상기 질화물 반도체 발광소자의 표면에 홈이 형성된다. 상기 홈의 측면을 경사시킴으로써, 측면을 투과하는 광 또는 측면에서 반사된 광, 및 상기 질화물 반도체층을 통하여 외부로 추출되는 광을 증가시킨다. 따라서, 광 추출 효율이 향상된다. 이 경우, 전극이 상기 홈 주위에 형성되지 않는다. 따라서, pn접합의 측면의 노출에 의해 야기되는 단락(short circuit)이 방지될 수 있다. 또한, 상기 홈의 양측에 동일한 극성을 갖는 전극이 형성되어 상기 홈에 의해 전류의 확대를 저해하지 않고, 대면적에서 균일한 발광을 얻을 수 있다.
또한, 본 발명에 따라서, 상기 질화물 반도체 발광소자에 있어서, 상기 기판에 대하여 수직방향으로 상기 질화물 반도체층내의 전위 밀도의 분포가 제어됨으로써, 상기 기판에 대하여 경사진 면의 각도가 제어될 수 있다. 따라서, 상기 광 추출 효율이 쉽게 최적화될 수 있다. 또한, 난가공 기판상에 형성된 질화물 반도체층의 측면 가공이 습식 에칭으로 행해짐으로써, 데미지가 적은 발광소자가 얻어질 수 있다.
도 1은 본 발명에 따른 질화물 반도체 발광소자에 있어서의 광로의 일례를 개략적으로 나타내는 단면도이다.
도 2는 본 발명의 다른 실시형태에 따른 질화물 반도체 발광소자에 있어서의 광로의 일례를 개략적으로 나타내는 단면도이다.
도 3은 종래의 질화물 반도체 발광소자에 있어서의 광로의 일례를 개략적으 로 나타내는 단면도이다.
도 4는 본 발명에 따른 질화물 반도체 발광소자 표면상의 홈의 형상을 나타내는 단면도이다.
도 5는 본 발명에 따른 질화물 반도체 발광소자 표면상의 홈의 다른 형상을 나타내는 단면도이다.
도 6은 일반적인 질화물 반도체의 전위의 분포를 나타내는 개략도이다.
도 7은 실시예 1에서 제작된 질화물 반도체 발광소자의 웨이퍼의 개략 평면도이다.
도 8은 실시예 3에서 제작된 질화물 반도체 발광소자의 개략 평면도이다.
도 9는 실시예 4에서 제작된 질화물 반도체 발광소자의 개략 평면도이다.
도 10은 실시예 5에서 제작된 질화물 반도체 발광소자의 개략 평면도이다.
도 11은 실시예 7에서 제작된 질화물 반도체 발광소자의 개략 평면도이다.
도 12는 실시예 9에서 제작된 질화물 반도체 발광소자의 개략 평면도이다.
본 발명은 기판상에 적층된 발광층을 포함하는 질화물 반도체 발광소자에 있어서, 질화물 반도체층의 측면이 경사진다(상기 질화물 반도체층의 측면의 법선이 기판의 주요면의 법선에 대하여 수직이 아니다).
이하, 도면을 참고로 해서 구체적으로 설명한다.
도 1은 본 발명에 따라서 질화물 반도체 발광소자의 광로의 일예를 개략적으로 나타내는 단면도이고, 여기서, 상기 질화물 반도체층의 측면이 기판의 주요면에 대하여 외측으로 경사진다(상기 질화물 반도체층의 단면 형상이 상기 기판측을 향하여 좁아지도록 경사진다). 도 2는 본 발명의 다른 실시형태에 따른 질화물 반도체 발광소자에 있어서의 광로의 일례를 개략적으로 나타내는 단면도이고, 여기서, 상기 질화물 반도체층의 측면이 상기 기판의 주요면에 대하여 내측으로 경사진다(상기 질화물 반도체층의 단면 형상이 상기 기판을 향하여 넓어지도록 경사진다). 도 3은 종래의 질화물 반도체 발광소자에 있어서의 광로의 일례를 개략적으로 나타내는 단면도이고, 여기서, 상기 질화물 반도체층의 측면이 상기 기판의 주요면에 대하여 수직이다.
이들 도에 있어서, 숫자(201)은 기판을 나타내고, (202)는 질화물 반도체층을 나타내고, (203)은 광의 진행 선을 나타내고, (204)는 상기 질화물 반도체층의 측면(207)의 법선을 나타내고, (205)는 상기 기판의 주요면의 법선을 나타내며, (206)은 상기 질화물 반도체층의 측면(208)의 법선을 나타낸다. 도 1에 있어서의 각도 θ1이 법선(204)와 (205)에 의해 이루어지는 각도(경사 각도)이고, 도 2에 있어서의 각도 θ2가 법선(206)과 (205)에 의해 이루어지는 각도(경사 각도)이다.
상기 기판의 주요면에 대하여 경사진 상기 질화물 반도체층의 측면에 기초하여 광 추출 효율이 향상하는 이유는 명확하지 않지만, 이하와 같다고 추정된다.
도 3은 종래의 질화물 반도체 발광소자를 나타낸다. 예를 들면 A점에서 발광한 광이 화살표 방향으로 진행했을 경우, 상기 반도체층의 측면에 입사한 광이 임계각 이상이면 상기 지점에서 반사되고, 또한 상기 반도체층과 상기 기판간의 계면에서도 반사된다. 그 결과, 광은 반복된 반사로 상기 반도체층내를 나아하고, 흡수 된 후, 감쇠된다. 그 결과, 상기 광 추출 효율은 감소된다.
한편, 도 1에 나타낸 질화물 반도체 발광소자에 있어서, A점으로부터의 광은 상기 반도체층의 측면(207)상에서 반사된다. 그러나, 상기 광은 상기 반도체층의 표면상에서 임계각 이내의 각도를 취하므로 광의 전반사가 억제되고, 따라서, 상기 반도체층으로부터 광이 추출될 수 있다. 도 1에 있어서, 상기 경사각 θ1은 180도보다 작고, 90도보다 크다. 바람직하게는, θ1은 100도이상 175도이하, 더욱 바람직하게는 110도이상 170도이하, 특히 바람직하게는 120도이상 160도이하이다.
도 2의 경우에 있어서, 상기 질화물 반도체층의 측면상에 입사광이 임계각 이내의 각도를 취함으로써, 광은 상기 반도체층을 투과한다. 상기 경사각도 θ2는 5∼80도가 바람직하고, 더욱 바람직하게는 10∼70도, 가장 바람직하게는 20∼60도이다.
상기로부터 도 1 및 도 2 중 어느 하나의 경우에서도 상기 광 인출 효율이 향상된다. 도 1에 나타낸 바와 같이 상기 질화물 반도체층의 단면 형상이 상기 기판측을 향하여 좁아지도록 경사지는 것이 바람직하다.
본 발명의 질화물 반도체 발광소자는 상기 발광소자의 표면상에 전극이 형성되지 않은 상기 질화물 반도체층의 표면 상에 형성된 홈을 갖고 있어도 좋고, 여기서, 상기 홈의 측면은 상기 기판의 주요면에 대하여 수직이 아니고, 경사져 있다. 상기 홈의 형성은 상기 기판의 주요면의 법선에 대하여 경사진 질화물 반도체층의 측면을 형성한다.
도 4는 상기 발광소자의 홈의 하나의 형상을 나타내는 단면도이다. 상기 홈 의 단면 형상이 상기 기판(상기 도에서 아래쪽 방향)을 향하여 넓어지도록(상기 질화물 반도체층의 단면 형상이 상기 기판을 향하여 좁아짐) 상기 도에서의 홈의 측면이 경사져 있다. 도 4에 있어서, 숫자(210)은 홈을 나타내고, (220)은 질화물 반도체층을 나타낸다. 숫자(201)은 기판을 나타낸다. 상기 질화물 반도체층(220)은 도 1에 있어서의 상기 질화물 반도체층(202)과 동일한 형상을 갖고, 도 1의 경우와 같은 이유로 광 추출 효율이 향상된다.
도 5는 다른 형태의 홈을 나타내고, 여기서, 상기 홈의 단면 형상이 상기 기판을 향하여 좁아지도록(상기 질화물 반도체층의 단면 형상이 상기 기판을 향하여 넓어짐) 상기 홈의 측면이 경사진다. 도 5에 있어서, 숫자(211)은 홈을 나타내고, (221)은 질화물 반도체층을 나타낸다. 숫자(201)은 기판을 나타낸다. 상기 질화물 반도체층(221)은 도 2에 있어서의 상기 질화물 반도체층(202)과 동일한 형상을 갖고, 도 2의 경우와 같은 이유로 광 추출 효율이 향상된다.
본 발명에 있어서 형성되는 홈은 상기 반도체층의 발광층을 관통하는 깊이로 형성되는 것이 바람직하다. 질화물 반도체를 사용한 발광소자에 있어서, p형층이0.1㎛∼1㎛ 등의 비교적 박막으로 형성되는 경우가 많으므로, 광 추출 효과를 충분히 달성하기 위해서는 상기 발광층을 관통하여 깊은 홈을 형성하도록 상기 홈이 형성된다.
그러나, 노출된 pn접합에 도전성 재료가 부착되면, 단락이 야기된다. 전극 재료는 상기 단락을 야기하는 가장 큰 가능성을 갖는다. 전극 재료는 도전성이고, 파괴된 조각의 전극 재료가 부착될 수 있다. 또한, 상기 pn접합에서 버(burr)로서 돌출된 전극이 단락을 야기할 수 있다.
이를 고려하여, 전극이 형성되지 않은 영역에 상기 홈이 형성되는 것이 바람직하다. 따라서, 상기 전극 재료로 인한 단락이 억제될 수 있다.
발광소자의 표면에 홈을 형성하면, p형층 및 n형층이 상기 홈에 의해 몇 부분으로 분리된다. 그 결과, 평면 방향으로 전류 확산이 억제되고, 구동 전압이 상승될 염려가 있다. 이러한 염려를 피하기 위해서, 전극 패턴으로서, 음극과 양극이 교대로 배치된 빗형태가 사용될 수 있다. 상기 빗형 전극의 채용은 충분한 전류 확산을 제공할 수 있고, 구동 전압을 저감시켜 균일한 발광을 할 수 있다. 또한, 전극사이에 홈을 형성할 수 있다. 상기 배열은 상기 전류 공급을 방해하지 않으므로 바람직하다. 상기 빗형 전극은 상기 빗형 음극뿐만 아니라 투광성 양극에 전류를 충분하게 공급하는데 유효하므로, 빗형 양극 패드를 형성하는데도 바람직하다. 빗형 전극 패턴을 사용한 경우라도 양극 및 음극 중 어느 하나 또는 모든 전극이 투광성이 될 수 있다.
또한, 격자형으로 음극 및 양극 중 어느 하나가 배치된 격자형 전극이 사용되어도 좋다. 격자형으로 배치되지 않는 전극은 격자형 주위에 배치되어도 좋고, 또는 틈과 격자간에 배치되어도 좋지만, 상기 격자 영역 주위에 전극을 배치하는 것이 편리하다. 이 경우, 상기 틈과 격자에 상응하는 부분에 점 또는 원형의 홈을 형성할 수 있다.
동일한 극성을 갖는 전극은 상기 홈 가로질러 배치되는 것이 바람직하다. 상기 광 추출 효율을 고려하면, 상기 홈은 깊게 형성되는 것이 바람직하다. 이 때, 상기 홈을 가로질러 다른 극성을 갖는 전극을 배치하면, 상기 홈이 상기 전극 사이를 흐르는 전류를 방해하여 상기 전류 흐름이 악화되어 균일한 발광을 방해한다.
특히, 상기 홈에 가까운 발광 영역에 의해 광 추출이 개선되므로, 상기 양극은 상기 홈 주위에 배치되는 것이 바람직하다.
본 발명에 따른 홈가공은 한 변이 500㎛이상인 대형 칩에 적용되는 경우, 구동 전압을 저감시키는 효과와 발광 출력을 증대시키는 효과를 얻을 수 있다. 적은 전류 확산의 문제는 n형층상에서 발생한다. 이것은 소형의 칩에서는 현저하지 않지만, 대형 칩에 있어서, 상기 n형층의 전류 확산의 문제가 현저하게 된다. 특히, 한변이 500㎛이상인 칩에 있어서 현저하다.
이 경우, 빗형 전극이나 격자형 전극을 사용함으로써 구동 전압의 저감을 실현시킬수 있다. 따라서, 본 발명의 홈가공을 결합시킴으로써 광 추출 효율이 증가될 수 있다.
홈의 형상에 대해서는 특별한 제한은 없다. 사용할 수 있는 홈은 사각형 또는 원형 등의 도트형, 장방형, 가늘고 긴 슬릿형 등이 포함된다.
상기 홈은 복수 장소에서 형성되는 것은 말할 필요도 없다. 상기 홈의 밀도가 증가함으로써, 상기 광 추출 효과는 개선될 수 있다. 그러나, 상기 전극의 면적을 차지하는 너무 많은 홈의 형상은 발광을 감소시킬 수 있다.
상기 홈의 총면적(상기 층 표면에서의 면적의 합계)은 전극을 포함한 반도체층의 표면적의 3∼50%가 바람직하다.
상기 홈은 산이나 알칼리를 사용한 습식 에칭, 레이저 스크라이빙, 다이싱 등에 의해 행해질 수 있다. 도 4에 나타낸 형상으로 상기 홈을 형성하기 위해서, 홈이 레이저 스크라이빙에 의해 형성된 후, 인산을 사용한 습식 에칭에 의해 300℃ 등의 고온으로 상기 홈을 처리하는 조건을 사용하고, 도 5에 나타낸 바와 같은 형태로 상기 홈을 형성하기 위해서는 예를 들면, 각 회전 날(angular rotating blade)을 사용한 다이싱 방법이 사용될 수 있다.
상기와 같은 경사 각도를 갖는 질화물 반도체층의 측면을 형성하기 위해서, 전위 밀도가 제어된 질화물 반도체층이 형성되고, 이 층이 에칭에 의해 가공되어 상기 질화물 반도체층의 측면의 각도를 변경하는 것이 바람직하다.
도 6에 나타나 있는 바와 같이, 일반적으로 상기 질화물 반도체층에는 많은 전위가 존재한다. 상기 도에 있어서, 숫자(301)은 기판을 나타내고, (302)는 질화물 반도체층을 나타내고, (303)은 전위를 나타낸다. 상기의 바람직한 경사의 정도를 의미하는 각도 θ1 또는 θ2은 상기 질화물 반도체층의 전위 밀도를 기판에 대하여 수직방향으로 두께 1.0㎛당 10cm-2이상 10000cm-2이하의 비율로 상기 기판으로부터 상기 반도체층의 성장 방향을 향하여 감소 또는 증가시킴으로써 충분한 제거를 실현할 수 있다.
바람직하게는 상기 질화물 반도체층의 전위 밀도를 기판에 대하여 수직방향으로 두께 1.0㎛당 100cm-2이상 1000cm-2이하의 비율로 상기 기판으로부터 상기 반도체층의 성장 방향을 향하여 감소 또는 증가시킴으로써 실현시킬 수 있다.
상기 반도체층의 전위 밀도가 상기 반도체의 성장 방향을 향해서 감소하는 경우, 상기 전위 밀도가 클수록 에칭 속도가 빨라지므로, 상기 반도체의 에칭에 의해 도 4에 나타낸 형상을 갖는 측면이 형성될 수 있다. 상기 전위 밀도가 상기 반도체의 성장 방향을 향하여 증가하면, 도 5에 나타낸 형상을 갖는 측면이 형성된다. 이 경우, 상기 전위 밀도의 증가 또는 감소의 정도를 변화시킴으로써 경사 각도가 제어될 수 있다.
상기 질화물 반도체에 존재하는 전위 밀도는 성장 온도, 성장 속도, 성장 압력, 원료 공급량비 등의 상기 질화물 반도체의 성장시의 각종 조건을 변경함으로써 기판에 대하여 수직방향으로 변화시킬 수 있다. 또한, 상기 기판에 형성된 요철 형상 등의 기판의 성질에 의해 질화물 반도체에 존재하는 전위 밀도는 상기 기판에 대하여 수직방향으로 변화될 수도 있다. 마찬가지로, 성장시에 측면 방향으로 상기 질화물 반도체의 성장 속도를 제어하기 위하여 상기 기판상에 또는 질화물 반도체층상에 예를 들면 SiO2로 이루어지는 스트라이프 형상 마스크를 형성함으로써, 상기 질화물 반도체에 존재하는 전위 밀도가 상기 기판에 대하여 수직방향으로 변화될 수 있다.
또한, 예를 들면 Si원자 등의 비계면 활성제로 상기 기판 또는 질화물 반도체를 피복하고, 그 피복률을 제어함으로써 상기 질화물 반도체에 존재하는 전위 밀도가 상기 기판에 대하여 수직방향으로 변화될 수 있다. 또한, 상기 질화물 반도체층으로 복수의 버퍼층을 삽입하고, 그 막두께, 조성 또는 성장 온도를 제어함으로써, 상기 질화물 반도체에 존재하는 전위 밀도가 상기 기판에 대하여 수직방향으로 변화될 수 있다.
성장 온도, 성장 속도, 성장 압력, 원료 공급량비 등 각종 성장 조건을 변화시킴으로써 상기 전위 밀도는 성장 방향을 향하여 증가 또는 감소될 수 있다.
상술한 바와 같이, 상기 질화물 반도체층의 각종 성장 조건을 임의로 제어 함으로써, 상기 질화물 반도체층에 존재하는 전위의 밀도가 임의로 제어될 수 있다. 상기 방법의 사용은 상기 기판면에서 성장 방향을 따라 전위 밀도의 변화율을 임의로 변경하는 것을 가능하게 하여 상기 기판면으로부터 상기 질화물 반도체층의 성장 방향을 따라 상기 전위 밀도가 감소 또는 증가될 수 있다. 후술하는 바와 같이, 상기 전위 밀도가 높으면, 면 방향으로의 에칭율이 높게 되는 한편, 상기 전위 밀도가 낮으면, 면 방향으로의 에칭율이 낮아진다. 따라서, 본 발명의 적용은 성장 방향을 따라 상기 질화물 반도체층의 전위 밀도를 저감시킨 후 증가시킴으로서 상기 질화물 반도체의 측면의 한가운데가 외측으로 확대되도록 하거나 또는 상기의 경우와 반대로 성장 방향을 따라 상기 질화물 반도체층의 전위 밀도를 증가시킨 후 저감시킴으로써 상기 질화물 반도체층의 측면의 한가운데가 내측으로 움푹패이도록 경사지게 하는 것이 가능하다. 또한, 상기 방법을 반복으로 행함으로써 상기 질화물 반도체의 측면이 복수개의 요철 경사를 갖도록 형성될 수 있는 것은 말할 필요도 없다.
상기 질화물 반도체로서 일반식 AlXGaYInZN1-AMA(0≤X≤1, 0≤Y≤1, 0≤Z≤1 및 X+Y+Z=1; M은 질소(N)와는 다른 제 V 족 원소를 나타내고, 0≤A <1이다.)로 나 타내어지는 다수의 질화물 반도체가 알려져 있고, 본 발명에 있어서, 이들 공지의 질화물 반도체를 포함하여 일반식 AlXGaYInZN1-AMA(0≤X≤1, 0≤Y≤1, 0≤Z≤1 및 X+Y+Z=1; N은 질소(N)와는 다른 제 V 족 원소를 나타내고, 0≤A <1이다.)으로 나타내어지는 질화물 반도체가 어떠한 제한없이 사용될 수 있다.
사파이어 단결정(Al2O3; A면, C면, M면, R면), 스피넬 단결정(MgAl2O4) 등의 산화물 단결정류, 또는 SiC단결정, Si 등의 공지의 재료가 어떠한 제한없이 본 발명에 따른 질화물 반도체 발광소자의 기판으로 사용될 수 있다. 이들 중 사파이어 단결정 또는 SiC 단결정이 바람직하다. 상기 기판의 면방향은 특별하게 제한되지 않는다. 또한, 상기 기판의 결정면은 특정 결정면을 향하여 경사져도 좋고, 또는 경사지지 않아도 좋다.
상기의 기판상에 질화물 반도체층을 적층하기 위해서, 일본특허 제3026087호나일본특허공개 평4-297023호에 게시되어 있는 저온 버퍼법이나 일본특허공개 2003-243302호에 게시되어 있는 시딩법(Seeding Process(SP))이라고 불리는 격자 부정합 결정 에피택셜 성장 기술이 사용될 수 있다.
저온 버퍼법 또는 SP법 등의 격자 부정합 결정 에피택셜 성장 기술이 사용될 경우, 상기 기판상에 적층된 베이스로서 제공되는 Ⅲ족 질화물 반도체가 미도프 또는 약 5×1017cm-3의 저도프 GaN인 것이 바람직하다. 상기 베이스층의 두께는 1∼20㎛인 것이 바람직하고, 5∼15㎛인 것이 더욱 바람직하다.
상기 베이스층상에 전극과 접촉하고, 전류를 공급하는 n형 GaN 콘택트층을 성장된다. 상기 n형 GaN 콘택트층은 1×1018cm-3∼1×1019cm-3로 n형 도펀트를 공급하면서 성장된다. 상기 n형 도펀트로서, Si나 Ge가 일반적으로 선택된다. 상기 도핑은 균일하게 행해져도 좋고, 또는 상기 도핑은 저도프층과 고도프층이 주기적으로 반복되도록 행해져도 좋다. 특히, 후자의 간헐적 도프는 상기 결정 성장 중에 발생되는 피트를 억제시키는데 효과가 있다.
상기 n형 콘택트층과 발광층의 사이에 n형 클래드층이 형성되는 것이 바람직하다. 상기 n형 클래드층은 AlGaN, GaN, InGaN 등으로 이루어질 수 있다. InGaN이 사용될 경우, 상기 n형 클래드층은 상기 발광층으로의 역할을 하는 InGaN의 밴드갭보다 큰 조성을 갖는 것이 바람직한 것은 말할 필요도 없다. 상기 n형 클래드층의 캐리어 농도는 상기 n형 콘택트층과 동일하여도 좋고, 또는 커도 작아도 좋다.
상기 n형 클래드층상의 발광층으로서 양자 우물 구조가 바람직하게 사용된다. 하나의 우물층만을 갖는 단일 양자 우물 구조이어도 좋고, 또는 복수의 우물층을 갖는 다중 양자 우물 구조이어도 좋다. 그 중에서도, 다중 양자 우물 구조가 고출력 및 저감된 구동 전압을 제공할 수 있으므로 Ⅲ족 질화물 반도체를 사용한 소자의 구조에 바람직하다. 상기 다중 양자 우물 구조의 경우, 우물층(활성층)과 배리어층 전체가 본 명세서에서는 발광층으로서 총괄되어 언급된다.
일반적으로 p형층은 0.01∼1㎛의 두께이고, 상기 발광층과 접촉하는 p형 클래드층과 양극을 형성하기 위한 p형 콘택트층으로 이루어진다. 상기 p형 클래드층은 상기 p형 콘택트층으로서의 역할을 할 수도 있다. 상기 p형 클래드층은 GaN, AlGaN등의 사용에 의해 형성되고, 여기에 p형 도펀트로서 Mg가 도프된다.
음극으로서 각종 조성 및 구조를 갖는 공지의 음극이 어떠한 제한없이 사용될 수 있다. 상기 n형 콘택트층과 접촉하는 상기 음극용의 콘택트 재료로서, Al, Ti, Ni, Au 등 이외에 Cr, W, V 등이 사용될 수 있다. 상기 음극 전체를 다층구조로 사용함으로써 접착성이 제공될 수 있음은 말할 필요도 없다. 특히, Au로 최표면을 피복하는 것은 접착이 쉽게 되도록 하기 때문에 바람직하다.
양극으로서, 각종 조성 및 구조를 갖는 공지의 양극이 어떠한 제한없이 사용될 수 있다.
상기 양극용 투광성 재료는 Pt, Pd, Au, Cr, Ni, Cu, Co 등이 포함되어도 좋다. 또한, 그 일부가 산화되어 있는 구조를 사용함으로써 투광성이 향상되는 것이 알려져 있다. 상기 양극용 반사 재료는 상기의 재료의 이외에, Rh, Ag, Al 등이 포함되어도 좋다.
상기 전극은 금속을 함유하지 않는 도전성 산화물로부터 형성될 수 있다. ITO 등의 도전성 산화물로 이루어지는 투명성 전극은 접촉 저항을 감소시킬 수 있으므로 바람직하다.
기판 상에 적층된 질화물 반도체(웨이퍼)를 각 발광소자로 분할하고, 상기 반도체층의 측면을 상기 기판의 주요면의 법선에 대하여 경사시키기 위해서, 우선, 양극, 음극 및 노출된 p형층을 피복하도록 레지스트 패턴이 형성된다. 상기 레지스트는 포지티브형이어도 네거티브형이어도 좋다. 양극 및 음극을 포함하는 각각의 발광소자의 경계를 노출하도록 적당한 패턴을 갖는 포토마스크의 사용에 의해 일반 적인 절차를 따라서 리소그래피가 행해진다. 또한, 상기 레지스트가 상기 전극 및 p형층을 피복하고, 각각의 소자를 판별할 수 있으면, 상기 리소그래피가 반드시 필요한 것은 아니다. 그 두께는 0.1㎛∼20㎛인 것이 바람직하다. 상기 두께가 얇으면, 습식 에칭시에 상기 막이 박리되기 쉽다. 상기 두께가 두꺼우면, 리소그래피의 해상의 문제가 발생하거나, 또는 아래 패턴의 인식이 곤란해진다. 상기 두께는 0.5㎛∼10㎛가 바람직하고, 1㎛∼5㎛가 더욱 바람직하다.
다음에, 각 발광소자의 외형에 따라서 상기 기판으로부터 상기 질화물 반도체층이 제거된다. 상기 제거는 레이저의 사용에 의해 행해지는 것이 바람직하다. 상기 질화물 반도체의 105cm-1 이상의 높은 흡수 계수로 인하여 상기 질화물 반도체의 흡수단보다 짧은 파장을 갖는 레이저를 선택하는 것에 의해 가공된 위치가 상기 레이저 조사 위치로 제한된다. 레이저 광학계의 적당한 선택은 10㎛보다 적은 폭으로 가공하는 것을 가능하게 하여 상기 소자 수율이 향상될 수 있다. 상기 레이저 가공에 의한 기판의 깊이는 10㎛이상의 범위에서 임의로 선택될 수 있다. 상기 가공 깊이가 작으면, 후에 행해진 분할 처리에서 불량한 형상이 발생되기 쉽다. 상기 가공 깊이가 10㎛이상이면, 불량의 발생은 감소될 수 있지만, 20㎛이상의 깊이가 더욱 바람직하다.
기계적 다이서(dicer)가 사용될 수도 있다. 이 경우, 절단에 사용되는 블레이드가 적당하게 선택되어 상기 소자의 분열 또는 파단을 감소시키기 위하여 되도록 많이 절단량을 감소시킨다. 상기 절단량은 1㎛∼50㎛의 범위내가 바람직하고, 1 ㎛∼20㎛가 더욱 바람직하며, 1㎛∼10㎛이 가장 바람직하다.
다음에, 형성된 홈부에 습식 에칭을 행하여 오목부(스플릿 홈(split groove))를 형성한다. 상기 습식 에칭은 오르토 인산을 사용하여 행하여진다. 소정의 가열 장치에 포함된 비이커에 오르토 인산을 첨가하고, 100℃∼400℃에서 가열한다. 상기 가열 온도가 낮으면, 에칭 속도가 느려지는 반면에, 상기 가열 온도가 너무 높으면, 마스크 박리가 발생된다. 바람직한 가열 온도 150∼300℃, 즉, 더욱 바람직하게는 180∼240℃의 가열 온도가 충분한 에칭 속도와 박리 내성 모두를 제공할 수 있다.
상기 에칭된 측면의 각도는 상기 질화물 반도체층에 존재하는 전위 밀도에 따라서 변화된다. 상기 전위 밀도가 높을 경우, 면방향으로의 에칭 속도가 높게 되고, 상기 전위 밀도가 낮을 경우, 상기 면방향으로의 에칭 속도가 낮게 된다. 따라서, 상기 질화물 반도체층에 존재하는 전위 밀도가 상기 기판의 표면으로부터 점차적으로 감소되는 경우, 도 1에 나타낸 바와 같이 상기 에칭에 의해 형성된 측면은 상기 기판을 향하여 쉽게 경사질 수 있다. 반대로, 상기 질화물 반도체층에 존재하는 전위 밀도가 상기 기판의 표면으로부터 점차적으로 증가되는 경우, 도 2에 나타낸 바와 같이 상기 에칭에 의해 형성된 측면은 상기 질화물 반도체층의 표면을 향하여 쉽게 경사질 수 있다. 또한, 상기 기판에 대하여 수직 방향으로 상기 질화물 반도체층의 전위 밀도의 분포의 변화율을 변화시킴으로써 복수의 경사 각도를 가지도록 상기 경사면이 제어될 수 있다.
최후에, 형성된 오목부(스플릿 홈)에 따라서 상기 웨이퍼가 각각의 발광소자 로 분할된다.
또한, 상기 전극이 형성되지 않는 각각의 발광소자의 표면상에 상기 질화물 반도체층의 표면상에 홈이 형성되는 경우, 레이저 등에 의해 상기 질화물 반도체층을 제거하는 상기 공정 동안에 소망의 깊이로 소망의 위치에서 제거가 행해진 후, 다음의 습식 에칭 공정이 행해지면 좋다. 물론, 상기 질화물 반도체층은 상기 스플릿 홈과 동일한 깊이 및 폭으로 제거되어도 좋다.
실시예
(실시예 1)
이하에 본 발명에 따른 실시예가 설명된다. 도 7은 본 실시예에서 제작한 발광소자의 웨이퍼의 개략적 평면도를 나타낸다. 상기 도 중, 숫자(10)은 발광소자의 집합체(웨이퍼)를 나타내고, (101)은 양극 패드를 나타내고, (102)는 투광성 양극을 나타내고, (103)은 음극을 나타내고, (104)는 각각의 발광소자의 경계를 나타내며, (105)는 상기 질화물 반도체층을 제거하기 위한 라인을 나타낸다.
기판으로서 사파이어(Al2O3) C면 기판이 사용되고, 그 상에 일본특허공개 2003-243302호에 기재된 방법을 따라서 형성된 AlN버퍼층을 통하여 미도프 GaN층 6㎛; Ge가 주기적으로 도프되어 평균의 캐리어 농도가 1×1019cm-3이 되는 n형 콘택트층 4㎛; In0.1Ga0.9N으로 이루어지는 12.5nm의 n형 클래드층; GaN으로 이루어지는 16nm의 배리어층 및 In0.2Ga0.8N로 이루어지는 2.5nm의 우물층이 교대로 5회 적층된 후, 최후에 배리어층이 형성된 다중 양자 우물 구조를 갖는 발광층; Mg도프(농도 8 ×1019/cm3) Al0.03Ga0.97N으로 이루어지는 두께 0.15㎛의 p형 콘택트층을 순차적으로 적층해서 상기 기판상에 질화물 반도체층을 형성했다.
상기와 같이 적층된 질화물 반도체층이 박막 형상으로 세로 방향으로 가공되고, 투과형 전자 현미경으로 관찰되었다. 그 결과, 상기 질화물 반도체층의 전위 밀도는 상기 기판에 대하여 수직방향으로 두께 1.0㎛당 100cm-2의 비율로 상기 반도체층의 성장 방향을 향하여 감소된다.
상기 질화물 반도체층의 표면에 공지의 리소그래피와 RIE를 사용하여, 각각의 소자간의 경계 부분 및 음극이 형성된 부분의 n형 콘택트층이 노출되었다.
공지의 리소그래피 및 리프트 오프법을 사용함으로써 상기 질화물 반도체층의 p형 콘택트층상의 소정의 위치에 p형 콘택트층으로부터 순차적으로 Pt 및 Au로 이루어지는 투광성 양극이 형성되었다. 이어서, 공지의 리소그래피와 리프트 오프법에 의해, 투광성 양극상에 접착용 양극 전극이 형성되었다. 다음에 상기 음극이 형성된 노출된 n형 콘택트층의 부분에 상기 n형 콘택트층으로부터 순차적으로 Cr, Ti 및 Au로 이루어지는 음극이 형성되었다.
각각의 소자에 대하여 전극 형성 공정이 종료된 도 7에 나타낸 웨이퍼에 리소그래피에 사용된 포토레지스트가 도포되었다. 재리소그래피에 의하여 상기 발광소자간의 경계 부분만이 노출되었다.
상기 기판에 이르기까지 상기 질화물 반도체층을 제거하기 위한 수단으로서 레이저가 사용된다. 파장 266nm, 주파수 50kHz, 출력 1.6W 및 가공 속도 70mm/초를 갖는 레이저에 의해 상기 기판에 이르기까지 깊이 20㎛를 갖는 스플릿 홈이 형성되었다. 스테이지를 각도 90°에서 회전시켜 동일한 방법으로 Y축 방향에 스플릿 홈을 형성하였다.
상기 스플릿 홈이 형성된 기판이 가열 장치를 사용함으로써 180℃로 가열된 오르토 인산이 함유된 석영 비이커 중에 20분간 침지되어 습식 에칭이 행해졌다. 상기 질화물 반도체층의 에칭량은 5.2㎛이었다. 상기 습식 에칭이 종료된 기판 및 질화물 반도체층은 초음파액 중에서 물로 세정되었고, 또한 유기물에 의해 세정되어 상기 레지스트로 이루어지는 에칭 마스크가 제거되었다.
상기 에칭 공정 후의 기판 및 질화물 반도체층(웨이퍼)은 상기 기판을 연마함으로써 80㎛로 더 얇게 된 후, 파괴 장치에 의해 각각의 발광소자로 분리됐다. 이렇게 하여, 사방 350㎛의 발광소자가 제작되었다.
분리된 발광소자의 출력은 적분구로 평가되는 경우, 20mA의 전류가 흐르면 8.0mW이었다. 또한, SEM에 의해 상기 소자의 측면을 관찰하면, 상기 질화물 반도체층의 측면은 도 1에 나타낸 바와 같이 수직으로 절단된 사파이어 기판의 측면에 대하여 경사져 있고, 여기서, 상기 기판의 주요면에 법선에 대하여 상기 질화물 반도체층의 측면의 법선의 경사 각도(θ1)는 130도이었다.
(실시예 2)
조건을 변경한 본 발명의 실시예에 대해서 설명한다.
기판상의 질화물 반도체층의 성장시에 성장 온도가 실시예 1 보다 50℃ 높게 증가됨으로써, 상기 질화물 반도체층의 전위 밀도가 상기 기판에 대하여 수직방향 으로 두께 1.0㎛당 10cm-2의 비율로 상기 반도체의 성장 방향을 향하여 감소되었다. 그 밖의 조건은 실시예 1과 동일하였다. 또한, 본 실시예의 성장 온도를 변화시킴으로써 전위 밀도의 분포가 제어되었지만, 원료 공급량비, 성장 속도, 성장 압력 등의 각종 조건을 변경시킴으로써 상기 전위 밀도 분포가 동일하게 제어될 수 있다. 그 후에 행해진 전극의 형성, 질화물 반도체층의 제거, 소자의 분리 및 평가는 실시예 1과 동일한 방법으로 행해졌다.
분리된 소자의 출력을 평가하였더니, 7.0mW이었다. 상기 기판의 주요면의 법선에 대해 형성된 질화물 반도체층의 측면의 법선의 경사 각도(θ1)는 110도이었다.
(비교예 1)
비교를 위하여 습식 에칭을 실시하지 않을 경우의 예를 나타낸다.
실시예 1과 동일한 조건하에 질화물 반도체층이 성장되었고, 제거되었다. 스플릿홈이 형성된 후, 습식 에칭을 행하지 않고 소자를 분리하였다. 분리된 발광소자의 기판의 측면은 상기 기판의 주요면에 대하여 수직이었다.
분리된 발광소자의 출력을 평가하였더니 5.1mW이었다. 상기 소자의 질화물 반도체층의 측면의 각도는 일반적으로 수직으로 잘린 기판의 측면의 법선과 동일한 법선을 가졌다.
(실시예 3)
본 발명에 따른 실시예를 이하에 나타낸다. 본 실시예에서, 도 8에 나타내는 바와 같이, 사방이 1mm인 평면에 4개의 홈을 갖는 발광소자가 제작되었다. 도 중, (210)은 홈이고, (212)는 음극이고, (214)는 투명성 양극이며, (215)는 양극 패드이다.
기판으로 사파이어(Al2O3) C면 기판을 사용하고, 실시예 2과 동일 조건하에 질화물 반도체층이 형성되었다.
공지의 리소그래피 및 RIE를 사용하여, 상기 질화물 반도체층의 표면상에, 발광소자의 표면상의 4개의 홈, 각각의 발광소자의 경계 부분 및 음극이 형성된 부분에 n형 콘택트층을 노출시켰다.
공지의 리소그래피 및 리프트 오프법을 이용하여, 상기 질화물 반도체층의 p형 콘택트층상의 소정의 위치에 ITO로 이루어지는 투광성 양극이 형성되었다. 이어서, 공지의 리소그래피와 리프트 오프법에 의해, 투광성 양극상에 접착용 양극 패드가 형성되었다. 상기 음극이 형성된 노출된 n형 콘택트층의 부분에 n형 콘택트층으로부터 순차적으로 Cr, Ti 및 Au로 이루어지는 음극이 형성되었다.
각각의 발광소자에 전극 형성 공정이 종료된 도 8에 나타내는 다수의 발광소자가 형성된 웨이퍼상에 리소그래피용 포토레지스트가 도포되었다. 재리소그래피에 의해, 발광소자의 표면상의 홈을 형성하는 부분과 각 발광소자간의 경계 부분이 노출되었다.
상기 홈 및 스플릿 홈을 형성하기 위하여 레이저가 상기 질화물 반도체층을 제거하는 수단으로서 사용되었다. 파장 266nm, 주파수 50kHz, 출력 1.6W 및 가공 속도 70mm/초를 갖는 레이저로 기판까지 이르는 20㎛의 깊이를 갖는 홈 및 스플릿 홈이 형성되었다. 레이저 플래싱 및 스테이지의 이동 속도의 제어에 의하여 발광소자의 표면상의 홈 및 각 발광소자간의 경계 부분에 스플릿 홈이 소망의 위치에 형성될 수 있었다.
상기 홈 및 스플릿 홈의 측면을 경사지게 하기 위하여, 상기 홈 및 상기 스플릿 홈이 형성된 기판이 가열 장치를 사용함으로써 180℃로 가열된 오르토 인산을 함유하는 석영 비이커 중에 20분간 침지되어 습식 에칭이 행해졌다. 상기 질화물 반도체층의 에칭량은 5.2㎛이었다. 습식 에칭이 종료된 기판 및 질화물 반도체층은 초음파 용액 중에서 물로 세정되었고, 유기물에 의한 세정으로 상기 레지스트로 이루어지는 에칭 마스크가 제거되었다.
에칭 처리후의 기판과 질화물 반도체층은 상기 기판을 더 연마함으로써 80㎛가 된 후, 파괴 장치에 의해 각각의 발광소자로 분리되었다.
분리된 발광소자의 출력이 적분구에 의해 평가되는 경우, 350mA의 통전에 대하여 200mW이었다. 또한, 단면이 형성되었고, 홈 및 스플릿 홈의 측면이 SEM에 의해 관찰되는 경우, 상기 질화물 반도체층의 측면의 법선과 상기 기판의 주요면의 법선으로 이루어지는 도 1에 나타낸 경사 각도(θ1)는 100도이었다.
(실시예 4)
발광소자의 평면 형상이 도 9에 나타낸 패턴을 갖는 것을 제외하고는 실시예 3과 동일한 방법으로 발광소자가 제작되었다. 상기 도 중 (210)은 홈이고, (212)는 음극이고, (214)는 투명성 양극이며, (215)는 양극 패드이다.
개별적으로 분리된 발광소자의 출력이 적분구에 의해 평가되는 경우, 350mA의 통전에 대하여 220mW이었다. 또한, 단면이 형성되어 상기 홈 및 스플릿 홈의 측면이 SEM에 의해 관찰되는 경우, 상기 질화물 반도체층의 측면의 법선과 상기 기판의 주요면의 법선으로 이루어지는 도 1에 나타낸 경사 각도(θ1)는 110도이었다.
(비교예 2)
비교를 위하여 습식 에칭이 행해지지 않는 경우를 나타낸다.
실시예 3과 동일한 조건하에 상기 질화물 반도체층이 성장되었고, 제거되었다.
상기 홈 및 상기 스플릿 홈이 형성된 후, 상기 습식 에칭을 형성하지 않고, 소자가 분리되었다. 상기 분리된 소자의 홈 및 스플릿 홈의 측면은 상기 기판의 주요면에 대하여 수직이었다.
상기 분리된 소자의 출력을 평가하면, 실시예 3과 동일한 전류량에 의한 통전에 대하여 120mW이었다. 상기 소자의 질화물 반도체층 측면의 각도는 일반적으로 수직으로 잘린 상기 기판의 측면의 법선과 동일한 법선을 가졌다.
(실시예 5∼10)
이들 실시예에서, 각종 형상을 갖는 질화물 반도체 발광소자가 제작되었고, 상기 특성이 비교되었다. 칩의 디자인에 있어서, 한면이 350㎛인 칩에 비하여 4배 면적을 갖는 칩이 목적이었다. 도 10, 11 및 12는 각각 실시예 5, 7 및 9에서 제작된 발광소자의 개략적 평면도를 나타낸다. 이들 도 중, (210)은 홈이고, (212)는 음극이고, (214)는 투명성 양극이고, (215)는 양극 패드이다. 각각의 실시예 6, 8 및 10은 홈(210)을 형성하지 않은 것을 제외하고는, 각각 실시예 5, 7 및 9와 동일하였다.
질화물 반도체 적층 구조는 이하와 같이 제조되었다. 기판으로서 사파이어(Al2O3) C면 기판을 사용하였고, 그 상에 일본특허공개 2003-243302호에 기재된 방법을 따라서 형성된 AlN버퍼층을 통하여 비도프 GaN층 6㎛; Si가 도프되어 평균 캐리어 농도가 1×1019cm-3이 되는 n형 콘택트층 2㎛; Si도프 In0.1Ga0.9N으로 이루어지는 12.5nm의 n형 클래드층; GaN으로 이루어지는 16nm의 배리어층과 In0.2Ga0.8N으로 이루어지는 2.5nm의 우물층이 교대로 5회 적층된 후, 최후에 배리어층이 형성된 다중 양자 우물 구조를 갖는 발광층; Mg도프(농도 1×1020/cm3)Al0.08Ga0.92N로 이루어지고 두께 20nm인 p형 클래드층; 및 Mg도프(농도 8×1019/cm3)Al0.03Ga0.97N으로 이루어지고 두께 0.2㎛인 p형 콘택트층을 순차적으로 적층하여 상기 기판상에 질화물 반도체층을 형성했다.
실시예 3과 동일한 절차에 의해 얻어진 질화물 반도체 적층 구조체상에 양극, 음극, 홈 및 스플릿 홈이 형성된 후, 각각의 발광소자가 분리되었다.
얻어진 발광소자가 실시예 3과 동일한 방법으로 평가되었고, 그 결과가 표 1에 나타내어졌다. 각각의 실시예 5, 7 및 9를 각각의 실시예 6, 8 및 10과 비교하는 경우, 상기 홈이 형성되면 출력이 약 5% 증가한다는 것이 확인된다.
칩의 면형상 칩 사이즈 홈 θ1 전류(mA) 구동 전압(V) 출력(mW)
실시예 5 도 10 700×700㎛ 있음 110° 200 3.50 83.5
실시예 6 도 10 700×700㎛ 없음 110° 200 3.44 79.2
실시예 7 도 11 350×1400㎛ 있음 110° 200 3.81 91.7
실시예 8 도 11 350×1400㎛ 없음 110° 200 3.80 86.8
실시예 9 도 12 350×1400㎛ 있음 110° 200 3.55 86.3
실시예 10 도 12 350×1400㎛ 없음 110° 200 3.58 80.7
상기 스플릿 홈의 가공에서 데미지가 적고, 발광 효율이 높으므로, 고휘도 발광 다이오드로서 본 발명에 따른 질화물 반도체 발광소자가 이용될 수 있다.
스플릿 홈의 가공에서 데이지가 적고, 상기 질화물 반도체층을 형성시에 성장 조건을 변화시킴으로써 후에 행해지는 에칭 공정의 제어력이 향상되어 상기 광출 효율이 용이하게 최적화되므로, 본 발명에 따른 질화물 반도체 발광소자가 수율이 낮게 되는 것이 억제되므로, 고휘도 발광 다이오드로서 사용될 수 있다.

Claims (31)

  1. 기판; 및 상기 기판상에 적층된 발광층을 갖는 Ⅲ족 질화물 반도체층을 포함하는 Ⅲ족 질화물 반도체 발광소자로서: 상기 Ⅲ족 질화물 반도체층의 측면이 상기 기판의 주요면의 법선에 대하여 경사져 있는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  2. 제 1 항에 있어서, 전극이 형성되어 있지 않은 상기 발광소자 표면 영역의 Ⅲ족 질화물 반도체층상에 홈이 형성되고, 상기 홈의 측면의 법선이 상기 기판의 주요면의 법선에 대하여 수직하고 있지 않은 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  3. 제 1 항에 있어서, 상기 Ⅲ족 질화물 반도체층의 단면이 상기 기판측을 향하여 좁아지도록 경사져 있는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  4. 제 3 항에 있어서, 상기 Ⅲ족 질화물 반도체층의 측면의 법선과 상기 기판의 주요면의 법선에 의해 이루어지는 각도 θ1이 100도이상 175도이하인 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  5. 제 4 항에 있어서, 상기 Ⅲ족 질화물 반도체층의 측면의 법선과 상기 기판의 주요면의 법선에 의해 이루어지는 각도 θ1이 110도이상 170도이하인 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  6. 제 5 항에 있어서, 상기 Ⅲ족 질화물 반도체층의 측면의 법선과 상기 기판의 주요면의 법선에 의해 이루어지는 각도 θ1이 120도이상 160도이하인 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  7. 제 3 항에 있어서, 상기 Ⅲ족 질화물 반도체층의 전위 밀도가 상기 기판으로부터 상기 반도체층의 성장 방향을 향하여 감소하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  8. 제 7 항에 있어서, 상기 Ⅲ족 질화물 반도체층의 전위 밀도가 상기 기판에 대하여 수직방향에 있어서, 상기 기판으로부터 상기 반도체층의 성장 방향을 향하여 두께 1.0㎛당 10cm-2∼10,000cm-2의 비율로 감소하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  9. 제 8 항에 있어서, 상기 Ⅲ족 질화물 반도체층의 전위 밀도가 상기 기판에 대하여 수직방향에 있어서, 상기 기판으로부터 반도체층의 성장 방향을 향하여 두께 1.0㎛당 100cm-2∼1,000cm-2의 비율로 감소하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  10. 제 1 항에 있어서, 상기 Ⅲ족 질화물 반도체층의 단면이 상기 기판측을 향하여 넓어지도록 경사져 있는 것을 특징으로 Ⅲ족 질화물 반도체 발광소자.
  11. 제 10 항에 있어서, 상기 Ⅲ족 질화물 반도체층의 측면의 법선과 상기 기판의 주요면의 법선에 의해 이루어지는 각도 θ2가 5도이상 80도이하인 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  12. 제 11 항에 있어서, 상기 Ⅲ족 질화물 반도체층의 측면의 법선과 상기 기판의 주요면의 법선에 의해 이루어지는 각도 θ2가 10도이상 70도이하인 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  13. 제 12 항에 있어서, 상기 Ⅲ족 질화물 반도체층의 측면의 법선과 상기 기판의 주요면의 법선에 의해 이루어지는 각도 θ2가 20도이상 60도이하인 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  14. 제 10 항에 있어서, 상기 Ⅲ족 질화물 반도체층의 전위 밀도가 상기 기판으로부터 상기 반도체층의 성장 방향을 향하여 증가하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  15. 제 14 항에 있어서, 상기 Ⅲ족 질화물 반도체층의 전위 밀도가 상기 기판에 대하여 수직방향에 있어서, 상기 기판으로부터 상기 반도체층의 성장 방향을 향하여 두께 1.0㎛당 10cm-2∼10,000cm-2의 비율로 증가하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  16. 제 15 항에 있어서, 상기 Ⅲ족 질화물 반도체층의 전위 밀도가 상기 기판에 대하여 수직방향에 있어서, 상기 기판으로부터 상기 반도체층의 성장 방향을 향하여 두께 1.0㎛당 100cm-2∼1,000cm-2의 비율로 증가하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  17. 제 2 항에 있어서, 상기 홈이 2개 이상의 지점에 형성되는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  18. 제 2 항에 있어서, 상기 홈은 상기 발광층을 관통하는 깊이를 갖는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  19. 제 2 항에 있어서, 상기 주요면에서의 상기 홈의 면적이 전극면을 포함한 발광소자의 표면적의 3∼50%인 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  20. 제 2 항에 있어서, 동일한 극성을 갖는 전극이 상기 홈을 가로질러 형성되는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  21. 제 2 항에 있어서, 전극이 상기 동일한 극성을 갖는 전극의 외측에 상기 홈을 가로질러 형성되고, 상기 전극은 상기 홈에 가까운 전극의 극성과 반대 극성인 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  22. 제 2 항에 있어서, 상기 주요면에서의 발광소자의 한 변의 길이가 500㎛이상인 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  23. 제 1 항에 있어서, 상기 기판은 사파이어(Al2O3)로 이루어지는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  24. 제 1 항에 있어서, 상기 기판은 탄화규소(SiC)로 이루어지는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  25. 제 1 항에 있어서, 상기 기판은 규소(Si)로 이루어지는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자.
  26. 기판, 및 상기 기판상에 적층된 발광층을 갖는 Ⅲ족 질화물 반도체층을 포함하는 Ⅲ족 질화물 반도체 발광소자의 제조방법으로서: 상기 기판상에 Ⅲ족 질화물 반도체층을 적층하는 공정, 상기 Ⅲ족 질화물 반도체층의 표면을 소정 패턴을 갖는 마스크로 피복하는 공정, 각각의 소자로 분할하기 위한 부분에서 상기 Ⅲ족 질화물 반도체층을 기판에 이르기까지 제거하는 공정, 상기 제거 후에 상기 Ⅲ족 질화물 반도체층을 습식 에칭하는 공정, 및 소자를 분할하는 공정을 포함하고; 상기 Ⅲ족 질화물 반도체층의 적층 공정에 있어서, 후에 행해지는 습식 에칭 공정에서의 에칭 속도에 분포를 제공하도록 상기 기판에 대하여 수직방향으로 상기 Ⅲ족 질화물 반도체층에 전위 밀도 분포를 형성하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자의 제조방법.
  27. 제 26 항에 있어서, 상기 Ⅲ족 질화물 반도체층의 적층 공정에 있어서, 상기 기판으로부터 상기 반도체층의 성장 방향을 향하여 상기 전위 밀도는 감소 또는 증가하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자의 제조방법.
  28. 제 26 항에 있어서, 상기 마스크는 포토레지스트인 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자의 제조방법.
  29. 제 26 항에 있어서, 상기 Ⅲ족 질화물 반도체층의 제거 공정은 레이저의 사 용에 의해 행해지는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자의 제조방법.
  30. 제 26 항에 있어서, 상기 Ⅲ족 질화물 반도체층의 제거 공정은 다이서의 사용에 의해 행해지는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자의 제조방법.
  31. 제 26 항에 있어서, 상기 습식 에칭 공정은 오르토 인산의 사용에 의해 행해지는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자의 제조방법.
KR1020087006134A 2005-09-20 2006-09-20 Ⅲ족 질화물 반도체 발광소자 KR101035878B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005271356 2005-09-20
JPJP-P-2005-00271356 2005-09-20
JPJP-P-2005-00273711 2005-09-21
JP2005273711 2005-09-21

Publications (2)

Publication Number Publication Date
KR20080033544A true KR20080033544A (ko) 2008-04-16
KR101035878B1 KR101035878B1 (ko) 2011-05-20

Family

ID=39420597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087006134A KR101035878B1 (ko) 2005-09-20 2006-09-20 Ⅲ족 질화물 반도체 발광소자

Country Status (6)

Country Link
US (1) US8866186B2 (ko)
EP (1) EP1935037B1 (ko)
KR (1) KR101035878B1 (ko)
CN (1) CN101268562B (ko)
TW (1) TWI316772B (ko)
WO (1) WO2007034971A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652299B2 (en) * 2005-02-14 2010-01-26 Showa Denko K.K. Nitride semiconductor light-emitting device and method for fabrication thereof
JP4341702B2 (ja) 2007-06-21 2009-10-07 住友電気工業株式会社 Ｉｉｉ族窒化物系半導体発光素子
TWI527260B (zh) * 2008-11-19 2016-03-21 廣鎵光電股份有限公司 發光元件結構及其半導體晶圓結構
US9048385B2 (en) 2009-06-24 2015-06-02 Nichia Corporation Nitride semiconductor light emitting diode
JP2012124257A (ja) 2010-12-07 2012-06-28 Toshiba Corp 半導体発光素子及びその製造方法
TWD157618S (zh) 2012-12-07 2013-12-01 晶元光電股份有限公司 發光二極體
JP6458463B2 (ja) 2013-12-09 2019-01-30 日亜化学工業株式会社 発光素子
TWI513061B (zh) * 2013-12-13 2015-12-11 Ind Tech Res Inst 發光模組
CN105762250A (zh) * 2016-02-26 2016-07-13 华灿光电股份有限公司 一种发光二极管及其制作方法
USD795822S1 (en) * 2016-07-29 2017-08-29 Enraytek Optoelectronics Co., Ltd. LED chip
USD794582S1 (en) * 2016-07-29 2017-08-15 Enraytek Optoelectronics Co., Ltd. LED chip

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1507299A (en) * 1974-03-26 1978-04-12 Signetics Corp Integrated semiconductor devices
JPH04343484A (ja) * 1991-05-21 1992-11-30 Eastman Kodak Japan Kk 発光ダイオードアレイ
JP3769872B2 (ja) 1997-05-06 2006-04-26 ソニー株式会社 半導体発光素子
US6229160B1 (en) 1997-06-03 2001-05-08 Lumileds Lighting, U.S., Llc Light extraction from a semiconductor light-emitting device via chip shaping
JP2001284650A (ja) * 2000-03-29 2001-10-12 Kyocera Corp 半導体発光素子
AU2001244670A1 (en) * 2000-03-31 2001-10-08 Toyoda Gosei Co. Ltd. Group-iii nitride compound semiconductor device
DE10033496A1 (de) * 2000-07-10 2002-01-31 Osram Opto Semiconductors Gmbh Halbleiterchip für die Optoelektronik
US6650018B1 (en) * 2002-05-24 2003-11-18 Axt, Inc. High power, high luminous flux light emitting diode and method of making same
JP4123830B2 (ja) * 2002-05-28 2008-07-23 松下電工株式会社 Ｌｅｄチップ
CN100595937C (zh) 2002-08-01 2010-03-24 日亚化学工业株式会社 半导体发光元件及发光装置
US7042150B2 (en) * 2002-12-20 2006-05-09 Showa Denko K.K. Light-emitting device, method of fabricating the device, and LED lamp using the device
JP4390640B2 (ja) * 2003-07-31 2009-12-24 シャープ株式会社 窒化物半導体レーザ素子、窒化物半導体発光素子、窒化物半導体ウェハおよびそれらの製造方法
US20050179042A1 (en) * 2004-02-13 2005-08-18 Kopin Corporation Monolithic integration and enhanced light extraction in gallium nitride-based light-emitting devices
US20050221515A1 (en) * 2004-03-30 2005-10-06 Katsunori Yanashima Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type III-V group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer
JP2006179511A (ja) 2004-12-20 2006-07-06 Sumitomo Electric Ind Ltd 発光装置
US7492554B2 (en) * 2005-01-21 2009-02-17 International Business Machines Corporation Magnetic sensor with tilted magnetoresistive structures
KR100631969B1 (ko) * 2005-02-28 2006-10-11 삼성전기주식회사 질화물 반도체 발광소자

Also Published As

Publication number Publication date
EP1935037A1 (en) 2008-06-25
TWI316772B (en) 2009-11-01
TW200746455A (en) 2007-12-16
CN101268562A (zh) 2008-09-17
CN101268562B (zh) 2010-06-16
WO2007034971A1 (en) 2007-03-29
EP1935037B1 (en) 2013-01-16
US20100181595A1 (en) 2010-07-22
US8866186B2 (en) 2014-10-21
EP1935037A4 (en) 2012-03-28
KR101035878B1 (ko) 2011-05-20

Similar Documents

Publication Publication Date Title
KR101035878B1 (ko) Ⅲ족 질화물 반도체 발광소자
JP4932283B2 (ja) 窒化物半導体発光素子及びその製造方法
JP5556657B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8173461B2 (en) Process for fabrication of nitride semiconductor light emitting device
KR100649769B1 (ko) 반도체 발광 다이오드 및 그 제조 방법
JP5250856B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP6047989B2 (ja) 半導体発光素子及びその製造方法
US20110204412A1 (en) Method for manufacturing semiconductor light emitting element
JP4540514B2 (ja) 化合物半導体発光素子およびその製造方法
JP4937599B2 (ja) 窒化物半導体発光素子及びその製造方法
JP5025199B2 (ja) Ｉｉｉ族窒化物半導体発光素子
KR100674486B1 (ko) 질화물 반도체 발광 장치 및 그 제조 방법
KR101055778B1 (ko) 발광 다이오드 및 이의 제조 방법
JP4282743B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP5644745B2 (ja) 半導体発光素子および発光装置
US20190189846A1 (en) Ultraviolet light emitting devices
JP2004266289A (ja) 半導体発光素子
JP2008306225A (ja) 窒化ガリウム系化合物半導体発光素子
JP2008306224A (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 8