KR20080026236A - Thin film transistor array panel and method for manufacturing the same - Google Patents

Abstract

A thin film transistor display panel and a method for manufacturing the same are provided to form contact holes for penetrating gate and interlayer insulating layers by performing once an etching process using the same mask and etch liquid. A thin film transistor display panel includes gate and data lines(121,171), an interlayer dielectric layer(160), source and drain electrodes(193,195), an organic semiconductor(154), and a gate insulating layer(140). The gate lines include a gate electrode. The data lines are formed to cross with the gate lines. The interlayer dielectric layer insulates between the gate and data lines. The source electrodes are connected to the data lines. The drain electrodes are formed opposite to the source electrodes. The organic semiconductor is contacted with the source and drain electrodes. The gate insulating layer, which is formed between the gate electrode and organic semiconductor, has the same etch ratio as the interlayer dielectric layer.

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}Thin film transistor array panel and manufacturing method therefor {THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 1 is a layout view of a thin film transistor array panel according to an exemplary embodiment of the present invention.

도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이고,FIG. 2 is a cross-sectional view of the thin film transistor array panel of FIG. 1 taken along the line II-II.

도 3, 도 5, 도 7, 도 9 및 도 11은 도 1 및 도 2의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 차례로 도시한 배치도이고, 3, 5, 7, 9 and 11 are layout views sequentially illustrating a method of manufacturing the thin film transistor array panel of FIGS. 1 and 2 according to an embodiment of the present invention.

도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고, 4 is a cross-sectional view of the thin film transistor array panel of FIG. 3 taken along the line IV-IV.

도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고, FIG. 6 is a cross-sectional view of the thin film transistor array panel of FIG. 5 taken along the line VI-VI.

도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이고, FIG. 8 is a cross-sectional view of the thin film transistor array panel of FIG. 7 taken along the line VIII-VIII.

도 10은 도 9의 박막 트랜지스터 표시판을 X-X 선을 따라 잘라 도시한 단면도이고, FIG. 10 is a cross-sectional view of the thin film transistor array panel of FIG. 9 taken along the line X-X.

도 12는 도 11의 박막 트랜지스터 표시판을 XII-XII 선을 따라 잘라 도시한 단면도이다.FIG. 12 is a cross-sectional view of the thin film transistor array panel of FIG. 11 taken along the line XII-XII.

<도면 부호의 설명><Description of Drawing>

110: 절연 기판 121: 게이트선110: insulating substrate 121: gate line

124: 게이트 전극 129: 게이트선의 끝 부분 124: gate electrode 129: end of gate line

131: 유지 전극선 140: 게이트 절연막131: storage electrode line 140: gate insulating film

160: 층간 절연막 154: 유기 반도체160: interlayer insulating film 154: organic semiconductor

171: 데이터선 179: 데이터선의 끝 부분 171: data line 179: end of data line

81, 82: 접촉 보조 부재 141, 142, 143: 접촉 구멍81, 82: contact auxiliary members 141, 142, 143: contact holes

180: 보호 부재180: protective member

191: 화소 전극 193: 소스 전극191: pixel electrode 193: source electrode

195: 드레인 전극 Q: 유기 박막 트랜지스터 195: drain electrode Q: organic thin film transistor

본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.The present invention relates to a thin film transistor array panel and a method of manufacturing the same.

일반적으로 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display), 전기 영동 표시 장치(electrophoretic display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기 광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.In general, a flat panel display device such as a liquid crystal display (LCD), an organic light emitting diode display (OLED display), an electrophoretic display, or the like, includes a plurality of pairs of field generating electrodes and And an electro-optical active layer interposed therebetween. The liquid crystal display device includes a liquid crystal layer as the electro-optical active layer, and the organic light emitting display device includes an organic light emitting layer as the electro-optical active layer.

한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기 광학 활성층은 이 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다.One of the pair of field generating electrodes is typically connected to a switching element to receive an electrical signal, and the electro-optical active layer converts the electrical signal into an optical signal to display an image.

평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line)이 평판 표시 장치에 구비된다.In the flat panel display device, a thin film transistor (TFT), which is a three-terminal element, is used as a switching element. A data line to be transmitted is provided in the flat panel display.

이러한 박막 트랜지스터 중에서, 규소(Si)와 같은 무기 반도체 대신 유기 반도체를 포함하는 유기 박막 트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다.Among these thin film transistors, studies on organic thin film transistors (OTFTs) including organic semiconductors instead of inorganic semiconductors such as silicon (Si) have been actively conducted.

유기 박막 트랜지스터는 유기 물질의 특성상 섬유(fiber) 또는 필름(film)과 같은 형태로 만들 수 있어서 가요성 표시 장치(flexible display device)의 핵심 소자로 주목받고 있다.The organic thin film transistor is attracting attention as a core element of a flexible display device because the organic thin film transistor may be formed in a fiber or film form due to the nature of the organic material.

이러한 유기 박막 트랜지스터가 매트릭스(matrix) 형태로 배열되어 있는 유기 박막 트랜지스터 표시판은 기존의 박막 트랜지스터와 비교하여 구조가 많이 다르며, 이에 따라 유기 박막 트랜지스터 표시판을 제조하는데 소요되는 마스크 수가 증가한다.  The organic thin film transistor array panel in which the organic thin film transistors are arranged in a matrix form has a different structure compared to the conventional thin film transistor, and thus, the number of masks required to manufacture the organic thin film transistor array panel increases.

따라서, 본 발명이 이루고자 하는 기술적 과제는 이를 해결하기 위한 것으로서 유기 박막 트랜지스터를 제조하는데 소요되는 마스크 수를 줄이는 것이다.Accordingly, the technical problem to be achieved by the present invention is to reduce the number of masks required to manufacture the organic thin film transistor.

본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 게이트 전극을 포함하는 게이트선, 상기 게이트선과 교차하는 데이터선, 상기 게이트선과 상기 데이터선을 절연하는 층간 절연막, 상기 데이터선과 연결되어 있는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극, 상기 소스 전극 및 상기 드레인 전극과 접촉하고 있는 유기 반도체 및 상기 게이트 전극과 상기 유기 반도체 사이에 위치하며 상기 층간 절연막과 동일한 식각 비를 가지는 게이트 절연막을 포함한다.A thin film transistor array panel according to an exemplary embodiment of the present invention includes a gate line including a gate electrode, a data line intersecting the gate line, an interlayer insulating layer insulating the gate line and the data line, a source electrode connected to the data line, and the A drain electrode facing the source electrode, an organic semiconductor in contact with the source electrode and the drain electrode, and a gate insulating layer positioned between the gate electrode and the organic semiconductor and having the same etching ratio as the interlayer insulating layer.

상기 층간 절연막과 상기 게이트 절연막은 동일한 물질을 포함할 수 있다.The interlayer insulating layer and the gate insulating layer may include the same material.

상기 층간 절연막과 상기 게이트 절연막은 질화규소를 포함할 수 있다.The interlayer insulating film and the gate insulating film may include silicon nitride.

상기 유기 반도체를 덮고 있는 보호 부재를 더 포함하며, 상기 보호 부재는 용해성 유기 물질을 포함할 수 있다.A protective member covering the organic semiconductor may be further included, and the protective member may include a soluble organic material.

본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 데이터선을 형성하는 단계, 상기 데이터선 위에 층간 절연막을 형성하는 단계, 상기 층간 절연막 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 상기 데이터선과 연결되는 소스 전극 및 이와 마주하는 드레인 전극을 포함하는 화소 전극을 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극과 접촉하는 유기 반도체를 형성하는 단계, 그리고 상기 유기 반도체 위에 보호 부재를 형성하는 단계를 포함한다.A method of manufacturing a thin film transistor array panel according to an exemplary embodiment of the present invention includes forming a data line, forming an interlayer insulating film on the data line, forming a gate line on the interlayer insulating film, and forming a gate insulating film on the gate line. Forming a pixel electrode including a source electrode connected to the data line and a drain electrode facing the data insulating layer, forming an organic semiconductor in contact with the source electrode and the drain electrode; Forming a protective member on the organic semiconductor.

상기 보호 부재를 형성하는 단계는 잉크젯 인쇄 방법으로 수행할 수 있다.The forming of the protective member may be performed by an inkjet printing method.

상기 유기 반도체를 형성하는 단계는 섀도 마스크를 사용한 증착으로 수행할 수 있다.The forming of the organic semiconductor may be performed by deposition using a shadow mask.

상기 층간 절연막을 형성하는 단계 및 상기 게이트 절연막을 형성하는 단계는 동일한 조건에서 증착할 수 있다.The forming of the interlayer insulating film and the forming of the gate insulating film may be deposited under the same conditions.

상기 게이트 절연막을 형성하는 단계 후에 상기 층간 절연막 및 상기 게이트 절연막을 관통하는 접촉 구멍을 형성하는 단계를 더 포함하며, 상기 접촉 구멍은 동일한 마스크를 사용하여 형성할 수 있다.The method may further include forming contact holes penetrating the interlayer insulating film and the gate insulating film after the forming of the gate insulating film, wherein the contact holes may be formed using the same mask.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a portion of a layer, film, region, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right over" but also when there is another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

그러면 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다.Next, a thin film transistor array panel according to an exemplary embodiment of the present invention will be described with reference to FIGS. 1 and 2.

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이 다. 1 is a layout view of a thin film transistor array panel according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view of the thin film transistor array panel of FIG. 1 taken along a line II-II.

투명한 유리, 실리콘(silicone) 또는 플라스틱(plastic) 따위로 만들어진 절연 기판(substrate)(110) 위에 복수의 데이터선(data line)(171) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.A plurality of data lines 171 and a plurality of storage electrode lines 131 are formed on an insulating substrate 110 made of transparent glass, silicon, or plastic. It is.

데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 있다. 각 데이터선(171)은 옆으로 돌출한 복수의 돌출부(projection)(173)와 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.The data line 171 transmits a data signal and mainly extends in the vertical direction. Each data line 171 includes a plurality of projections 173 protruding sideways and a wide end portion 179 for connection with another layer or an external driving circuit. A data driving circuit (not shown) for generating a data signal is mounted on a flexible printed circuit film (not shown) attached to the substrate 110, directly mounted on the substrate 110, or integrated in the substrate 110. Can be. When the data driving circuit is integrated on the substrate 110, the data line 171 may be extended to be directly connected to the data driving circuit.

유지 전극선(131)은 소정의 전압을 인가 받으며 데이터선(171)과 거의 나란하게 뻗는다. 각 유지 전극선(131)은 두 데이터선(171) 사이에 위치하며 두 데이터선(171) 중 오른쪽에 가깝다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다. The storage electrode line 131 receives a predetermined voltage and extends substantially in parallel with the data line 171. Each storage electrode line 131 is positioned between the two data lines 171 and is close to the right side of the two data lines 171. However, the shape and arrangement of the storage electrode line 131 may be modified in various ways.

데이터선(171) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 금(Ag)이나 금 합금 등 금 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위의 저저항성 도전체로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도 전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. The data line 171 and the storage electrode line 131 may be formed of aluminum-based metal such as aluminum (Al) or aluminum alloy, silver-based metal such as silver (Ag) or silver alloy, gold-based metal such as gold (Ag) or gold alloy, or copper ( Copper-based metals such as Cu) and copper alloys, molybdenum-based metals such as molybdenum (Mo) and molybdenum alloys, and low resistance conductors such as chromium (Cr), tantalum (Ta), and titanium (Ti). However, they may have a multilayer structure including two conductive films (not shown) with different physical properties.

데이터선(171) 및 유지 전극선(131) 위에는 층간 절연막(interlayer insulating layer)(160)이 형성되어 있다. 층간 절연막(160)은 질화규소(SiN_x) 또는 산화규소(SiO₂) 따위의 절연 물질로 만들어질 수 있다. 층간 절연막(160)의 두께는 약 2,000Å 내지 4㎛일 수 있다.An interlayer insulating layer 160 is formed on the data line 171 and the storage electrode line 131. The interlayer insulating layer 160 may be made of an insulating material such as silicon nitride (SiN _x ) or silicon oxide (SiO ₂ ). The thickness of the interlayer insulating layer 160 may be about 2,000 μm to 4 μm.

층간 절연막(160) 위에는 복수의 게이트선(gate line)(121)이 형성되어 있다.A plurality of gate lines 121 are formed on the interlayer insulating layer 160.

게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 데이터선(171) 및 유지 전극선(131)과 교차한다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.The gate line 121 transmits a gate signal and mainly extends in a horizontal direction to cross the data line 171 and the storage electrode line 131. Each gate line 121 includes a plurality of gate electrodes 124 protruding upwards and a wide end portion 129 for connection with another layer or an external driving circuit. A gate driving circuit (not shown) that generates a gate signal is mounted on a flexible printed circuit film (not shown) attached over the substrate 110, directly mounted on the substrate 110, or integrated into the substrate 110. Can be. When the gate driving circuit is integrated on the substrate 110, the gate line 121 may extend to be directly connected to the gate driving circuit.

게이트선(121)는 데이터선(171) 및 유지 전극선(131)과 마찬가지로 저저항성 도전체로 만들어질 수 있다. The gate line 121 may be made of a low resistance conductor like the data line 171 and the storage electrode line 131.

게이트선(121)의 측면 또한 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80° 인 것이 바람직하다.The side surface of the gate line 121 is also inclined with respect to the surface of the substrate 110, and the inclination angle is preferably about 30 ° to about 80 °.

게이트선(121) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 질화규소 또는 산화규소 따위의 절연 물질로 만들어질 수 있으며, 층간 절연막(160)과 동일한 물질로 만들어지는 것이 바람직하다. 이 때 게이트 절연막(140)과 층간 절연막(160)은 동일한 물질로 동일한 조건에서 증착됨으로써 동일한 막질 및 식각 비를 가진다. The gate insulating layer 140 is formed on the gate line 121. The gate insulating layer 140 may be made of an insulating material such as silicon nitride or silicon oxide, and is preferably made of the same material as the interlayer insulating layer 160. In this case, the gate insulating layer 140 and the interlayer insulating layer 160 are deposited under the same conditions using the same material, and have the same film quality and etching ratio.

게이트 절연막(140)에는 복수의 접촉 구멍(141)이 형성되어 있고, 게이트 절연막(140) 및 층간 절연막(160)에는 복수의 접촉 구멍(142, 143)이 형성되어 있다. A plurality of contact holes 141 are formed in the gate insulating layer 140, and a plurality of contact holes 142 and 143 are formed in the gate insulating layer 140 and the interlayer insulating layer 160.

게이트 절연막(140) 위에는 복수의 소스 전극(source electrode)(193), 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO로 만들어질 수 있으며, 그 두께는 약 300Å 내지 약 2000Å일 수 있다.A plurality of source electrodes 193, a plurality of pixel electrodes 191, and a plurality of contact assistants 81 and 82 are formed on the gate insulating layer 140. They can be made of ITO or IZO and their thickness can be from about 300 kPa to about 2000 kPa.

ITO 또는 IZO는 유기 반도체와 일 함수(work function) 차이가 크지 않은 도전 물질로서, 유기 반도체(154)와 직접 접촉하는 소스 전극(193) 및 드레인 전극(195)이 ITO 또는 IZO로 만들어짐으로써 유기 반도체와 전극 사이에 쇼트키 장벽(schottky barrier)을 낮추어 캐리어 주입 및 이동을 용이하게 할 수 있다. ITO or IZO is a conductive material that does not have a large work function difference from the organic semiconductor. The source electrode 193 and the drain electrode 195, which are in direct contact with the organic semiconductor 154, are made of ITO or IZO to form an organic material. The Schottky barrier can be lowered between the semiconductor and the electrode to facilitate carrier injection and movement.

소스 전극(193)은 접촉 구멍(143)을 통하여 데이터선(171)과 연결되어 있으며 게이트 전극(124) 위로 뻗어 있다.The source electrode 193 is connected to the data line 171 through the contact hole 143 and extends over the gate electrode 124.

화소 전극(191)은 게이트 전극(124)을 중심으로 소스 전극(193)과 마주하는 부분(이하 '드레인 전극'이라 함)(195)을 포함한다.The pixel electrode 191 includes a portion (hereinafter, referred to as a “drain electrode”) 195 facing the source electrode 193 around the gate electrode 124.

접촉 보조 부재(81, 82)는 각각 접촉 구멍(141, 142)을 통하여 게이트 선(121)의 끝 부분(129)과 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.The contact auxiliary members 81 and 82 are connected to the end portion 129 of the gate line 121 and the end portion 179 of the data line 171 through the contact holes 141 and 142, respectively. The contact auxiliary members 81 and 82 compensate for and protect the adhesion between the end portion 129 of the gate line 121 and the end portion 179 of the data line 171 and the external device.

소스 전극(193) 및 드레인 전극(195) 위에는 복수의 섬형 유기 반도체(organic semiconductor island)(154)가 형성되어 있다.A plurality of island type organic semiconductor islands 154 are formed on the source electrode 193 and the drain electrode 195.

유기 반도체(154)는 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 티오펜 링(thiophene ring)의 2, 5 위치에서 연결된 4 내지 8개의 티오펜을 포함하는 올리고티오펜(oligothiophene)을 포함할 수 있다.The organic semiconductor 154 may include a derivative including a substituent of tetratracene or pentacene. The organic semiconductor 154 may also include oligothiophenes comprising 4 to 8 thiophenes linked at the 2, 5 positions of the thiophene ring.

유기 반도체(154)는 폴리티닐렌비닐렌(polythienylenevinylene), 폴리-3-헥실티오펜(poly 3-hexylthiophene), 폴리티오펜(polythiophene), 프탈로시아닌(phthalocyanine), 금속화 프탈로시아닌(metallized phthalocyanine) 또는 그의 할로겐화 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드(imide) 유도체를 포함할 수 있다. 유기 반도체(154)는 페릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체를 포함할 수도 있다. The organic semiconductor 154 may be polythienylenevinylene, poly-3-hexylthiophene, polythiophene, phthalocyanine, metallized phthalocyanine or metallized phthalocyanine thereof. Halogenated derivatives. The organic semiconductor 154 may also include perylenetetracarboxylic dianhydride (PTCDA), naphthalenetetracarboxylic dianhydride (NTCDA) or imide derivatives thereof. The organic semiconductor 154 may include a derivative including perylene or coronene and substituents thereof.

유기 반도체의 두께는 약 300Å 내지 5,000Å일 수 있다.The thickness of the organic semiconductor may be about 300 kPa to 5,000 kPa.

유기 반도체(154) 위에는 유기 반도체(154)를 덮는 보호 부재(180)가 형성되어 있다. 보호 부재(180)는 유기 반도체(154)를 외부의 열 및 화학액으로부터 보 호하기 위한 것으로, 유기 반도체(154)에 영향을 미치지 않는 재료, 예컨대 폴리비닐알코올(polyvinyl alcohol, PVA) 또는 불소 함유 고분자와 같은 고분자 화합물로 만들어질 수 있다.The protection member 180 covering the organic semiconductor 154 is formed on the organic semiconductor 154. The protection member 180 is for protecting the organic semiconductor 154 from external heat and chemical liquids, and includes a material that does not affect the organic semiconductor 154, such as polyvinyl alcohol (PVA) or fluorine. It may be made of a polymer compound such as a polymer.

하나의 게이트 전극(124), 하나의 소스 전극(193) 및 하나의 드레인 전극(195)은 유기 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)(Q)를 이루며, 박막 트랜지스터(Q)의 채널(channel)은 소스 전극(193)과 드레인 전극(195) 사이의 유기 반도체(154)에 형성된다.One gate electrode 124, one source electrode 193, and one drain electrode 195 form one thin film transistor (TFT) Q together with the organic semiconductor 154. A channel (Q) is formed in the organic semiconductor 154 between the source electrode 193 and the drain electrode 195.

화소 전극(191)은 박막 트랜지스터(Q)에서 데이터 전압을 인가 받아 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.The pixel electrode 191 generates an electric field together with a common electrode (not shown) of another display panel (not shown) which receives a data voltage from the thin film transistor Q and receives a common voltage. This determines the direction of the liquid crystal molecules of the liquid crystal layer (not shown) between the two electrodes. The pixel electrode 191 and the common electrode form a capacitor (hereinafter, referred to as a "liquid crystal capacitor") to maintain an applied voltage even after the thin film transistor is turned off.

화소 전극(191)은 유지 전극선(131)과 중첩하여 유지 축전기(storage capacitor)를 이루며, 이는 액정 축전기의 전압 유지 능력을 강화한다.The pixel electrode 191 overlaps the storage electrode line 131 to form a storage capacitor, which enhances the voltage holding capability of the liquid crystal capacitor.

그러면 도 1 및 도 2에 도시한 박막 트랜지스터를 제조하는 방법에 대하여 도 3 내지 도 12를 참고하여 상세히 설명한다.Next, a method of manufacturing the thin film transistor shown in FIGS. 1 and 2 will be described in detail with reference to FIGS. 3 to 12.

도 3, 도 5, 도 7, 도 9 및 도 11은 도 1 및 도 2의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 차례로 도시한 배치도이고, 도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고, 도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이고, 도 10은 도 9의 박막 트랜지스터 표시판을 X-X 선을 따라 잘라 도시한 단면도이고, 도 12는 도 11의 박막 트랜지스터 표시판을 XII-XII 선을 따라 잘라 도시한 단면도이다.3, 5, 7, 9 and 11 are layout views sequentially illustrating a method of manufacturing the thin film transistor array panel of FIGS. 1 and 2 according to an embodiment of the present invention, and FIG. 4 is a thin film of FIG. 3. 6 is a cross-sectional view of the transistor panel cut along the line IV-IV, and FIG. 6 is a cross-sectional view of the thin film transistor array panel of FIG. 5 taken along the line VI-VI, and FIG. 8 is a VIII-VIII of the thin film transistor array panel of FIG. 10 is a cross-sectional view of the thin film transistor array panel of FIG. 9 taken along the line XX, and FIG. 12 is a cross-sectional view of the thin film transistor array panel of FIG. 11 taken along the line XII-XII. .

먼저, 기판(110) 위에 스퍼터링(sputtering) 따위의 방법으로 도전층을 적층하고 이를 사진 식각하여, 도 3 및 도 4에 도시한 바와 같이, 돌출부(173) 및 끝 부분(179)을 포함하는 데이터선(171) 및 유지 전극선(131)을 형성한다.First, a conductive layer is stacked on the substrate 110 by a method such as sputtering, and photo-etched, thereby including data including a protrusion 173 and an end portion 179 as shown in FIGS. 3 and 4. The line 171 and the storage electrode line 131 are formed.

다음, 도 5 및 도 6에 도시한 바와 같이, 질화규소를 화학 기상 증착(chemical vapor deposition, CVD)하여 층간 절연막(160)을 형성한다. Next, as shown in FIGS. 5 and 6, silicon nitride is chemical vapor deposited (CVD) to form an interlayer insulating layer 160.

이어서, 층간 절연막(160) 위에 도전층을 적층하고 사진 식각하여 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121)을 형성한다.Subsequently, the conductive layer is stacked on the interlayer insulating layer 160 and photo-etched to form the gate line 121 including the gate electrode 124 and the end portion 129.

다음, 도 7 및 도 8에 도시한 바와 같이, 질화규소를 화학 기상 증착하여 게이트 절연막(140)을 형성한다. 이 때 게이트 절연막(140)과 층간 절연막(160)은 동일한 증착 조건, 예컨대 증착 가스, 증착 압력 및 온도 등을 동일하게 설정하고 형성한다. 이에 따라 게이트 절연막(140)과 층간 절연막(160)은 실질적으로 동일한 막질로 형성될 수 있다. Next, as shown in FIGS. 7 and 8, silicon nitride is chemically vapor deposited to form the gate insulating layer 140. At this time, the gate insulating layer 140 and the interlayer insulating layer 160 are formed by setting the same deposition conditions, for example, deposition gas, deposition pressure, and temperature. Accordingly, the gate insulating layer 140 and the interlayer insulating layer 160 may be formed of substantially the same film quality.

이어서, 게이트 절연막(140) 및 층간 절연막(160)을 사진 식각하여 게이트선(121)의 끝 부분(129), 데이터선(171)의 돌출부(173) 및 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(141, 143, 142)을 형성한다. 상기와 같이 게이트 절연 막(140)과 층간 절연막(160)은 동일한 물질 및 막질로 이루어지므로 식각 비가 동일하다. 따라서 동일한 마스크 및 식각액을 사용한 한번의 식각으로 게이트 절연막(140) 및 층간 절연막(160)을 관통하는 접촉 구멍(142, 143)을 형성할 수 있다.Subsequently, the gate insulating layer 140 and the interlayer insulating layer 160 are photo-etched to expose the end portions 129 of the gate lines 121, the protrusions 173 and the end portions 179 of the data lines 171, respectively. Contact holes 141, 143, and 142 are formed. As described above, since the gate insulating layer 140 and the interlayer insulating layer 160 are made of the same material and film quality, the etching ratio is the same. Therefore, contact holes 142 and 143 may be formed through the gate insulating layer 140 and the interlayer insulating layer 160 by one etching using the same mask and etching solution.

다음, 도 9 및 도 10에 도시한 바와 같이, ITO 등을 스퍼터링한 후 사진 식각하여 드레인 전극(195)을 포함하는 화소 전극(191), 소스 전극(193) 및 접촉 보조 부재(81, 82)를 형성한다. Next, as shown in FIGS. 9 and 10, after sputtering ITO or the like and photographing etching, the pixel electrode 191 including the drain electrode 195, the source electrode 193, and the contact auxiliary members 81 and 82 are formed. To form.

다음, 도 11 및 도 12에 도시한 바와 같이, 소스 전극(193) 및 드레인 전극(195) 위에 유기 반도체(154)를 형성한다. 유기 반도체(154)는 섀도 마스크(shadow mask)(도시하지 않음)를 사용한 증착 따위의 방법으로 형성할 수 있다.Next, as shown in FIGS. 11 and 12, an organic semiconductor 154 is formed over the source electrode 193 and the drain electrode 195. The organic semiconductor 154 may be formed by a deposition method using a shadow mask (not shown).

다음, 도 1 및 도 2에 도시한 바와 같이, 유기 반도체(154) 위에 잉크젯 인쇄 방법 따위로 보호 부재(180)를 형성한다. 이 때 잉크젯 인쇄 방법은 별도의 격벽(partition) 없이 각 화소에 보호 부재용 용액을 분사하는 방법으로 형성한다.Next, as shown in FIGS. 1 and 2, the protection member 180 is formed on the organic semiconductor 154 by an inkjet printing method. In this case, the inkjet printing method is formed by spraying a solution for a protective member onto each pixel without a separate partition.

이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of the invention.

유기 박막 트랜지스터 표시판 제조시 소요되는 마스크 수를 줄일 수 있다.The number of masks required to manufacture the organic thin film transistor array panel can be reduced.

Claims (9)

게이트 전극을 포함하는 게이트선,A gate line including a gate electrode, 상기 게이트선과 교차하는 데이터선,A data line intersecting the gate line, 상기 게이트선과 상기 데이터선을 절연하는 층간 절연막,An interlayer insulating film insulating the gate line and the data line; 상기 데이터선과 연결되어 있는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극,A source electrode connected to the data line and a drain electrode facing the source electrode; 상기 소스 전극 및 상기 드레인 전극과 접촉하고 있는 유기 반도체, 그리고An organic semiconductor in contact with the source electrode and the drain electrode, and 상기 게이트 전극과 상기 유기 반도체 사이에 위치하며 상기 층간 절연막과 동일한 식각 비를 가지는 게이트 절연막A gate insulating layer disposed between the gate electrode and the organic semiconductor and having the same etching ratio as that of the interlayer insulating layer 을 포함하는 박막 트랜지스터 표시판.Thin film transistor array panel comprising a. 제1항에서,In claim 1, 상기 층간 절연막과 상기 게이트 절연막은 동일한 물질을 포함하는 박막 트랜지스터 표시판. The thin film transistor array panel of which the interlayer insulating layer and the gate insulating layer include the same material. 제2항에서,In claim 2, 상기 층간 절연막과 상기 게이트 절연막은 질화규소를 포함하는 박막 트랜지스터 표시판.The thin film transistor array panel of which the interlayer insulating layer and the gate insulating layer include silicon nitride. 제1항에서,In claim 1, 상기 유기 반도체를 덮는 보호 부재를 더 포함하며,Further comprising a protective member for covering the organic semiconductor, 상기 보호 부재는 용해성 유기 물질을 포함하는 박막 트랜지스터 표시판.The protective member includes a soluble organic material. 데이터선을 형성하는 단계,Forming a data line, 상기 데이터선 위에 층간 절연막을 형성하는 단계,Forming an interlayer insulating film on the data line; 상기 층간 절연막 위에 게이트선을 형성하는 단계,Forming a gate line on the interlayer insulating film, 상기 게이트선 위에 게이트 절연막을 형성하는 단계,Forming a gate insulating film on the gate line; 상기 게이트 절연막 위에 상기 데이터선과 연결되는 소스 전극 및 이와 마주하는 드레인 전극을 포함하는 화소 전극을 형성하는 단계,Forming a pixel electrode on the gate insulating layer, the pixel electrode including a source electrode connected to the data line and a drain electrode facing the data electrode; 상기 소스 전극 및 상기 드레인 전극과 접촉하는 유기 반도체를 형성하는 단계, 그리고Forming an organic semiconductor in contact with the source electrode and the drain electrode, and 상기 유기 반도체 위에 보호 부재를 형성하는 단계Forming a protective member on the organic semiconductor 를 포함하는 박막 트랜지스터 표시판의 제조 방법.Method of manufacturing a thin film transistor array panel comprising a. 제5항에서,In claim 5, 상기 보호 부재를 형성하는 단계는 잉크젯 인쇄 방법으로 수행하는 박막 트랜지스터 표시판의 제조 방법.The forming of the protective member may be performed by an inkjet printing method. 제6항에서,In claim 6, 상기 유기 반도체를 형성하는 단계는 섀도 마스크를 사용한 증착으로 수행하는 박막 트랜지스터 표시판의 제조 방법.The forming of the organic semiconductor may be performed by deposition using a shadow mask. 제5항에서,In claim 5, 상기 층간 절연막을 형성하는 단계 및 상기 게이트 절연막을 형성하는 단계는 동일한 물질을 동일한 조건에서 증착하는 박막 트랜지스터 표시판의 제조 방법.The forming of the interlayer insulating film and the forming of the gate insulating film may include depositing the same material under the same conditions. 제8항에서,In claim 8, 상기 게이트 절연막을 형성하는 단계 후에 After forming the gate insulating film 상기 층간 절연막 및 상기 게이트 절연막을 관통하는 접촉 구멍을 형성하는 단계를 더 포함하며,Forming a contact hole penetrating the interlayer insulating film and the gate insulating film; 상기 접촉 구멍은 동일한 마스크 및 동일한 식각액으로 형성하는 박막 트랜지스터 표시판의 제조 방법.The contact hole is formed of the same mask and the same etching liquid manufacturing method of a thin film transistor array panel.

Images