KR20080024788A - 질화물 반도체 발광소자 및 그 제조 방법 - Google Patents

Abstract

본 발명에 의한 질화물 반도체 발광소자는 기판; 상기 기판 위에 형성되는 n형 반도체층; 상기 n형 반도체층 위에 형성되는 활성층; LD(Low Doped) p형 반도체층 및 언도프(Un-doped) 반도체층이 교대 적층되어 상기 활성층 위에 형성되는 초격자층; 및 상기 초격자층 위에 형성되는 p형 반도체층을 포함한다. 또한, 본 발명에 의한 질화물 반도체 발광소자의 제조 방법은 기판 위에 n형 반도체층이 형성되는 단계; 상기 n형 반도체층 위에 활성층이 형성되는 단계; 상기 활성층 위에 LD p형 반도체층 및 언도프 반도체층이 교대 적층되어 초격자층이 형성되는 단계; 및 상기 초격자층 위에 p형 반도체층이 형성되는 단계를 포함한다.

본 발명에 의하면, 격자 결함 및 결정 결함의 영향을 최소화하여 양질의 반도체층을 형성할 수 있고, 정공 및 전자의 결합 및 전도성 제어가 수월해지는 효과가 있다. 또한, p형 반도체층의 도펀트가 활성층으로 역확산되는 것을 방지할 수 있고, 하부층으로부터 전가되는 스트레인 현상 및 스트레스 현상의 영향이 최소화되며, 전위 결함 생성, 핀홀 및 써멀 핏의 생성 현상 등이 감소되어 반도체 소자의 전기적, 광학적 특성을 향상시킬 수 있게 된다.

Description

질화물 반도체 발광소자 및 그 제조 방법{Nitride semiconductor light-emitting device and manufacturing method thereof}

도 1은 일반적인 질화물 반도체 발광소자의 구조를 예시적으로 도시한 측단면도.

도 2는 본 발명의 실시예에 따른 질화물 반도체 발광소자의 구조를 도시한 측단면도.

도 3은 본 발명의 실시예에 따른 질화물 반도체 발광소자의 제조 방법을 도시한 흐름도.

〈도면의 주요 부분에 대한 부호의 설명〉

100: 질화물 반도체 발광소자 105: 기판

110: 버퍼층 115: 언도프 반도체층

120: n형 반도체층 125: 활성층

130: 초격자층 140: p형 반도체층

150: p측 전극 160: n측 전극

본 발명은 질화물 반도체 발광소자 및 질화물 반도체 발광소자의 제조 방법에 관한 것이다.

일반적으로, 반도체 발광소자로는 LED(Light Emitting Diode; 발광 다이오드)를 꼽을 수 있는데, LED는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시켜 신호를 보내고 받는 데 사용되는 소자이다.

LED의 사용 범위는 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 종류는 크게 IRED(Infrared Emitting Diode)와 VLED(Visible Light Emitting Diode)로 나뉘어 진다.

보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다.이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.

상기와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등 요구되는 휘도도 갈수록 높아져서, 최근에는 고출력 발광 다이오드에 대한 개발이 활발히 진행 중이다.

특히, GaN(질화 갈륨), AlN(질화 알루미늄), InN(질화 인듐) 등의 3족 및 5족 화합물을 이용한 반도체광소자에 대해서 많은 연구와 투자가 이루어지고 있다. 이는 질화물 반도체 발광소자가 1.9 eV ~ 6.2 ev에 이르는 매우 넓은 영역의 밴드갭을 가지고, 이를 이용한 밴드갭 엔지니어링은 하나의 반도체상에서 빛의 삼원색 을 구현할 수 있다는 장점이 있기 때문이다.

최근, 질화물 반도체를 이용한 청색 및 녹색 발광소자의 개발은 광디스플레이 시장에 일대 혁명을 몰고 왔으며, 앞으로도 고부가가치를 창출할 수 있는 유망 산업의 한 분야로 여겨지고 있다. 그러나, 전술한 바와 같이 이러한 질화물 반도체광소자에 있어서 보다 많은 산업상의 이용을 추구하려면 역시 발광휘도를 증가시키는 것이 선결되어야 할 과제이다.

도 1은 일반적인 질화물 반도체 발광소자의 구조를 도시한 측단면도이다.

도 1에 의하면, 일반적인 질화물 반도체 발광소자(10)는 기판(11), 버퍼층(12), 언도프(Undoped) 반도체층(13), n형 반도체층(14), 활성층(15), p형 반도체층(16), p측 전극(17) 및 n측 전극(18) 등으로 구성된다.

상기 기판(11)은 사파이어 또는 SiC로 이루어지며, 기판(11) 위에 저온의 성장 온도에서 가령, Al_yGa_1-yN층의 다결정 박막 구조인 버퍼층(12)이 성장된다. 상기 버퍼층(12)이 성장되면, 그 위로 Undoped-GaN과 같은 언도프 반도체층(13)이 성장되어 격자 일치도를 높이고, Si(실리콘)이 도핑된 n형 반도체층(GaN층)(14)이 형성된다.

상기 n형 반도체층(14) 위로 활성층(15)이 적층되고, 활성층(15) 위로 Mg(마그네슘)이 도핑된 p형 반도체층(GaN층)(16)이 형성되는데, 활성층(15)은 양자우물(MQW; Multiple Quantum Well) 구조로서, p형 반도체층(16)을 통하여 흐르는 정공과 n형 반도체층(14)을 통하여 흐르는 전자가 결합됨으로써 광을 발생시킨다. 이때, 양자 우물의 여기 준위 또는 에너지 밴드갭 차이에 해당되는 에너지의 빛이 발 광된다.

상기 n형 반도체층(14) 및 p형 반도체층(16) 상에 각각 n측 전극(18)과 p측 전극(17)이 형성되어 반도체 발광소자(10)를 형성한다.

그러나, 무엇보다도 버퍼층(12)과 기판(11)과의 결정격자 상수의 차이가 크기 때문에, 버퍼층(12)은 기판(11) 및 버퍼층(12) 위에 성장되는 층 사이에 전위(dislocation) 또는 공격자점(vacancy) 등의 격자결함이 발생한다.

이러한 현상들은 계면에서의 전위 결함(dislocation) 생성, 핀홀(pinhole) 및 써멀 핏(thermal pit)의 생성 등 계면 상의 문제점을 일으키므로 전자의 흐름이 원활하지 못하게 되고 반도체 소자의 광 특성 및 전기 특성을 저하시키는 결과를 초래한다.

본 발명은 격자 결함 및 결정 결함의 영향을 최소화하여 양질의 반도체층을 형성할 수 있고, 정공 및 전자의 결합 및 전도성 제어가 용이하도록 하여 발광 효율이 향상되는 질화물 반도체 발광소자를 제공한다.

또한, 본 발명은 p형 반도체층의 도편트가 활성층으로 역확산되는 것을 방지하여 활성층의 품질을 향상시키고, 하부층으로부터 전가되는 스트레인 현상 및 스트레스 현상의 영향이 최소화되도록 표면 보호막(Surface recovery layer) 기능을 갖춘 질화물 반도체 발광소자를 제공한다.

본 발명은 반도체 소자의 전기적 특성, 광학적 특성을 저하시키는 전위 결함(dislocation) 생성, 핀홀(pinhole) 및 써멀 핏(thermal pit)의 생성 현상 등을 감소시켜 고품질의 박막을 구현할 수 있는 질화물 반도체 발광소자의 제조 방법을 제공한다.

본 발명에 의한 질화물 반도체 발광소자는 기판; 상기 기판 위에 형성되는 n형 반도체층; 상기 n형 반도체층 위에 형성되는 활성층; LD(Low Doped) p형 반도체층 및 언도프(Un-doped) 반도체층이 교대 적층되어 상기 활성층 위에 형성되는 초격자층; 및 상기 초격자층 위에 형성되는 p형 반도체층을 포함한다.

또한, 본 발명에 의한 질화물 반도체 발광소자의 상기 초격자층의 언도프 반도체층은 500℃ 내지 1000℃의 범위에서 온도 변화를 주어 초격자 구조로 교대 적층된다.

또한, 되는 것을 특징으로 하는 질화물 반도체 발광소자의 상기 초격자층은 3주기 내지 100주기를 가지고 초격자 구조를 이루고, 10Å 내지 500Å의 두께로 형성된다.

본 발명에 의한 질화물 반도체 발광소자의 제조 방법은 기판 위에 n형 반도체층이 형성되는 단계; 상기 n형 반도체층 위에 활성층이 형성되는 단계; 상기 활성층 위에 LD p형 반도체층 및 언도프 반도체층이 교대 적층되어 초격자층이 형성되는 단계; 및 상기 초격자층 위에 p형 반도체층이 형성되는 단계를 포함한다.

이하에서 첨부된 도면을 참조하여 본 발명의 실시예에 따른 질화물 반도체 발광소자 및 질화물 반도체 발광소자의 제조 방법에 대하여 상세히 설명하는데, 이해의 편의를 위하여 질화물 반도체 발광소자의 구조 및 그 제조 방법을 함께 설명 하기로 한다.

도 2는 본 발명의 실시예에 따른 질화물 반도체 발광소자(100)의 구조를 도시한 측단면도이고, 도 3은 본 발명의 실시예에 따른 질화물 반도체 발광소자(100)의 제조 방법을 도시한 흐름도이다.

도 2에 의하면, 본 발명의 실시예에 따른 질화물 반도체 발광소자(100)는 기판(105), 버퍼층(110), 언도프 반도체층(115), n형 반도체층(120), 활성층(125), 초격자층(130), p형 반도체층(140), p측 전극(150) 및 n측 전극(160)을 포함하여 이루어진다.

처음으로, 기판(105) 상에 버퍼층(110)이 적층되는데(S100), 상기 버퍼층(110)은 멀티버퍼층으로 형성될 수 있고, 상기 기판(105)은 실리콘(Si) 재질로 이루어질 수 있다.

일반적으로, 실리콘 기판은, 첫째, 반도체층과의 격자 불일치(High lattice mismatch), 둘째, 1050℃ 이상의 고온에서 저하되는 Si의 열적 내구성(확산성이 증가됨), 셋째, 반도체층과 상이한 결정 구조(hexagonal/cubic) 등의 문제점을 가지는데, 본 발명에 의한 질화물 반도체 발광소자(100)는 이러한 문제점을 해소한다.

즉, 본 발명에 의하면, 종래 활성층(15)의 구조가 개선됨으로써 상기와 같은 기판(105) 및 버퍼층(110)에서의 영향이 반도체층에 미치는 것을 최소화할 수 있으므로 단일 재질 기판에 기반하여 소자간 재질의 영향을 배제하고 공정상의 일률적 배치(Monolithic array)가 용이하며 저비용으로 반도체 소자를 대량 생산할 수 있는 기반을 마련할 수 있게 된다.

상기 버퍼층(110)은 기판(105)의 화학적 작용에 의한 멜트백(melt-back) 에칭을 방지하는 등의 기판(105) 및 반도체층(120) 사이의 스트레스를 완화하는 기능을 수행하는데, AlInN/GaN 적층 구조, In_xGa_1-xN/GaN 적층 구조, Al_xIn_yGa_1-x-yN/In_xGa_1-xN/GaN의 적층 구조 등의 구조로 형성될 수 있다.

이어서, 언도프 반도체층(u-GaN층으로 형성될 수 있음)(115)이 버퍼층(110) 위에 형성되는데, 약 700℃ 정도의 성장온도에서 NH₃(4.0×10^-2 몰/분)와 트리메탈갈륨(TMGa)(1.0×10^-4 몰/분)을 공급하여 약 300 nm 두께로 형성된다(S105).

상이 언도프 반도체층(115)이 형성되면, n형 반도체층(120)이 형성된다(S110).

상기 n형 반도체층(122)은 구동전압을 낮추기 위하여 실리콘 도핑된 n-GaN층으로 형성될 수 있으며, 가령, NH₃(3.7×10^-2 몰/분), TMGa(1.2×10^-4 몰/분) 및 Si와 같은 n형 도펀트를 포함한 실란가스(6.3×10^-9 몰/분)를 공급하여 n-GaN층을 성장시킨다.

상기 n형 반도체층(120)이 성장되면, 가령 MOCVD(Metal Organic Chemical Vapor Deposition) 공법을 이용하여 InGaN/GaN으로 구성된 다중양자우물(Multi-Quantum Well : MQW) 구조를 가지는 활성층(125)이 형성된다(S115).

이어서, 활성층(125) 위로 초격자층(130)이 형성되는데, 초격자층(130)은 LD(Low Doped) p형 반도체층 및 언도프(Un-doped) 반도체층이 초격자 구조를 이루어 교대 적층되어 형성된다(도면에는 다수개의 세선으로 표시됨)(S120).

상기 초격자층(130)은 10Å 내지 500Å의 두께로 성장되는데, 초격자 구조를 형성함에 있어서 아몰포스(Amorphous) 형태를 이룬다. 즉, 초격자층(130)은 단결정 구조와는 달리, 성분 원자(또는 분자)의 공간적 배열이 조성비에 따라 규칙적이지 않은 무정형질(비정질)의 형태를 가지는 것이다.

상기 초격자 구조란 LD(Low Doped) p형 반도체층 및 언도프(Un-doped) 반도체층과 같이 조성과 특성이 다른 물질이 극히 얇은 두께를 이루어 교대로 적층된 구조를 지칭한다.

초격자의 주기가 물질 고유의 전자파장 이하로 되면 양자 사이즈 효과(Quan tum Size Effect)에 의하여, 혼성결정 반도체(결정구조의 구성 물질이 혼합되어 이루어진 반도체)와는 다른 전기적/광학적 특성을 나타낸다.

이렇게 2가지 이상의 물질을 다른 주기로 겹쳐 쌓음으로써 초격자 특성을 다양하게 조합하고 새로운 인공 물질을 만들 수 있는데, 초격자의 종류는 크게 차프 초격자(초격자의 주기를 연속적으로 조금씩 바꾼 구조), 불규칙 초격자(조성과 주기를 불규칙적으로 바꾼 구조), 도핑 초격자(도핑량을 상이하게 조정한 구조) 등이 있으며 이들은 종래의 재료나 소자와는 전혀 다른 특성을 나타낸다.

상기 초격자층의 구체적인 성장 조건을 살펴보면, 상기 언도프 반도체층은 Un-GaN층으로 구비될 수 있으며 500℃ 내지 1000℃의 범위에서 온도 변화를 주어 초격자 구조를 이룬다.

상기 언도프 반도체층이 온도 제어되어 초격자 구조를 이루는 경우, 층사이에서 계면 보호막(surface recovery; dislocation, pinhole, thermal pit 감소 효과)이 자연스럽게 형성되므로 고품질의 박막을 형성할 수 있게 된다.

그리고, 상기 LD p형 반도체층은 LD p-GaN층으로 구비될 수 있으며, 상기 p형 반도체층(140)이 가지는 도핑 레벨의 약 30％ 내지 70％의 수치로 도핑된다.

상기 LD p형 반도체층 및 언도프 반도체층은 3주기 내지 100주기의 초격자 구조를 이룸으로써 초격자층(130)을 형성할 수 있다.

또한, 활성층(125) 위에 초격자층(130)이 형성됨으로써 p형 반도체층(140)으로부터 도펀트인 Mg가 역확산(Back diffusion)되는 것을 방지할 수 있게 된다.

이와 같이 하여, 초격자층(130)이 형성되면, 그 위로 p형 반도체층(140)이 형성된다(S125).

상기 p형 반도체층(140)은 수소를 캐리어 가스로 하여 1000℃로 분위기 온도를 높여 TMGa(7×10^-6 몰/분), 트리메틸알루미늄(TMAl)(2.6×10^-5 몰/분), 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C₂H₅C₅H₄)₂}(5.2×10^-7 몰/분), 및 NH₃(2.2×10^-1 몰/분)을 공급하여 0.02 내지 0.1㎛의 두께로 성장된다.

이어서, 950℃의 온도에서 예컨대, 5분 동안 열어닐링 처리를 하여 p형 반도체층(140)의 정공 농도가 최대가 되도록 조정한다.

이와 같이 기판(105)부터 p형 반도체층(140) 까지의 기본 적층 구조가 구현 되면, 표면으로부터 습식 에칭, 예를 들어 이방성 습식에칭을 실행하여, n형 반도체층(120)의 일부를 노출시킨다(S130).

에칭 공정이 진행된 후, n형 반도체층(120) 위로 티탄(Ti) 등으로 이루어진 n측 전극(160)이 증착된다.

그리고, p측 전극(150)은 ITO, ZnO, RuOx, TiOx, IrOx 중 하나로 이루어진 투명 전극으로 구현될 수 있다(S135).

이상에서 본 발명에 대하여 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

본 발명에 의하면 다음과 같은 효과가 있다.

첫째, 본 발명은 격자 결함 및 결정 결함의 영향을 최소화하여 양질의 반도체층을 형성할 수 있고, 정공 및 전자의 결합 및 전도성 제어가 수월해지는 효과가 있다.

둘째, p형 반도체층의 도펀트가 활성층으로 역확산되는 것을 방지할 수 있고, 하부층으로부터 전가되는 스트레인 현상 및 스트레스 현상의 영향이 최소화되 며, 전위 결함 생성, 핀홀 및 써멀 핏의 생성 현상 등이 감소되어 반도체 소자의 전기적, 광학적 특성을 향상시킬 수 있게 된다.

셋째, 본 발명에 의하면, 활성층 상의 전자 밀도를 높일 수 있고 전류가 균일하게 확산됨에 따라 정전기 발생 시 활성층을 보호할 수 있으며, 격자 결함 및 결정 결함의 영향을 최소화하여 층간 물리적 구조를 견고히 하고 발광소자의 구동 전압을 낮출 수 있는 효과가 있다.

Claims (13)

1. 기판;

   상기 기판 위에 형성되는 n형 반도체층;

   상기 n형 반도체층 위에 형성되는 활성층;

   LD(Low Doped) p형 반도체층 및 언도프(Un-doped) 반도체층이 교대 적층되어 상기 활성층 위에 형성되는 초격자층; 및

   상기 초격자층 위에 형성되는 p형 반도체층을 포함하는 질화물 반도체 발광소자.
2. 제 1항에 있어서, 상기 초격자층의 언도프 반도체층은

   500℃ 내지 1000℃의 범위에서 온도 변화를 주어 초격자 구조로 교대 적층되는 것을 특징으로 하는 질화물 반도체 발광소자.
3. 제 1항에 있어서, 상기 초격자층은

   아몰포스 형태인 것을 특징으로 하는 질화물 반도체 발광소자.
4. 제 1항에 있어서, 상기 초격자층의 언도프 반도체층은

   Un-GaN층인 것을 특징으로 하는 질화물 반도체 발광소자.
5. 제 1항에 있어서, 상기 초격자층의 LD p형 반도체층은

   LD p-GaN층인 것을 특징으로 하는 질화물 반도체 발광소자.
6. 제 1항에 있어서, 상기 초격자층은

   3주기 내지 100주기를 가지고 초격자 구조를 이루는 것을 특징으로 하는 질화물 반도체 발광소자.
7. 제 1항에 있어서, 상기 초격자층은

   10Å 내지 500Å의 두께로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자.
8. 제 1항에 있어서, 상기 초격자층의 LD p형 반도체층은

   상기 p형 반도체층이 가지는 도핑 레벨의 30％ 내지 70％의 수치로 도핑되는 것을 특징으로 하는 질화물 반도체 발광소자.
9. 기판 위에 n형 반도체층이 형성되는 단계;

   상기 n형 반도체층 위에 활성층이 형성되는 단계;

   상기 활성층 위에 LD p형 반도체층 및 언도프 반도체층이 교대 적층되어 초격자층이 형성되는 단계; 및

   상기 초격자층 위에 p형 반도체층이 형성되는 단계를 포함하는 질화물 반도 체 발광소자의 제조 방법.
10. 제 9항에 있어서, 상기 초격자층이 형성되는 단계는

    상기 초격자층의 언도프 반도체층이 500℃ 내지 1000℃의 범위에서 온도 변화를 주어 초격자 구조로 교대 적층되는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조 방법.
11. 제 9항에 있어서, 상기 초격자층이 형성되는 단계는

    상기 LD p형 반도체층 및 상기 언도프 반도체층이 3주기 내지 100주기로 교대 적층되어 초격자 구조를 이루는 것을 특징으로 하는 질화물 반도체 발광소자의 제조 방법.
12. 제 9항에 있어서, 상기 초격자층이 형성되는 단계는

    상기 초격자층이 10Å 내지 500Å의 두께로 상기 초격자 구조를 이루는 것을 특징으로 하는 질화물 반도체 발광소자의 제조 방법.
13. 제 9항에 있어서, 상기 초격자층이 형성되는 단계는

    상기 초격자층의 LD p형 반도체층이 상기 p형 반도체층이 가지는 도핑 레벨의 30％ 내지 70％의 수치로 도핑되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조 방법.

Images