KR20080020578A - 접합 웨이퍼 및 접합 웨이퍼의 제조 방법 - Google Patents
접합 웨이퍼 및 접합 웨이퍼의 제조 방법 Download PDFInfo
- Publication number
- KR20080020578A KR20080020578A KR1020070088143A KR20070088143A KR20080020578A KR 20080020578 A KR20080020578 A KR 20080020578A KR 1020070088143 A KR1020070088143 A KR 1020070088143A KR 20070088143 A KR20070088143 A KR 20070088143A KR 20080020578 A KR20080020578 A KR 20080020578A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon wafer
- wafer
- active layer
- bonded
- silicon
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 77
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 77
- 239000010703 silicon Substances 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000005520 cutting process Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 15
- 230000005661 hydrophobic surface Effects 0.000 claims abstract description 5
- 239000013078 crystal Substances 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 abstract description 100
- 239000010410 layer Substances 0.000 description 35
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000003786 synthesis reaction Methods 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 6
- 238000004627 transmission electron microscopy Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
활성층용 실리콘 웨이퍼와 지지 기판용 실리콘 웨이퍼를 절연막 없이 직접 접합시키고 활성층용 실리콘 웨이퍼를 소정 두께까지 박막화함으로써 접합 웨이퍼가 제조되며, 활성층용 실리콘 웨이퍼 및 지지 기판용 실리콘 웨이퍼로는 각각, 소정의 결정면에 대해 0 내지 0.1°의 절단각으로 잉곳으로부터 절단된 실리콘 웨이퍼가 사용된다.
접합 웨이퍼, 계단형 산화물
Description
본 발명은 접합 웨이퍼 및 접합 웨이퍼의 제조 방법에 관한 것이고, 더 상세하게는, 가능한 한 접합 표면의 잔여 산화물을 억제하는 것에 관한 것이다.
접합 웨이퍼의 통상적 제조 방법으로서, 2 개의 실리콘 웨이퍼가 산화막 등과 같은 절연막을 통해 접합되거나 또는 절연막 없이 직접 접합되고, 그 후, 활성층용 웨이퍼가 그라인딩 및 연마되어 활성층을 형성하는 방법 (그라인딩-연마 방법), 및 수소 등의 이온이 활성층용 실리콘 웨이퍼의 표면층 부분에 주입되어 이온-주입층을 형성하고 지지 기판용 실리콘 웨이퍼에 접합되며, 그 후 이온-주입층에서 웨이퍼를 박리하기 위해 열처리되어 활성층을 형성하는 방법 (이온 주입 분리 방법) 또는 소위 스마트 컷 방법 (등록 상표) 이 공지되어 있다 (일본 공개 특허 공보 평 11-67701 및 일본 공개 특허 공보 평 05-211128 참조).
그러나, HF 용액에 담금으로써 천연 산화물을 제거한 후 2 개의 실리콘 웨이퍼가 직접 접합되는 경우, 또는 더 상세하게는 상이한 결정 배향 (예를 들어, (110) 면 및 (100) 면) 을 갖는 2 개의 실리콘 웨이퍼가 산화막 등과 같은 절연막 을 사용하지 않고 직접 접합되는 경우, 그 사이의 계면에 트랩된 산화물이 국부적으로 집중되고, 접합 웨이퍼의 제조 단계 (열처리 단계) 에서 계단형 산화물로서 계면에 잔류할 수도 있다. 그 결과, 이러한 잔류 산화물이 디바이스 특성을 악화시키고 디바이스의 준비 단계에서 결점의 핵을 형성하는 문제점이 존재한다.
따라서, 본 발명의 목적은 전술한 문제점을 유리하게 해결하고, 2 개의 실리콘 웨이퍼가 절연막 없이 직접 접합되는 경우 계면에서 산화물의 잔류가 효율적으로 제거될 수 있는 접합 웨이퍼를 제조하는 방법, 및 이러한 제조 방법에 의해 획득된 접합 웨이퍼를 제공하는 것이다.
이하, 본 발명의 전개를 설명한다. 즉, 2 개의 실리콘 웨이퍼가 절연막 없이 직접 접합되는 경우, 접합 계면에 트랩된 산화물을 응축함으로써 접합 계면에 잔류하는 산화물이 형성되는 것으로 고려된다. 따라서, 이러한 산화물의 잔류를 방지하기 위해, 일반적으로, 웨이퍼의 표면으로부터 천연 산화물을 제거하기 위해 HF 용액으로 웨이퍼를 세정한 후 접합이 실행된다.
그러나, 접합 이전에 웨이퍼의 표면이 HF 용액 등으로 세정된 후에도, 계단형 산화물이 접합 계면에 잔류할 수도 있다.
본 발명자는 전술한 문제점을 해결하기 위해 수많은 연구를 하여 다음의 지식을 습득하였다.
즉, 접합될 웨이퍼가 잉곳으로부터 절단된 경우, 절단각은 X 축 및 Y 축 모두에서 1°이하이다. 그러나, 잉곳으로부터의 절단각을 소정의 결정면에 대해 0 내지 0.1°(합성각) 의 범위로 엄격하게 제어함으로써, 접합 계면에서의 계단형 산화물의 잔류가 효율적으로 제거됨을 발견하였고, 그 결과 본 발명을 달성하였다.
즉, 본 발명의 요약 및 구성은 다음과 같다.
1. 활성층용 실리콘 웨이퍼와 지지 기판용 실리콘 웨이퍼를 절연막 없이 직접 접합시키고, 활성층용 실리콘 웨이퍼를 소정의 두께까지 박막화함으로써 접합 웨이퍼를 제조하는 방법으로서, 소정의 결정면에 대해 0 내지 0.1°(합성각) 의 절단각으로 잉곳으로부터 절단된 실리콘 웨이퍼가 상기 활성층용 실리콘 웨이퍼 및 상기 지지 기판용 실리콘 웨이퍼 각각으로 사용되는 것을 특징으로 하는 접합 웨이퍼 제조 방법.
2. 제 1 항목에 따른 접합 웨이퍼를 제조하는 방법으로서, 활성층용 실리콘 웨이퍼 및 지지 기판용 실리콘 웨이퍼는 소수성 (hydrophobic) 표면 상태에서 접합되는, 접합 웨이퍼 제조 방법.
3. 제 1 항목에 따른 접합 웨이퍼를 제조하는 방법으로서, 상이한 결정 배향을 갖는 웨이퍼가 활성층용 실리콘 웨이퍼 및 지지 기판용 실리콘 웨이퍼로서 사용되는, 접합 웨이퍼 제조 방법.
4. 제 1 항목에 따른 접합 웨이퍼를 제조하는 방법으로서, 활성층용 실리콘 웨이퍼의 박막화는 이온 주입 분리 공정에 의해 수행되는, 접합 웨이퍼 제조 방법.
5. 활성층용 실리콘 웨이퍼와 지지 기판용 실리콘 웨이퍼를 절연막 없이 직접 접합시키고 활성층용 웨이퍼를 소정의 두께까지 박막화함으로써 획득되는 접합 웨이퍼로서, 소정의 결정면에 대해 0 내지 0.1°(합성각) 의 절단각으로 잉곳으로부터 절단된 실리콘 웨이퍼가 상기 활성층용 실리콘 웨이퍼 및 상기 지지 기판용 실리콘 웨이퍼 각각으로 사용되는 것을 특징으로 하는 접합 웨이퍼.
본 발명에 따르면, 2 개의 실리콘 웨이퍼가 절연막 없이 직접 접합되는 경우에 우려되는 계단형 산화물의 잔류물이 크게 감소될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명에서는, 실리콘 웨이퍼가 잉곳으로부터 절단되는 경우, 절단각을 소정의 결정면 (또한, 소위 기준면이라 함) 에 대해 0 내지 0.1°(합성각) 의 범위로 제어하는 것이 중요하다. 절단각 (합성각) 이 0.1°를 초과하는 경우, 접합 계면에 계단형 산화물이 잔류하여, 디바이스의 준비 단계 및 그 특성에 악영향을 미친다.
본 명세서에서 사용되는 용어 "절단각" 은, 도 1 에 도시된 바와 같이 기준면의 X 축 및 Y 축에 대한 절단면의 각을 의미하고, 합성각 θ 는 기준면의 X 축 방향으로의 경사각 θx (X 축 방향의 절단각) 과 기준면의 Y 축 방향으로의 경사각 θy (Y 축 방향의 절단각) 를 합성한 각이다.
또한, 본 발명에서는, 2 개의 웨이퍼 중 하나의 합성각만 제어되면 산화물의 잔류물이 감소될 수 없기 때문에, 접합될 2 개의 실리콘 웨이퍼 각각의 합성각이 0 내지 0.1°인 것이 중요하다.
본 발명에 따라, 잉곳으로부터의 2 개의 실리콘 웨이퍼 각각의 절단각을 0 내지 0.1°(합성각) 의 범위로 제어함으로써 접합 계면에서의 계단형 산화물의 잔류물이 크게 감소될 수 있는 것을 명확하게 설명할 수는 없다하더라도, 본 발명자 는 다음과 같이 추론하고 있다.
접합 계면에서는, 접합될 웨이퍼의 표면에 산화물이 형성되고 접합 계면에 결집되어, 결국 계단형 산화물로서 잔류하는 것으로 사료된다. 따라서, 각각, 결정의 기준면과 실질적으로 평행한 절단면을 갖는 실리콘 웨이퍼들을 접합시킴으로써 접합 계면의 계단형 산화물의 잔류물이 억제될 수 있다고 고려된다.
2 개의 실리콘 웨이퍼의 접합시에는, 가능한 한 웨이퍼의 표면을 세정하는 것이 요구된다. 본 발명에서는, 웨이퍼의 접합 이전에 천연 산화막 등을 제거하기 위해 웨이퍼 표면을 세정함으로써 웨이퍼의 표면이 소수성 표면이 되는 것이 유리하다. 본 명세서에서 사용되는 용어 "소수성 표면" 은 산화막 등을 갖지 않는 청결한 표면을 의미한다. 또한, 세정 방법은 특별하게 제한되지는 않으며, HF 용액에서의 세정 등과 같은 통상적인 주지의 방법을 이용할 수 있다.
또한, 본 발명은, 예를 들어, (110) 결정과 (100) 결정과의 직접 접합과 같은, 상이한 결정 배향을 갖는 실리콘 웨이퍼의 직접 접합에 효율적이다.
본 발명에서는, 수소 가스 등에 의한 이온 주입 분리 공정이 활성층용 웨이퍼의 박막화 방법으로서 이용될 수 있다. 이러한 이온 주입 분리 공정은, 수소 가스 등과 같은 희가스가 접합면으로부터 활성층용 실리콘 웨이퍼로 주입되어 접합전에 이온 주입층을 형성하고, 그 후 활성층용 실리콘 웨이퍼가 지지 기판용 실리콘 웨이퍼에 접합되고 약 500 ℃ 에서 열처리되어 이온 주입층에 접한 활성층용 웨이퍼의 일부를 박리하는 방법이다. 이온 주입 분리 공정을 사용함으로써, 그라인딩, 연마 또는 에칭을 사용하지 않고 활성층이 균일하게 박막화될 수 있다.
[실시예]
제 1 실시예
CZ 방법에 의해 성장된 실리콘 잉곳으로부터 실리콘 웨이퍼를 절단하는 경우, 기준면으로서의 (100) 면에 대해 0.07°의 합성각으로 활성층용 실리콘 웨이퍼를 절단하고, 지지 기판용 실리콘 웨이퍼를 0.07°의 합성각으로 절단한다. 이렇게 획득된 2 개의 실리콘 웨이퍼를 HF 세정 용액에 담가 천연 산화막을 완전하게 제거하고 서로 직접 접합시키고, 접합 강도를 더 향상시키기 위해 1100 ℃ 에서 120 분 동안 열처리한다. 그 후, 활성층의 두께를 100 nm 로 하기 위해, 활성층용 웨이퍼를 그라인딩하고 연마한다.
이렇게 획득된 접합 웨이퍼의 계면에 존재하는 산화물을 평면 투과 전자 현미경 (TEM; transmission electron microscopy) 으로 관측한다.
측정 결과는 표 1 및 도 2(a) 에 나타나 있다.
표 1
| 활성층용 웨이퍼의 합성각 (°) | 지지 기판용 웨이퍼의 합성각 (°) | 계단형 산화물 | |
| 제 1 실시예 | 0.07 | 0.07 | 없음 |
| 제 2 실시예 | 0.07 | 0.07 | 없음 |
| 제 1 비교예 | 0.12 | 0.12 | 존재 |
| 제 2 비교예 | 0.12 | 0.12 | 존재 |
표 1 및 도 2(a) 로부터 알 수 있는 바와 같이, 본 발명에 따른, 잉곳으로부터 절단된 실리콘 웨이퍼를 사용하는 경우, 계단형 산화물의 잔류물이 관측되지 않는다.
제 2 실시예
CZ 방법에 의해 성장된 실리콘 잉곳으로부터 실리콘 웨이퍼를 절단하는 경우, 기준면으로서의 (100) 면에 대해 0.07°의 합성각으로 활성층용 실리콘 웨이퍼를 절단하고, 지지 기판용 실리콘 웨이퍼를 0.07°의 합성각으로 절단한다. 그 후, 50 eV 의 가속 전압 및 1×1017 원자/cm2 의 도즈 (dose) 의 조건하에, 활성층용 실리콘 웨이퍼의 표면에 수소 이온을 주입하여, 활성층용 웨이퍼의 표면으로부터 약 500 nm 의 깊이 위치에 수소 이온 주입층을 형성한다.
그 후, 활성층용 실리콘 웨이퍼 및 지지 기판용 실리콘 웨이퍼를 HF 용액에 담가 천연 산화막을 완전하게 제거하고 서로 직접 접합시키고, 500 ℃ 에서 열처리하여 수소 이온 주입층에 접한 접합 웨이퍼의 일부를 박리한다.
다음으로, 접합 강도를 더 향상시키기 위해 1100 ℃ 에서 120 분 동안 열처리하고, 활성층의 두께를 100 nm 까지 박막화하기 위해 더 산화 처리한다.
이렇게 획득된 접합 웨이퍼의 계면에 존재하는 산화물을 평면 TEM 으로 관측한다.
측정 결과는 표 1 에 나타나 있다.
이 경우, 계단형 산화물은 제 1 실시예와 유사하게 관측될 수 없다.
제 1 비교예
활성층용 실리콘 웨이퍼의 합성각이 0.12°이고, 지지 기판용 실리콘 웨이퍼의 합성각이 0.12°인 것을 제외하고는 제 1 실시예와 동일한 방식으로 접합 웨이퍼를 준비한다.
이렇게 획득된 접합 웨이퍼의 계면에 존재하는 산화물을 평면 TEM 으로 관측하여, 표 1 및 도 2(b) 에 나타낸 바와 같은 결과를 획득한다.
표 1 및 도 2(b) 로부터 알 수 있는 바와 같이, 실리콘 웨이퍼의 절단각이 본 발명의 허용 범위를 벗어나는 경우, 접합 계면에는 계단형 산화물의 잔류물이 관측된다.
제 2 비교예
활성층용 실리콘 웨이퍼의 합성각이 0.12°이고, 지지 기판용 실리콘 웨이퍼의 합성각이 0.12°인 것을 제외하고는 제 2 실시예와 동일한 방식으로 접합 웨이퍼를 준비한다.
이렇게 획득된 접합 웨이퍼의 계면에 존재하는 산화물을 평면 TEM 으로 관측하여, 표 1 에 나타낸 바와 같은 결과를 획득한다.
표 1 로부터 알 수 있는 바와 같이, 제 1 비교예와 유사하게 계단형 산화물이 또한 관측된다.
도 1 은 절단각 및 합성각의 개략도.
도 2 는 각각, 제 1 실시예 및 제 1 비교예의 접합 계면의 TEM 사진 (a) 및 (b).
Claims (5)
- 활성층용 실리콘 웨이퍼와 지지 기판용 실리콘 웨이퍼를 절연막 없이 직접 접합시키고, 활성층용 실리콘 웨이퍼를 소정의 두께까지 박막화함으로써 접합 웨이퍼를 제조하는 방법으로서,소정의 결정면에 대해 0 내지 0.1°(합성각) 의 절단각으로 잉곳으로부터 절단된 실리콘 웨이퍼가 상기 활성층용 실리콘 웨이퍼 및 상기 지지 기판용 실리콘 웨이퍼 각각으로 사용되는 것을 특징으로 하는 접합 웨이퍼 제조 방법.
- 제 1 항에 있어서,상기 활성층용 실리콘 웨이퍼 및 상기 지지 기판용 실리콘 웨이퍼는 소수성 (hydrophobic) 표면 상태에서 접합되는, 접합 웨이퍼 제조 방법.
- 제 1 항에 있어서,상이한 결정 배향을 갖는 웨이퍼가 상기 활성층용 실리콘 웨이퍼 및 상기 지지 기판용 실리콘 웨이퍼로서 사용되는, 접합 웨이퍼 제조 방법.
- 제 1 항에 있어서,상기 활성층용 실리콘 웨이퍼의 박막화는 이온 주입 분리 공정에 의해 수행되는, 접합 웨이퍼 제조 방법.
- 활성층용 실리콘 웨이퍼와 지지 기판용 실리콘 웨이퍼를 절연막 없이 직접 접합시키고 활성층용 웨이퍼를 소정의 두께까지 박막화함으로써 획득되는 접합 웨이퍼로서,소정의 결정면에 대해 0 내지 0.1°(합성각) 의 절단각으로 잉곳으로부터 절단된 실리콘 웨이퍼가 상기 활성층용 실리콘 웨이퍼 및 상기 지지 기판용 실리콘 웨이퍼 각각으로 사용되는 것을 특징으로 하는 접합 웨이퍼.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006235919A JP2008060355A (ja) | 2006-08-31 | 2006-08-31 | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
| JPJP-P-2006-00235919 | 2006-08-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080020578A true KR20080020578A (ko) | 2008-03-05 |
| KR100898534B1 KR100898534B1 (ko) | 2009-05-20 |
Family
ID=38566821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070088143A KR100898534B1 (ko) | 2006-08-31 | 2007-08-31 | 접합 웨이퍼 및 접합 웨이퍼의 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8048767B2 (ko) |
| EP (1) | EP1895572B1 (ko) |
| JP (1) | JP2008060355A (ko) |
| KR (1) | KR100898534B1 (ko) |
| CN (1) | CN101188194B (ko) |
| SG (1) | SG140581A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5555995B2 (ja) * | 2008-09-12 | 2014-07-23 | 株式会社Ｓｕｍｃｏ | 貼り合わせシリコンウェーハの製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691147B2 (ja) * | 1988-10-14 | 1994-11-14 | 信越半導体株式会社 | 接合ウエーハ検査方法 |
| JP3175323B2 (ja) * | 1991-08-26 | 2001-06-11 | 株式会社デンソー | 半導体基板の製造方法 |
| US5451547A (en) * | 1991-08-26 | 1995-09-19 | Nippondenso Co., Ltd. | Method of manufacturing semiconductor substrate |
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US5152842A (en) * | 1991-12-05 | 1992-10-06 | Rohm Co., Ltd. | Reactor for epitaxial growth |
| KR100200973B1 (ko) * | 1995-03-20 | 1999-06-15 | 후지이 아키히로 | 경사표면 실리콘 웨이퍼, 그 형성방법 및 반도체소자 |
| FR2766620B1 (fr) * | 1997-07-22 | 2000-12-01 | Commissariat Energie Atomique | Realisation de microstructures ou de nanostructures sur un support |
| JP3216583B2 (ja) * | 1997-08-22 | 2001-10-09 | 住友金属工業株式会社 | 貼り合わせｓｏｉ基板の製造方法 |
| JPH11167701A (ja) | 1997-12-03 | 1999-06-22 | Toshiba Corp | ディスク装置及び同装置に適用されるデータ記録順制御方法 |
| JP3223873B2 (ja) * | 1997-12-24 | 2001-10-29 | 住友金属工業株式会社 | シリコンウエーハ及びその製造方法 |
| JP4603677B2 (ja) * | 2000-11-09 | 2010-12-22 | 信越半導体株式会社 | アニールウェーハの製造方法及びアニールウェーハ |
| FR2819099B1 (fr) * | 2000-12-28 | 2003-09-26 | Commissariat Energie Atomique | Procede de realisation d'une structure empilee |
| US7153757B2 (en) * | 2002-08-29 | 2006-12-26 | Analog Devices, Inc. | Method for direct bonding two silicon wafers for minimising interfacial oxide and stresses at the bond interface, and an SOI structure |
| JP4190906B2 (ja) * | 2003-02-07 | 2008-12-03 | 信越半導体株式会社 | シリコン半導体基板及びその製造方法 |
| US20050217560A1 (en) * | 2004-03-31 | 2005-10-06 | Tolchinsky Peter G | Semiconductor wafers with non-standard crystal orientations and methods of manufacturing the same |
| JP4830290B2 (ja) * | 2004-11-30 | 2011-12-07 | 信越半導体株式会社 | 直接接合ウェーハの製造方法 |
| US8138061B2 (en) * | 2005-01-07 | 2012-03-20 | International Business Machines Corporation | Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide |
| US20070215984A1 (en) * | 2006-03-15 | 2007-09-20 | Shaheen Mohamad A | Formation of a multiple crystal orientation substrate |
| US20080164572A1 (en) * | 2006-12-21 | 2008-07-10 | Covalent Materials Corporation | Semiconductor substrate and manufacturing method thereof |
-
2006
- 2006-08-31 JP JP2006235919A patent/JP2008060355A/ja active Pending
-
2007
- 2007-08-30 EP EP07016998A patent/EP1895572B1/en active Active
- 2007-08-31 KR KR1020070088143A patent/KR100898534B1/ko active IP Right Grant
- 2007-08-31 CN CN2007101821320A patent/CN101188194B/zh active Active
- 2007-08-31 US US11/849,058 patent/US8048767B2/en active Active
- 2007-08-31 SG SG200706415-7A patent/SG140581A1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN101188194A (zh) | 2008-05-28 |
| EP1895572A3 (en) | 2009-04-15 |
| EP1895572B1 (en) | 2011-02-09 |
| US8048767B2 (en) | 2011-11-01 |
| EP1895572A2 (en) | 2008-03-05 |
| JP2008060355A (ja) | 2008-03-13 |
| US20080057676A1 (en) | 2008-03-06 |
| KR100898534B1 (ko) | 2009-05-20 |
| SG140581A1 (en) | 2008-03-28 |
| CN101188194B (zh) | 2010-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100668160B1 (ko) | Ｓｏｉ웨이퍼의 제조방법 및 이 방법으로 제조된 ｓｏｉ웨이퍼 | |
| JP2012004599A (ja) | 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法 | |
| JP2002305292A (ja) | Ｓｏｉウエーハおよびその製造方法 | |
| JPH0719839B2 (ja) | 半導体基板の製造方法 | |
| KR101071509B1 (ko) | 접합 웨이퍼 제조 방법 | |
| EP3309820B1 (en) | Method of manufacturing soi wafer | |
| KR101142138B1 (ko) | 적층기판의 세척방법, 기판의 접합방법 및 접합 웨이퍼의제조방법 | |
| JP2002184960A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| KR101486779B1 (ko) | Ｓｏｉ 기판의 제조 방법 및 ｓｏｉ기판 | |
| JPH10242154A (ja) | 薄膜半導体基板の表面処理方法 | |
| EP1965413B1 (en) | Method for manufacturing soi substrate | |
| KR100898534B1 (ko) | 접합 웨이퍼 및 접합 웨이퍼의 제조 방법 | |
| TWI549192B (zh) | Method of manufacturing wafers | |
| US7902043B2 (en) | Method of producing bonded wafer | |
| WO2004003996A1 (en) | Method of producing an soi wafer | |
| KR100797210B1 (ko) | 다층구조의 제조방법 | |
| JP7251419B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| EP3652780A1 (en) | Method of manufacture of a semiconductor on insulator structure | |
| US20100144119A1 (en) | Method of producing bonded wafer | |
| US7510949B2 (en) | Methods for producing a multilayer semiconductor structure | |
| JP2024072886A (ja) | 貼り合わせウェーハ用の支持基板 | |
| CN118231224A (zh) | 复合衬底、复合薄膜的加工方法及复合衬底、复合薄膜 | |
| KR20070014785A (ko) | 에스오아이 웨이퍼의 제조 방법 | |
| JP2006013179A (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2014212172A (ja) | 貼り合わせウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130503 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140507 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150506 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160509 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170508 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180504 Year of fee payment: 10 |